JP3976097B2

JP3976097B2 - 増幅器

Info

Publication number: JP3976097B2
Application number: JP2004346539A
Authority: JP
Inventors: 浩渡辺
Original assignee: 日本テキサス・インスツルメンツ株式会社
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2007-09-12
Anticipated expiration: 2024-11-30
Also published as: US20070273441A1; JP2006157607A; US7391264B2

Description

本発明は、増幅器に係り、特に演算増幅器に関する。

増幅器、特に演算増幅器においては、応答速度や動作周波数がスルーレート（Slew Rate：ＳＲ）によって律速される。スルーレートＳＲは出力が上昇／下降するときの最大速度であり、下記の式（１）で表される。
ＳＲ＝ｋ＊Ｉ_CS／Ｃ ‥‥‥‥‥（１）

ここで、Ｉ_CSは演算増幅器内のバイアス電流の電流値である。ｋは係数で、ｋ＊Ｉ_CSは位相補償用コンデンサを充放電する動作電流の電流値であり、増幅に関係するトランジスタに供給される動作電流の電流値でもある。Ｃは、近似的には位相補償用コンデンサの容量であり、厳密にはトランジスタの寄生容量等を含む。

したがって、応答速度や動作周波数を上げるためには、つまりスルーレートＳＲを大きくするには、位相補償用コンデンサの容量を小さくするか、あるいはバイアス電流を大きくすればよい。しかしながら、位相補償用コンデンサの容量を小さくする手法は、安定性の面から（発振を防止するうえで）採用され難く、特に電圧フォロアでは好まれない。一方、バイアス電流を大きくすれば、消費電力が増大する。昨今のアンプ・アプリケーションでは、低消費電力に対する要求が強く、単純にバイアス電流を増やすことは受け入れられないケースが多い。

ところで、一例として、液晶ディスプレイの信号線を駆動するソースドライバは、各画素の表示諧調を表すディジタルの諧調データをアナログの諧調電圧に変換するためのＤ／Ａコンバータ（以下「ＤＡＣ」という。）を有し、比較的重い容量性の信号線負荷を駆動するためにＤＡＣの最終段に演算増幅器からなる電圧フォロアをバッファアンプとして設ける。このようなアプリケーションでは、入力が変化してから出力が目的の諧調電圧（信号振幅）に落ち着くまでの時間すなわちセトリングタイムが使用可能な周波数を決める重要な指標となる。ここで、セトリングタイムは、スルーレートＳＲと諧調電圧（信号振幅）で決まる。たとえば、スルーレートＳＲが１０Ｖ／ｕｓで一定の場合、信号振幅が４Ｖのときのセトリングタイムは４（Ｖ）／１０（Ｖ／ｕｓ）＝０．４ｕｓであり、信号振幅が１Ｖのときのセトリングタイムは１（Ｖ）／１０（Ｖ／ｕｓ）＝０．１ｕｓである。このように、スルーレートＳＲが一定の場合、セトリングタイムは信号振幅に依存し、信号振幅が大きいほどセトリングタイムが長引いて、セトリング特性が低下する。

そこで、スルーレートＳＲと比例関係にあるバイアス電流Ｉ_CSを可変にする手法が考えられる。つまり、信号振幅が大きいときはバイアス電流Ｉ_CSを大きくしてスルーレートＳＲひいては立ち上がり速度を大きくし、信号振幅が小さいときはバイアス電流Ｉ_CSを小さめにする。こうすることで、大振幅時でもセトリングタイムを短くする（セトリング特性を向上させる）と同時に、低消費電力化の要求にも応えることができる。

本発明は、上記のような問題点と着眼点からなされたもので、入力信号の変化する速度や振幅に合わせてスルーレートを自動的かつダイナミックに可変できるようにした増幅器を提供することを目的とする。

本発明の別の目的は、大振幅の入力信号に対してもセトリングタイムを可及的に短くできるようにした増幅器を提供することにある。

本発明の他の目的は、セトリングタイム特性を大幅に改善できる低消費電力型の増幅器を提供することにある。

上記の目的を達成するために、本発明の第１の増幅器は、入力信号を所望の増幅率で増幅して出力信号を生成する増幅回路と、前記増幅回路のスルーレートを規定する動作電流を生成するための第１のトランジスタと、前記第１のトランジスタをバイアスするために前記第１のトランジスタと第１の電流ミラー回路を構成する第２のトランジスタと、一定の基準バイアス電流を供給する定電流源と、フィードバック用の電流を生成するために前記第２のトランジスタと第２の電流ミラー回路を構成する第３のトランジスタと、前記入力信号と前記出力信号との電圧差が設定値を超えてない時はオフし、前記電圧差が前記設定値を超えたときにオンするスイッチ回路と、前記定電流源に直列に接続されるとともに、前記スイッチ回路を介して前記第３のトランジスタに直列に接続される第４のトランジスタと、前記第２のトランジスタに直列に接続されるとともに、前記第４のトランジスタと第３の電流ミラー回路を構成する第５のトランジスタとを有し、前記入力信号と前記出力信号との電圧差が前記設定値を超えてない時は、前記スイッチ回路がオフして前記第３のトランジスタを非導通状態に保ち、前記第４のトランジスタには前記定電流源からの前記基準バイアス電流のみが流れ、前記第５のトランジスタより前記基準バイアス電流に比例した電流が前記第２のトランジスタに供給され、前記入力信号と前記出力信号との電圧差が前記設定値を超えた時は、前記スイッチ回路がオンして前記第３のトランジスタを通電させて、前記第４のトランジスタには前記定電流源からの前記基準バイアス電流と前記第３のトランジスタを流れる電流とを足し合わせた合成電流が流れ、前記第５のトランジスタより前記合成電流に比例した電流が前記第２のトランジスタに供給される。

上記第１の増幅器において、入力信号と出力信号との電圧差が設定値を超えてない時は、スイッチ回路がオフして第３のトランジスタを非導通状態に保ち、第４のトランジスタには定電流源からの基準バイアス電流のみが流れ、第３の電流ミラー回路の電流ミラー効果を通じて第５のトランジスタより基準バイアス電流に比例した電流が第２のトランジスタに供給される。第１のトランジスタには、第１の電流ミラー回路の電流ミラー効果を通じて、第２のトランジスタを流れる電流つまり基準バイアス電流に比例した一定（最小値）の動作電流が流れ、出力信号の電圧は最小値のスルーレートで入力信号に追従する。この時、第３のトランジスタが非導通なので、第２の電流ミラー回路は働かない。

上記第１の増幅器において、入力信号と出力信号との電圧差が設定値を超えた時は、スイッチ回路がオンして第３のトランジスタを通電させて、第４のトランジスタには定電流源からの基準バイアス電流と第３のトランジスタを流れる電流とを足し合わせた合成電流が流れ、第３の電流ミラー回路の電流ミラー効果を通じて第５のトランジスタより該合成電流に比例した電流が第２のトランジスタに供給される。これにより、第２の電流ミラー回路の電流ミラー効果を通じて第３のトランジスタには第２のトランジスタを流れる合成電流に所定のカレントミラー比を乗じた値の電流が流れ、この電流が第４のトランジスタにも流れる。そうすると、第３の電流ミラー回路の電流ミラー効果を通じて第５のトランジスタには第４（および第３）のトランジスタを流れる電流に所定のカレントミラー比を乗じた値の電流が流れ、この電流が定電流源からの基準バイアス電流と合わさって第２のトランジスタにも流れる。こうしてバイアス用の第２のトランジスタを流れる電流は正帰還増幅によって急峻に増大する。その結果、第１の電流ミラー回路の電流ミラー効果により、第１のトランジスタで生成される動作電流が急峻に増大し、出力電圧が入力電圧よりも格段に大きなスルーレートレートで変化または遷移する。これにより、入出力の電圧差は一瞬または極短時間の内に設定値以内になり、スイッチ回路はオフに切り替わる。スイッチ回路がオフすると、上記のように正帰還の電流増幅が停止し、スルーレートは基準値（最小値）に戻る。

本発明の好適な一態様によれば、第３のトランジスタと第４のトランジスタとの間に、第６のトランジスタが接続されるとともに、第６のトランジスタとは並列にダイオードおよび第７のトランジスタが直列接続される。そして、第６のトランジスタの制御端子に入力信号が与えられるとともに、第７のトランジスタの制御端子に出力信号が与えられ、入力信号と出力信号との電圧差が設定値を超えたときにダイオードが導通する。

また、本発明の第２の増幅器は、入力信号を所望の増幅率で増幅して出力信号を生成する増幅回路と、前記増幅回路のスルーレートを規定する動作電流を生成するための第１のトランジスタと、前記第１のトランジスタをバイアスするために前記第１のトランジスタと第１の電流ミラー回路を構成する第２のトランジスタと、前記第２のトランジスタに一定の基準バイアス電流を供給する定電流源と、フィードバック用の電流を生成するために前記第２のトランジスタと第２の電流ミラー回路を構成する第３のトランジスタと、前記第３のトランジスタと直列に接続される第４のトランジスタと、前記入力信号と前記出力信号との電圧差が設定値を超えてない時はオフし、前記電圧差が前記設定値を超えたときはオンするスイッチ回路と、前記第２のトランジスタに前記スイッチ回路を介して直列に接続されるとともに、前記第２のトランジスタからみて前記定電流源と並列に接続され、前記第４のトランジスタと第３の電流ミラー回路を構成する第５のトランジスタとを有し、前記入力信号と前記出力信号との電圧差が前記設定値を超えてない時は、前記スイッチ回路がオフして前記第５のトランジスタを非導通状態に保ち、前記第２のトランジスタには前記定電流源からの前記基準バイアス電流のみが流れ、前記入力信号と前記出力信号との電圧差が前記設定値を超えた時は、前記スイッチ回路がオンして前記第５のトランジスタを通電させて、前記第２のトランジスタには前記定電流源からの前記基準バイアス電流と前記第５のトランジスタを流れる電流とを足し合わせた合成電流が流れる。

上記第２の増幅器において、入力信号と出力信号との電圧差が設定値を超えてない時は、スイッチ回路がオフして第５のトランジスタを非導通状態に保ち、第２のトランジスタには定電流源からの基準バイアス電流のみが流れる。第１の電流ミラー回路の電流ミラー効果を通じて、第１のトランジスタには、第２のトランジスタを流れる電流つまり基準バイアス電流に比例した一定（最小値）の動作電流が流れ、出力信号の電圧は最小値のスルーレートで入力信号に追従する。この時、第２の電流ミラー回路の電流ミラー効果を通じて第３のトランジスタには第２のトランジスタを流れる電流（基準バイアス電流）に比例した電流が流れるが、第５のトランジスタが非導通なので第３の電流ミラー回路は働かず、第３のトランジスタを流れる電流は第２のトランジスタに帰還されない。

上記第２の増幅器において、入力信号と出力信号との電圧差が設定値を超えた時は、スイッチ回路がオンして第５のトランジスタを通電させて、第２のトランジスタには定電流源からの基準バイアス電流と第５のトランジスタを流れる電流とを足し合わせた合成電流が流れる。そして、第５のトランジスタが通電することで、第３のトランジスタを流れる電流が第３の電流ミラー回路を通じて第２のトランジスタに帰還される。ここで、第３のトランジスタを流れる電流は、第２の電流ミラー回路の電流ミラー効果により、第２のトランジスタを流れる電流に所定のカレントミラー比を乗じた電流値を有する。こうしてバイアス用の第２のトランジスタを流れる電流が正帰還増幅によって急峻に増大する。そうすると、第１の電流ミラー回路の電流ミラー効果により、第１のトランジスタで生成される動作電流が急峻に増大し、出力電圧が入力電圧よりも格段に大きなスルーレートレートで変化または遷移する。これにより、入出力の電圧差は一瞬または極短時間の内に設定値以内になり、スイッチ回路はオフに切り替わる。スイッチ回路がオフすると、上記のように正帰還の電流増幅が停止し、スルーレートは基準値（最小値）に戻る。

本発明の好適な一態様によれば、第２のトランジスタと第５のトランジスタとの間に、第６のトランジスタが接続されるとともに、第６のトランジスタとは並列にダイオードおよび第７のトランジスタが直列接続される。そして、第６のトランジスタの制御端子に入力信号が与えられるとともに、第７のトランジスタの制御端子に出力信号が与えられ、入力信号と出力信号との電圧差が設定値を超えたときにダイオードが導通する。

本発明の一態様によれば、増幅回路が一対の入力信号を差動入力する差動入力部を有し、この差動入力部に動作電流が供給される。別の一態様によれば、増幅回路が一対の入力信号を差動入力する差動入力部とこの差動入力部より出力された信号を増幅する増幅部とを有し、該増幅部に動作電流が供給される。また、出力信号を帰還させて一対の入力信号の一方とすることも可能である。増幅率は任意に選定可能であり、たとえば１でもよい。

本発明の増幅器によれば、上記のような構成と作用により、入力信号の変化する速度や振幅に合わせてスルーレートを自動的かつダイナミックに可変することかできる。また、大振幅の入力信号に対してもセトリングタイムを可及的に短くし、セトリングタイム特性を大幅に改善できる。しかも、入力信号の変化がないか、変化があっても小さいときは、一定値のスルーレートで動作するので、消費電力を少なくすることができる。

以下、添付図を参照して本発明の好適な一実施形態を説明する。

図１に、本発明の好適な一実施形態における演算増幅器の構成を示す。この演算増幅器は、信号増幅用のトランジスタや位相補償用のコンデンサ等を含むメイン回路１０と、このメイン回路１０に動作電流を供給する定電流回路１２とを有し、非反転入力端子（＋）および反転入力端子（−）をそれぞれ信号入力端子ＩＮおよび信号出力端子ＯＵＴに接続している。

定電流回路１２は、メイン回路１０で用いる動作電流Ｉ_Eを生成する定電流源１４と、この定電流源１４の流す動作電流Ｉ_Eを正帰還で増幅するための動作電流増幅回路１６と、この動作電流増幅回路１６の正帰還ループ１８に設けられたスイッチ２０と、このスイッチ２０のオン・オフを制御するスイッチ制御回路２２とを有する。ここで、スイッチ制御回路２２は、信号入力端子ＩＮの電圧Ｖ_inと信号出力端子ＯＵＴの電圧Ｖ_outとを比較し、電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F以内のときはスイッチ２０をオフにし、電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_Fを超えたときにスイッチ２０をオンにする。なお、定電流回路１２の各部は、図１では図解の便宜からメイン回路１０の外に出して示しているが、実際には同一チップ上でメイン回路１０に内蔵される。また、定電流源１４は１つに限るものではなく、任意の個数設けることができる。

この演算増幅器は、電圧フォロアとして動作し、入力信号をそのまま、つまりゲイン１で出力する。したがって、入力信号の電圧Ｖ_inがたとえば２ボルトで与えられると、出力電圧Ｖ_outはほぼ正確に２ボルトになる。この点（安定時）の入出力特性は通常の電圧フォロアと変わらない。この演算増幅器の主たる特長は、以下に説明するように、入力信号の電圧Ｖ_inの変化する速度に合わせてスルーレートを自動的かつダイナミックに可変できることであり、入力信号の電圧Ｖ_inが急速に変化しても最短のセトリングタイムで出力信号の電圧Ｖ_outが入力電圧Ｖ_inに追いつけることである。さらに、高速アンプにも拘わらず消費電力が少ないのも特長の１つである。

この演算増幅器では、入力信号の電圧変化が無いか、あっても小さいとき、つまり入力信号と出力信号の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F以内であるときは、定電流回路１２においてスイッチ制御回路２２がスイッチ２０をオフにしておく。このとき、正帰還回路１８はオープン（遮断）状態で動作電流増幅回路１６は働かず、定電流源１４は動作電流Ｉ_Eを基準または最小の電流値でメイン回路１０内のトランジスタに供給する。したがって、スルーレートＳＲ（＝ｋ＊Ｉ_E／Ｃ）も一定の基準値（最小値）に保たれている。ここで、ｋは係数、Ｃは近似的にメイン回路１０に含まれる位相補償用コンデンサの容量である。

入力信号の電圧Ｖ_inが大きく、あるいは急激に変化するときは、入力信号と出力信号の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_Fを超えた時点で、定電流回路１２においてスイッチ制御回路２２がスイッチ２０をオンにする。そうすると、動作電流増幅回路１６が作動し、定電流源１４の電流Ｉ_Eを正帰還ループで増幅する。この電流Ｉ_Eの正帰還増幅により、スルーレートＳＲがそれまでの基準値から急峻に増大し、出力電圧Ｖ_outは直ちに入力電圧Ｖ_inに追従する。そして、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F以内に減少すると、スイッチ制御回路２２がスイッチ２０をオフにし、動作電流増幅回路１６の増幅作用が停止する。これによって、動作電流Ｉ_Eが基準電流値に戻り、スルーレートＳＲも基準値に戻る。しかし、スルーレートＳＲが基準値に戻るや否や、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_Fを再び超えるため、スイッチ２０が再度オンして動作電流増幅回路１６による正帰還の電流増幅が再開される。こうして、入力信号の電圧Ｖ_inが所定値以上のレートで遷移している間は、スイッチ２０が非常に短い周期でオン・オフを繰り返し、｜Ｖ_out−Ｖ_in｜＝Ｖ_Fの関係が保たれた平衡状態で、出力信号が入力信号の遷移波形と同様な波形またはレートで遷移する。そして、入力電圧Ｖ_inが目的値に達して飽和すると、出力電圧Ｖ_outは最終的には基準値のスルーレートＳＲで入力電圧Ｖ_inに追いついて同レベルになる。

このように、この実施形態の演算増幅器は、入力信号の電圧変化が無いか、あっても小さいときは、基準値または最小値のスルーレートＳＲで応答する。そして、入力信号が所定値以上のレートで急速に変化するときは、ミクロ的には入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_Fを超えた時はスルーレートＳＲを無限大に向かって急峻に上げるモードと入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F以内のときはスルーレートＳＲを基準値に保つモードとを非常に短い時間間隔で交互に繰り返し、マクロ的には入力電圧の変化する速度にスルーレートＳＲを合わせる。これによって、入力信号の任意の遷移波形またはレートに出力信号の遷移波形またはレートを合わせることができる。また、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_Fを超えた時だけ動作電流Ｉ_Eを増幅するので、トータル的に消費電力を少なくできる。

図２に、この実施形態におけるスイッチ制御回路２２の一構成例を示す。このスイッチ制御回路２２は、一対のコンパレータ２４，２６と、一対の定電圧発生器２８，３０と、１つのオアゲート３２とを有する。定電圧発生器２８，３０は設定値Ｖ_Fに相当する一定の直流電圧Ｖ_F1，Ｖ_F2をそれぞれ発生する。コンパレータ２４は、入力信号の電圧Ｖ_inと出力信号の電圧Ｖ_outに定電圧発生器２８の電圧Ｖ_F1を足し合わせた電圧（Ｖ_out＋Ｖ_F1）とを比較し、Ｖ_in＞（Ｖ_out＋Ｖ_F1）のときにＨレベルの出力を発生し、Ｖ_in≦（Ｖ_out＋Ｖ_F1）のときにＬレベルの出力を発生する。このコンパレータ２４の出力がＨレベルになるのは、入力信号の電圧Ｖ_inが上昇するときである。コンパレータ２６は、入力信号の電圧Ｖ_inと出力信号の電圧Ｖ_outから定電圧発生器３０の電圧Ｖ_F2を差し引いた電圧（Ｖ_out−Ｖ_F2）とを比較し、Ｖ_in＜（Ｖ_out−Ｖ_F1）のときにＨレベルの出力を発生し、Ｖ_in≧（Ｖ_out−Ｖ_F1）のときにＬレベルの出力を発生する。このコンパレータ２６の出力がＨレベルになるのは、入力信号の電圧Ｖ_inが下降するときである。両コンパレータ２４，２６の出力は、オアゲート３２を介してスイッチ２０に制御信号として与えられる。スイッチ２０は、Ｈレベルの制御信号に応動してオンし、Ｌレベルの制御信号に応動してオフになる。

図３に、一実施例による動作電流増幅回路１６の構成を示す。この例では、動作電流生成用の定電流源１４がＮＭＯＳトランジスタで構成されている。この動作電流増幅回路１６は、正極側電源電圧Ｖ_DDの端子と負極側電源電圧Ｖ_SSの端子との間で、ＰＭＯＳトランジスタ４０とＮＭＯＳトランジスタ３４とを直列に接続し、ＰＭＯＳトランジスタ３８と定電流源４２とを直列に接続し、ＮＭＯＳトランジスタ３６をＰＭＯＳトランジスタ３８にスイッチ２０を介して直列に、かつ定電流源４２に並列に接続している。ここで、ＮＭＯＳトランジスタ３４は動作電流生成用の定電流源であるＮＭＯＳトランジスタ１４をバイアスするためのトランジスタであり、ＮＭＯＳトランジスタ３６はフィードバック電流を生成するためのトランジスタであり、ＰＭＯＳトランジスタ３８，４０は電流正帰還回路を構成するトランジスタである。

定電流源４２は、ＰＭＯＳトランジスタ３８に一定の基準バイアス電流Ｉ_Bを供給する。ＰＭＯＳトランジスタ４０は、ＰＭＯＳトランジスタ３８とドレイン電位およびゲート電位をそれぞれ共通接続し、電流ミラー回路を構成している。この電流ミラー回路［３８，４０］のカレントミラー比ｎは、両トランジスタ３８，４０のサイズ（チャンネル幅）の比によって任意の値に選定可能である。たとえばｎ＝１に選ぶことで、ＰＭＯＳトランジスタ３８に流れる電流と同じ大きさの電流をＰＭＯＳトランジスタ４０に流すことができる。

バイアス用のＮＭＯＳトランジスタ３４は、動作電流生成用のＮＭＯＳトランジスタ１４およびフィードバック電流生成用のＮＭＯＳトランジスタ３６とドレインおよびゲートを共通接続しており、電流ミラー回路を構成している。ここで、電流ミラー回路［３４，１４］のカレントミラー比ｋは任意の値に選定できる。電流ミラー回路［３４，３６］のカレントミラー比ｍも任意の値に選定可能である。ただし、フィードバック電流量を大きくするには、ｍの値は大きい方が好ましく、たとえばｍ＝３に選んでよい。なお、スイッチ２０は、フィードバック電流生成用のＮＭＯＳトランジスタ３６と直列に、かつ基準バイアス用定電流源４２と並列に接続される。

次に、図３の動作電流増幅回路１６における作用を説明する。入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F（Ｖ_F1，Ｖ_F2）以内のときは、スイッチ２０がオフし、フィードバック電流生成用のＮＭＯＳトランジスタ３６もオフしている。このため、ＰＭＯＳトランジスタ３８には定電流源４２による基準バイアス電流Ｉ_Bだけが流れ、電流ミラー効果によりＰＭＯＳトランジスタ４０ひいてはバイアス用のＮＭＯＳトランジスタ３４にも基準バイアス電流Ｉ_Bに等しい電流が流れる。これにより、メイン回路１０の動作電流生成用のＮＭＯＳトランジスタ１４には、基準バイアス電流Ｉ_Bにカレントミラー比ｋを乗じた値の動作電流Ｉ_E（＝ｋ＊Ｉ_B）が流れる。このとき、スルーレートＳＲはＳＲ＝ｋ＊Ｉ_E／Ｃであり、一定に保たれる。

入力信号の電圧Ｖ_inが大きく、あるいは急激に変化するときは、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F（Ｖ_F1，Ｖ_F2）を超えた時点で、スイッチ２０がオンし、ＮＭＯＳトランジスタ３６が導通状態でＰＭＯＳトランジスタ３８に接続される。そうすると、ＮＭＯＳトランジスタ３４，３６間の電流ミラー効果により、ＮＭＯＳトランジスタ３６には、ＮＭＯＳトランジスタ３４を流れる電流Ｉ_Bにカレントミラー比ｍを乗じた値の電流Ｉ_Cが流れる。こうしてＮＭＯＳトランジスタ３６を流れる電流Ｉ_C（＝ｍ＊Ｉ_B）はＰＭＯＳトランジスタ３８にも流れる。つまり、ＰＭＯＳトランジスタ３８には、定電流源４２に向かう基準バイアス電流Ｉ_BとＮＭＯＳトランジスタ３６に向かう電流Ｉ_C（＝ｍ＊Ｉ_B）とを足し合わせた合成電流（Ｉ_B＋Ｉ_C）＝（Ｉ_B＋ｍ＊Ｉ_B）が流れる。そうすると、ＰＭＯＳトランジスタ３８，４０間の電流ミラー効果により、ＰＭＯＳトランジスタ３８を流れる電流と同じ大きさの電流（Ｉ_B＋ｍ＊Ｉ_B）がＰＭＯＳトランジスタ４０に流れ、ひいてはバイアス用のＮＭＯＳトランジスタ３４にも流れる。

このようにバイアス用のＮＭＯＳトランジスタ３４を流れる電流がＩ_Bから（Ｉ_B＋Ｉ_C）つまり（Ｉ_B＋ｍ＊Ｉ_B）に増えると、ＮＭＯＳトランジスタ３４，３６間の電流ミラー効果により、ＮＭＯＳトランジスタ３６にｍ倍の電流Ｉ_Cつまりｍ（ｍ＋１）＊Ｉ_Bが流れる。そして、この電流Ｉ_Cまたはｍ（ｍ＋１）＊Ｉ_BがＰＭＯＳトランジスタ３８，４０を介してバイアス用のＮＭＯＳトランジスタ３４に正帰還され、ＮＭＯＳトランジスタ３４を流れる電流は（Ｉ_B＋ｍ＊Ｉ_B）から（Ｉ_B＋Ｉ_C）つまり｛Ｉ_B＋ｍ（ｍ＋１）＊Ｉ_B｝に増える。

こうしてバイアス用のＮＭＯＳトランジスタ３４を流れる電流は正帰還増幅によって急峻に増大する。そうすると、ＮＭＯＳトランジスタ３４との電流ミラー効果により、ＮＭＯＳトランジスタ１４で生成される駆動電流Ｉ_Eも急峻に増大する。

上記のように、この動作電流増幅回路１６では、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F（Ｖ_F1，Ｖ_F2）を超えてスイッチ２０がオンすると、バイアス用のＮＭＯＳトランジスタ３４を流れる電流が電流ミラー効果を通じてＮＭＯＳトランジスタ３６に検出され、ＮＭＯＳトランジスタ３６で生成されたフィードバック電流Ｉ_Cが電流ミラー回路［３８，４０］を介してバイアス用ＮＭＯＳトランジスタ３４に正帰還される。こうして、バイアス用ＮＭＯＳトランジスタ３４を流れる電流が正帰還をかけられて増幅され、ひいては動作電流生成用の定電流源であるＮＭＯＳトランジスタ１４を流れる動作電流Ｉ_Eも正帰還をかけられて増幅される。これにより、スルーレートＳＲが急峻に増大し、出力電圧Ｖ_outが入力電圧Ｖ_inよりも格段に大きなレートで変化または遷移する結果、入出力の電圧差｜Ｖ_out−Ｖ_in｜は一瞬または極短時間の内に設定値Ｖ_F以内になり、スイッチ制御回路２２によりスイッチ２０はオフに切り替えられる。スイッチ２０がオフすると、上記のように正帰還の電流増幅が停止し、スルーレートＳＲは基準値に戻る。

図３の動作電流増幅回路１６は、スイッチ２０がオフに保たれている時はフィードバック電流生成用のＮＭＯＳトランジスタ３６に電流が流れないため、低消費電力化に有利である。

図４に、動作電流増幅回路１６の別の実施例を示す。この実施例では、正極側電源電圧Ｖ_DDの端子と負極側電源電圧Ｖ_SSの端子との間で、ＰＭＯＳトランジスタ３８とＮＭＯＳトランジスタ３６とを直列に接続し、ＰＭＯＳトランジスタ４０とＮＭＯＳトランジスタ３４とをスイッチ２０を介して直列に接続し、基準バイアス用の定電流源４２をＰＭＯＳトランジスタ４０に並列に、かつＮＭＯＳトランジスタ３４に直列に接続している。この実施例でも、ＮＭＯＳトランジスタ３４は動作電流生成用のＮＭＯＳトランジスタ１４をバイアスするためのトランジスタであり、ＮＭＯＳトランジスタ３６はフィードバック電流を生成するためのトランジスタであり、ＰＭＯＳトランジスタ３８，４０は電流正帰還回路を構成するトランジスタである。動作電流生成用の定電流源１４はＮＭＯＳトランジスタで構成されている。また、ＰＭＯＳトランジスタ３８，４０が電流ミラー回路を構成し、ＮＭＯＳトランジスタ３４，３６，１４が電流ミラー回路を構成している。ただし、スイッチ２０は、ＰＭＯＳトランジスタ４０と直列に、かつ定電流源４２と並列に接続される。定電流源４２は、一定の基準バイアス電流Ｉ_Bをバイアス用のＮＭＯＳトランジスタ３４に直接供給する。

図４の駆動電流増幅回路１６においては、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F（Ｖ_F1，Ｖ_F2）以内にあってスイッチ２０がオフしている間も、フィードバック電流生成用のＮＭＯＳトランジスタ３６には電流Ｉ_Cが流れる。この電流Ｉ_Cは、ＮＭＯＳトランジスタ３４，３６間の電流ミラー効果によるもので、バイアス用のＮＭＯＳトランジスタ３４を流れている電流つまり基準バイアス電流Ｉ_Bと比例関係にある。このスタンバイ時の電流Ｉ_Cによる消費電流を少なくするために、電流ミラー回路［３４，３６］のカレントミラー比ｍの値は小さい方が好ましく、たとえば１以下に選ばれてよい。このようにフィードバック電流生成用のＮＭＯＳトランジスタ３６に電流Ｉ_Cが流れていても、スイッチ２０がオフしているためＰＭＯＳトランジスタ４０には電流が流れず、バイアス用のＮＭＯＳトランジスタ３４には定電流源４２からの基準バイアス電流Ｉ_Bだけが流れる。このため、動作電流生成用のＮＭＯＳトランジスタ１４には、基準バイアス電流Ｉ_Bにカレントミラー比ｋを乗じた値の動作電流Ｉ_E（＝ｋ＊Ｉ_B）が流れる。したがって、スルーレートＳＲはＳＲ＝ｋ＊Ｉ_B／Ｃで、一定に保たれる。

この動作電流増幅回路１６においても、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F（Ｖ_F1，Ｖ_F2）を超えると、スイッチ２０がオンする。そうすると、ＮＭＯＳトランジスタ３６に流れる電流Ｉ_Cが電流ミラー回路［３８，４０］を介してバイアス用ＮＭＯＳトランジスタ３４に正帰還される。ここで、電流ミラー回路［３８，４０］のカレントミラー比ｎは、電流ミラー回路［３４，３６］のカレントミラー比ｍを補償できるほどの大きさに選ばれるのが好ましく、たとえばｎ＝３に選ばれてよい。

このように、この実施例でも、スイッチ２０がオンすると、動作電流増幅回路１６において正帰還をかけた電流増幅が行われることにより、バイアス用ＮＭＯＳトランジスタ３４を流れる電流が急峻に増大し、ＮＭＯＳトランジスタ３４によってバイアスされる動作電流生成用のＮＭＯＳトランジスタ１４でも動作電流Ｉ_Eが急峻に増大する。これによりスルーレートＳＲが瞬時に増大し、出力電圧Ｖ_outが入力電圧Ｖ_inよりも格段に大きなレートで変化または遷移する結果、入出力の電圧差｜Ｖ_out−Ｖ_in｜は一瞬または極短時間の内に設定値Ｖ_F以内になり、スイッチ２０はオフに切り替えられる。スイッチ２０がオフすると、上記のように正帰還の電流増幅が停止し、スルーレートＳＲは基準値に戻る。

なお、図３および図４の定電流回路１２は、メイン回路１０に対してシンク（sink）型のものを想定しているが、ソース（source）型のものも可能である。すなわち、各部のＰＭＯＳトランジスタ（たとえば３８，４０）をそれぞれＮＭＯＳトランジスタに置き換えるとともに、各部のＮＭＯＳトランジスタ（たとえば３４，３６，１４）をそれぞれＰＭＯＳトランジスタに置き換えることで、ソース型のものに変形することができる。

また、図３および図４の実施例では、バイアス用のトランジスタ３４とフィードバック電流生成用のトランジスタ３６とが互いに電流ミラー回路を構成して直接に結ばれている。しかし、両トランジスタ３４，３６が他のトランジスタを含む電流ミラー回路を介して間接的に接続される構成も可能である。同様に、バイアス用のトランジスタ３４と動作電流生成用のトランジスタ１４とが他のトランジスタを含む電流ミラー回路を介して間接的に接続される構成も可能である。また、電流正帰還回路においても、１つの電流ミラー回路［３８，４０］で構成するのは一例であり、２つ以上の電流ミラー回路を含む構成も可能である。

図５に、一実施例における演算増幅器のより具体的な構成例を示す。この演算増幅器はブロックＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆからなり、Rail to Rail出力型の電圧フォロアとして構成されている。

ブロックＣには、図２のコンパレータ２４および基準電圧発生器２８と、図３のスイッチ２０およびフィードバック電流生成用のＮＭＯＳトランジスタ３６に相当する構成が含まれている。すなわち、差動接続された一対のＰＭＯＳトランジスタ４２Ｐ，４４Ｐがコンパレータ２４に対応し、ダイオード４６Ｐが基準電圧発生器２８とスイッチ２０に対応し、カスコード接続のＰＭＯＳトランジスタ４８Ｐ，５０Ｐがフィードバック電流生成用のＮＭＯＳトランジスタ３６に対応する。

より詳細には、ＰＭＯＳトランジスタ４２Ｐのゲートは信号入力端子ＩＮまたは非反転入力端子（＋）に接続され、ＰＭＯＳトランジスタ４４Ｐのゲートは信号出力端子ＯＵＴまたは反転入力端子（−）に接続されている。カスコードのＰＭＯＳトランジスタ４８Ｐ，５０Ｐは、ＰＭＯＳトランジスタ４８Ｐのソースが正極性電源電圧Ｖ_DDの端子に接続され、ＰＭＯＳトランジスタ５０ＰのドレインがＰＭＯＳトランジスタ４２Ｐのソースに直接接続されるとともにＰＭＯＳトランジスタ４４Ｐのソースにダイオード４６Ｐを介して接続されている。ＰＭＯＳトランジスタ４２Ｐのドレインは負極性電源電圧Ｖ_SSの端子に接続されている。ＰＭＯＳトランジスタ４４Ｐのドレインは、ブロックＡ内のカスコード接続のＮＭＯＳトランジスタ５４Ｎ，５２Ｎを介して負極性電源電圧Ｖ_SSの端子に接続されている。ここで、カスコードのＮＭＯＳトランジスタ５４Ｎ，５２Ｎは、電流正帰還回路を構成するもので、図３のＰＭＯＳトランジスタ３８に相当する。

入力信号の電圧Ｖ_inが出力信号の電圧Ｖ_outにダイオード４６Ｐのオン電圧Ｖ_F1を加えた値（Ｖ_out＋Ｖ_F1）よりも低いときは、ダイオード４６Ｐは非導通状態を保つ。入力信号の電圧Ｖ_inが（Ｖ_out＋Ｖ_F1）よりも高いと、ダイオード４６ＰおよびＰＭＯＳトランジスタ４４Ｐがオンし、正極性の電源電圧端子Ｖ_DDよりカスコードのＰＭＯＳトランジスタ４８Ｐ，５０Ｐ、ダイオード４６Ｐ、ＰＭＯＳトランジスタ４４ＰおよびブロックＡ内のカスコードのＮＭＯＳトランジスタ５４Ｎ，５２Ｎを通って負極性の電源電圧端子Ｖ_SSに電流Ｉ_Cが流れる。ここで、フィードバック電流生成用のＰＭＯＳトランジスタ４８Ｐ，５０Ｐは、図３のバイアス用ＮＭＯＳトランジスタ３４に相当するブロックＢ内の一群のＰＭＯＳトランジスタ＜６８Ｐ＞、特にカスコード接続のＰＭＯＳトランジスタ７０Ｐ，７２Ｐと電流ミラー回路を構成している。

ブロックＤには、図２のコンパレータ２６および基準電圧発生器３０と、図３または図４のスイッチ２０およびフィードバック電流生成用のＮＭＯＳトランジスタ３６に相当する構成が含まれている。すなわち、差動接続された一対のＰＭＯＳトランジスタ４２Ｎ，４４Ｎがコンパレータ２６に相当し、ダイオード４６Ｎが基準電圧発生器３０とスイッチ２０に相当し、カスコード接続のＮＭＯＳトランジスタ４８Ｎ，５０Ｎがフィードバック電流生成用のＮＭＯＳトランジスタ３６に相当する。

より詳細には、ＮＭＯＳトランジスタ４２Ｎのゲートは信号入力端子ＩＮまたは非反転入力端子（＋）に接続され、ＮＭＯＳトランジスタ４４Ｎのゲートは信号出力端子ＯＵＴまたは反転入力端子（−）に接続されている。カスコードのＮＭＯＳトランジスタ４８Ｎ，５０Ｎは、ＮＭＯＳトランジスタ４８Ｎのソースが負極性電源電圧Ｖ_SSの端子に接続され、ＮＭＯＳトランジスタ５０ＮのドレインがＮＭＯＳトランジスタ４２Ｎのソースに直接接続されるとともにＮＭＯＳトランジスタ４４Ｎのソースにダイオード４６Ｎを介して接続されている。ＮＭＯＳトランジスタ４２Ｎのドレインは正極性電源電圧Ｖ_DDの端子に接続されている。ＮＭＯＳトランジスタ４４Ｎのドレインは、ブロックＡ内のカスコード接続のＰＭＯＳトランジスタ５４Ｐ，５２Ｐを介して正極性電源電圧Ｖ_DDの端子に接続されている。ここで、カスコードのＰＭＯＳトランジスタ５４Ｐ，５２Ｐは、電流正帰還回路を構成するもので、図３のＰＭＯＳトランジスタ３８に相当する。

入力信号の電圧Ｖ_inが出力信号の電圧Ｖ_outからダイオード４６Ｎのオン電圧Ｖ_F1を減じた値（Ｖ_out−Ｖ_F1）よりも高いときは、ダイオード４６Ｎは非導通状態を保つ。入力信号の電圧Ｖ_inが（Ｖ_out−Ｖ_F1）よりも低いと、ＮＭＯＳトランジスタ４４Ｎおよびダイオード４６Ｎがオンし、正極性の電源電圧端子Ｖ_DDよりカスコードのＰＭＯＳトランジスタ５２Ｐ，５４Ｐ、ＮＭＯＳトランジスタ４４Ｎ、ダイオード４６Ｎ、カスコードのＮＭＯＳトランジスタ５０Ｎ，４８Ｎを通って負極性の電源電圧端子Ｖ_SSに電流Ｉ_Cが流れる。ここで、フィードバック電流生成用のＮＭＯＳトランジスタ４８Ｎ，５０Ｎは、図３のバイアス用ＮＭＯＳトランジスタ３４に相当するブロックＢ内の一群のＮＭＯＳトランジスタ＜６８Ｎ＞、特にカスコード接続のＰＭＯＳトランジスタ７０Ｐ，７２Ｐと電流ミラー回路を構成している。

ブロックＥは、差動入力部であり、シンク系の差動入力回路とソース系の差動入力回路とを含んでいる。シンク系の差動入力回路は、差動接続された一対のＮＭＯＳトランジスタ８０Ｎ，８２Ｎと、それらのＮＭＯＳトランジスタ８０Ｎ，８２Ｎのソースと負極性電源電圧端子Ｖ_SSとの間に接続されたカスコードのＮＭＯＳトランジスタ８４Ｎ，８６Ｎとを有する。ここで、カスコードのＮＭＯＳトランジスタ８４Ｎ，８６Ｎは、ＮＭＯＳトランジスタ８０Ｎ，８２Ｎに動作電流を供給するための定電流源（１４）を構成し、図３のバイアス用ＮＭＯＳトランジスタ３４に相当するブロックＢ内の一群のＮＭＯＳトランジスタ＜６８Ｎ＞、特にカスコード接続のＮＭＯＳトランジスタ７２Ｎ，７０Ｎと電流ミラー回路を構成している。

ソース系の差動入力回路は、差動接続された一対のＰＭＯＳトランジスタ８０Ｐ，８２Ｐと、それらのＰＭＯＳトランジスタ８０Ｐ，８２Ｐのソースと正極性電源電圧端子Ｖ_DDとの間に接続されたカスコードのＰＭＯＳトランジスタ８４Ｐ，８６Ｐとを有する。ここで、カスコードのＰＭＯＳトランジスタ８４Ｐ，８６Ｐは、ＰＭＯＳトランジスタ８０Ｐ，８２Ｐに動作電流を供給するための定電流源（１４）を構成し、図３のバイアス用ＮＭＯＳトランジスタ３４に相当するブロックＢ内の一群のＰＭＯＳトランジスタ＜６８Ｐ＞、特にカスコード接続のＰＭＯＳトランジスタ７２Ｐ，７０Ｐと電流ミラー回路を構成している。

ブロックＦは、電圧増幅部またはバッファ部であり、ブロックＥの差動入力部から取り出される信号をゲイン１以上の増幅率で増幅し、出力回路Ｇにおける位相補償用コンデンサ１００Ｐ，１００Ｎを充放電しつつ出力用のＰＭＯＳトランジスタ１０２Ｐ、ＮＭＯＳトランジスタ１０２Ｎを駆動する。

ブロックＥ，Ｆにおいて、定電流源のＰＭＯＳトランジスタ８６Ｐ，８４Ｐからの動作電流Ｉ_E（＝ｋ＊Ｉ_B）は、Ｉ_E／２ずつ分流して差動入力のＰＭＯＳトランジスタ８０Ｐ，８２ＰおよびＮＭＯＳトランジスタ８８Ｎ，９０Ｎを流れる。一方、差動入力のＮＭＯＳトランジスタ８０Ｎ，８２ＮよりＩ_E／２ずつ定電流源のＮＭＯＳトランジスタ８４Ｎ，８６Ｎに吸い込まれる動作電流Ｉ_Eは、ＰＭＯＳトランジスタ８８Ｐ，９０ＰよりＩ_E／２ずつ供出される。

ブロックＦは、電流を電圧として増幅する回路であり、ブロックＥから供給される差動電流を電流ミラー回路を用いてカスコード増幅する。

ブロックＡには正帰還回路が含まれている。詳細には、カスコードのＮＭＯＳトランジスタ５２Ｎ，５４Ｎは、カスコードのＮＭＯＳトランジスタ５６Ｎ，５８Ｎと電流ミラー回路を構成する。ここで、カスコードのＮＭＯＳトランジスタ５２Ｎ，５４Ｎは上記のように図３のＰＭＯＳトランジスタ３８に相当し、カスコードのＮＭＯＳトランジスタ５６Ｎ，５８Ｎは図３のＰＭＯＳトランジスタ４０に相当する。

カスコードのＮＭＯＳトランジスタ５６Ｎ，５８Ｎを流れる電流Ｉ₁は、カスコードのＰＭＯＳトランジスタ５２Ｐ，５４Ｐを流れる電流でもあり、たとえばＩ_B＋Ｉ_Cである。カスコードのＰＭＯＳトランジスタ５２Ｐ，５４Ｐは、上記のように図３のＰＭＯＳトランジスタ３８に相当し、カスコードのＰＭＯＳトランジスタ６０Ｐ，６２Ｐと電流ミラー回路を構成し、カスコードのＰＭＯＳトランジスタ６４Ｐ，６６Ｐとも電流ミラー回路を構成する。ここで、カスコードのＰＭＯＳトランジスタ（６０Ｐ，６２Ｐ）、（６４Ｐ，６６Ｐ）は図３のＰＭＯＳトランジスタ４０に相当する。

ブロックＢには、バイアス用のトランジスタを構成するカスコード接続の一群のＰＭＯＳトランジスタ＜６８Ｐ＞およびＮＭＯＳトランジスタ＜６８Ｎ＞が含まれており、各部にブロックＡの電流Ｉ₁と所定の比で比例関係にある電流Ｉ₂，Ｉ₃，Ｉ₄，Ｉ₅，Ｉ₆，Ｉ₇が流れる。

図６に、この演算増幅器（図５）において入力信号を安定値Ｖ_Aからそれよりも高い安定値Ｖ_Bへステップ的に立ち上げた場合に得られる入力信号および出力信号の遷移波形を示す。入力信号の立ち上がり開始直後（ｔ₀〜ｔ₁）は、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F（Ｖ_F1，Ｖ_F2）以内にあり、出力信号は基準値（ｋ＊Ｉ_E／Ｃ）のスルーレートＳＲで入力信号に追従する。

そして、入力信号の電圧Ｖ_inと出力信号の電圧Ｖ_outとの差が設定値Ｖ_F1まで開いた時点（ｔ₁）で、ブロックＣのダイオード４６ＰおよびＰＭＯＳトランジスタ４４Ｐがオンして、カスコードのＰＭＯＳトランジスタ４８Ｐ，５０Ｐで生成されるフィードバック電流Ｉ_CがブロックＡの電流正帰還回路へ送られ、ブロックＢ内のバイアス電流ひいてはブロックＥ，Ｆ内の動作電流が正帰還をかけられて増幅される。以後は、上記したように、ミクロ的には入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F1を超えた時はスルーレートＳＲを無限大に向かって急峻に上げるモードと入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F1以内のときはスルーレートＳＲを基準値に保つモードとが非常に短い時間間隔で交互に繰り返され、マクロ的には入力電圧Ｖ_inの変化する速度にスルーレートＳＲが合わせられ、｜Ｖ_out−Ｖ_in｜＝Ｖ_F1の平衡状態が保たれる。

そして、入力信号の電圧Ｖ_inが目的値Ｖ_Bに到達すると（ｔ₂）、入出力の電圧差｜Ｖ_out−Ｖ_in｜が定常的に設定値Ｖ_F1以内に収まり、出力信号は基準値（ｋ＊Ｉ_E／Ｃ）のスルーレートＳＲで入力信号に追いつく（ｔ₃）。

図７に、この演算増幅器（図５）において入力信号を安定値Ｖ_Bからそれよりも低い安定値Ｖ_Aへステップ的に立ち下げた場合に得られる入力信号および出力信号の遷移波形を示す。この場合は、入出力の電圧差｜Ｖ_out−Ｖ_in｜が設定値Ｖ_F1を超えた時にブロックＤのＮＭＯＳトランジスタ４４Ｎおよびダイオード４６Ｎがオンして、カスコードのＮＭＯＳトランジスタ５０Ｎ，４８Ｎで生成されるフィードバック電流Ｉ_CがブロックＡの電流正帰還回路へ送られ、ブロックＢ内のバイアス電流ひいてはブロックＥ，Ｆ内の動作電流が正帰還をかけられて増幅される。図示のように、立ち上がりの場合（図６）と同様の遷移特性が得られる。

本発明の増幅器は、高速タイプのアンプやＤＡＣに好適に適用できる。特に、ＤＡＣのアプリケーションにおいては、大振幅出力時のスルーレートを入力信号のレートに合わせてダイナミックに変化させることができるため、動作周波数を決める要素となる出力バッファのセトリングタイムを小さくし、高速の動作周波数特性を実現できる。また、入力の電圧に変化がない時や、変化があっても小さい時は、バイアス電流の増幅を行わないので、低消費電力で待機することができる。必要な時だけ電流を増やしてアンプの周波数特性を上げるので、システム上の消費電力の最適化も実現できる。

なお、本発明の増幅器は、演算増幅器や電圧フォロアに限定されるものではなく、動作電流を供給する定電流回路を含む任意の増幅器に適用可能である。

本発明の好適な一実施形態における演算増幅器の構成を示す回路図である。一実施形態におけるスイッチ制御回路の一構成例を示す回路図である。一実施例における動作電流増幅回路の構成を示す回路図である。一実施例における動作電流増幅回路の構成を示す回路図である。一実施例における演算増幅回路の具体的な構成を示す回路図である。実施例の演算増幅回路で得られる信号立ち上がり時の入出力遷移波形を示す波形図である。実施例の演算増幅回路で得られる信号立ち下がり時の入出力遷移波形を示す波形図である。

符号の説明

１０メイン回路
１２定電流回路
１４定電流源（動作電流生成用ＮＭＯＳトランジスタ）
１６動作電流増幅回路
１８正帰還ループ
２０スイッチ
２２スイッチ制御回路
２４，２６コンパレータ
２８，３０基準電圧発生器
３４バイアス用ＮＭＯＳトランジスタ
３６フィードバック電流生成用ＮＭＯＳトランジスタ
３８，４０電流正帰還用のＰＭＯＳトランジスタ

Claims

入力信号を所望の増幅率で増幅して出力信号を生成する増幅回路と、
前記増幅回路のスルーレートを規定する動作電流を生成するための第１のトランジスタと、
前記第１のトランジスタをバイアスするために前記第１のトランジスタと第１の電流ミラー回路を構成する第２のトランジスタと、
一定の基準バイアス電流を供給する定電流源と、
フィードバック用の電流を生成するために前記第２のトランジスタと第２の電流ミラー回路を構成する第３のトランジスタと、
前記入力信号と前記出力信号との電圧差が設定値を超えてない時はオフし、前記電圧差が前記設定値を超えたときにオンするスイッチ回路と、
前記定電流源に直列に接続されるとともに、前記スイッチ回路を介して前記第３のトランジスタに直列に接続される第４のトランジスタと、
前記第２のトランジスタに直列に接続されるとともに、前記第４のトランジスタと第３の電流ミラー回路を構成する第５のトランジスタと
を有し、
前記入力信号と前記出力信号との電圧差が前記設定値を超えてない時は、前記スイッチ回路がオフして前記第３のトランジスタを非導通状態に保ち、前記第４のトランジスタには前記定電流源からの前記基準バイアス電流のみが流れ、前記第５のトランジスタより前記基準バイアス電流に比例した電流が前記第２のトランジスタに供給され、
前記入力信号と前記出力信号との電圧差が前記設定値を超えた時は、前記スイッチ回路がオンして前記第３のトランジスタを通電させて、前記第４のトランジスタには前記定電流源からの前記基準バイアス電流と前記第３のトランジスタを流れる電流とを足し合わせた合成電流が流れ、前記第５のトランジスタより前記合成電流に比例した電流が前記第２のトランジスタに供給される増幅器。
前記スイッチ回路が、
前記第３のトランジスタと前記第４のトランジスタとの間に接続される第６のトランジスタと、
前記第３のトランジスタと前記第４のトランジスタとの間に直列に接続され、かつ前記第６のトランジスタと並列に接続されるダイオードおよび第７のトランジスタと
を有し、前記第６のトランジスタの制御端子に前記入力信号が与えられるとともに前記第７のトランジスタの制御端子に前記出力信号が与えられ、前記入力信号と前記出力信号との電圧差が前記設定値を超えたときに前記ダイオードが導通する請求項１に記載の増幅器。
入力信号を所望の増幅率で増幅して出力信号を生成する増幅回路と、
前記増幅回路のスルーレートを規定する動作電流を生成するための第１のトランジスタと、
前記第１のトランジスタをバイアスするために前記第１のトランジスタと第１の電流ミラー回路を構成する第２のトランジスタと、
前記第２のトランジスタに一定の基準バイアス電流を供給する定電流源と、
フィードバック用の電流を生成するために前記第２のトランジスタと第２の電流ミラー回路を構成する第３のトランジスタと、
前記第３のトランジスタと直列に接続される第４のトランジスタと、
前記入力信号と前記出力信号との電圧差が設定値を超えてない時はオフし、前記電圧差が前記設定値を超えたときはオンするスイッチ回路と、
前記第２のトランジスタに前記スイッチ回路を介して直列に接続されるとともに、前記第２のトランジスタからみて前記定電流源と並列に接続され、前記第４のトランジスタと第３の電流ミラー回路を構成する第５のトランジスタと
を有し、
前記入力信号と前記出力信号との電圧差が前記設定値を超えてない時は、前記スイッチ回路がオフして前記第５のトランジスタを非導通状態に保ち、前記第２のトランジスタには前記定電流源からの前記基準バイアス電流のみが流れ、
前記入力信号と前記出力信号との電圧差が前記設定値を超えた時は、前記スイッチ回路がオンして前記第５のトランジスタを通電させて、前記第２のトランジスタには前記定電流源からの前記基準バイアス電流と前記第５のトランジスタを流れる電流とを足し合わせた合成電流が流れる増幅回路。
前記スイッチ回路が、
前記第２のトランジスタと前記第５のトランジスタとの間に接続される第６のトランジスタと、
前記第２のトランジスタと前記第５のトランジスタとの間に直列に接続され、かつ前記第６のトランジスタと並列に接続されるダイオードおよび第７のトランジスタと
を有し、前記第６のトランジスタの制御端子に前記入力信号が与えられるとともに前記第７のトランジスタの制御端子に前記出力信号が与えられ、前記入力信号と前記出力信号との電圧差が前記設定値を超えたときに前記ダイオードが導通する請求項３に記載の増幅器。
前記増幅回路が一対の入力信号を差動入力する差動入力部を有し、前記差動入力部に前記動作電流が供給される請求項１〜４のいずれか一項に記載の増幅器。
前記増幅回路が一対の入力信号を差動入力する差動入力部とこの差動入力部より出力された信号を増幅する増幅部とを有し、前記増幅部に前記動作電流が供給される請求項１〜４のいずれか一項に記載の増幅器。
前記出力信号を帰還させて前記一対の入力信号の一方とする請求項５または請求項６に記載の増幅器。
前記増幅率が実質的に１である請求項１〜７のいずれか一項に記載の増幅器。