TWI485977B - 運算放大器模組及提高運算放大器電路之迴轉率的方法 - Google Patents

運算放大器模組及提高運算放大器電路之迴轉率的方法 Download PDF

Info

Publication number
TWI485977B
TWI485977B TW101134318A TW101134318A TWI485977B TW I485977 B TWI485977 B TW I485977B TW 101134318 A TW101134318 A TW 101134318A TW 101134318 A TW101134318 A TW 101134318A TW I485977 B TWI485977 B TW I485977B
Authority
TW
Taiwan
Prior art keywords
voltage
operational amplifier
circuit
input
amplifier circuit
Prior art date
Application number
TW101134318A
Other languages
English (en)
Other versions
TW201414186A (zh
Inventor
ji ting Chen
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101134318A priority Critical patent/TWI485977B/zh
Priority to US13/776,734 priority patent/US8890614B2/en
Publication of TW201414186A publication Critical patent/TW201414186A/zh
Application granted granted Critical
Publication of TWI485977B publication Critical patent/TWI485977B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Description

運算放大器模組及提高運算放大器電路之迴轉率的 方法
本發明是有關於一種負載驅動模組及提高其訊號切換速度的方法，且特別是有關於一種運算放大器模組及提高其迴轉率(slew rate)的方法。
一般類比電路大多為採用電壓模式(voltage mode)來處理訊號，而電壓式運算放大器(Operation Amplifier，OP Amp)因為價格便宜且技術穩定，所以使得運算放大器廣受一般電路設計者所喜愛使用。然而，現今電壓式運算放大器的暫態反應速度不夠高，故而會導致電路設計者在設計處理訊號時常受到限制。所以為了要使得電路設計者在設計處理訊號時不受到限制，通常電路設計者會採用提升運算放大器內部迴轉率(internal slew rate)的方式來改善此類問題。
圖1繪示習知運算放大器的概要示意圖。請參考圖1，習知的運算放大器100具有迴授組態，亦即其輸出端與反相輸入端(-)彼此耦接。在此例中，當不同的輸入電壓Vin輸入至運算放大器100的非反相輸入端(+)時，其輸出端即產生不同的輸出電壓Vo。圖2繪示習知運算放大器之輸出電壓的波形示意圖。請參考圖2，運算放大器100用以將輸入電壓Vin切換至輸出電壓Vout，其切換速度是藉由運算放大器輸入級的偏壓電流(IB )與其內部補償電容(CM )的 比值(IB /CM )所決定的，此比值稱為迴轉率SR，即SR=IB /CM 。故傳統的運算放大器若要提升其內部迴轉率時，則必須增加運算放大器輸入級的偏壓電流，或者降低補償電容值。
本發明提供一種運算放大器模組，利用一過驅動電壓來提高運算放大器電路之迴轉率。
本發明提供一種提高運算放大器電路之迴轉率的方法，適於應用在上述運算放大器模組。
本發明提供一種運算放大器模組包括一運算放大器電路、一加速電路以及一過驅動電路。運算放大器電路用以將一輸入電壓切換為一輸出電壓，並且輸出輸出電壓。加速電路耦接至運算放大器電路。加速電路用以接收輸入電壓及輸出電壓，並且根據輸入電壓及輸出電壓的差值提高輸入電壓切換為輸出電壓的速度。過驅動電路耦接至加速電路。過驅動電路用以根據一選擇訊號在一過驅動期間提供一過驅動電壓至加速電路及運算放大器電路。過驅動電壓之準位高於或低於輸入電壓及輸出電壓之準位。
在本發明之一實施例中，上述之過驅動電路包括一電壓選擇單元。電壓選擇單元耦接至加速電路。電壓選擇單元用以根據選擇訊號在過驅動期間提供過驅動電壓至加速電路及運算放大器電路。電壓選擇單元在過驅動期間之前的一第一驅動期間提供輸入電壓至加速電路及運算放大器 電路。並且，電壓選擇單元在過驅動期間之後的一第二驅動期間提供輸出電壓至加速電路及運算放大器電路。
在本發明之一實施例中，上述之電壓選擇單元具有多個輸入端、一輸出端及一控制端。電壓選擇單元的輸入端分別用以接收輸入電壓、輸出電壓及過驅動電壓。電壓選擇單元的控制端接收該選擇訊號。電壓選擇單元的輸出端根據選擇訊號輸出輸入電壓、輸出電壓或過驅動電壓至加速電路及運算放大器電路。
在本發明之一實施例中，當輸入電壓之準位低於輸出電壓之準位時，上述之過驅動電壓之準位高於輸入電壓及輸出電壓之準位。
在本發明之一實施例中，當輸入電壓之準位高於輸出電壓之準位時，上述之過驅動電壓之準位低於輸入電壓及輸出電壓之準位。
在本發明之一實施例中，上述之運算放大器電路具有一第一輸入端、一第二輸入端及一輸出端。運算放大器電路的第一輸入端用以接收輸入電壓。運算放大器電路的第二輸入端用以接收輸出電壓。運算放大器電路的輸出端耦接至運算放大器電路的第二輸入端，用以輸出輸出電壓。
在本發明之一實施例中，上述之加速電路具有一第一輸入端、一第二輸入端及一輸出端。加速電路的第一輸入端耦接至運算放大器電路的第一輸入端以及過驅動電路的一第一輸入端，用以接收輸入電壓、輸出電壓或過驅動電壓。加速電路的第二輸入端耦接至運算放大器電路的第二 輸入端，用以接收輸出電壓。
在本發明之一實施例中，上述之加速電路的輸出端根據輸入電壓及輸出電壓的差值提供一加速電流至運算放大器電路，或從運算放大器電路汲取加速電流，以改變運算放大器電路之一偏壓電流的大小。
本發明提供一種提高運算放大器電路之迴轉率的方法，包括如下步驟。接收運算放大器電路的一輸入電壓及一輸出電壓。根據輸入電壓及輸出電壓的差值，提供一加速電流至運算放大器電路，或從運算放大器電路汲取加速電流，以改變運算放大器電路之一偏壓電流的大小。根據一選擇訊號在一過驅動期間提供一過驅動電壓至運算放大器電路，以提高輸入電壓切換至輸出電壓的速度。過驅動電壓之準位高於或低於輸入電壓及輸出電壓之準位。
在本發明之一實施例中，上述之迴轉率的方法更包括如下步驟。根據選擇訊號在過驅動期間之前的一第一驅動期間提供輸入電壓至運算放大器電路。根據選擇訊號在過驅動期間之後的一第二驅動期間提供輸出電壓至運算放大器電路。
在本發明之一實施例中，當輸入電壓之準位低於輸出電壓之準位時，上述之過驅動電壓之準位高於輸入電壓及輸出電壓之準位。
在本發明之一實施例中，當輸入電壓之準位高於輸出電壓之準位時，上述之過驅動電壓之準位低於輸入電壓及輸出電壓之準位。
基於上述，在本發明之範例實施例中，過驅動電路在過驅動期間提供高於或低於輸出電壓的過驅動電壓至加速電路，藉此讓輸入電壓預先調整至較高或較低的電位，以提高運算放大器電路之迴轉率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖3繪示本發明一實施例之運算放大器模組的方塊示意圖。請參考圖3，本實施例之運算放大器模組300包括一運算放大器電路310、一加速電路320以及一過驅動電路330。運算放大器電路310用以將一輸入電壓Vin切換為一輸出電壓Vout，並且輸出輸出電壓Vout至下一級電路或所驅動的負載。加速電路320耦接至運算放大器電路310。加速電路320用以接收輸入電壓Vin及輸出電壓Vout，並且根據兩者的差值提高輸入電壓Vin切換為輸出電壓Vout的速度。過驅動電路330耦接至加速電路320。過驅動電路330用以根據一選擇訊號SEL在一過驅動期間提供一過驅動電壓VOD 至加速電路320。
在本實施例中，當輸入電壓Vin之準位低於輸出電壓Vout之準位時，過驅動電壓VOD 之準位高於輸入電壓Vin及輸出電壓Vout之準位。反之，當輸入電壓Vin之準位高於輸出電壓Vout之準位時，過驅動電壓VOD 之準位低於輸入電壓Vin及輸出電壓Vout之準位。
具體而言，本實施例之運算放大器電路310具有回授組態，其輸出端耦接至反相輸入端(-)，並且用以輸出輸出電壓Vout。運算放大器電路310的非反相輸入端(+)用以接收輸入電壓Vin，反相輸入端(-)用以接收輸出電壓Vout。加速電路320包括一電壓轉電流電路322以及一電流運算電路324。電壓轉電流電路322的兩個輸入端分別用以接收輸入電壓Vin及輸出電壓Vout，並且比較輸入電壓Vin及輸出電壓Vout的差值，以提供一比較結果至電流運算電路324。電流運算電路324根據此比較結果來決定加速電流IOD 的大小，並且將加速電流IOD 提供至運算放大器電路310以增加運算放大器電路310之偏壓電流的大小。在此例中，電壓轉電流電路322所提供的比較結果例如是對應輸入出電壓差值的一參考電流，電流運算電路324例如是將此參考電流映射為加速電流IOD ，從而提供至運算放大器電路310。
圖4繪示本發明一實施例之加速電路的概要示意圖。請參考圖4，在本實施例中，當欲切換輸入電壓Vin至較高的輸出電壓Vout時，運算放大器電路310的輸入電壓Vin會瞬間上升。此時，電壓轉電流電路322的輸入端AVP的電壓會高於另一輸入端AVO的電壓，從而導通電晶體MSRE1。導通的電晶體MSRE1會從電晶體MPP1汲取參考電流Iref1，因此，具有電流鏡組態的電流運算電路324會將參考電流Iref1映射為加速電流IOD ，並且提供至運算放大器電路310來增加偏壓電流的大小。
利用上述補償偏壓電流的方式，運算放大器電路310的迴轉率可有效被提升。圖5繪示圖3之運算放大器的輸出電壓的波形示意圖。請參考圖5，由於本實施例之偏壓電流IB1 經過加速電流IOD 的補償，因此運算放大器電路310在其內部補償電容固定的情況下，其輸入級的偏壓電流會被增加，從而提升迴轉率SR1。
在另一實施例中，當欲切換輸入電壓Vin至較低的輸出電壓Vout時，運算放大器電路310的輸入電壓Vin會瞬間下降。此時，電壓轉電流電路322的輸入端AVP的電壓會低於另一輸入端AVO的電壓，從而導通電晶體MSRE2。導通的電晶體MSRE2會產生另一參考電流Iref2至電晶體MNN1，因此，具有電流鏡組態的電流運算電路324會將參考電流Iref2映射為加速電流IOD ，並且由運算放大器電路310抽取偏壓電流來降低其值，同樣可增加輸入電壓Vin切換至輸出電壓Vout的速度。
在本實施例之過驅動電路330尚未啟動的情況下，電晶體MSRE1與MSRE2的本體效應會讓加速充放電的機制提早關閉，造成提升迴轉率的效果有限。因此，本實施例之過驅動電路330根據選擇訊號SEL在過驅動期間提供過驅動電壓VOD 至加速電路320來克服此一缺陷，詳細說明如下。
圖6繪示本發明一實施例之加速電路的概要示意圖。請參考圖3及圖6，本實施例之過驅動電路330包括一電壓選擇單元332。電壓選擇單元332耦接至加速電路320。 電壓選擇單元332用以根據選擇訊號SEL在過驅動期間提供過驅動電壓VOD 至加速電路322。因此，本實施例之電壓選擇單元332例如是一個具有多重輸入端的多工器。
具體而言，在本實施例中，電壓選擇單元332的多個輸入端分別用以接收輸入電壓Vin、輸出電壓Vout及過驅動電壓VOD ，三者的電壓值例如分別為V1、V2、V3，並且在此例中，電壓值V3大於電壓值V1、V2。電壓選擇單元332的控制端接收選擇訊號SEL。電壓選擇單元的輸出端根據選擇訊號SEL來輸出輸入電壓Vin、輸出電壓Vout及過驅動電壓VOD 三者其中之一。
舉例而言，圖7繪示圖6之運算放大器電路的輸入電壓的波形示意圖，圖8繪示圖3之運算放大器電路的輸出電壓的波形示意圖。請參考圖6至圖8，本實施例之運算放大器電路310例如欲將電壓值為V1的輸入電壓Vin切換為電壓值為V2的輸出電壓Vout，其中電壓值V2大於電壓值V1。首先，電壓選擇單元332在第一驅動期間T1提供電壓值為V1的輸入電壓Vin至加速電路322及運算放大器電路310。接著，電壓選擇單元332在過驅動期間T2提供電壓值為V3的過驅動電壓VOD 至加速電路322及運算放大器電路310，以讓運算放大器電路310先爬升至較高的電位之後，再於第二驅動期間T3提供電壓值為V2的輸出電壓至加速電路322及運算放大器電路310。為了達到過驅動的效果，電壓值V3大於電壓值V1、V2。因此，藉由上述過驅動機制可有效提升運算放大器電路310的迴 轉率SR2。
另外，本實施例之過驅動機制在輸入電壓Vin欲切換至較低的輸出電壓Vout時也可有效提升運算放大器電路310的迴轉率SR2。此際，過驅動電壓VOD 的電壓準位小於輸入電壓Vin及輸出電壓Vout的電壓準位。
具體而言，圖9繪示圖6之運算放大器電路的輸入電壓的另一波形示意圖，圖10繪示圖3之運算放大器電路的輸出電壓的另一波形示意圖。請參考圖6、圖9及圖10，在本實施例中，運算放大器電路310例如欲將電壓值為V4的輸入電壓Vin切換為電壓值為V5的輸出電壓Vout。在此例中，輸入電壓Vin的電壓值V4大於輸出電壓Vout的電壓值V5。類似地，電壓選擇單元332在第一驅動期間T4先提供電壓值為V4的輸入電壓Vin至加速電路322及運算放大器電路310。接著，電壓選擇單元332在過驅動期間T5提供電壓值為V6的過驅動電壓VOD 至加速電路322及運算放大器電路310，以讓運算放大器電路310先降低至較低的電位之後，再於第二驅動期間T6提供電壓值為V5的輸出電壓Vout至加速電路322及運算放大器電路310。為了達到過驅動的效果，此例的電壓值V6小於電壓值V4、V5。因此，藉由上述過驅動機制可有效提升運算放大器電路310的迴轉率SR3。
圖11為本發明一實施例之提高運算放大器電路之迴轉率的方法的步驟流程圖。請同時參照圖3及圖11，本實施例之提高運算放大器電路之迴轉率的方法包括如下步 驟。首先，在步驟S100中，加速電路322接收運算放大器電路310的輸入電壓Vin及輸出電壓Vout。接著，在步驟S110中，根據輸入電壓Vin及輸出電壓Vout的差值，加速電路322提供加速電流IOD 至運算放大器電路310，或從運算放大器電路130汲取加速電流IOD ，以改變運算放大器電路之偏壓電流的大小。之後，在步驟S120中，過驅動電路330根據選擇訊號SEL在過驅動期間提供過驅動電壓VOD 至加速電路322及運算放大器電路310，以提高輸入電壓Vin切換至輸出電壓的速度Vout。在本實施例中，過驅動電壓VOD 之準位高於或低於輸入電壓Vin及輸出電壓Vout之準位。
另外，本發明之實施例的提高運算放大器電路之迴轉率的方法可以由圖1至圖10實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。
綜上所述，在本發明之範例實施例中，當輸入電壓低於輸出電壓時，過驅動電路在過驅動期間提供高於輸出電壓的過驅動電壓至加速電路及運算放大器電路，藉此讓輸入電壓預先調整至較高的電位。反之，當輸入電壓高於輸出電壓時，過驅動電路在過驅動期間提供低於輸出電壓的過驅動電壓至加速電路及運算放大器電路。因此，本發明之範例實施例藉由上述過驅動機制可有效提升運算放大器電路的迴轉率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍內，當可作些許之更動與潤飾，故本 發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧運算放大器
300‧‧‧運算放大器模組
310‧‧‧運算放大器電路
320‧‧‧加速電路
322‧‧‧電壓轉電流電路
324‧‧‧電流運算電路
330‧‧‧過驅動電路
332‧‧‧電壓選擇單元
AVP、AVO‧‧‧電壓轉電流電路的輸入端
MSRE1、MSRE2、MPP1、MPP2、MNN1、MNN2‧‧‧電晶體
APCOM、ANCOM‧‧‧電流運算電路的輸出端
T1、T4‧‧‧第一驅動期間
T2、T5‧‧‧過驅動期間
T3、T6‧‧‧第二驅動期間
Vin‧‧‧輸入電壓
Vout‧‧‧輸出電壓
VOD ‧‧‧過驅動電壓
SEL‧‧‧選擇訊號
IOD ‧‧‧加速電流
Iref1、Iref2‧‧‧參考電流
S100、S110、S120‧‧‧提高運算放大器電路之迴轉率的方法的步驟
圖1繪示習知運算放大器的概要示意圖。
圖2繪示習知運算放大器之輸出電壓的波形示意圖。
圖3繪示本發明一實施例之運算放大器模組的方塊示意圖。
圖4繪示本發明一實施例之加速電路的概要示意圖。
圖5繪示圖3之運算放大器的輸出電壓的波形示意圖。
圖6繪示本發明一實施例之加速電路的概要示意圖。
圖7繪示圖6之運算放大器電路的輸入電壓的波形示意圖。
圖8繪示圖3之運算放大器電路的輸出電壓的波形示意圖。
圖9繪示圖6之運算放大器電路的輸入電壓的另一波形示意圖。
圖10繪示圖3之運算放大器電路的輸出電壓的另一波形示意圖。
圖11為本發明一實施例之提高運算放大器電路之迴轉率的方法的步驟流程圖。
300‧‧‧運算放大器模組
310‧‧‧運算放大器電路
320‧‧‧加速電路
322‧‧‧電壓轉電流電路
324‧‧‧電流運算電路
330‧‧‧過驅動電路
Vin‧‧‧輸入電壓
Vout‧‧‧輸出電壓
VOD ‧‧‧過驅動電壓
SEL‧‧‧選擇訊號
IOD ‧‧‧加速電流

Claims (12)

  1. 一種運算放大器模組，包括：一運算放大器電路，用以將一輸入電壓切換為一輸出電壓，並且輸出該輸出電壓；一加速電路，耦接至該運算放大器電路，用以接收該輸入電壓及該輸出電壓，並且根據該輸入電壓及該輸出電壓的差值提高該輸入電壓切換為該輸出電壓的速度；以及一過驅動電路，耦接至該加速電路，用以根據一選擇訊號在一過驅動期間提供一過驅動電壓至該加速電路及該運算放大器電路，其中該過驅動電壓之準位高於或低於該輸入電壓及該輸出電壓之準位。
  2. 如申請專利範圍第1項所述之運算放大器模組，其中該過驅動電路包括：一電壓選擇單元，耦接至該加速電路，用以根據該選擇訊號在該過驅動期間提供該過驅動電壓至該加速電路及該運算放大器電路，在該過驅動期間之前的一第一驅動期間提供該輸入電壓至該加速電路及該運算放大器電路，並且在該過驅動期間之後的一第二驅動期間提供該輸出電壓至該加速電路及該運算放大器電路。
  3. 如申請專利範圍第2項所述之運算放大器模組，其中該電壓選擇單元具有多個輸入端、一輸出端及一控制端，該電壓選擇單元的該些輸入端分別用以接收該輸入電壓、該輸出電壓及該過驅動電壓，該電壓選擇單元的該控 制端接收該選擇訊號，該電壓選擇單元的該輸出端根據該選擇訊號輸出該輸入電壓、該輸出電壓或該過驅動電壓至該加速電路及該運算放大器電路。
  4. 如申請專利範圍第1項所述之運算放大器模組，其中當該輸入電壓之準位低於該輸出電壓之準位時，該過驅動電壓之準位高於該輸入電壓及該輸出電壓之準位。
  5. 如申請專利範圍第1項所述之運算放大器模組，其中當該輸入電壓之準位高於該輸出電壓之準位時，該過驅動電壓之準位低於該輸入電壓及該輸出電壓之準位。
  6. 如申請專利範圍第1項所述之運算放大器模組，其中該運算放大器電路具有一第一輸入端、一第二輸入端及一輸出端，該運算放大器電路的該第一輸入端用以接收該輸入電壓，該運算放大器電路的該第二輸入端用以接收該輸出電壓，該運算放大器電路的該輸出端耦接至該運算放大器電路的該第二輸入端，用以輸出該輸出電壓。
  7. 如申請專利範圍第6項所述之運算放大器模組，其中該加速電路具有一第一輸入端、一第二輸入端及一輸出端，該加速電路的該第一輸入端耦接至該運算放大器電路的該第一輸入端以及該過驅動電路的一第一輸入端，用以接收該輸入電壓、該輸出電壓或該過驅動電壓，該加速電路的該第二輸入端耦接至該運算放大器電路的該第二輸入端，用以接收該輸出電壓。
  8. 如申請專利範圍第7項所述之運算放大器模組，其中該加速電路的該輸出端根據該輸入電壓及該輸出電壓的 差值提供一加速電流至該運算放大器電路或從該運算放大器電路汲取該加速電流，以改變該運算放大器電路之一偏壓電流的大小。
  9. 一種提高運算放大器電路之迴轉率的方法，包括：接收該運算放大器電路的一輸入電壓及一輸出電壓；根據該輸入電壓及該輸出電壓的差值，提供一加速電流至該運算放大器電路，或從該運算放大器電路汲取該加速電流，以改變該運算放大器電路之一偏壓電流的大小；以及根據一選擇訊號在一過驅動期間提供一過驅動電壓至該運算放大器電路，以提高該輸入電壓切換至該輸出電壓的速度，其中該過驅動電壓之準位高於或低於該輸入電壓及該輸出電壓之準位。
  10. 如申請專利範圍第9項所述之提高運算放大器之迴轉率的方法，更包括：根據該選擇訊號在該過驅動期間之前的一第一驅動期間提供該輸入電壓至該運算放大器電路；以及根據該選擇訊號在該過驅動期間之後的一第二驅動期間提供該輸出電壓至該運算放大器電路。
  11. 如申請專利範圍第9項所述之提高運算放大器之迴轉率的方法，其中當該輸入電壓之準位低於該輸出電壓之準位時，該過驅動電壓之準位高於該輸入電壓及該輸出電壓之準位。
  12. 如申請專利範圍第9項所述之提高運算放大器之迴轉率的方法，其中當該輸入電壓之準位高於該輸出電壓之準位時，該過驅動電壓之準位低於該輸入電壓及該輸出電壓之準位。
TW101134318A 2012-09-19 2012-09-19 運算放大器模組及提高運算放大器電路之迴轉率的方法 TWI485977B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101134318A TWI485977B (zh) 2012-09-19 2012-09-19 運算放大器模組及提高運算放大器電路之迴轉率的方法
US13/776,734 US8890614B2 (en) 2012-09-19 2013-02-26 Operational amplifier module and method for increasing slew rate of operational amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134318A TWI485977B (zh) 2012-09-19 2012-09-19 運算放大器模組及提高運算放大器電路之迴轉率的方法

Publications (2)

Publication Number Publication Date
TW201414186A TW201414186A (zh) 2014-04-01
TWI485977B true TWI485977B (zh) 2015-05-21

Family

ID=50273858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134318A TWI485977B (zh) 2012-09-19 2012-09-19 運算放大器模組及提高運算放大器電路之迴轉率的方法

Country Status (2)

Country Link
US (1) US8890614B2 (zh)
TW (1) TWI485977B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11385261B2 (en) * 2018-10-26 2022-07-12 Keithley Instruments, Llc Test and measurement instrument having overpulsed power supply and controlled slew rate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112737A (ja) * 1992-09-28 1994-04-22 Nec Corp スルーレート増大回路
US5642078A (en) * 1995-09-29 1997-06-24 Crystal Semiconductor Corporation Amplifier having frequency compensation by gain degeneration
JP2006157607A (ja) * 2004-11-30 2006-06-15 Texas Instr Japan Ltd 増幅器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1185935B (it) * 1985-09-18 1987-11-18 Sgs Microelettronica Spa Stradio di uscita cmos a grande escursione di tensione e con stabilizzazione della corrente di rifoso
KR100674912B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로
KR101223481B1 (ko) * 2010-08-30 2013-01-17 매그나칩 반도체 유한회사 오버드라이빙 회로를 포함하는 연산증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112737A (ja) * 1992-09-28 1994-04-22 Nec Corp スルーレート増大回路
US5642078A (en) * 1995-09-29 1997-06-24 Crystal Semiconductor Corporation Amplifier having frequency compensation by gain degeneration
JP2006157607A (ja) * 2004-11-30 2006-06-15 Texas Instr Japan Ltd 増幅器

Also Published As

Publication number Publication date
US8890614B2 (en) 2014-11-18
TW201414186A (zh) 2014-04-01
US20140077880A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
US7839197B2 (en) Level shift circuit
US9478310B2 (en) Shift register unit, gate driving circuit and method, display apparatus
US10650770B2 (en) Output circuit and data driver of liquid crystal display device
KR101988453B1 (ko) 스캔 구동 회로
US9865214B2 (en) Shift register, driving method thereof, gate driving circuit and display device
KR101283998B1 (ko) 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법
KR101293845B1 (ko) 지연 회로
US20040136213A1 (en) Step-down circuit, power supply circuit, and semiconductor integrated circuit
JP2008104063A (ja) バッファ回路
US20140077882A1 (en) System and Method for a Programmable Gain Amplifier
KR102089156B1 (ko) 디스플레이 장치, 소스 구동 회로 및 그 제어 방법
JP2011050076A (ja) 駆動電圧制御装置および駆動電圧制御方法
US20070290728A1 (en) Circuit and method for slew rate control
US7541844B2 (en) Current weighted voltage interpolation buffer
US8487922B2 (en) Capacitive load drive circuit and display device including the same
EP2966649A1 (en) Shift register, gate electrode driver circuit, array substrate, and display device
JP2005341018A (ja) 駆動回路、動作状態検出回路及び表示装置
WO2016107200A1 (zh) 像素电路及其驱动方法和显示装置
JP2011259418A (ja) バッファ回路
US20090278604A1 (en) Operational Amplifier and Related Method of Enhancing Slew Rate
US8542063B2 (en) Adaptive amplification circuit
US20190280655A1 (en) Amplifier circuit and butter amplifier
JPH0561432A (ja) 液晶ドライバ回路
TWI485977B (zh) 運算放大器模組及提高運算放大器電路之迴轉率的方法
US8384641B2 (en) Amplifier circuit and display device including same