KR102089156B1 - 디스플레이 장치, 소스 구동 회로 및 그 제어 방법 - Google Patents

디스플레이 장치, 소스 구동 회로 및 그 제어 방법 Download PDF

Info

Publication number
KR102089156B1
KR102089156B1 KR1020180073316A KR20180073316A KR102089156B1 KR 102089156 B1 KR102089156 B1 KR 102089156B1 KR 1020180073316 A KR1020180073316 A KR 1020180073316A KR 20180073316 A KR20180073316 A KR 20180073316A KR 102089156 B1 KR102089156 B1 KR 102089156B1
Authority
KR
South Korea
Prior art keywords
transistor
source driving
module
driving circuit
terminal
Prior art date
Application number
KR1020180073316A
Other languages
English (en)
Other versions
KR20190001563A (ko
Inventor
자오쳉 우
준 주
Original Assignee
칩원 테크놀로지(베이징) 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩원 테크놀로지(베이징) 컴퍼니 리미티드 filed Critical 칩원 테크놀로지(베이징) 컴퍼니 리미티드
Publication of KR20190001563A publication Critical patent/KR20190001563A/ko
Application granted granted Critical
Publication of KR102089156B1 publication Critical patent/KR102089156B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 장치, 소스 구동 회로 및 그 제어 방법을 개시하며, 상기 소스 구동 회로는, 데이터 신호를 아날로그 전압으로 변환하는 디지털-아날로그 변환 모듈; 스위칭 신호의 제어에 따라 상기 아날로그 전압을 증폭하는 증폭 모듈; 및 상기 증폭 모듈과 출력단 사이에 연결되어, 픽셀 유닛에 소스 구동 신호를 제공하는 출력 모듈;을 포함하며, 그 중, 상기 출력 모듈은 복수개의 병렬 연결된 제어 유닛을 포함하고, 상기 제어 유닛은 온 저항이 큰 데서 작은 데로의 순서에 따라 순차적으로 온 된다. 종래 기술에 대비하여, 본 발명의 실시예의 소스 구동 회로는 회로의 오버슈트 효과를 효과적으로 감소시킬 수 있고, 회로의 노이즈를 감소시킬 수 있다.

Description

디스플레이 장치, 소스 구동 회로 및 그 제어 방법{DISPLAY DEVICE, SOURCE DRIVING CIRCUIT, AND CONTROL METHOD FOR SOURCE DRIVING CIRCUIT}
본 발명은 액정 디스플레이 기술 분야에 관한 것으로서, 구체적으로 디스플레이 장치, 소스 구동 회로 및 그 제어 방법에 관한 것이다.
최근, 디스플레이 기술의 지속적인 발전과 함께 액정 모니터가 시중에서 가장 보편적인 디스플레이 장치로 되었다. 일반적인 액정 모니터의 경우, 액정 구동 회로는 소스 구동 회로와 게이트 구동 회로를 포함한다.
도 1은 종래의 디스플레이 장치에 있어 소스 구동 회로의 구성을 나타낸 개략도이다. 도면에는 오직 복수개의 데이터 채널(D1-Dn)의 소스 구동 회로만 도시하였고, 여기서 n은 0이 아닌 자연수이다. 상기 소스 구동 회로는 시프트 레지스터(shift register, 110), 각 데이터 채널에 대응하는 래치(latch, 120), 디지털-아날로그 변환기(130), 출력 버퍼(Output buffer, 140) 및 출력 모듈(150)을 포함하며, 그 중 출력 버퍼(140)는 스위칭 신호(open)의 제어를 받는 연산 증폭기(미도시)를 포함하고, 출력 모듈(150)은 출력 제어 신호(outen)의 제어를 받는 트랜지스터(T1)를 포함한다. 구체적으로, 시프트 레지스터(110)는 복수개의 데이터 채널의 래치(120)와 각각 전기적으로 연결되며, 시프트 레지스터(110)는 하나의 데이터 채널의 래치(120)를 순차적으로 선택하여 데이터 신호를 대응하는 데이터 라인에 전송한다. 제1 데이터 채널을 예로 들면, 제1 데이터 채널의 래치(120), 디지털-아날로그 변환기(130), 출력 버퍼(140) 및 출력 모듈(150)이 순차적으로 연결된다. 종래 기술에서는, 소스 구동 회로의 전력 소모를 낮추기 위해, 출력 신호 레벨이 원하는 레벨 값에 도달할 때, 스위칭 신호(open)가 하이 레벨에서 로우 레벨로 변하도록 제어함으로써 연산 증폭기를 턴 오프한다.
도 2는 도 1에 도시된 소스 구동 회로의 타이밍도를 나타낸다. t1 시각에 스위칭 신호(open)와 출력 제어 신호(outen)가 로우 레벨에서 하이 레벨로 변하고, 연산 증폭기가 턴 온되며, 트랜지스터(T1)가 온 되고, 당해 연산 증폭기 및 트랜지스터(T1)가 소속되는 데이터 채널이 온 되지만, 연산 증폭기가 다시 턴 온될 때 출력 부하에 오버슈트(Overshoot) 효과가 발생하며, 도 2에 도시한 바와 같이, t1 시각으로부터의 일정 시간 동안에 소스 구동 회로가 출력하는 소스 구동 신호(out)는 비교적 큰 오버슈트 전압을 생성하고, 시간 축 상에서 2.876μs 떨어져 있는 두 개의 점 A와 B를 선정할 경우, A와 B 사이의 전압차는 793.1mV이고, 이로부터 알 수 있듯이, 소스 구동 신호(out)의 전압이 4.8V일 때 생성되는 오버슈트 전압은 793.1mV이며, 이는 순간적인 충전 및 방전 전류가 매칭되지 않아 유발된 것으로, 소스 구동 회로의 노이즈 성능을 악화시킬 수 있다.
본 발명의 목적은 낮은 오버슈트 효과 및 낮은 전력 소모를 갖는 디스플레이 장치, 소스 구동 회로 및 그 제어 방법을 제공하는 데 있다.
본 발명의 제1 양태에 따라 제공하는 소스 구동 회로는, 데이터 신호를 아날로그 전압으로 변환하는 디지털-아날로그 변환 모듈; 스위칭 신호의 제어에 따라 상기 아날로그 전압을 증폭하는 증폭 모듈; 및 상기 증폭 모듈과 출력단 사이에 연결되어, 픽셀 유닛에 소스 구동 신호를 제공하는 출력 모듈;을 포함하며, 그 중, 상기 출력 모듈은 복수개의 병렬 연결된 제어 유닛을 포함하고, 상기 제어 유닛은 온 저항이 큰 데서 작은 데로의 순서에 따라 순차적으로 온 된다.
바람직하게, 상기 출력 모듈은 제1 제어 유닛 및 제2 제어 유닛을 포함하며, 상기 제1 제어 유닛은 제1 트랜지스터를 포함하고, 상기 제2 제어 유닛은 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1 통로단 및 상기 제2 트랜지스터의 제1 통로단은 상기 증폭 모듈에 연결되고, 상기 제1 트랜지스터의 제2 통로단 및 상기 제2 트랜지스터의 제2 통로단은 상기 출력단에 연결된다.
바람직하게, 상기 제1 트랜지스터의 온 저항은 상기 제2 트랜지스터의 온 저항보다 크다.
바람직하게, 상기 제1 제어 유닛은 제1 저항을 더 포함하고, 상기 제2 제어 유닛은 제2 저항을 더 포함하며, 상기 제1 저항은 상기 증폭 모듈과 상기 제1 트랜지스터의 제1 통로단 사이에 연결되고, 상기 제2 저항은 상기 증폭 모듈과 상기 제2 트랜지스터의 제2 통로단 사이에 연결된다.
바람직하게, 상기 제1 트랜지스터와 상기 제2 트랜지스터의 온 저항은 같고, 상기 제1 저항의 저항 값은 상기 제2 저항의 저항 값보다 크다.
바람직하게, 상기 증폭 모듈은 연산 증폭기를 포함하며, 상기 연산 증폭기의 제1 입력단은 상기 디지털-아날로그 변환 모듈에 연결되고, 상기 연산 증폭기의 제2 입력단은 상기 연산 증폭기의 출력단에 연결되며, 상기 연산 증폭기의 출력단은 상기 출력 모듈에 연결되고, 상기 연산 증폭기의 전원단은 상기 스위칭 신호를 수신하며, 상기 연산 증폭기의 접지단은 접지된다.
바람직하게, 상기 데이터 신호를 래치하고, 래치 신호가 유효할 때 상기 데이터 신호를 상기 디지털-아날로그 변환 모듈에 제공하는 래치를 더 포함한다.
바람직하게, 각각의 상기 제어 유닛은 동시에 턴 오프 된다.
본 발명의 제2 양태에 따라 제공하는 제어 방법은, 전술된 임의 소스 구동 회로를 제어하기 위한 것으로, 디지털-아날로그 변환 모듈을 제어하여 데이터 신호를 아날로그 전압으로 변환하는 단계; 스위칭 신호를 이용하여 증폭 모듈을 제어함으로써 상기 아날로그 전압을 증폭하는 단계; 및 증폭 모듈이 턴 온 될 경우 출력 모듈의 제어 유닛을 순차적으로 온 하고 증폭 모듈이 턴 오프 될 경우 출력 모듈의 제어 유닛을 동시에 오프 함으로써, 출력 모듈을 제어하여 픽셀 유닛에 소스 구동 신호를 제공하는 단계;를 포함한다.
본 발명의 제3 양태에 따라 제공하는 디스플레이 장치는, 전술된 임의 소스 구동 회로를 포함한다.
본 발명의 유익한 효과는 다음과 같다.
종래의 기술에 대비하여, 본 발명에 따른 디스플레이 장치, 소스 구동 회로 및 그 제어 방법은, 소스 구동 신호의 오버슈트 전압을 효과적으로 낮출 수 있어, 회로의 오버슈트 효과를 낮출 수 있으며, 회로의 전력 소모를 줄인 기초 상에서 회로의 노이즈 성능을 최적화할 수 있다.
도 1은 종래의 디스플레이 장치에서의 소스 구동 회로의 구성을 나타낸 개략도이다.
도 2는 도 1에 도시된 소스 구동 회로의 타이밍도이다.
도 3은 본 발명의 제1 실시예에 따른 소스 구동 회로의 구성을 나타낸 개략도이다.
도 4a는 본 발명의 제1 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 4b는 본 발명의 제2 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 4c는 본 발명의 제3 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 5는 본 발명의 제1 실시예에 따른 소스 구동 회로의 타이밍도이다.
도 6은 본 발명의 제4 실시예에 따른 디스플레이 장치의 구성을 나타낸 개략도이다.
이하의 개시는 본 출원의 상이한 특징을 구현하기 위한 많은 상이한 실시방식 또는 실시예를 제공한다. 이하 부품 또는 배치에 관한 구체적인 실시예를 설명함으로써 본 발명을 간략화한다. 물론, 이들은 단지 예시일뿐이며 본 발명을 한정하려는 것은 아니다.
또한, 명세서 및 청구범위에서, "제1", "제2" 등의 표현은 유사한 요소를 구별하기 위해 사용한 것이며, 이는 시간 순서, 공간 순서, 등급 순서 또는 임의 기타 방식의 순서를 설명하는 것은 아니며, 이러한 용어들은 적절한 상황에서 서로 교환 가능하고, 본 명세서에 기재된 본 발명의 실시예는 본 명세서에 기재되거나 나타낸 것 이외의 다른 순서로도 작동 가능한 것으로 이해해야 한다.
도 3은 본 발명의 실시예에 따른 디스플레이 장치의 소스 구동 회로의 구성을 나타낸 개략도이다.
도 3을 참조하면, 도면에 오직 한 개 데이터 채널의 소스 구동 회로(200)를 도시하였고, 당해 소스 구동 회로(200)는 래치(210), 디지털-아날로그 변환 모듈(220), 증폭 모듈(230) 및 출력 모듈(240)을 포함한다.
래치(210)는 데이터 신호(data)를 접수 및 저장하고, 래치 신호가 유효할 때 데이터 신호(data)를 디지털-아날로그 변환 모듈(220)에 제공한다.
디지털-아날로그 변환 모듈(220)은 래치(210)에 연결되어 래치(210)가 제공하는 데이터 신호(data)를 수신하고, 이 데이터 신호(data)를 아날로그 전압( V1)으로 변환한다.
증폭 모듈(230)은 예를 들어 연산 증폭기(OPA)를 포함하고, 당해 연산 증폭기(OPA)의 제1 입력단은 디지털-아날로그 변환 모듈(220)에 연결되어 아날로그 전압(V1)을 수신하며, 연산 증폭기(OPA)의 제2 입력단은 연산 증폭기(OPA)의 출력단에 연결되고, 연산 증폭기(OPA)의 출력단은 출력 모듈(240)에 연결되며, 연산 증폭기(OPA)의 전원단은 스위칭 신호(open)를 수신하고, 연산 증폭기(OPA)의 접지단은 접지된다. 스위칭 신호(open)가 하이 레벨일 경우, 연산 증폭기(OPA)는 턴 온(TURN ON) 되어 수신된 아날로그 전압(V1)을 증폭하고, 증폭하여 얻은 아날로그 전압(V2)을 출력단을 통해 출력 모듈(240)에 제공하며, 스위칭 신호(open)가 로우 레벨일 경우, 연산 증폭기(OPA)는 턴 오프(TURN OFF) 된다. 스위칭 신호(open)가 로우 레벨에서 하이 레벨로 변화할 때, 연산 증폭기(OPA)가 턴 온 되는 순간, 연산 증폭기(OPA)의 출력단의 충전 및 방전 전류가 매칭되지 않으므로, 아날로그 전압(V2)은 전압 값이 변한 후 점차 안정된 전압 값으로 회복되는 과정을 포함한다.
출력 모듈(240)은 증폭 모듈(230)과 소스 구동 회로(200)의 출력단 사이에 연결되어 증폭된 후의 아날로그 전압(V2)을 수신하고, 소스 구동 신호(out)를 생성한다.
도 4a는 본 발명의 제1 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 4a에 도시한 바와 같이, 출력 모듈(240)은 관련된 제1 제어 유닛(241)과 제2 제어 유닛(242)를 포함하며, 제1 제어 유닛(241)은 제1 트랜지스터(T1)를 포함하고, 제2 제어 유닛(242)은 제2 트랜지스터(T2)를 포함하며, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)의 제어단은 각각 제1 출력 제어 신호(outen1) 및 제2 출력 제어 신호(outen2)를 수신하고, 제1 트랜지스터(T1)의 제1 통로단 및 제2 트랜지스터(T2)의 제1 통로단은 제1 노드(Q1)에 연결되며, 제1 트랜지스터(T1)의 제2 통로단 및 제2 트랜지스터(T2)의 제2 통로단은 제2 노드(Q2)에 연결되고, 제1 노드(Q1)는 증폭 모듈에 연결되어 증폭된 후의 아날로그 전압(V2)을 수신하고, 상기 제2 노드(Q2)는 소스 구동 회로의 출력단에 연결되어 픽셀 유닛에 소스 구동 신호(out)를 제공한다. 그 중, 제1 트랜지스터(T1)의 온 저항(On resistance)은 제2 트랜지스터(T2)의 온 저항보다 크기에 제1 트랜지스터(T1)의 온 전류(On current)는 작고, 따라서 소스 구동 신호(out)의 전압 변화 속도가 느리게 되며, 출력 모듈(240)이 동작할 경우, 제1 출력 제어 신호(outen1)가 제2 출력 제어 신호(outen2)보다 먼저 로우 레벨에서 하이 레벨로 변하기 때문에, 연산 증폭기(OPA)가 다시 턴 온 될 때 제1 트랜지스터(T1)가 먼저 온 되고, 이 때 소스 구동 신호(out)의 전압 변화 속도가 느리며, 이어 제2 트랜지스터(T2)와 제1 트랜지스터(T1)가 동시에 온 되어 소스 구동 신호(out)로 하여금 연산 증폭기(OPA)가 출력하는 아날로그 전압(V2)에 따라 안정된 값에 도달하도록 한다. 제1 출력 제어 신호(outen1)와 제2 출력 제어 신호(outen2)의 레벨이 변하는 시각의 간격 시간은 예컨대 1-5μs이지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 양자의 레벨이 변하는 시각의 간격 시간은 구체적인 실시 상황에 따라 조절할 수 있다.
도 4b는 본 발명의 제2 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 4b에 도시한 바와 같이, 출력 모듈(340)은 관련된 제1 제어 유닛(341), 제2 제어 유닛(342) 및 제3 제어 유닛(343)을 포함하며, 제1 제어 유닛(341)은 제1 트랜지스터(T1)를 포함하고, 제2 제어 유닛(342)은 제2 트랜지스터(T2)를 포함하며, 제3 제어 유닛(343)은 제3 트랜지스터(T3)를 포함하고, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)의 제어단은 각각 제1 출력 제어 신호(outen1), 제2 출력 제어 신호(outen2) 및 제3 출력 제어 신호(outen3)를 수신하고, 제1 트랜지스터(T1)의 제1 통로단, 제2 트랜지스터(T2)의 제1 통로단 및 제3 트랜지스터(T3)의 제1 통로단은 제1 노드(Q1)에 연결되며, 제1 트랜지스터(T1)의 제2 통로단, 제2 트랜지스터(T2)의 제2 통로단 및 제3 트랜지스터(T3)의 제2 통로단은 제2 노드(Q2)에 연결되고, 제1 노드(Q1)는 증폭 모듈에 연결되어 증폭된 후의 아날로그 전압(V2)을 수신하고, 상기 제2 노드(Q2)는 소스 구동 회로의 출력단에 연결되어 픽셀 유닛에 소스 구동 신호(out)를 제공한다. 그 중, 제1 트랜지스터(T1)의 온 저항(On resistance)은 제2 트랜지스터(T2)의 온 저항보다 크고 제2 트랜지스터(T2)의 온 저항은 제3 트랜지스터(T3)의 온 저항보다 크며, 출력 모듈(340)이 동작할 경우, 제1 출력 제어 신호(outen1)가 제2 출력 제어 신호(outen2)보다 먼저 로우 레벨에서 하이 레벨로 변하고, 양자의 레벨이 변하는 시각의 간격 시간은 예컨대 1-5μs이며, 제2 출력 제어 신호(outen2)가 제3 출력 제어 신호(outen3)보다 먼저 로우 레벨에서 하이 레벨로 변하고, 양자의 레벨이 변하는 시각의 간격 시간은 예컨대 1-5μs이지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 기타 대체 실시예에서 레벨이 변하는 시각의 간격 시간은 구체적인 실시 상황에 따라 조절할 수 있다.
도 4c는 본 발명의 제3 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 4c에 도시한 바와 같이, 출력 모듈(440)은 관련된 제1 제어 유닛(441)과 제2 제어 유닛(442)를 포함하며, 제1 제어 유닛(441)은 제1 트랜지스터(T1)를 포함하고, 제2 제어 유닛(442)은 제2 트랜지스터(T2)를 포함하며, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)의 제어단은 각각 제1 출력 제어 신호(outen1) 및 제2 출력 제어 신호(outen2)를 수신하고, 제1 트랜지스터(T1)의 제1 통로단 및 제2 트랜지스터(T2)의 제1 통로단은 각각 제1 저항(R1) 및 제2 저항(R2)를 통해 제1 노드(Q1)에 연결되며, 제1 트랜지스터(T1)의 제2 통로단 및 제2 트랜지스터(T2)의 제2 통로단은 제2 노드(Q2)에 연결되고, 제1 노드(Q1)는 증폭 모듈에 연결되어 증폭된 후의 아날로그 전압(V2)을 수신하고, 상기 제2 노드(Q2)는 소스 구동 회로의 출력단에 연결되어 픽셀 유닛에 소스 구동 신호(out)를 제공한다. 그 중, 제1 트랜지스터(T1)의 온 저항(On resistance)과 제2 트랜지스터(T2)의 온 저항은 같고 제1 저항(R1)의 저항 값은 제2 저항(R2)의 저항 값보다 크며, 출력 모듈(440)이 동작할 경우, 제1 출력 제어 신호(outen1)가 제2 출력 제어 신호(outen2)보다 먼저 로우 레벨에서 하이 레벨로 변하고, 양자의 레벨이 변하는 시각의 간격 시간은 예컨대 1-5μs이지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 기타 대체 실시예에서 양자의 레벨이 변하는 시각의 간격 시간은 구체적인 실시 상황에 따라 조절할 수 있다.
도 5는 도 3에 도시된 소스 구동 회로의 타이밍도를 나타낸다.
도 3, 도 4a 및 도 5를 참조하면, t1 시각에, 스위칭 신호(open)는 로우 레벨에서 하이 레벨로 변하고, 제1 출력 제어 신호(outen1)는 로우 레벨에서 하이 레벨로 변하며, 제2 출력 제어 신호는 로우 레벨이고, 연산 증폭기(OPA)는 턴 온 되며, 제1 트랜지스터(T1)는 온 되고, 제1 트랜지스터(T1)의 저항이 크고 구동 능력이 약하기 때문에 연산 증폭기(OPA)가 다시 턴 온 됨으로 인해 출력 부하에 오버슈트 효과가 발생하는 것을 줄일 수 있다.
t1 시각부터 t2 시각까지, 스위칭 신호(open)와 및 제1 출력 제어 신호(outen1)는 하이 레벨이고, 제2 출력 제어 신호(outen2)는 로우 레벨이며, 소스 구동 신호(out)의 전압은 시간에 따라 점차 감소한다.
t2 시각에, 스위칭 신호(open)와 및 제1 출력 제어 신호(outen1)는 하이 레벨이고, 제2 출력 제어 신호(outen2)는 로우 레벨에서 하이 레벨로 변하며, 연산 증폭기(OPA)는 턴 온 상태를 유지하고, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 모두 온 되며, 제2 트랜지스터(T2)의 온 저항은 작고, 이 때 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 동시에 픽셀 유닛에 소스 구동 신호(out)를 제공한다. 소스 구동 신호(out)에 대하여, t2 시각에 대응하는 A점 및 시간 축 상에서 A점과 2.906μs 떨어진 B점을 선정하면, A점과 B점 사이의 전압차는 316.8mV이고, 이로부터 알 수 있듯이, 소스 구동 신호(out)의 전압이 4.8V일 때 생성된 오버슈트 전압은 316.8mV이다.
t2 시각부터 t3 시각까지, 스위칭 신호(open), 제1 출력 제어 신호(outen1) 및 제2 출력 제어 신호(outen2)는 모두 하이 레벨을 유지하고, 연산 증폭기(OPA)는 턴 온 상태를 유지하며, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 계속 온 되고, 소스 구동 신호(out)의 전압은 점차 증가하여 안정을 유지한다.
t3 시각에, 스위칭 신호(open), 제1 출력 제어 신호(outen1) 및 제2 출력 제어 신호(outen2)는 모두 하이 레벨에서 로우 레벨로 변하고, 연산 증폭기(OPA), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 동시에 오프 되며, 이로써 금번의 출력 과정을 완성한다.
소스 구동 신호의 전압이 4.8V일 때, 종래의 기술에 대비하여, 본 발명의 실시예에 따른 소스 구동 회로가 생성한 오버슈트 전압은 약 60% 감소되어, 오버슈트 효과가 훌륭히 개선되었고, 회로의 전력 소모를 낮춤과 동시에 기타 회로 모듈에 대한 노이즈의 영향을 감소할 수 있으며, 구조가 간단하고 쉽게 구현할 수 있다.
도 6은 본 발명의 실시예에 따른 디스플레이 장치의 구성을 나타낸 개략도이다.
도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 디스플레이 장치(500)는 디스플레이 패널(510), 게이트 구동 회로(520), 소스 구동 회로(530) 및 타이밍 제어 회로(540)를 포함하고, 그 중 소스 구동 회로(530)는 본 발명의 제1 내지 제3 실시예에 따른 임의 소스 구동 회로를 참조할 수 있다.
디스플레이 패널(510)은 mХk 어레이로 배열된 mХk개의 픽셀 유닛(511), 게이트 구동 신호(G[1] 내지 G[k])를 각각 전송하는 k개의 스캔 라인 및 데이터 신호(D[1] 내지 D[m])를 각각 전송하는 m개의 데이터 라인을 포함하며, 그 중 m과 k는 각각 0이 아닌 자연수이다. 각 픽셀 유닛(511)은 픽셀 전극 및 당해 픽셀 전극을 온 또는 오프하는 트랜지스터를 포함하며, 상기 트랜지스터는 예컨대 박막 트랜지스터일 수 있다. 디스플레이 패널(510)에서, 동일한 행(상기 "행"은 예컨대 도면에 도시된 횡방향에 대응됨)에 위치하는 픽셀 유닛 중의 각 트랜지스터의 게이트는 서로 연결되어, 디스플레이 패널의 엣지 영역에 하나의 스캔 라인을 인출하고, k행의 픽셀 유닛은 각각 대응하는 스캔 라인을 통해 게이트 구동 신호(G[1] 내지 G[k])를 출력하며, 동일한 열(상기 "열"은 예컨대 도면에 도시된 종방향에 대응됨)에 위치하는 픽셀 유닛 중의 각 트랜지스터의 소스는 서로 연결되어 하나의 데이터 라인을 인출하고, m열의 픽셀 유닛은 각각 대응하는 데이터 라인을 통해 데이터 신호(D[1] 내지 D[m])을 출력하며, 각 픽셀 유닛에서 트랜지스터의 드레인과 픽셀 전극이 서로 연결된다.
디스플레이 패널과 함께 동일한 기판에 집적된 게이트 구동 회로(520)는 복수개의 게이트 구동 유닛(GIA[1] 내지 GIA[k])을 포함하고, 게이트 구동 유닛(GIA[1] 내지 GIA[k])은 각각 k개의 스캔 라인을 통해 디스플레이 패널(510)의 각 행의 픽셀 유닛에 게이트 구동 신호(G[1] 내지 G[k])를 인가하여, 디스플레이 패널(510) 중 각 행의 픽셀 유닛을 행에 따라 순차적으로 트리거함으로써, 트리거된 픽셀 유닛 행의 모든 픽셀 유닛의 트랜지스터가 동시에 온 되도록 하여, 소스 구동 회로(530)가 데이터 라인을 통해 제공한 데이터 신호(D[1] 내지 D[m])를 수신한다.
타이밍 제어 회로(540)는 소스 구동 회로(530) 및 게이트 구동 회로(520)에 복수개의 클럭 신호 및 스타트 신호(Start Vertical, STV) 등 제어 신호(스타트 신호는 예컨대 사전 스타트 신호 및 사후 스타트 신호를 포함 할 수 있음)를 제공하며, 그 중 스타트 신호는 예컨대 한 개 프레임의 턴 온 신호일 수 있다.
상기 실시예들은 단지 본 발명의 예시일 뿐이고, 비록 기술적 과제를 설명하기 위해 본 발명의 실시예와 도면을 개시하였으나, 본 발명 및 청구범위의 주지와 범위를 벗어나지 않는 한 여러 가지 교체, 변화 및 수정은 모두 가능함을 당업자들은 이해 가능할 것이다. 따라서, 본 발명은 실시예 및 도면에 개시된 내용에 한정되지 말아야 한다.

Claims (10)

  1. 데이터 신호를 아날로그 전압으로 변환하는 디지털-아날로그 변환 모듈;
    스위칭 신호의 제어에 따라 상기 아날로그 전압을 증폭하는 증폭 모듈; 및
    상기 증폭 모듈과 출력단 사이에 연결되어, 픽셀 유닛에 소스 구동 신호를 제공하는 출력 모듈;을 포함하며,
    그 중, 상기 출력 모듈은 복수개의 병렬 연결된 제어 유닛을 포함하고, 상기 제어 유닛은 온 저항이 큰 데서 작은 데로의 순서에 따라 순차적으로 온 되고,
    상기 출력 모듈은 제1 제어 유닛 및 제2 제어 유닛을 포함하며, 상기 제1 제어 유닛은 제1 트랜지스터를 포함하고, 상기 제2 제어 유닛은 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1 통로단 및 상기 제2 트랜지스터의 제1 통로단은 상기 증폭 모듈에 연결되어 상기 증폭된 아날로그 전압을 수신하고, 상기 제1 트랜지스터의 제2 통로단 및 상기 제2 트랜지스터의 제2 통로단은 상기 출력단에 연결되어 상기 픽셀 유닛에 상기 소스 구동 신호를 제공하는 것을 특징으로 하는 소스 구동 회로.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제1 트랜지스터의 온 저항은 상기 제2 트랜지스터의 온 저항보다 큰 것을 특징으로 하는 소스 구동 회로.
  4. 제1 항에 있어서,
    상기 제1 제어 유닛은 제1 저항을 더 포함하고, 상기 제2 제어 유닛은 제2 저항을 더 포함하며, 상기 제1 저항은 상기 증폭 모듈과 상기 제1 트랜지스터의 제1 통로단 사이에 연결되고, 상기 제2 저항은 상기 증폭 모듈과 상기 제2 트랜지스터의 제2 통로단 사이에 연결되는 것을 특징으로 하는 소스 구동 회로.
  5. 제4 항에 있어서
    상기 제1 트랜지스터와 상기 제2 트랜지스터의 온 저항은 같고, 상기 제1 저항의 저항 값은 상기 제2 저항의 저항 값보다 큰 것을 특징으로 하는 소스 구동 회로.
  6. 제1 항에 있어서,
    상기 증폭 모듈은 연산 증폭기를 포함하며, 상기 연산 증폭기의 제1 입력단은 상기 디지털-아날로그 변환 모듈에 연결되고, 상기 연산 증폭기의 제2 입력단은 상기 연산 증폭기의 출력단에 연결되며, 상기 연산 증폭기의 출력단은 상기 출력 모듈에 연결되고, 상기 연산 증폭기의 전원단은 상기 스위칭 신호를 수신하며, 상기 연산 증폭기의 접지단은 접지되는 것을 특징으로 하는 소스 구동 회로.
  7. 제1 항에 있어서,
    상기 데이터 신호를 래치하고, 래치 신호가 유효할 때 상기 데이터 신호를 상기 디지털-아날로그 변환 모듈에 제공하는 래치를 더 포함하는 것을 특징으로 하는 소스 구동 회로.
  8. 제1 항에 있어서,
    각각의 상기 제어 유닛은 동시에 턴 오프 되는 것을 특징으로 하는 소스 구동 회로.
  9. 제1 항, 제3 항 내지 제8 항 중의 어느 한 항에 따른 소스 구동 회로를 제어하기 위한 제어 방법에 있어서,
    디지털-아날로그 변환 모듈을 제어하여 데이터 신호를 아날로그 전압으로 변환하는 단계;
    스위칭 신호를 이용하여 증폭 모듈을 제어함으로써 상기 아날로그 전압을 증폭하는 단계; 및
    증폭 모듈이 턴 온 될 경우 출력 모듈의 제어 유닛을 순차적으로 온 하고 증폭 모듈이 턴 오프 될 경우 출력 모듈의 제어 유닛을 동시에 오프 함으로써, 출력 모듈을 제어하여 픽셀 유닛에 소스 구동 신호를 제공하는 단계;를 포함하는 것을 특징으로 하는 제어 방법.
  10. 제1 항, 제3 항 내지 제8 항 중의 어느 한 항에 따른 소스 구동 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020180073316A 2017-06-26 2018-06-26 디스플레이 장치, 소스 구동 회로 및 그 제어 방법 KR102089156B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710492408.9A CN107274847B (zh) 2017-06-26 2017-06-26 显示装置、源极驱动电路及其控制方法
CN201710492408.9 2017-06-26

Publications (2)

Publication Number Publication Date
KR20190001563A KR20190001563A (ko) 2019-01-04
KR102089156B1 true KR102089156B1 (ko) 2020-03-16

Family

ID=60068544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180073316A KR102089156B1 (ko) 2017-06-26 2018-06-26 디스플레이 장치, 소스 구동 회로 및 그 제어 방법

Country Status (2)

Country Link
KR (1) KR102089156B1 (ko)
CN (1) CN107274847B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096237A1 (ko) * 2022-10-31 2024-05-10 주식회사 엘엑스세미콘 디스플레이패널의 화소를 구동하기 위한 데이터구동장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108335683B (zh) * 2018-03-14 2020-12-25 北京集创北方科技股份有限公司 源极驱动器、液晶显示装置及驱动方法
CN109326247B (zh) * 2018-12-14 2020-10-27 惠科股份有限公司 一种驱动电路、驱动方法及显示装置
CN112397035B (zh) * 2019-08-12 2023-03-03 京东方科技集团股份有限公司 源极驱动器、驱动系统、液晶显示装置及其校正方法
CN113939862B (zh) * 2020-03-27 2023-12-08 京东方科技集团股份有限公司 显示面板及其驱动方法
CN113676143A (zh) * 2021-08-17 2021-11-19 晟合微电子(肇庆)有限公司 通道放大电路、显示驱动芯片及驱动方法
CN114822441A (zh) * 2022-05-09 2022-07-29 京东方科技集团股份有限公司 驱动电路、源极驱动芯片以及显示装置
CN115101019B (zh) * 2022-06-09 2024-07-05 重庆惠科金渝光电科技有限公司 源极驱动电路、方法及显示面板
CN115472131B (zh) * 2022-08-26 2024-03-22 苇创微电子(上海)有限公司 一种显示装置源极驱动电路的电平衡方法及其源极驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703708B1 (ko) * 2005-12-08 2007-04-06 삼성전자주식회사 Ｅｍｉ를 감소시킬 수 있는 출력 버퍼, 상기 출력 버퍼를구비하는 소스 드라이버, 및 상기 출력 버퍼를 구비하는디스플레이 장치
KR100800491B1 (ko) * 2007-01-27 2008-02-04 삼성전자주식회사 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887657B2 (ja) * 2005-04-27 2012-02-29 日本電気株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP2008122567A (ja) * 2006-11-10 2008-05-29 Nec Electronics Corp データドライバ及び表示装置
KR100893392B1 (ko) * 2007-10-18 2009-04-17 (주)엠씨테크놀로지 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치
US20100033411A1 (en) * 2008-08-05 2010-02-11 Ching-Chung Lee Source driver with plural-feedback-loop output buffer
KR20110024152A (ko) * 2009-09-01 2011-03-09 주식회사 동부하이텍 슬루 레이트를 개선시킨 디스플레이 장치
CN104682681A (zh) * 2013-11-28 2015-06-03 西安国龙竹业科技有限公司 一种降低pwm脉冲驱动过冲的电路
CN104575421A (zh) * 2014-12-25 2015-04-29 深圳市华星光电技术有限公司 一种液晶显示面板的源极驱动电路及液晶显示器
CN206877670U (zh) * 2017-06-26 2018-01-12 北京集创北方科技股份有限公司 源极驱动电路及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703708B1 (ko) * 2005-12-08 2007-04-06 삼성전자주식회사 Ｅｍｉ를 감소시킬 수 있는 출력 버퍼, 상기 출력 버퍼를구비하는 소스 드라이버, 및 상기 출력 버퍼를 구비하는디스플레이 장치
KR100800491B1 (ko) * 2007-01-27 2008-02-04 삼성전자주식회사 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096237A1 (ko) * 2022-10-31 2024-05-10 주식회사 엘엑스세미콘 디스플레이패널의 화소를 구동하기 위한 데이터구동장치

Also Published As

Publication number Publication date
CN107274847A (zh) 2017-10-20
KR20190001563A (ko) 2019-01-04
CN107274847B (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
KR102089156B1 (ko) 디스플레이 장치, 소스 구동 회로 및 그 제어 방법
US9543912B2 (en) Buffer circuit having an enhanced slew-rate and source driving circuit including the same
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
US10199007B2 (en) Output circuit and data driver of liquid crystal display device
US9336897B2 (en) Shift register circuit
US10210944B2 (en) Inverter and method for driving the inverter, gate on array unit and gate on array circuit
US7903078B2 (en) Data driver and display device
KR101037120B1 (ko) 시프트 레지스터 및 그 구동방법
US8487922B2 (en) Capacitive load drive circuit and display device including the same
US6624669B1 (en) Drive circuit and drive circuit system for capacitive load
US20080062021A1 (en) Decoder circuit, driving circuit for display apparatus and display apparatus
US10720121B2 (en) Half-power buffer amplifier, data driver and display apparatus including the same
US11663970B2 (en) Display device, CMOS operational amplifier, and driving method of display device
US11232762B2 (en) Semiconductor device and data driver
JP2005182494A (ja) 電流増幅回路およびそれを備える液晶表示装置
KR100391728B1 (ko) 비디오디스플레이장치
KR20210096003A (ko) 출력 회로, 표시 드라이버 및 표시 장치
US8310428B2 (en) Display panel driving voltage output circuit
US8384641B2 (en) Amplifier circuit and display device including same
US8294653B2 (en) Display panel driving voltage output circuit
US11356113B2 (en) Digital-to-analog conversion circuit and data driver
JP2006174294A (ja) ドライバ回路、シフトレジスタ及び液晶駆動回路
KR19990081272A (ko) 액정표시장치 소스 드라이버의 출력 구동회로
CN211788108U (zh) 一种源极驱动装置以及一种面板驱动系统
US10810922B2 (en) Device and method for driving display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant