KR100893392B1 - 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 - Google Patents

전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 Download PDF

Info

Publication number
KR100893392B1
KR100893392B1 KR1020070104864A KR20070104864A KR100893392B1 KR 100893392 B1 KR100893392 B1 KR 100893392B1 KR 1020070104864 A KR1020070104864 A KR 1020070104864A KR 20070104864 A KR20070104864 A KR 20070104864A KR 100893392 B1 KR100893392 B1 KR 100893392B1
Authority
KR
South Korea
Prior art keywords
switch
voltage
output
switches
control electrode
Prior art date
Application number
KR1020070104864A
Other languages
English (en)
Inventor
김병두
박희종
노주영
Original Assignee
(주)엠씨테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엠씨테크놀로지 filed Critical (주)엠씨테크놀로지
Priority to KR1020070104864A priority Critical patent/KR100893392B1/ko
Priority to JP2010529848A priority patent/JP2011501825A/ja
Priority to PCT/KR2008/005817 priority patent/WO2009051361A2/en
Priority to US12/681,801 priority patent/US20100231577A1/en
Application granted granted Critical
Publication of KR100893392B1 publication Critical patent/KR100893392B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7231—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into cascade or not, by choosing between amplifiers by one or more switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의 구동 장치에 관한 것이다.
본 발명은 제1 입력단으로 입력되는 계조 전압 및 제2 입력단으로 입력되는 피드백 신호에 대응되는 제1 및 제2 신호를 생성하고, 제1 및 제2 신호에 따라 온/오프 구동되는 제1 및 제2 스위치를 이용하여 제1 전압을 출력하는 증폭부, 제1 및 제2 신호에 대응하여 온/오프 되는 제3 및 제4 스위치를 이용하여 생성되는 데이터 신호를 상기 화소에 인가하는 출력부, 제1 및 제2 신호를 제3 및 제4 스위치에 선택적으로 공급하는 출력 먹스 및 제1 전압 또는 데이터 신호 중 어느 하나를 선택적으로 제2 입력단으로 공급하는 피드백 회로부를 포함하는 전압 증폭 출력 회로를 제공한다.
본 발명에 따르면, 발열 특성 및 슬루 레이트(Slew rate)가 우수한 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의 구동 장치를 구현할 수 있다.
Figure R1020070104864
LCD, 데이터 구동부, 증폭부, 충방전 시간, 발열 특성

Description

전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의 구동 장치{VOLTAGE AMPLIFIER AND DRIVING DEVICE OF LIQUID CRYSTAL DISPLAY USING THE VOLTAGE AMPLIFIER}
본 발명은 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의 구동 장치에 관한 것으로, 특히 발열 특성 및 슬루 레이트(Slew rate)가 우수한 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의 구동 장치에 관한 것이다.
근래 퍼스널 컴퓨터나 텔레비전 등의 경량, 박형화에 따라 디스플레이 장치도 경량화, 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(Cathode Ray Tube; CRT) 대신 액정 표시 장치(Liquid Crystal Display; LCD)와 같은 플랫형 디스플레이가 개발되고 있다.
액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(electric field)를 인가하고 이 전계의 세기를 조절하여 외부의 광원(백 라이트)으로부터 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시장치이다.
액정 표시 장치는 휴대가 간편한 플랫 패널형 디스플레이 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용하는 TFT-LCD가 주로 이용되고 있다.
이러한 액정 표시 장치는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
액정 표시 장치는 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임별로, 행별로 또는 화소별로 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성을 반전시킨다. 이때, 데이터 신호의 전압은 데이터 구동부를 통해 액정층으로 전달되는데, 이러한 데이터 구동부는 데이터 신호의 전압을 증폭하는 증폭 회로 및 증폭 회로로부터 출력되는 신호를 증폭 회로에 대응되는 화소로 전달하는 출력 먹스를 포함한다.
그러나, 일반적인 데이터 구동부는 출력 먹스의 높은 저항으로 인해 발생되는 발열로 인한 회로 소자의 파손은 물론, 증폭 회로의 출력 전압을 화소로 전달하는 속도가 느려 화소를 충방전 하는 데 걸리는 시간에 대응되는 슬루 레이트(Slew rate)가 저하될 수 있어 문제가 되어왔다.
본 발명이 이루고자 하는 기술적 과제는 발열 특성 및 슬루 레이트(Slew rate)가 우수한 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의 구동 장치를 제공하는 것이다.
본 발명의 특징에 따른 전압 증폭 출력 회로는, 영상 신호에 대응하는 계조 전압을 입력받아, 상기 계조 전압에 대응되는 데이터 신호를 생성하여 액정 표시 장치의 화소에 인가하는 전압 증폭 출력 회로로서, 제1 입력단으로 입력되는 상기 계조 전압 및 제2 입력단으로 입력되는 피드백 신호에 대응되는 제1 및 제2 신호를 생성하고, 상기 제1 및 제2 신호에 따라 온/오프 구동되는 제1 및 제2 스위치를 이용하여 제1 전압을 출력하는 증폭부, 상기 제1 및 제2 신호에 대응하여 온/오프 되는 제3 및 제4 스위치를 이용하여 생성되는 상기 데이터 신호를 상기 화소에 인가하는 출력부, 상기 제1 및 제2 신호를 상기 제3 및 제4 스위치에 선택적으로 공급하는 출력 먹스 및 상기 제1 전압 또는 상기 데이터 신호 중 어느 하나를 선택적으로 상기 제2 입력단으로 공급하는 피드백 회로부를 포함한다.
또한, 본 발명의 다른 특징에 따른 전압 증폭 출력 회로는, 영상 신호에 대응하는 계조 전압을 입력받아, 공통 전압보다 높은 제1 데이터 신호 및 상기 공통 전압보다 낮은 제2 데이터 신호를 생성하고 상기 제1 및 제2 데이터 신호를 액정 표시 장치의 제1 화소 및 상기 제1 화소에 인접한 제2 화소에 선택적으로 인가하는 포지티브 및 네가티브 증폭 출력부를 포함하는 전압 증폭 출력 회로로서, 상기 포지티브 및 네가티브 증폭 출력부 각각은, 제1 입력단으로 입력되는 상기 계조 전압 및 제2 입력단으로 입력되는 피드백 신호에 대응되는 제1 및 제2 신호를 생성하고, 상기 제1 및 제2 신호에 따라 온/오프 구동되는 제1 및 제2 스위치를 이용하여 제1 전압을 출력하는 증폭부, 상기 제1 및 제2 신호에 대응하여 온/오프 되는 제3 및 제4 스위치를 이용하여 생성되는 상기 제1 및 제2 데이터 신호 각각을 상기 제1 및 제2 화소 각각에 인가하는 출력부 및 상기 제1 전압과 상기 제1 및 제2 데이터 신호 중 어느 하나를 선택적으로 상기 제2 입력단으로 공급하는 피드백 회로부를 포함한다.
또한, 본 발명의 특징에 따른 액정 표시 장치의 구동 장치는, 복수의 기준 계조 전압을 생성하는 기준 계조 전압 생성기 및 상기 복수의 기준 계조 전압을 기초로 복수의 계조 전압을 생성하고, 상기 복수의 계조 전압 중에서 외부로부터 인가되는 영상 신호에 대응하는 계조 전압을 선택하여 생성되는 데이터 신호를 상기 화소에 인가하는 데이터 구동부를 포함하고, 상기 데이터 구동부는, 상기 영상 신호에 대응하는 계조 전압을 입력받아, 상기 계조 전압에 대응되는 데이터 신호를 생성하여 액정 표시 장치의 화소에 인가하는 전압 증폭 출력 회로를 포함하며, 상기 증폭 출력 회로는, 제1 입력단으로 입력되는 상기 계조 전압 및 제2 입력단으로 입력되는 피드백 신호에 대응되는 제1 및 제2 신호를 생성하고, 상기 제1 및 제2 신호에 따라 온/오프 구동되는 제1 및 제2 스위치를 이용하여 제1 전압을 출력하는 증폭부, 상기 제1 및 제2 신호에 대응하여 온/오프 되는 제3 및 제4 스위치를 이용 하여 생성되는 상기 데이터 신호를 상기 화소에 인가하는 출력부, 상기 제1 및 제2 신호를 상기 제3 및 제4 스위치에 선택적으로 공급하는 출력 먹스 및 상기 제1 전압 또는 상기 데이터 신호 중 어느 하나를 선택적으로 상기 제2 입력단으로 공급하는 피드백 회로부를 포함한다.
본 발명의 특징에 따르면, 동작 모드에 관계 없이 언제나 정확한 피드백 전압을 얻을 수 있어 오동작을 일으키지 않으며, 고온 발열을 방지함과 동시에 슬루 레이트(Slew rate)를 향상시키는 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의 구동 장치를 구현할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하 는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 실시예에 따른 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치를 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 액정 표시 패널(100), 주사 구동부(200), 데이터 구동부(300), 기준 계조 전압 생성부(400) 및 신호 제어부(500)를 포함한다.
액정 표시 장치 패널(100)에는 주사 구동부(200)로부터 인가되는 주사 온 신호를 전달하기 위한 다수의 주사선(G1-Gn)이 형성되어 있으며, 다수의 주사선과 절연되어 교차하며 계조 데이터에 대응되는 계조 데이터 전압을 전달하기 위한 데이터선(D1-Dm)이 형성되어 있다. 행렬 형태로 배열된 다수의 화소(110)는 각각 주사선과 데이터선에 의해 둘러 쌓여 있으며, 주사선과 데이터선을 통해 입력되는 신호에 따라 백 라이트(미도시함)로부터 주사되는 빛의 투과율을 변경시키는데, 이를 도 2를 참조하여 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 각 화소(110)의 등가 회로를 도시한 도면이다.
도 2에 도시한 바와 같이, 액정 표시 장치의 각 화소(110)는 TFT(112), 액정 커패시터(C1) 및 스토리지 커패시터(Cst)를 포함한다. 참고로, 도 2에서 데이터선(Dj)은 데이터선(D1-Dm) 중 임의의 하나의 데이터선을 나타내고, 주사선(Gi)은 주사선(G1-Gn) 중 임의의 하나의 주사선을 나타낸다.
TFT(112)는 소스 전극이 데이터선(Dj)과 연결되고 게이트 전극이 주사선(Gi)에 연결된다. 액정 커패시터(C1)는 TFT(112)의 드레인 전극과 공통전압(Vcom) 사이에 연결된다. 그리고, 스토리지 커패시터(Cst)는 액정 커패시터(C1)와 병렬로 연결된다.
도 2에서, 주사선(Gi)에 주사신호가 인가되어 TFT(112)가 턴 온 되면, 데이터선(Dj)에 공급된 데이터 전압(Vd)이 TFT(112)를 통해 각 화소 전극(미도시함)에 인가된다. 그러면, 화소 전극에 인가되는 화소 전압(Vp)과 공통 전압(Vcom)의 차이에 해당하는 전계가 액정(도 2에서는 등가적으로 액정 커패시터(C1)로 나타내었음)에 인가되어 이 전계의 세기에 대응하는 투과율로 빛이 투과되도록 한다. 이때, 화소 전압(Vp)은 1프레임 또는 1 필드 동안 유지되어야 하는데, 도 2의 스토리지 커패시터(Cst)는 화소 전극에 인가되는 화소 전압(Vp)을 유지하기 위해 보조적으로 사용된다.
주사 구동부(200)는 액정 표시 패널(100)의 주사 라인(G1-Gn)에 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 주사 신호를 주사 라인(G1-Gn)에 인가한다. 구체적으로, 주사 구동부(200)는 신호 제어부(500)로부터 전달된 게이트 제어 신호(SG)에 따라 게이트 온 전압(Von)을 주사 라인(G1-Gn)에 인가하여 주사 라인(G1-Gn)에 연결된 TFT를 턴온 시킨다. 그러면, 데이터 라인(D1-Dm)에 인가된 데이터 전압은 턴 온 된 TFT를 통해 해당 화소(110)에 인가된다.
데이터 구동부(300)는 액정 표시 패널(100)의 데이터선(D1-Dm)에 연결되어 있으며, 기준 계조 전압 생성부(400)로부터 입력되는 기준 계조 전압에 기초하여 복수의 계조 전압을 생성한다. 구체적으로, 데이터 구동부(300)는 신호 제어부(500)로부터 디지털 영상 신호(DAT)를 수신하며, 기준 계조 전압 생성부(400)로부터 입력되는 복수의 계조 전압 중 수신되는 디지털 영상 신호(DAT)에 대응하는 계조 전압, 즉 데이터 전압을 선택하여 데이터 라인(D1-Dm)에 인가한다.
기준 계조 전압 생성부(400)는 전원 전압 공급부(미도시함)로부터 입력되는 복수의 전압(VDD, VSS, Vgma)을 이용하여 화소(110)의 투과율과 관련된 두 벌의 기준 계조 전압 집합을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값(Vcom ~ VDD)을 가지고 다른 한 벌은 음의 값(Vcom ~ Vss)을 가진다.
신호 제어부(500)는 외부 또는 그래픽 제어기(미도시함)로부터 계조 데이터 신호(R, G, B Data) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 데이터 인가 영역 신호(DE) 및 메인 클락(MCLK) 등이 있다. 여기서, 데이터 인가 영역 신호(DE)는 데이터가 나오는 구역을 표시하는 신호이며, 메인 클락(MCLK)은 마이크로 프로세서(Microprocessor)(미도시함)로부터 입력받아 기준 신호가 되는 클락 신호이다.
신호 제어부(500)는 계조 데이터 신호(R, G, B Data)를 액정 표시 장치 패널(100)의 동작 조건에 맞게 적절히 처리하여 게이트 제어신호(Sg), 데이터 제어신 호(Sd) 및 디지털 영상 신호(DAT)를 생성한다. 신호 제어부(500)는 게이트 제어신호(Sg)를 주사 구동부(200)로 전달하고, 데이터 제어신호(Sd) 및 디지털 영상 신호(DAT)를 데이터 구동부(300)에 공급함으로써 주사 구동부(200) 및 데이터 구동부(300)를 제어한다.
게이트 제어 신호(Sg)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 그리고, 게이트 제어 신호(Sg)는 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어신호(Sd)는 한 행의 화소(110)에 대한 영상 신호의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 그리고, 데이터 제어 신호(Sd)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다. 또한 데이터 제어 신호(Sd)는 데이터 구동부(300)의 동작을 제어하는 복수의 신호(SEL0, SEL1, SHL)를 더 포함할 수 있다
화소(110)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 커패시터(C1)의 충전 전압, 즉 화소 전압(Vp)으로서 나타난다. 액정 분자들은 화소 전압(Vp)의 크기에 따라 그 배열을 달리하며 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 액정 표시 장치 패널(100)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(100)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(110)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(300)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소 행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전)
다음 도 3을 참고로 하여, 본 발명의 실시예에 따른 데이터 구동부(300)에 대하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 데이터 구동부(300)의 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 데이터 구동부(300)는 시프트 레지스터(310), 래치(320), 디지털 아날로그 변환부(330) 및 전압 증폭 출력부(340)를 포함한다.
시프트 레지스터(310)는 신호 제어부(500)로부터 데이터 클록 신호(HCLK)와 복수의 제어 신호(SHL, SEL0, SEL1)를 입력받고, 시프트 방향 제어 신호(SHL)의 레벨에 따라 펄스 입출력 단자(DIO1, DIO2)의 기능을 정하여 시프트 방향을 결정한다. 예로서, 시프트 방향 제어 신호(SHL)가 하이 레벨이면 펄스 입출력 단자(DIO1)는 시프트 레지스터(310)의 동작 시작을 지시하는 시작 펄스(미도시함)의 입력 핀으로서 기능하고 펄스 입출력 단자(DIO2)는 시작 펄스의 출력 핀으로서 기능한다. 물론, 시프트 방향 제어 신호(SHL)가 로우 레벨이면 펄스 입출력 단자(DIO1, DIO2)의 기능은 바뀌게 된다. 한편, 제어 신호(SEL0, SEL1)는 출력 선택 신호로서, 제어 신호(SEL0, SEL1) 각각의 레벨에 따라 시프트 레지스터(310)의 출력 단자 중 인에이블 되는 출력 단자가 결정된다.
래치(320)는 시프트 레지스터(310)로부터 입력되는 인에이블 신호에 따라 신호 제어부(500)로부터 입력되는 디지털 영상 신호(DAT)를 저장한다. 시프트 레지스터(310)는 데이터 클록 신호(HCK)에 동기하여 인에이블 신호가 출력되는 출력 단자의 위치를 하나씩 시프트 시키고, 이에 따라 시프트 레지스터(310)의 출력 단자 각각에 대응되는 래치(320)의 영역 또한 차례로 시프트 된다. 이로 인해, 래치(320)의 전 영역에 신호 제어부(500)로부터 입력되는 디지털 영상 신호(DAT)가 차례로 저장된다.
래치(320)의 전 영역에 신호 제어부(500)로부터 입력되는 디지털 영상 신호(DAT)가 저장되면, 데이터 구동 집적 회로는 인접한 데이터 구동 집적 회로에 캐리(carry) 신호 등을 출력하여 인접한 데이터 구동 집적 회로도 동일한 동작이 이루어질 수 있도록 한다. 이러한 동작에 의해 결국 한 행 분의 디지털 영상 신 호(DAT)가 모든 데이터 구동부(300)의 래치(320)에 나누어 저장된다.
한 행분의 디지털 영상 신호(DAT)가 래치(320)의 전 영역에 저장되면, 신호 제어부(500)는 래치(320)로 인가하는 로드 신호(LOAD)의 레벨을 변경하고, 이로 인해 래치(320)의 전 영역에 저장된 디지털 영상 신호(DAT)가 한꺼번에 디지털 아날로그 변환부(330)로 전달된다.
디지털 아날로그 변환부(330)는 기준 계조 전압 생성부(400)로부터 전달되는 복수의 아날로그 계조 전압 중에서 전달된 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택하여 전압 증폭 출력부(340)로 전달한다.
전압 증폭 출력부(340)는 디지털 아날로그 변환부(330)로부터 입력되는 전압을 증폭하여 출력하는 복수의 증폭 출력부(340-1 ~ 340-m)를 포함한다. 복수의 증폭 출력부(340-1 ~ 340-m) 각각은 디지털 아날로그 변환부(330)로부터 입력받은 계조 전압을 기초로 데이터 신호를 생성하고, 생성된 데이터 신호를 데이터 선(D1 ~ Dm)을 통해 액정 커패시터(C1)로 출력한다.
이하, 본 발명의 실시예에 따른 전압 증폭 출력부(340)에 대하여 자세히 설명한다. 먼저, 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(10)를 도 4를 참조하여 설명한다.
도 4는 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(10)를 간략히 나타낸 도면이다.
도 4에 도시한 바와 같이, 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(10)는 증폭부(11) 및 출력 먹스(Output MUX, 12)를 포함한 다.
증폭부(11)의 출력단(11-1)은 두 개의 출력 스위치(TR1, TR2)를 포함한다. 스위치(TR1)는 일단이 VDD 전압을 공급하는 전원(VDD)에 연결되고, 타단이 출력 먹스(12)의 입력단에 연결된다. 그리고, 스위치(TR2)는 일단이 출력 먹스(12)의 입력단에 연결되고, 타단이 VSS 전압을 공급하는 전원(VSS)과 연결된다.
출력 먹스(12)는 스위치(Q)를 포함한다. 출력 먹스(12)의 입력단은 출력 스위치(TR1, TR2)의 접점에 연결되고, 출력단은 액정 커패시터(C1)에 연결된다.
증폭부(11)의 반전 입력단(-)은 출력 먹스(11)의 입력단과 출력 스위치(TR1, TR2)의 접점에 연결되어 현재 출력 먹스(12)로 입력되는 전압(Vfb)을 피드백(Feedback) 받는다. 그리고, 증폭부(11)의 비반전 입력단(+)은 디지털 아날로그 변환부(330)로부터 입력되는 입력 전압(Vin)을 입력받는다. 증폭부(11)는 비반전 입력단(+)에 입력되는 전압과 반전 입력단(-)에 입력되는 전압에 대응하여 액정 커패시터(C1)를 충전 또는 방전시킨다.
출력 먹스(12)의 스위치(Q)는 하이 임피던스(Hi impedance; Hi-Z), 차지 쉐어(Charge share) 및 프리차지(pre-charge) 동작 시를 제외하고는 항상 온(On) 상태를 유지한다.
스위치(Q)가 온(On) 상태일 때에, 스위치(Q)는 증폭부(11)의 출력단(11-1)을 통해 액정 커패시터(C1)로 흐르는 전류 경로 상에서 일종의 저항 성분으로 나타나게 된다. 일반적으로, 데이터 구동부(10)에 포함되는 출력 먹스(12)의 스위치(Q)의 저항 성분은 수십 KΩ정도로 크다. 스위치(Q)의 큰 저항값은 화소의 충방전 시 스위치(Q)를 흐르는 전류와의 상호 작용을 통한 고온 발열 발생의 원인이 된다. 또한, 스위치(Q)의 저항값은 스위치(Q)가 온(On) 상태를 유지하는 동안 전압 증폭 출력부(10)의 출력 로드로 작용하여 전압 증폭 출력부(10)의 출력 로드를 크게 증가시킨다. 이로 인해, 증폭부(11)로부터 출력되는 전압이 출력 먹스(12)를 통해 액정 커패시터(C1)로 전달되는 속도가 느려지게 되므로, 화소를 충방전 하는 시간에 대응되는 슬루 레이트(Slew rate)가 저하된다.
이러한 슬루 레이트의 저하 및 고온 발열 발생은 전압 증폭 출력부(10)의 성능 저하 및 회로 소자 파손의 원인이 되어 문제가 되는데, 이와 같은 문제점을 해결하기 위한 본 발명의 실시예에 따른 전압 증폭 출력부(340)를 도 5를 참조하여 설명한다.
도 5는 본 발명의 실시예에 따른 전압 증폭 출력부(340)에 포함되는 복수의 증폭 출력부(340-1 ~ 340-m) 중 하나의 증폭 출력부(340-1)를 간략히 나타낸 도면이다. 참고로, 본 발명의 실시예에 따른 전압 증폭 출력부(340)에 포함되는 나머지 증폭 출력부들(340-2 ~ 340-m)은 모두 증폭 출력부(340-1)와 동일한 구조로 형성된다.
도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 증폭 출력부(340-1)는 증폭부(340-1a), 출력 먹스(Output MUX, 340-1b), 피드백 회로부(340-1c) 및 출력부(340-1d)를 포함한다.
증폭부(340-1a)는 비반전 입력단(+)을 통해 입력되는 디지털 아날로그 변환부(330)의 출력 전압(Vin) 및 반전 입력단(-)을 통해 선택적으로 입력되는 두 개의 피드백 전압(Vfb, Vout) 중 어느 하나에 대응되는 전압을 출력 먹스(340-1b)로 출력한다. 증폭부(340-1a)의 출력단(340-1a-1)은 두 개의 출력 스위치(TR11, TR12)를 포함한다. 출력 스위치(TR11)는 일단이 VDD 전압을 공급하는 전원(VDD)에 연결되고, 타단이 출력 먹스(340-1b)의 스위치(SW2)의 일단에 연결된다. 그리고, 출력 스위치(TR12)는 일단이 스위치(SW2)의 일단에 연결되고, 타단이 VSS 전압을 공급하는 전원(VSS)에 연결된다. 한편, 도 5에서는, 증폭부(340-1a)의 출력단(340-1a-1)을 형성하는 두 개의 출력 스위치(TR11, TR12)를 각각 PNP 및 NPN 트랜지스터로 도시하였으나, 이와는 반대로 두 개의 출력 스위치(TR11, TR12)가 각각 NPN 및 PNP 트랜지스터로 형성될 수도 있으며, 또한, 두 개의 출력 스위치(TR11, TR12)가 모두 NPN 또는 PNP 트랜지스터로 형성될 수 있음은 당연하다.
출력부(340-1d)는 두 개의 출력 스위치(TR21, TR22)를 포함한다.
출력 스위치(TR21)는 일단이 VDD 전압을 공급하는 전원(VDD)에 연결되고, 타단은 데이터선을 통해 액정 커패시터(C1)와 연결된다. 그리고, 출력 스위치(TR22)는 일단이 데이터선을 통해 액정 커패시터(C1)와 연결되고, 타단이 VSS 전압을 공급하는 전원(VSS)과 연결된다. 한편, 도 5에서는, 출력부(340-1d)를 형성하는 두 개의 출력 스위치(TR21, TR22)를 각각 PNP 및 NPN 트랜지스터로 도시하였으나, 이와는 반대로 두 개의 출력 스위치(TR21, TR22)가 각각 NPN 및 PNP 트랜지스터로 형성될 수도 있으며, 또한, 두 개의 출력 스위치(TR21, TR22)가 모두 NPN 또는 PNP 트랜지스터로 형성될 수 있음은 당연하다.
출력 먹스(340-1b)는 신호 제어부(500)로부터 입력되는 제어 신호에 따라 온 /오프 되는 세 개의 스위치(SW1, SW2, SW3)를 포함한다. 스위치(SW2)는 증폭부(340-1a) 출력단(340-1a-1)의 두 개의 출력 스위치(TR11, TR12)의 접점과 출력부(340-1d)의 두 개의 출력 스위치(TR21, TR22)의 접점 사이에 연결된다. 스위치(SW1)는 증폭부(340-1a) 출력단(340-1a-1)의 출력 스위치(TR11)의 제어 전극과 출력부(340-1d) 출력 스위치(TR21)의 제어 전극 사이에 연결된다. 또한, 스위치(SW3)는 증폭부(340-1a) 출력단(340-1a-1)의 출력 스위치(TR12)의 제어 전극과 출력부(340-1d)의 출력 스위치(TR22)의 제어 전극 사이에 연결된다.
출력 먹스(340-1b)의 스위치(SW2)는 증폭부(340-1a)의 출력 신호를 출력부(340-1d)로 전달한다. 그리고, 출력 먹스(340-1b)의 스위치(SW2)는 증폭부(340-1a)의 출력단(340-1a-1)의 두 개의 출력 스위치(TR11, TR12)의 제어 전극에 인가되는 제어 신호를 출력부(340-1d)의 두 개의 출력 스위치(TR21, TR22)의 제어 전극으로 전달한다. 참고로, 세 개의 스위치(SW1, SW2, SW3)는 모두 동시에 온/오프 구동되며, 하이 임피던스(Hi impedance; Hi-Z), 차지 쉐어(Charge share) 및 프리차지(precharge) 모드로 구동될 때를 제외하고는 항상 온(On) 상태를 유지한다.
피드백 회로부(340-1c)는 두 개의 스위치(SW4, SW5)를 포함한다.
스위치(SW4)는 일단이 증폭부(340-1a)의 두 개의 출력 스위치(TR11, TR12)와 출력 먹스(340-1b)의 스위치(SW2)의 접점에 연결되고, 타단은 증폭부(340-1a)의 반전 입력단(-)에 연결된다. 스위치(SW5)는 일단이 출력부(340-1d)의 두 개의 출력 스위치(TR21, TR22)와 액정 커패시터(C1)의 접점에 연결되고, 타단은 증폭부(340-1a)의 반전 입력단(-)에 연결된다.
두 개의 스위치(SW4, SW5)는 항상 교번으로 온/오프 구동된다. 즉, 스위치(SW4)는 하이 임피던스(Hi impedance; Hi-Z), 차지 쉐어(Charge share) 및 프리차지(precharge) 모드로 구동될 때에만 턴 온 상태를 유지한다. 그리고, 스위치(SW5)는 하이 임피던스(Hi impedance; Hi-Z), 차지 쉐어(Charge share) 및 프리차지(precharge) 모드로 구동될 때에만 턴 오프 된다.
이로 인해, 하이 임피던스(Hi impedance; Hi-Z), 차지 쉐어(Charge share) 및 프리차지(precharge) 모드로 구동될 때에 증폭부(340-1a)의 반전 입력단(-)으로 피드백되는 신호는 증폭부(340-1a)의 출력 신호(Vfb)가 된다. 그리고, 액정 커패시터(C1)를 충방전 시키는 드라이빙 모드(Driving mode)로 구동될 때에 증폭부(340-1a)의 반전 입력단(-)으로 피드백되는 신호는 증폭 출력부(340-1)의 출력 전압(Vout)이 된다.
한편, 도 5에 도시한 것과는 달리, 액정 커패시터(C1)를 충방전 시키는 드라이빙 모드(Driving mode)로 구동 시, 즉 먹스(340-1b)의 스위치(SW1, SW2, SW3)가 턴 온 될 때에 증폭부(340-1a)의 출력단(340-1a-1)이 구동되지 않도록 구현할 수도 있는데, 이를 도 6에 나타내었다.
도 6은 본 발명의 다른 실시예에 따른 증폭 출력부(340-1')를 도시한 도면이다. 도 6에 나타낸 본 발명의 다른 실시예에 따른 증폭 출력부(340-1')는 본 발명의 실시예에 따른 증폭 출력부(340-1)의 증폭부(340-1a)의 출력단(340-1a-1)의 두 개의 출력 스위치(TR11, TR12)의 제어 전극과 출력 먹스(340-1b)의 스위치(SW1, SW3)의 일단의 사이에, 스위치(SW6, SW7)를 더 포함하는 것이다.
도 6에 나타낸 본 발명의 다른 실시예에 따른 증폭 출력부(340-1')는 출력 먹스(340-1b)의 스위치(SW1, SW2, SW3)가 턴 온 될 때, 스위치(SW6, SW7)는 오프 되도록 제어된다. 이로 인해 액정 커패시터(C1)를 충방전 시키는 드라이빙 모드(Driving mode)로 구동 시, 증폭부(340-1a)의 출력단(340-1a-1)이 구동되지 않는다.
도 5 및 도 6에 나타낸 본 발명의 실시예에 따른 증폭 출력부(340-1, 340-1')는 동작 모드에 관계없이 언제나 정확한 피드백 전압을 얻을 수 있어, 증폭부(340-1a)의 오동작을 방지할 수 있다. 또한, 증폭부(11)의 출력 전압을 고 저항 성분인 출력 먹스(12)의 스위치(Q)를 통해 액정 커패시터(C1)로 전달하는 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(10)와는 달리 출력부(340-1d)를 통해 증폭부(340-1a)의 출력 전압에 대응하는 전압을 액정 커패시터(C1)로 전달함으로써 슬루 레이트(Slew rate)을 향상시킬 수 있음은 물론, 고온 발열을 방지할 수 있다.
한편, 본 발명의 실시예에 따른 전압 증폭 출력부(340)는 도 3에 나타낸 것과는 달리, 포지티브 증폭 회로(P1-Px) 및 네가티브 증폭 회로(N1-Ny)를 별도로 포함하도록 형성될 수 있는데, 이를 도 7을 참조하여 설명한다.
도 7은 본 발명의 다른 실시예에 따른 전압 증폭 출력부(340')를 도시한 도면이다.
도 7에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 전압 증폭 출력부(340')는 복수의 포지티브 증폭 출력부(P1-Px) 및 네가티브 증폭 출력부(N1-Ny) 를 포함한다.
복수의 포지티브 증폭 출력부(P1-Px)는 복수의 기준 계조 전압을 기초로 생성된 복수의 계조 전압 중 공통 전압(Vcom) 보다 소정 레벨 높은 계조 전압을 화소의 액정 커패시터(C1)에 인가한다. 그리고, 복수의 네가티브 증폭 출력부(N1-Ny)는 복수의 계조 전압 중 공통 전압(Vcom) 보다 소정 레벨 낮은 계조 전압을 화소의 액정 커패시터(C1)에 인가한다.
복수의 포지티브 및 네가티브 증폭 출력부(P1- Px, N1-Ny)는 디지털 아날로그 변환부(도 3의 330)로부터 입력되는 계조 전압을 증폭하여 생성되는 데이터 신호를 데이터선(D1-Dm)을 통해 액정 커패시터(C1)로 출력한다. 여기에서, 복수의 포지티브 증폭 출력부(P1-Px)는 공통 전압(Vcom) 보다 소정 레벨 높은 데이터 신호를 생성하고, 복수의 네가티브 증폭 출력부(N1-Ny)는 공통 전압(Vcom) 보다 소정 레벨 낮은 데이터 신호를 생성한다. 복수의 포지티브 및 네가티브 증폭 출력부(P1- Px, N1-Ny)는 신호 제어부(500)로부터 입력되는 반전 신호(RVS)에 따라 디지털 아날로그 변환부(도 3의 330)로부터 입력되는 계조 전압에 대응되는 데이터 신호를 데이터선(D1-Dm) 중 인접하는 두 개의 데이터선(Dodd, Deven) 중 하나의 데이터선을 통해 선택적으로 출력시킨다.
이하, 본 발명의 다른 실시예에 따른 전압 증폭 출력부(340')에 대하여 자세히 설명한다. 먼저, 포지티브 증폭 출력부와 네가티브 증폭 출력부를 이용하는 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(20)를 도 8을 참조하여 설명한다.
도 8은 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(20)를 간략히 나타낸 도면이다.
도 8에 도시한 바와 같이, 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(20)는 포지티브 증폭 출력부(P11) 및 네가티브 증폭 출력부(N11)을 포함한다. 포지티브 증폭 출력부(P11) 및 네가티브 증폭 출력부(N11)는 각각 도 4에 나타낸 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(10)와 거의 비슷한 구조를 가지므로, 동일하게 형성되는 부분에 대한 부연 설명은 생략한다. 포지티브 증폭 출력부(P11) 및 네가티브 증폭 출력부(N11)는 도 4에 나타낸 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(10)에 비해 많은 출력 먹스(23-26)를 포함하며, 이를 이용하여 증폭부(21, 22)의 출력 신호를 신호 제어부(500)로부터 입력되는 반전 신호(RVS)에 대응하여 선택적으로 액정 커패시터(C1) 또는 액정 커패시터(C2)로 출력한다.
도 8에 나타낸 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(20)의 출력 먹스(23-26)의 스위치(Q1-Q4)는 온(On) 상태일 때에, 증폭부(21, 22)의 출력단(21-1, 22-1)을 통해 액정 커패시터(C1, C2)로 흐르는 전류 경로 상에서 일종의 저항 성분으로 나타나게 된다. 일반적으로, 데이터 구동부(20)에 포함되는 출력 먹스(23-26)의 스위치(Q1-Q4)의 저항 성분은 수십 KΩ정도로 크다. 스위치(Q1-Q4)의 큰 저항값은 화소의 충방전 시 스위치(Q1-Q4)를 흐르는 전류와의 상호 작용을 통한 고온 발열 발생의 원인이 된다. 또한, 스위치(Q1-Q4)의 저항값은 스위치(Q1-Q4)가 온(On) 상태를 유지하는 동안 전압 증폭 출력부(20)의 출 력 로드로 작용하여 전압 증폭 출력부(20)의 출력 로드를 크게 증가시킨다. 이로 인해, 증폭부(21, 22)로부터 출력되는 전압이 출력 먹스(23-26)를 통해 액정 커패시터(C1, C2)로 전달되는 속도가 느려지게 되므로, 화소를 충방전 하는 시간에 대응되는 슬루 레이트(Slew rate)가 저하된다.
이러한 슬루 레이트의 저하 및 고온 발열 발생은 전압 증폭 출력부(20)의 성능 저하 및 회로 소자 파손의 원인이 되어 문제가 되는데, 이와 같은 문제점을 해결하기 위한 본 발명의 실시예에 따른 전압 증폭 출력부(340')를 도 9를 참조하여 설명한다.
도 9는 본 발명의 다른 실시예에 따른 전압 증폭 출력부(340')에 포함되는 복수의 포지티브 및 네가티브 증폭 출력부(P1-Px, N1-Ny) 중 한 쌍의 포지티브 및 네가티브 증폭 출력부(P1, N1)를 간략히 나타낸 도면이다. 참고로, 본 발명의 실시예에 따른 전압 증폭 출력부(340')에 포함되는 나머지 포지티브 및 네가티브 증폭 출력부 쌍들(P2-Px, N2-Ny)도 모두 도 9에 나타낸 한 쌍의 포지티브 및 네가티브 증폭 출력부(P1, N1)와 동일한 구조로 형성된다.
도 9에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 포지티브 증폭 출력부(P1)는 증폭부(P1a), 출력 먹스(P1b-1, P1b-2), 피드백 회로부(P1c) 및 출력부(P1d)를 포함한다. 그리고, 네가티브 증폭 출력부(N1)는 증폭부(N1a), 출력 먹스(N1b-1, N1b-2), 피드백 회로부(N1c) 및 출력부(N1d)를 포함한다.
포지티브 증폭 출력부(P1)는 비반전 입력단(+)을 통해 입력되는 디지털 아날로그 변환부(도 3의 330)의 출력 전압(Vin) 및 반전 입력단(-)을 통해 선택적으로 입력되는 세 개의 피드백 전압(Vfb4, Vout3, Vout4) 중 어느 하나에 대응되는 전압을 출력 먹스(P1b-1, P1b-2)로 출력한다. 증폭부(P1a)의 출력단(P1a-1)은 두 개의 출력 스위치(TR31, TR32)를 포함한다. 출력 스위치(TR31)는 일단이 VDD 전압을 공급하는 전원(VDD)에 연결되고, 타단이 출력 먹스(P1b)의 스위치(SW9)의 일단에 연결된다. 그리고, 출력 스위치(TR32)는 일단이 스위치(SW9)의 일단에 연결되고, 타단이 VSS 전압을 공급하는 전원(VSS)에 연결된다. 한편, 도 9에서는, 증폭부(P1a)의 출력단(P1a-1)을 형성하는 두 개의 출력 스위치(TR31, TR32)를 각각 PNP 및 NPN 트랜지스터로 도시하였으나, 이와는 반대로 두 개의 출력 스위치(TR31, TR32)가 각각 NPN 및 PNP 트랜지스터로 형성될 수도 있으며, 또한, 두 개의 출력 스위치(TR31, TR32)가 모두 NPN 또는 PNP 트랜지스터로 형성될 수 있음은 당연하다.
출력부(P1d)는 두 개의 출력 스위치(TR33, TR34)를 포함한다.
출력 스위치(TR33)는 일단이 VDD 전압을 공급하는 전원(VDD)에 연결되고, 타단은 데이터선을 통해 액정 커패시터(C1)와 연결된다. 그리고, 출력 스위치(TR34)는 일단이 데이터선을 통해 액정 커패시터(C1)와 연결되고, 타단이 VSS 전압을 공급하는 전원(VSS)과 연결된다. 한편, 도 9에서는, 출력부(P1d)를 형성하는 두 개의 출력 스위치(TR33, TR34)를 각각 PNP 및 NPN 트랜지스터로 도시하였으나, 이와는 반대로 두 개의 출력 스위치(TR33, TR34)가 각각 NPN 및 PNP 트랜지스터로 형성될 수도 있으며, 또한, 두 개의 출력 스위치(TR33, TR34)가 모두 NPN 또는 PNP 트랜지스터로 형성될 수 있음은 당연하다.
출력 먹스(P1b-1)는 신호 제어부(500)로부터 입력되는 제어 신호에 따라 온/ 오프 되는 세 개의 스위치(SW8, SW9, SW10)를 포함한다. 스위치(SW9)는 증폭부(P1a) 출력단(P1a-1)의 두 개의 출력 스위치(TR31, TR32)와 출력부(P1d)의 두 개의 출력 스위치(TR33, TR34)의 접점 사이에 연결된다. 스위치(SW8)는 증폭부(P1a) 출력단(P1a-1)의 출력 스위치(TR31)의 제어 전극과 출력부(P1d) 출력 스위치(TR33)의 제어 전극 사이에 연결된다. 또한, 스위치(SW10)는 증폭부(P1a) 출력단(P1a-1)의 출력 스위치(TR32)의 제어 전극과 출력부(P1d)의 출력 스위치(TR34)의 제어 전극 사이에 연결된다.
출력 먹스(P1b-1)의 스위치(SW9)는 증폭부(P1a)의 출력 신호를 출력부(P1d)로 전달한다. 그리고, 출력 먹스(P1b-1)의 두 개의 스위치(SW8, SW10)는 증폭부(P1a) 출력단(P1a-1)의 두 개의 출력 스위치(TR31, TR32)의 제어 전극에 인가되는 제어 신호를 각각 출력부(P1d)의 두 개의 출력 스위치(TR33, TR34)의 제어 전극으로 전달한다. 참고로, 세 개의 스위치(SW8, SW9, SW10)는 모두 동시에 온/오프 구동되며, 증폭부(P1a)의 출력 신호를 액정 커패시터(C1)로 공급하는 경우에 턴 온 된다.
출력 먹스(P1b-2)는 신호 제어부(500)로부터 입력되는 제어 신호에 따라 온/오프 되는 세 개의 스위치(SW11, SW12, SW13)를 포함한다. 스위치(SW11)는 일단이 증폭부(P1a) 출력단(P1a-1)의 출력 스위치(TR31)의 제어 전극과 출력 먹스(P1b-1)의 스위치(SW8)의 접점에 연결되고, 타단이 네가티브 증폭 출력부(N1)의 출력부(N1d)의 출력 스위치(TR43)의 제어 전극에 연결된다. 스위치(SW12)는 일단이 증폭부(P1a) 출력단(P1a-1)의 두 개의 출력 스위치(TR31, TR32)의 접점과 출력 먹 스(P1b-1)의 스위치(SW9)의 접점에 연결되고, 타단이 네가티브 증폭 출력부(N1)의 출력부(N1d)의 출력 스위치(TR43)와 출력 스위치(TR44)의 접점에 연결된다. 스위치(SW13)는 일단이 증폭부(P1a) 출력단(P1a-1)의 출력 스위치(TR32)의 제어 전극과 출력 먹스(P1b-1)의 스위치(SW10)의 접점에 연결되고, 타단이 네가티브 증폭 출력부(N1)의 출력부(N1d)의 출력 스위치(TR44)의 제어 전극에 연결된다.
출력 먹스(P1b-2)의 스위치(SW12)는 증폭부(P1a)의 출력 신호를 네가티브 증폭 출력부(N1)의 출력부(N1d)로 전달한다. 그리고, 출력 먹스(P1b-2)의 두 개의 스위치(SW11, SW13)는 증폭부(P1a) 출력단(P1a-1)의 두 개의 출력 스위치(TR31, TR32)의 제어 전극에 인가되는 제어 신호를 각각 네가티브 증폭 출력부(N1)의 출력부(N1d)의 두 개의 출력 스위치(TR43, TR44)의 제어 전극으로 전달한다. 참고로, 세 개의 스위치(SW11, SW12, SW13)는 모두 동시에 온/오프 구동되며, 증폭부(P1a)의 출력 신호를 액정 커패시터(C2)로 공급하는 경우에 턴 온 된다.
피드백 회로부(P1c)는 세 개의 스위치(SW14, SW15, SW16)를 포함한다.
스위치(SW14)는 일단이 증폭부(P1a)의 두 개의 출력 스위치(TR31, TR32)와 출력 먹스(P1b)의 스위치(SW9)의 접점에 연결되고, 타단은 증폭부(P1a)의 반전 입력단(-)에 연결된다. 스위치(SW15)는 일단이 출력부(P1d)의 두 개의 출력 스위치(TR33, TR34)와 액정 커패시터(C1)의 접점에 연결되고, 타단은 증폭부(P1a)의 반전 입력단(-)에 연결된다. 그리고, 스위치(SW16)는 일단이 네가티브 증폭 출력부(N1)의 출력부(N1d)의 두 개의 출력 스위치(TR43, TR44)와 액정 커패시터(C2)의 접점에 연결되고, 타단은 증폭부(P1a)의 반전 입력단(-)에 연결된다.
스위치(SW14)는 하이 임피던스(Hi impedance; Hi-Z), 차지 쉐어(Charge share) 및 프리차지(precharge) 모드로 구동될 때에만 턴 온 상태를 유지한다. 그리고, 스위치(SW15)는 출력 먹스(P1b-1)에 포함되는 세 개의 스위치(SW8, SW9, SW10)와 동시에 온/오프 구동된다. 또한, 스위치(SW16)는 출력 먹스(P1b-2)의 세 개의 스위치(SW11, SW12, SW13)와 동시에 온/오프 구동된다.
네가티브 증폭 출력부(N1)는 비반전 입력단(+)을 통해 입력되는 디지털 아날로그 변환부(도 3의 330)의 출력 전압(Vin) 및 반전 입력단(-)을 통해 선택적으로 입력되는 세 개의 피드백 전압(Vfb5, Vout3, Vout4) 중 어느 하나에 대응되는 전압을 출력 먹스(N1b-1, N1b-2)로 출력한다. 증폭부(N1a)의 출력단(N1a-1)은 두 개의 출력 스위치(TR41, TR42)를 포함한다. 출력 스위치(TR41)는 일단이 VDD 전압을 공급하는 전원(VDD)에 연결되고, 타단이 출력 먹스(N1b)의 스위치(SW18)의 일단에 연결된다. 그리고, 출력 스위치(TR42)는 일단이 스위치(SW18)의 일단에 연결되고, 타단이 VSS 전압을 공급하는 전원(VSS)에 연결된다. 한편, 도 9에서는, 증폭부(N1a)의 출력단(N1a-1)을 형성하는 두 개의 출력 스위치(TR41, TR42)를 각각 PNP 및 NPN 트랜지스터로 도시하였으나, 이와는 반대로 두 개의 출력 스위치(TR41, TR42)가 각각 NPN 및 PNP 트랜지스터로 형성될 수도 있으며, 또한, 두 개의 출력 스위치(TR41, TR42)가 모두 NPN 또는 PNP 트랜지스터로 형성될 수 있음은 당연하다.
출력부(N1d)는 두 개의 출력 스위치(TR43, TR44)를 포함한다.
출력 스위치(TR43)는 일단이 VDD 전압을 공급하는 전원(VDD)에 연결되고, 타 단은 데이터선을 통해 액정 커패시터(C2)와 연결된다. 그리고, 출력 스위치(TR44)는 일단이 데이터선을 통해 액정 커패시터(C2)와 연결되고, 타단이 VSS 전압을 공급하는 전원(VSS)과 연결된다. 한편, 도 9에서는, 출력부(N1d)를 형성하는 두 개의 출력 스위치(TR43, TR44)를 각각 PNP 및 NPN 트랜지스터로 도시하였으나, 이와는 반대로 두 개의 출력 스위치(TR43, TR44)가 각각 NPN 및 PNP 트랜지스터로 형성될 수도 있으며, 또한, 두 개의 출력 스위치(TR43, TR44)가 모두 NPN 또는 PNP 트랜지스터로 형성될 수 있음은 당연하다.
출력 먹스(N1b-1)는 신호 제어부(500)로부터 입력되는 제어 신호에 따라 온/오프 되는 세 개의 스위치(SW17, SW18, SW19)를 포함한다. 스위치(SW18)는 증폭부(N1a) 출력단(N1a-1)의 두 개의 출력 스위치(TR41, TR42)의 접점과 출력부(N1d)의 두 개의 출력 스위치(TR43, TR44)의 접점 사이에 연결된다. 스위치(SW17)는 증폭부(N1a) 출력단(N1a-1)의 출력 스위치(TR41)의 제어 전극과 출력부(N1d) 출력 스위치(TR43)의 제어 전극 사이에 연결된다. 또한, 스위치(SW19)는 증폭부(N1a) 출력단(N1a-1)의 출력 스위치(TR42)의 제어 전극과 출력부(N1d)의 출력 스위치(TR44)의 제어 전극 사이에 연결된다.
출력 먹스(N1b-1)의 스위치(SW18)는 증폭부(N1a)의 출력 신호를 출력부(N1d)로 전달한다. 그리고, 출력 먹스(N1b-1)의 두 개의 스위치(SW17, SW19)는 증폭부(N1a) 출력단(N1a-1)의 두 개의 출력 스위치(TR41, TR42)의 제어 전극에 인가되는 제어 신호를 각각 출력부(N1d)의 두 개의 출력 스위치(TR43, TR44)의 제어 전극으로 전달한다. 참고로, 세 개의 스위치(SW17, SW18, SW19)는 모두 동시에 온/오 프 구동되며, 증폭부(P1a)의 출력 신호를 액정 커패시터(C2)로 공급하는 경우에 턴 온 된다.
출력 먹스(N1b-2)는 신호 제어부(500)로부터 입력되는 제어 신호에 따라 온/오프 되는 세 개의 스위치(SW20, SW21, SW22)를 포함한다. 스위치(SW20)는 일단이 증폭부(N1a) 출력단(N1a-1)의 출력 스위치(TR41)의 제어 전극과 출력 먹스(N1b-1)의 스위치(SW17)의 접점에 연결되고, 타단이 포지티브 증폭 출력부(P1)의 출력부(P1d)의 출력 스위치(TR33)의 제어 전극에 연결된다. 스위치(SW21)는 일단이 증폭부(N1a) 출력단(N1a-1)의 두 개의 출력 스위치(TR41, TR42)와 출력 먹스(N1b-1)의 스위치(SW18)의 접점에 연결되고, 타단이 포지티브 증폭 출력부(P1)의 출력부(P1d)의 출력 스위치(TR33)와 출력 스위치(TR34)의 접점에 연결된다. 스위치(SW22)는 일단이 증폭부(N1a) 출력단(N1a-1)의 출력 스위치(TR42)의 제어 전극과 출력 먹스(N1b-1)의 스위치(SW19)의 접점에 연결되고, 타단이 포지티브 증폭 출력부(P1)의 출력부(P1d)의 출력 스위치(TR34)의 제어 전극에 연결된다.
출력 먹스(N1b-2)의 스위치(SW21)는 증폭부(N1a)의 출력 신호를 포지티브 증폭 출력부(P1)의 출력부(P1d)로 전달한다. 그리고, 출력 먹스(N1b-2)의 두 개의 스위치(SW20, SW22)는 증폭부(N1a) 출력단(N1a-1)의 두 개의 출력 스위치(TR41, TR42)의 제어 전극에 인가되는 제어 신호를 각각 포지티브 증폭 출력부(P1)의 출력부(P1d)의 두 개의 출력 스위치(TR33, TR34)의 제어 전극으로 전달한다. 참고로, 세 개의 스위치(SW20, SW21, SW22)는 모두 동시에 온/오프 구동되며, 증폭부(N1a)의 출력 신호를 액정 커패시터(C1)로 공급하는 경우에 턴 온 된다.
피드백 회로부(N1c)는 세 개의 스위치(SW23, SW24, SW25)를 포함한다.
스위치(SW23)는 일단이 증폭부(N1a)의 두 개의 출력 스위치(TR41, TR42)와 출력 먹스(N1b)의 스위치(SW18)의 접점에 연결되고, 타단은 증폭부(N1a)의 반전 입력단(-)에 연결된다. 스위치(SW24)는 일단이 출력부(N1d)의 두 개의 출력 스위치(TR43, TR44)와 액정 커패시터(C2)의 접점에 연결되고, 타단은 증폭부(N1a)의 반전 입력단(-)에 연결된다. 그리고, 스위치(SW25)는 일단이 포지티브 증폭 출력부(P1)의 출력부(P1d)의 두 개의 출력 스위치(TR33, TR34)와 액정 커패시터(C1)의 접점에 연결되고, 타단은 증폭부(N1a)의 반전 입력단(-)에 연결된다.
스위치(SW23)는 하이 임피던스(Hi impedance; Hi-Z), 차지 쉐어(Charge share) 및 프리차지(precharge) 모드로 구동될 때에만 턴 온 상태를 유지한다. 그리고, 스위치(SW24)는 출력 먹스(N1b-1)에 포함되는 세 개의 스위치(SW17, SW18, SW19)와 동시에 온/오프 구동된다. 또한, 스위치(SW25)는 출력 먹스(P1b-2)의 세 개의 스위치(SW20, SW21, SW22)와 동시에 온/오프 구동된다.
한편, 도 9에 도시한 것과는 달리, 액정 커패시터(C1, C2)를 충방전 시키는 드라이빙 모드(Driving mode)로 구동 시, 즉 출력 먹스(P1b-1, P1b-2, N1b-1, N1b-2) 중 어느 하나에 포함되는 스위치들이 턴 온 될 때에 증폭부(N1a, P1a)의 출력단(N1a-1, P1a-1)이 구동되지 않도록 구현할 수도 있는데, 이를 도 10에 나타내었다.
도 10은 본 발명의 다른 실시예에 따른 한 쌍의 포지티브 및 네가티브 증폭 출력부(P1', N1')를 도시한 도면이다. 도 10에 나타낸 본 발명의 다른 실시예에 따른 포지티브 증폭 출력부(P1')는 본 발명의 실시예에 따른 포지티브 증폭 출력부(P1)의 증폭부(P1a)의 출력단(P1a-1)의 두 개의 출력 스위치(TR31, TR32)의 제어 전극과 출력 먹스(P1b-1, P1b-2)의 스위치(SW8, SW10, SW11, SW13)의 일단의 사이에, 스위치(SW26, SW27)를 더 포함한다. 그리고, 및 네가티브 증폭 출력부(N1')는 네가티브 증폭 출력부(N1)의 증폭부(N1a)의 출력단(N1a-1)의 두 개의 출력 스위치(TR41, TR42)의 제어 전극과 출력 먹스(N1b-1, N1b-2)의 스위치(SW17, SW19, SW20, SW22)의 일단의 사이에, 스위치(SW28, SW29)를 더 포함한다.
도 10에 나타낸 본 발명의 다른 실시예에 따른 한 쌍의 포지티브 및 네가티브 증폭 출력부(P1', N1')는 출력 먹스(P1b-1, P1b-2, N1b-1, N1b-2) 중 어느 하나에 포함되는 스위치들이 턴 온 될 때에 증폭부(N1a, P1a)의 출력단(N1a-1, P1a-1)의 스위치(SW31, SW32, SW41, SW42)는 오프 되도록 제어된다. 이로 인해 액정 커패시터(C1)를 충방전 시키는 드라이빙 모드(Driving mode)로 구동 시, 증폭부(N1a, P1a)의 출력단(N1a-1, P1a-1)이 구동되지 않는다.
도 9 및 도 10에 나타낸 본 발명의 실시예에 따른 전압 증폭 출력부(340')는 동작 모드에 관계없이 언제나 정확한 피드백 전압을 얻을 수 있어, 증폭부(P1a, N1a)의 오동작을 방지할 수 있다. 또한, 증폭부(21, 22)의 출력 전압을 고 저항 성분인 출력 먹스(23-26)의 스위치(Q1 ~ Q4)를 통해 액정 커패시터(C1, C2)로 전달하는 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(20)와는 달리 출력부(P1d, N1d)를 통해 증폭부(P1a, N1a)의 출력 전압에 대응하는 전압을 액정 커패시터(C1, C2)로 직접 전달함으로써 슬루 레이트(Slew rate)을 향상 시킬 수 있음은 물론, 고온 발열을 방지할 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 각 화소(110)의 등가 회로를 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 데이터 구동부(300)의 블록도이다.
도 4는 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(10)를 간략히 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 전압 증폭 출력부(340)에 포함되는 복수의 증폭 출력부(340-1 ~ 340-m) 중 하나의 증폭 출력부(340-1)를 간략히 나타낸 도면이다.
도 6은 본 발명의 다른 실시예에 따른 증폭 출력부(340-1')를 도시한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 전압 증폭 출력부(340')를 도시한 도면이다.
도 8은 일반적인 액정 표시 장치에 포함되는 데이터 구동부의 전압 증폭 출력부(20)를 간략히 나타낸 도면이다.
도 9는 본 발명의 다른 실시예에 따른 전압 증폭 출력부(340')에 포함되는 복수의 포지티브 및 네가티브 증폭 출력부(P1-Px, N1-Ny) 중 한 쌍의 포지티브 및 네가티브 증폭 출력부(P1, N1)를 간략히 나타낸 도면이다.
도 10은 본 발명의 다른 실시예에 따른 한 쌍의 포지티브 및 네가티브 증폭 출력부(P1', N1')를 도시한 도면이다.
<도면의 주요부분에 대한 참조 부호의 설명>
100: 액정 표시 장치 패널 110: 화소
200: 주사 구동부 300: 데이터 구동부
310: 시프트 레지스터 320: 래치
330: 디지털 아날로그 변환부 340: 전압 증폭 출력부
340-1 ~ 340-m: 증폭 출력부 340-1a: 증폭부
340-1b: 출력 먹스 340-1c: 피드백 회로부
340-1d: 출력부 400: 기준 계조 전압 생성부
500: 신호제어부
P1-Px, P11: 포지티브 증폭 출력부
N1-Ny, N11: 네가티브 증폭 출력부
P1a, N1a: 증폭부
P1b-1, P1b-2, N1b-1, N1b-2: 출력 먹스
P1c, N1c: 피드백 회로부 P1d, N1d: 출력부

Claims (25)

  1. 영상 신호에 대응하는 계조 전압을 입력받아, 상기 계조 전압에 대응되는 데이터 신호를 생성하여 액정 표시 장치의 화소에 인가하는 전압 증폭 출력 회로에 있어서,
    제1 입력단으로 입력되는 상기 계조 전압 및 제2 입력단으로 입력되는 피드백 신호에 대응되는 제1 및 제2 신호를 생성하고, 상기 제1 및 제2 신호에 따라 온/오프 구동되는 제1 및 제2 스위치를 이용하여 제1 전압을 출력하는 증폭부;
    상기 제1 및 제2 신호에 대응하여 온/오프 되는 제3 및 제4 스위치를 이용하여 생성되는 상기 데이터 신호를 상기 화소에 인가하는 출력부;
    상기 제1 및 제2 신호를 상기 제3 및 제4 스위치에 선택적으로 공급하는 출력 먹스; 및
    상기 제1 전압 또는 상기 데이터 신호 중 어느 하나를 선택적으로 상기 제2 입력단으로 공급하는 피드백 회로부
    를 포함하는 전압 증폭 출력 회로.
  2. 제1항에 있어서,
    상기 제3 스위치는 일단이 제2 전압을 공급하는 제1 전원에 연결되고 타단이 상기 화소에 연결되며, 상기 제4 스위치는 일단이 상기 제3 스위치의 타단에 연결되고 타단이 상기 제2 전압보다 낮은 제3 전압을 공급하는 제2 전원에 연결되는 전 압 증폭 출력 회로.
  3. 제2항에 있어서,
    상기 제1 스위치는 일단이 상기 제1 전원에 연결되고, 상기 제2 스위치는 일단이 상기 제1 스위치의 타단에 연결되며 타단이 상기 제2 전원에 연결되는 전압 증폭 출력 회로.
  4. 제3항에 있어서,
    상기 출력 먹스는,
    상기 제1 스위치의 제어 전극과 상기 제3 스위치의 제어 전극을 선택적으로 연결시키는 제5 스위치;
    상기 제2 스위치의 제어 전극과 상기 제4 스위치의 제어 전극을 선택적으로 연결시키는 제6 스위치; 및
    상기 제1 및 제2 스위치의 접점과 상기 제3 및 제4 스위치의 접점을 선택적으로 연결시키는 제7 스위치
    를 포함하는 전압 증폭 출력 회로.
  5. 제4항에 있어서,
    상기 피드백 회로부는,
    상기 제1 및 제2 스위치 접점과 상기 제2 입력단 사이에 연결되는 제8 스위치; 및
    상기 제3 및 제4 스위치의 접점과 상기 제2 입력단 사이에 연결되는 제9 스위치
    를 포함하는 전압 증폭 출력 회로.
  6. 제5항에 있어서,
    상기 제5 스위치와 상기 제1 스위치의 제어 전극을 선택적으로 연결시키는 제10 스위치; 및
    상기 제6 스위치와 상기 제2 스위치의 제어 전극을 선택적으로 연결시키는 제11 스위치
    를 더 포함하는 전압 증폭 출력 회로.
  7. 영상 신호에 대응하는 계조 전압을 입력받아, 공통 전압보다 높은 제1 데이터 신호 및 상기 공통 전압보다 낮은 제2 데이터 신호를 생성하고 상기 제1 및 제2 데이터 신호를 액정 표시 장치의 제1 화소 및 상기 제1 화소에 인접한 제2 화소에 선택적으로 인가하는 포지티브 및 네가티브 증폭 출력부를 포함하는 전압 증폭 출력 회로에 있어서,
    상기 포지티브 및 네가티브 증폭 출력부 각각은,
    제1 입력단으로 입력되는 상기 계조 전압 및 제2 입력단으로 입력되는 피드백 신호에 대응되는 제1 및 제2 신호를 생성하고, 상기 제1 및 제2 신호에 따라 온 /오프 구동되는 제1 및 제2 스위치를 이용하여 제1 전압을 출력하는 증폭부;
    상기 제1 및 제2 신호에 대응하여 온/오프 되는 제3 및 제4 스위치를 이용하여 생성되는 상기 제1 및 제2 데이터 신호 각각을 상기 제1 및 제2 화소 각각에 인가하는 출력부; 및
    상기 제1 전압과 상기 제1 및 제2 데이터 신호 중 어느 하나를 선택적으로 상기 제2 입력단으로 공급하는 피드백 회로부
    를 포함하는 전압 증폭 출력 회로.
  8. 제7항에 있어서,
    상기 제3 스위치는 일단이 제2 전압을 공급하는 제1 전원에 연결되고 타단이 상기 제1 또는 제2 화소에 연결되며, 상기 제4 스위치는 일단이 상기 제3 스위치의 타단에 연결되고 타단이 상기 제2 전압보다 낮은 제3 전압을 공급하는 제2 전원에 연결되는 전압 증폭 출력 회로.
  9. 제8항에 있어서,
    상기 제1 스위치는 일단이 상기 제1 전원에 연결되고, 상기 제2 스위치는 일단이 상기 제1 스위치의 타단에 연결되며 타단이 상기 제2 전원에 연결되는 전압 증폭 출력 회로.
  10. 제9항에 있어서,
    상기 포지티브 증폭 출력부의 상기 피드백 회로부는,
    상기 제1 및 제2 스위치 접점과 상기 제2 입력단 사이에 연결되는 제5 스위치;
    상기 제3 및 제4 스위치의 접점과 상기 제2 입력단 사이에 연결되는 제6 스위치; 및
    상기 네가티브 증폭 출력부의 상기 제3 및 제4 스위치의 접점과 상기 제2 입력단 사이에 연결되는 제7 스위치
    를 포함하는 전압 증폭 출력 회로.
  11. 제9항에 있어서,
    상기 네가티브 증폭 출력부의 상기 피드백 회로부는,
    상기 제1 및 제2 스위치 접점과 상기 제2 입력단 사이에 연결되는 제5 스위치;
    상기 제3 및 제4 스위치의 접점과 상기 제2 입력단 사이에 연결되는 제6 스위치; 및
    상기 포지티브 증폭 출력부의 상기 제3 및 제4 스위치의 접점과 상기 제2 입력단 사이에 연결되는 제7 스위치
    를 포함하는 전압 증폭 출력 회로.
  12. 제9항에 있어서,
    상기 포지티브 증폭 출력부는,
    상기 제1 및 제2 신호를 상기 제3 및 제4 스위치에 선택적으로 공급하는 제1 출력 먹스; 및
    상기 제1 및 제2 신호를 상기 네가티브 증폭 출력부의 상기 제3 및 제4 스위치에 선택적으로 공급하는 제2 출력 먹스를 포함하는 전압 증폭 출력 회로.
  13. 제12항에 있어서,
    상기 제1 출력 먹스는,
    상기 제1 스위치의 제어 전극과 상기 제3 스위치의 제어 전극을 선택적으로 연결시키는 제5 스위치;
    상기 제2 스위치의 제어 전극과 상기 제4 스위치의 제어 전극을 선택적으로 연결시키는 제6 스위치; 및
    상기 제1 및 제2 스위치의 접점과 상기 제3 및 제4 스위치의 접점을 선택적으로 연결시키는 제7 스위치를 포함하는 전압 증폭 출력 회로.
  14. 제13항에 있어서,
    상기 제2 출력 먹스는,
    상기 제1 스위치의 제어 전극과 상기 네가티브 증폭 출력부의 상기 제3 스위치의 제어 전극을 선택적으로 연결시키는 제8 스위치;
    상기 제2 스위치의 제어 전극과 상기 네가티브 증폭 출력부의 상기 제4 스위치의 제어 전극을 선택적으로 연결시키는 제9 스위치; 및
    상기 제1 및 제2 스위치의 접점과 상기 네가티브 증폭 출력부의 상기 제3 및 제4 스위치의 접점을 선택적으로 연결시키는 제10 스위치를 포함하는 전압 증폭 출력 회로.
  15. 제14항에 있어서,
    상기 제5 및 제8 스위치와 상기 제1 스위치의 제어 전극을 선택적으로 연결시키는 제11 스위치; 및
    상기 제6 및 제9 스위치와 상기 제2 스위치의 제어 전극을 선택적으로 연결시키는 제12 스위치
    를 더 포함하는 전압 증폭 출력 회로.
  16. 제9항에 있어서,
    상기 네가티브 증폭 출력부는,
    상기 제1 및 제2 신호를 상기 제3 및 제4 스위치에 선택적으로 공급하는 제1 출력 먹스; 및
    상기 제1 및 제2 신호를 상기 포지티브 증폭 출력부의 상기 제3 및 제4 스위치에 선택적으로 공급하는 제2 출력 먹스를 포함하는 전압 증폭 출력 회로.
  17. 제16항에 있어서,
    상기 제1 출력 먹스는,
    상기 제1 스위치의 제어 전극과 상기 제3 스위치의 제어 전극을 선택적으로 연결시키는 제5 스위치;
    상기 제2 스위치의 제어 전극과 상기 제4 스위치의 제어 전극을 선택적으로 연결시키는 제6 스위치; 및
    상기 제1 및 제2 스위치의 접점과 상기 제3 및 제4 스위치의 접점을 선택적으로 연결시키는 제7 스위치를 포함하는 전압 증폭 출력 회로.
  18. 제17항에 있어서,
    상기 제2 출력 먹스는,
    상기 제1 스위치의 제어 전극과 상기 포지티브 증폭 출력부의 상기 제3 스위치의 제어 전극을 선택적으로 연결시키는 제8 스위치;
    상기 제2 스위치의 제어 전극과 상기 포지티브 증폭 출력부의 상기 제4 스위치의 제어 전극을 선택적으로 연결시키는 제9 스위치; 및
    상기 제1 및 제2 스위치의 접점과 상기 포지티브 증폭 출력부의 상기 제3 및 제4 스위치의 접점을 선택적으로 연결시키는 제10 스위치를 포함하는 전압 증폭 출력 회로.
  19. 제18항에 있어서,
    상기 제5 및 제8 스위치와 상기 제1 스위치의 제어 전극을 선택적으로 연결시키는 제11 스위치; 및
    상기 제6 및 제9 스위치와 상기 제2 스위치의 제어 전극을 선택적으로 연결시키는 제12 스위치
    를 더 포함하는 전압 증폭 출력 회로.
  20. 복수의 기준 계조 전압을 생성하는 기준 계조 전압 생성기; 및
    상기 복수의 기준 계조 전압을 기초로 복수의 계조 전압을 생성하고, 상기 복수의 계조 전압 중에서 외부로부터 인가되는 영상 신호에 대응하는 계조 전압을 선택하여 생성되는 데이터 신호를 화소에 인가하는 데이터 구동부를 포함하고,
    상기 데이터 구동부는,
    상기 영상 신호에 대응하는 계조 전압을 입력받아, 상기 계조 전압에 대응되는 데이터 신호를 생성하여 액정 표시 장치의 화소에 인가하는 전압 증폭 출력 회로를 포함하며,
    상기 증폭 출력 회로는,
    제1 입력단으로 입력되는 상기 계조 전압 및 제2 입력단으로 입력되는 피드백 신호에 대응되는 제1 및 제2 신호를 생성하고, 상기 제1 및 제2 신호에 따라 온/오프 구동되는 제1 및 제2 스위치를 이용하여 제1 전압을 출력하는 증폭부;
    상기 제1 및 제2 신호에 대응하여 온/오프 되는 제3 및 제4 스위치를 이용하여 생성되는 상기 데이터 신호를 화소에 인가하는 출력부;
    상기 제1 및 제2 신호를 상기 제3 및 제4 스위치에 선택적으로 공급하는 출력 먹스; 및
    상기 제1 전압 또는 상기 데이터 신호 중 어느 하나를 선택적으로 상기 제2 입력단으로 공급하는 피드백 회로부
    를 포함하는 액정 표시 장치의 구동 장치.
  21. 제20항에 있어서,
    상기 제3 스위치는 일단이 제2 전압을 공급하는 제1 전원에 연결되고 타단이 상기 화소에 연결되며, 상기 제4 스위치는 일단이 상기 제3 스위치의 타단에 연결되고 타단이 상기 제2 전압보다 낮은 제3 전압을 공급하는 제2 전원에 연결되는 액정 표시 장치의 구동 장치.
  22. 제21항에 있어서,
    상기 제1 스위치는 일단이 상기 제1 전원에 연결되고, 상기 제2 스위치는 일단이 상기 제1 스위치의 타단에 연결되며 타단이 상기 제2 전원에 연결되는 액정 표시 장치의 구동 장치.
  23. 제22항에 있어서,
    상기 출력 먹스는,
    상기 제1 스위치의 제어 전극과 상기 제3 스위치의 제어 전극을 선택적으로 연결시키는 제5 스위치;
    상기 제2 스위치의 제어 전극과 상기 제4 스위치의 제어 전극을 선택적으로 연결시키는 제6 스위치; 및
    상기 제1 및 제2 스위치의 접점과 상기 제3 및 제4 스위치의 접점을 선택적으로 연결시키는 제7 스위치
    를 포함하는 액정 표시 장치의 구동 장치.
  24. 제23항에 있어서,
    상기 피드백 회로부는,
    상기 제1 및 제2 스위치 접점과 상기 제2 입력단 사이에 연결되는 제8 스위치; 및
    상기 제3 및 제4 스위치의 접점과 상기 제2 입력단 사이에 연결되는 제9 스위치
    를 포함하는 액정 표시 장치의 구동 장치.
  25. 제24항에 있어서,
    상기 제5 스위치와 상기 제1 스위치의 제어 전극을 선택적으로 연결시키는 제10 스위치; 및
    상기 제6 스위치와 상기 제2 스위치의 제어 전극을 선택적으로 연결시키는 제11 스위치
    를 더 포함하는 액정 표시 장치의 구동 장치.
KR1020070104864A 2007-10-18 2007-10-18 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 KR100893392B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070104864A KR100893392B1 (ko) 2007-10-18 2007-10-18 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치
JP2010529848A JP2011501825A (ja) 2007-10-18 2008-10-02 電圧増幅出力回路およびこれを使用した表示装置の駆動装置
PCT/KR2008/005817 WO2009051361A2 (en) 2007-10-18 2008-10-02 Output voltage amplifier and driving device of liquid crystal display using the same
US12/681,801 US20100231577A1 (en) 2007-10-18 2008-10-02 Output voltage amplifier and driving device of liquid crystal display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070104864A KR100893392B1 (ko) 2007-10-18 2007-10-18 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치

Publications (1)

Publication Number Publication Date
KR100893392B1 true KR100893392B1 (ko) 2009-04-17

Family

ID=40567926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070104864A KR100893392B1 (ko) 2007-10-18 2007-10-18 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치

Country Status (4)

Country Link
US (1) US20100231577A1 (ko)
JP (1) JP2011501825A (ko)
KR (1) KR100893392B1 (ko)
WO (1) WO2009051361A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110076642A (ko) * 2009-12-29 2011-07-06 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR20130057701A (ko) * 2011-11-24 2013-06-03 삼성디스플레이 주식회사 액정 표시 장치

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11026768B2 (en) 1998-10-08 2021-06-08 Align Technology, Inc. Dental appliance reinforcement
US8738394B2 (en) 2007-11-08 2014-05-27 Eric E. Kuo Clinical data file
US8108189B2 (en) 2008-03-25 2012-01-31 Align Technologies, Inc. Reconstruction of non-visible part of tooth
US9492243B2 (en) 2008-05-23 2016-11-15 Align Technology, Inc. Dental implant positioning
US8092215B2 (en) 2008-05-23 2012-01-10 Align Technology, Inc. Smile designer
US8172569B2 (en) 2008-06-12 2012-05-08 Align Technology, Inc. Dental appliance
US8152518B2 (en) 2008-10-08 2012-04-10 Align Technology, Inc. Dental positioning appliance having metallic portion
US8292617B2 (en) 2009-03-19 2012-10-23 Align Technology, Inc. Dental wire attachment
JP5363895B2 (ja) * 2009-07-23 2013-12-11 ルネサスエレクトロニクス株式会社 信号線駆動回路及び液晶表示装置
US8765031B2 (en) 2009-08-13 2014-07-01 Align Technology, Inc. Method of forming a dental appliance
US8717349B2 (en) * 2009-08-28 2014-05-06 Himax Technologies Limited Source driver
KR101698570B1 (ko) * 2010-03-25 2017-01-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9211166B2 (en) 2010-04-30 2015-12-15 Align Technology, Inc. Individualized orthodontic treatment index
US9241774B2 (en) 2010-04-30 2016-01-26 Align Technology, Inc. Patterned dental positioning appliance
KR101192583B1 (ko) 2010-10-28 2012-10-18 삼성디스플레이 주식회사 액정 표시 패널, 액정 표시 장치 및 액정 표시 장치의 구동 방법
US9403238B2 (en) 2011-09-21 2016-08-02 Align Technology, Inc. Laser cutting
US9375300B2 (en) 2012-02-02 2016-06-28 Align Technology, Inc. Identifying forces on a tooth
KR101982716B1 (ko) 2012-02-28 2019-05-29 삼성디스플레이 주식회사 표시장치
US9220580B2 (en) 2012-03-01 2015-12-29 Align Technology, Inc. Determining a dental treatment difficulty
US9414897B2 (en) 2012-05-22 2016-08-16 Align Technology, Inc. Adjustment of tooth position in a virtual dental model
KR102055841B1 (ko) 2013-03-05 2019-12-13 삼성전자주식회사 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
TW201516997A (zh) * 2013-10-29 2015-05-01 Novatek Microelectronics Corp 源極驅動器及其驅動方法
CN104616613B (zh) * 2013-11-04 2018-05-18 联咏科技股份有限公司 源极驱动器及其驱动方法
WO2015156875A2 (en) * 2014-01-15 2015-10-15 The Regents Of The University Of California Metalorganic chemical vapor deposition of oxide dielectrics on n-polar iii-nitride semiconductors with high interface quality and tunable fixed interface charge
US10772506B2 (en) 2014-07-07 2020-09-15 Align Technology, Inc. Apparatus for dental confocal imaging
US9675430B2 (en) 2014-08-15 2017-06-13 Align Technology, Inc. Confocal imaging apparatus with curved focal surface
US10449016B2 (en) 2014-09-19 2019-10-22 Align Technology, Inc. Arch adjustment appliance
US9610141B2 (en) 2014-09-19 2017-04-04 Align Technology, Inc. Arch expanding appliance
US9744001B2 (en) 2014-11-13 2017-08-29 Align Technology, Inc. Dental appliance with cavity for an unerupted or erupting tooth
US10504386B2 (en) 2015-01-27 2019-12-10 Align Technology, Inc. Training method and system for oral-cavity-imaging-and-modeling equipment
US10248883B2 (en) 2015-08-20 2019-04-02 Align Technology, Inc. Photograph-based assessment of dental treatments and procedures
US11931222B2 (en) 2015-11-12 2024-03-19 Align Technology, Inc. Dental attachment formation structures
US11554000B2 (en) 2015-11-12 2023-01-17 Align Technology, Inc. Dental attachment formation structure
US11103330B2 (en) 2015-12-09 2021-08-31 Align Technology, Inc. Dental attachment placement structure
US11596502B2 (en) 2015-12-09 2023-03-07 Align Technology, Inc. Dental attachment placement structure
KR101731032B1 (ko) * 2016-06-14 2017-04-27 주식회사 이노액시스 고속 충방전이 가능한 소스 드라이버
WO2017218947A1 (en) 2016-06-17 2017-12-21 Align Technology, Inc. Intraoral appliances with sensing
US10383705B2 (en) 2016-06-17 2019-08-20 Align Technology, Inc. Orthodontic appliance performance monitor
US10507087B2 (en) 2016-07-27 2019-12-17 Align Technology, Inc. Methods and apparatuses for forming a three-dimensional volumetric model of a subject's teeth
PL3578131T3 (pl) 2016-07-27 2021-06-28 Align Technology, Inc. Skaner wewnątrzustny z możliwościami diagnostyki stomatologicznej
US10595966B2 (en) 2016-11-04 2020-03-24 Align Technology, Inc. Methods and apparatuses for dental images
WO2018102702A1 (en) 2016-12-02 2018-06-07 Align Technology, Inc. Dental appliance features for speech enhancement
WO2018102770A1 (en) 2016-12-02 2018-06-07 Align Technology, Inc. Force control, stop mechanism, regulating structure of removable arch adjustment appliance
US11273011B2 (en) 2016-12-02 2022-03-15 Align Technology, Inc. Palatal expanders and methods of expanding a palate
CA3043049A1 (en) 2016-12-02 2018-06-07 Align Technology, Inc. Methods and apparatuses for customizing rapid palatal expanders using digital models
US10548700B2 (en) 2016-12-16 2020-02-04 Align Technology, Inc. Dental appliance etch template
US10456043B2 (en) 2017-01-12 2019-10-29 Align Technology, Inc. Compact confocal dental scanning apparatus
US10779718B2 (en) 2017-02-13 2020-09-22 Align Technology, Inc. Cheek retractor and mobile device holder
US10613515B2 (en) 2017-03-31 2020-04-07 Align Technology, Inc. Orthodontic appliances including at least partially un-erupted teeth and method of forming them
US11045283B2 (en) 2017-06-09 2021-06-29 Align Technology, Inc. Palatal expander with skeletal anchorage devices
EP3638146A1 (en) 2017-06-16 2020-04-22 Align Technology, Inc. Automatic detection of tooth type and eruption status
CN107274847B (zh) * 2017-06-26 2023-10-24 北京集创北方科技股份有限公司 显示装置、源极驱动电路及其控制方法
US10639134B2 (en) 2017-06-26 2020-05-05 Align Technology, Inc. Biosensor performance indicator for intraoral appliances
US10885521B2 (en) 2017-07-17 2021-01-05 Align Technology, Inc. Method and apparatuses for interactive ordering of dental aligners
WO2019018784A1 (en) 2017-07-21 2019-01-24 Align Technology, Inc. ANCHOR OF CONTOUR PALATIN
US11633268B2 (en) 2017-07-27 2023-04-25 Align Technology, Inc. Tooth shading, transparency and glazing
WO2019023631A1 (en) 2017-07-27 2019-01-31 Align Technology, Inc. SYSTEM AND METHODS FOR TREATING AN ORTHODONTIC ALIGNMENT USING OPTICAL COHERENCE TOMOGRAPHY
US11116605B2 (en) 2017-08-15 2021-09-14 Align Technology, Inc. Buccal corridor assessment and computation
WO2019036677A1 (en) 2017-08-17 2019-02-21 Align Technology, Inc. SURVEILLANCE OF CONFORMITY OF DENTAL DEVICE
TWI630791B (zh) * 2017-09-22 2018-07-21 奇景光電股份有限公司 通道放大器與應用於通道放大器的方法
US10813720B2 (en) 2017-10-05 2020-10-27 Align Technology, Inc. Interproximal reduction templates
WO2019084326A1 (en) 2017-10-27 2019-05-02 Align Technology, Inc. OTHER BORE ADJUSTMENT STRUCTURES
EP3703608B1 (en) 2017-10-31 2023-08-30 Align Technology, Inc. Determination of a dental appliance having selective occlusal loading and controlled intercuspation
CN111315315B (zh) 2017-11-01 2022-08-23 阿莱恩技术有限公司 自动治疗规划
WO2019100022A1 (en) 2017-11-17 2019-05-23 Align Technology, Inc. Orthodontic retainers
CN111417357B (zh) 2017-11-30 2022-07-26 阿莱恩技术有限公司 用于监测口腔矫治器的传感器
WO2019118876A1 (en) 2017-12-15 2019-06-20 Align Technology, Inc. Closed loop adaptive orthodontic treatment methods and apparatuses
US10980613B2 (en) 2017-12-29 2021-04-20 Align Technology, Inc. Augmented reality enhancements for dental practitioners
CN111655191B (zh) 2018-01-26 2022-04-08 阿莱恩技术有限公司 诊断性口内扫描和追踪
US11937991B2 (en) 2018-03-27 2024-03-26 Align Technology, Inc. Dental attachment placement structure
CA3096417A1 (en) 2018-04-11 2019-10-17 Align Technology, Inc. Releasable palatal expanders
CN109920362B (zh) * 2019-04-16 2021-04-30 京东方科技集团股份有限公司 数据锁存单元及驱动方法、数据锁存器及驱动方法、显示装置
JP6795714B1 (ja) * 2020-01-27 2020-12-02 ラピスセミコンダクタ株式会社 出力回路、表示ドライバ及び表示装置
KR20230051948A (ko) * 2021-10-12 2023-04-19 주식회사 엘엑스세미콘 슬루 레이트 제어기, 슬루 레이트 제어기의 구동 방법, 슬루 레이트 제어기를 포함하는 데이터 구동부, 및 데이터 구동부의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081272A (ko) * 1998-04-28 1999-11-15 윤종용 액정표시장치 소스 드라이버의 출력 구동회로
KR20000043828A (ko) * 1998-12-29 2000-07-15 김영환 티에프티 엘씨디의 칼럼 구동앰프
JP2000295044A (ja) 1999-04-05 2000-10-20 Nec Corp 出力回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539935B2 (ko) * 1972-11-08 1980-10-15
JPH0514167A (ja) * 1991-06-28 1993-01-22 Kawasaki Steel Corp 出力ドライバ回路
JP3497495B2 (ja) * 2001-11-21 2004-02-16 株式会社半導体理工学研究センター サンプルホールド回路
KR100510500B1 (ko) * 2002-12-05 2005-08-26 삼성전자주식회사 박막 트랜지스터-액정표시장치 구동용 소오스 드라이버집적회로 및 출력 증폭기의 오프셋 제거 방법
JP4564285B2 (ja) * 2003-06-20 2010-10-20 株式会社東芝 半導体集積回路
KR100620662B1 (ko) * 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로
JP3942595B2 (ja) * 2004-01-13 2007-07-11 沖電気工業株式会社 液晶パネルの駆動回路
US7420552B2 (en) * 2004-03-16 2008-09-02 Matsushita Electric Industrial Co., Ltd. Driving voltage control device
JP4643954B2 (ja) * 2004-09-09 2011-03-02 ルネサスエレクトロニクス株式会社 階調電圧生成回路及び階調電圧生成方法
KR100674913B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로
KR20070050269A (ko) * 2005-11-10 2007-05-15 삼성전자주식회사 출력버퍼와 상기 출력버퍼를 구비하는 디스플레이 장치
JP4502207B2 (ja) * 2005-12-28 2010-07-14 ルネサスエレクトロニクス株式会社 差動増幅器とデータドライバ及び表示装置
US8384641B2 (en) * 2006-08-25 2013-02-26 Sharp Kabushiki Kaisha Amplifier circuit and display device including same
KR100883030B1 (ko) * 2007-02-28 2009-02-09 매그나칩 반도체 유한회사 평판 디스플레이의 구동 회로 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081272A (ko) * 1998-04-28 1999-11-15 윤종용 액정표시장치 소스 드라이버의 출력 구동회로
KR20000043828A (ko) * 1998-12-29 2000-07-15 김영환 티에프티 엘씨디의 칼럼 구동앰프
JP2000295044A (ja) 1999-04-05 2000-10-20 Nec Corp 出力回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110076642A (ko) * 2009-12-29 2011-07-06 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR101676608B1 (ko) * 2009-12-29 2016-11-16 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR20130057701A (ko) * 2011-11-24 2013-06-03 삼성디스플레이 주식회사 액정 표시 장치
KR102016554B1 (ko) 2011-11-24 2019-09-02 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
WO2009051361A2 (en) 2009-04-23
JP2011501825A (ja) 2011-01-13
US20100231577A1 (en) 2010-09-16
WO2009051361A3 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
KR100893392B1 (ko) 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치
KR100869858B1 (ko) 액정 표시 장치, 그의 구동 장치, 디지털 아날로그 변환기및 출력 전압 증폭 회로
US8314764B2 (en) Voltage amplifier and driving device of display device using the voltage amplifier
JP4199141B2 (ja) 表示信号処理装置および表示装置
KR100642112B1 (ko) 계조 전압 발생 회로, 구동 회로 및 전기 광학 장치
JP5232949B2 (ja) 液晶表示装置及びその駆動方法
US7986288B2 (en) Liquid crystal display device
JP4001948B2 (ja) ビデオ表示装置
JP3741079B2 (ja) 表示装置および携帯端末
KR20070015257A (ko) 표시 장치, 이의 구동 방법 및 이의 구동 장치
JP2011082836A (ja) 出力増幅回路及びそれを用いた表示装置のデータドライバ
US20080001903A1 (en) Apparatus and method for driving liquid crystal display device
KR101182300B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
JP4373914B2 (ja) 液晶表示装置の駆動装置
JP5098619B2 (ja) 表示駆動装置及びそれを備えた表示装置
KR20080054029A (ko) 액정 표시 장치
TWI498876B (zh) 具有省電機制的源極驅動裝置及其所應用的平面顯示器
TW200947864A (en) Analog buffer circuit capable of compensating threshold voltage variation of transistor
KR100480176B1 (ko) 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법
CN109697965B (zh) 低功率薄膜晶体管液晶显示控制芯片、驱动装置
KR100366315B1 (ko) 액정표시장치의 저전력 소스 구동회로 및 구동방법
KR20050113852A (ko) 프로그래머블 감마전압발생부를 내장한 소스 드라이버와이를 이용한 액정표시장치
KR20050058046A (ko) 액정표시소자의 감마보정회로
KR101143604B1 (ko) 구동 장치, 이를 포함하는 액정 표시 장치 및 구동 방법
JP2010117466A (ja) データドライバ、集積回路装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee