JP3942595B2

JP3942595B2 - 液晶パネルの駆動回路

Info

Publication number: JP3942595B2
Application number: JP2004005739A
Authority: JP
Inventors: 厚志平間
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2004-01-13
Filing date: 2004-01-13
Publication date: 2007-07-11
Anticipated expiration: 2024-01-13
Also published as: US20050151714A1; US7362300B2; JP2005201974A

Description

本発明は、インピーダンス変換手段の信号出力を出力端子から出力する出力回路、ならびに上記出力回路によって液晶パネルを駆動する液晶駆動回路、および上記出力回路の出力方法によって液晶パネルを駆動する液晶駆動方法に関する。

液晶パネルのソースライン群を駆動する従来のソース駆動回路には、液晶を高速駆動するために、液晶駆動前に、あらかじめ出力端子（ソースライン）を所定の電源（例えばコモン電源や同じくドライバから切り離された他の出力端子）に短絡させて所定の電位にプリチャージするとともに、プリチャージ中においての消費電力を低減するために、上記プリチャージ期間に、上記出力端子（ソースライン）をソースドライバ（オペアンプ）の出力から切り離すものがった（例えば、特許文献１参照）。

図８はこのような従来の液晶ディスプレイの構成図である。この従来の液晶ディスプレイは、液晶パネル１と、ゲート駆動回路２と、ソース駆動回路３と、ソースライン群（ｍ本のソースラインＳ_１〜Ｓ_ｍ）と、ゲートライン群（ｎ本のゲートラインＧ_１〜Ｇ_ｎ）とを備えている。

図９は従来のソース駆動回路３の回路構成図である。図８および図９に示すように、従来のソース駆動回路３は、ソースドライバ群（ｍ（ｍは２以上の任意の整数）個のソースドライバＳＤ_１〜ＳＤ_ｍ）と、アナログスイッチ群Ａ（ｍ個のアナログスイッチＡ_１〜Ａ_ｍ）と、アナログスイッチ群Ｄ（ｍ−１個のアナログスイッチＤ_１〜Ｄ_ｍ−１）と、出力端子群（ｍ個の出力端子ＯＵＴ_１〜ＯＵＴ_ｍ）と、インバータＩとを備えている。

この従来のソース駆動回路３において、ソースドライバＳＤ_ｉ（ｉは１からｍまでのいずれかの整数）と、アナログスイッチＡ_ｉ，Ｄ_ｉと、出力端子ＯＵＴ_ｉとは、１つの出力回路を構成している。ソースドライバＳＤ_ｉは、その非反転入力にソース駆動信号ＳＳ_ｉが入力され、その反転入力にはその出力が帰還されるオペアンプであって、入力されたソース駆動信号ＳＳ_ｉに従ってソースラインＳ_ｉを駆動するための信号を出力する。なお、ソースドライバＳＤ_ｉとしては、バッファまたは増幅器を含めたインピーダンス変換手段を用いることが可能である。

この従来のソース駆動回路３では、スイッチ制御信号（インバータＩの入力信号）ＰＣが“０”で、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが“１”であるときには、アナログスイッチＡ_１〜Ａ_ｍは全てＯＦＦし、アナログスイッチＤ_１〜Ｄ_ｍ−１は全てＯＮしており、ソース駆動回路３の出力端子ＯＵＴ_１〜ＯＵＴ_ｍ（ソースラインＳ_１〜Ｓ_ｍ）はソースドライバＳＤ_１〜ＳＤ_ｍの出力にそれぞれ接続され、ソースドライバＳＤ_１〜ＳＤ_ｍの出力信号がソースラインＳ_１〜Ｓ_ｍにそれぞれ出力される。

そして、スイッチ信号ＰＣが“１”になり、スイッチ制御信号ＰＣＢが“０”になると、アナログスイッチ群Ａ_１〜Ａ_ｍは全てＯＮし、アナログスイッチＤ_１〜Ｄ_ｍ−１は全てＯＦＦして、ソース駆動回路３の出力端子ＯＵＴ_１〜ＯＵＴ_ｍ（ソースラインＳ_１〜Ｓ_ｍ）は、ソースドライバＳＤ_１〜ＳＤ_ｍの出力からそれぞれ切り離されて、隣接する出力端子に接続され、プリチャージがなされる。

また、スイッチ制御信号ＰＣが“０”に戻り、スイッチ信号ＰＣＢが“１”に戻ると、アナログスイッチＡ_１〜Ａ_ｍは全てＯＦＦし、アナログスイッチＤ_１〜Ｄ_ｍ−１は全てＯＮして、ソース駆動回路３の出力端子ＯＵＴ_１〜ＯＵＴ_ｍ（ソースラインＳ_１〜Ｓ_ｍ）は、隣接する出力端子から切り離され、再びソースドライバＳＤ_１〜ＳＤ_ｍの出力にそれぞれ接続される。

特開平１１−３０９７５号公報

しかしながら上記従来の技術では、プリチャージ中においての消費電力を低減するために、ソースドライバの信号出力と出力端子の間の出力経路を制御する（プリチャージのときに上記信号出力を上記出力端子から切り離し、液晶駆動時に上記信号出力を上記出力端子に接続する）アナログスイッチを上記出力経路に設けており、ソースドライバは出力の電位が入力されたソース駆動信号の電位と同じになるように動作するため、ソースドライバが液晶容量とともに上記アナログスイッチのオン抵抗を駆動する構成となっている。このため、ソースドライバの出力電位よりも上記オン抵抗での電圧降下分低い電位で液晶容量を駆動することとなるので、液晶の駆動時間が長くなり、高速な液晶駆動ができないという課題があった。また、上記オン抵抗のばらつきや上記出力経路の配線長が異なることによる配線抵抗のばらつきがあると、出力端子間（ソースライン間）で液晶容量の駆動電位にばらつきを生じるために、高精度な液晶駆動ができなくなり、画質が劣化するという課題があった。液晶パネルの高画素化が進み、書き込み周波数が高くなると、これら消費電力の低減および高速で高精度な駆動は、さらに重要な課題となる。

本発明は、このような従来の課題を解決するためになされたものであり、インピーダンス変換手段の信号出力を出力端子から切り離すことが可能であり、かつ上記信号出力を出力端子に高速かつ高精度に出力できる出力回路を提供し、このような出力回路またはその出力方法によって液晶パネルを駆動することにより、低消費電力で高速かつ高精度な液晶駆動を可能とすることを目的とする。

本発明の液晶パネルの駆動回路は、非反転入力にソース駆動信号が入力され、反転入力には出力端子へ出力される信号が入力されるオペアンプを備え、プリチャージ期間と出力期間とを繰り返し１ドット反転駆動を行う液晶パネルの駆動回路であって、
前記オペアンプの出力と前記出力端子との間に設けられると共に、前記プリチャージ期間には、前記オペアンプの出力と前記出力端子とを非接続とし、前記出力期間には、前記オペアンプの出力と前記出力端子とを接続する第１のスイッチと、
前記オペアンプの反転入力と前記出力端子との間に設けられると共に、前記プリチャージ期間には、前記オペアンプの反転入力と前記出力端子とを非接続とし、前記出力期間には、前記オペアンプの反転入力と前記出力端子とを接続する第２のスイッチと、
前記オペアンプの出力と前記オペアンプの反転入力との間に設けられると共に、前記プリチャージ期間には、前記オペアンプの出力と前記オペアンプの反転入力とを接続し、前記出力期間には、前記オペアンプの出力と前記オペアンプの反転入力とを非接続とする第３のスイッチと、
前記第１のスイッチと前記出力端子の間に設けられた保護抵抗と、
前記第２のスイッチと前記出力端子の間に設けられた帰還抵抗と
を有し、
前記出力期間には、前記オペアンプの出力から前記第１のスイッチ、前記保護抵抗、前記帰還抵抗、及び前記第２のスイッチを介して前記反転入力に接続される帰還経路
を備えたことを特徴とする。

本発明によれば、出力期間では出力端子の信号をオペアンプの反転入力に帰還させ、プリチャージ期間ではオペアンプの信号出力をオペアンプの反転入力に帰還させることにより、上記信号出力を出力端子から切り離すことが可能であり、かつ高速かつ高精度な液晶駆動を可能とするという効果がある。

実施の形態１
図１は本発明の実施の形態１の液晶ディスプレイの構成図である。図１において、実施の形態１の液晶ディスプレイは、液晶パネル１と、ゲート駆動回路２と、ソース駆動回路１０と、ソースライン群と、ゲートライン群とを備えている。また、図２はソース駆動回路１０の回路構成図である。

［マトリクスライン群（ソースライン群，ゲートライン群］
上記ソースライン群は、ｍ（ｍは２以上の任意の整数）本のソースラインＳ_１，Ｓ_２，…，Ｓ_ｍによって構成されており、上記ゲートライン群は、ｎ（ｎは２以上の任意の整数）本のゲートラインＧ_１，Ｇ_２，…，Ｇ_ｎによって構成されている。これらソースライン群およびゲートライン群は、マトリクス配置されたｍ×ｎ個の液晶セルのスイッチトランジスタを駆動するためのマトリクスライン群を構成している。

［液晶パネル１］
液晶パネル１は、ｍ×ｎ個のスイッチトランジスタＴＲ_１１，ＴＲ_２１，…，ＴＲ_ｍ１，ＴＲ_１２，ＴＲ_２２，…，ＴＲ_ｍ２，…，ＴＲ_１ｎ，ＴＲ_２ｎ，…，ＴＲ_ｍｎと、ｍ×ｎ個の液晶セル容量ＣＸ_１１，ＣＸ_２１，…，ＣＸ_ｍ１，ＣＸ_１２，ＣＸ_２２，…，ＣＸ_ｍ２，…，ＣＸ_１ｎ，ＣＸ_２ｎ，…，ＣＸ_ｍｎとを備えて構成されている。スイッチトランジスタＴＲ_ｉｊ（ｉは１からｍまでのいずれかの整数、ｊは１からｎまでのいずれかの整数）と液晶セル容量ＣＸ_ｉｊとは、１つの液晶セルを構成している。そして、液晶パネル１には、これらｍ×ｎ個の液晶セルがマトリクス配置されている。

スイッチトランジスタＴＲ_ｉｊのソースおよびドレインは、ソースラインＳ_ｉと液晶セル容量ＣＸ_ｉｊのセル電極の間に接続されており、スイッチトランジスタＴＲ_ｉｊのゲートは、ゲートラインＧ_ｊに接続されている。また、液晶セル容量ＣＸ_ｉｊのコモン電極は、コモン電源Ｖ_ｃｏｍに接続されている。

［ゲート駆動回路２］
ゲート駆動回路２は、ｎ個のゲートドライバＧＤ_１，ＧＤ_２，…，ＧＤ_ｎを備えている。このゲート駆動回路２は、ゲートドライバＧＤ_ｊによって上記ゲートライン群のゲートラインＧ_ｊを駆動する。

［ソース駆動回路１０］
図１および図２に示すように、実施の形態１のソース駆動回路１０は、ｍ個のソースドライバＳＤ_１，ＳＤ_２，…，ＳＤ_ｍによって構成されたソースドライバ群と、出力経路を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｄと、ｍ個の出力端子ＯＵＴ_１，ＯＵＴ_２，…，ＯＵＴ_ｍによって構成された出力端子群と、インバータＩとを備えている。

［ソースドライバ群］
上記ソースドライバ群のソースドライバＳＤ_ｉは、その非反転入力にソース駆動信号ＳＳ_ｉが入力され、その反転入力にはその出力が帰還されるバッファとしてのオペアンプであって、入力されたソース駆動信号ＳＳ_ｉに従って上記ソースライン群のソースラインＳ_ｉを駆動するための信号を出力する。なお、ソースドライバＳＤ_ｉとしては、バッファまたは増幅器を含めたインピーダンス変換手段を用いることが可能である。

［アナログスイッチ群Ａ］
アナログスイッチ群Ａは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ａ_１，Ａ_２，…，Ａ_ｍによって構成されている。アナログスイッチＡ_ｉは、ソースドライバＳＤ_ｉの出力とソース駆動回路１０の出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の間に設けられている。アナログスイッチＡ_ｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの入力信号）ＰＣが入力され、アナログスイッチＡ_ｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが入力される。このアナログスイッチＡ_ｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＦＦして、ソースドライバＳＤ_ｉの出力を出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）から切り離し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＮして、ソースドライバＳＤ_ｉの出力を出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）に接続する。なお、ここでは、論理“０”をＬレベル、論理“１”をＨレベルとしている。

［アナログスイッチ群Ｂ］
アナログスイッチ群Ｂは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｂ_１，Ｂ_２，…，Ｂ_ｍによって構成されている。アナログスイッチＢ_ｉは、ソース駆動回路１０の出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）とソースドライバＳＤ_ｉの反転入力の間に設けられている。アナログスイッチＢ_ｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力され、アナログスイッチＢ_ｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力される。このアナログスイッチＢ_ｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＦＦして、ソースドライバＳＤ_ｉの反転入力を出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）から切り離し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＮして、ソースドライバＳＤ_ｉの反転入力を出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）に接続する。

［アナログスイッチ群Ｃ］
アナログスイッチ群Ｃは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｃ_１，Ｃ_２，…，Ｃ_ｍによって構成されている。アナログスイッチＣ_ｉは、ソースドライバＳＤ_ｉの出力とソースドライバＳＤ_ｉの反転入力の間に設けられている。アナログスイッチＣ_ｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力され、アナログスイッチＢ_ｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＣ_ｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときに、ＯＮして、ソースドライバＳＤ_ｉの出力をソースドライバＳＤ_ｉの反転入力に接続し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）になると、ＯＦＦして、ソースドライバＳＤ_ｉの出力をソースドライバＳＤ_ｉの反転入力から切り離す。

［アナログスイッチ群Ｄ］
アナログスイッチ群Ｄは、ｍ−１個のアナログスイッチ（ＭＯＳスイッチ）Ｄ_１，Ｄ_２，…，Ｄ_ｍ−１によって構成されている。アナログスイッチＤ_ｉ（ただし、アナログスイッチＤ_ｍはなし）は、ソース駆動回路２０の出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）とソース駆動回路２０の出力端子ＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１）の間に設けられている。アナログスイッチＤ_ｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力され、アナログスイッチＤ_ｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＤ_ｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、ソースラインＳ_ｉ（ソース駆動回路の出力端子ＯＵＴ_ｉ）とソースラインＳ_ｉ＋１（ソース駆動回路の出力端子ＯＵＴ_ｉ＋１）の間を短絡し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、上記ソースライン間（ソース駆動回路の出力端子間）の短絡を切り離す。なお、この実施の形態１では、ソースライン（ソース駆動回路の出力端子）を接続してプリチャージする電源を、他のソースライン（ソース駆動回路の他の出力端子）としている。

この実施の形態１のソース駆動回路１０において、ソースドライバＳＤ_ｉと、アナログスイッチＡ_ｉ，Ｂ_ｉ，Ｃ_ｉ，Ｄ_ｉと、出力端子ＯＵＴ_ｉとは、１つの出力回路を構成している。

［実施の形態１の動作］
図３は本発明の実施の形態１のソース駆動回路２０の１ドット反転駆動においてのタイミングチャートである。図３において、（１）はソース駆動回路１０の出力信号ＯＵＴ（出力端子ＯＵＴ_ｉからソースラインＳ_ｉに出力される信号）、（２）はスイッチ制御信号ＰＣ、（３）はスイッチ制御信号ＰＣＢである。また、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。この図３を参照して、実施の形態１のソース駆動回路１０の動作について以下に説明する。

［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｄのアナログスイッチは全てＯＮしている。

アナログスイッチＡ_ｉおよびＢ_ｉがＯＦＦしており、アナログスイッチＤ_ｉ−１およびＤ_ｉがＯＮしているので、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの出力および反転入力から切り離され、アナログスイッチＤ_ｉ−１を介して隣接する出力端子ＯＵＴ_ｉ−１（ソースラインＳ_ｉ−１）に接続されるとともに、アナログスイッチＤ_ｉを介して隣接する出力端子ＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１）に接続されており、プリチャージされている。

また、アナログスイッチＢ_ｉがＯＦＦしており、アナログスイッチＣ_ｉがＯＮしているので、第１の帰還経路によって、ソースドライバＳＤ_ｉの出力電位が、アナログスイッチＣ_ｉを介してソースドライバＳＤ_ｉの反転入力に帰還されている。ソースドライバＳＤ_ｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＣ_ｉにオン抵抗があっても、ソースドライバＳＤ_ｉの反転入力に帰還される電位は、ソースドライバＳＤ_ｉの出力電位と同じになっている。ソースドライバＳＤ_ｉは、反転入力の電位（＝ソースドライバＳＤ_ｉの出力電位）を、非反転入力（ソース駆動信号ＳＳ_ｉ）の電位と同じにするように動作するため、ソースドライバＳＤ_ｉの出力電位は、ソース駆動信号ＳＳ_ｉと同じ電位になっている。

［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｄのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。

アナログスイッチＤ_ｉ−１およびＤ_ｉ＋１がＯＦＦするとともに、アナログスイッチ群Ａ_ｉがＯＮすることにより、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、隣接する出力端子ＯＵＴ_ｉ−１（ソースラインＳ_ｉ−１）およびＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１）から切り離され、アナログスイッチＡ_ｉを介してソースドライバＳＤ_ｉの出力に接続されるようになる。

また、アナログスイッチＣ_ｉがＯＦＦするとともに、アナログスイッチＢ_ｉがＯＮすることにより、帰還経路が第２の帰還経路から第１の帰還経路に変更され、アナログスイッチＡ_ｉのオン抵抗による電圧降下分を含んだ出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位が、アナログスイッチＢ_ｉを介してソースドライバＳＤ_ｉの反転入力に帰還されるようになる。ソースドライバＳＤ_ｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＢ_ｉにオン抵抗があっても、ソースドライバＳＤ_ｉの反転入力に帰還される電位は、極めて速やかに出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位と同じになる。ソースドライバＳＤ_ｉは、反転入力の電位（＝出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位）を、非反転入力（ソース駆動信号ＳＳ_ｉ）の電位と同じにするように動作するため、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位は、速やかにソース駆動信号ＳＳ_ｉと同じ電位となる。

このように、実施の形態１のソース駆動回路１０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡ_ｉの前段から帰還する経路）から第１の帰還経路（アナログスイッチＡ_ｉの後段から帰還する経路）に変更するので、アナログスイッチＡ_ｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位を、速やかにソース駆動信号ＳＳ_ｉと同じ電位（ソースドライバＳＤ_ｉの出力と同じ電位）にすることができる。これにより、上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳ_ｉを高速かつ高精度に駆動することができる。

さらに、ソースドライバＳＤ_ｉの出力から出力端子ＯＵＴ_ｉまでの出力経路の配線抵抗の内、ソースドライバＳＤ_ｉの出力からアナログスイッチＡ_ｉとＢ_ｉの接続点までの配線抵抗による電圧降下も補償できる。このため、上記出力経路の配線抵抗（配線長）にばらつきがある場合には、アナログスイッチＡ_ｉとＢ_ｉの接続点を、出力端子ＯＵＴ_ｉに設けるか、またはできるだけ出力端子ＯＵＴ_ｉに近い位置に設けることにより、上記配線抵抗（配線長）のばらつきを補償できる。

［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｄのアナログスイッチは全てＯＦＦしている。

アナログスイッチＤ_ｉ−１およびＤ_ｉ＋１がＯＦＦしており、アナログスイッチＡ_ｉがＯＮしているので、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、隣接する出力端子ＯＵＴ_ｉ−１（ソースラインＳ_ｉ−１）およびＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１）から切り離されており、アナログスイッチＡ_ｉを介してソースドライバＳＤ_ｉの出力に接続されている。

また、アナログスイッチＣ_ｉがＯＦＦしており、アナログスイッチＢ_ｉがＯＮしているので、第２の帰還経路によって、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位が、アナログスイッチＢ_ｉを介してソースドライバＳＤ_ｉの反転入力に帰還されており、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの非反転入力（ソース駆動信号ＳＳ_ｉ）と同じ電位に保持されている。

［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｄのアナログスイッチが全てＯＮする。

アナログスイッチＡ_ｉおよびＢ_ｉがＯＦＦするとともに、アナログスイッチＤ_ｉ−１およびＤ_ｉ＋１がＯＮすることにより、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの出力および反転入力から切り離され、アナログスイッチＤ_ｉ−１を介して隣接する出力端子ＯＵＴ_ｉ−１（ソースラインＳ_ｉ−１）に接続されるとともに、アナログスイッチＤ_ｉを介して隣接する出力端子ＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１）に接続され、プリチャージされる。

また、アナログスイッチＢ_ｉがＯＦＦするとともに、アナログスイッチＣ_ｉがＯＮすることにより、帰還経路が第１の帰還経路から第２の帰還経路に変更され、ソースドライバＳＤ_ｉの出力電位が、アナログスイッチＣ_ｉを介してソースドライバＳＤ_ｉの反転入力に帰還されるようになる。

図４は本発明の実施の形態１のソース駆動回路１０の１ドット反転駆動においての出力シュミレーション波形および従来のソース駆動回路３（図９参照）の１ドット反転駆動においての出力シュミレーション波形を比較して示す図である。図４において、ＯＵＴＡは実施の形態１のソース駆動回路１０の出力シュミレーション波形、ＯＵＴＢは従来のソース駆動回路３の出力シュミレーション波形、ＰＣはスイッチ制御信号、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。なお、この図４に示すシュミレーションでは、プリチャージ動作をしない設定（アナログスイッチ群Ｄの全てのアナログスイッチをＯＦＦに固定する設定）とした。

図４から判るように、実施の形態１の出力シュミレーション波形ＯＵＴＡでは、従来の出力シュミレーション波形ＯＵＴＢと比較して、波形の立上がりを１０％近く高速化することができる。特に、中間電位（コモン電源Ｖ_ｃｏｍの電位付近）において、立上がりの改善が顕著である。

以上のように実施の形態１によれば、駆動期間では出力経路に設けたアナログスイッチの後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では上記アナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記アナログスイッチのオン抵抗による電圧降下を補償し、さらには上記オン抵抗のばらつきおよび出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。また、ソースラインを隣接するソースラインに接続してプリチャージするので、プリチャージのための電源を新たに設ける必要がない。

実施の形態２
図５は本発明の実施の形態２のソース駆動回路の回路図であり、図２と同様のものには同じ符号を付してある。図５に示すように、実施の形態２のソース駆動回路２０は、ｍ個のソースドライバＳＤ_１，ＳＤ_２，…，ＳＤ_ｍによって構成されたソースドライバ群と、出力を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｅと、保護抵抗群ａと、帰還抵抗群ｂと、ｍ個の出力端子ＯＵＴ_１，ＯＵＴ_２，…，ＯＵＴ_ｍによって構成された出力端子群と、インバータＩとを備えている。

このように、実施の形態２のソース駆動回路２０は、上記実施の形態１のソース駆動回路１０（図２参照）において、保護抵抗群ａおよび帰還抵抗群ｂを設け、アナログスイッチ群Ｄをアナログスイッチ群Ｅとしたものである。この実施の形態２のソース駆動回路２０では、駆動期間においての帰還経路を保護抵抗の後段に変更する。

［アナログスイッチ群Ｅ］
アナログスイッチ群Ｅは、ｍ／２（ただし、この実施の形態２ではｍは偶数とする）個のアナログスイッチ（ＭＯＳスイッチ）Ｅ_１，Ｅ_３，…，Ｅ_ｍ−３，Ｅ_ｍ−１によって構成されている。アナログスイッチＥ_ｉ（ただし、この実施の形態２ではｉは奇数とする）は、ソースラインＳ_ｉ（ソース駆動回路の出力端子ＯＵＴ_ｉ）とソースラインＳ_ｉ＋１（ソース駆動回路の出力端子ＯＵＴ_ｉ＋１）の間（アナログスイッチＡ_ｉとＡ_ｉ＋１の間）にのみ設けられており、ソースラインＳ_ｉ＋１とＳ_ｉ＋２の間（アナログスイッチＡ_ｉ＋１とＡ_ｉ＋２の間）には設けられていない。つまり、アナログスイッチ群Ｅは、ソースラインの本数（ｍ本）の１／２の個数（ｍ／２個）のアナログスイッチを２本のソースラインに１つの割合で設けたものである。

アナログスイッチＥ_ｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが入力され、アナログスイッチＥ_ｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの入力信号）ＰＣが入力される。このアナログスイッチＥ_ｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、ソースラインＳ_ｉ（ソース駆動回路の出力端子ＯＵＴ_ｉ）とソースラインＳ_ｉ＋１（ソース駆動回路の出力端子ＯＵＴ_ｉ＋１）の間を短絡し、ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、上記ソースライン間（ソース駆動回路の出力端子間）の短絡を切り離す。

［保護抵抗群ａ］
保護抵抗群ａは、ｍ個の保護抵抗ａ_１，ａ_２，…，ａ_ｍによって構成されている。保護抵抗ａ_ｉは、アナログスイッチＡ_ｉとソース駆動回路３０の出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の間に設けられている。この保護抵抗ａ_ｉは、アナログスイッチＡ_ｉ、およびアナログスイッチＥ_ｉまたはＥ_ｉ−１、ならびにソースドライバＳＤ_ｉ等を保護するために設けられた抵抗である。

［帰還抵抗群ｂ］
帰還抵抗群ｂは、ｍ個の帰還抵抗ｂ_１，ｂ_２，…，ｂ_ｍによって構成されている。帰還抵抗ｂ_ｉは、アナログスイッチＢ_ｉとソース駆動回路３０の出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の間に設けられている。この帰還抵抗ｂ_ｉは、アナログスイッチＢ_ｉおよびソースドライバＳＤ_ｉ等を保護するために設けられた抵抗である。

この実施の形態２のソース駆動回路２０において、ソースドライバＳＤ_ｉと、アナログスイッチＡ_ｉ，Ｂ_ｉ，Ｃ_ｉ，Ｅ_ｉと、保護抵抗ａ_ｉと、帰還抵抗ｂ_ｉと、出力端子ＯＵＴ_ｉとは、１つの出力回路を構成している。

［実施の形態２の動作］
本発明の実施の形態２のソース駆動回路２０の１ドット反転駆動においてのタイミングチャートは、上記実施の形態１のソース駆動回路１０の１ドット反転駆動においてのタイミングチャート（図３参照）と同様である。上記図３を参照して、実施の形態２のソース駆動回路２０の動作について以下に説明する。

［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｅのアナログスイッチは全てＯＮしている。

アナログスイッチＡ_ｉおよびＢ_ｉがＯＦＦしており、アナログスイッチＥ_ｉ（またはＥ_ｉ＋１）がＯＮしているので、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの出力および反転入力から切り離され、アナログスイッチＥ_ｉ（またはＥ_ｉ＋１）を介して隣接する出力端子ＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１）（または出力端子ＯＵＴ_ｉ−１（ソースラインＳ_ｉ−１））に接続されており、プリチャージされている。

［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｅのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。

アナログスイッチＥ_ｉ（またはＥ_ｉ−１）がＯＦＦするとともに、アナログスイッチ群Ａ_ｉがＯＮすることにより、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、隣接する出力端子ＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１）（またはＯＵＴ_ｉ−１（ソースラインＳ_ｉ−１））から切り離され、アナログスイッチＡ_ｉおよび保護抵抗ａ_ｉを介してソースドライバＳＤ_ｉの出力に接続されるようになる。

また、アナログスイッチＣ_ｉがＯＦＦするとともに、アナログスイッチＢ_ｉがＯＮすることにより、帰還経路が第２の帰還経路から第１の帰還経路に変更され、保護抵抗ａ_ｉおよびアナログスイッチＡ_ｉのオン抵抗による電圧降下分を含んだ出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位が、帰還抵抗ｂ_ｉおよびアナログスイッチＢ_ｉを介してソースドライバＳＤ_ｉの反転入力に帰還されるようになる。ソースドライバＳＤ_ｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＢ_ｉにオン抵抗があり、帰還抵抗ｂ_ｉが設けられていても、ソースドライバＳＤ_ｉの反転入力に帰還される電位は、極めて速やかに出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位と同じになる。ソースドライバＳＤ_ｉは、反転入力の電位（＝出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位）を、非反転入力（ソース駆動信号ＳＳ_ｉ）の電位と同じにするように動作するため、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位は、速やかにソース駆動信号ＳＳ_ｉと同じ電位となる。

このように、実施の形態２のソース駆動回路２０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡ_ｉの前段から帰還する経路）から第１の帰還経路（保護抵抗ａ_ｉの後段から帰還する経路）に変更するので、保護抵抗ａ_ｉおよびアナログスイッチＡ_ｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位を、速やかにソース駆動信号ＳＳ_ｉと同じ電位（ソースドライバＳＤ_ｉの出力と同じ電位）にすることができる。これにより、上記保護抵抗のばらつきによる電圧降下のばらつきおよび上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳ_ｉを高速かつ高精度に駆動することができる。

［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｅのアナログスイッチは全てＯＦＦしている。

アナログスイッチＥ_ｉ（またはＥ_ｉ＋１）がＯＦＦしており、アナログスイッチＡ_ｉがＯＮしているので、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、隣接する出力端子ＯＵＴ_ｉ−１（ソースラインＳ_ｉ−１）（またはＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１））から切り離されており、保護抵抗ａ_ｉおよびアナログスイッチＡ_ｉを介してソースドライバＳＤ_ｉの出力に接続されている。

また、アナログスイッチＣ_ｉがＯＦＦしており、アナログスイッチＢ_ｉがＯＮしているので、第２の帰還経路によって、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位が、帰還抵抗ｂ_ｉおよびアナログスイッチＢ_ｉを介してソースドライバＳＤ_ｉの反転入力に帰還されており、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの非反転入力（ソース駆動信号ＳＳ_ｉ）と同じ電位に保持されている。

［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｅのアナログスイッチが全てＯＮする。

アナログスイッチＡ_ｉおよびＢ_ｉがＯＦＦするとともに、アナログスイッチＥ_ｉ（またはＥ_ｉ−１）がＯＮすることにより、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの出力および反転入力から切り離され、アナログスイッチＥ_ｉ（またはＥ_ｉ＋１）を介して隣接する出力端子ＯＵＴ_ｉ＋１（ソースラインＳ_ｉ＋１）（またはＯＵＴ_ｉ−１（ソースラインＳ_ｉ−１））に接続され、プリチャージされる。

以上のように実施の形態２によれば、駆動期間では出力経路に設けた保護抵抗の後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では出力経路に設けたアナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記保護抵抗およびアナログスイッチのオン抵抗による電圧降下を補償し、さらには上記保護抵抗のばらつきおよびオン抵抗のばらつきならびに出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。また、プリチャージを制御するアナログスイッチを２本のソースラインに１つの割合で設けているので、上記実施の形態１よりも、プリチャージを制御するアナログスイッチの数を削減できる。

実施の形態３
図６は本発明の実施の形態３のソース駆動回路の回路図であり、図２と同様のものには同じ符号を付してある。図６に示すように、実施の形態３のソース駆動回路３０は、ｍ個のソースドライバＳＤ_１，ＳＤ_２，…，ＳＤ_ｍによって構成されたソースドライバ群と、出力経路を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｆと、ｍ個の出力端子ＯＵＴ_１，ＯＵＴ_２，…，ＯＵＴ_ｍによって構成された出力端子群と、インバータＩとを備えている。

このように、実施の形態３のソース駆動回路３０は、上記実施の形態１のソース駆動回路１０（図１および図２参照）において、プリチャージを制御するアナログスイッチ群Ｄをアナログスイッチ群Ｆとしたものである。

［アナログスイッチ群Ｆ］
アナログスイッチ群Ｆは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｆ_１，Ｆ_２，…，Ｆ_ｍによって構成されている。アナログスイッチＦ_ｉは、ソース駆動回路４０の出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）とコモン電源Ｖ_ｃｏｍ（液晶セル容量のコモン電極の電位）の間に設けられている。アナログスイッチＦ_ｉのＰＭＯＳトランジスタのゲート電極には、インバータＩの出力信号ＰＣＢが入力され、アナログスイッチＦ_ｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＦ_ｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）をコモン電源Ｖ_ｃｏｍに短絡し、ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）をコモン電源Ｖ_ｃｏｍから切り離す。なお、この実施の形態３では、ソースライン（ソース駆動回路の出力端子）を接続してプリチャージする電源を、コモン電源Ｖ_ｃｏｍとしている。また、コモン電源Ｖ_ｃｏｍの電位は、例えばソースドライバＳＤ_１〜ＳＤ_ｍに供給される電源ＶＤＳの１／２の電位であって、ソースドライバＳＤ_１〜ＳＤ_ｍの出力の中間電位である。

この実施の形態３のソース駆動回路３０において、ソースドライバＳＤ_ｉと、アナログスイッチＡ_ｉ，Ｂ_ｉ，Ｃ_ｉ，Ｆ_ｉと、出力端子ＯＵＴ_ｉとは、１つの出力回路を構成している。

［実施の形態３の動作］
図７は本発明の実施の形態３のソース駆動回路３０の１ドット反転駆動においてのタイミングチャートである。図７において、（１）はソース駆動回路３０の出力信号ＯＵＴ（出力端子ＯＵＴ_ｉからソースラインＳ_ｉに出力される信号）、（２）はスイッチ制御信号ＰＣ、（３）はスイッチ制御信号ＰＣＢである。また、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。この図７を参照して、実施の形態３のソース駆動回路３０の動作について以下に説明する。

［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｆのアナログスイッチは全てＯＮしている。

アナログスイッチＡ_ｉおよびＢ_ｉがＯＦＦしており、アナログスイッチＦ_ｉがＯＮしているので、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの出力および反転入力から切り離され、アナログスイッチＦ_ｉを介してコモン電源Ｖ_ｃｏｍに短絡されており、コモン電源Ｖ_ｃｏｍの電位にプリチャージされている。

［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｆのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。

アナログスイッチＦ_ｉがＯＦＦするとともに、アナログスイッチ群Ａ_ｉがＯＮすることにより、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、コモン電源Ｖ_ｃｏｍから切り離され、アナログスイッチＡ_ｉを介してソースドライバＳＤ_ｉの出力に接続されるようになる。

このように、実施の形態３のソース駆動回路３０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡ_ｉの前段から帰還する経路）から第１の帰還経路（アナログスイッチＡ_ｉの後段から帰還する経路）に変更するので、アナログスイッチＡ_ｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位を、速やかにソース駆動信号ＳＳ_ｉと同じ電位（ソースドライバＳＤ_ｉの出力と同じ電位）にすることができる。これにより、上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳ_ｉを高速かつ高精度に駆動することができる。

［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｆのアナログスイッチは全てＯＦＦしている。

アナログスイッチＦ_ｉがＯＦＦしており、アナログスイッチＡ_ｉがＯＮしているので、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、コモン電源Ｖ_ｃｏｍから切り離されており、アナログスイッチＡ_ｉを介してソースドライバＳＤ_ｉの出力に接続されている。

また、アナログスイッチＣ_ｉがＯＦＦしており、アナログスイッチＢ_ｉがＯＮしているので、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）の電位（＝ソースドライバＳＤ_ｉの出力電位からアナログスイッチＡ_ｉのオン抵抗の分だけ降下した電位）が、アナログスイッチＢ_ｉを介して、ソースドライバＳＤ_ｉの反転入力に帰還されており、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの非反転入力（ソース駆動信号）と同じ電位に保持されている。

［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｆのアナログスイッチが全てＯＮする。

アナログスイッチＡ_ｉおよびＢ_ｉがＯＦＦするとともに、アナログスイッチＦ_ｉがＯＮすることにより、出力端子ＯＵＴ_ｉ（ソースラインＳ_ｉ）は、ソースドライバＳＤ_ｉの出力および反転入力から切り離され、アナログスイッチＦ_ｉを介してソコモン電源Ｖ_ｃｏｍに短絡され、コモン電源Ｖ_ｃｏｍの電位にプリチャージされる。

以上のように実施の形態３によれば、上記実施の形態１と同様に、駆動期間では出力経路に設けたアナログスイッチの後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では上記アナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記アナログスイッチのオン抵抗による電圧降下を補償し、さらには上記オン抵抗のばらつきおよび出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。

本発明の実施の形態１の液晶ディスプレイの構成図である。本発明の実施の形態１のソース駆動回路の回路構成図である。本発明の実施の形態１のソース駆動回路の１ドット反転駆動においてのタイミングチャートである。本発明の実施の形態１のソース駆動回路の１ドット反転駆動においての出力シュミレーション波形および従来のソース駆動回路の１ドット反転駆動においての出力シュミレーション波形を比較して示す図である。本発明の実施の形態２のソース駆動回路の回路構成図である。本発明の実施の形態３のソース駆動回路の回路構成図である。本発明の実施の形態３のソース駆動回路の１ドット反転駆動においてのタイミングチャートである。従来の液晶ディスプレイの構成図である。従来のソース駆動回路の回路構成図である。

符号の説明

１液晶パネル
２ゲート駆動回路
１０，２０，３０ソース駆動回路
１１出力回路
Ｉインバータ
Ａ，Ｂ，Ｃ，Ｄ，Ｅアナログスイッチ群
ａ保護抵抗群
ｂ帰還抵抗群
Ｇゲートライン
Ｓソースライン
ＧＤゲートドライバ
ＳＤソースドライバ
ＴＲスイッチトランジスタ

Claims

非反転入力にソース駆動信号が入力され、反転入力には出力端子へ出力される信号が入力されるオペアンプを備え、プリチャージ期間と出力期間とを繰り返し１ドット反転駆動を行う液晶パネルの駆動回路であって、
前記オペアンプの出力と前記出力端子との間に設けられると共に、前記プリチャージ期間には、前記オペアンプの出力と前記出力端子とを非接続とし、前記出力期間には、前記オペアンプの出力と前記出力端子とを接続する第１のスイッチと、
前記オペアンプの反転入力と前記出力端子との間に設けられると共に、前記プリチャージ期間には、前記オペアンプの反転入力と前記出力端子とを非接続とし、前記出力期間には、前記オペアンプの反転入力と前記出力端子とを接続する第２のスイッチと、
前記オペアンプの出力と前記オペアンプの反転入力との間に設けられると共に、前記プリチャージ期間には、前記オペアンプの出力と前記オペアンプの反転入力とを接続し、前記出力期間には、前記オペアンプの出力と前記オペアンプの反転入力とを非接続とする第３のスイッチと、
前記第１のスイッチと前記出力端子の間に設けられた保護抵抗と、
前記第２のスイッチと前記出力端子の間に設けられた帰還抵抗と
を有し、
前記出力期間には、前記オペアンプの出力から前記第１のスイッチ、前記保護抵抗、前記帰還抵抗、及び前記第２のスイッチを介して前記反転入力に接続される帰還経路を備えたことを特徴とする液晶パネルの駆動回路。
前記プリチャージ期間には、前記出力端子を所定の電源に接続し、前記出力期間には、前記出力端子を前記所定の電源と非接続とする第４のスイッチを備えたことを特徴とする請求項１に記載の液晶パネルの駆動回路。
上記第１および第２のスイッチは、スイッチ制御信号が第１の論理値のときにＯＮし、上記スイッチ制御信号が第２の論理値のときにＯＦＦするアナログスイッチであり、
上記第３のスイッチは、上記スイッチ制御信号が第１の論理値のときにＯＦＦし、上記スイッチ制御信号が第２の論理値のときにＯＮするアナログスイッチである
ことを特徴とする請求項１に記載の液晶パネルの駆動回路。