JP2007052396A - 駆動回路、表示装置及び表示装置の駆動方法 - Google Patents

駆動回路、表示装置及び表示装置の駆動方法 Download PDF

Info

Publication number
JP2007052396A
JP2007052396A JP2006062232A JP2006062232A JP2007052396A JP 2007052396 A JP2007052396 A JP 2007052396A JP 2006062232 A JP2006062232 A JP 2006062232A JP 2006062232 A JP2006062232 A JP 2006062232A JP 2007052396 A JP2007052396 A JP 2007052396A
Authority
JP
Japan
Prior art keywords
data line
common node
short
data lines
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006062232A
Other languages
English (en)
Inventor
Junya Yokota
純也 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006062232A priority Critical patent/JP2007052396A/ja
Priority to US11/476,718 priority patent/US7696970B2/en
Publication of JP2007052396A publication Critical patent/JP2007052396A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

【課題】
高速にデータ線の電圧を中間レベルとすることができ、消費電力及び発熱を抑制することが可能な駆動回路を提供する。
【解決手段】
本発明の一態様にかかるデータ線駆動回路２５は、奇数列のデータ線１４に正極階調電圧を供給し偶数列のデータ線１５に負極階調電圧を供給する第１の動作と、奇数列のデータ線１４に負極階調電圧を供給し偶数列のデータ線１５に正極階調電圧を供給する第２の動作とを順次切り替える切り替え部１７と、第１の動作と第２の動作との間の切り替え期間に、隣接する奇数列のデータ線１４と偶数列のデータ線１５ペア間を短絡し、互いに短絡されたデータ線ペアを複数形成する、複数の短絡スイッチ１１と、複数のデータ線ペアのそれぞれに対応して設けられ、対応するデータ線ペアと共通ノード２１とをそれぞれ短絡する、複数の共通ノード接続スイッチ１０とを備える。
【選択図】 図１

Description

本発明は、液晶表示装置などの複数の電極を有する表示装置の駆動回路、駆動方法及びこれを用いた表示装置に関する。
近年、高度な映像・情報化社会の進展やマルチメディアシステムの普及に伴い、液晶表示装置などのフラット表示装置の重要性はますます増大している。液晶表示装置は、低消費電力・薄型・軽量などの利点を有することから、携帯端末機器などの表示装置として幅広く応用されている。
液晶表示装置は、画像表示を行う液晶パネルと、この液晶パネルを駆動するための駆動回路とを備えている。アクティブマトリックスタイプの液晶パネルは、素子基板と、対向基板と、これら両基板の間に挟持された液晶とを備えている。素子基板上には、水平方向に走査線、垂直方向にデータ線がそれぞれ形成され、走査線及びデータ線の間にマトリクス状に複数の画素電極が形成されている。走査線とデータ線の交差点付近にはＴＦＴ（Thin Film Transistor）などのアクティブ素子が設けられている。ＴＦＴのゲート電極が走査線に、ソース電極がデータ線に、ドレイン電極が画素電極に、それぞれ接続される。
走査線には走査線駆動回路が、データ線にはデータ線駆動回路がそれぞれ接続される。走査線駆動回路によって走査線を上から下に向かって順次走査することにより、アクティブ素子を介して、データ線駆動回路から画素電極に電圧を印加する。一方、対向基板上には、画素電極に対向するコモン電極が形成されている。このコモン電極には、コモン電極駆動回路により適切な電圧が与えられる。したがって、液晶には、画素電極とコモン電極との電位差に相当する電圧が印加される。液晶表示装置は、液晶に印加する電圧を変化させることにより、液晶の配列を変化させ、透過率を変化させることによって階調表示を行う。
一般的に、表示画質の劣化を防止するため、データ線からＴＦＴを介して画素電極に印加する電圧(以下、画素電圧とする)の極性を所定の期間毎に反転させている。例えば、画素ごとに画素電圧の極性を変えるドット反転駆動などの交流駆動方式が用いられる。このような交流駆動方式を用いる場合、コモン電極に対して正又は負の電圧を交互に印加するため、多くの電力が消費される。そこで、極性反転時にデータ線の電圧を中間レベルにし、消費電力を抑制する技術が開示されている（例えば、特許文献１及び２参照）。
特許文献１には、極性反転時に全てのデータ線をマルチプレクサにより、共通ノードに短絡し、共通ノードに接続された外部記憶コンデンサによりそれぞれのデータ線の電位を中間レベル（コモン電極電圧）にする駆動回路が開示されている。また、Ｖライン反転の場合は、外部記憶コンデンサを設けず、全てのデータ線をそれぞれマルチプレクサにより共通ノードに接続し、それぞれのデータ線の電位を中間レベル付近にする駆動回路についても開示されている。
特許文献２には、極性反転時に隣り合うデータ線同士を一時的に短絡させ、それぞれの電位を互いに打ち消させて中間レベル付近に平均化する駆動回路が開示されている。また、特許文献２には、全てのデータ線間を短絡し、これをコモン電極電圧供給源に接続することによって、全てのデータ線の電圧を中間レベルにする駆動回路についても開示されている。
特表平９−５０４３８９号公報 特開平１１−９５７２９号公報
しかしながら、上記の駆動回路には、以下のような問題点がある。特許文献１に記載の駆動回路では、極性反転時に、外部コンデンサによってデータ線の電圧を中間レベルにしている。このため、余分に外付け部品が増え、コスト増につながるという問題を有している。また、外部コンデンサを設けない場合においては、平均化のためにデータ線同士を短絡する経路としてスイッチ２つ分のオン抵抗がつくため、時定数が大きくなりデータ線の電圧を中間レベル付近にするスピードが遅くなる。これにより、効率よくデータ線の電圧を中間レベルにすることができず、消費電力の増大につながる。また、データ線を短絡する際、スイッチ２つ分のオン抵抗による熱が発生する。
また、特許文献２に記載の駆動回路では、極性反転時に、隣り合うデータ線ペア間を短絡させてデータ線の電圧を平均化し、中間レベル付近にしている。このため、隣り合うデータ線ペアのそれぞれの画素電圧によって平均化される電圧が決まる。したがって、隣り合うデータ線のペアごとに平均化される電圧が異なる場合がある。これにより、輝度のバラツキなどの表示特性の劣化が懸念される。また、平均化される電圧の理想値はコモン電極電圧であるが、上記のようにデータ線のペアごとに平均化すると、平均化される電圧値は隣り合うデータ線それぞれの電圧に依存するため、平均化される電圧がコモン電極電圧付近になるとは限らない。平均化された電圧がコモン電極電圧からずれた場合、書き込む電位の幅が大きくなり、消費電力が増大し、熱の発生につながるおそれがある。また、全てのデータ線間をスイッチを介して短絡しコモン電極電圧供給源に接続する場合、スイッチを設けた分だけオン抵抗がつくため、時定数が大きくなり、データ線の電圧を中間レベルにするスピードが遅くなるという問題がある。
本発明にかかる駆動回路の一態様は、階調電圧を伝送する複数のデータ線を有する表示パネルを反転駆動する駆動回路であって、第１のデータ線群に正極階調電圧を供給し第２のデータ線群に負極階調電圧を供給する第１の動作と、前記第１のデータ線群に負極階調電圧を供給し前記第２のデータ線群に正極階調電圧を供給する第２の動作とを順次切替える切り替えスイッチと、前記第１の動作と前記第２の動作との間の切り替え期間に、それぞれが前記第１のデータ線群内のデータ線と前記第２のデータ線群内のデータ線とを短絡し、互いに短絡されたデータ線群を複数形成する、複数の短絡スイッチと、前記複数のデータ線群のそれぞれに対応して設けられ、対応するデータ線群と共通ノードとをそれぞれ短絡する、複数の共通ノード接続スイッチとを備えるものである。このような構成を有することによって、極性の反転するデータ線群ごとに短絡されているため、データ線群内の電圧の平均化ができる。また、平均化のためにデータ線を短絡する経路には、最低でスイッチ１つ分のオン抵抗のみが存在するため、時定数の増加を防止でき、データ線の電圧を中間レベルにするスピードを早くすることができ、スイッチのオン抵抗による発熱を低減することができる。さらに、データ線群ごとにそれぞれ共通の共通ノードに接続されるため、データ線群同士の電圧を平均化することができる。
本発明にかかる表示装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線のそれぞれと前記複数のデータ線のそれぞれと間に形成された複数の画素電極とその画素電極に対向配置されたコモン電極とを有する表示パネルと、上記の駆動回路とを備えるものである。このような構成を有することによって、データ線群ごとにそれぞれ共通の共通ノードに接続されるため、データ線群同士の電圧が平均化され、表示特性の劣化を抑制することができる。
本発明にかかる駆動方法の一態様は、基準電圧に対する正極階調電圧と負極階調電圧とを出力し、表示パネルを反転駆動する方法であって、データ線のそれぞれの出力を、正極階調電圧と負極階調電圧との間で周期的に切り替え、前記データ線出力の切り替えの前に、正極階調電圧を出力したデータ線と負極階調電圧を出力したデータ線とを短絡し、互いに短絡されたデータ線からなるデータ線群を複数形成し、前記複数のデータ線群のそれぞれに対応して設けられた共通ノード接続スイッチを使用して、各データ線群と共通ノードとをそれぞれ短絡する。これによって、極性の反転するデータ線群ごとに短絡されているため、データ線群間の電圧の平均化ができる。また、平均化のためにデータ線を短絡する経路には、最低でスイッチ１つ分のオン抵抗のみが存在するため、時定数の増加を防止でき、データ線の電圧を中間レベルにするスピードを早くすることができる。さらに、データ線群ごとにそれぞれ共通の共通ノードに接続されるため、データ線群同士の電圧を平均化することができる。
このとき、短絡スイッチをオン抵抗が低いスイッチで、共通ノード接続スイッチを短絡スイッチと比較してオン抵抗が高いスイッチで構成することができる。短絡スイッチをオン抵抗が低いスイッチで構成することにより、電位差が大きいデータ線間を短絡する際のスイッチのオン抵抗による発熱を低減することができる。また、共通ノード接続スイッチは、データ線群間を平均化するために設けられており、データ線群間の電位差は小さい。このため、共通ノード接続スイッチとして短絡スイッチと比較してオン抵抗の高いスイッチを用いても、スイッチのオン抵抗による発熱にはほとんど影響しない。
本発明によれば、高速にデータ線の電圧を中間レベルとすることができ、消費電力を抑制し、スイッチのオン抵抗による発熱を低減することが可能な駆動回路及び表示装置を提供することができる。また、表示特性の劣化を抑制することが可能な表示装置を提供することができる。
実施の形態１．
図１を参照して、本発明の実施の形態１にかかる表示装置について説明する。ここでは、表示装置の一例として、アクティブマトリクスタイプの液晶表示装置について説明する。また、本実施形態ではドット反転駆動方式を用いている。図１は、本実施の形態にかかる液晶表示装置の構成を示す概略図である。本実施の形態にかかる液晶表示装置は、液晶パネル２２とデータ線駆動回路２５とを有している。なお、図１においては、走査信号を供給する走査線駆動回路、液晶パネル２２の背面から面状光を照射するバックライトなどの図示は省略している。また、ここでは簡略化して、１行８列の画素を図示している。
なお、データ線駆動回路２５を外部から液晶パネル２２に接続する構成としてもよく、ＴＦＴアレイ基板上に形成し、全てのデータ線に接続可能に設けるようにしてもよい。
液晶パネル２２は、複数の画素から構成される表示領域を有し、画像の表示を行う。液晶パネル２２は、ＴＦＴ（Thin Film Transistor）アレイ基板（不図示）と対向配置される対向基板（不図示）との間に液晶を挟持した構成を有している。ＴＦＴアレイ基板には、水平方向に走査線１６、垂直方向にデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄがそれぞれ形成されており、走査線１６とデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄの交差点付近にはＴＦＴ１２ａ〜１２ｈがそれぞれ設けられている。ここでは、奇数列のデータ線を１４ａ〜１４ｄで示し、偶数列のデータ線を１５ａ〜１５ｄで示す。また、走査線１６とデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄとの間には、マトリクス状に配置された複数の画素電極が形成されている。ＴＦＴのゲートが走査線１６に、ソースがデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄに、ドレインが画素電極に、それぞれ接続される。
一方、対向基板上にはコモン電極及びＲ（赤）、Ｇ（緑）Ｂ（青）のカラーフィルタが形成されている。コモン電極は、実際には画素電極と対向するように対向基板の略全面に形成される透明電極である。各走査線１６には走査信号が供給され、各走査信号によって選択された１つの走査線１６に接続されているすべてのＴＦＴ１２ａ〜１２ｈが同時にオンとなる。そして、各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄに階調電圧が供給され、画素電極に階調電圧に応じた電荷が蓄積される。
階調電圧が書き込まれた画素電極とコモン電極との電位差に応じて、画素電極とコモン電極間の液晶の配列が変化する。これによって、バックライト（不図示）から入射される光の透過量を制御する。液晶パネル２２の各画素は、透過する光量に応じた色の濃淡とＲＧＢいずれかの色表示によりさまざまな色合いの表示を行う。なお、モノクロ表示の場合は、カラーフィルタを設けなくてもよい。
図１においては、画素電極とコモン電極間に挟持される液晶の容量を１３ａ〜１３ｆで示す。したがって、液晶容量１３ａ〜１３ｆの一方はＴＦＴのドレイン電極（画素電極）、他方はコモン電極に接続されることとなる。
本実施形態では、ドット反転駆動方式を用いた例を示している。データ線ごとに画素電極に供給される表示信号の極性は交互に反転すると共に、走査線１６ごとに反転している。そして、各表示信号の極性は、１フレームごとに切り替えられる。ここで、極性が「正（＋）」の状態とは、データ線から供給される表示信号の電位が基準電位としてのコモン電極電位を越える状態のことであり、「負（−）」の状態とはコモン電極電位を下回る状態とする。
本発明において注目すべき点は、データ線駆動回路２５である。以下、データ線駆動回路２５について図を参照して詳細に説明する。データ線駆動回路２５は、外部から供給された表示信号に基づいて、上述の階調電圧を生成する。データ線駆動回路２５は、広く知られているように、シフトレジスタ回路、ラッチ回路などを有しているが、ここでは省略している。上述のようなドット反転駆動を行う場合、データ線駆動回路２５に入力される表示信号として正極用信号と負極用信号とをそれぞれ入力するようにする。あるいは、正極用と負極用の表示信号を共通の信号とし、ラッチ回路において切り替えるようにしてもよい。
本実施の形態におけるデータ線駆動回路２５は、正極用階調電圧発生回路２３、負極用階調電圧発生回路２４、正極用ＤＡ変換回路（以下、正極用ＤＡＣとする）１ａ〜１ｄ、負極用ＤＡ変換回路（以下、負極用ＤＡＣとする）２ａ〜２ｄ、切り替え部１７、バッファ部１８、出力スイッチ部１９、出力短絡部２０、共通ノード２１を備える。階調電圧生成回路２３、２４の出力側には、ＤＡＣ１ａ〜１ｄ、２ａ〜２ｄが設けられる。また、ＤＡＣ１ａ〜１ｄ、２ａ〜２ｄの出力側には切り替え部１７が設けられ、その出力側にはバッファ部１８が設けられる。そして、バッファ部１８の出力側には出力スイッチ部１９が設けられ、出力スイッチ部１９の出力側には出力短絡部２０が設けられる。
正極用階調電圧発生回路２３は正極用階調電圧を生成し、正極用ＤＡＣ１ａ〜１ｄに供給する。また、負極用階調電圧発生回路２４は負極用階調電圧を生成し、負極用ＤＡＣ２ａ〜２ｄに供給する。
正極用ＤＡＣ１ａ〜１ｄは、正極用階調電圧発生回路２３から入力される正極用階調電圧の中から、外部から入力される正極用信号に対応した正極用階調電圧を選択し、切り替え部１７に出力する。また、負極用ＤＡＣ２ａ〜２ｄは、負極用階調電圧発生回路２４から入力される負極用階調電圧の中から、外部から入力される負極用信号に対応した負極用階調電圧を選択し、切り替え部１７に出力する。切り替え部１７は、正極用ＤＡＣ１ａ〜１ｄから入力される正極用階調電圧を奇数列のデータ線１４ａ〜１４ｄ（第１のデータ線群）又は偶数列のデータ線１５ａ〜１５ｄ（第２のデータ線群）に出力するようにスイッチの切り替えを行う。また、切り替え部１７は、負極用ＤＡＣ２ａ〜２ｄから入力される負極用階調電圧を奇数列のデータ線１４ａ〜１４ｄ又は偶数列のデータ線１５ａ〜１５ｄに出力するようにスイッチの切り替えを行う。
切り替え部１７は、正極用ＤＡＣ１ａ〜１ｄからの階調電圧を奇数列のデータ線１４ａ〜１４ｄに供給するときにオンとなる第１のスイッチ３ａ〜３ｄと、偶数列のデータ線１５ａ〜１５ｄに供給するときにオンとなる第２のスイッチ４ａ〜４ｄとを有している。また、切り替え部１７は、負極用ＤＡＣ２ａ〜２ｄからの階調電圧を奇数列のデータ線１４ａ〜１４ｄに供給するときにオンとなる第３のスイッチ５ａ〜５ｄと、偶数列のデータ線１５ａ〜１５ｄに供給するときにオンとなる第４のスイッチ６ａ〜６ｄとを有している。
バッファ部１８は、入力される各階調電圧を出力スイッチ部１９に出力する。バッファ部１８には、各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄに対応して１つずつバッファ７ａ〜７ｈが設けられている。バッファ７ａ〜７ｈの出力側には、出力スイッチ部１９が設けられている。出力スイッチ部１９には、各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄに対応して１つずつ出力スイッチ８ａ〜８ｄ、９ａ〜９ｄが設けられている。出力スイッチ８ａ〜８ｄ、９ａ〜９ｄがオンとなることによって、液晶パネル２２の各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄに表示信号に対応した階調電圧が供給される。ここで、奇数列のデータ線１４ａ〜１４ｄに対応する奇数列の出力スイッチを８ａ〜８ｄとし、偶数列のデータ線１５ａ〜１５ｄに対応する奇数列の出力スイッチを９ａ〜９ｄとする。
また、出力スイッチ部１９の出力側には、出力短絡部２０が備えられている。出力短絡部２０には、隣り合う奇数列のデータ線１４と偶数列のデータ線１５のペアごとに短絡スイッチ１１が設けられる。具体的には、例えば、１列目（奇数列）のデータ線１４ａと２列目（偶数列）のデータ線１５ａとの間に、これら両データ線間を短絡する短絡スイッチ１１ａが設けられる。また、隣り合う３列目（奇数列）のデータ線１４ｂと４列目（偶数列）のデータ線１５ｂとの間に、これら両データ線間を短絡する短絡スイッチ１１ｂが設けられる。同様に、５列目（奇数列）のデータ線１４ｃと６列目（偶数列）のデータ線１５ｃとの間に短絡スイッチ１１ｃが設けられ、また、７列目（奇数列）のデータ線１４ｄと８列目（偶数列）のデータ線１５ｄとの間に短絡スイッチ１１ｄが設けられる。
また、出力短絡部２０には、共通ノード接続スイッチ１０ａ〜１０ｄが設けられている。本実施の形態においては、共通ノード接続スイッチ１０ａの一方が１列目のデータ線１４ａに、他方が共通ノード２１に接続されている。ここで、共通ノード２１は連続した配線で形成され、また、電気的に浮いた状態（フローティング）となっている。また、共通ノード接続スイッチ１０ｂの一方が３列目のデータ線１４ｂに、他方が共通ノード２１に接続されている。共通ノード接続スイッチ１０ｃの一方は６列目のデータ線１５ｃに、他方が共通ノード２１に接続されている。さらに、共通ノード接続スイッチ１０ｄの一方は８列目のデータ線１５ｄに、他方が共通ノード２１に接続されている。したがって、本実施の形態においては、１列目から８列目までのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄの８出力を１単位として、奇数列目のデータ線１４と共通ノード２１を短絡する２つのスイッチ１０ａ、１０ｂと、偶数列目のデータ線１５と共通ノード２１を短絡する２つのスイッチ１０ｃ、１０ｄとが設けられる。すなわち、共通ノード接続スイッチ１０は、各データ線１４、１５のペアごとに１つずつ共通ノード２１に接続するために設けられる。共通ノード接続スイッチ１０は、各ペアに対して一つ設けられており、ペアの一方のみに接続されている。従って、データ線ペアは単一の共通ノード接続スイッチ１０によって共通ノード２１に接続される。
図２に、出力短絡部２０中の共通ノード接続スイッチ１０及び短絡スイッチ１１をＭＯＳトランジスタで構成した場合の一例を示す。図２に示すように、共通ノード接続スイッチ１０は、ゲート電極３４、共通ノード接続用コンタクト３５、データ線接続用コンタクト２９、ドレイン領域３１、ソース領域３２から構成される。また、短絡スイッチ１１は、ゲート電極３４、データ線接続用コンタクト２９、３０、ソース領域３２、ドレイン領域３３から構成される。すなわち、共通ノード接続スイッチ１０と短絡スイッチ１１とを隣接配置し、ソース領域３２を共通化させることができる。これにより、共通ノード接続スイッチ１０と短絡スイッチ１１とを、小面積でレイアウトできる。
ここで、上述のデータ線駆動回路２５の動作について図３を参照して説明する。図３は、本実施の形態にかかるデータ線駆動回路２５を用いてドット反転駆動を行った場合のタイミングチャートを示す図である。図３において、出力スイッチ８ａ〜８ｄ、９ａ〜９ｄ、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄはＳＴＢに同期した信号により制御される。また、バッファ７ａ〜７ｈに正極用ＤＡＣ１ａ〜１ｄ又は負極用ＤＡＣ２ａ〜２ｄを接続するために、第１のスイッチ３ａ〜３ｄ、第２のスイッチ４ａ〜４ｄ、第３のスイッチ５ａ〜５ｄ、第４のスイッチ６ａ〜６ｄはＰＯＬに同期した信号により制御される。Ｖ２ｎ−１は奇数列のデータ線１４ａ〜１４ｄに出力される階調電圧（以下、奇数出力とする）の波形を示し、Ｖ２ｎは偶数列のデータ線１５ａ〜１５ｄに出力される階調電圧（以下、偶数出力とする）の波形を示している。なお、図３においては、説明のため、各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄに供給する階調電圧を等しいものとしている。
図３に示すように、本実施の形態においては、通常の表示動作を行う（正極又は負極の階調電圧を出力する）階調電圧出力期間と、中間レベル（コモン電極電圧Ｖｃｏｍ）付近の電圧を出力する切り替え期間が繰り返し交互に設けられる。階調電圧出力期間は、奇数列のデータ線１４ａ〜１４ｄに正極の階調電圧が供給され偶数列１５ａ〜１５ｄに負極の階調電圧が供給される第１階調電圧出力期間と、奇数列のデータ線１４ａ〜１４ｄに負極の階調電圧が供給され偶数列１５ａ〜１５ｄに正極の階調電圧が供給される第２階調電圧出力期間とがあり、第１階調電圧出力期間と第２階調電圧出力期間とが交互に設けられる。また、第１階調電圧出力期間と第２階調電圧出力期間との間には、切り替え期間が設けられる。すなわち、切り替え期間は、出力する階調電圧の極性が変わるたびに設けられる。ここでは、ＳＴＢ信号がローレベルの期間を階調電圧出力期間とし、ハイレベルの期間を切り替え期間とする。
図３に示すように、ＰＯＬが立ち上がりハイレベルとなると、第１のスイッチ３ａ〜３ｄ及び第４のスイッチ６ａ〜６ｄがオンとなり、第２のスイッチ２ａ〜２ｄ及び第３のスイッチ５ａ〜５ｄがオフとなる。これにより、正極用ＤＡＣ１ａはバッファ７ａに接続され、負極用ＤＡＣ２ａはバッファ７ｂに接続される。すなわち、奇数列のデータ線１４ａ〜１４ｄに接続されるＤＡＣが、負極用ＤＡＣ２ａ〜２ｄから正極用ＤＡＣ１ａ〜１ｄに切り替わる。また、偶数列のデータ線１５ａ〜１５ｄに接続されるＤＡＣが、正極用ＤＡＣ１ａ〜１ｄから負極用ＤＡＣ２ａ〜２ｄに切り替わる。
ＰＯＬの立ち上がりと同時にＳＴＢが立ち上がりハイレベルとなると、出力スイッチ８ａ〜８ｄ、９ａ〜９ｄはオフとなり、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄがオンとなる。これにより、バッファ７ａ〜７ｈと各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄとは切り離される。そして、奇数列目のデータ線１４と偶数列目のデータ線１５のペアがそれぞれ短絡スイッチ１１を介して短絡する。例えば、１列目のデータ線１４ａは、２列目のデータ線１５ａと短絡スイッチ１１ａを介して短絡する。
また、それぞれの奇数列目のデータ線１４と偶数列目のデータ線１５ペアは、共通ノード接続スイッチ１０を介して共通ノード２１に接続される。例えば、１列目のデータ線１４ａと２列目のデータ線１５ａのペアは、１列目のデータ線１４ａに設けられた共通ノード接続スイッチ１０ａを介して共通ノード２１に接続される。これにより、全てのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄは短絡され、それぞれの電位を互いに打ち消させて中間レベル（Ｖｃｏｍ電圧）付近に平均化される（切り替え期間）。
このとき、共通ノード接続スイッチ１０ａ〜１０ｄがオンするタイミングは、短絡スイッチ１１ａ〜１１ｄがオンするタイミングより遅いタイミングでオンすることが好ましい。短絡スイッチ１１ａ〜１１ｄを先にオンとすることにより、隣り合うデータ線を平均化する際に、スイッチ１つ分のオン抵抗のみが短絡経路中に存在することとなる。具体的には、負極用階調電圧を保持していた１列目のデータ線１４ａと、正極用階調電圧を保持していた２列目のデータ線１５ａとをそれぞれ平均化する場合のように、電位差が大きいデータ線間の電圧を平均化するときに、短絡スイッチ１１ａのスイッチ１つ分のオン抵抗で平均化することができる。これにより、スイッチのオン抵抗による発熱を低減することができる。
また、短絡スイッチ１１ａ〜１１ｄをオン抵抗が低いスイッチで、共通ノード接続スイッチ１０ａ〜１０ｄを短絡スイッチ１１ａ〜１１ｄと比較してオン抵抗が高いスイッチで構成することができる。短絡スイッチ１１ａ〜１１ｄをオン抵抗が低いスイッチで構成することにより、電位差が大きいデータ線ペア間を短絡する際のスイッチのオン抵抗による発熱を低減することができる。また、上記のように、共通ノード接続スイッチ１０ａ〜１０ｄがオンするタイミングが、短絡スイッチ１１ａ〜１１ｄがオンするタイミングより遅いタイミングでオンする場合、共通ノード接続スイッチ１０ａ〜１０ｄは、短絡スイッチ１１ａ〜１１ｄにより短絡されたデータ線群間を平均化することとなる。このため、データ線ペア間の電位差は小さい。従って、共通ノード接続スイッチ１０ａ〜１０ｄとして短絡スイッチ１１ａ〜１１ｄと比較してオン抵抗の高いスイッチを用いても、スイッチのオン抵抗による発熱にはほとんど影響しない。
そして、短絡スイッチ１１ａ〜１１ｄをオンとした後に、共通ノード接続スイッチ１０ａ〜１０ｄをオンとすることにより、データ線ペアごとにばらついた電圧を平均化することができる。具体的には、それぞれ平均化された奇数列のデータ線１４ａ〜１４ｄと偶数列のデータ線１５ａ〜１５ｄとのデータ線ペアの電圧を平均化する場合のように、電位差が小さいデータ線ペア間の電圧を平均化するときに、共通ノード接続スイッチ１０ａを介して共通ノード２１に接続し、全てのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄの電圧を平均化することができる。これにより、スイッチのオン抵抗による発熱を低減することができる。
次に、ＳＴＢが立ち下がりローレベルとなると、出力スイッチ８ａ〜８ｄ、９ａ〜９ｄはオンとなり、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄがオフとなる。これにより、バッファ７ａ〜７ｈから、所定の極性の階調電圧がそれぞれのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄに出力される。例えば、１列目のデータ線１４ａには、バッファ７ａから出力される正極用信号に対応した階調電圧が供給される。また、２列目のデータ線１５ａには、バッファ７ｂから出力された負極用信号に対応した階調電圧が供給される（第１階調電圧供給期間）。
そして、ＰＯＬが立ち下がりローレベルとなると、第１のスイッチ３ａ〜３ｄ及び第４のスイッチ６ａ〜６ｄがオフとなり、第２のスイッチ２ａ〜２ｄ及び第３のスイッチ５ａ〜５ｄがオンとなる。これにより、奇数列のデータ線１４ａ〜１４ｄに接続されるＤＡＣが、正極用ＤＡＣ２ａ〜２ｄから負極用ＤＡＣ１ａ〜１ｄに切り替わる。また、偶数列のデータ線１５ａ〜１５ｄに接続されるＤＡＣが、負極用ＤＡＣ１ａ〜１ｄから正極用ＤＡＣ２ａ〜２ｄに切り替わる。例えば、正極用ＤＡＣ１ａはバッファ７ｂに接続され、負極用ＤＡＣ２ａはバッファ７ａに接続される。
ＰＯＬの立ち下がりと同時にＳＴＢが立ち上がりハイレベルとなると、出力スイッチ８ａ〜８ｄ、９ａ〜９ｄはオフとなり、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄがオンとなる。これにより、バッファ７ａ〜７ｈと各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄとは切り離される。そして、奇数列目のデータ線１４と偶数列目のデータ線１５のペアがそれぞれ短絡スイッチ１１を介して短絡する。例えば、１列目のデータ線１４ａは、２列目のデータ線１５ａと短絡スイッチ１１ａを介して短絡する。
また、それぞれの奇数列目のデータ線１４と偶数列目のデータ線１５ペアは、共通ノード接続スイッチ１０を介して共通ノード２１に接続される。例えば、１列目のデータ線１４ａと２列目のデータ線１５ａのペアは、１列目のデータ線１４ａに設けられた共通ノード接続スイッチ１０ａを介して共通ノード２１に接続される。これにより、全てのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄは短絡され、それぞれの電位を互いに打ち消させて中間レベル（Ｖｃｏｍ電圧）付近に平均化される（切り替え期間）。
このとき、上述したように、共通ノード接続スイッチ１０ａ〜１０ｄがオンするタイミングは、短絡スイッチ１１ａ〜１１ｄがオンするタイミングより遅いタイミングでオンすることが好ましい。これにより、スイッチのオン抵抗による発熱を低減することができる。
次に、ＳＴＢが立ち下がりローレベルとなると、出力スイッチ８ａ〜８ｄ、９ａ〜９ｄはオンとなり、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄがオフとなる。これにより、バッファ７ａ〜７ｈから、所定の極性の階調電圧がそれぞれのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄに出力される。例えば、１列目のデータ線１４ａには、バッファ７ｂから出力される負極用信号に対応した階調電圧が供給される。また、２列目のデータ線１５ａには、バッファ７ａから出力された正極用信号に対応した階調電圧が供給される（第２階調電圧出力期間）。
このように、ＰＯＬによって出力される奇数出力Ｖ２ｎ−１及び偶数出力Ｖ２ｎの極性が切り替わるごとに、全てのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄの電圧を中間レベル付近に平均化することができる。したがって、各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄに階調電圧を供給するときには、中間レベルから所定の階調電圧となるように電荷を供給すればよく、バッファ７ａ〜７により画素電極に供給する電荷が削減される。すなわち、階調電圧の書き込みの際に、バッファ７ａ〜７ｈによって書き込む電位変化の幅を小さくすることができる。これにより、ドット反転時の消費電力を削減することができる。
また、上述したように、奇数列のデータ線１４ａ〜１４ｄと偶数列のデータ線１５ａ〜１５ｄのペアは、スイッチ１１ａ〜１１ｄによってそれぞれ短絡される。これにより、従来の駆動回路のように、外部コンデンサなどの外付け部品の増加を抑制できる。また、奇数列のデータ線１４ａ〜１４ｄと偶数列のデータ線１５ａ〜１５ｄのペアはスイッチ１０ａ〜１０ｄにより共通ノード２１に接続され、共通ノード２１を介して全データ線１４ａ〜１４ｄ、１５ａ〜１５ｄは短絡される。これにより、隣り合うデータ線ペア間を短絡させてデータ線の電圧の平均化を行うときに発生していた、輝度のバラツキなどの表示特性の劣化を防止することができる。また、各データ線ペアは単一の共通ノード接続スイッチで共通ノード２１に短絡されるので、スイッチのオン抵抗による時定数の増加を抑制でき、データ線の電圧を中間レベルにするスピードが遅くなるという問題を軽減することができる。さらに、データ線のペア間を短絡するスイッチ１１ａ〜１１ｄと共通ノード２１に接続するためのスイッチ１０ａ〜１０ｄのタイミングをずらすことにより、発熱を低減することができる。
なお、データ線のペア間を短絡するスイッチ１１ａ〜１１ｄと共通ノードに接続するためのスイッチ１０ａ〜１０ｄは同じタイミングで短絡させても構わない。
なお、データ線が短絡される際、正の電圧となっているデータ線と負の電圧となっているデータ線の間で、それぞれの電圧を打ち消すために電荷が移動する。ここで、配線容量、配線抵抗が大きいデータ線の場合、必ずしも、切り替え期間（ＳＴＢがハイレベルの期間）に中間レベル付近に電圧が達しきらない場合がある。電荷が移動するスピードは時定数τ＝ＣＲで決定される。したがって、奇数列のデータ線１４ａ〜１４ｄと偶数列のデータ線１５ａ〜１５ｄを短絡するスイッチのオン抵抗は小さいことが好ましい。
実施の形態２．
図４を参照して、本発明の実施の形態２にかかる表示装置について説明する。図４は、本実施の形態にかかる液晶表示装置の構成を示す概略図である。本実施の形態にかかる液晶表示装置は、液晶パネル２２とデータ線駆動回路２５とを有している。図４において、図１と同様の構成要素には同一の符号を付し、重複説明は省略する。なお、図４においては、走査信号を供給する走査線駆動回路、液晶パネル２２の背面から面状光を照射するバックライトなどの図示は省略している。また、ここでは簡略化して、１行８列の画素を図示している。本実施の形態において、実施の形態１と異なる点は、データ線駆動回路２５中のバッファ部と切り替え部の配置であり、具体的には、切り替え部とバッファ部とが逆に配置されている。
本実施の形態におけるデータ線駆動回路２５は、実施の形態１と同様に、正極用階調電圧発生回路２３、負極用階調電圧発生回路２４、正極用ＤＡＣ１ａ〜１ｄ、負極用ＤＡＣ２ａ〜２ｄ、切り替え部２６、バッファ部１８、出力短絡部２０、共通ノード２１を備える。階調電圧生成回路２３、２４の出力側には、ＤＡＣ１ａ〜１ｄ、２ａ〜２ｄが設けられる。また、ＤＡＣ１ａ〜１ｄ、２ａ〜２ｄの出力側にはバッファ部１８が設けられ、その出力側には切り替え部２６が設けられる。また切り替え部２６の出力側には、出力短絡部２０が設けられる。
バッファ部１８には、各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄに対応して１つずつバッファ７ａ〜７ｈが設けられている。バッファ７ａ、７ｃ、７ｅ、７ｇには、正極用ＤＡＣ１ａ〜１ｄが接続されている。したがって、バッファ７ａ、７ｃ、７ｅ、７ｇには、正極用階調電圧のみが供給されることとなる。また、バッファ７ｂ、７ｄ、７ｆ、７ｈには、負極用ＤＡＣ２ａ〜２ｄが接続されている。したがって、バッファ７ｂ、７ｄ、７ｆ、７ｈには、負極用階調電圧のみが供給されることとなる。すなわち、バッファ７を正極用、負極用と分けることができる。本実施の形態においては、区別するために、バッファ７ａ、７ｃ、７ｅ、７ｇを正極用バッファ７Ａと呼び、バッファ７ｂ、７ｄ、７ｆ、７ｈを負極用バッファ７Ｂと呼ぶこととする。
バッファ７ａ〜７ｈの出力側には、切り替え部１７のストレートスイッチ２７ａ〜２７ｈ、クロススイッチ２８ａ〜２８ｈが設けられる。ここでは、各スイッチ２７、２８の後にａ〜ｈの符号を付し、バッファ７ａ〜７ｈから出力される階調電圧をそれぞれ伝送するスイッチとして示している。例えば、ストレートスイッチ２７ａ及びクロススイッチ２８ａが、バッファ７ａから出力される正極用階調電圧を伝送する。また、ストレートスイッチ２７ｂ及びクロススイッチ２８ｂが、バッファ７ｂから出力される負極用階調電圧を伝送する。
具体的には、ストレートスイッチ２７ａは、バッファ７ａから出力される正極用階調電圧を１列目のデータ線１４ａに供給するときにオンとなる。また、クロススイッチ２８ａは、バッファ７ａから出力される正極用階調電圧を２列目のデータ線１５ａに供給するときにオンとなる。また、ストレートスイッチ２７ｂは、バッファ７ｂから出力される負極用階調電圧を２列目のデータ線１５ａに供給するときにオンとなる。また、クロススイッチ２８ｂは、バッファ７ｂから出力される負極用階調電圧を１列目のデータ線１４ａに出力するときにオンとなる。
また、切り替え部２６の出力側には、出力短絡部２０が備えられている。出力短絡部２０には、実施の形態１と同様に、隣り合う奇数列のデータ線１４と偶数列のデータ線１５のペアごとに短絡スイッチ１１が設けられる。具体的には、隣り合う１列目（奇数列）のデータ線１４ａと２列目（偶数列）のデータ線１５ａとを短絡する短絡スイッチ１１ａが設けられる。また、隣り合う３列目（奇数列）のデータ線１４ｂと４列目（偶数列）のデータ線１５ｂとを短絡する短絡スイッチ１１ｂが設けられる。５列目（奇数列）のデータ線１４ｃと６列目（偶数列）のデータ線１５ｃとを短絡する短絡スイッチ１１ｃが設けられ、また、７列目（奇数列）のデータ線１４ｄと８列目（偶数列）のデータ線１５ｄとを短絡する短絡スイッチ１１ｄが設けられる。
また、出力短絡部２０には、共通ノード接続スイッチ１０ａ〜１０ｄが設けられている。本実施の形態においては、共通ノード接続スイッチ１０ａの一方が１列目のデータ線１４ａに、他方が共通ノード２１に接続されている。また、共通ノード接続スイッチ１０ｂの一方が３列目のデータ線１４ｂに、他方が共通ノード２１に接続されている。共通ノード接続スイッチ１０ｃの一方は６列目のデータ線１５ｃに、他方が共通ノード２１に接続されている。さらに、共通ノード接続スイッチ１０ｄの一方は８列目のデータ線１５ｄに、他方が共通ノード２１に接続されている。したがって、本実施の形態においては、１列目から８列目までのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄの８出力中に、奇数列目のデータ線１４と共通ノード２１を短絡する２つのスイッチ１０ａ、１０ｂと、偶数列目のデータ線１５と共通ノード２１を短絡する２つのスイッチ１０ｃ、１０ｄとが設けられる。すなわち、共通ノード接続スイッチ１０は、各データ線１４、１５のペアごとに１つずつ共通ノード２１に接続するために設けられる。
ここで、本実施の形態のデータ線駆動回路２５の動作について、図５を参照して説明する。図５は、本実施の形態にかかるデータ線駆動回路２５を用いてドット反転駆動を行った場合のタイミングチャート及びデータ線の波形を示す図である。本実施の形態のデータ線駆動回路２５の動作としては、実施の形態１において説明したものと同様に、データ線に供給される階調電圧の極性が切り替わるごとに、各データ線の電圧を平均化し、中間レベルとする。
共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄは図５に示すＳＴＢに同期した信号により制御される。また、バッファ７ａ〜７ｈから出力される階調電圧を奇数列のデータ線１４、偶数列のデータ線１５に切り替え接続するために、ストレートスイッチ２７、クロススイッチ２８はＰＯＬに同期した信号により制御される。なお、本実施の形態においては、ＰＯＬ１がストレートスイッチ２７を制御する信号であり、ＰＯＬ２がクロススイッチ２８を制御する信号である。実施の形態２においては、実施の形態１において説明した出力スイッチ８、９を設けない構成としたため、各データ線１４、１５とバッファ７とを切り離すために、ストレートスイッチ２７及びクロススイッチ２８の両方をオフとする期間が必要となる。また、Ｖ２ｎ−１は奇数列のデータ線１４ａ〜１４ｄに出力される階調電圧（以下、奇数出力とする）の波形を示し、Ｖ２ｎは偶数列のデータ線１５ａ〜１５ｄに出力される階調電圧（以下、偶数出力とする）の波形を示している。なお、図５においては、説明のため、各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄに供給する階調電圧を等しいものとしている。
上述したように、本実施の形態においては実施の形態１と同様に、通常の表示動作を行う（正極又は負極の階調電圧を出力する）階調電圧出力期間と、中間レベル（コモン電極電圧Ｖｃｏｍ）付近の電圧を出力する切り替え期間が繰り返し交互に設けられる。階調電圧出力期間は、奇数列のデータ線１４ａ〜１４ｄに正極の階調電圧が供給され偶数列１５ａ〜１５ｄに負極の階調電圧が供給される第１階調電圧出力期間と、奇数列のデータ線１４ａ〜１４ｄに負極の階調電圧が供給され偶数列１５ａ〜１５ｄに正極の階調電圧が供給される第２階調電圧出力期間とがあり、第１階調電圧出力期間と第２階調電圧出力期間とが交互に設けられる。また、第１階調電圧出力期間と第２階調電圧出力期間との間には、切り替え期間が設けられる。すなわち、切り替え期間は、出力する階調電圧の極性が変わるたびに設けられる。ここでは、ＳＴＢ信号がローレベルの期間を階調電圧出力期間とし、ハイレベルの期間を切り替え期間とする。
図５に示すように、ＰＯＬ２が立ち上がりハイレベルとなると、クロススイッチ２８がオフとなる。ストレートスイッチ２７はオフ状態であるため、ストレートスイッチ２７及びクロススイッチ２８がともにオフとなる。これにより、バッファ７ａ〜７ｈと各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄとは切り離される。
ＰＯＬ２の立ち上がりと同時にＳＴＢが立ち上がりハイレベルとなると、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄがオンとなる。これにより、奇数列目のデータ線１４と偶数列目のデータ線１５のペアがそれぞれ短絡スイッチ１１を介して短絡する。例えば、１列目のデータ線１４ａは、２列目のデータ線１５ａと短絡スイッチ１１ａを介して短絡する。
また、それぞれの奇数列目のデータ線１４と偶数列目のデータ線１５ペアは、共通ノード接続スイッチ１０を介して共通ノード２１に接続される。例えば、１列目のデータ線１４ａと２列目のデータ線１５ａのペアは、１列目のデータ線１４ａに設けられた共通ノード接続スイッチ１０ａを介して共通ノード２１に接続される。これにより、全てのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄは短絡され、それぞれの電位を互いに打ち消させて中間レベル（Ｖｃｏｍ電圧）付近に平均化される（切り替え期間）。
次に、ＳＴＢが立ち下がりローレベルとなると、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄがオフとなる。また、ＳＴＢの立下りと同時にＰＯＬ１がたち下がりローレベルとなると、ストレートスイッチ２７がオンとなる。このとき、クロススイッチ２８はオフのままである。これにより、バッファ７ａ〜７ｈから、所定の極性の階調電圧がそれぞれのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄに出力される。例えば、１列目のデータ線１４ａには、バッファ７ａから出力される正極用信号に対応した階調電圧が供給される。また、２列目のデータ線１５ａには、バッファ７ｂから出力された負極用信号に対応した階調電圧が供給される（第１階調電圧供給期間）。
そして、ＰＯＬ１が立ち上がりハイレベルとなると、ストレートスイッチ２７がオフとなる。このとき、クロススイッチ２８もオフ状態のままである。これにより、バッファ７ａ〜７ｈと各データ線１４ａ〜１４ｄ、１５ａ〜１５ｄとは切り離される。また、ＰＯＬ１の立ち上がりと同時に、ＳＴＢが立ち上がりハイレベルとなると、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄがオンとなる。これにより、奇数列目のデータ線１４と偶数列目のデータ線１５のペアがそれぞれ短絡スイッチ１１を介して短絡する。例えば、１列目のデータ線１４ａは、２列目のデータ線１５ａと短絡スイッチ１１ａを介して短絡する。
また、それぞれの奇数列目のデータ線１４と偶数列目のデータ線１５ペアは、共通ノード接続スイッチ１０を介して共通ノード２１に接続される。例えば、１列目のデータ線１４ａと２列目のデータ線１５ａのペアは、１列目のデータ線１４ａに設けられた共通ノード接続スイッチ１０ａを介して共通ノード２１に接続される。これにより、全てのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄは短絡され、それぞれの電位を互いに打ち消させて中間レベル（Ｖｃｏｍ電圧）付近に平均化される（切り替え期間）。
次に、ＳＴＢが立ち下がりローレベルとなると、共通ノード接続スイッチ１０ａ〜１０ｄ、短絡スイッチ１１ａ〜１１ｄがオフとなる。また、ＳＴＢの立下りと同時にＰＯＬ２がたち下がりローレベルとなると、クロススイッチ２８がオンとなる。このとき、ストレートスイッチ２７はオフのままである。これにより、バッファ７ａ〜７ｈから、所定の極性の階調電圧がそれぞれのデータ線１４ａ〜１４ｄ、１５ａ〜１５ｄに出力される。例えば、１列目のデータ線１４ａには、バッファ７ｂから出力される負極用信号に対応した階調電圧が供給される。また、２列目のデータ線１５ａには、バッファ７ａから出力された正極用信号に対応した階調電圧が供給される（第２階調電圧出力期間）。
このように、実施の形態２のような構成とすることによって、実施の形態１において説明した効果と同様に、消費電力の低減、表示特性の劣化防止、中間レベルに達するまでの時間の短縮などといった効果が達成できる。これに加えて、バッファ７を正極用専用、負極用専用と分けることができるため、バッファ７の出力範囲を狭めることができ、バッファ７の面積を小さくすることができる。
なお、データ線駆動回路２５の出力短絡部２０における共通ノード接続スイッチ１０の配置位置としては、上述の例に限られない。ペアとなっている偶数列のデータ線１４、奇数列のデータ線１５のいずれに接続してもかまわない。図６、図７に他のデータ線駆動回路の共通ノード接続スイッチ１０の配置を示す。例えば、図６に示すように、共通ノード接続スイッチ１０ａ〜１０ｄの一方を、それぞれ奇数列のデータ線１４ａ〜１４ｄに接続し、他方を共通ノード２１と接続してもよい。また、図７に示すように、共通ノード接続スイッチ１０ａ〜１０ｄの一方を、それぞれ偶数列のデータ線１５ａ〜１５ｄに接続し、他方を共通ノード２１と接続することもできる。なお、図６、図７に示す構成要素以外の構成要素としては、実施の形態１あるいは実施の形態２のような構成とすることができる。
また、データ線駆動回路２５の出力短絡部２０における共通ノード接続スイッチ１０は、図８のように構成することもできる。図８は、他のデータ線駆動回路の共通ノード接続スイッチ１０の配置を示す図である。図８に示すように、データ線駆動回路２５の出力短絡部２０における共通ノード接続スイッチ１０は、ペアとなっている偶数列のデータ線１４、奇数列のデータ線１５のそれぞれに設けてもよい。すなわち、共通ノード接続スイッチ１０をデータ線ペアごとに１つ設けるのではなく、複数のデータ線のそれぞれに対応して設けてもよい。従って、複数のデータ線のそれぞれは、対応する共通ノード接続スイッチ１０ａ〜１０ｈによって共通ノード２１に接続される。これにより、短絡スイッチ１１で中間レベル（Ｖｃｏｍ電圧）付近に平均化された各データ線ペアにおいて、それぞれのペアごとにばらついた電圧を平均化する際に、ペアとなっている奇数列のデータ線１４、偶数列のデータ線１５にそれぞれ設けられた２つの共通ノード接続スイッチ１０を介して、データ線ペアの電圧の平均化を行うことができる。このため、データ線ペア間の電圧の平均化にかかるスピードを向上させることができる。
この場合、共通ノード接続スイッチ１０ａ〜１０ｈは、すでに説明してきたデータ線ペアごとに１つ設けたときの共通ノード接続スイッチの半分のサイズで形成しても同等の効果が得られる。なお、図８に示す構成要素以外の構成要素としては、実施の形態１あるいは実施の形態２のような構成とすることができる。
また、上述の実施の形態においては、ドット反転駆動の場合について説明しており、奇数列のデータ線１４と偶数列のデータ線１５とで階調電圧の極性を反転させているため、奇数列のデータ線１４と偶数列のデータ線１５のペアごとに短絡スイッチ１１を設ける構成としたが、これに限定されない。例えば、２ライン（２データ線）ごとに反転させる場合に、隣接するデータ線間を短絡スイッチで短絡する構成の他に、奇数列のペアごとに又は偶数列のペアごとに短絡スイッチ１１を設けてもよい。すなわち、供給される階調電圧の極性が正負逆のデータ線のペアごとに短絡スイッチ１１を設ける。
また、必ずしも、短絡させるデータ線が、極性が正負逆のデータ線のペアに限定されるわけではない。例えば、正極性の２本のデータ線と負極性の２本のデータ線とを短絡させ、この４本のデータ線グループごとに１つの共通ノード接続スイッチを設けることも可能である。しかし、短絡スイッチの数が増加することによって、時定数が大きくなるため、中間レベルにする時間が長くなってしまうことが懸念される。したがって、極性が正負逆のデータ線のペアごとに短絡スイッチ１１を設けることが好ましい。
また、液晶パネル２２の構成としては上述のものに限定されない。例えば、ＩＰＳ（In Plane Switching）方式など、他の様々な液晶パネルあるいは表示装置に本発明は適用可能である。
このように、極性の反転するデータ線ペアごとに短絡させ、さらに当該データ線ペアごとに共通ノードに接続することによって、外部コンデンサを使用することなく、各データ線の電圧を中間レベルに平均化することが可能となる。また、短絡スイッチ及び共通ノード接続スイッチをＭＯＳトランジスタで構成した場合、面積が半分で構成可能となる。また、トランジスタで構成した場合においては、さらに低消費電力化、発熱の低減を図ることができる。さらに、輝度のバラツキなどの表示特性の劣化を防止することができる。
実施の形態１にかかる液晶表示装置の構成を示す概略図である。 実施の形態１にかかるデータ線駆動回路の構成の一部を示す図である。 実施の形態１にかかるデータ線駆動回路の動作を説明する図である。 実施の形態２にかかる液晶表示装置の構成を示す概略図である。 実施の形態２にかかるデータ線駆動回路の動作を説明する図である。 本発明にかかるデータ線駆動回路の他の構成を示す図である。 本発明にかかるデータ線駆動回路の他の構成を示す図である。 本発明にかかるデータ線駆動回路の他の構成を示す図である。
符号の説明
１ 正極用ＤＡ変換回路
２ 負極用ＤＡ変換回路
３ 第１のスイッチ
４ 第２のスイッチ
５ 第３のスイッチ
６ 第４のスイッチ
７ バッファ
８ 出力スイッチ
９ 出力スイッチ
１０ 共通ノード接続スイッチ
１１ 短絡スイッチ
１２ ＴＦＴ
１３ 液晶容量
１４ 奇数列のデータ線
１５ 偶数列のデータ線
１６ 走査線
１７ 切り替え部
１８ バッファ部
１９ 出力スイッチ部
２０ 出力短絡部
２１ 共通ノード
２２ 液晶パネル
２３ 正極用階調電圧発生回路
２４ 負極用階調電圧発生回路
２５ データ線駆動回路
２６ 切り替え部
２７ ストレートスイッチ
２８ クロススイッチ
２９ データ線接続用コンタクト
３０ データ線接続用コンタクト
３１ 共通ノード接続スイッチのドレイン領域
３２ 共通ノード接続スイッチ及び短絡スイッチ共用のソース領域
３３ 短絡スイッチのドレイン領域
３４ ゲート電極
３５ 共通ノード接続用コンタクト

Claims (13)

  1. 階調電圧を伝送する複数のデータ線を有する表示パネルを反転駆動する駆動回路であって、
    第１のデータ線群に正極階調電圧を供給し第２のデータ線群に負極階調電圧を供給する第１の動作と、前記第１のデータ線群に負極階調電圧を供給し前記第２のデータ線群に正極階調電圧を供給する第２の動作とを順次切替える切り替えスイッチと、
    前記第１の動作と前記第２の動作との間の切り替え期間に、それぞれが前記第１のデータ線群内のデータ線と前記第２のデータ線群内のデータ線とを短絡し、互いに短絡されたデータ線群を複数形成する、複数の短絡スイッチと、
    前記複数のデータ線群のそれぞれに対応して設けられ、対応するデータ線群と共通ノードとをそれぞれ短絡する、複数の共通ノード接続スイッチと、
    を備える駆動回路。
  2. 前記複数の短絡スイッチのそれぞれは、前記第１のデータ線群のうちの１つと前記第２のデータ線群のうちの１つとからなるデータ線ペアごとに設けられている請求項１に記載の駆動回路。
  3. 前記短絡スイッチのそれぞれは、隣接するデータ線ペアごとに設けられている請求項１又は２に記載の駆動回路。
  4. 前記共通ノードはフローティングである請求項１、２又は３に記載の駆動回路。
  5. 前記短絡スイッチ及び前記共通ノード接続スイッチは、ＭＯＳトランジスタであり、
    各データ線群に対応する前記短絡スイッチと前記共通ノード接続スイッチとのソース領域もしくはドレイン領域は共用されている請求項１〜４のいずれかに記載の駆動回路。
  6. 前記複数のデータ線群のそれぞれは、対応する単一の共通ノード接続スイッチによって前記共通ノードに接続される請求項１〜５のいずれかに記載の駆動回路。
  7. 前記共通ノード接続スイッチは、前記複数のデータ線のそれぞれに対応して設けられ、
    前記複数のデータ線のそれぞれは、対応する共通ノード接続スイッチによって前記共通ノードに接続される請求項１〜５のいずれかに記載の駆動回路。
  8. 前記短絡スイッチは、前記共通ノード接続スイッチよりもオン抵抗が小さい請求項１〜７に記載の駆動回路。
  9. 複数の走査線と、複数のデータ線と、前記複数の走査線のそれぞれと前記複数のデータ線のそれぞれとの間に形成された複数の画素電極とその画素電極に対向配置されたコモン電極とを有する表示パネルと、
    請求項１〜８のいずれかに記載の駆動回路と、を備える表示装置
  10. 基準電圧に対する正極階調電圧と負極階調電圧とを出力し、表示パネルを反転駆動する方法であって、
    データ線のそれぞれの出力を、正極階調電圧と負極階調電圧との間で周期的に切り替え、
    前記データ線出力の切り替えの前に、正極階調電圧を出力したデータ線と負極階調電圧を出力したデータ線とを短絡し、互いに短絡されたデータ線からなるデータ線群を複数形成し、
    前記複数のデータ線群のそれぞれに対応して設けられた共通ノード接続スイッチを使用して、各データ線群と共通ノードとをそれぞれ短絡する、方法。
  11. 隣接するデータ線ペアごとに短絡してデータ線群を複数形成する請求項１０に記載の方法。
  12. 前記複数のデータ線群のそれぞれを、対応する単一の共通ノード接続スイッチによって前記共通ノードに接続する請求項１０又は１１に記載の方法。
  13. 前記複数のデータ線のそれぞれに対応して設けられた前記共通ノード接続スイッチを使用して、前記複数のデータ線のそれぞれを、対応する共通ノード接続スイッチによって前記共通ノードに接続する請求項１０又は１１に記載の方法。
JP2006062232A 2005-07-21 2006-03-08 駆動回路、表示装置及び表示装置の駆動方法 Pending JP2007052396A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006062232A JP2007052396A (ja) 2005-07-21 2006-03-08 駆動回路、表示装置及び表示装置の駆動方法
US11/476,718 US7696970B2 (en) 2005-07-21 2006-06-29 Driving circuit, display device, and driving method for the display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005210800 2005-07-21
JP2006062232A JP2007052396A (ja) 2005-07-21 2006-03-08 駆動回路、表示装置及び表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2007052396A true JP2007052396A (ja) 2007-03-01

Family

ID=37678593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006062232A Pending JP2007052396A (ja) 2005-07-21 2006-03-08 駆動回路、表示装置及び表示装置の駆動方法

Country Status (2)

Country Link
US (1) US7696970B2 (ja)
JP (1) JP2007052396A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350172B (zh) * 2007-07-20 2012-07-04 奇美电子股份有限公司 平面显示面板、平面显示装置及其像素极性反转的控制方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753948B2 (ja) * 2005-08-01 2011-08-24 シャープ株式会社 液晶表示装置およびその駆動方法
JP4812837B2 (ja) * 2006-07-14 2011-11-09 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
EP2053458A4 (en) * 2006-08-02 2010-12-08 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT THEREWITH
US8289251B2 (en) * 2006-09-28 2012-10-16 Sharp Kabushiki Kaisha Liquid crystal display apparatus, driver circuit, driving method and television receiver
WO2008129723A1 (ja) * 2007-03-09 2008-10-30 Sharp Kabushiki Kaisha 液晶表示装置ならびにその駆動回路および駆動方法
CN101295717B (zh) * 2007-04-25 2010-07-14 北京京东方光电科技有限公司 薄膜晶体管面板及其制造方法
TWI370438B (en) * 2007-12-14 2012-08-11 Novatek Microelectronics Corp Pixel driving method and circuit
KR100986040B1 (ko) * 2008-09-11 2010-10-07 주식회사 실리콘웍스 디스플레이 구동회로
TWI423228B (zh) 2009-01-23 2014-01-11 Novatek Microelectronics Corp 用於一液晶顯示裝置之驅動方法及其相關裝置
JP5538765B2 (ja) * 2009-07-23 2014-07-02 株式会社ジャパンディスプレイ 液晶表示装置
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
KR101818251B1 (ko) * 2011-08-04 2018-01-15 엘지디스플레이 주식회사 입체 영상 표시장치
JP2013068837A (ja) * 2011-09-22 2013-04-18 Sony Corp 表示装置およびその駆動方法、ならびに電子機器
CN103546156B (zh) * 2012-07-10 2016-06-22 联咏科技股份有限公司 数字模拟转换器及其源极驱动芯片
US10616827B2 (en) * 2012-07-10 2020-04-07 Huawei Technologies Co., Ltd. System and method for dynamically configurable air interfaces
US9171514B2 (en) 2012-09-03 2015-10-27 Samsung Electronics Co., Ltd. Source driver, method thereof, and apparatuses having the same
KR102388710B1 (ko) * 2015-04-30 2022-04-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN105161059B (zh) * 2015-06-30 2018-09-07 京东方科技集团股份有限公司 显示驱动方法、显示面板及其制作方法、显示装置
US10467975B2 (en) * 2016-03-17 2019-11-05 Samsung Electronics Co., Ltd. Display driving device and display device
US10741133B2 (en) * 2016-11-30 2020-08-11 Samsung Display Co., Ltd. Display device
CN114170983B (zh) * 2021-11-30 2023-04-07 京东方科技集团股份有限公司 显示装置、显示驱动方法及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10301537A (ja) * 1997-04-25 1998-11-13 Nec Corp マトリクス表示装置
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JPH1185115A (ja) * 1997-07-16 1999-03-30 Seiko Epson Corp 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
JPH1195729A (ja) * 1997-09-24 1999-04-09 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP2004133428A (ja) * 2002-09-17 2004-04-30 Sharp Corp 表示装置
WO2004047067A1 (ja) * 2002-11-20 2004-06-03 Mitsubishi Denki Kabushiki Kaisha 画像表示装置
JP2005183408A (ja) * 2003-12-15 2005-07-07 Seiko Epson Corp 電気光学装置、その駆動回路および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528256A (en) 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
TW527513B (en) * 2000-03-06 2003-04-11 Hitachi Ltd Liquid crystal display device and manufacturing method thereof
JP3655217B2 (ja) * 2001-06-21 2005-06-02 株式会社東芝 液晶表示素子の駆動方法
JP3942595B2 (ja) 2004-01-13 2007-07-11 沖電気工業株式会社 液晶パネルの駆動回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10301537A (ja) * 1997-04-25 1998-11-13 Nec Corp マトリクス表示装置
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JPH1185115A (ja) * 1997-07-16 1999-03-30 Seiko Epson Corp 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
JPH1195729A (ja) * 1997-09-24 1999-04-09 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP2004133428A (ja) * 2002-09-17 2004-04-30 Sharp Corp 表示装置
WO2004047067A1 (ja) * 2002-11-20 2004-06-03 Mitsubishi Denki Kabushiki Kaisha 画像表示装置
JP2005183408A (ja) * 2003-12-15 2005-07-07 Seiko Epson Corp 電気光学装置、その駆動回路および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350172B (zh) * 2007-07-20 2012-07-04 奇美电子股份有限公司 平面显示面板、平面显示装置及其像素极性反转的控制方法

Also Published As

Publication number Publication date
US7696970B2 (en) 2010-04-13
US20070018923A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP2007052396A (ja) 駆動回路、表示装置及び表示装置の駆動方法
KR101127593B1 (ko) 액정 표시 장치
JP5376792B2 (ja) 表示装置及びその駆動方法
KR101415565B1 (ko) 표시 장치
TWI447687B (zh) 液晶顯示器
TW594645B (en) Liquid crystal display device having an improved precharge circuit and method of driving same
US8462092B2 (en) Display panel having sub-pixels with polarity arrangment
US20100110114A1 (en) Liquid crystal display device and method of driving thereof
US20060119596A1 (en) Source driver and panel displaying device
KR101393638B1 (ko) 표시 장치 및 그의 구동 방법
US20080284758A1 (en) Liquid crystal display and method of driving the same
JP2011018020A (ja) 表示パネルの駆動方法、ゲートドライバ及び表示装置
JP5004415B2 (ja) 液晶表示装置及びその駆動方法
JP2008116556A (ja) 液晶表示装置の駆動方法およびそのデータ側駆動回路
JP2007058217A (ja) 表示装置及びその駆動方法
JP2006085131A (ja) 液晶表示装置
US20080231769A1 (en) Liquid crystal display device and method of driving the same
JP2008292837A (ja) 表示装置
JP2009251608A (ja) 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法
JP4776830B2 (ja) 液晶表示装置のゲート駆動方法および動作方法
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
JP5446205B2 (ja) 電気光学装置および駆動回路
US20050046620A1 (en) Thin film transistor LCD structure and driving method thereof
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
JP2009020197A (ja) 表示装置ならびにその駆動回路および駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402