KR101393638B1 - 표시 장치 및 그의 구동 방법 - Google Patents

표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR101393638B1
KR101393638B1 KR1020070041300A KR20070041300A KR101393638B1 KR 101393638 B1 KR101393638 B1 KR 101393638B1 KR 1020070041300 A KR1020070041300 A KR 1020070041300A KR 20070041300 A KR20070041300 A KR 20070041300A KR 101393638 B1 KR101393638 B1 KR 101393638B1
Authority
KR
South Korea
Prior art keywords
signal
gate
voltage
transistor
pixel
Prior art date
Application number
KR1020070041300A
Other languages
English (en)
Other versions
KR20080036912A (ko
Inventor
이명우
박상진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US11/867,981 priority Critical patent/US8164562B2/en
Priority to EP07019887.4A priority patent/EP1918905B1/en
Priority to JP2007272431A priority patent/JP5376792B2/ja
Priority to CN201210101486.9A priority patent/CN102622984B/zh
Priority to CN201210102004.1A priority patent/CN102622985B/zh
Publication of KR20080036912A publication Critical patent/KR20080036912A/ko
Application granted granted Critical
Publication of KR101393638B1 publication Critical patent/KR101393638B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 액정 표시 장치에 관한 것이다. 상기 액정 표시 장치는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 전달하는 복수의 게이트선, 데이터 전압을 전달하는 복수의 데이터선, 유지 신호를 전달하는 복수의 유지 전극선, 상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 상기 스위칭 소자와 공통 전압 사이에 연결되어 있는 액정 축전기, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하며 행렬의 형태로 배열되어 있는 복수의 화소, 상기 게이트 신호를 생성하는 게이트 구동부, 그리고 적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호를 생성하는 복수의 신호 생성 회로를 포함한다. 상기 각 화소에 인가되는 유지 신호는 상기 액정 축전기 및 상기 유지 축전기에 데이터 전압의 충전이 끝난 직후 전압 레벨이 변화한다. 또한 상기 게이트 구동부는 양방향 게이트 구동부이다.
표시장치, LCD, 행반전, 유지축전기, 액정축전기, 유지신호, 유지전극선

Description

표시 장치 및 그의 구동 방법 {DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치에서 한 화소의 등가 회로도이다.
도 3은 도 1에 도시한 유지 신호 생성 회로에 대한 신호 생성 회로의 회로도이다.
도 4는 도 3의 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이다.
도 6은 본 도 5 에 도시한 유지 신호 생성 회로에 대한 신호 생성 회로의 회로도이다.
도 7a 및 도 7b는 도 6의 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도의 한 예이다.
도 8a 및 도 8b는 도 6의 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도의 다른 예이다.
도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 블록도이다.
도 10은 도 9에 도시한 유지 신호 생성 회로에 대한 신호 생성 회로의 회로 도이다.
도 11은 도 10에 도시한 신호 생성 회로의 배치도이다.
도 12는 게이트 구동부에 인가되는 게이트용 클록 신호와 유지 신호 생성부에 인가되는 유지 클록 신호의 관계를 도시한 파형도이다.
도 13a 및 도 13b는 도 10의 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도이다.
도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 블록도이다.
도 15는 도 14에 도시한 유지 신호 생성 회로에 대한 신호 생성 회로의 회로도이다.
도 16는 도 15에 도시한 신호 생성 회로의 배치도이다.
도 17a는 도 15의 신호 생성 회로를 포함하는 액정 표시 장치가 행 반전을 행할 때 사용되는 신호의 타이밍도이다.
도 17b는 도 15의 신호 생성 회로를 포함하는 액정 표시 장치가 프레임 반전을 행할 때 사용되는 신호의 타이밍도이다.
*도면 부호에 대한 간단한 설명*
3: 액정층 100, 200: 기판
230: 색필터 270: 공통전극
300, 300a, 300b: 액정 표시판 조립체
400, 401, 402, 403: 게이트 구동부
400a, 400b, 401a, 401b, 402a, 402b, 403a, 403b: 게이트 구동 회로
500: 데이터 구동부 600, 601, 602, 603: 신호 제어부
700, 701, 702, 703: 유지 신호 생성부
700a, 700b, 701a, 701b, 702a, 702b, 703a, 703b: 유지 신호 생성 회로
710, 710a, 710b, 710c: 신호 생성 회로
800: 계조 전압 생성부
Tr1-Tr7, Tr61, Tr71, Tr8-Tr10: 트랜지스터
C1, C2: 축전기
PX: 화소 G1-G2n, Gd, Gda: 게이트선
D1-Dm: 데이터선 S1-S2n: 유지 전극선
Clc :액정 축전기 Cst: 유지 축전기
Q: 스위칭 소자 Vcom: 공통 전압
CONT1, CONT1a: 게이트 제어 신호
CONT2: .데이터 제어 신호
CONT3, CONT3a, CONT3b: 유지 제어 신호
STV1-STV4: 주사 시작 신호
Von: 게이트 온 전압 Voff: 게이트 오프 전압
OE: .출력 인에이블 신호 LOAD: 로드 신호
HCLK: 데이터 클록 신호 RVS: 반전신호
DAT: 영상 데이터 CPV: 게이트 클록 신호
CK1, CK1B, CK2: 클록 신호
CLK_L, CLKB_L, CLK_R, CLKB_R: 유지 클록 신호
GCK_L, GCK_R, GCKB_L, GCKB_R: 게이트용 클록 신호
DIR, DIRB, DIRa, DIRBa: 방향 신호
본 발명은 표시 장치 및 그의 구동 방법에 관한 것이다.
일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.
이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임별로, 행별로, 또는 화소별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.
하지만, 행 반전일 경우, 화소별로 공통 전압에 대한 데이터 전압의 극성을 반전시키는 점 반전(dot inversion)일 경우보다 화상 표시를 위한 데이터 전압의 범위가 작다. 따라서, VA(vertical alignment) 모드 액정 표시 장치 등과 같이 액정 구동을 위한 문턱 전압(threshold voltage)이 높을 경우, 실제 화상 표시를 위한 계조를 표현하는데 이용되는 데이터 전압의 범위가 문턱 전압만큼 작아지고, 이로 인해, 원하는 휘도를 얻을 수 없게 된다.
또한 액정 표시 장치 중, 특히 핸드폰 등에 사용되는 중소형 표시 장치일 경우, 소비 전력 등을 절약하기 위해, 행별로 공통 전압에 대한 데이터 전압의 극성을 반전시키는 행 반전(row inversion)을 실시하고 있지만, 중소형 표시 장치에서도 해상도가 점점 증가하여 전력 소비가 점점 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는 표시 장치의 휘도를 향상시키는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 표시 장치의 소비 전력을 감소시키는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 전달하는 복수의 게이트선, 데이터 전압을 전달하는 복수의 데이터선, 유지 신호를 전달하는 복수의 유지 전극선, 상기 게이트선 및 상 기 데이터선에 연결되어 있는 스위칭 소자, 상기 스위칭 소자와 공통 전압 사이에 연결되어 있는 액정 축전기, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하며 행렬의 형태로 배열되어 있는 복수의 화소, 제1 주사 방향 또는 제2 주사 방향으로 상기 게이트 신호를 생성하는 게이트 구동부, 그리고 적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호를 생성하는 복수의 신호 생성 회로를 포함하고, 상기 각 화소에 인가되는 유지 신호는 상기 액정 축전기 및 상기 유지 축전기에 데이터 전압의 충전이 끝난 직후 전압 레벨이 변화하고, 상기 복수의 신호 생성 회로에서 출력되는 상기 유지 신호의 출력 순서는 상기 게이트 구동부의 주사 방향에 기초하여 변한다.
상기 충전된 데이터 전압이 정극성인 경우 상기 유지 신호는 저레벨에서 고레벨로 변화하고, 상기 충전된 데이터 전압이 부극성인 경우 상기 유지 신호는 고레벨에서 저레벨로 변화하는 것이 좋다.
동일한 유지 전극선에 인가되는 유지 신호의 전압 레벨은 프레임마다 반전될 수 있다.
상기 공통 전압은 일정한 값을 가지는 것이 좋다.
상기 복수의 화소는 제1 게이트 신호가 인가되는 제1 화소, 제2 게이트 신호가 인가되고 상기 제1 화소와 인접한 제2 화소, 그리고 제3 게이트 신호가 인가되고 상기 제2 화소에 인접한 제3 화소를 포함할 수 있고, 상기 복수의 신호 생성 회로는 상기 제1 화소의 유지 전극선에 제1 유지 신호를 생성하는 제1 신호 생성 회로, 상기 제2 화소의 유지 전극선에 제2 유지 신호를 생성하는 제2 신호 생성 회로, 그리고 상기 제3 화소의 유지 전극선에 제3 유지 신호를 생성하는 제3 신호 생성 회로를 포함할 수 있다. 이때, 상기 제2 신호 생성 회로는 상기 제1 게이트 신호 또는 제2 게이트 신호를 인가받거나, 상기 제2 게이트 신호를 인가받을 수 있다. 상기 적어도 하나의 제어 신호는 제1 내지 제3 제어 신호를 포함할 수 있고, 상기 신호 생성 회로 각각은, 상기 적어도 하나의 게이트 신호가 입력되고, 상기 게이트 신호에 기초하여 구동 제어 신호를 출력하는 신호 입력부, 상기 제1 제어 신호가 인가되고, 상기 구동 제어 신호에 따라 동작하여 상기 제1 제어 신호를 유지 신호로서 출력하는 유지 신호 인가부, 상기 제2 제어 신호 및 상기 제3 제어 신호가 인가되고, 상기 구동 제어 신호에 따라 동작 상태가 변하는 제어부, 그리고 상기 제어부의 동작 상태에 따라 인가되는 상기 제2 제어 신호 또는 제3 제어 신호에 기초하여 상기 유지 신호 인가부에서 출력되는 상기 유지 신호를 소정 시간 유지하는 신호 유지부를 포함하는 것이 좋다.
상기 신호 입력부는 와 상기 게이트 구동부의 주사 방향에 따라 신호의 상태가 변하는 제1 방향 신호 및 제2 방향 신호를 더 인가받을 수 있다. 이때, 상기 제1 방향 신호 및 상기 제2 방향 신호의 파형은 서로 반대일 수 있다.
상기 적어도 하나의 게이트 신호는 제1 게이트 신호 및 제2 게이트 신호를 포함하고, 상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 약 2H일 수 있다.
상기 신호 입력부는 상기 제1 방향 신호와 상기 제2 방향 신호에 따라 상기 제1 게이트 신호와 상기 제2 게이트 신호 중 하나에 기초하여 상기 구동 제어 신호 를 출력할 수 있다.
상기 제1 방향 신호 및 상기 제2 방향 신호는 각각 일정한 레벨을 유지할 수 있다.
또한 상기 제1 방향 신호 및 상기 제2 방향 신호는 각각 제1 레벨 전압과 제2 레벨 전압을 갖고, 상기 제1 방향 신호와 상기 제2 방향 신호는 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이를 소정 시기마다 스윙할 수 있다. 이때, 상기 소정 시기는 약 1H일 수 있다.
인접한 두 신호 생성 회로에 인가되는 상기 제1 방향과 상기 제2 방향 신호의 상태는 서로 반대인 것이 좋다.
상기 신호 입력부는 상기 제1 방향 신호에 제어 단자가 연결되고, 상기 제1 게이트 신호에 입력 단자가 연결되며, 상기 구동 제어 신호에 출력 단자가 연결되는 제1 트랜지스터 및 상기 제2 방향 신호에 제어 단자가 연결되고, 상기 제2 게이트 신호에 입력 단자가 연결되며, 상기 구동 제어 신호에 출력 단자가 연결되는 제2 트랜지스터를 포함할 수 있다.
상기 적어도 하나의 게이트 신호는 제1 게이트 신호 및 제2 게이트 신호를 포함하고, 상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 약 4H일 수 있다.
상기 신호 입력부는 상기 제1 게이트 신호와 상기 제2 게이트 신호에 따라 상기 제1 방향 신호와 상기 제2 방향 신호 중 하나에 기초하여 상기 구동 제어 신호를 출력하는 것이 좋다.
상기 제1 방향 신호 및 상기 제2 방향 신호는 각각 일정한 레벨을 유지할 수 있다.
상기 신호 입력부는 제1 레벨 전압과 상기 제1 레벨 전압과 다른 제2 레벨 전압을 갖고 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이를 소정 시기마다 스윙하는 클록 신호를 더 인가받을 수 있다. 이때, 상기 소정 시기는 약 2H일 수 있다.
인접한 두 신호 생성 회로에 인가되는 상기 클록 신호의 상태는 서로 반대인 것이 좋다.
상기 신호 입력부는 상기 제1 방향 신호 또는 상기 제2 방향 신호에 기초하는 상기 구동 제어 신호의 상태를 상기 클록 신호에 따라 변경하여 상기 신호 유지부를 동작시키는 것이 좋다.
상기 신호 입력부는 상기 제1 방향 신호에 입력 단자가 연결되고, 상기 제1 게이트 신호에 제어 단자가 연결되며, 상기 구동 제어 신호에 출력 단자가 연결되는 제1 트랜지스터, 상기 제2 방향 신호에 입력 단자가 연결되고, 상기 제2 게이트 신호에 제어 단자가 연결되며, 상기 구동 제어 신호에 출력 단자가 연결되는 제2 트랜지스터, 그리고 상기 게이트 오프 전압에 입력 단자가 연결되어 있고, 상기 클록 신호에 제어 단자가 연결되어 있고, 상기 구동 제어 신호에 출력 단자가 연결되어 있는 제3 트랜지스터를 포함할 수 있다.
인접한 두 유지 전극선에 인가되는 유지 신호의 전압 레벨은 동일할 수 있다. 이때, 동일한 프레임에서 상기 제1 제어 신호 내지 제3 제어 신호의 전압 레 벨은 일정하고, 상기 제1 제어 신호 내지 제3 제어 신호의 전압 레벨은 프레임마다 반전하는 것이 바람직하다.
상기 신호 입력부는 하나의 게이트 신호를 인가받고, 상기 신호 입력부는 제1 레벨 전압과 상기 제1 레벨 전압과 다른 제2 레벨 전압을 갖고 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이를 소정 시기마다 스윙하는 클록 신호를 더 인가 받을 수 있다. 이때, 상기 소정 시기는 약 2H인 것이 좋다.
인접한 두 신호 생성 회로에 인가되는 상기 클록 신호의 상태는 서로 반대일 수 있다.
상기 신호 입력부는 상기 하나의 게이트 신호에 기초하는 상기 구동 제어 신호의 상태를 상기 클록 신호에 따라 변경하여 상기 신호 유지부를 동작시킬 수 있다.
상기 신호 입력부는 상기 게이트 신호에 제어 단자와 입력 단자가 연결되고, 상기 구동 제어 신호에 출력 단자가 연결되는 제1 트랜지스터, 그리고 상기 클록 신호에 제어 단자가 연결되고, 상기 게이트 신호에 입력 단자가 연결되며, 상기 구동 제어 신호에 출력 단자가 연결되는 제2 트랜지스터를 포함할 수 있다.
상기 유지 전압 인가부는 상기 신호 입력부의 출력 단자에 제어 단자가 연결되어 있고, 상기 제1 제어 신호에 입력 단자가 연결되며, 유지 전극선에 출력 단자가 연결된 제1 트랜지스터를 포함할 수 있다.
상기 제어부는 상기 신호 입력부의 출력 단자에 제어 단자가 연결되어 있고, 상기 제2 제어 신호에 입력 단자가 연결되어 있는 제2 트랜지스터, 그리고 상기 신 호 입력부의 출력 단자에 제어 단자가 연결되어 있고, 상기 제3 제어 신호에 입력 단자가 연결되어 있는 제3 트랜지스터를 포함할 수 있다.
상기 전압 유지부는 상기 제3 트랜지스터의 출력 단자에 제어 단자가 연결되어 있고, 제1 구동 전압에 입력 단자가 연결되어 있으며, 상기 유지 전극선에 출력 단자가 연결되어 있는 제4 트랜지스터, 상기 제2 트랜지스터의 출력 단자에 제어 단자가 연결되어 있고, 상기 제2 구동 전압에 입력 단자가 연결되어 있으며, 상기 유지 전극선에 출력 단자가 연결되어 있는 제5 트랜지스터, 상기 제4 트랜지스터의 입력 단자와 제어 단자 사이에 연결된 제1 축전기, 그리고 상기 제5 트랜지스터의 입력 단자와 제어 단자 사이에 연결된 제2 축전기를 포함할 수 있다.
인접한 유지 전극선에 인가되는 유지 신호의 전압 레벨은 서로 다를 수 있다. 이 경우, 상기 제1 제어 신호 내지 제3 제어 신호는 각각 제1 레벨 전압과 제2 레벨 전압을 갖고, 동일한 프레임에서 상기 제1 제어 신호 내지 제3 제어 신호는 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이를 소정 시기마다 스윙하며, 상기 제1 제어 신호 내지 제3 제어 신호의 전압 레벨은 프레임마다 반전하는 것이 좋다.
상기 복수의 신호 생성 회로 중 적어도 하나에 게이트 신호를 전달하는 적어도 하나의 부가 게이트선을 더 포함할 수 있다.
인접한 두 게이트 신호의 게이트 온 전압은 소정 기간 동안 중첩할 수 있다.
인접한 두 게이트 신호의 게이트 온 전압은 1H 동안 중첩할 수 있다.
본 발명의 다른 실시예에 따른 구동 방법은 게이트 온 전압을 구비한 게이트 신호를 전달하는 복수의 게이트선, 데이터 전압을 전달하는 복수의 데이터선, 유지 신 호를 전달하는 복수의 유지 전극선, 상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하는 복수의 화소, 제1 주사 방향 또는 제2 주사 방향으로 상기 게이트 신호를 생성하는 게이트 구동부, 그리고 상기 유지 신호를 생성하는 복수의 신호 생성 회로를 포함하는 표시 장치의 구동 방법으로서, 제1 화소에 연결된 게이트선에 제1 게이트 신호를 인가하는 단계, 상기 제1 화소에 연결된 데이터선에 데이터 전압을 인가하는 단계, 상기 제1 화소와 다른 제2 화소에 제2 게이트 신호를 인가하는 단계, 그리고 상기 제2 게이트 신호에 기초하여 상기 제1 화소에 유지 신호를 출력하는 단계를 포함하고, 상기 복수의 신호 생성 회로에서 출력되는 상기 유지 신호의 출력 순서는 상기 게이트 구동부의 주사 방향에 의존하여 변한다.
상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 약 2H이거나, 약 4H일 수 있다.
본 발명의 또 다른 실시예에 따른 구동 방법은 게이트 온 전압을 구비한 게이트 신호를 전달하는 복수의 게이트선, 데이터 전압을 전달하는 복수의 데이터선, 유지 신호를 전달하는 복수의 유지 전극선, 상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하는 복수의 화소, 제1 주사 방향 또는 제2 주사 방향으로 상기 게이트 신호를 생성하는 게이트 구동부, 그리고 상기 유지 신호를 생성하는 복수의 신호 생성 회로를 포함하는 표시 장치의 구동 방법으로서, 제1 화소에 연결된 게이트선에 제1 게이트 신호를 인가하는 단계, 상기 제1 화소에 연결된 데이터선에 데이터 전압을 인가하는 단계, 그리고 상기 제1 게이트 신호에 기초하여 상기 제1 화소에 유지 신호를 출력하는 단계를 포함하고, 그리고 상기 복수의 신호 생성 회로에서 출력되는 상기 유지 신호의 출력 순서는 상기 게이트 구동부의 주사 방향에 의존하여 변한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 발명의 한 실시예에 따른 액정 표시 장치에서 한 화소의 등가 회로도이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300), 게이트 구동부(gate driver)(400), 데이터 구동부(data driver)(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(gray voltage generator)(800), 유지 신호 생성부(storage signal generator)(700) 및 신호 제어부(signal controller)(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(signal line)(G1-G2n, Gd, D1-Dm, S1-S2n)과 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
신호선(G1-G2n, Gd, D1-Dm, S1-S2n)은 하부 표시판(100)에 구비되어 있으며, 복수의 게이트선(G1-G2n, Gd), 복수의 데이터선(D1-Dm) 및 복수의 유지 전극선(storage electrode line)(S1-S2n)을 포함한다.
게이트선(G1-G2n, Gd)은 게이트 신호("주사 신호"라고도 함)를 전달하며 일반 게이트선(G1-G2n)과 부가 게이트선(Gd)을 포함한다. 유지 전극선(S1-S2n)은 일반 게이트선(G1-G2n)과 교대로 배치되어 있으며 유지 신호(storage signal)를 전달한다. 데이터선(D1-Dm)은 데이터 전압을 전달한다.
게이트선(G1-G2n, Gd)과 유지 전극선(S1-S2n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
도 1에 도시한 것처럼, 화소(PX)는 일반 게이트선(G1-G2n), 데이터선(D1-Dm) 및 유지 전극선(S1-S2n)과 연결되어 있으며, 행렬의 형태로 배열되어 있다. 각 화소(PX), 예를 들면 i 번째(i=1, 2, ..., 2n) 행, j 번째(j=1, 2, ..., m) 열의 화소(PX)는, 도 2에 도시한 바와 같이, i 번째 일반 게이트선(Gi)과 j 번째 데이터선(Dj)에 연결된 스위칭 소자(Q), 스위칭 소자(Q)에 연결된 액정 축전기(liquid crystal capacitor)(Clc), 그리고 스위칭 소자(Q)와 i 번째 유지 전극선(Si)에 연결된 유지 축전기(storage capacitor)(Cst)를 포함한다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 일반 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이터선(Dj)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.
액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며, 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 공통 전압(Vcom)은 일정 크기를 갖는 직류(DC) 전압이다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 화소 전극(191)과 유지 전극선(Si)이 절연체를 사이에 두고 중첩하여 이루어진다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 둘 수도 있다.
액정 표시판 조립체(300)에는 적어도 하나의 편광자(도시하지 않음)가 구비되어 있다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 전체 계조 전압 또는 한정된 수효의 계조 전압(앞으로 "기준 계조 전압"이라 한다)을 생성한다. (기준) 계조 전압은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함할 수 있다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 양 측면, 예를 들면, 오른쪽과 왼쪽 끝에 배치되어 있는 제1 및 제2 게이트 구동 회로(400a, 400b)를 포함한다.
제1 게이트 구동 회로(400a)는 홀수 번째 일반 게이트선(G1, G3,...,G2n-1) 및 부가 게이트선(Gd)과 한 쪽 끝에서 연결되어 있으며, 제2 게이트 구동 회로(400b)는 짝수 번째 일반 게이트선(G2, G4,...,G2n)과 한쪽 끝에서 연결되어 있다. 그러나 이에 한정되는 것은 아니며 반대로 홀수 번째 게이트선(G1, G3,...,G2n-1) 및 부가 게이트선(Gd)이 제2 게이트 구동 회로(400b)에 연결되어 있고 짝수 번째 게이트선(G2, G4,.., G2n)은 제1 게이트 구동 회로(400a)에 연결되어 있을 수 있다.
제1 및 제2 게이트 구동 회로(400a, 400b)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 연결된 게이트선(G1-G2n, Gd)에 인가한다.
게이트 구동부(400)는 신호선(G1-G2n, Gd, D1-Dm, S1-S2n) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적된다. 그러나 게이트 구동부(400)는 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다.
유지 신호 생성부(700)는 액정 표시판 조립체(300)의 양 측면, 예를 들면, 제1 및 제2 게이트 구동 회로(400a, 400b)와 각각 인접하게 배치되어 있는 제1 및 제2 유지 신호 생성 회로(700a, 700b)를 구비한다.
제1 유지 신호 생성 회로(700a)는 홀수 번째 유지 전극선(S1, S3, …, S2n-1) 및 짝수 번째 일반 게이트선(G2, G4, …, G2n)에 연결되어 있으며, 홀 수 번째 유지 전극선(S1, S3, …, S2n-1)에 고레벨 전압과 저레벨 전압으로 이루어진 유지 신호를 인가한다.
제2 유지 신호 생성 회로(700b)는 짝수 번째 유지 전극선(S2, S4, …, S2n) 및 첫 번째 일반 게이트선(G1)을 제외한 홀수 번째 일반 게이트선(G3, G5, …, G2n-1)과 부가 게이트선(Gd)에 연결되어 있으며, 짝수 번째 유지 전극선(S2, S4, …, S2n)에 유지 신호를 인가한다.
이와는 달리, 유지 신호 생성부(700)는 게이트 구동부(400)에 연결된 별도의 부가 게이트선(Gd)을 통해 필요한 신호를 공급받지 않고 별도의 신호 발생부나 신호 제어부(600) 등과 같은 별도의 장치로부터 필요한 신호를 공급 받을 수 있다. 이 경우, 게이트 구동부(400)에 연결된 부가 게이트선(Gd)은 액정 표시판 조립체(300)에 형성될 필요가 없다.
유지 신호 생성부(700)는 액정 표시판 조립체(300)는 신호선(G1-G2n, Gd, D1-Dm, S1-S2n) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적된다. 그러나 유지 신호 생성부(700)는 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 전압으로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 계조 전압을 모두 제공하는 것이 아니라 한정된 수효의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 원하는 데이터 전압을 생성한다
신호 제어부(600)는 게이트 구동부(400), 데이터 구동부(500) 및 유지 신호 생성부(700) 등을 제어한다.
이러한 구동 장치(500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(500, 600, 800)가 신호선(G1-G2n, D1-Dm, S1-S2n) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록 신호(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 유지 제어 신호(CONT3) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보내며, 유지 제어 신호(CONT3)를 유지 신호 생성부(700)에 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV1, STV2)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 이때, 주사 시작 신호(STV1)는 제1 게이트 구동 회로(400a)에 인가되 고, 주사 시작 신호(STV2)는 제2 게이트 구동 회로(400b)에 인가될 수 있으나, 그 반대의 경우도 가능하다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 아날로그 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행, 예를 들면 i 번째 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 전압으로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트선(G1-G2n) 중 하나, 예를 들면 i 번째 게이트선(Gi)에 인가되는 게이트 신호를 게이트 온 전압(Von)으로 바꾸어, 이 게이트선(Gi)에 연결된 스위칭 소자(Q)를 턴온시킨다[단, 부가 게이트선(Gd)에는 스위칭 소자(Q)가 연결되어 있지 않으므 로 제외]. 그러면, 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 i 번째 행의 화소(PX)에 인가되고 이에 따라 화소(PX) 내의 액정 축전기(Clc)와 유지 축전기(Cst)가 충전된다.
액정 축전기(Clc)의 충전 전압, 즉 화소 전압은 화소(PX)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이와 거의 같다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.
하나의 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]가 지나서, 데이터 구동부(500)가 (i+1) 번째 행의 화소(PX)에 대한 데이터 전압을 데이터선(D1-Dm)에 인가하면, 게이트 구동부(400)는 i 번째 게이트선(Gi)에 인가되는 게이트 신호를 게이트 오프 전압(Voff)으로 바꾸고 그 다음 게이트선(Gi+1)에 인가되는 게이트 신호를 게이트 온 전압(Von)으로 바꾼다.
그러면 i 번째 화소 행의 스위칭 소자(Q)가 턴 오프되고 이에 따라 화소 전극(191)이 고립 상태(floating)가 된다.
유지 신호 생성부(700)는 신호 제어부(600)로부터의 유지 제어 신호(CONT3)와 (i+1) 번째 게이트선(Gi+1)에 인가되는 게이트 신호의 전압 상승에 따라 i 번째 유지 전극선(Si)에 인가되는 유지 신호의 전압 레벨을 바꾼다. 그러면, i 번째 화소 행의 유지 축전기(Cst)의 한 쪽 단자인 화소 전극(191)이 다른 쪽 단자인 유지 전극선(Si)의 전압 변화에 따라 그 전압을 바꾼다.
이러한 과정을 모든 화소행에 대하여 되풀이함으로써 액정 표시 장치는 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다. 특히, 한 프레임의 데이터 전압의 극성은 모두 동일하고 이전 프레임의 데이터 전압의 극성과는 반대일 수 있다("프레임 반전").
또한, 한 행의 화소(PX)에 인가되는 데이터 전압의 극성은 모두 동일하며, 인접한 두 행의 화소(PX)에 인가되는 데이터 전압의 극성은 반대이다("행 반전").
이와 같이 본 실시예에 따른 액정 표시 장치가 프레임 반전 및 행 반전을 수행하므로, 어느 한 행의 화소(PX)에 인가되는 데이터 전압은 모두 정극성이거나 부극성이며, 프레임 단위로 극성이 바뀐다. 이때 유지 전극선(S1-S2n)에 인가되는 유지 신호는 화소 전극(191)에 정극성의 데이터 전압이 충전된 경우에는 저레벨 전압에서 고레벨 전압으로 변화하며, 반대로 화소 전극(191)에 부극성의 데이터 전압이 충전된 경우에는 고레벨 전압에서 저레벨 전압으로 변화한다. 그러므로 화소 전극(191)의 전압은 정극성 데이터 전압으로 충전된 경우에는 더 올라가고 부극성 데 이터 전압으로 충전된 경우에는 더 내려간다. 따라서 화소 전극(191)의 전압 범위는 데이터 전압의 기초인 계조 전압의 범위보다 넓으며, 이에 따라 낮은 기본 전압으로도 넓은 범위의 휘도를 구현할 수 있다.
한편, 제1 및 제2 유지 신호 생성 회로(700a, 700b)는 각각 유지 전극선(S1-S2n)에 각각 연결된 복수의 신호 생성 회로(signal generating circuit)(710)를 포함할 수 있으며, 이러한 신호 생성 회로(710)의 한 예에 대하여 도 3 및 도 4를 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 신호 생성 회로의 회로도이고, 도 4는 도 3에 도시한 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도이다.
도 3에 도시한 바와 같이, 신호 생성 회로(710)는 입력단(IP)과 출력단(OP)을 가진다. i 번째 신호 생성 회로인 경우, 입력단(IP)은 (i+1) 번째 게이트선(Gi+1)과 연결되어 (i+1)번째 게이트 신호(gi+1)(앞으로 "입력 신호"라 한다)를 받으며, 출력단(OP)은 i 번째 유지 전극선(Si)과 연결되어 i 번째 유지 신호(Vsi)를 출력한다. 이와 마찬가지로, (i+1) 번째 신호 생성 회로인 경우, 입력단(IP)은 (i+2) 번째 게이트선(Gi+2)과 연결되어 (i+2)번째 게이트 신호(gi+2)를 입력 신호로서 받으며, 출력단(OP)은 (i+1) 번째 유지 전극선(Si+1)과 연결되어 (i+1) 번째 유지 신호(Vsi+1)를 출력한다.
신호 생성 회로(710)는 신호 제어부(600)로부터 유지 제어 신호(CONT3)의 일종인 제1, 제2 및 제3 클록 신호(CK1, CK1B, CK2)를 받고, 신호 제어부(600) 또는 외부에서 고전압(AVDD)과 저전압(AVSS)을 받는다.
도 4에 도시한 것처럼, 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 펄스폭은 약 1H이고 듀티비는 약 50%일 수 있다. 제1 클록 신호(CK1)와 제2 클록 신호(CK1B)는 약 180˚의 위상차를 가지는 서로 반전된 신호이며, 제2 클록 신호(CK1B)와 제3 클록 신호(CK2)의 위상은 서로 동일하다. 또한 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 파형은 프레임 단위로 반전된다.
제1 및 제2 클록 신호(CK1, CK1B)의 고레벨 전압(Vh1)은 약 15V이고 저레벨 전압(Vl1)은 약 0V일 수 있으며, 제3 클록 신호(CK2)의 고레벨 전압(Vh2)은 약 5V이고 저레벨 전압(Vl2)은 약 0V일 수 있다. 고전압(AVDD)은 제3 클록 신호(CK2)의 고레벨 전압(Vh2)과 동일하게 약 5V이고 저전압(AVSS)은 제3 클록 신호(CK2)의 저레벨 전압(Vl2)과 동일하게 약 0V일 수 있다.
신호 생성 회로(710)는 제어 단자, 입력 단자 및 출력 단자를 각각 가지는 다섯 개의 트랜지스터(Tr1, Tr2, Tr3, Tr4, Tr5)와 두 개의 축전기(C1, C2)를 포함한다.
트랜지스터(Tr1)의 제어 단자는 입력단(IP)과 연결되어 있고, 입력 단자는 제3 클록 신호(CK2)와 연결되어 있으며, 출력 단자는 출력단(OP)과 연결되어 있다.
트랜지스터(Tr2/Tr3)의 제어 단자는 입력단(IP)과 연결되어 있고, 입력 단자는 제1/제2 클록 신호(CK1/CK1B)와 연결되어 있다.
트랜지스터(Tr4/Tr5)의 제어 단자는 트랜지스터(Tr2/Tr3)의 출력 단자와 연결되어 있고, 입력 단자는 저전압(AVSS)/고전압(AVDD)에 연결되어 있으며, 출력 단자는 출력단(OP)과 연결되어 있다.
축전기(C1/C2)는 트랜지스터(Tr4/Tr5)의 제어 단자와 저전압(AVSS)/고전압(AVDD) 사이에 연결되어 있다.
트랜지스터(Tr1-Tr5)는 비정질 규소(amorphous silicon) 또는 다결정 규소(poly crystalline silicon) 박막 트랜지스터로 이루어질 수 있다.
이러한 신호 생성 회로의 동작에 대하여 상세하게 설명한다.
도 4에 도시한 것처럼, 인접한 두 게이트선에 인가되는 게이트 온 전압(Von)의 인가 시간이 일부 중첩되어 있고, 이때, 게이트 온 전압(Von)의 중첩 시간은 약 1H일 수 있다. 이로 인해, 모든 행의 화소(PX)는 바로 이전 행의 화소(PX)에 인가되는 데이터 전압으로 약 1H동안 충전되지만, 나머지 약 1H 동안에는 자신의 데이터 전압으로 충전이 이루어져 정상적으로 영상의 표시 동작이 이루어진다.
먼저, i 번째 신호 생성 회로에 대하여 설명한다.
입력 신호, 즉 (i+1) 번째 게이트선(Gi+1)에 인가되는 게이트 신호(gi+1)가 게이트 온 전압(Von)이 되면, 제1 내지 제3 트랜지스터(Tr1-Tr3)가 턴온된다. 턴온된 트랜지스터(Tr1)는 제3 클록 신호(CK2)를 출력단(OP)에 전달하여, 제3 클록 신호(CK2)의 저레벨 전압(Vl2)에 의해 유지 신호(Vsi)의 전압 레벨은 저레벨 전압(V-)이 된다. 한편 턴온된 트랜지스터(Tr2)는 제1 클록 신호(CK1)를 트랜지스터(Tr4)의 제어 단자에 전달하고, 턴온된 트랜지스터(Tr3)는 제2 클록 신호(CK1B)를 트랜지스터(Tr5)의 제어 단자에 전달한다.
제1 클록 신호(CK1)와 제2 클록 신호(CK1B)는 서로 반전된 신호이므로 트랜지스터(Tr4)와 트랜지스터(Tr5)는 서로 반대로 동작한다. 즉, 트랜지스터(Tr4)가 턴 온되면 트랜지스터(Tr5)가 턴 오프되고, 반대로 트랜지스터(Tr4)가 턴 오프되면 트랜지스터(Tr5)가 턴 온된다. 트랜지스터(Tr4)가 턴 온되고 트랜지스터(Tr5)가 턴 오프되면 저전압(AVSS)이 출력단(OP)에 전달되고, 트랜지스터(Tr4)가 턴 오프되고 트랜지스터(Tr5)가 턴 온되면 고전압(AVDD)이 출력단(OP)에 전달된다.
게이트 신호(gi+1)의 게이트 온 전압(Von) 상태는 예를 들면 2H 동안 유지되며, 전반 1H 동안을 전반 구간(T1), 후반 1H 동안을 후반 구간(T2)라 하자.
전반 구간(T1) 동안 제1 클록 신호(CK1)는 고레벨 전압(Vh1)이고, 제2 및 제3 클록 신호(CK1B, CK2)는 저레벨 전압(Vl1, Vl2)이므로, 트랜지스터(Tr1)가 전달하는 제3 클록 신호(CK2)의 저레벨 전압(Vl2)이 걸려 있는 출력단(OP)에는 트랜지스터(Tr4)가 전달하는 저전압(AVSS)이 걸린다. 따라서 유지 신호(Vsi)는 저레벨 전압(Vl2) 및 저전압(AVSS)과 같은 크기의 저레벨 전압(V-)이 된다. 한편, 전반 구간(T1) 동안, 축전기(C1)에는 제1 클록 신호(CK1)의 고레벨 전압(Vh1)과 저전압(AVSS)의 차이만큼의 전압이 충전되고 축전기(C2)에는 제2 클록 신호(CK1B)의 저레벨 전압(Vl1)과 고전압(AVDD)의 차이만큼의 전압이 충전된다.
후반 구간(T2) 동안 제1 클록 신호(CK1)는 저레벨 전압(Vl1)이고 제2 및 제3 클록 신호(CK1B, CK2)는 고레벨 전압(Vh1, Vh2)이므로, 전반 구간(T1) 과는 반대로 트랜지스터(Tr5)는 턴온되고 트랜지스터(Tr4)는 턴오프된다.
이로 인해, 출력단(OP)에는 턴온된 트랜지스터(Tr1)를 통해 전달되는 제3 클록 신호(CK2)의 고레벨 전압(Vh2)이 걸리게 되어, 유지 신호(Vsi)는 저레벨 전압(V-)에서 고레벨 전압(Vh2)과 동일한 레벨의 고레벨 전압(V+)으로 바뀌게 된다. 또한, 출력단(OP)에는 턴온된 트랜지스터(Tr5)를 통해 고레벨 전압(V+)과 동일한 레벨의 고전압(AVDD)이 인가된다.
한편, 축전기(C1)의 충전 전압은 제1 클록 신호(CK1)의 저레벨 전압(Vl1)과 저전압(AVSS)의 차이와 같으므로, 이들 두 전압이 같으면 축전기(C1)는 방전된다. 축전기(C2)의 충전 전압은 제2 클록 신호(CK1B)의 고레벨 전압(Vh1)과 고전압(AVDD)의 차이에 따라서 이들 두 전압이 서로 다르면 축전기(C2)의 충전 전압은 0이 아니다. 앞에서 예를 든 것처럼, 제2 클록 신호(CK1B)의 고레벨 전압(Vh1)이 약 15V이고 고전압(AVDD)이 약 5V이면, 약 10V의 전압이 축전기(C2)에 충전된다.
후반 구간(T2)이 끝나서 게이트 신호(gi+1)가 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 바뀌면, 트랜지스터(Tr1-Tr3)는 턴 오프 상태로 바뀐다. 그러므로 트랜지스터(Tr1)의 출력 단자가 고립 상태가 되어 트랜지스터(Tr1)와 출력단(OP)의 전기적인 연결이 고립 상태가 되고, 또한 트랜지스터(Tr2, Tr3)의 출력 단자가 고립 상태가 되고, 이에 따라 트랜지스터(Tr4, Tr5)의 제어 단자 또한 고립 상태가 된다.
축전기(C1)에는 전압이 충전되어 있지 않으므로 트랜지스터(Tr4)는 턴 오프 상태를 유지한다. 하지만, 축전기(C2)에는 제2 클록 신호(CK1B)의 고레벨 전압(Vh1)과 고전압(AVDD)의 차이에 의해 전압이 충전되어 있으므로 그 전압이 트랜지스터(Tr5)의 문턱 전압 이상인 경우 트랜지스터(Tr5)는 턴온 상태를 유지한다. 따라서 출력단(OP)에는 고전압(AVDD)이 전달되고 유지 신호(Vsi)로서 출력된다. 그러므로 유지 신호(Vsi)는 고레벨 전압(V+) 을 유지한다.
다음, (i+1) 번째 신호 생성 회로의 동작에 대하여 설명한다.
(i+1) 번째 신호 생성 회로(도시하지 않음)에 (i+2) 번째 게이트 신호(gi+2)의 게이트 온 전압(Von)이 인가되면 (i+1) 번째 신호 생성 회로가 동작한다.
도 4에 도시한 바와 같이, (i+2) 번째 게이트 신호(gi+2)가 게이트 온 전압(Von)이 되면, 이때의 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 상태는 (i+1) 번째 게이트 신호(gi+1)가 게이트 온 전압(Von)이 될 때의 상태와 반대가 된다.
이로 인해, (i+2) 번째 게이트 신호(gi+2)의 전반 게이트 온 전압(Von) 구간(T1)일 때의 동작은 (i+1) 번째 게이트 신호(gi+1)의 후반 게이트 온 전압(Von) 구간(T2)일 때의 동작과 동일하여, 트랜지스터(Tr1, Tr3, Tr5)의 턴 온 동작에 의해 제3 클록 신호(CK2)의 고레벨 전압(Vh2)과 고전압(AVDD)이 출력단(OP)에 걸리게 되어, 유지 신호(Vsi+1)는 고레벨 전압(V+)이 된다.
하지만 (i+2) 번째 게이트 신호(gi+2)의 후반 게이트 온 전압(Von) 구간(T2)일 때의 동작은 (i+1) 번째 게이트 신호(gi+1)의 전반 게이트 온 전압(Von) 구간(T1)일 때의 동작과 동일하여, 트랜지스터(Tr1, Tr2, Tr4)의 턴 온 동작에 의해 제3 클록 신호(CK2)의 저레벨 전압(Vl2)과 저전압(AVSS)이 출력단(OP)에 걸리게 되어, 유지 신호(Vsi+1)는 고레벨 전압(V+)에서 저레벨 전압(V-)으로 바뀐다.
위에서 설명한 것처럼, 트랜지스터(Tr1)는 입력 신호의 전압 상태가 게이트 온 전압(Von)을 유지하는 동안 제3 클록 신호(CK2)를 유지 신호로서 인가하기 위한 트랜지스터이고, 나머지 트랜지스터(Tr2-Tr5)는 입력 신호가 게이트 오프 전압(Voff)으로서 출력단(OP)이 트랜지스터(Tr1)의 출력 단자와 고립 상태일 때 축전기(C1, C2)를 이용하여 해당 유지 전극선에 인가되는 유지 신호의 전압 상태를 다음 프레임까지 유지하기 위한 트랜지스터이다. 즉, 트랜지스터(Tr1)는 해당 유지 전극선에 유지 신호를 초기에 인가하기 위한 것으로 나머지 트랜지스터(Tr2-Tr5)는 출력되고 있는 유지 신호를 일정하게 유지하기 위한 것이므로 트랜지스터(Tr2-Tr5)의 크기는 제1 트랜지스터(Tr1)의 크기보다 훨씬 작은 것이 좋다.
이러한 유지 신호(Vs)의 전압 변화로 인해, 화소 전극 전압(Vp)이 증감한다.
즉 화소 전극 전압(Vp)은 아래의 [수학식 1]처럼 구해진다. [수학식 1]에서 VD는 데이터 전압이고, Clc와 Cst는 각각 액정 축전기와 유지 축전기의 정전 용량을 나타내고, V+는 유지 신호(Vs)의 고레벨 전압이고 V-는 유지 신호(Vs)의 저레벨 전압이다.
Figure 112007032020660-pat00001
따라서 화소 전극 전압(Vp)은 충전되어 있는 데이터 전압(VD)에 유지 신호의 변화량이 가감되어, 정극성 데이터 전압으로 충전되어 있을 경우에는 화소 전극 전압(Vp)은 변화량만큼 증가되고, 반대로 부극성 데이터 전압으로 충전되어 있을 경우에는 화소 전극 전압(Vp)은 변화량만큼 감소된다. 이로 이해, 화소 전압의 변화는 증감된 화소 전극 전압(Vp)에 의해 계조 전압의 범위 보다 넓어져, 표현되는 휘도 범위 역시 넓어진다.
또한, 이미 설명한 것처럼, 공통 전압(Vcom)이 일정한 전압으로 고정되어 있으므로, 낮은 전압과 높은 전압을 번갈아 인가할 때보다 소비 전력이 줄어든다.
이러한 실시예에 따르면, 공통 전압(Vcom)을 소정 크기의 전압으로 고정시킨 후, 소정 주기로 레벨이 바뀌는 유지 신호를 유지 전극선에 인가하여 화소 전극 전압의 범위를 증가시키고 이로 인해 화소 전압의 범위 또한 넓어지므로 계조를 표현하기 위한 전압의 범위가 넓어지므로 화질이 향상된다.
또한 동일한 크기의 데이터 전압이 인가될 경우, 일정한 전압의 유지 전압이 인가될 때보다 넓은 범위의 화소 전압이 생성되므로, 증가되는 데이터 전압의 크기를 고려하여 데이터 전압의 범위를 줄일 수 있으므로 소비 전력이 감소하고, 이에 더하여 공통 전압이 일정한 값으로 고정되므로 소비 전력은 더욱 줄어든다.
다음, 도 5 내지 도 8b를 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이다. 도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 신호 생성 회로의 회로도이고, 도 7a 및 도 7b는 도 6의 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도의 한 예로서, 도 7a는 게이트 구동부의 주사 방향이 순방향일 경우의 예이고, 도 7b는 게이트 구동부의 주사 방향이 역방향일 경우의 예이다. 또한 도 8a 및 도 8b는 도 6의 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도의 다른 예로서, 도 8a는 게이트 구동부의 주사 방향이 순방향일 경우의 예이고, 도 8b는 게이트 구동부의 주사 방향이 역방향일 경우의 예이다.
본 실시예에 따른 액정 표시 장치는 도 1에 도시한 액정 표시 장치와 거의 유사하므로, 동일한 기능을 행하는 부분에 대해서는 같은 도면 부호를 부여하였고 그에 대한 상세한 설명은 생략한다.
즉, 본 실시예에 따른 액정 표시 장치는, 도 1과 유사하게, 액정 표시판 조립체(300a), 게이트 구동부(401), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 유지 신호 생성부(701) 및 신호 제어부(601)를 포함할 수 있다.
하지만 도 1과는 달리, 본 실시예의 액정 표시 장치의 게이트 구동부(401)는 외부의 선택 신호(도시하지 않음) 등에 의해 일반 게이트선(G1-G2n)의 주사 방향을 변경하는 양방향 게이트 구동부이다. 즉, 선택 신호의 상태에 따라 게이트 구동 부(401)는 순방향으로, 즉, 첫 번째 일반 게이트선(G1)에서부터 마지막 일반 게이트선(G2n)으로 게이트 온 전압(Von)을 순차적으로 전달하거나, 반대로 역방향으로 즉, 마지막 일반 게이트선(G2n)에서부터 첫 번째 일반 게이트선(G1)으로 게이트 온 전압(Von)을 차례로 전달한다. 이를 위해 액정 표시 장치는 사용자의 선택에 따라 해당 상태의 선택 신호를 신호 제어부(601) 등으로 출력하는 선택 스위치(도시하지 않음)를 더 구비할 수 있고, 신호 제어부(601)는 제1 및 제2 게이트 구동 회로(401a, 401b)에 각각 인가되는 주사 시작 신호(STV1, STV2) 이외에, 부가적인 주사 시작 신호(STV3, STV4)(도시하지 않음)를 게이트 제어 신호(CONT1a)에 출력할 수 있다. 즉, 게이트 구동부(401)가 순방향으로 동작할 경우 제1 및 제2 게이트 구동 회로(401a, 401b)에 각각 주사 시작 신호(STV1, STV2)를 인가하고, 역방향으로 동작할 경우 제1 및 제2 게이트 구동 회로(401a, 401b)에 각각 주사 시작 신호(STV3, STV4)를 인가할 수 있다.
또한 본 실시예에 따른 액정 표시 장치의 유지 신호 생성부(701)의 제1 및 제2 유지 신호 생성 회로(701a, 701b)는 각 유지 전극선(S1-S2n)에 해당 유지 신호를 전달하는 복수의 신호 생성 회로(710a)를 포함하고, 각 신호 생성 회로(710a)는 도 3에 도시한 신호 생성 회로(710)와 거의 유사하다.
즉, 도 6에 도시한 신호 생성 회로(710a)는 출력단(OP)을 가지고 있고, 다섯 개의 트랜지스터(Tr1-Tr5)와 두 개의 축전기(C1, C2)를 포함한다.
하지만, 도 3과 비교할 때, 본 발명의 실시예에 따른 신호 생성 회로(710a) 는 두 개의 입력단(IP11, IP12)과 두 개의 방향 제어단(IP13, IP14)을 더 가진다. i 번째 신호 생성 회로인 경우, 제1 입력단(IP11)은 (i+1) 번째 게이트선(Gi+1)과 연결되어 (i+1)번째 게이트 신호(gi+1)(앞으로 "제1 입력 신호"라고 부른다)를 받으며, 제2 입력단(IP12)는 (i-1) 번째 게이트선(Gi-1)과 연결되어 (i-1)번째 게이트 신호(gi-1) (앞으로 "제2 입력 신호"라고 부른다)를 받는다. 이와 마찬가지로, (i+1) 번째 신호 생성 회로인 경우, 제1 입력단(IP11)은 (i+2) 번째 게이트선(Gi+2)과 연결되어 (i+2)번째 게이트 신호(gi+2)를 제1 입력 신호로서 받으며, 제2 입력단(IP12)는 i 번째 게이트선(Gi)과 연결되어 i번째 게이트 신호(gi)를 제2 입력 신호로서 받는다.
신호 생성 회로(710a)는, 도 3에 도시한 신호 생성 회로(710)와 동일하게, 신호 제어부(601)로부터 유지 제어 신호(CONT3a)의 일종인 제1 내지 제3 클록 신호(CK1, CK1B, CK2)를 받고, 신호 제어부(601) 또는 외부에서 고전압(AVDD)과 저전압(AVSS)을 받는다. 또한 신호 생성 회로(710a)는 유지 제어 신호(CONT3a)의 일종인 제1 및 제2 방향 신호(DIR, DIRB 또는 DIRa, DIRBa)를 각각 제1 및 제2 방향 제어단(IP13, IP14)을 통해 신호 제어부(600)로부터 입력 받는다.
신호 생성 회로(710a)는 또한 제어 단자, 입력 단자 및 출력 단자를 각각 가지는 두 개의 트랜지스터(Tr6, Tr7)를 더 포함한다.
트랜지스터(Tr6)의 제어 단자는 제1 방향 제어단(IP13)과 연결되어 있고, 입 력 단자는 제1 입력단(IP11)과 연결되어 있으며, 출력 단자는 트랜지스터(Tr1-Tr3)의 제어 단자와 연결되어 있다.
트랜지스터(Tr7)의 제어 단자는 제2 방향 제어단(IP14)과 연결되어 있고, 입력 단자는 제2 입력단(IP12)과 연결되어 있으며, 출력 단자는 트랜지스터(Tr1-Tr3)의 제어 단자와 연결되어 있다.
이미 설명한 것처럼, 게이트 구동부(401)가 양방향 게이트 구동부이므로, 이러한 게이트 구동부(401)에 연동하여 유지 신호 생성부(701)가 동작하기 위해, 액정 표시 장치는 부가 게이트선(Gd) 이외에 하나의 부가 게이트선(Gda)을 더 포함한다. 추가된 부가 게이트선(Gda)는 제2 게이트 구동 회로(401b)과 한쪽 끝이 연결되어 게이트 신호(g1)의 게이트 온 전압(Von)에 이어서 제1 유지 신호 생성 회로(701a)에 게이트 온 전압(Von)을 전달할 수 있다. 추가된 부가 게이트선(Gda)는 부가 게이트선(Gd)과 마찬가지로 스위칭 소자(Q)에는 연결되지 않는다.
이러한 신호 생성 회로의 동작의 한 예에 대하여 먼저, 도 7a 및 도 7b를 참고로 하여 설명한다.
도 7a 및 도 7b에 도시한 것처럼, 제1 및 제2 방향 제어단(IP13, IP14)에 인가되는 제1 및 제2 방향 신호(DIR, DIRB)는 한 프레임 동안 고레벨 전압(Vh3) 또는 저레벨 전압(Vl3)을 유지하며 서로 반전 형태를 갖는다. 즉, 제1 방향 신호(DIR)가 고레벨 전압(Vh3)을 가지면, 제2 방향 신호(DIRB)는 저레벨 전압(Vl3)을 갖고, 제1 방향 신호(DIR)가 저레벨 전압(Vl3)을 가지면, 제2 방향 신호(DIRB)가 고레벨 전압(Vh3)을 갖는다. 제1 및 제2 방향 신호(DIR, DIRB)의 고레벨 전압(Vh3)의 크기는 트랜지스터(Tr6, Tr7)을 턴 온 시킬 수 있는 크기로서 약 15V일 수 있고, 저레벨 전압(Vl3)의 크기는 트랜지스터(Tr6, Tr7)을 턴 오프 시킬 수 있는 크기로서 약 -10V일 수 있다.
따라서, 트랜지스터(Tr6, Tr7)는 서로 반대의 동작 상태를 유지하여, 트랜지스터(Tr6)가 턴 온되면 트랜지스터(Tr7)는 턴 오프되고, 트랜지스터(Tr6)가 턴 오프되면 트랜지스터(Tr7)는 턴 온된다.
제1 및 제2 방향 신호(DIR, DIRB)는 선택 신호에 기초하여 출력되거나 게이트 구동부(401)의 주사 방향을 제어하는 제어 신호를 그대로 이용할 수 있다.
먼저, 게이트 구동부(401)의 주사 방향이 순방향일 경우에 대하여 설명한다.
제1 방향 제어단(IP13)으로 입력되는 제1 방향 신호(DIR)는 고레벨 전압(Vh3)을 유지하고, 제2 방향 제어단(IP14)으로 입력되는 제2 방향 신호(DIRB)는 저레벨 전압(Vl3)을 유지한다.
이로 인해, 트랜지스터(Tr6)는 턴 온되고, 트랜지스터(Tr7)는 턴 오프되므로, 신호 생성 회로(710a)는 제1 입력단(IP11)에 인가되는 제1 입력 신호, 예를 들어 i 번째 신호 생성 회로일 경우, (i+1) 번째 게이트선(Gi+1)에 인가되는 게이트 신호(gi+1)가 게이트 온 전압(Von)이 되면 동작을 시작하고, 도 3 및 도 4를 참고로 하여 이미 설명한 것과 같이, 트랜지스터(Tr1-Tr5)와 축전기(C1, C2)의 동작에 의해 해당 전압 상태의 유지 신호(Vsi)를 출력한다.
하지만, 게이트 구동부(401)의 주사 방향이 역방향일 경우, 도 7b에 도시한 것처럼, 제1 방향 제어단(IP13)으로 입력되는 제1 방향 신호(DIR)는 저레벨 전압(Vl3)을 유지하고, 제2 방향 제어단(IP14)으로 입력되는 제2 방향 신호(DIRB)는 고레벨 전압(Vh3)을 유지한다.
이로 인해, 트랜지스터(Tr6)는 턴 오프되고, 트랜지스터(Tr7)는 턴 온되므로, 신호 생성 회로(710a)는 제2 입력단(IP12)에 인가되는 제2 입력 신호, 예를 들어 i 번째 신호 생성 회로일 경우, (i-1) 번째 게이트선(Gi-1)에 인가되는 게이트 신호(gi-1)가 게이트 온 전압(Von)이 되면 동작을 시작하고, 도 3 및 도 4를 참고로 하여 이미 설명한 것과 같이, 트랜지스터(Tr1-Tr5)와 축전기(C1, C2)의 동작에 의해 해당 전압 상태의 유지 신호(Vsi)를 출력한다.
이처럼, 도 3에 도시한 신호 생성 회로(710)가 트랜지스터(Tr1-Tr3)를 턴온 시키기 위한 입력 신호를 입력단(IP)를 통해 직접 인가 받는 것과는 달리, 도 7a 및 도 7b에 따라 동작하는 신호 생성 회로(710a)는 게이트 구동부(401)의 주사 방향이 순방향일 경우에는 트랜지스터(Tr6)를 통해 인가되는 게이트 신호를 입력 신호로서 인가받아 트랜지스터(Tr1-Tr3)의 제어 단자에 인가하고, 주사 방향이 역방향일 경우에는 트랜지스터(Tr7)를 통해 인가되는 게이트 신호를 입력 신호로서 인가받아 트랜지스터(Tr1-Tr3)의 제어 단자에 인가한다. 이때, 이미 설명한 것처럼, 신호 생성 회로(710a)의 트랜지스터(Tr1-Tr5)와 축전기(C1, C2)의 동작은 신호 생성 회로(710)의 동작과 동일하다.
다음, 도 8a 및 도 8b를 참고로 하여, 신호 생성 회로의 동작의 다른 예에 대하여 설명한다.
도 8a 및 도 8b에 도시한 것처럼, 제1 및 제2 방향 제어단(IP13, IP14)에 인가되는 방향 신호(DIRa, DIRBa)는 고레벨 전압(Vh3)과 저레벨 전압((Vl3)을 갖고 각 고레벨 전압(Vh3)과 저레벨 전압(Vl3)은 약 1H동안 유지되며 듀티비는 약 50%일 수 있다, 즉 방향 신호(DIRa, DIRBa)는 약 1H마다 고레벨 전압(Vh3)과 저레벨 전압(Vl3) 사이를 스윙한다. 제1 방향 신호(DIRa)와 제2 방향 신호(DIRBa)는 약 180˚의 위상차를 가지는 서로 반전된 형태를 갖는다.
이미 설명한 것처럼, 제1 및 제2 방향 신호(DIRa, DIRBa)의 고레벨 전압(Vh3)은 약 15V이고 저레벨 전압(Vl3)은 약 -10V일 수 있다.
또한, 신호 생성 회로(710a)의 제1 및 제2 방향 제어단(IP13, IP14)에 인가되는 방향 신호(DIRa, DIRBa)의 종류는 행 단위로 바뀐다. 즉, 홀수 번째 유지 전극선(S1, S3, …, S2n-1)에 연결된 신호 생성 회로에서, 제1 방향 제어단(IP13)는 방향 신호(DIRa)를 인가받고 제2 방향 제어단(IP14)는 방향 신호(DIRBa)를 인가받고, 짝수 번째 유지 전극선(S2, S4, …, S2n)에 연결된 신호 생성 회로에서, 제1 방향 제어단(IP13)는 방향 신호(DIRBa)를 인가받고 제2 방향 제어단(IP14)는 방향 신호(DIRa)를 인가받지만, 이에 한정되지 않는다.
먼저, 게이트 구동부(401)의 주사 방향이 순방향일 경우, 도 8a를 참고로 하여 신호 생성 회로의 동작에 대하여 설명한다.
홀수 번째인 신호 생성 회로(710a), 예를 들어, i 번째 신호 생성 회로에서, 제1 입력단(IP11)에 (i+1) 번째 게이트 신호(gi+1)의 게이트 온 전압(Von)이 제1 입력 신호로서 인가되고, 제2 입력단(IP12)에 (i-1) 번째 게이트 신호(gi-1)의 게이트 오프 전압(Voff)이 제2 입력 신호로서 인가되면, 제1 방향 제어단(IP13)에는 방향 신호(DIRa)가 제1 방향 신호로서 인가되고, 제2 방향 제어단(IP14)에는 방향 신호(DIRBa)가 제2 방향 신호로서 인가된다.
게이트 신호(gi+1)의 게이트 온 전압(Von)의 전반 1H 동안(T1), 제1 방향 신호(DIRa)는 저레벨 전압(Vl3)이고, 제2 방향 신호(DIRBa)는 고레벨 전압(Vh3)을 유지하여, 트랜지스터(Tr6)는 턴 오프되고 트랜지스터(Tr7)는 턴온된다. 하지만, 이때, 제2 입력 신호가 게이트 오프 전압(Voff)이므로 트랜지스터(Tr1-Tr3)는 턴오프 상태가 되어, 유지 신호(Vsi)의 전압 상태는 이전 상태를, 예를 들어 저레벨 전압(V-)을 유지한다.
약 1H 경과 후, 즉, 게이트 신호(gi+1)의 게이트 온 전압(Von)의 후반 1H 동안(T2), 제1 방향 신호(DIRa)는 저레벨 전압(Vl3)에서 고레벨 전압(Vh3)으로 되고, 제2 방향 신호(DIRBa)는 고레벨 전압(Vh3)에서 저레벨 전압(Vl3)으로 된다.
이로 인해, 트랜지스터(Tr6)가 게이트 신호(gi+1)의 게이트 온 전압(Von)의 후반 1H 동안 턴 온되어 트랜지스터(Tr1-Tr3)의 제어 단자에 게이트 온 전압(Von)을 전달함으로써, 트랜지스터(Tr1-Tr3)를 턴온 시킨다.
후반 구간(T2) 동안 제1 클록 신호(CK1)는 저레벨 전압(Vl1)이고, 제2 및 제3 클록 신호(CK1B, CK2)는 고레벨 전압(Vh1, Vh2)이므로, 도 3 및 도 4를 참고로 하여 이미 설명한 것처럼, 트랜지스터(Tr1, Tr5)가 전달하는 제3 클록 신호(CK2)의 고레벨 전압(Vh2)과 고전압(AVDD)이 출력단(OP)에는 전달되어, 유지 신호(Vsi)는 저레벨 전압(V-)에서 고레벨 전압(V+)으로 바뀌게 되며, 축전기(C2)가 충전된다.
후반 구간(T2)이 끝나 제1 방향 신호(DIRa)가 저레벨 전압(Vl3)이 되면, 트랜지스터(Tr6)가 턴오프 상태로 바뀌지만, 축전기(C2)의 충전 전압에 의해 트랜지스터(Tr5)가 턴온되어, 고전압(AVDD)이 출력단(OP)에 전달되어 유지 신호(Vsi)는 고레벨 전압(V+)을 유지한다.
다음, 짝수 번째인 (i+1) 번째 신호 생성 회로의 동작에 대하여 설명한다.
짝수 번째인 (i+1) 번째 신호 생성 회로에서, 제1 입력단(IP11)에 (i+2) 번째 게이트 신호(gi+2)의 게이트 온 전압(Von)이 제1 입력 신호로서 인가되고, 제2 입력단(IP12)에 i 번째 게이트 신호(gi)의 게이트 오프 전압(Voff)이 제2 입력 신호로서 인가되면, 제1 방향 제어단(IP13)에는 방향 신호(DIRBa)가 제1 방향 신호로서 인가되고, 제2 방향 제어단(IP14)에는 방향 신호(DIRa)가 제2 방향 신호로서 인가된다.
게이트 신호(gi+2)의 게이트 온 전압(Von)의 전반 1H 동안(T1), 제1 방향 신호(DIRBa)는 저레벨 전압(Vl3)이고, 제2 방향 신호(DIRa)는 고레벨 전압(Vh3)을 유 지하여, 트랜지스터(Tr6)는 턴 오프되고 트랜지스터(Tr7)는 턴온되지만, 제2 입력 신호가 게이트 오프 전압(Voff)이므로 트랜지스터(Tr1-Tr3)는 턴오프 상태가 된다. 따라서 유지 신호(Vsi+1)의 전압 상태는 이전 상태를, 예를 들어 고레벨 전압(V+)을 유지한다.
약 1H 경과한 게이트 신호(gi+2)의 게이트 온 전압(Von)의 후반 1H 동안(T2), 제1 방향 신호(DIRBa)는 저레벨 전압(Vl3)에서 고레벨 전압(Vh3)으로 되고, 제2 방향 신호(DIRa)는 고레벨 전압(Vh3)에서 저레벨 전압(Vl3)으로 된다.
이로 인해, 트랜지스터(Tr6)가 턴 온되어 트랜지스터(Tr1-Tr3)의 제어 단자에 게이트 온 전압(Von)을 전달함으로써, 트랜지스터(Tr1-Tr3)를 턴온 시킨다.
후반 구간(T2) 동안 제1 클록 신호(CK1)는 고레벨 전압(Vh1)이고, 제2 및 제3 클록 신호(CK1B, CK2)는 저레벨 전압(Vl1, Vl2)이므로, 도 3 및 도 4를 참고로 하여 이미 설명한 것처럼, 트랜지스터(Tr1, Tr4)가 전달하는 제3 클록 신호(CK2)의 저레벨 전압(Vl2)과 저전압(AVSS)이 출력단(OP)에는 전달되어, 유지 신호(Vsi+1)는 고레벨 전압(V+)에서 저레벨 전압(V-)으로 바뀌게 되며, 축전기(C1)가 충전된다.
후반 구간(T2)이 끝나 제1 방향 신호(DIRBa)가 저레벨 전압(Vl3)이 되면, 트랜지스터(Tr6)가 턴오프 상태로 바뀌지만, 축전기(C1)의 충전 전압에 의해 트랜지스터(Tr4)가 턴온되어, 저전압(AVSS)이 출력단(OP)에 전달되어 유지 신호(Vsi+1)는 저레벨 전압(V-)을 유지한다.
다음, 게이트 구동부(401)의 주사 방향이 역방향일 경우, 도 8b를 참고로 하 여 신호 생성 회로의 동작에 대하여 설명한다.
이 경우, 방향 신호(DIRa, DIRBa)의 파형은 순방향일 경우와 반대이다. 따라서 순방향일 경우와는 달리, 제2 입력단(IP12)으로 인가되는 제2 입력 신호인 해당 번째의 게이트 온 전압(Von)의 후반 1H 동안 트랜지스터(Tr7)가 턴온되어 트랜지스터(Tr1-Tr3)를 턴온시킨다. 트랜지스터(Tr7)가 턴온 상태를 유지하는 동안 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 상태에 따라 트랜지스터(Tr1-Tr5)와 축전기(C1, C2)의 동작이 정해져, 해당 레벨의 유지 신호가 대응하는 유지 전극선에 인가된다. 이러한 트랜지스터(Tr1-Tr5)와 축전기(C1, C2)의 동작은 게이트 구동부의 주사 방향이 순방향일 경우와 동일하므로 생략한다.
본 실시예에서, 제1 및 제2 방향 제어단(IP13, IP14)에 인가되는 제1 및 제2 방향 신호(DIRa, DIRBa)가 약 1H마다 스윙하는 교류(AC) 신호로서 트랜지스터의 동작 특성 변화등과 같은 소자의 열화를 유발시키지 않으므로, 도 8a 및 도 8b에 도시한 신호는 다결정 규소 박막 트랜지스터뿐만 아니라 비정질 규소 박막 트랜지스터를 구비한 액정 표시 장치에도 사용할 수 있다.
또한, 도 5 내지 도 8b에 도시한 실시예에서, 게이트 구동부(401)가 양방향 게이트 구동부이므로, 주사 방향에 기초하는 마지막 신호 생성 회로에 인가되는 게이트 신호를 위한 부가 게이트선(Gd, Gda)을 형성하지 않고 게이트 구동부(401)에 인가되는 주사 시작 신호(STV1-STV4) 중 일부를 이용할 수도 있다.
다음, 도 9 내지 도 12를 참고로 하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 블록도이다. 도 10은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 신호 생성 회로에 대한 회로도이고, 도 11은 도 10에 도시한 신호 생성 회로의 배치도이다. 도 12는 게이트 구동부에 인가되는 게이트용 클록 신호와 유지 신호 생성부에 인가되는 유지 클록 신호의 관계를 도시한 파형도이다. 또한 도 13a 및 도 13b는 도 10의 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도로서, 도 13a는 게이트 구동부의 주사 방향이 순방향일 경우의 예이고, 도 13b는 게이트 구동부의 주사 방향이 역방향일 경우의 예이다.
본 실시예에 따른 액정 표시 장치는 도 1, 도 5, 또는 도 6에 도시한 액정 표시 장치와 거의 유사하므로, 동일한 기능을 행하는 부분에 대해서는 같은 도면 부호를 부여하였고 그에 대한 상세한 설명은 생략한다.
즉, 본 실시예에 따른 액정 표시 장치는, 도 1 또는 도 5와 유사하게, 액정 표시판 조립체(300b), 게이트 구동부(402), 데이터 구동(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 유지 신호 생성부(702) 및 신호 제어부(602)를 포함한다.
도 5와 동일하게 게이트 구동부(402)는 양방향 게이트 구동부이다.
또한 본 실시예에 따른 유지 신호 생성부(702)의 제1 및 제2 유지 신호 생성 회로(702a, 702b)는 유지 전극선(S1-S2n)에 각각 연결된 복수의 신호 생성 회로(710b)를 포함할 수 있고, 각 신호 생성 회로(710b)는 도 6에 도시한 신호 생성 회로(710a)와 거의 유사하다.
즉, 도 10에 도시한 신호 생성 회로(710b)는 출력단(OP)을 가지고 있고, 다섯 개의 트랜지스터(Tr1-Tr5)와 두 개의 축전기(C1, C2)를 포함한다.
하지만, 도 6과 비교할 때, 본 발명의 실시예에 따른 신호 생성 회로(710b)는 하나의 입력단(IP21)과 하나의 제어단(IP22)을 가진다. i 번째 신호 생성 회로인 경우, 입력단(IP21)은 i 번째 게이트선(Gi)과 연결되어 i번째 게이트 신호(gi)를 입력 신호로서 받으며, 이와 마찬가지로, (i+1) 번째 신호 생성 회로인 경우, 입력단(IP21)은 (i+1) 번째 게이트선(Gi+1)과 연결되어 (i+1)번째 게이트 신호(gi+1)를 입력 신호로서 받는다.
신호 생성 회로(710b)는, 도 6에 도시한 신호 생성 회로(710a)와 동일하게, 신호 제어부(602)로부터 유지 제어 신호(CONT3b)의 일종인 제1 내지 제3 클록 신호(CK1, CK1B, CK2)를 받고, 신호 제어부(602) 또는 외부에서 고전압(AVDD)과 저전압(AVSS)을 받는다.
또한 신호 생성 회로(710b)는 유지 제어 신호(CONT3b)의 일종인 유지 클록 신호(CLK_L, CLK_R, CLKB_L, CLKB_R)중 하나를 제어단(IP22)을 통해 신호 제어부(602)로부터 입력 받는다.
예를 들어, 도 11에 도시한 것처럼, 액정 표시판 조립체(300b)의 왼쪽에 배치되어 짝수 번째의 유지 신호(Vs2, Vs4, …, Vs2n)를 각각 생성하는 제1 유지 신호 생성 회로(702a)의 복수의 신호 생성 회로(710b)는 액정 표시판 조립체(300b)의 왼 쪽에서 인가되는 유지 클록 신호(CLK_L, CLKB_L)을 교대로 인가받는다. 액정 표시판 조립체(300b)의 오른쪽에 배치되어 홀수 번째의 유지 신호(Vs1, Vs3,…, Vs2n-1)를 각각 생성하는 제2 유지 신호 생성 회로(702b)의 복수의 신호 생성 회로(710b)는 액정 표시판 조립체(300b)의 오른쪽에서 인가되는 유지 클록 신호(CLKB_R, CLK_R)을 교대로 인가 받는다. 이러한 액정 표시판 조립체(300b) 상의 제1 및 제2 유지 신호 생성 회로(702a, 702b)의 배치 위치, 제1 및 제2 유지 신호 생성 회로(702a, 702b)와 유지 신호선과의 연결관계, 제1 및 제2 유지 신호 생성 회로(702a, 702b)와 유지 클록 신호(CLK_L, CLKB_L, CLK_R, CLKB_R)와의 인가 관계 등은 이에 한정되지 않고 변경 가능하다.
유지 클록 신호(CLK_L, CLKB_L, CLK_R, CLKB_R)는 게이트 신호를 생성하기 위해 게이트 제어 신호(CONT1)의 일종으로서 게이트 구동 회로(402a, 402b)에 인가되는 게이트용 클록 신호에 기초하여 생성될 수 있다.
게이트용 클록 신호와 유지 클록 신호의 한 예를 도 12에 도시한다.
도 12는 게이트 구동부의 주사 방향이 순방향일 경우, i 번째, (i+1)번째, (i+2)번째, 및 (i+3)번째 게이트 신호(gi, gi+1, gi+2, gi+3)를 생성하는 게이트 구동 회로(402a, 402b)에 해당 게이트용 클록 신호(GCK_L, GCK_R, GCK_L, GCK_R)가 인가될 때, i 번째, (i+1)번째, (i+2)번째, 및 (i+3)번째 유지 신호(Si, Si+1, Si+2, Si+3)를 생성하는 유지 생성 회로(702a, 702b)에 인가되는 유지 클록 신호(CLK_L, CLKB_R, CLKB_L, CLK_R)를 도시한 것이다. 게이트 구동부의 주사 방향이 역방향일 경우는 순방향일 경우와는 달리, 도 12에서 게이트용 클록 신호(GCK_L, GCK_R, GCK_L, GCK_R)는 각각 (i+3)번째, (i+2)번째, (i+1)번째, 및 i번째 게이트 신호(gi+3, gi+2, gi+1, gi)를 생성하기 위한 신호이고, 유지 클록 신호(CLK_L, CLKB_R, CLKB_L, CLK_R)는 각각 (i+3)번째, (i+2)번째, (i+1)번째, 및 i번째 유지 신호(Si+3, Si+2, Si+1, Si)를 생성하는 유지 생성 회로(702a, 702b)에 인가되는 신호이다.
유지 클록 신호(CLK_L, CLKB_L, CLK_R, CLKB_R)의 펄스폭은 약 2H이며 듀티비는 약 50%일 수 있으므로, 약 2H마다 스윙한다. 또한 서로 대응하는 유지 클록 신호(CLK_R와 CLKB_R, CLK_L와 CLKB_L)의 파형은 서로 반대이다. 유지 클록 신호(CLK_R, CLKB_R)와 이에 대응하는 유지 클록 신호(CLK_L, CLKB_L) 사이에는 소정 시간의 지연, 예를 들어 약 1H의 신호 지연이 발생할 수 있다. 유지 클록 신호(CLK_L, CLKB_L, CLK_R, CLKB_R)는 고레벨 전압(Vh4)은 약 15V일 수 있고, 저레벨 전압(Vl4)은 약 -1V일 수 있다.
신호 생성 회로(710b)는 또한 제어 단자, 입력 단자 및 출력 단자를 각각 가지는 두 개의 트랜지스터(Tr61, Tr71)를 더 포함한다.
트랜지스터(Tr61)의 제어 단자와 입력 단자는 입력단(IP21)과 연결되어 있고, 출력 단자는 트랜지스터(Tr1-Tr3)의 제어 단자와 연결되어 있다. 이때 트랜지스터(Tr61)는 다이오드로 기능한다.
트랜지스터(Tr71)의 제어 단자는 제어단(IP22)과 연결되어 있고, 입력 단자 는 입력단(IP21)과 연결되어 있으며, 출력 단자는 트랜지스터(Tr1-Tr3)의 제어 단자와 연결되어 있다.
먼저, 게이트 구동부(402)의 주사 방향이 순방향일 경우에 대하여 도 13a를 참고로 하여 설명한다.
신호 생성 회로(710b), 예를 들어, 짝수 번째인 i 번째 신호 생성 회로의 입력단(IP21)에 i 번째 게이트 신호(gi)의 게이트 온 전압(Von)이 인가되면, 트랜지스터(Tr61)는 턴온되어 트랜지스터(Tr1-Tr3)를 턴온시킨다.
따라서 i 번째 게이트 신호(gi)의 게이트 온 전압(Von)이 인가되는 동안 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 상태에 기초한 전압 레벨이 출력단(OP)에 인가되어 유지 신호(Vsi)로서 출력된다.
즉, 게이트 신호(gi)의 게이트 온 전압(Von)의 전반 구간(T1) 동안, 제1 클록 신호(CK1)는 저레벨 전압(Vl1)을 유지하고 제2 및 제3 클록 신호(CK1B, CK2)는 고레벨 전압(Vh1, Vh2)을 유지하므로, 트랜지스터(Tr1, Tr3, Tr5)의 동작에 의해 고레벨 전압(V+)의 유지 신호(Vsi)가 출력단(OP)를 통해 출력된다.
하지만, 게이트 신호(gi)의 게이트 온 전압(Von)의 후반 구간(T2) 동안, 제1 클록 신호(CK1)는 고레벨 전압(Vh1)으로 변하고 제2 및 제3 클록 신호(CK1B, CK2)는 저레벨 전압(Vl1, Vl2)으로 변하여, 트랜지스터(Tr1, Tr2, Tr4)의 동작에 의해 저레벨 전압(V-)이 출력단(OP)에 전달되어 유지 신호(Vsi)는 고레벨 전압(V+)에서 저레벨 전압(V-)으로 바뀐다.
후반 구간(T2)이 끝나면 게이트 신호(gi)는 게이트 오프 전압(Voff)으로 바뀌어 트랜지스터(Tr61)는 턴오프되지만, 트랜지스터(Tr61)가 다이오드로 동작한다. 따라서 제어단(IP22)에 인가되는 유지 클록 신호(CLK_L)가 고레벨 전압(Vh4)으로 바뀌기 전까지 노드(N)의 전압(VNi) 상태는 이전 상태(Vh5)를 유지하여 트랜지스터(Tr1-Tr3)는 턴온 상태를 지속하고, 이때의 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 전압 레벨에 따라 유지 신호(Vsi)는 전압 레벨이 정해진다. 즉, 제1 클록 신호(CK1)는 저레벨 전압(Vl1)으로 변하고 제2 및 제3 클록 신호(CK1B, CK2)는 고레벨 전압(Vh1, Vh2)으로 변하고, 이에 따른 트랜지스터(Tr1, Tr3, Tr5)의 동작에 의해 고레벨 전압(V+)이 출력단(OP)을 통해 유지 신호(Vsi)로서 전달되어 유지 신호(Vsi)는 저레벨 전압(V-)에서 고레벨 전압(V+)으로 다시 바뀐다.
하지만, 소정 시간 경과 후, 제어단(IP22)에 인가되는 유지 클록 신호(CLK_L)가 고레벨 전압(Vh4)으로 되면, 트랜지스터(Tr71)가 턴온되어, 게이트 오프 전압(Voff)의 게이트 신호(gi)가 트랜지스터(Tr1-Tr3)의 제어 단자에 인가되어 트랜지스터(Tr1-Tr3)를 턴오프시켜, 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 레벨 변화에 영향을 받지 않고, 축전기(C2)의 충전 전압과 이 충전 전압에 의한 트랜지스터(Tr5)의 동작에 의해 유지 신호(Vsi)는 다음 프레임까지 고레벨 전압(V+)을 유지한다.
다음, 홀수 번째인 (i+1) 번째 신호 생성 회로의 동작에 대하여 설명한다.
입력단(IP21)에 (i+1) 번째 게이트 신호(gi+1)의 게이트 온 전압(Von)이 인가되면, 트랜지스터(Tr61)는 턴온되어 트랜지스터(Tr1-Tr3)를 턴온시킨다.
따라서 (i+1) 번째 게이트 신호(gi+1)의 게이트 온 전압(Von)이 인가되는 동안 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 전압 상태에 기초한 전압 레벨이 출력단(OP)에 인가되어 유지 신호(Vsi+1)로서 출력된다.
즉, 게이트 신호(gi+1)의 게이트 온 전압(Von)의 전반 구간(T1) 동안, 제1 클록 신호(CK1)는 고레벨 전압(Vh1)을 유지하고 제2 및 제3 클록 신호(CK1B, CK2)는 저레벨 전압(Vl1, Vl2)을 유지하므로, 트랜지스터(Tr1, Tr2, Tr4)의 동작에 의해 저레벨 전압(V-)의 유지 신호(Vsi+1)가 출력단(OP)를 통해 출력된다.
게이트 신호(gi+1)의 게이트 온 전압(Von)의 후반 구간(T2) 동안, 제1 클록 신호(CK1)는 저레벨 전압(Vl1)으로 변하고 제2 및 제3 클록 신호(CK1B, CK2)는 고레벨 전압(Vh1, Vh2)으로 변하여, 트랜지스터(Tr1, Tr3, Tr5)의 동작에 의해 고레벨 전압(V+)이 출력단(OP)을 통해 유지 신호(Vsi+1)로서 출력된다. 따라서 유지 신호(Vsi+1)는 저레벨 전압(V-)에서 고레벨 전압(V+)으로 바뀐다.
후반 구간(T2)이 끝나면 게이트 신호(gi+1)는 게이트 오프 전압(Voff)으로 바뀌지만 트랜지스터(Tr61)의 동작에 의해 방향 제어단(IP22)에 인가되는 유지 클록 신호(CLKB_R)가 고레벨 전압(Vh4)으로 바뀌기 전까지 노드(N)의 전압(VNi+1)은 이전 상태(Vh5)를 유지하여 트랜지스터(Tr1-Tr3)는 턴온 상태를 유지한다. 따라서, 이때, 제1 클록 신호(CK1)는 고레벨 전압(Vh1)이고 제2 및 제3 클록 신호(CK1B, CK2)는 저레벨 전압(Vl1, Vl2)이므로, 트랜지스터(Tr1, Tr2, Tr4)의 동작에 의해 저레벨 전압(V-)이 출력단(OP)을 통해 유지 신호(Vsi+1)로서 전달된다. 따라서 유지 신호(Vsi+1)는 고레벨 전압(V+)에서 저레벨 전압(V-)으로 다시 바뀐다.
하지만, 소정 시간 경과 후, 제어단(IP22)에 인가되는 유지 클록 신호(CLKB_R)가 고레벨 전압(Vh4)으로 되면, 트랜지스터(Tr71)가 턴온되어, 게이트 오프 전압(Voff)의 게이트 신호(gi+1)가 트랜지스터(Tr1-Tr3)의 제어 단자에 인가되어 트랜지스터(Tr1-Tr3)를 턴오프시킨다. 따라서 축전기(C1)의 충전 전압과 트랜지스터(Tr4)의 동작에 의해 유지 신호(Vsi+1)는 다음 프레임까지 저레벨 전압(V-)을 유지한다.
다음, 게이트 구동부(402)의 주사 방향이 역방향일 경우, 신호 생성회로(710b)의 동작에 대하여 도 13b를 참고로 하여 설명한다.
도 13b에 도시한 바와 같이, 입력단(IP21)에 인가되는 게이트 신호만 상이할 때, 신호 생성 회로(710b)의 동작은 도 13a를 참고로 하여 설명한 것과 동일하므로, 자세한 설명은 생략한다.
본 실시예에서, 게이트 온 전압(Von)의 전반 구간(T1)인 약 1H 동안 동안 제 3 클록 신호(CK2)의 해당 레벨이 유지 신호로서 출력되지만, 액정의 응답 속도가 느리기 때문에 약 1H 동안의 유지 신호의 변화는 화소 전극 전압의 변화에는 영향을 미치지 않는다.
이와 같이, 도 10에 도시한 신호 생성 회로(710b)의 제어단(IP22)에 입력되는 유지 클록 신호(CLK_L, CKLB_L, CLK_R, CLKB_R)는 노드(N)의 전압 레벨을 게이트 오프 전압(Voff)으로 변환시켜, 출력단(OP)에 전달되는 전압 레벨이 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 변화에 따라 약 1H 단위로 변하지 않도록 하여, 해당 레벨로 전환된 유지 신호의 전압 레벨이 다음 프레임까지 유지되도록 한다.
이러한 본 실시예에 따른 액정 표시 장치의 유지 신호 생성부(702)는 일반 게이트선(G1-G2n)을 통해 전달되는 게이트 신호 이외에 별도의 부가적인 게이트 신호를 필요치 않으므로, 부가 게이트선을 형성할 필요가 없고, 게이트 구동부(402)의 주사 방향을 알려주는 별도의 방향 신호 역시 불필요하다.
다음, 도 14 내지 도 17b를 참고로 하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 14은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 블록도이다. 도 15는 도 14에 도시한 유지 신호 생성 회로에 대한 신호 생성 회로의 회로도이고, 도 16는 도 15에 도시한 신호 생성 회로의 배치도이다. 도 17a는 도 15의 신호 생성 회로를 포함하는 액정 표시 장치가 행 반전을 행할 때 사용되는 신호의 타이밍도이며, 도 17b는 도 15의 신호 생성 회로를 포함하는 액정 표시 장치가 프레임 반 전을 행할 때 사용되는 신호의 타이밍도이다.
본 실시예에 따른 액정 표시 장치는 이미 기술한 실시예들의 액정 표시 장치와 거의 유사하므로, 동일한 기능을 행하는 부분에 대해서는 같은 도면 부호를 부여하였고 그에 대한 상세한 설명은 생략한다.
본 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(300c), 게이트 구동부(403), 데이터 구동(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 유지 신호 생성부(703) 및 신호 제어부(603)를 포함한다.
도 9와 동일하게 게이트 구동부(403)는 양방향 게이트 구동부이다.
본 실시예에 따른 유지 신호 생성부(703)는 제1 및 제2 유지 신호 생성 회로(703a, 703b)를 포함한다. 제1 및 제2 유지 신호 생성 회로(703a, 703b)는 유지 전극선(S1-S2n)에 각각 연결된 복수의 신호 생성 회로(710c)를 포함한다.
각 신호 생성 회로(710c)는 도 10에 도시한 신호 생성 회로(710b)와 거의 유사하게 출력단(OP)을 가지고 있고, 다섯 개의 트랜지스터(Tr1-Tr5)와 두 개의 축전기(C1, C2)를 포함한다.
하지만, 도 10과는 달리, 신호 생성 회로(710c)는 두 개의 입력단(IP31, IP32)과 하나의 제어단(IP41)을 가진다.
i 번째 신호 생성 회로인 경우, 입력단(IP31)은 (i+2) 번째 게이트선(Gi+2)과 연결되어 (i+2)번째 게이트 신호(gi+2)를 입력 신호로서 받고, 입력단(IP32)은 (i-2) 번째 게이트선(Gi-2)과 연결되어 (i-2)번째 게이트 신호(gi-2)를 입력 신호로서 받 는다.
마찬가지로, (i+1) 번째 신호 생성 회로인 경우, 입력단(IP31)은 (i+3) 번째 게이트선(Gi+3)과 연결되어 (i+3)번째 게이트 신호(gi+3)를 입력 신호로서 받고, 입력단(IP32)은 (i-1) 번째 게이트선(Gi-1)과 연결되어 (i-1)번째 게이트 신호(gi-1)를 입력 신호로서 받는다.
도 16에 도시한 것처럼, 제1 및 제2 유지 신호 생성 회로(703a, 703b)의 첫 번째 신호 생성 회로(710c)의 제2 입력단(IP32)은 인접한 제1 및 제2 게이트 구동 회로(403a, 403b)에 인가되는 주사 시작 신호(STV1, STV3)를 각각 인가 받고, 제1 및 제2 유지 신호 생성 회로(703a, 703b)의 마지막 신호 생성 회로(7100c)의 제1 입력단(IP31)은 인접한 제1 및 제2 게이트 구동 회로(403a, 403b)에 인가되는 주사 시작 신호(STV2, STV4)를 각각 인가 받을 수 있지만, 대안적으로, 별도의 더미선을 통해 별도의 신호를 외부로부터 입력받을 수 있다.
신호 생성 회로(710c)는 신호 제어부(600)로부터 유지 제어 신호(CONT3a)의 일종인 제1 내지 제3 클록 신호(CK1, CK1B, CK2)를 받고, 신호 제어부(600) 또는 외부에서 고전압(AVDD)과 저전압(AVSS)을 받는다.
또한 신호 생성 회로(710c)는 도 16에 도시한 것처럼, 게이트 제어 신호(CONT1)의 일종인 게이트용 클록 신호(GCK_L, GCK_R, GCKB_L, GCKB_R)중 하나를 제어단(IP41)을 통해 신호 제어부(600)로부터 입력 받는다.
신호 생성 회로(710c)는 또한 제어 단자, 입력 단자 및 출력 단자를 각각 가 지는 세 개의 트랜지스터(Tr8-Tr10)를 더 포함한다.
트랜지스터(Tr8)의 제어 단자는 입력단(IP31)에 연결되고 입력 단자는 유지 제어 신호(CONT3a)의 일종인 제1 방향 신호(DIR)와 연결되어 있으며 출력단자는 트랜지스터(Tr1-Tr3)의 제어 단자에 연결되어 있다.
트랜지스터(Tr9)의 제어 단자는 입력단(IP32)에 연결되고 입력 단자는 유지 제어 신호(CONT3a)의 일종인 제2 방향 신호(DIRB)와 연결되어 있으며 출력단자는 트랜지스터(Tr1-Tr3)의 제어 단자에 연결되어 있다.
트랜지스터(Tr10)의 제어 단자는 제어단(IP41)에 연결되고 입력 단자는 게이트 오프 전압(Voff)에 연결되어 있으며 출력단자는 트랜지스터(Tr1-Tr3)의 제어 단자에 연결되어 있다.
이러한 신호 생성 회로(710c)를 구비한 유지 신호 생성 회로(703a, 703b)의 동작에 대하여 설명한다. 이때, 액정 표시 장치는 행 반전을 실시한다.
먼저, 게이트 구동부(403)의 주사 방향이 순방향으로, 제1 방향 신호(DIR)가 고레벨 전압을 갖고, 제2 방향 신호(DIRB)가 저레벨 전압을 가질 경우에 대하여 도 17a를 참고하여 설명한다.
신호 생성 회로(710c), 예를 들어, 홀수 번째인 i 번째 유지 전극선(Si)에 연결된 i 번째 신호 생성 회로의 동작에 대하여 설명한다.
i 번째 게이트 신호(gi)의 게이트 온 전압(Von)이 인가된 후, (i+2)번째 게이트 신호(gi+2)의 게이트 온 전압(Von)이 입력단(IP31)에 인가되면, 트랜지스 터(Tr8)가 턴온되어, 제1 방향 신호(DIR)의 고레벨 전압(Vh3)이 노드(N1)를 통해 트랜지스터(Tr1-Tr3)의 제어 단자에 인가되어 제1 내지 제3 트랜지스터(Tr1-Tr3)를 턴온시킨다.
따라서 도 17a에 도시한 것처럼, (i+2) 번째 게이트 신호(gi+2)의 게이트 온 전압(Von)이 인가되는 약 2H 동안 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 상태에 기초한 전압 레벨에 따라 해당 상태의 전압 레벨이 출력단(OP)에 인가되어 유지 신호(Vsi)로서 출력된다. 이 때, (i-2) 번째 게이트 신호(gi-2)는 게이트 오프 전압(Voff)을 유지하여 트랜지스터(Tr9)는 턴오프 상태를 유지하므로 제2 방향 신호(DIRB)는 노드(N1)의 전압(VN1)에 영향을 미치지 않는다.
즉, (i+2) 번째 게이트 신호(gi+2)의 게이트 온 전압(Von)의 전반 구간(T1)동안 트랜지스터(Tr1, Tr2, Tr4)의 동작에 의해 저레벨 전압(V-)의 유지 신호(Vsi)가 출력단(OP)을 통해 출력되고, 게이트 신호(gi+2)의 게이트 온 전압(Von)의 후반 구간(T2)동안 트랜지스터(Tr1, Tr3, Tr5)의 동작에 의해 고레벨 전압(V+)의 유지 신호(Vsi)가 출력단(OP)을 통해 출력된다.
도 17a에 도시한 것처럼, (i+2) 번째 게이트 신호(gi+2)의 게이트 온 전압(Von)의 후반 구간(T2)이 끝난 후, 제어 단자(IP41)에 인가되는 게이트용 클록 신호(GCK_L)는 약 2H 동안 고레벨 전압(Vh4)을 유지한다.
따라서 트랜지스터(Tr10)가 턴온되어 게이트 오프 전압(Voff)이 노드(N1)에 전달되어 제1 내지 제3 트랜지스터(Tr1-Tr3)가 턴오프된다.
그로 인해, 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 레벨 변화에 영향을 받지 않고, 축전기(C2)의 충전 전압과 이 충전 전압에 의한 트랜지스터(Tr5)의 동작에 의해 유지 신호(Vsi)는 다음 프레임까지 고레벨 전압(V+)을 유지한다.
다음, 짝수 번째인 (i+1) 번째 유지 전극선(Si+1)에 연결된 신호 생성 회로의 동작에 대하여 설명한다.
i 번째 신호 생성 회로와 마찬가지로, (i+3) 번째 게이트 신호(gi+3)의 게이트 온 전압(Von)이 입력단(IP31)에 인가되면 트랜지스터(Tr8)의 턴온되고, 이로 인해, 고레벨 전압(Vh3)의 제1 방향 신호(DIR)에 의해 트랜지스터(Tr1-Tr3)의 턴온된다. 이로 인해, 클록 신호(CK1, CK1B, CK2)의 상태에 따라 해당 유지 신호(Vsi+1)가 출력단(OP)를 통해 출력된다.
(i+3) 번째 게이트 신호(gi+3)의 게이트 온 전압(Von)에 게이트 오프 전압(Voff)으로 바뀌면, 제어 단자(IP41)에 인가되는 게이트용 클록 신호(GCK_R)는 약 2H 동안 고레벨 전압(Vh4)을 유지한다.
따라서 트랜지스터(Tr10)가 턴온되고, 이로 인해 노드(N1)에 전달되는 게이트 오프 전압(Voff)에 의해 제1 내지 제3 트랜지스터(Tr1-Tr3)가 턴오프된다. 따라서 이후부터는 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 레벨 변화에 무관하게 축전기(C1)의 충전 전압과 이 충전 전압에 의한 트랜지스터(Tr4)의 동작에 의해 유 지 신호(Vsi+1)는 다음 프레임까지 저레벨 전압(V-)을 유지한다.
게이트 구동부(403)의 주사 방향이 역방향일 경우, 제1 방향 신호(DIR)는 저레벨 전압(Vl3)을 갖고 제2 방향 신호(DIRB)는 고레벨 전압(Vh3)을 갖는다.
따라서 게이트 구동부(403)의 주사 방향이 역방향일 경우, 순방향일 경우와는 달리, 제2 입력단(IP32)에 인가되는 게이트 신호를 이용하여 제2 방향 신호(DIRB)를 이용하여 트랜지스터(Tr1-Tr3)를 턴온시킨다. 이것을 제외하면 게이트 구동부(403)의 주사 방향이 순방향일 경우와 동일한 동작을 실시하여 해당 레벨의 유지 신호를 해당 유지 전극선에 인가하므로, 이에 대한 자세한 설명은 생략한다. 이때, 순방향의 경우와 유사하게, 제1 입력단(IP31)에 인가되는 게이트 신호는 게이트 온 전압(Von)을 약 2H 동안 출력한 후 한 프레임 동안 게이트 오프 전압(Voff)을 출력하여 트랜지스터(Tr8)를 턴오프시킨다. 따라서 제1 방향 신호(DIR)는 노드(N1)의 전압(VN1)에 영향을 미치지 않는다.
다음, 액정 표시 장치가 프레임 반전을 행할 경우, 신호 생성 회로(710c)의 동작에 대하여 도 17b를 참고로 하여 설명한다.
도 17a에서 제1 내지 제3 클록 신호(CK1, CK1B, CK2)이 한 프레임 동안 소정 시기(약 1H)마다 스윙하는 반면에, 도 17b에 도시한 것처럼, 제1 내지 제3 클록 신호(CK1, CK1B, CK2)는 한 프레임 동안 일정한 전압 레벨을 유지한다. 하지만, 도 17a에서와 같이, 도 17b에서 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 파형은 프레임 주기로 반전된다.
제1 내지 제3 클록 신호(CK1, CK1B, CK2) 이외의 다른 신호(GCK_L, GCKB_L, GCK_R, GCKB_R, DIR, DIRB)의 파형은 도 17a과 같이 변한다.
신호 생성 회로(710b)의 동작에 대하여 도 17b을 참고로 하여 설명한다. 신호 생성 회로(710b)의 동작은 도 17a을 참고로 한 신호 생성 회로(710b)와 유사하다.
게이트 구동부(403)의 주사 방향이 순방향일 경우, 제1 방향 신호(DIR)가 고레벨 전압(Vh3)을 갖고, 제2 방향 신호(DIRB)가 저레벨 전압(Vl3)을 가진다.
먼저, (+) 극성의 데이터 전압이 화소(PX)에 인가될 때, 예를 들어 i 번째 유지 전극선(Si)에 연결된 i 번째 신호 생성 회로의 동작에 대하여 설명한다. 이 때, 제1 클록 신호(CK1)는 저레벨 전압(Vl1)을 유지하고, 제2 및 제3 클록 신호(CK1B, CK2)는 고레벨 전압(Vh1)을 유지한다.
i 번째 게이트 신호(gi)의 게이트 온 전압(Von)이 인가된 후, (i+2)번째 게이트 신호(gi+2)의 게이트 온 전압(Von)이 입력단(IP31)에 인가되면, 트랜지스터(Tr8)가 턴온되어 트랜지스터(Tr1-Tr3)는 제1 방향 신호(DIR)에 의해 턴온된다.
이때, 제3 클록 신호(CK2)는 고레벨 전압(Vh2)을 유지하므로 유지 신호(Vsi)는 고레벨 전압(V+)을 유지한다.
(i+2)번째 게이트 신호(gi+2)가 게이트 오프 전압(Voff)으로 변경되고, 제어 단자(IP41)에 인가되는 해당 클록 신호, 예를 들면, 게이트용 클록 신호(GCK_L)에 의해 제1 내지 제3 트랜지스터(Tr1-Tr3)가 턴오프되면, 축전기(C2)의 충전 전압과 이 충전 전압에 의한 트랜지스터(Tr5)의 동작에 의해 유지 신호(Vsi)는 다음 프레임까지 고레벨 전압(V+)을 유지한다.
다음, 새로운 프레임이 시작되어 (-) 극성의 데이터 전압이 화소(PX)에 인가될 때, i 번째 유지 전극선(Si)에 연결된 i 번째 신호 생성 회로의 동작에 대하여 설명한다. 이 때, 제1 클록 신호(CK1)는 고레벨 전압(Vh1)을 유지하고, 제2 및 제3 클록 신호(CK1B, CK2))는 저레벨 전압(Vl1)을 유지한다.
(+) 극성의 데이터 전압이 인가될 때와 동일하게, i 번째 게이트 신호(gi)의 게이트 온 전압(Von)이 인가된 후, (i+2)번째 게이트 신호(gi+2)의 게이트 온 전압(Von)이 입력단(IP31)에 인가되면, 트랜지스터(Tr8)의 턴온 동작에 트랜지스터(Tr1-Tr3)가 턴온된다. 따라서 저레벨 전압(Vl2)을 유지하는 제3 클록 신호(CK2)에 의해 유지 신호(Vsi)는 저레벨 전압(V-)을 출력한다.
이후, (i+2)번째 게이트 신호(gi+2)가 게이트 오프 전압(Voff)으로 변경되고, 제어 단자(IP41)에 인가되는 게이트용 클록 신호(GCK_L)에 의해 제1 내지 제3 트랜지스터(Tr1-Tr3)가 턴오프되면, 축전기(C1)의 충전 전압과 이 충전 전압에 의한 트랜지스터(Tr4)의 동작에 의해 유지 신호(Vsi)는 다음 프레임까지 저레벨 전압(V-)을 유지한다.
게이트 구동부(403)의 주사 방향이 역방향일 경우, 제1 방향 신호(DIR)는 저 레벨 전압(Vl5)을 갖고 제2 방향 신호(DIRB)는 고레벨 전압(Vh5)을 갖는다.
따라서 게이트 구동부(403)의 주사 방향이 역방향일 경우, 순방향일 경우와는 달리, 제2 입력단(IP32)에 인가되는 게이트 신호를 이용하여 제2 방향 신호(DIRB)를 이용하여 트랜지스터(Tr1-Tr3)를 턴온시킨다. 이것을 제외하면 게이트 구동부(403)의 주사 방향이 순방향일 경우와 동일한 동작을 실시하여 해당 레벨의 유지 신호를 해당 유지 전극선에 인가하므로, 이에 대한 자세한 설명은 생략한다.
이와 같이, 액정 표시 장치가 프레임 반전을 행할 경우, 제1 내지 제3 클록 신호(CK1, CK1B, CK2)는 한 프레임 동안 동일한 전압 레벨을 유지하게 된다.
따라서, 도 15에 도시한 신호 생성 회로(710c)는 해당 화소행에 인가되는 게이트 온 전압(Von)이 게이트 오프 전압(Voff)으로 바뀐 후 게이트 구동부(403a 또는 403b)의 다음 스테이지로부터 출력되는 약 2H 지연된 게이트 신호의 게이트 온 전압(Von)에 의해 동작하므로, 프레임 반전이 가능하다. 예를 들어, i 번째 게이트선(Gi) 에 인가되는 게이트 온 전압(Von)과 i 번째 유지 신호 생성 회로에 인가되는 게이트 온 전압(Von)이 약 2H 차이가 발생하여 서로 중첩되지 않으므로, i 번째 화소행의 충전 동작이 완전히 완료된 후 i 번째 유지 전극선(Si)에 인가되는 유지 신호(Vsi)의 신호 레벨의 변환으로 화소행의 충전 전압이 변화된다.
위에 기술한 실시예들과는 달리, 게이트 신호가 게이트 온 전압에서 게이트 오프 전압으로 또는 게이트 오프 전압에서 게이트 온 전압으로 변할 때 안정적인 신호 변환이 이루어진 후에 해당 전압 레벨의 제1 내지 제3 클록 신호(CK1, CK1B, CK2)가 출력되도록, 게이트 신호의 상태 변환이 이루어진 후 소정 시간 후에 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 상태 변환이 이루어질 수 있다.
이와 같이, 본 발명에 따르면, 공통 전압을 소정 크기의 전압으로 고정시킨 후, 소정 주기로 전압 레벨이 바뀌는 유지 신호를 유지 전극선에 인가하므로, 화소 전극 전압의 범위가 증가하여 화소 전압의 범위 또한 넓어지므로 계조를 표현하기 위한 전압의 범위가 넓어지므로 화질이 향상된다.
또한 동일한 크기의 데이터 전압이 인가될 경우, 일정한 전압의 유지 전압이 인가될 때보다 넓은 범위의 화소 전압이 생성되므로, 소비 전력이 감소하고, 이에 더하여 공통 전압이 일정한 값으로 고정되므로 소비 전력은 더욱 줄어든다.
이에 덧붙여, 별도의 선택 회로를 부가할 필요 없이 양방향 게이트 구동부와 유지 신호 생성부를 채용한 액정 표시 장치가 구현 가능하다.
더욱이, 행 반전뿐만 아니라 프레임 반전도 구현 가능한 액정 표시 장치를 설계할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (43)

  1. 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 전달하는 복수의 게이트선,
    데이터 전압을 전달하는 복수의 데이터선,
    유지 신호를 전달하는 복수의 유지 전극선,
    상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 상기 스위칭 소자와 공통 전압 사이에 연결되어 있는 액정 축전기, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하며 행렬의 형태로 배열되어 있는 복수의 화소,
    제1 주사 방향 또는 제2 주사 방향으로 상기 게이트 신호를 생성하는 게이트 구동부, 그리고
    적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호를 생성하는 복수의 신호 생성 회로
    를 포함하고,
    상기 각 화소에 인가되는 유지 신호는 상기 액정 축전기 및 상기 유지 축전기에 데이터 전압의 충전이 끝난 직후 전압 레벨이 변화하고, 상기 복수의 신호 생성 회로에서 출력되는 상기 유지 신호의 출력 순서는 상기 게이트 구동부의 주사 방향에 기초하여 변하고,
    상기 신호 생성 회로 각각은 상기 게이트 신호에 기초하여 구동 제어 신호를 출력하는 신호 입력부를 포함하고,
    상기 신호 입력부는 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 출력 단자 및 상기 제2 트랜지스터의 출력 단자는 서로 직접 연결되어 있고,
    상기 제1 트랜지스터의 제어 단자에 입력되는 신호 및 상기 제2 트랜지스터의 제어 단자에 입력되는 신호는 서로 다른
    표시 장치.
  2. 제1항에서,
    상기 충전된 데이터 전압이 정극성인 경우 상기 유지 신호는 저레벨에서 고레벨로 변화하고, 상기 충전된 데이터 전압이 부극성인 경우 상기 유지 신호는 고레벨에서 저레벨로 변화하는 표시 장치.
  3. 제2항에서,
    동일한 유지 전극선에 인가되는 유지 신호의 전압 레벨은 프레임마다 반전되는 표시 장치.
  4. 제3항에서,
    상기 공통 전압은 일정한 값을 가지는 표시 장치.
  5. 제4항에서,
    상기 복수의 화소는 제1 게이트 신호가 인가되는 제1 화소, 제2 게이트 신호가 인가되고 상기 제1 화소와 인접한 제2 화소, 그리고 제3 게이트 신호가 인가되고 상기 제2 화소에 인접한 제3 화소를 포함하고,
    상기 복수의 신호 생성 회로는 상기 제1 화소의 유지 전극선에 제1 유지 신호를 생성하는 제1 신호 생성 회로, 상기 제2 화소의 유지 전극선에 제2 유지 신호를 생성하는 제2 신호 생성 회로, 그리고 상기 제3 화소의 유지 전극선에 제3 유지 신호를 생성하는 제3 신호 생성 회로를 포함하며,
    상기 제2 신호 생성 회로는 상기 제1 게이트 신호 또는 상기 제3 게이트 신호를 인가받는
    표시 장치.
  6. 제4항에서,
    상기 복수의 화소는 제1 게이트 신호가 인가되는 제1 화소, 제2 게이트 신호가 인가되고 상기 제1 화소와 인접한 제2 화소, 그리고 제3 게이트 신호가 인가되고 상기 제2 화소에 인접한 제3 화소를 포함하고,
    상기 복수의 신호 생성 회로는 상기 제1 화소의 유지 전극선에 제1 유지 신호를 생성하는 제1 신호 생성 회로, 상기 제2 화소의 유지 전극선에 제2 유지 신호를 생성하는 제2 신호 생성 회로, 그리고 상기 제3 화소의 유지 전극선에 제3 유지 신호를 생성하는 제3 신호 생성 회로를 포함하며,
    상기 제2 신호 생성 회로는 상기 제2 게이트 신호를 인가받는
    표시 장치.
  7. 제4항에서,
    상기 적어도 하나의 제어 신호는 제1 내지 제3 제어 신호를 포함하고,
    상기 신호 생성 회로 각각은,
    상기 제1 제어 신호가 인가되고, 상기 구동 제어 신호에 따라 동작하여 상기 제1 제어 신호를 유지 신호로서 출력하는 유지 신호 인가부,
    상기 제2 제어 신호 및 상기 제3 제어 신호가 인가되고, 상기 구동 제어 신호에 따라 동작 상태가 변하는 제어부, 그리고
    상기 제어부의 동작 상태에 따라 인가되는 상기 제2 제어 신호 또는 제3 제어 신호에 기초하여 상기 유지 신호 인가부에서 출력되는 상기 유지 신호를 소정 시간 유지하는 신호 유지부
    를 포함하는 표시 장치.
  8. 제7항에서,
    상기 신호 입력부는 상기 게이트 구동부의 주사 방향에 따라 신호의 상태가 변하는 제1 방향 신호 및 제2 방향 신호를 더 인가받는 표시 장치.
  9. 제8항에서,
    상기 제1 방향 신호 및 상기 제2 방향 신호의 파형은 서로 반대인 표시 장치.
  10. 제9항에서,
    상기 적어도 하나의 게이트 신호는 제1 게이트 신호 및 제2 게이트 신호를 포함하고, 상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 2H인 표시 장치.
  11. 제10항에서,
    상기 신호 입력부는 상기 제1 방향 신호와 상기 제2 방향 신호에 따라 상기 제1 게이트 신호와 상기 제2 게이트 신호 중 하나에 기초하여 상기 구동 제어 신호를 출력하는 표시 장치.
  12. 제11항에서,
    상기 제1 방향 신호 및 상기 제2 방향 신호는 각각 일정한 레벨을 유지하는 표시 장치.
  13. 제11항에서,
    상기 제1 방향 신호 및 상기 제2 방향 신호는 각각 제1 레벨 전압과 제2 레벨 전압을 갖고, 상기 제1 방향 신호와 상기 제2 방향 신호는 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이를 소정 시기마다 스윙하는 표시 장치.
  14. 제13항에서,
    상기 소정 시기는 1H인 표시 장치.
  15. 제14항에서,
    인접한 두 신호 생성 회로에 인가되는 상기 제1 방향 신호와 상기 제2 방향 신호의 상태는 서로 반대인 표시 장치.
  16. 제12항 또는 제15항에서,
    상기 제1 트랜지스터의 상기 제어 단자는 상기 제1 방향 신호를 입력받고, 상기 제1 트랜지스터의 입력 단자는 상기 제1 게이트 신호를 입력받으며, 상기 제1 트랜지스터의 상기 출력 단자는 상기 구동 제어 신호를 출력하고,
    상기 제2 트랜지스터의 상기 제어 단자는 상기 제2 방향 신호를 입력받고, 상기 제2 트랜지스터의 입력 단자는 상기 제2 게이트 신호를 입력받으며, 상기 제2 트랜지스터의 출력 단자는 상기 구동 제어 신호를 출력하는
    표시 장치.
  17. 제9항에서,
    상기 적어도 하나의 게이트 신호는 제1 게이트 신호 및 제2 게이트 신호를 포함하고, 상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 4H인 표시 장치.
  18. 제17항에서,
    상기 신호 입력부는 상기 제1 게이트 신호와 상기 제2 게이트 신호에 따라 상기 제1 방향 신호와 상기 제2 방향 신호 중 하나에 기초하여 상기 구동 제어 신호를 출력하는 표시 장치.
  19. 제18항에서,
    상기 제1 방향 신호 및 상기 제2 방향 신호는 각각 일정한 레벨을 유지하는 표시 장치.
  20. 제19항에서,
    상기 신호 입력부는 제1 레벨 전압과 상기 제1 레벨 전압과 다른 제2 레벨 전압을 갖고 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이를 소정 시기마다 스윙하는 클록 신호를 더 인가받는 표시 장치.
  21. 제20항에서,
    상기 소정 시기는 2H인 표시 장치.
  22. 제21항에서,
    인접한 두 신호 생성 회로에 인가되는 상기 클록 신호의 상태는 서로 반대인 표시 장치.
  23. 제22항에서,
    상기 신호 입력부는 상기 제1 방향 신호 또는 상기 제2 방향 신호에 기초하는 상기 구동 제어 신호의 상태를 상기 클록 신호에 따라 변경하여 상기 신호 유지부를 동작시키는 표시 장치.
  24. 제23항에서,
    상기 신호 입력부는 제3 트랜지스터를 더 포함하고,
    상기 제3 트랜지스터의 입력 단자는 상기 게이트 오프 전압을 입력받고, 상기 제3 트랜지스터의 제어 단자는 상기 클록 신호를 입력받고, 상기 제3 트랜지스터의 출력 단자는 상기 구동 제어 신호를 출력하고,
    상기 제1 트랜지스터의 입력 단자는 상기 제1 방향 신호를 입력받고, 상기 제1 트랜지스터의 상기 제어 단자는 상기 제1 게이트 신호를 입력받으며, 상기 제1 트랜지스터의 상기 출력 단자는 상기 구동 제어 신호를 출력하고,
    상기 제2 트랜지스터의 입력 단자는 상기 제2 방향 신호를 입력받고, 상기 제2 트랜지스터의 상기 제어 단자는 상기 제2 게이트 신호를 입력받으며, 상기 제2 트랜지스터의 상기 출력 단자는 상기 구동 제어 신호를 출력하는
    표시 장치.
  25. 제24항에서,
    인접한 두 유지 전극선에 인가되는 유지 신호의 전압 레벨은 동일한 표시 장치.
  26. 제25항에서,
    동일한 프레임에서 상기 제1 제어 신호 내지 제3 제어 신호의 전압 레벨은 일정하고, 상기 제1 제어 신호 내지 제3 제어 신호의 전압 레벨은 프레임마다 반전하는 표시 장치.
  27. 제7항에서,
    상기 신호 입력부는 하나의 게이트 신호를 인가받고, 상기 신호 입력부는 제1 레벨 전압과 상기 제1 레벨 전압과 다른 제2 레벨 전압을 갖고 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이를 소정 시기마다 스윙하는 클록 신호를 더 인가받는 표시 장치.
  28. 제27항에서,
    상기 소정 시기는 2H인 표시 장치.
  29. 제28항에서,
    인접한 두 신호 생성 회로에 인가되는 상기 클록 신호의 상태는 서로 반대인 표시 장치.
  30. 제29항에서,
    상기 신호 입력부는 상기 하나의 게이트 신호에 기초하는 상기 구동 제어 신호의 상태를 상기 클록 신호에 따라 변경하여 상기 신호 유지부를 동작시키는 표시 장치.
  31. 제30항에서,
    상기 제1 트랜지스터의 상기 제어 단자 및 입력 단자는 상기 게이트 신호를 입력받고, 상기 제1 트랜지스터의 상기 출력 단자는 상기 구동 제어 신호를 출력하고,
    상기 제2 트랜지스터의 상기 제어 단자는 상기 클록 신호를 입력받고, 상기 제2 트랜지스터의 입력 단자는 상기 게이트 신호를 입력받으며, 상기 제2 트랜지스터의 상기 출력 단자는 상기 구동 제어 신호에 연결되는
    표시 장치.
  32. 제7항에서,
    상기 유지 신호 인가부는 제4 트랜지스터를 포함하고,
    상기 제4 트랜지스터의 제어 단자는 상기 신호 입력부의 출력 단자에 연결되어 있고, 상기 제4 트랜지스터의 입력 단자는 상기 제1 제어 신호를 입력받으며, 상기 제4 트랜지스터의 출력 단자는 유지 전극선에 연결되어 있는
    표시 장치.
  33. 제32항에서,
    상기 제어부는 제5 트랜지스터 및 제6 트랜지스터를 포함하고,
    상기 제5 트랜지스터의 제어 단자는 상기 신호 입력부의 출력 단자에 연결되어 있고, 상기 제5 트랜지스터의 입력 단자는 상기 제2 제어 신호를 입력받고,
    상기 제6 트랜지스터의 제어 단자는 상기 신호 입력부의 출력 단자에 연결되어 있고, 상기 제6 트랜지스터의 입력 단자는 상기 제3 제어 신호를 입력받는
    표시 장치.
  34. 제33항에서,
    상기 신호 유지부는,
    상기 제6 트랜지스터의 출력 단자에 제어 단자가 연결되어 있고, 제1 구동 전압을 입력받는 입력 단자를 포함하며, 상기 유지 전극선에 출력 단자가 연결되어 있는 제7 트랜지스터,
    상기 제5 트랜지스터의 출력 단자에 제어 단자가 연결되어 있고, 제2 구동 전압을 입력받는 입력 단자를 포함하며, 상기 유지 전극선에 출력 단자가 연결되어 있는 제8 트랜지스터,
    상기 제7 트랜지스터의 입력 단자와 제어 단자 사이에 연결된 제1 축전기, 그리고
    상기 제8 트랜지스터의 입력 단자와 제어 단자 사이에 연결된 제2 축전기
    를 포함하는 표시 장치.
  35. 제7항에서,
    인접한 유지 전극선에 인가되는 유지 신호의 전압 레벨은 서로 다른 표시 장치.
  36. 제35항에서,
    상기 제1 제어 신호 내지 제3 제어 신호는 각각 제1 레벨 전압과 제2 레벨 전압을 갖고,
    동일한 프레임에서 상기 제1 제어 신호 내지 제3 제어 신호는 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이를 소정 시기마다 스윙하며, 상기 제1 제어 신호 내지 제3 제어 신호의 전압 레벨은 프레임마다 반전하는 표시 장치.
  37. 제1항에서,
    상기 복수의 신호 생성 회로 중 적어도 하나에 게이트 신호를 전달하는 적어도 하나의 부가 게이트선을 더 포함하는 표시 장치.
  38. 제1항에서,
    인접한 두 게이트 신호의 게이트 온 전압은 소정 기간 동안 중첩하는 표시 장치.
  39. 제38항에서,
    인접한 두 게이트 신호의 게이트 온 전압은 1H 동안 중첩하는 표시 장치.
  40. 게이트 온 전압을 구비한 게이트 신호를 전달하는 복수의 게이트선, 데이터 전압을 전달하는 복수의 데이터선, 유지 신호를 전달하는 복수의 유지 전극선, 상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하는 복수의 화소, 제1 주사 방향 또는 제2 주사 방향으로 상기 게이트 신호를 생성하는 게이트 구동부, 그리고 상기 유지 신호를 생성하는 복수의 신호 생성 회로를 포함하는 표시 장치의 구동 방법으로서,
    제1 화소에 연결된 게이트선에 제1 게이트 신호를 인가하는 단계,
    상기 제1 화소에 연결된 데이터선에 데이터 전압을 인가하는 단계,
    상기 제1 화소와 다른 제2 화소에 제2 게이트 신호를 인가하는 단계, 그리고
    상기 제2 게이트 신호에 기초하여 상기 제1 화소에 유지 신호를 출력하는 단계
    를 포함하고,
    상기 복수의 신호 생성 회로에서 출력되는 상기 유지 신호의 출력 순서는 상기 게이트 구동부의 주사 방향에 의존하여 변하고,
    상기 신호 생성 회로 각각은 상기 게이트 신호에 기초하여 구동 제어 신호를 출력하는 신호 입력부를 포함하고,
    상기 신호 입력부는 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 출력 단자 및 상기 제2 트랜지스터의 출력 단자는 서로 직접 연결되어 있고,
    상기 제1 트랜지스터의 제어 단자에 입력되는 신호 및 상기 제2 트랜지스터의 제어 단자에 입력되는 신호는 서로 다른
    표시 장치의 구동 방법.
  41. 제40항에서,
    상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 2H인 표시 장치의 구동 방법.
  42. 제40항에서,
    상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 4H인 표시 장치의 구동 방법.
  43. 게이트 온 전압을 구비한 게이트 신호를 전달하는 복수의 게이트선, 데이터 전압을 전달하는 복수의 데이터선, 유지 신호를 전달하는 복수의 유지 전극선, 상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하는 복수의 화소, 제1 주사 방향 또는 제2 주사 방향으로 상기 게이트 신호를 생성하는 게이트 구동부, 그리고 상기 유지 신호를 생성하는 복수의 신호 생성 회로를 포함하는 표시 장치의 구동 방법으로서,
    제1 화소에 연결된 게이트선에 제1 게이트 신호를 인가하는 단계,
    상기 제1 화소에 연결된 데이터선에 데이터 전압을 인가하는 단계, 그리고
    상기 제1 게이트 신호에 기초하여 상기 제1 화소에 유지 신호를 출력하는 단계
    를 포함하고,
    상기 복수의 신호 생성 회로에서 출력되는 상기 유지 신호의 출력 순서는 상기 게이트 구동부의 주사 방향에 의존하여 변하고,
    상기 신호 생성 회로 각각은 상기 게이트 신호에 기초하여 구동 제어 신호를 출력하는 신호 입력부를 포함하고,
    상기 신호 입력부는 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 출력 단자 및 상기 제2 트랜지스터의 출력 단자는 서로 직접 연결되어 있고,
    상기 제1 트랜지스터의 제어 단자에 입력되는 신호 및 상기 제2 트랜지스터의 제어 단자에 입력되는 신호는 서로 다른
    표시 장치의 구동 방법.
KR1020070041300A 2006-10-24 2007-04-27 표시 장치 및 그의 구동 방법 KR101393638B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US11/867,981 US8164562B2 (en) 2006-10-24 2007-10-05 Display device and driving method thereof
EP07019887.4A EP1918905B1 (en) 2006-10-24 2007-10-11 Display device and driving method thereof
JP2007272431A JP5376792B2 (ja) 2006-10-24 2007-10-19 表示装置及びその駆動方法
CN201210101486.9A CN102622984B (zh) 2006-10-24 2007-10-24 显示设备及其驱动方法
CN201210102004.1A CN102622985B (zh) 2006-10-24 2007-10-24 显示设备及其驱动方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060103375 2006-10-24
KR1020060103375 2006-10-24

Publications (2)

Publication Number Publication Date
KR20080036912A KR20080036912A (ko) 2008-04-29
KR101393638B1 true KR101393638B1 (ko) 2014-05-26

Family

ID=39390532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041300A KR101393638B1 (ko) 2006-10-24 2007-04-27 표시 장치 및 그의 구동 방법

Country Status (2)

Country Link
KR (1) KR101393638B1 (ko)
CN (3) CN102622985B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101599351B1 (ko) * 2007-09-28 2016-03-15 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101543280B1 (ko) 2009-02-16 2015-08-11 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
KR101641366B1 (ko) * 2010-04-27 2016-07-29 엘지디스플레이 주식회사 액정 표시장치의 구동장치
KR101799981B1 (ko) 2010-12-03 2017-11-22 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
CN103400563B (zh) * 2013-08-15 2015-04-15 深圳市华星光电技术有限公司 阵列基板及液晶显示装置
KR20230044334A (ko) * 2014-09-12 2023-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102396288B1 (ko) * 2014-10-27 2022-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
US10319317B2 (en) * 2015-08-31 2019-06-11 Sharp Kabushiki Kaisha Display control device, display device, method for controlling display control device, and storage medium
KR102581724B1 (ko) * 2016-07-29 2023-09-25 엘지디스플레이 주식회사 표시장치
CN106448553B (zh) * 2016-11-29 2018-10-23 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
KR102396195B1 (ko) * 2017-07-13 2022-05-10 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102418573B1 (ko) * 2017-10-12 2022-07-08 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084969A1 (en) * 2000-12-22 2002-07-04 Seiko Epson Corporation Liquid crystal display device, driving circuit, driving method, and electronic devices
JP2002202762A (ja) * 2000-12-28 2002-07-19 Seiko Epson Corp 液晶表示装置、駆動回路、駆動方法及び電子機器
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
KR20050096669A (ko) * 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 스토리지 인버젼을 위한 스토리지 드라이버

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596797B2 (ja) * 2004-03-10 2010-12-15 三洋電機株式会社 液晶表示装置及びその制御方法
JP4896420B2 (ja) * 2005-03-30 2012-03-14 株式会社 日立ディスプレイズ 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084969A1 (en) * 2000-12-22 2002-07-04 Seiko Epson Corporation Liquid crystal display device, driving circuit, driving method, and electronic devices
JP2002202762A (ja) * 2000-12-28 2002-07-19 Seiko Epson Corp 液晶表示装置、駆動回路、駆動方法及び電子機器
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
KR20050096669A (ko) * 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 스토리지 인버젼을 위한 스토리지 드라이버

Also Published As

Publication number Publication date
CN102622985B (zh) 2015-07-29
KR20080036912A (ko) 2008-04-29
CN102622985A (zh) 2012-08-01
CN101169924A (zh) 2008-04-30
CN102622984A (zh) 2012-08-01
CN102622984B (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
KR101393638B1 (ko) 표시 장치 및 그의 구동 방법
KR101415565B1 (ko) 표시 장치
JP5376792B2 (ja) 表示装置及びその駆動方法
US7068330B2 (en) Liquid crystal display using swing storage electrode and a method for driving the same
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
US20060044301A1 (en) Display device and driving method thereof
US20080012818A1 (en) Shift register, display device including shift register, method of driving shift register and method of driving display device
US20080191980A1 (en) Driving apparatus of display device and display device including the same
JP2007052396A (ja) 駆動回路、表示装置及び表示装置の駆動方法
JP2004185006A (ja) 液晶表示装置、液晶表示装置の駆動装置及び方法
JP2011107730A (ja) 液晶表示装置及びその駆動方法
JP5955098B2 (ja) 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法
KR101026802B1 (ko) 액정 표시 장치 및 그 구동 방법
EP2365480A1 (en) Display device and operating method thereof with reduced flicker
KR101489651B1 (ko) 액정 표시 장치 및 그의 구동 방법
JP4776830B2 (ja) 液晶表示装置のゲート駆動方法および動作方法
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
JP2003084716A6 (ja) 液晶表示装置のゲート駆動方法
KR20110070178A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20070039759A (ko) 액정 표시 장치
CN100390839C (zh) 有源矩阵显示装置
JP2001166741A (ja) 半導体集積回路装置および液晶表示装置
CN109196576B (zh) 视频信号线驱动电路、具备其的显示装置、其的驱动方法
US20110001743A1 (en) Drive circuit, drive method, liquid crystal display panel, liquid crystal module, and liquid cystal display device
KR20080054549A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee