CN102622985A - 显示设备及其驱动方法 - Google Patents

Abstract

液晶显示器包括：多条门线，用于传送具有开门电压和关门电压的门信号；多条数据线，用于传送数据电压；多条存储电极线，用于传送存储信号；多个像素，其中，多个像素的每个像素包括与开关元件和多条存储电极线中的一条存储电极线连接的存储电容器；门驱动器，用于生成门信号；以及多个信号生成电路，用于根据至少一个控制信号和至少一个门信号生成存储信号。施加在每个像素上的存储信号具有在数据电压充电到液晶电容器和存储电容器之后发生变化的电压电平。

Description

显示设备及其驱动方法

本案是申请日为2007年10月24日、申请号为200710167150.1、发明名称为“显示设备及其驱动方法”的发明专利申请的分案申请。

交叉参考相关申请

本申请要求2006年10月24日提出的韩国专利申请第10-2006-0103375号和2007年4月27日提出的韩国专利申请第10-2007-0041300号的优先权，特此全文引用，以供参考。

技术领域

本发明涉及显示设备及其驱动方法，尤其涉及亮度增加和功耗降低了的显示设备及其驱动方法。

背景技术

一般说来，液晶显示器(“LCD”)包括含有像素电极的第一显示面板和含有公用电极的第二显示面板以及位于其间的含有各向异性介电材料的液晶层。像素电极排列成近似矩阵图样并与像例如薄膜晶体管(“TFT”)那样的开关元件连接，以便依次接收数据电压。公用电极在第二显示面板的整个表面上形成并且可以接收公用电压。液晶电容器由每个像素电极、公用电极和其间的液晶层形成。液晶电容器和与液晶电容器连接的开关元件形成像素单元。

在LCD中，将电压施加在像素电极和公用电极上，在它们之间例如在液晶层中形成电场。电场的强度决定穿过液晶层的光线的透射率，和受施加在像素电极和公用电极上的电压控制形成所需图像。当电场只沿着一个方向(例如极性)施加在液晶层上时，LCD可能会变差。为了防止变差，可以关于例如每个帧、行或像素反转数据电压相对于公用电压极性的极性。

但是，用于利用行反转(例如按像素的行反转数据电压的极性的反转方法)显示图像的数据电压的范围小于用于利用点反转(例如按各个像素反转数据电压的极性的反转方法)显示图像的数据电压的范围。因此，如果像在垂直对准(“VA”)模式LCD中那样，用于驱动液晶层中的液晶的阈电压较高，则用于图像显示的灰度电压表示的数据电压范围的低电压变得与阈电压一样低。因此，难以精确表示亮度。

另外，像用在例如移动电话中的那些那样的小型LCD进行按像素的行反转数据电压的极性以降低功耗的行反转，但由于小型LCD要求高的分辨率，从而提高了功耗。

发明内容

根据示范性实施例的显示设备包括：多条门线，用于传送具有开门电压和关门电压的门信号；多条数据线，用于传送数据电压；多条存储电极线，用于传送存储信号；排列成近似矩阵图样的多个像素，其中，多个像素的每个像素包括与多条门线中的一条门线和多条数据线中的一条数据线连接的开关元件、与开关元件和公用电压连接的液晶电容器和与开关元件和多条存储电极线中的一条存储电极线连接的存储电容器；门驱动器，用于沿着第一扫描方向或第二扫描方向生成门信号；以及多个信号生成电路，用于根据至少一个控制信号和至少一个门信号生成存储信号。

施加在多个像素的至少一个像素上的存储信号具有在充电数据电压充电到液晶电容器和存储电容器之后发生变化的电压电平，并且存储信号从多个信号生成电路的输出次序随门驱动器的扫描方向而变。

当充电数据电压具有正极性时，存储信号可以从低电平改变成高电平，而当充电数据电压具有负极性时，存储信号可以从高电平改变成低电平。

施加在多条存储电极线的给定存储电极线上的存储信号可以每相继帧反相。

公用电压可以是固定电压。

多个像素可以包括供给第一门信号的第一像素、与第一像素相邻并被供给第二门信号的第二像素和与第一像素相邻并被供给第三门信号的第三像素。

多个信号生成电路可以包括将第一存储信号传送到第一像素的存储电极线的第一信号生成电路、将第二存储信号传送到第二像素的存储电极线的第二信号生成电路和将第三存储信号传送到第三像素的存储电极线的第三信号生成电路。

在本发明的可替代示范性实施例中，将第一门信号或第三门信号供应给第二信号生成电路，或可以将第二门信号供应给第二信号生成电路。

至少一个控制信号可以包括第一控制信号、第二控制信号和第三控制信号。多个信号生成电路的至少一个信号生成电路可以包括接收至少一个门信号并根据至少一个门信号输出驱动控制信号的信号输入单元、接收第一控制信号并根据来自信号输入单元的驱动控制信号传送第一控制信号作为存储信号的存储信号施加单元、接收第二控制信号和第三控制信号和按照驱动控制信号改变控制单元的操作状态的控制单元和根据按照控制单元的操作状态施加的第二控制信号和第三控制信号，保持来自存储信号施加单元的存储信号的信号保持单元。

信号输入单元可以进一步接收每一个具有基于门驱动器扫描方向的信号状态的第一方向信号和第二方向信号。第一方向信号和第二方向信号可以具有实际上相反的相位。

至少一个门信号可以包括第一门信号和第二门信号，和第一门信号的开门电压施加时间与第二门信号的开门电压施加时间之间的时间差是大约两个水平周期(“2H”)。

信号输入单元可以按照第一方向信号和第二方向信号选择第一门信号和第二门信号之一，并根据所选第一门信号或第二门信号输出驱动控制信号。

第一方向信号和第二方向信号每一个可以保持实际上一致的电平。

第一方向信号和第二方向信号可以分别具有第一电平电压和第二电平电压，和第一方向信号和第二方向信号可以每相继预定周期在第一电平电压和第二电平电压之间交替。预定周期可以是大约一个水平周期(“1H”)。

施加在多个信号生成电路的第一信号生成电路上的第一方向信号的相位和施加在与第一信号生成电路相邻的多个信号生成电路的第二信号生成电路上的第二方向信号的相位可以实际上相反。

信号输入单元可以包括含有与第一方向信号连接的控制端、与第一门信号连接的输入端和与驱动控制信号连接的输出端的第一晶体管。信号输入单元可以进一步包括含有与第二方向信号连接的控制端、与第二门信号连接的输入端和与驱动控制信号连接的输出端的第二晶体管。

至少一个门信号可以包括第一门信号和第二门信号，和第一门信号的开门电压施加时间与第二门信号的开门电压施加时间之间的时间差是大约四个水平周期(“4H”)。

信号输入单元可以按照第一门信号和第二门信号选择第一方向信号和第二方向信号之一，并根据所选方向信号输出驱动控制信号。

第一方向信号和第二方向信号每一个可以保持一致的电平。

可以进一步将具有第一电平电压和与第一电平电压不同的第二电平电压的时钟信号供应给信号输入单元，和时钟信号可以每相继预定周期在第一电平电压和第二电平电压之间交替。预定周期可以是大约两个水平周期(“2H”)。

施加在多个信号生成电路的第一信号生成电路上的时钟信号的相位和施加在多个信号生成电路的第二相邻信号生成电路上的时钟信号的相位实际上相反。

信号输入单元可以通过按照时钟信号改变基于第一方向信号或第二方向信号的驱动控制信号的状态操作信号保持单元。

在可替代示范性实施例中，信号输入单元可以包括：含有与第一方向信号连接的输入端、与第一门信号连接的控制端和与驱动控制信号连接的输出端的第一晶体管；含有与第二方向信号连接的输入端、与第二门信号连接的控制端和与驱动控制信号连接的输出端的第二晶体管；以及含有与关门电压连接的输入端、与时钟信号连接的控制端和与驱动控制信号连接的输出端的第三晶体管。

施加在多条存储电极线的第一存储电极线上的存储信号的电压电平和施加在多条存储电极线的第二相邻存储电极线上的存储信号的电压电平实际上相同。第一控制信号的电压电平、第二控制信号的电压电平和第三控制信号的电压电平在给定帧内实际上一致和每相继帧反相。

可以将门时钟信号和具有第一电平电压和与第一电平电压不同的第二电平电压的供应给信号输入单元，和时钟信号可以每相继预定周期在第一电平电压和第二电平电压之间交替。预定周期可以是大约两个水平周期(“2H”)。

施加在多个信号生成电路的第一信号生成电路上的时钟信号的相位和施加在多个信号生成电路的第二相邻信号生成电路上的时钟信号的相位实际上相反。

在可替代示范性实施例中，信号输入单元可以通过按照时钟信号改变基于至少一个门信号的驱动时钟信号的状态操作信号保持单元。并且，信号输入单元可以包括含有每一个都与门信号连接的控制端和输入端和与驱动控制信号连接的输出端的第一晶体管；以及含有与时钟信号连接的控制端、与门信号连接的输入端和与驱动控制信号连接的输出端的第二晶体管。

存储信号施加单元可以包括含有与信号输入单元的输出端连接的控制端、与第一控制信号连接的输入端和与存储电极线连接的输出端的第一晶体管。

控制单元可以包括含有与信号输入单元的输出端连接的控制端和与第二控制信号连接的输入端的第二晶体管和含有与信号输入单元的输出端连接的控制端和与第三控制信号连接的输入端的第三晶体管。

信号保持单元可以包括含有与第三晶体管的输出端连接的控制端、与第一驱动电压连接的输入端和与存储电极线连接的输出端的第四晶体管和含有与第二晶体管的输出端连接的控制端、与第二驱动电压连接的输入端和与存储电极线连接的输出端的第五晶体管。信号保持单元可以进一步包括连接在第四晶体管的输入端和控制端之间的第一电容器和连接在第五晶体管的输入端和控制端之间的第二电容器。

施加在多条存储电极线的第一存储电极线上的存储信号的电压电平和施加在多条存储电极线的第二相邻存储电极线上的存储信号的电压电平不同。

第一控制信号、第二控制信号和第三控制信号每一个可以具有第一电平电压和第二电平电压，和第一控制信号、第二控制信号和第三控制信号的各自电平在给定帧内可以每相继周期在第一电平电压和第二电平电压之间交替。并且，第一控制信号、第二控制信号和第三控制信号的各自电平可以每隔一个帧反相。

根据本发明示范性实施例的显示设备可以进一步包括将门信号传送到多个信号生成电路中的一个信号生成电路的至少一条附加门线。

传送到多条门线的第一门线的第一门信号的开门电压和传送到多条门线的相邻第二门线的第二门信号的开门电压在预定时间周期的至少一部分内在时间上相互重叠。

预定时间周期的间隔可以是大约一个水平周期(“1H”)。

本发明的又一个示范性实施例提供了一种液晶显示器的驱动方法。该液晶显示器包括多条门线，用于传送具有开门电压的门信号；多条数据线，用于传送数据电压；多条存储电极线，用于传送存储信号；多个开关元件，多个开关元件的每个开关元件与多条门线中的一条门线和多条数据线中的一条数据线连接；多个像素，多个像素的每个像素包括与多个开关元件中的一个开关元件和多条存储电极线中的一条存储电极线连接的存储电容器；门驱动器，用于沿着第一扫描方向或第二扫描方向生成门信号；以及多个信号生成电路，用于生成存储信号。

该驱动方法包括将第一门信号施加在与多个像素的第一像素连接的多条门线的第一门线上，将第一数据电压施加在与第一像素连接的多条数据线的第一数据线上，将第二门信号施加在与多个像素的第二像素连接的多条门线的第二门线上，并根据第二门信号将存储信号输出到第一像素。存储信号的输出次序随门驱动器的第一扫描方向或第二扫描方向而变。

第一门信号的开门电压的施加时间和第二门信号的开门电压的施加时间相隔大约两个水平周期(“2H”)，或在一个可替代示范性实施例中，相隔大约四个水平周期(“4H”)。

在再一个示范性实施例中，提供了一种液晶显示器的驱动方法。该液晶显示器包括多条门线，用于传送具有开门电压的门信号；多条数据线，用于传送数据电压；多条存储电极线，用于传送存储信号；多个开关元件，多个开关元件的每个开关元件与多条门线中的一条门线和多条数据线中的一条数据线连接；多个像素，多个像素的每个像素包括与多个开关元件中的一个开关元件和多条存储电极线中的一条存储电极线连接的存储电容器；门驱动器，用于沿着第一扫描方向或第二扫描方向生成门信号；以及多个信号生成电路，用于生成存储信号。

该驱动方法包括将门信号施加在与多个像素中的一个像素连接的多条门线中的一条门线上，将数据电压施加在与该像素连接的多条数据线中的一条数据线上，并根据门信号将存储信号输出到该像素。存储信号的输出次序随门驱动器的第一扫描方向或第二扫描方向而变。

附图说明

通过结合附图对本发明的示范性实施例作进一步详细描述，本发明的上面和其它方面、特征和优点将变得更加显而易见，在附图中：

图1是根据本发明一个示范性实施例的液晶显示器的方块图；

图2是根据本发明一个示范性实施例的液晶显示器的一个像素的等效电路图；

图3是根据本发明一个示范性实施例的信号生成电路的示意性电路图；

图4是根据图3中的本发明示范性实施例的信号生成电路的信号时序图；

图5是根据本发明另一个示范性实施例的液晶显示器的方块图；

图6是根据图5中的本发明示范性实施例的存储信号生成电路的信号生成电路的示意性电路图；

图7A和图7B是根据图6中的本发明示范性实施例的信号生成电路的信号时序图；

图8A和图8B是根据本发明一个可替代示范性实施例的信号生成电路的信号时序图；

图9是根据本发明另一个示范性实施例的液晶显示器的方块图；

图10是根据图9中的本发明示范性实施例的信号生成电路的示意性电路图；

图11是根据图10中的本发明示范性实施例的信号生成电路的平面布局图；

图12是例示根据本发明一个实施例的施加在门驱动器上的门时钟信号与施加在存储信号发生器上的存储时钟信号的关系的信号时序图；

图13A和图13B是根据图10中的本发明示范性实施例的信号生成电路的信号时序图；

图14是根据本发明另一个示范性实施例的液晶显示器的方块图；

图15是根据图14中的本发明示范性实施例的信号生成电路的示意性电路图；

图16是根据图15中的本发明示范性实施例的信号生成电路的平面布局图；

图17A是利用行反转的根据图15中的本发明示范性实施例的信号生成电路的信号时序图；以及

图17B是利用帧反转的根据图15中的本发明示范性实施例的信号生成电路的信号时序图。

本发明详述

现在，在下文中参照示出本发明示范性实施例的附图更充分地描述本发明。但是，本发明可以以许多不同形式实施，不应该理解为局限于这里给出的实施例。更确切地说，提供这些实施例是为了使本公开变得全面彻底，并充分地向本领域的普通技术人员传达本发明的范围。相同的标号自始至终表示相同的元件。

应该明白，当一个元件被称为“在”另一个元件“上”时，它可以直接在其它元件上或其间可以存在插入元件(intervening element)。与此相比，当一个元件被称为“直接在”另一个元件“上”时，不存在插入元件。正如本文使用的那样，术语“和/或”包括一个或多个相关列出项的任何和所有组合。

应该明白，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应该受这些术语限制。这些术语只用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，可以不偏离本发明教导地将下面讨论的第一元件、部件、区域、层或部分命名为第二元件、部件、区域、层或部分。

本文使用的术语只是为了描述特定实施例，而不是打算限制本发明。正如本文使用的那样，除非上下文另有清楚表明，单数形式“一个”、“一种”和“该”也有意包括复数形式。还应该明白，术语“包含”或“包括”当用在本说明书中时，规定存在所述特征、区域、整数、步骤、操作、元件和/或部件，但不排除存在或附加一个或多个其它特征、区域、整数、步骤、操作、元件、部件和/或它们的组群。

而且，像“下”或“底”和“上”或“顶”那样的相对术语在本文中可以用于描述如图所示，一个元件与其它元件的关系。应该明白，除了描绘在图中的取向之外，相对术语有意包含设备的不同取向。例如，如果将一个图中的设备翻转过来，那么，描述成在其它元件“下”侧的元件变成在其它元件的“上”侧。因此，视图的具体取向而定，示范性术语“下”可以包含“下”和“上”的取向。类似地，如果将一个图中的设备翻转过来，那么，描述成“在”其它元件“下面”或“下方”的元件变成“在”其它元件的“上面”。因此，示范性术语“在...下面”或“在...下方”可以包含上面和下面的取向。

除非另有定义，用在本文中的所有术语(包括技术和科学术语)具有与本领域的普通技术人员通常所理解相同的含义。还应该明白，像定义在常用词典中的那些那样的术语应该解释为具有与它们在相关技术背景下的含义一致的含义，并且除非在本文中明确这样定义，不应该理想化或过分正式地加以解释。

这里将参照作为本发明的理想化实施例的示意性例示的剖面例示描述本发明的示范性实施例。这样，由于例如制造技术和/或容限等原因，期望有不同于例示的形状。因此，本发明的实施例不应该被理解成局限于本文例示的区域的特定形状，而是包括例如制造引起的形状偏离。例如，例示或描述成平坦的区域通常具有粗糙和/或非线性的特征。此外，例示的尖角可能是圆的。因此，例示在图中的区域是示意性的，它们的形状无意例示区域的确切形状，也无意限制本发明的范围。

现在参照附图进一步详细描述本发明。

图1是根据本发明一个示范性实施例的液晶显示器的方块图，而图2是根据本发明一个示范性实施例的液晶显示器的像素PX的等效电路图。

如图1所示，根据本发明一个示范性实施例的液晶显示器(“LCD”)包括例如液晶面板组件300、门驱动器400、数据驱动器500、与数据驱动器500连接的灰度电压发生器800、存储信号发生器700和控制上面元件的信号控制器600，但不局限于这些。

液晶面板组件300包括多条信号线(G₁-G_2n、G_d、D₁-D_m和S₁-S_2n)和与多条信号线(G₁-G_2n、G_d、D₁-D_m和S₁-S_2n)连接并排列成近似矩阵图样的多个像素PX。

参照图2，液晶面板组件300包括面对面的下面板100和上面板200和位于下面板100和上面板200之间的液晶层3。

参照图1，多条信号线(G₁-G_2n、G_d、D₁-D_m和S₁-S_2n)包括多条门线G₁-G_2n和G_d、多条数据线D₁-D_m和多条存储电极线S₁-S_2n。

多条门线G₁-G_2n和G_d包括传送门信号(下文统称为“扫描信号”)的多条正常门线G₁-G_2n和附加门线G_d。多条存储电极线S₁-S_2n与多条正常门线G₁-G_2n连接和传送存储信号。多条数据线D₁-D_m传送数据电压。

多条门线G₁-G_2n、G_d和多条存储电极线S₁-S_2n沿着第一近似(substantially)行方向延伸并实际上(substantially)相互平行，而多条数据线D₁-D_m沿着与第一方向垂直的第二近似列方向延伸并实际上相互平行。

再次参照图2，每个像素PX(例如，与第i正常门线G_i(i＝1，2，...，2n)、第i正常存储信号线S_i(i＝1，2，...，2n)和第j数据线D_j(j＝1，2，...，m)连接的像素PX)包括与信号线G_i和D_j连接的开关元件Q和与开关元件Q和存储信号线S_i连接的液晶电容器Clc和存储电容器Cst。

在一个示范性实施例中，开关元件Q可以实现成例如安装在下面板100上、像薄膜晶体管(“TFT”)那样的三端元件(three-terminal element)，但不局限于此。如图2所示，三端元件含有与正常门线G_i连接的控制端、与数据线D_j连接的输入端和与液晶电容器Clc和存储电容器Cst连接的输出端。

下面板100的像素电极191和上面板200的公用电极270分别是液晶电容器Clc的第一端和第二端。位于像素电极191和公用电极270之间的液晶层3起介电材料的作用。像素电极191与开关元件Q连接。公用电极270位于整个上面板200上并接收公用电压Vcom(未示出)。可替代地，可以在下面板100上形成公用电极270，在这种情况下，像素电极191和公用电极270的至少一个可以具有近似线性的形状。

在本发明的可替代示范性实施例中，公用电压Vcom可以包括例如具有预定值的直流(“DC”)电压，但不局限于此。

存储电容器Cst辅助液晶电容器Clc，通过形成其间是绝缘体的与存储电极线S_i相交的像素电极191形成。

对于彩色显示，每个像素PX可以代表一种原色，例如，空分(apatialdivision)，或可替代地，每个像素PX可以代表依赖于给定时间的不同原色，例如，时分。不管怎样，所需颜色都通过原色，例如，红色、绿色和蓝色的空间或时间和来显示。

图2示出了利用空分的本发明示范性实施例。如图所示，每个像素PX在与像素电极191相对应的上面板200的区域上，含有代表三原色之一，例如，红色、绿色和蓝色之一的滤色器230。在本发明的可替代示范性实施例中，滤色器230可以在下面板100的像素电极191的下面或上面形成。

使光线极化的极化器(未示出)贴在液晶面板组件300上。

回头参照图1，灰度电压发生器800可以生成与像素PX的所需透射率有关的所有灰度电压或有限个灰度电压(下文称为“参考灰度电压”)。一些(参考)灰度电压相对于公用电压Vcom具有正极性，而其它(参考)灰度电压相对于公用电压Vcom具有负极性。

门驱动器400包括例如位于像左侧和右侧那样液晶面板组件300的相对侧的第一门驱动电路400a和第二门驱动电路400a，但不局限于此。

第一门驱动电路400a与多条门线G₁-G_2n和G_d的奇数号正常门线G₁，G₃，...，和G_2n-1和附加门线G_d的一端连接。第二门驱动电路400b与多条门线G₁-G_2n和G_d的偶数号正常门线G₂，G₄，...，和G_2n的一端连接。可替代地，第二门驱动电路400b可以与多条门线G₁-G_2n和G_d的奇数号正常门线G₁，G₃，...，和G_2n-1和附加门线G_d的一端连接，而第一门驱动电路400a可以与多条门线G₁-G_2n和G_d的偶数号正常门线G₂，G₄，...，和G_2n的一端连接。

第一门驱动电路400a和第二门驱动电路400b每一个都利用开门电压(gate-on voltage)Von和关门电压(gate-off voltage)Voff生成施加在多条门线G₁-G_2n和G_d上的门信号。

在本发明的一个示范性实施例中，门驱动器400与多条信号线G₁-G_2n、G_d、D₁-D_m和S₁-S_2n和开关元件Q一起集成到液晶面板组件300中。在可替代示范性实施例中，门驱动器400可以包括安装在液晶面板组件300上，或安装在附在液晶面板组件300上的薄膜封装(“TCP”)中的柔性印刷电路(“FPC”)薄膜上的至少一个集成电路(“IC”)芯片。可替代地，门驱动器400可以安装在分立印刷电路板(未示出)上。

例如，存储信号发生器700包括安排在液晶面板组件300的相对侧和与第一门驱动电路400a和第二门驱动电路400b相邻的第一存储信号生成电路700a和第二存储信号生成电路700b，但不局限于此。

第一存储信号生成电路700a与奇数号存储电极线S₁，S₃，...，S_2n-1和偶数号正常门线G₂，G₄，...，G_2n连接，并将具有高电平电压和低电平电压的多个存储信号施加在存储电极线S₁，S₃，...，S_2n-1上。

第二存储信号生成电路700b与偶数号存储电极线S₂，S₄，...，S和除第1正常门线G₁之外的奇数号正常门线G₃，G₅，...，G_2n-1和附加门线G_d连接，并将具有高电平电压和低电平电压的多个存储信号施加在存储电极线S₂，S₄，...，S_2n上。

在本发明的一个可替代示范性实施例中，可以不将来自与门驱动器400连接的附加门线G_d的信号供应给存储信号发生器700。更确切地说，可以将例如来自像信号控制器600或分立信号发生器(未示出)那样的分立单元的信号供应给存储信号发生器700，但不局限于此。在这种情况下，如上所述，在液晶面板组件300上可以不形成附加门线G_d。

在本发明的一个示范性实施例中，存储信号发生器700与多条信号线G₁-G_2n、G_d、D₁-D_m和S₁-S_2n和开关元件Q一起集成到液晶面板组件300中。在可替代示范性实施例中，存储信号发生器700可以包括安装在液晶面板组件300上，或安装在附在液晶面板组件300上的TCP中的FPC薄膜上的至少一个IC芯片。可替代地，存储信号发生器700可以安装在分立印刷电路板(未示出)上。

数据驱动器500与面板组件300的多条数据线D₁-D_m连接，将从灰度电压发生器800供应的灰度电压中选择的数据电压施加在多条数据线D₁-D_m上。但是，当灰度电压发生器800只生成一些而不是全部灰度电压时，数据驱动器500可以划分参考灰度电压，以便从灰度电压中生成数据电压。

信号控制器600控制门驱动器400、数据驱动器500和存储信号发生器700。

在一个示范性实施例中，数据驱动器500、信号控制器600和灰度电压发生器800可以包括安装在液晶面板组件300上或安装在附在液晶面板组件300上的TCP中的FPC薄膜上的至少一个IC芯片。可替代地，数据驱动器500、信号控制器600和灰度电压发生器800的至少一个可以与多条信号线G₁-G_2n、G_d、D₁-D_m和S₁-S_2n和开关元件Q一起集成到液晶面板组件300中。在又一个可替代示范性实施例中，数据驱动器500、信号控制器600和灰度电压发生器800的每一个可以集成到单个IC芯片中，但数据驱动器500、信号控制器600和灰度电压发生器800的至少一个，或数据驱动器500、信号控制器600和灰度电压发生器800的至少一个中的至少一个电路元件可以位于单个IC芯片的外部。

仍然参照图1和2，现在进一步详细描述液晶显示器的操作。

信号控制器600接收输入图像信号R、G和B和来自外部图形控制器(未示出)的控制输入图像信号R、G和B的多个输入控制信号。输入图像信号R、G和B包含像素PX的亮度信息，和亮度具有预定个数的灰度值，例如，1024(＝10¹⁰)、256(＝10⁸)或64(＝10⁶)个灰度值，但不局限于这些。

例如，多个输入控制信号包括垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK和数据使能信号DE，但不局限于这些。

信号控制器600根据输入控制信号(未示出)和输入图像信号R、G和B处理输入图像信号R、G和B，并且，按照液晶面板组件300的操作条件，生成门控制信号CONT1、数据控制信号CONT2和存储控制信号CONT3，将门控制信号CONT1施加在门驱动器400上，将数据控制信号CONT2和数字图像信号DAT施加在数据驱动器500上，并将存储控制信号CONT3施加在存储信号发生器700上。

门控制信号CONT1包括确定开门电压Von的开始的第一扫描开始信号STV1(未示出)和第二扫描开始信号STV2(未示出)和控制开门电压Von的输出周期的至少一个时钟信号(未示出)。在一个示范性实施例中，第一扫描开始信号STV1施加在第一门驱动电路400a上，而第二扫描开始信号STV2施加在第二门驱动电路400b上。在本发明的可替代示范性实施例中，第一扫描开始信号STV1可以施加在第二门驱动电路400b上，而第二扫描开始信号STV2施加在第一门驱动电路400a上。

门控制信号CONT1可以进一步包括限制开门电压Von的时间周期的输出使能信号OE(未示出)。

数据控制信号CONT2包括确定像素PX的各行的数据传送的开始的水平同步开始信号STH(未示出)、将数据电压施加在多条数据线D₁-D_m上的装载信号LOAD(未示出)和数据时钟信号HCLK(未示出)。数据控制信号CONT2可以进一步包括反转数据电压相对于公用电压Vcom的极性的反转信号RVS(未示出)。

响应来自信号控制器600的数据控制信号CONT2，数据驱动器500从信号控制器600接收像素PX的各行的数字图像信号DAT，将数字图像信号DAT转换成从灰度电压中选择的模块数据电压，并将模块数据电压施加在多条数据线D₁-D_m上。

门驱动器400响应来自信号控制器600的门控制信号CONT1，将开门电压Von施加在门线的当前行，例如，第i行的相应正常门线上，从而导通与第i行的各自正常门线连接的相关开关元件Q。因此，模拟数据电压施加在数据线D₁-D_m上，然后通过导通开关晶体管Q供应给第i行的各个像素PX，以便通过模拟数据电压对第i行的像素PX中的液晶电容器Clc和存储电容器Cst充电。

在示范性实施例中，附加门线G_d未与开关元件Q连接。

施加在各个像素PX上的模拟数据电压与公用电压Vcom之差表现成像素PX的液晶电容器Clc两端的电压差，称为像素电压。液晶电容器Clc中液晶分子随像素电压的幅度取向，液晶分子的取向决定穿过液晶层3的光线的极性。极化器(未示出)将光极化度转换成光透射率，以便给定像素PX具有与施加在像素PX上的模拟数据电压，例如，像素电压的电平成正比的亮度。

在等于水平同步信号Hsync和数据使能信号DE的一个周期的水平周期(“1H”)之后，数据驱动器500将数据电压施加在第(i+1)行，例如，随后行的像素PX上，而门驱动器400将关门信号Voff施加在第i行并将开门信号Vonn施加在像素的第(i+1)行上。其结果是，第i行的开关元件Q关断，使第i行的像素电极191浮置。

存储信号发生器700根据存储控制信号CONT3和施加在第(i+1)门线G_i+1上的门信号的电压变化，改变施加在第i存储电极线S_i上的存储信号的电压电平。因此，与存储电容器Cst的一端连接的像素电极191的电压随与存储电容器Cst的另一端连接的存储电极线S_i的电压变化而变。

通过对所有随后像素行重复如上所述的过程，LCD将显示出单帧的图像。当随后的帧开始时，控制施加在数据驱动器500上的反转信号RVS(未示出)，以便反转模拟数据电压的极性。换句话说，给定帧的数据电压的极性是相同的，但相对于前一帧的数据电压的极性反转了，称此为“帧反转”。

另外，施加在一行的像素PX上的数据电压的极性可能近似相同，而施加在前相邻行和在后相邻行的像素PX上的数据电压的极性是反转的(例如，行反转)。

在进行帧反转和/或行反转的本发明示范性实施例中，施加在一行的像素PX上的所有数据电压的极性随每个相继行正负交替。并且，当通过正极性的数据电压对像素电极191充电时，施加在多条存储电极线S₁-S_2n上的存储信号从低电平电压改变成高电平电压。相反，当通过负极性的数据电压对像素电极191充电时，存储信号从高电平电压改变成低电平电压。其结果是，如果通过正极性的正数据电压对像素电极191充电，则像素电极191的电压升高，而如果通过负数据电压对像素电极191充电，则像素电极191的电压下降。其结果是，像素电极191的电压电平的范围增大了，从而大于作为数据电压基础的灰度电压的范围。其结果是，不用增大灰度电压的范围就可以增大亮度范围。

第一存储信号生成电路700a和第二存储信号生成电路700b包括与多条存储电极线S₁-S_2n连接的多个信号生成电路710(图3)。现在参照图3和4进一步详细描述信号生成电路710的例子。

图3是根据本发明一个示范性实施例的信号生成电路的示意性电路图，而图4是根据图3中的本发明示范性实施例的信号生成电路的信号时序图。

参照图3，信号生成电路710包括输入端IP和输出端OP。在第i信号生成电路710中，例如，输入端IP与供给第(i+1)门信号g_i+1(下文称为“输入信号”)的第(i+1)门线G_i+1连接(图1)，而输出端IP与输出第i存储信号V_sl的第i存储电极线S_i连接。类似地，在第(i+1)信号生成电路710中，例如，输入端IP与供给第(i+2)门信号g_i+2(未示出)作为输入信号的第(i+2)门线G_i+2连接，而输出端IP与输出第(i+1)存储信号V_sl+1(未示出)的第(i+1)存储电极线S_i+1连接。

将来自信号控制器600(图1)的存储控制信号CONT3的第一时钟信号CK1、第二时钟信号CK1B和第三时钟信号CK2供应给信号生成电路710，并且将来自信号控制器600或外部设备(未示出)的高压AVDD和低压AVSS供应给信号生成电路710。

如图4所示，第一时钟信号CK1、第二时钟信号CK1B和第三时钟信号CK2的周期可以是大约2H，它们的占空比可以在大约50％，但不局限于此。第一时钟信号CK1和第二时钟信号CK1B具有大约180°的相差和相互反相。相反，第二时钟信号CK1B和第三时钟信号CK2具有实际上相同的相位。另外，如图4所示，在每个各个随后帧中第一时钟信号CK1、第二时钟信号CK1B和第三时钟信号CK2的每个相位是反相的。

第一时钟信号CK1和第二时钟信号CK1B可以具有例如大约15V的第一高电平电压Vh1，并且例如大约0V的第一低电平电压Vl1。第三时钟信号CK2可以具有例如大约5V的第二高电平电压Vh2，并且例如大约0V的第二低电平电压Vl2。高压AVDD可以是例如大约5V，并可以大约等于第三时钟信号CK2的第二高电平电压Vh2。低压AVSS可以是例如大约0V，并可以大约等于第三时钟信号CK2的第二低电平电压Vl2。

信号生成电路710包括分别含有控制端、输入端和输出端的第一到第五晶体管Tr1-Tr5和第一电容器C1和第二电容器C2。

第一晶体管Tr1的控制端与输入端IP连接，晶体管Tr1的输入端与第三时钟信号CK2连接，而晶体管Tr1的输出端与输出端OP连接。

第二晶体管Tr2和第三晶体管Tr3的控制端与输入端IP连接，而第二晶体管Tr2和第三晶体管Tr3的输入端分别与第一时钟信号CK1和第二时钟信号CK1B连接。

第四晶体管Tr4和第五晶体管Tr5的控制端分别与第二晶体管Tr2和第三晶体管Tr3的输出端连接，而第四晶体管Tr4和第五晶体管Tr5的输入端分别与低压AVSS和高压AVDD连接。

第一电容器C1和第二电容器C2分别连接在第四晶体管Tr4和第五晶体管Tr5的控制端与低压AVSS和高压AVDD之间。

在一个示范性实施例中，第一到第五晶体管Tr1-Tr5分别由非晶硅(“a-Si”)或多晶硅(“p-Si”)TFT形成。

现在进一步详细描述信号生成电路710的操作。

再次参照图4，一般说来，开门电压Von在例如大约1H(但不局限于此)的预定重叠时间周期内施加在两条相邻门线的每一条上。其结果是，在大约1H内利用施加在前一行的像素上的数据电压，然后在其余1H内利用数据电压对给定行的所有像素PX充电以显示图像。

现在，参照图3和4进一步描述第i信号生成电路710。

当输入信号(例如，施加在第(i+1)门线G_i+1上的门信号g_i+1)改变成开门电压Von时，第一、第二和第三晶体管Tr1-Tr3分别导通。导通的第一晶体管Tr1将第三时钟信号CK2传送到输出端OP。其结果是，第i存储信号V_si处在第三时钟信号CK2的第二低电平电压Vl2上。导通的第二晶体管Tr2将第一时钟信号CK1传送到第四晶体管Tr4的控制端，而导通的第三晶体管Tr3将第二时钟信号CK1B传送到第五晶体管Tr5的控制端。

由于第一和第二时钟信号CK1和CK1B存在反相关系，第四晶体管Tr4和第五晶体管Tr5在给定时间被反向偏置。例如，当第四晶体管Tr4导通时，第五晶体管Tr5关断，相反，当第四晶体管Tr4关断时，第五晶体管Tr5导通。并且，当第四晶体管Tr4导通和第五晶体管Tr5关断时，低压AVSS传送到输出端OP，而当第四晶体管Tr4关断和第五晶体管Tr5导通时，高压AVDD传送到输出端OP。

如图4所示，门信号g_i+1在例如大约2H的间隔内处在开门电压Von上。并且，大约1H的第一周期用第一周期T1表示，而大约1H的第二周期用随后周期T2表示。

第一时钟信号CK1在第一周期T1内处在第一高电平电压Vh1上，而第二时钟信号和第三时钟信号CK1B和CK2分别处在第一和第二低电平电压Vl1和vl2上，并且将低压AVSS供应给通过晶体管Tr1传给第三时钟信号CK2的第二低电平电压Vl2的输出端OP。其结果是，存储信号V_si保持幅度等于第二低电平电压Vl2和低压AVSS的幅度的低电平存储信号电压V-。在第一周期T1期间，将第一时钟信号CK1的第一高电平电压Vh1与低压AVSS之间的电压差充电到电容器C1，而将第二时钟信号CK1B的第一低电平电压Vl1与高压AVDD之间的电压差充电到电容器C2。

在周期T2期间，第一时钟信号CK1保持在第一低电平电压Vl1上，而第二和第三时钟信号CK1B和CK2分别保持在第一和第二高电平电压Vh1和Vh2上，从而第五晶体管Tr5导通而第四晶体管Tr4关断。

其结果是，将通过导通的第一晶体管Tr1传送的第三时钟信号CK2的第二高电平电压Vh2供应给输出端OP，并且存储信号V_si的状态从低电平存储信号电压V-改变成幅度等于第二高电平电压Vh2的幅度的高电平存储信号电压V+。另外，将幅度等于高电平存储信号电压V+的幅度、通过导通第五晶体管Tr5施加的高压AVDD供应给输出端OP。

由于充电到电容器C1的电压近似与第一时钟信号CK1的第一低电平电压Vl1与低压AVSS之间的电压差相同，当第一时钟信号CK1的第一低电平电压Vl1和低压AVSS变成近似相同时，电容器C1放电。由于充电到电容器C2的电压基于第二时钟信号CK1B的第一高电平电压Vh1与高压AVDD之间的电压差，当如上所述，第一高电平电压Vh1和高压AVDD相互不同时，充电到电容器C2的电压不等于0V，其中，第二时钟信号CK1B的第一高电平电压Vh1是大约15V和高压AVDD是大约5V。因此，充电到电容器C2的电压是大约10V。

当如图所示，门信号g_i+1的第i+1级在经过了周期T2之后从开门电压Von改变成关门电压Voff时，第一到第三晶体管Tr1-Tr3分别关断。其结果是，第一晶体管Tr1与输出端OP之间的电连接分开，以及第四和第五晶体管Tr4和Tr5的控制端与输出端OP之间的电连接也分别分开。

由于未充电到电容器C1，第四晶体管Tr4保持在关断状态。但是，第二时钟信号CK1B的第一高电平电压Vh1与高压AVDD之间的电压已经充电到电容器C2。因此，当电容器C2的充电电压大于第五晶体管Tr5的阈电压时，晶体管Tr5保持在导通状态。其结果是，将高压AVDD作为存储信号V_si提供给输出端OP。于是，存储信号V_si保持高电平存储信号电压V+。

接着，参照图4进一步详细描述第(i+1)信号生成电路710的操作。

当具有开门电压Von的第(i+2)门信号g_i+2施加在第(i+1)信号生成电路710(未示出)上时，第(i+1)信号生成电路710开始工作。

如图4所示，当第(i+2)门信号g_i+2切换成开门电压Von时，第一、第二和第三时钟信号CK1、CK1B和CK2的状态分别反转，而第(i+1)门信号g_i+1处在开门电压Von上。

第(i+2)门信号g_i+2的前一个开门电压周期T1的操作近似与第(i+1)门信号g_i+1的后一个开门电压周期T2的操作相同，致使第一、第三和第五晶体管Tr1、Tr3和Tr5分别导通。于是，第三时钟信号CK2的第二高电平电压Vh2和高压AVDD施加在输出端OP上。其结果是，存储信号V_si+1处在高电平存储信号电压V+上。

类似地，第(i+2)门信号g_i+2的开门电压周期T2的操作近似与第(i+1)门信号g_i+1的前一个开门电压周期T1的操作相同，致使第一、第二和第四晶体管Tr1、Tr2和Tr4分别导通。于是，第三时钟信号CK2的第二低电平电压Vl2和低压AVSS施加在输出端OP上。其结果是，存储信号V_si+1从高电平存储信号电压V+改变成低电平存储信号电压V-。

如上所述，第一晶体管Tr1可以在输入信号保持开门电压Von的同时施加第三时钟信号CK2作为存储信号，并且当通过关门电压Voff将输出端OP与第一晶体管Tr1的输出端分开时，利用第一和第二电容器C1和C2使第二到第五晶体管Tr2-Tr5分别保持在存储信号的状态直到下一个帧。并且，第一晶体管Tr1可以将存储信号施加在相应存储电极线上，而第二到第五晶体管Tr2-Tr5分别保持存储信号。

在一个示范性实施例中，第一晶体管Tr1的尺寸分别比第二到第五晶体管Tr2-Tr5的尺寸大得多。如方程1给出的那样，像素电极电压Vp响应存储信号V_s的电压变化而变。

Vp＝V_D+/-A＝V_D+/-C_st/(C_st+C_lc)*[(V+)-(V-)]    (方程1)

其中：V_D是数据电压；Δ是电压变化量；C_lc和C_st分别代表存储和液晶电容器的电容；V+代表存储信号V_s的高电平存储信号电压；以及V-代表存储信号V_s的低电平存储信号电压。

通过将存储信号V_s的电压变化量Δ加入数据电压V_D中或从数据电压V_D中减去存储信号V_s的电压变化量Δ，当利用正极性的数据电压对像素充电时，像素电极电压Vp增加了电压变化量Δ，相反，当利用负极性的数据电压对像素充电时，像素电极电压Vp减小了电压变化量Δ。其结果是，像素电压的电压变化量Δ通过使像素电极电压Vp增加或减小，使像素电压变成大于灰度电压的范围，致使所代表亮度的范围也增大。

并且，如上所述，由于公用电压固定在预定值上，与公用电压在高值和低值之间交替的现有技术的LCD相比，有效地降低了功耗。

因此，根据本发明的示范性实施例，公用电压固定在预定值上，和电平周期性变化的存储信号施加在存储电极线上，致使像素电极电压的范围增大。因此，代表灰度电压的电压的范围增加，从而使LCD的图像质量提高。

并且，如上所述，由于公用电压恒定而降低了功能。

在下文中，将参照图5-8B进一步描述本发明的另一个示范性实施例。

图5是根据本发明另一个示范性实施例的液晶显示器的方块图，而图6是根据图5中的本发明示范性实施例的存储信号生成电路的信号生成电路的示意性电路图。图7A和7B是根据图6中的本发明示范性实施例的信号生成电路的信号时序图。更具体地说，图7A是门驱动器的扫描方向是前向方向的情况下的例子，而图7B是门驱动器的扫描方向是后向方向的情况下的例子。图8A和8B是根据本发明一个可替代示范性实施例的信号生成电路的信号时序图。更具体地说，图BA是例示门驱动器的扫描方向是前向方向的情况下的信号时序的例子，而图8B是例示门驱动器的扫描方向是后向方向的情况下的信号时序的例子。

除了下面进一步详细描述的不同部分之外，根据如图5到8B所示的本发明示范性实施例的LCD近似与如图1到3所示的LCD相同。因此，用相同的标号标记执行相同或相似操作的元件，并且下面将省略对它们的任何重复描述。

根据如图5所示的本发明示范性实施例的液晶显示器包括液晶面板组件300a、门驱动器401、数据驱动器500、与数据驱动器500连接的灰度电压发生器800、存储信号发生器701和信号控制器601。

但是，与如图1所示的本发明示范性实施例不同，门驱动器401是多条正常门线G₁-G_2n的扫描方向随来自外部设备(未示出)的选择信号(未示出)而变的双向门驱动器。更具体地说，根据选择信号的状态，门驱动器401沿着例如从第1正常门线G₁到最后正常门线G_2n的前向方向，或相反，沿着例如从最后正常门线G_2n到第1正常门线G₁的后向方向，依次传送开门电压Von。在门驱动器401的双向驱动中，液晶显示器可以进一步包括选择开关(未示出)，选择开关输出具有例如随输入到信号控制器601的用户选择而变的状态的选择信号，并且，除了如上面更详细描述的那样，分别施加在第一和第二门驱动电路401a和401b上的第一和第二扫描开始信号STV1和STV2(未示出)之外，信号控制器601还可以针对门控制信号CONT1a，分别输出附加第三和第四扫描开始信号STV3和STV4(未示出)。因此，当门驱动器410沿着前向方向扫描时，第一和第二扫描开始信号STV1和STV2可以分别施加在第一和第二门驱动电路401a和401b上，而当门驱动器410沿着后向方向扫描时，第三和第四扫描开始信号STV3和STV4可以分别施加在第一和第二门驱动电路401a和401b上。

根据示范性实施例的液晶显示器的存储信号发生器701的第一和第二存储信号生成电路701a和701b的每一个包括将存储信号传送到多条存储电极线S₁-S_2n的多个信号生成电路710a。如图6所示，多个信号生成电路710a的每个信号生成电路710a都与如图3所示的信号生成电路710类似，例如，信号生成电路710a输出端OP、第一到第五晶体管Tr1-Tr5和第一电容器C1和第二电容器C2。

但是，图6中的示范性实施例的信号生成电路710a进一步包括第一输入端IP11和第二输入端IP12和第一方向控制端IP13和第二方向控制端IP14。在第i信号生成电路710a中，第一输入端IP11与供给第(i+1)门信号g_i+1(下文称为“第一输入信号”)的第(i+1)门线G_i+1连接，和第二输入端IP12与供给第(i-1)门信号g_i-1(下文称为“第二输入信号”)的第(i-1)门线G_i-1连接。类似地，在第(i+1)信号生成电路710a中，第一输入端IP11与供给第(i+2)门信号g_i+2作为第一输入信号的第(i+2)门线G_i+2连接，和第二输入端IP12与供给第i门信号g_i作为第二输入信号的第i门线G_i连接。

与如图3所示的信号生成电路710一样，将来自信号控制器601的存储控制信号CONT3a的第一、第二和第三时钟信号CK1、CK1B和CK2分别供应给信号生成电路710a，并且将来自信号控制器601或外部设备(未示出)的高压AVDD和低压AVSS供应给信号生成电路710a。分别通过第一方向控制端IP13和第二方向控制端IP14，进一步将来自信号控制器610的存储控制信号CONT3a的第一方向信号DIR或DIRa和第二方向信号DIRB或DIRBa供应给信号生成电路710a。

信号生成电路710a进一步包括每一个都含有控制端、输入端和输出端的第六晶体管Tr6和第七晶体管Tr7。

如图6所示，第六晶体管Tr6的控制端与第一方向控制端IP13连接，第六晶体管Tr6的输入端与第一输入端IP11连接，和第六晶体管Tr6的输出端分别与第一到第三晶体管Tr1-Tr3的控制端连接。

并且，第七晶体管Tr7的控制端与第二方向控制端IP14连接，第七晶体管Tr7的输入端与第二输入端IP12连接，和第七晶体管Tr7的输出端分别与第一到第三晶体管Tr1-Tr3的控制端连接。

除了附加门线G_d之外，液晶显示器进一步包括第二附加门线G_da。第二附加门线G_da与第二门驱动电路401b的一端连接，以便在传送了门信号g₁之后将开门电压Von传送到第一存储信号生成电路701a。

在一个示范性实施例中，附加门线G_da和附加门线G_d都不同开关元件Q连接。

信号生成电路的操作例子将参照图7A和7B作进一步详细描述。

如图7A和7B所示，分别施加在第一和第二方向控制端IP13和IP14上的第一和第二方向信号DIR和DIRB在一帧内分别保持第三高电平电压Vh3或第三低电平电压Vl3，和第一和第二方向信号DIR和DIRB分别具有彼此相反的相位。更具体地说，当第一方向信号DIR具有第三高电平电压Vh3时，第二方向信号DIRB具有第三低电平电压Vl3，和当第一方向信号DIR具有第三低电平电压Vl3时，第二方向信号DIRB具有第三高电平电压Vh3。并且，第一和第二方向信号DIR和DIRB的第三高电平电压Vh3具有导通第六和第七晶体管Tr6和Tr7的幅度，第三高电平电压Vh3的幅度可以是例如大约15V，但不局限于此。第一和第二方向信号DIR和DIRB的第三低电平电压Vl3具有关断第六和第七晶体管Tr6和Tr7的幅度，第三低电平电压Vl3的幅度可以是例如大约-10V，但不局限于此.

因此，第六和第七晶体管Tr6和Tr7在给定时间具有彼此相反的偏置，从而当第六晶体管Tr6处在导通状态时，第七晶体管Tr7处在关断状态，而当第六晶体管Tr6处在关断状态时，第七晶体管Tr7处在导通状态。

在本发明的可替代示范性实施例中，例如，可以根据选择信号，或可以利用控制门驱动器40的扫描方向的控制信号输出第一和第二方向信号DIR和DIRB，但不局限于此。

现在针对门驱动器401的扫描方向是前向方向的状况进一步详细描述信号生成电路710a的操作。

参照图6和7A，第一方向信号DIR处在第三高电平电压Vh3上输入第一方向控制端IP13中，和第二方向信号DIRB处在第三低电平电压Vl3上输入第二方向控制端IP14中。

因此，第六晶体管Tr6导通和第七晶体管Tr7关断，从而根据施加在第一输入端IP11上的第一输入信号，例如，门信号g_i+1操作信号生成电路710a。更具体地说，当像第i信号生成电路710a那样操作信号生成电路710a时，通过施加在第(i+1)门线G_i+1(图1)上的门信号g_i+1的开门电压Von操作第i信号生成电路710a。因此，如上面参照图3和4所述，通过第一到第五晶体管Tr1-Tr5和第一和第二电容器C1和C2的操作输出具有预定电平的存储信号V_si。

类似地，当门驱动器401的扫描方向是后向方向时，如图7B所示，第一方向信号DIR处在第三低电平电压Vl3上，和第二方向信号DIRB呈现第三高电平电压Vh3。

因此，第六晶体管Tr6关断和第七晶体管Tr7导通，从而通过施加在第二输入端IP12上的第二输入信号，例如，门信号g_i-1操作信号生成电路710a。更具体地说，当像第i-1信号生成电路710a那样操作信号生成电路710a时，通过施加在第(i-1)门线G_i-1(图1)上的门信号g_i-1的开门电压Von操作第i信号生成电路710a。因此，如上面参照图3和4所述，通过第一到第五晶体管Tr1-Tr5和第一和第二电容器C1和C2的操作输出具有预定电平的存储信号V_si。

取代通过输入端IP直接将输入信号供应给信号生成电路710(图3)分别导通第一到第三晶体管Tr1-Tr3，如图所示，当扫描方向是前向方向时，通过第六晶体管T6将门信号供应给信号生成电路710a，作为分别施加在第一到第三晶体管Tr1-Tr3的控制端上的输入信号，而当扫描方向是后向方向时，通过第七晶体管T7将门信号供应给信号生成电路710a，作为分别施加在第一到第三晶体管Tr1-Tr3的控制端上的输入信号。第一到第五晶体管Tr1-Tr5和第一和第二电容器C1和C2的操作分别与上面参照图3进一步详细描述的信号生成电路710的那些相同。

现在参照图8A和8B进一步详细描述根据本发明可替代示范性实施例的信号生成电路710a的操作。

如图8A和8B所示，第一方向信号DIRa和第二方向信号DIRBa分别施加在第一和第二方向控制端IP13和IP14上，并且分别具有第三高电平电压Vh3和第三低电平电压Vl3。并且，第三高电平电压Vh3和第三低电平电压Vl3每一个在大约1H内保持不变，并且它们的占空比可以是大约50％。更具体地说，第一方向信号DIRa和第二方向信号DIRBa每大约1H在第三高电平电压Vh3和第三低电平电压Vl3之间交替。并且，第一方向信号DIRa和第二方向信号DIRBa具有大约180°的相差和相互反相。

如上所述，第一方向信号DIRa和第二方向信号DIRBa的第三高电平电压Vh3可以是例如大约15V，和它们的第三低电平电压Vl3可以是例如大约-10V。

对于每行，分别将第一方向信号DIRa和第二方向信号DIRBa交替供应给信号生成电路710a的第一方向控制端IP13和第二方向控制端IP14。更具体地说，在与奇数号存储电极线S₁，S₃，...，S_2n-1连接的信号生成电路710a中，将第一方向信号DIRa供应给第一方向控制端IP13，并将第二方向信号DIRBa供应给第二方向控制端IP14。相反，在与偶数号存储电极线S₂，S₄，...，S_2n连接的信号生成电路710a中，将第二方向信号DIRBa供应给第一方向控制端IP13，并将第一方向信号DIRa供应给第二方向控制端IP14。

现在针对门驱动器401的扫描方向是前向方向的情况，参照图6和8B进一步详细描述信号生成电路710a的操作。

在奇数号信号生成电路710a，例如，第i信号生成电路710a中，当将作为第一输入信号的第(i+1)门信号g_i+1的开门电压Von供应给第一输入端IP11，并将作为第二输入信号的第(i-1)门信号g_i-1的关门电压Voff供应给第二输入端IP12时，将第一方向信号DIRa作为第一方向信号供应给第一方向控制端IP13，并将第二方向信号DIRBa作为第二方向信号供应给第二方向控制端IP14。

在门信号g_i+1的开门电压Von的第一周期T1内，第一方向信号DIRa处在第三低电平电压Vl3上和第二方向信号DIRBa处在第三高电平电压Vh3上，从而第六晶体管Tr6关断，而第七晶体管Tr7导通。并且，第二输入信号是关门电压Voff，因此，第一到第三晶体管Tr1-Tr3分别关断，从而存储信号V_si保持在如图8A所示，像例如低电平存储信号电压V-那样的前电压状态。

在大约1H之后，例如，在门信号g_i+1的开门电压Von的周期T2内，第一方向信号DIRa从第三低电平电压Vl3改变成第三高电平电压Vh3，而第二方向信号DIRBa从第三高电平电压Vh3改变成第三低电平电压Vl3。

因此，第六晶体管Tr6在门信号g_i+1的开门电压Von的周期T2内导通，并且将开门电压Von传送到第一到第三晶体管Tr1-Tr3的控制端，导通第一到第三晶体管Tr1-Tr3。

正如上面参照图3和4所述的那样，第一时钟信号CK1在周期T2内处在第一低电平电压Vl1上，而第二和第三时钟信号CK1B和CK2分别处在第一高电平电压Vh1和Vh2上。因此，将第三时钟信号CK2的第二高电平电压Vh2和高压AVDD传送到输出端OP。因此，存储信号V_si从低电平存储信号电压V-改变成高电平存储信号电压V+，并且充电第二电容器C2。

当第一方向信号DIRa在经过了周期T2之后改变成第三低电平电压Vl3时，第六晶体管Tr6关断。但是，晶体管Tr5通过充电到第二电容器C2的电压保持在导通状态上，从而仍然将高压AVDD传送到输出端OP，致使存储信号V_si保持高电平存储信号电压V+。

接着，进一步详细描述偶数号信号生成电路710a，例如，第(i+1)信号生成电路710a的操作。

仍然参照图6和8A，在第(i+1)信号生成电路710a中，当将作为第一输入信号的第(i+2)门信号g_i+2的开门电压Von供应给第一输入端IP11，并将作为第二输入信号的第i门信号g_i的关门电压Voff供应给第二输入端IP12时，将第二方向信号DIRBa作为第一方向信号供应给第一方向控制端IP13，并将第一方向信号DIRa作为第二方向信号供应给第二方向控制端IP14。

由于在门信号g_i+1的开门电压Von的第一周期T1内，第一方向信号DIRBa处在第三低电平电压Vl3上和第二方向信号DIRa处在第三高电平电压Vh3上，第六晶体管Tr6关断，而第七晶体管Tr7导通。第二输入信号是关门电压Voff，和第一到第三晶体管Tr1-Tr3分别关断，从而存储信号V_si保持在像例如高电平存储信号电压V+那样的前电压状态。

在大约1H之后，例如，在门信号g_i+2的开门电压Von的周期T2内，第一方向信号DIRBa从第三低电平电压Vl3改变成第三高电平电压Vh3，和第二方向信号DIRa从第三高电平电压Vh3改变成第三低电平电压Vl3。

因此，第六晶体管Tr6在门信号g_i+2的开门电压Von的周期T2内导通，并且将开门电压Von传送到第一到第三晶体管Tr1-Tr3的控制端，导通第一到第三晶体管Tr1-Tr3。

正如上面参照图3和4所述的那样，第一时钟信号CK1处在第一高电平电压Vh1上，和第二和第三时钟信号CK1B和CK2分别处在第一低电平电压Vl1和Vl2上，从而将第三时钟信号CK2的低电平电压Vl2和低压AVSS传送到输出端OP。因此，存储信号V_si+1从高电平存储信号电压V+改变成低电平存储信号电压V-，并且充电第一电容器C1。

当第一方向信号DIRBa在经过了周期T2之后改变成第三低电平电压Vl3时，第六晶体管Tr6关断。但是，第四晶体管Tr4通过充电到第一电容器C1的电压保持在导通状态上，从而仍然将低压AVSS传送到输出端OP，并且存储信号V_si保持在高低电平存储信号电压V-上。

在下文中，将参照门驱动器401的扫描方向是后向方向的图8B进一步详细描述信号生成电路710a的操作。在这种情况下，方向信号DIRa和DIRBa的波形与上面参照图8A所述的前向方向的情况相反。

参照图6和8B，在作为第二输入信号施加在第二输入端IP12上的相应门信号的开门电压Von的周期1H，例如，接在上述周期T2的随后周期T2内，晶体管Tr7导通，第一到第三晶体管Tr1-Tr3也分别导通。更具体地说，根据第一到第三时钟信号CK1、CK1B和CK2的状态操作第一到第五晶体管Tr1-Tr5和第一和第二电容器C1和C2，将存储信号传送到相应存储电极线。第一到第五晶体管Tr1-Tr5和第一和第二电容器C1和C2的操作近似与如上所述，门驱动器的扫描方向是前向方向的情况相同，因此这里省略对它们的描述。

如上所述，在本发明的示范性实施例中，第一和第二方向信号DIRa和DIRBa分别施加在第一和第二方向控制端IP13和IP14上。并且，第一和第二方向信号DIRa和DIRBa每1H在第三高电平电压Vh3和第三低电平电压Vl3之间交替。因此，晶体管的工作特性不会因方向信号DIRa和DIRBa的长时间施加和由此引起的元件退化而变化。

除了多晶薄膜晶体管之外，显示在图8A和8B的时序图中的信号也可以应用于含有非晶薄膜晶体管的液晶显示器。

在一个示范性实施例中，门驱动器401是双向门驱动器，并且第一到第四扫描开始信号STV1和STV4之一可以按照扫描方向施加在供给门信号的信号生成电路710a。

在下文中，将参照图9-13B进一步详细描述根据本发明可替代示范性实施例的液晶显示器。

图9是根据本发明另一个示范性实施例的液晶显示器的方块图，图10是根据图9中的本发明示范性实施例的信号生成电路的示意性电路图，而图11是根据图10中的本发明示范性实施例的信号生成电路的平面布局图。图12是例示根据本发明一个实施例的施加在门驱动器上的门时钟信号与施加在存储信号发生器上的存储时钟信号的关系的信号时序图。图13A和13B是根据图10中的本发明示范性实施例的信号生成电路的信号时序图，其中，图13A是门驱动器的扫描方向是前向方向的信号时序的例子，而图13B是门驱动器的扫描方向是后向方向的信号时序的例子。

除了下面进一步详细描述的不同部分之外，根据如图9-13B所示的本发明示范性实施例的LCD近似与如图1到6所示的LCD相同。因此，用相同的标号表示执行相同或相似操作的元件，并且下面将省略对它们的任何重复描述。

参照图9，LCD包括液晶面板组件300b、门驱动器402、数据驱动器500、与数据驱动器500连接的灰度电压发生器800、存储信号发生器702和信号控制器602。

与上面更详细描述和如图5所示的LCD一样，门驱动器402是双向门驱动器。

存储信号发生器702的第一和第二存储信号生成电路702a和702b可以分别包括与存储电极线S₁-S_2n连接的多个信号生成电路710b，和每个信号生成电路710b都与如图6所示的信号生成电路710a类似。

如图10所示，信号生成电路710b包括输出端OP、第一到第五晶体管Tr1-Tr5和第一和第二电容器C1和C2。

信号生成电路710b进一步包括输入端IP21和控制端OP22。在第i信号生成电路710b中，例如，输入端IP21与供应第i门信号g_i作为第一输入信号的第i门线G_i连接，类似地，在第(i+1)信号生成电路710b中，输入端IP21与供应第(i+1)门信号g_i+1作为第一输入信号的第(i+1)门线G_i+1连接。

将来自信号控制器602的存储控制信号CONT3的第一、第二和第三时钟信号CK1、CK1B和CK2分别供应给信号生成电路710b，并且将来自信号控制器602或外部设备(未示出)的高压AVDD和低压AVSS供应给信号生成电路710b。

通过控制端IP22进一步将来自信号控制器602的存储控制信号CONT3的多个存储时钟信号CLK_L(例如，如图10所示)、CLK_R、CLKB_L和CLKB_R的一个存储时钟信号供应给信号生成电路710b。

如图9和11所示，第一存储信号生成电路702a的信号生成电路710b位于液晶面板组件300b的左侧和生成偶数号存储信号V_s2，V_s4，...，V_s2n，并且将从液晶面板组件300b的左侧施加的多个存储时钟信号CLK_L、CLK_R、CLKB_L和CLKB_R的存储时钟信号CLK_L和CLKB_L交替供应给信号生成电路710b。第二存储信号生成电路702b的信号生成电路710b位于液晶面板组件300b的相对右侧和生成奇数号存储信号V_s1，V_s3，...，V_s2n-1，并且将从液晶面板组件300b的右侧施加的多个存储时钟信号CLK_L、CLK_R、CLKB_L和CLKB_R的存储时钟信号CLKB_R和CLK_L交替供应给信号生成电路710b。

在本发明的可替代示范性实施例中，可以改变第一和第二存储信号生成电路702a和702b在液晶面板组件300b上的位置、第一和第二存储信号生成电路702a和702b与存储电极线之间的连接关系和第一和第二存储信号生成电路702a和702b与多个存储时钟信号CLK_L、CLKB_L、CLK_R和CLKB_R的操作关系。

并且，在可替代示范性实施例中，多个存储时钟信号CLK_L、CLKB_L、CLK_R和CLKB_R可以与生成门信号的门控制信号CONT1有关，并且可以根据施加在门驱动电路402a和402b上的门时钟信号生成。

根据本发明示范性实施例的门时钟信号和存储时钟信号的例子显示在图12中。

图12示出了当门驱动器402的扫描方向是前向方向时，当门时钟信号GCK_L、GCK_R、GCKB_L和GCKB_R施加在分别生成第i、第(i+1)、第(i+2)和第(i+3)门信号g_i、g_i+1、g_i+2和g_i+3的第一和第二门驱动电路402a和402b时，多个存储时钟信号CLK_L、CLKB_R、CLKB_L和CLK_R施加在分别生成第i、第(i+1)、第(i+2)和第(i+3)存储信号S_i、S_i+1、S_i+2和S_i+3的第一和第二存储信号生成电路702a和702b上的存储时钟信号CLK_L、CLKB_R、CLKB_L和CLK_R。

但是，当门驱动器402的扫描方向是后向方向时，图12中的门时钟信号GCK_L、GCK_R、GCKB_L和GCKB_R可以是分别生成第(i+3)、第(i+2)、第(i+1)和第i门信号g_i+3、g_i+2、g_i+1和g_i的信号，和存储时钟信号CLK_L、CLKB_R、CLKB_L和CLK_R可以施加在第一和第二存储信号生成电路702a和702b上，分别生成第(i+3)、第(i+2)、第(i+1)和第i存储信号S_i+3、S_i+2、S_i+1和S_i。

存储时钟信号CLK_L、CLKB_L、CLK_R和CLKB_R的脉冲宽度可以是大约2H，和它们的占空比可以是大约50％。存储时钟信号CLK_L、CLKB_L、CLK_R和CLKB_R每大约2H摆动一次。如图12所示，两个相应存储时钟信号CLK_R和CLKB_R或CLK_L和CLKB_L的每一个具有相位相反的波形。在相应存储时钟信号CLK_R和CLKB_R的每一个和与存储时钟信号CLK_R和CLKB_R相对应的存储时钟信号CLK_L和CLKB_L之间存在预定时间延迟。在示范性实施例中，延迟时间可以是例如大约1H，但不局限于此。存储时钟信号CLK_L、CLKB_L、CLK_R和CLKB_R具有第四高电平电压Vh4和第四低电平电压Vl4(图13A)。例如，高电平电压Vh4可以是大约15V，和低电平电压Vl4可以是大约-1V，但不局限于此。

信号生成电路710b进一步包括每一个含有控制端、输入端和输出端的可替代第六晶体管Tr61和可替代第七晶体管Tr71。

可替代第六晶体管Tr61的输入和控制端与输入端IP21连接，和可替代第六晶体管Tr61的输出端与第一到第三晶体管Tr1-Tr3的控制端连接，从而使可替代第六晶体管Tr61有效地起二极管的作用。

可替代第七晶体管Tr71的控制端与控制端IP22连接，可替代第七晶体管Tr71的输入端与输入端IP22连接，和可替代第七晶体管Tr71的输出端与第一到第三晶体管Tr1-Tr3的控制端连接。

现在参照图13A进一步详细描述信号生成电路710b，其中，门驱动器402的扫描方向是前向方向。

当将第i门信号g_i的开门电压Von供应给信号生成电路710b，例如，与偶数号存储线连接的第i信号生成电路710b的输入端IP21时，可替代第六晶体管Tr61导通，和第一到第三晶体管Tr1-Tr3也导通。

因此，对于第i门信号g_i的开门电压Von的施加，将具有基于第一到第三时钟信号CK1、CK1B和CK2的各自状态的电压电平的信号传送到输出端OP和作为存储信号V_si输出。

在门信号g_i的开门电压Von的第一周期T1内，第一时钟信号CK1处在第一低电平电压Vl1上，和第二和第三时钟信号CK1B和CK2分别处在第一和第二高电平电压Vh1和Vh2上，并且通过第一、第三和第五晶体管Tr1、Tr3和Tr5的操作从输出端OP输出具有高电平存储信号电压V+的存储信号V_si。

但是，由于在门信号g_i的开门电压Von的周期T2内，第一时钟信号CK1改变成第一高电平电压Vh1，和第二和第三时钟信号CK1B和CK2分别改变成第一和第二低电平电压Vl1和Vl2，通过第一、第二和第四晶体管Tr1、Tr2和Tr4的操作将具有低电平存储信号电压V-的存储信号V_si传送到输出端OP，从而使存储信号V_si从高电平存储信号电压V+改变成低电平存储信号电压V-。

在周期T2之后，门信号g_i改变成关门电压Voff，从而使起二极管作用的可替代第六晶体管Tr61关断。其结果是，可替代第六晶体管和可替代第七晶体管Tr61和Tr71每一个的输出端与之连接的节点N(图10)的电压VN_i保持前高电平状态，致使第一到第三晶体管Tr1-Tr3保持导通状态，直到施加在控制端IP22上的存储时钟信号CLK_L再次改变成第四高电平电压Vh4。存储信号V_si的电压电平根据第一到第三时钟信号CK1、CK1B和CK2的电压电平确定。更具体地说，第一时钟信号CK1改变成第一低电平电压Vl1，和第二和第三时钟信号CK1B和CK2分别改变成第一和第二高电平电压Vh1和Vh2，从而按照第一、第三和第五晶体管Tr1、Tr3和Tr5根据第一、第二和第三时钟信号CK1、CK1B和CK2的操作，将高电平存储信号电压V+传送到输出端IP，致使存储信号V_si从低电平存储信号电压V-改变成高电平存储信号电压V+从输出端OP输出。

在经过了预定时间之后，当施加在控制端IP22上的存储时钟信号CLK_L处在第四高电平电压Vh4上时，可替代第七晶体管Tr71导通，从而将门信号g_i的关门电压Voff施加在第一到第三晶体管Tr1-Tr3的控制端上。因此，第一到第三晶体管Tr1-Tr3的每一个都关断。于是，存储信号V_si根据充电到电容器C2的电压和第五晶体管Tr5根据充电电压的操作，在下一个帧内保持高电平存储信号电压V+。

接着，针对与奇数号存储线连接的第(i+1)连接的第(i+1)信号生成电路710b，描述信号生成电路710b的操作。

仍然参照图10和10A，当将第(i+1)门信号g_i+1的开门电压Von供应给输入端IP21时，可替代第六晶体管Tr61导通，和第一到第三晶体管Tr1-Tr3也导通。

因此，对于第(i+1)门信号g_i+1的开门电压Von的施加，将具有基于第一到第三时钟信号CK1、CK1B和CK2的状态的电压电平的信号传送到输出端OP和作为存储信号V_si+1输出。

在门信号g_i+1的开门电压Von的第一周期T1内，第一时钟信号CK1处在第一高电平电压Vh1上，和第二和第三时钟信号CK1B和CK2分别处在第一和第二低电平电压Vl1和Vl2上，并且通过第一、第二第第四晶体管Tr1、Tr2和Tr4的操作从输出端OP输出具有低电平存储信号电压V-的存储信号V_si。

但是，在门信号g_i+1的开门电压Von的周期T2内，第一时钟信号CK1改变成第一低电平电压Vl1，和第二和第三时钟信号CK1B和CK2分别改变成第一和第二高电平电压Vh1和Vh2，并且通过第一、第二和第四晶体管Tr1、Tr2和Tr4的操作将具有高电平存储信号电压V+的存储信号V_si+1传送到输出端OP。因此，存储信号V_si+1从低电平存储信号电压V-改变成高电平存储信号电压V+从输出端OP输出。

在周期T2之后，门信号g_i+1改变成关门电压Voff，但在施加在直接控制端IP22上的存储时钟信号CLKB_R改变成第四高电平电压Vh4之前，节点N的电压VN_i+1不会改变成前低电平状态Vl5，而是通过起二极管作用的可替代第六晶体管Tr61的操作保持在高电平状态Vh5上，致使第一到第三晶体管Tr1-Tr3保持在导通状态。于是，由于第一时钟信号CK1处在第一高电平电压Vh1上，和第二和第三时钟信号CK1B和CK2分别是第一和第二低电平电压Vl1和Vl2，通过第一、第二和第四晶体管Tr1、Tr2和Tr4的操作将低电平存储信号电压V-传送到输出端IP作为存储信号V_si+1。其结果是，存储信号V_si+1再次从高电平存储信号电压V+改变成低电平存储信号电压V-。

在经过了预定时间之后，当施加在控制端IP22上的存储时钟信号CLKB_R改变成第四高电平电压Vh4时，可替代第七晶体管Tr71导通，并且将关门电压Voff的门信号g_i+1施加在第一到第三晶体管Tr1-Tr3的控制端上，关断第一到第三晶体管Tr1-Tr3。因此，存储信号V_si+1根据电容器C1的充电电压和第四晶体管Tr4的操作，保持在低电平存储信号电压V-上直到下一个帧。

在下文中，将参照图13B进一步详细描述信号生成电路710b的操作，其中，门驱动器402的扫描方向是后向方向。

如图13B所示，除了施加在输入端IP21上的各自门信号之外，信号生成电路710b的操作近似与上面参照图13A所述、门驱动器402的扫描方向是前向方向情况下的信号生成电路710b的操作相同，因此，这里将省略对它们的任何重复描述。

根据如上所述的本发明的示范性实施例，在开门电压Von的第一周期T1的大约1H的时间周期内，输出第三时钟信号CK2的相应电平作为存储信号，但由于液晶显示器的响应速度与时间周期1H相比较慢，大约1H的存储信号的变化不会引起像素电极线的明显变化。

并且，施加在如图10所示的信号生成电路710b的控制端IP22上的存储时钟信号CLK_L、CLKB_L、CLK_R和CLKB_R根据关门电压Voff决定节点N上的电压电平，致使传送到输出端OP的电压电平在第一到第三时钟信号CK1、CK1B和CK2发生变化的大约1H的时间周期期间不会改变，从而使具有适当幅度电平的存储信号的电压电平保持到下一个帧。

因此，在根据本发明示范性实施例的LCD的存储信号发生器702中，除正常门线G₁-G_2n之外传送附加门信号的门线是多余的，并且不需要与门驱动器402的扫描方向相对应的分立方向信号。

现在参照图14到17B进一步详细描述根据本发明另一个示范性实施例的LCD。

图14是根据本发明另一个示范性实施例的液晶显示器的方块图。图15是根据图14中的本发明示范性实施例的信号生成电路的示意性电路图，而图16是根据图15中的本发明示范性实施例的信号生成电路的平面布局图。图17A是利用行反转的根据图15中的本发明示范性实施例的信号生成电路的信号时序图，而图17B是利用帧反转的根据图15中的本发明示范性实施例的信号生成电路的信号时序图。

除了下面进一步详细描述的不同部分之外，根据如图14-17B所示的本发明示范性实施例的LCD近似与上面更详细描述的示范性实施例的LCD相同。因此，在图14-17B中用相同的标号表示执行与上述示范性实施例中相同或相似的操作的元件，并且下面将省略对它们的任何重复描述。

如图14所示，LCD包括液晶面板组件300c、门驱动器403、数据驱动器500、与数据驱动器500连接的灰度电压发生器800、存储信号发生器703和控制上面元件的信号控制器603。

如图9所示，门驱动器403是双向门驱动器。

存储信号发生器703包括第一和第二存储信号生成电路703a和703b。第一和第二存储信号生成电路703a和703b每一个都包含每一个与多个存储电极线S₁-S_2n(图1)连接的多个信号生成电路710c。

每个信号生成电路710c近似与如图10所示的那个相同，例如，如图15所示，每个信号生成电路710c都包括输出端OP、每一个都含有控制端、输入端和输出端的第一到第五晶体管Tr1-Tr5以及第一和第二电容器C1和C2。

但是，每个信号生成电路710c进一步包括第一输入端IP31和第二输入端IP32和控制端IP41。

参照图15，在第i信号生成电路710c中，第一输入端IP31与供给第(i+2)门信号g_i+2的第(i+2)门线G_i+2连接，而第二输入端IP32与供给第(i-2)门信号g_i-2的第(i-2)门线G_i-2连接。

类似地，在第(i+1)信号生成电路710c中，第一输入端IP31与供给第(i+3)门信号g_i+3的第(i+3)门线G_i+3连接，而第二输入端IP32与供给第(i-1)门信号g_i-1的第(i-1)门线G_i-1连接。

如图16所示，第一和第二存储信号生成电路703a和703b的每个第一信号生成电路710c的第二输入端IP32接收分别施加在相邻门驱动电路403a和403b上的第一扫描开始信号ST1和第三扫描开始信号ST3，并且将施加在相邻门驱动电路403a和403b上的第二扫描开始信号ST2和第四扫描开始信号ST4供应给第一和第二存储信号生成电路703a和703b的最后信号生成电路710c的第一输入端IP31。但是，在可替代示范性实施例中，例如，可以通过像假信号线那样的分立信号线将来自外部设备(未示出)的分立信号供应给第一和第二存储信号生成电路703a和703b的第一和最后信号生成电路710c的第一和第二输入端IP31和IP32，但不局限于此。

将来自信号控制器603的存储控制信号CONT3的第一、第二和第三时钟信号CK1、CK1B和CK2分别供应给信号生成电路710c，并且将来自信号控制器603或外部设备(未示出)的高压AVDD和低压AVSS供应给信号生成电路710c。

仍然参照图16，还通过控制端IP41将来自信号控制器603的门控制信号(图14)CONT1的多个门时钟信号GCK_L、GCK_R、GCKB_L和GCKB_R之一供应给每个信号生成电路710c。

回头参照图15，信号生成电路710c进一步包括每一个都含有控制端、输入端和输出端的第八到第十晶体管Tr8-Tr10。

第八晶体管Tr8的控制端与第一输入端IP31连接，第八晶体管Tr8的输入端与存储控制信号CONT3a的第一方向信号DIR连接，而第八晶体管Tr8的输出端与第一到第三晶体管Tr1-Tr3的控制端连接。

第九晶体管Tr9的控制端与第二输入端IP32连接，第九晶体管Tr9的输入端与存储控制信号CONT3a的第二方向信号DIRB连接，而第九晶体管Tr9的输出端与第一到第三晶体管Tr1-Tr3的控制端连接。

第十晶体管Tr10的控制端与控制端IP41连接，第十晶体管Tr10的输入端与关门电压Voff连接，而第十晶体管Tr10的输出端与第一到第三晶体管Tr1-Tr3的控制端连接。

下面将进一步详细描述每一个都含有信号生成电路710c的第一和第二存储信号生成电路703a和703b的操作。只是为了例示起见，所述的LCD的反转类型是行反转。

下面将针对门驱动器403的扫描方向是前向方向，从而第一方向信号DIR具有高电平电压，而第二方向信号DIRB具有低电平电压的状况，参照图17A描述信号生成电路710c的操作。

并且，将参照图15和17A描述信号生成电路710c，例如，与作为奇数号存储电极线的第i存储电极线S_i连接的第i信号生成电路的操作。

在施加了第i门信号g_i的开门电压Von之后，第(i+2)门信号g_i+2的开门电压Von施加在输入端IP31上，从而使第八晶体管Tr8导通，因此，第一方向信号DIR的第三高电平电压Vh3通过节点N1施加在第一到第三晶体管Tr1-Tr3的控制端上，导通第一到第三晶体管Tr1-Tr3。

因此，如图17A所示，在施加了第(i+2)门信号g_i+2的开门电压Von的大约2H内，基于第一到第三时钟信号CK1、CK1B和CK2的电压电平的相应电压电平输出到输出端OP作为存储信号V_si。此时，由于第(i-2)门信号g_i-2保持关开电压Voff，所以第九晶体管Tr9关断，并且第二方向信号DIRB不影响节点N1的电压VN1。

因此，在第(i+2)门信号g_i+2的开门电压Von的第一周期T1内，通过第一、第二和第四晶体管Tr1、Tr2和Tr4的操作，从输出端OP输出处在低电平存储信号电压V-上的存储信号V_si。在第(i+2)门信号g_i+2的开门电压Von的周期T2内，通过第一、第三和第五晶体管Tr1、Tr3和Tr5的操作，从输出端OP输出处在高电平存储信号电压V+上的存储信号V_si。

仍然参照图17A，在第(i+2)门信号g_i+2的开门电压Von的周期T2之后，施加在控制端IP41上的门时钟信号GCK_L在大约2H内保持第四高电平电压Vh4。

其结果是，第十晶体管Tr10导通和将关门电压Voff施加在节点N1上，并且关断第一到第三晶体管Tr1-Tr3。

于是，由于对第二电容器C2充电的电压和第五晶体管Tr5根据充电电压的操作，存储信号V_si保持在高电平存储信号电压V+上直到下一个帧。

接着，参照图15和17A进一步详细描述与作为偶数号存储电极线的第(i+1)存储电极线S_i+1连接的信号生成电路710C的操作。

与第i信号生成电路710C一样，当第(i+3)门信号g_i+3的开门电压Von施加在输入端IP31上时，第八晶体管Tr8导通，并且通过具有第三高电平电压Vh3的第一方向信号导通第一到第三晶体管Tr1-Tr3。因此，基于第一、第二和第三时钟信号CK1、CK1B和CK2的电压电平的相应电平电压的存储信号V_si+1输出到输出端OP。

当第(i+3)门信号g_i+3的状态从关门电压Voff改变成开门电压Von时，施加在控制端IP41上的门时钟信号GCK_R在大约2H内保持第四高电平电压Vh4。

因此，第十晶体管Tr10导通，并且通过传送到节点N1的关门电压Voff关断第一到第三晶体管Tr1-Tr3。随后，存储信号V_si+1根据对第一电容器C1充电的电压和第四晶体管Tr4根据充电电压的操作，保持低电平存储信号电压V-直到下一个帧。

在门驱动器403的扫描方向是后向方向的情况下，第一方向信号DIR具有第三低电平电压Vl3和第二方向信号DIRB具有第三高电平电压Vh3。因此，与前向扫描方向不同，当扫描方向是后向方向时，通过施加在第二输入端IP32上的门信号和第二方向信号DIRB导通第一到第三晶体管Tr1-Tr3。

除了上面的描述之外，信号生成电路710c的操作与门驱动器403的扫描方向是前向方向，输出具有与相应存储电极线相对应的电平的存储信号的情况相同，因此这里省略对信道选择器710c的操作的重复描述。并且，与门驱动器403的扫描方向是前向方向的情况类似，施加在第一输入端IP31上的门信号在大约2H内输出开门信号Von之后，在一个帧内输出关门信号Voff，从而使第八晶体管Tr8关断。因此，第一方向信号DIR不影响节点N1的电压VN1。

接着，参照图15和17B进一步详细描述信号生成电路710c的操作，在这种情况下，根据本发明示范性实施例的LCD在帧反转模式下工作。

现在参照图17B进一步详细描述信号生成电路710c的操作。信号生成电路710c的操作与参照图17A所述的信号生成电路710c的操作类似。

在图17中，第一、第二和第三时钟信号CK1、CK1B和CK2每预定周期(例如，大约1H)交替变化，但如图17B所示，第一、第二和第三时钟信号CK1、CK1B和CK2的每一个在一个帧内保持恒定电压。但是，如图17B所示，第一、第二和第三时钟信号CK1、CK1B和CK2每一个的波形每相继帧反相。

当门驱动器403的扫描方向是前向方向时，第一方向信号DIR具有第三高电平电压Vh3，和第二方向信号DIRB具有第三低电平电压Vl3。

首先，描述对于施加在像素PX上、具有例如正极性的数据电压，与第i存储电极线S_i连接的第i信号生成电路710c的操作。

第一时钟信号CK1保持第一低电平电压Vl1，而第二和第三时钟信号CK1B和CK2保持第一高电平电压Vh1。

在施加了第i门信号g_i的开门电压Von之后，当将第(i+2)门信号g_i+2的开门电压Von施加在第一输入端IP31上时，第八晶体管Tr8导通，并且第一到第三晶体管Tr1-Tr3通过第一方向信号DIR导通。

由于第三时钟信号CK2保持第二高电平电压Vh2，存储信号V_si保持高电平存储信号电压V+。

当第(i+2)门信号g_i+2改变成关门电压Voff，并且通过施加在控制端IP41上、像例如门时钟信号GCK_L那样的相应时钟信号关断第一到第三晶体管Tr1-Tr3时，存储信号V_si根据充电到第二电容器C2的电压和第五晶体管Tr5根据充电电压的操作保持高电平存储信号电压V+直到下一个帧。

接着，进一步详细描述具有负极性的数据电压施加在像素PX上时，与第i存储电极线S_i连接的第i信号生成电路710c的操作。在这种情况下，第一时钟信号CK1保持第一高电平电压Vh1，而第二和第三时钟信号CK1B和CK2保持第一低电平电压Vl1。

在施加了第i门信号g_i的开门电压Von之后，当将第(i+2)门信号g_i+2的开门电压Von施加在第一输入端IP31上时，响应第八晶体管Tr8导通，第一到第三晶体管Tr1-Tr3也DIR导通。因此，通过保持第二低电平电压Vl2的第三时钟信号CK2，使存储信号V_si输出低电平存储信号电压V-。

随后，当第(i+2)门信号g_i+2改变成关门电压Voff，和通过施加在控制端IP41上的门时钟信号GCK_L关断第一到第三晶体管Tr1-Tr3时，存储信号V_si根据对第一电容器C2充电的电压和第四晶体管Tr4根据充电电压的操作保持低电平存储信号电压V-直到下一个帧。

当门驱动器403的扫描信号沿着后向方向时，第一方向信号DIR具有第五低电平电压Vl5，和第二方向信号DIRB具有第一高电平电压Vh5。

因此，当门驱动器403的扫描方向是后向方向时，通过施加在第二输入端IP32上的门信号和第二方向信号DIRB导通第一到第三晶体管Tr1-Tr3。除了上面的描述之外，信号生成电路710c的操作与上面更详细描述的门驱动器403的扫描方向是前向方向的情况相同，因此这里省略对信号生成电路710c的操作的任何重复描述。

如上所述，当LCD以帧反转模式工作时，第一、第二和第三时钟信号CK1、CK1B和CK2在大约一个帧内保持相同电压电平。

于是，在施加在相应像素行上的门信号从开门电压Von改变成关门电压Voff之后，由于如图15所示的信号生成电路710c根据从第一或第二门驱动器403a或403b的下一级输出、相对于第一或第二门驱动器403a或403b的前一级延迟了大约2H的门信号的开门电压Von工作，出现了帧反转。因此，由于施加在第i门线G_i上的开门电压Von和施加在第i存储信号生成电路710c上的开门电压Von之间的相差是大约2H，开门电压Von不会重叠。因此，在第i像素行的充电操作基本完成之后，施加在第i存储电极线S_i上的存储信号V_si的信号电平发生改变，从而根据存储信号V_si的改变信号电平改变第i像素行的充电电压。

可替代地，当自从门信号的改变完成之后经过了预定时间时，第一、第二和第三时钟信号CK1、CK1B和CK2的状态可以发生改变，并且可以在门信号从开门电压改变成关门电压，或可替代地，从关门电压改变成开门电压之后输出第一、第二和第三时钟信号CK1、CK1B和CK2。

根据如本文所述的本发明的示范性实施例，由于公用电压固定在预定电平上，和幅度随预定周期改变的存储信号施加在存储电极线上，使像素电极电压的范围增大了，和使像素电压的范围扩大了，而灰度电压的范围则没有相应增大。因此，扩大了灰度电压的有效电压范围，从而有效地提高了分辨率。

而且，在施加某个范围的数据电压的情况下生成的像素电压的范围大于在施加预定值的存储信号的情况下生成的像素电压的范围。因此，有效地降低了功耗。另外，无需附加选择电路地采用了含有双向门驱动器和存储信号发生器的液晶显示器，从而有效地缩小了液晶显示器的尺寸和/或降低了液晶显示器的制造成本。

在可替代示范性实施例中，根据本发明示范性实施例的液晶显示器可以根据例如帧反转以及行反转工作，但不局限于此。

本发明不应该被理解为局限于本文给出的示范性实施例。更确切地说，提供这些示范性实施例是为了使本公开变得全面彻底，充分地向本领域的普通技术人员传达本发明的概念。

虽然通过参照本发明的某些示范性实施例已经对本发明作了具体描述，但本领域的普通技术人员应该明白，可以在形式和细节上对其作各种各样的改变，而不偏离所附权利要求书限定的本发明的精神和范围。

Claims (17)

1.一种显示设备，包括：

多条门线，用于传送具有开门电压和关门电压的门信号；

多条数据线，用于传送数据电压；

多条存储电极线，用于传送存储信号；

排列成近似矩阵图样的多个像素，其中，该多个像素的一个像素包含：

与多条门线中的一条门线和多条数据线中的一条数据线连接的开关元件；

与开关元件和公用电压连接的液晶电容器；以及

与开关元件和多条存储电极线中的一条存储电极线连接的存储电容器；

门驱动器，用于沿着第一扫描方向或第二扫描方向生成门信号；以及

多个信号生成电路，用于生成存储信号，

其中，施加在该像素上的存储信号具有在充电数据电压充电到液晶电容器和存储电容器之后发生变化的电压电平，

存储信号从多个信号生成电路的输出次序随门驱动器的扫描方向而变，

该多个信号生成电路中的向该像素的存储电极线施加存储信号的一个信号生成电路包括输出驱动控制信号的信号输入单元、输出存储信号的存储信号施加单元、控制单元、和保持存储信号的信号保持单元，

该信号输入单元包括第一晶体管和第二晶体管，第一晶体管包括接收施加到该像素的门信号的输入端和控制端，第二晶体管包括接收施加到该像素的门信号的输入端和接收存储时钟信号的控制端，

该存储信号施加单元包括第三晶体管，其包括接收第一控制信号的输入端，并且包括连接到信号输入单元的控制端，而且

该控制单元包括四个晶体管，其分别包括接收第二控制信号和第三控制信号的输入端，而且包括连接到信号输入单元的控制端。。

2.根据权利要求1所述的显示设备，其中，施加在该像素上的存储信号当充电数据电压具有正极性时从低电平改变成高电平，并且当充电数据电压具有负极性时从高电平改变成低电平。

3.根据权利要求2所述的显示设备，其中，该存储信号每个帧反相。

4.根据权利要求3所述的显示设备，其中，公用电压是固定电压。

5.根据权利要求1所述的显示设备，其中，该信号保持单元根据按照控制单元的操作状态施加的第二控制信号或第三控制信号而操作。

6.根据权利要求1所述的显示设备，其中，存储时钟信号的电平每相继预定周期在第一电平电压和第二电平电压之间交替。

7.根据权利要求6所述的显示设备，其中，该预定周期的间隔是大约两个水平周期(2H)。

8.根据权利要求7所述的显示设备，其中，施加在多个信号生成电路的第一信号生成电路上的存储时钟信号的相位和施加在多个信号生成电路的第二相邻信号生成电路上的存储时钟信号的相位实际上相反。

9.根据权利要求1所述的显示设备，其中，第一控制信号的电压电平、第二控制信号的电压电平以及第三控制信号的电压电平在给定帧中实际上一致，并且每个相继帧反相。

10.根据权利要求1所述的显示设备，其中，该信号输入单元根据存储时钟信号基于门信号操作该信号保持单元。

11.根据权利要求1所述的显示设备，其中，该四个晶体管之一包括与第二控制信号连接的输入端，而且该四个晶体管之一包括与第三控制信号连接的输入端。

12.根据权利要求1所述的显示设备，其中，该信号保持单元包括：

含有与该四个晶体管之一的输出端连接的控制端、与第一驱动电压连接的输入端和与存储电极线连接的输出端的第五晶体管；

含有与该四个晶体管之一的输出端连接的控制端、与第二驱动电压连接的输入端和与存储电极线连接的输出端的第六晶体管；

连接在第五晶体管的输入端和控制端之间的第一电容器；以及

连接在第六晶体管的输入端和控制端之间的第二电容器。

13.根据权利要求1所述的显示设备，其中，施加在多条存储电极线的第一存储电极线上的存储信号的电压电平和施加在多条存储电极线的第二相邻存储电极线上的存储信号的电压电平不同。

14.根据权利要求13所述的显示设备，其中，

第一控制信号、第二控制信号和第三控制信号每一个都具有第一电平电压和第二电平电压，

第一控制信号、第二控制信号和第三控制信号的各自电平在给定帧内每相继周期在第一电平电压和第二电平电压之间交替，而且

第一控制信号、第二控制信号和第三控制信号的各自电平每隔一个帧反相。

15.根据权利要求1所述的显示设备，进一步包括将门信号传送到多个信号生成电路中的一个信号生成电路的至少一条附加门线。

16.根据权利要求1所述的显示设备，其中，传送到多条门线的第一门线的第一门信号的开门电压和传送到多条门线的相邻第二门线的第二门信号的开门电压在预定时间周期的至少一部分内在时间上相互重叠。

17.根据权利要求16所述的显示设备，其中，该预定时间周期的间隔是大约一个水平周期(1H)。

Images