KR101599351B1 - 액정 표시 장치 및 그의 구동 방법 - Google Patents

액정 표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR101599351B1
KR101599351B1 KR1020070098166A KR20070098166A KR101599351B1 KR 101599351 B1 KR101599351 B1 KR 101599351B1 KR 1020070098166 A KR1020070098166 A KR 1020070098166A KR 20070098166 A KR20070098166 A KR 20070098166A KR 101599351 B1 KR101599351 B1 KR 101599351B1
Authority
KR
South Korea
Prior art keywords
turn
period
liquid crystal
boost voltage
gate
Prior art date
Application number
KR1020070098166A
Other languages
English (en)
Other versions
KR20090032712A (ko
Inventor
박상진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070098166A priority Critical patent/KR101599351B1/ko
Priority to JP2008042335A priority patent/JP5363007B2/ja
Priority to EP08016535A priority patent/EP2043083B1/en
Priority to CN200810168035.0A priority patent/CN101399026B/zh
Priority to US12/238,609 priority patent/US8059219B2/en
Publication of KR20090032712A publication Critical patent/KR20090032712A/ko
Application granted granted Critical
Publication of KR101599351B1 publication Critical patent/KR101599351B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 표시 장치 및 그의 구동 방법이 제공된다. 액정 표시 장치는, 제1 게이트 신호의 제1 턴온 구간동안 데이터 전압이 충전되는 액정 커패시터와, 액정 커패시터에 일단이 커플링된 스토리지 커패시터 및 부스트 제어 신호의 부스트 전압 출력 구간동안 부스트 전압을 스토리지 커패시터의 타단에 제공하는 구동부, 액정 커패시터와 커플링되어 제1 게이트 신호가 인가되는 제1 게이트 라인 및 제1 턴온 구간과 연속하는 제2 턴온 구간을 가지는 제2 게이트 신호가 인가되는 제2 게이트 라인을 포함하되, 부스트 전압 출력 구간은 제1 턴온 구간과 제2 턴온 구간과 오버랩되고, 부스트 전압은 부스트 전압 출력 구간 내에 존재하는 제1 및 제2 에지를 갖고, 제1 턴온 구간은 제1 및 제2 에지 사이에 존재할 수 있다.
Figure R1020070098166
액정 표시 장치, 부스트 전압

Description

액정 표시 장치 및 그의 구동 방법{Liquid crystal display and driving method of the same}
본 발명은 액정 표시 장치 및 그의 구동 방법에 관한 것이다.
액정 표시 장치는 게이트 라인에 커플링되어 영상 데이터 전압이 충전되는 액정 커패시터와, 액정 커패시터와 커프링되어 액정 커패시터에 충전된 전압을 유지시키는 스토리지 커패시터를 포함한다. 액정 커패시터에 충전된 전압에 따라 영상이 표시된다.
최근에는, 액정 표시 장치의 액정 패널을 돌리더라도 영상이 뒤집히지 않고, 바로 표시되는 기술이 개발되고 있다.
상술한 바와 같이, 액정 패널을 돌리더라도 영상이 뒤집히지 않고 바로 표시되는 기술이 개발되고 있는데, 이 경우에도 전력 소비를 줄이고, 표시 품질을 향상시켜야 한다.
이에 본 발명이 해결하고자 하는 과제는, 순방향 스캔 모드 및/또는 역방향 스캔 모드에서 전력 소비를 줄일 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 순방향 스캔 모드 및/또는 역방향 스캔 모드에서 전력 소비를 줄일 수 있는 액정 표시 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 액정 표시 장치의 일 태양은, 제1 게이트 신호의 제1 턴온 구간동안 데이터 전압이 충전되는 액정 커패시터와, 상기 액정 커패시터에 일단이 커플링된 스토리지 커패시터 및 부스트 제어 신호의 부스트 전압 출력 구간동안 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 구동부, 상기 액정 커패시터와 커플링되어 상기 제1 게이트 신호가 인가되는 제1 게이트 라인 및 상기 제1 턴온 구간과 연속하는 제2 턴온 구간을 가지는 제2 게이트 신호가 인가되는 제2 게이트 라인을 포함하되, 상기 부스트 전압 출력 구간은 상기 제1 턴온 구간과 상기 제2 턴온 구간과 오버랩되고, 상기 부스트 전압은 상기 부스트 전압 출력 구간 내에 존재하는 제1 및 제2 에지를 갖고, 상기 제1 턴온 구간은 상기 제1 및 제2 에지 사이에 존재한다.
상기 기술적 과제를 달성하기 위한 본 발명의 액정 표시 장치의 다른 태양은, 제1 내지 제n 게이트 라인과, 상기 제i (1≤i≤n) 게이트 라인에 커플링된 액정 커패시터와, 상기 액정 커패시터에 일단이 커플링된 스토리지 커패시터 및 제1 내지 제n 턴온 구간을 각각 갖는 제1 내지 제n 게이트 신호를 상기 제1 내지 제n 게이트 라인에 제공하고, 부스트 전압 출력 구간동안 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 게이트 구동부를 포함하되, 상기 제1 내지 제n 턴온 구간이 순차적으로 시작되는 순방향 스캔 모드 또는 상기 제n 내지 제1 턴온 구간이 순차적으로 시작되는 역방향 스캔 모드에서, 상기 제i 턴온 구간동안 상기 액정 커패시터는 데이터 전압이 충전되고, 상기 액정 커패시터에 충전된 전압은 상기 제i 턴온 구간후에 상기 부스트 전압에 따라 부스트 업 또는 부스트 다운되고, 상기 부스트 전압 출력 구간은 상기 제(k-1) 게이트 신호의 상기 제(k-1) 턴온 구간 및 상기 제(k+1) 게이트 신호의 상기 제(k+1) 턴온 구간과 오버랩되며, 상기 부스트 전압은 상기 부스트 전압 출력 구간 내에 존재하는 제1 및 제2 에지를 갖는다(여기서, k는 2이상 n-1 이하의 자연수).
상기 다른 기술적 과제를 달성하기 위한 본 발명의 액정 표시 장치의 구동 방법의 일 태양은, 제1 내지 제n 게이트 라인과, 상기 제i (1≤i≤n) 게이트 라인에 커플링된 액정 커패시터와, 상기 액정 커패시터에 일단이 커플링된 스토리지 커패시터를 포함하는 액정 표시 장치의 구동 방법에 있어서, 제i 턴온 구간을 각각 갖는 제i 게이트 신호를 상기 제i 게이트 라인에 제공하고, 부스트 전압 출력 구간동안 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 것을 포함하되, 상기 부스트 전압은 제1 에지와 제2 에지를 갖고, 상기 제1 및 제2 에지는 상기 부스트 전압 출력 구간 내에 존재하고, 상기 제1 턴온 구간은 상기 제1 및 제2 에지 사이에 존재하고, 상기 부스트 제어 신호를 생성하는 것은 상기 부스트 전압 출력 구간을 상기 제(k-1) 게이트 신호의 상기 제(k-1) 턴온 구간 및 상기 제(k+1) 게이트 신호의 상기 제(k+1) 턴온 구간과 오버랩시키는 것을 포함하며, 상기 부스트 전압을 제공하는 것은 상기 부스트 전압 출력 구간을 갖는 부스트 제어 신호를 생성하고, 상기 부스트 전압 출력 구간동안 상기 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 것을 포함한다(여기서, k는 2이상 n-1이하의 자연수).
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기한 바와 같은 액정 표시 장치 및 그의 구동 방법에 의하면, 순방향 스캔 모드 및/또는 역방향 스캔 모드에서 전력 소비가 줄어든다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해 서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치 및 그의 구동 방법을 설명한다. 도 1은 본 발명의 실시예들에 따른 액정 표시 장치 및 그의 구동 방법을 설명하기 위한 블록도이고, 도 2는 도 1의 한 화소의 등가 회로도이고, 도 3은 도 1의 액정 표시 장치의 동작을 설명하기 위한 회로도이고, 도 4a 및 도 4b는 도 3의 액정 표시 장치의 동작을 설명하기 위한 신호도이고, 도 5는 도 1의 게이트 구동부를 설명하기 위한 예시적인 블록도이고, 도 6은 도 5의 제i 스테이지의 예시적인 회로도이고, 도 7은 제j 스테이지의 동작을 설명하기 위한 신호도이다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 액정 패널(300), 타이밍 컨트롤러, 클럭 생성부, 게이트 구동부(400) 및 데이터 구동부(700)를 포함한다.
액정 패널(300)은 영상이 표시되는 표시부(DA)와 영상이 표시되지 않는 비표시부(PA)로 구분될 수 있다.
표시부(DA)는 다수의 게이트 라인(G1~Gn), 다수의 스토리지(storage) 라인(S1~Sn), 다수의 데이터 라인(D1~Dm), 스위칭 소자(미도시) 및 화소 전극(미도시)이 형성된 제1 기판(미도시)과, 컬러 필터(미도시)와 공통 전극(미도시)이 형성된 제2 기판(미도시), 제1 기판(미도시)과 제2 기판(미도시) 사이에 개재된 액정층(미도시)을 포함하여 영상을 표시한다. 게이트 라인(G1~Gn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 유지 라인(S1~Sn)은 각 게이트 라인(G1~Gn)과 대응되어 대략 행 방향으로 연장되고, 데이터 라인(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다.
도 2를 참조하여 도 1의 한 화소(PX)에 대해 설명하면, 예를 들어, i번째(i=1~n) 게이트 라인(Gi)과 j번째(j=1~m) 데이터 라인(Dj)에 연결된 화소(PX)는, 신호 라인(Gi, Dj)에 연결된 화소 스위칭 소자(Qp)와 이에 커플링된 액정 커패시터(liquid crystal capacitor, Clc) 및 스토리지 커패시터(storage capacitor, Cst)를 포함한다.
좀더 구체적으로, 액정 커패시터(Clc)는 제1 기판(100)의 화소 전극(PE)과, 대향하도록 제2 기판(200)의 공통 전극(CE)으로 이루어 질 수 있다. 화소 전극(PE)은 화소 스위칭 소자(Qp)를 통해 게이트 라인(Gi)과 커플링될 수 있다. 스토리지 커패시터(Cst)의 일단은 액정 커패시터(Clc)와 커플링되고, 타단은 스토리지 라인(Si)과 커플링된다. 제2 기판(200)의 공통 전극(CE)의 일부 영역에 색필터(CF)가 형성될 수 있다. 여기서 화소 스위칭 소자(Qp)는 비정질 실리콘(amorphous silicon)으로 이루어진 박막 트랜지스터(Thin Film Transistor, 이하 'a-Si TFT'라 함)일 수 있다.
비표시부(PA)는 제1 기판(도 2의 100 참조)이 제2 기판(도 2의 200 참조)보다 더 넓게 형성되어 영상이 표시되지 않는 부분을 의미한다.
타이밍 컨트롤러(500)는 외부의 그래픽 제어기(미도시)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신하고, 영상 데이터 신호(DAT), 데이터 제어 신호(CONT1) 데이터 구동부(700)에 제공한다. 좀더 구체적으로 설명하면, 타이밍 컨트롤러(500)는 수평 동기 신호(Hsync), 메인 클럭 신호(Mclk), 데이터 인에이블 신호(DE) 등의 입력 제어 신호를 입력받아 데이터 제어 신호(CONT)를 출력한다. 여기서 데이터 제어 신호(CONT1)는 데이터 구동부(700)의 동작을 제어하는 신호로써, 데이터 구동부(700)의 동작을 개시하는 수평 개시 신호, 두 개의 데이터 전압의 출력을 지시하는 로드 신호 등을 포함한다.
이에 따라 데이터 구동부(700)는 영상 데이터 신호(DAT), 데이터 제어 신 호(CONT1)를 제공받아, 영상 신호(DAT)에 대응하는 영상 데이터 전압을 각 데이터 라인(D1~Dm)에 제공한다. 데이터 구동부(700)는 IC로써 테이프 케리어 패지키(Tape Carrier Package, TCP)형태로 액정 패널(300)과 연결될 수 있으며, 이에 한정되지 않고, 액정 패널(300)의 비표시부(PA) 상에 형성될 수도 있다.
또한 타이밍 컨트롤러(500)는 클럭생성 제어신호(CONT2)를 클럭 생성부(600)에 제공하고, 스캔 개시 신호(STV) 및 스캔방향 제어신호(DIR, DIRB)를 게이트 구동부(400)에 제공할 수있다. 여기서 클럭생성 제어신호(CONT2)는 게이트 온 전압(Von)의 출력 시기를 결정하는 게이트 클럭 신호 및 게이트 온 전압(Von)의 펄스 폭을 결정하는 출력 인에이블 신호 등을 포함할 수 있다. 스캔방향 제어신호(DIR, DIRB)는 각 게이트 라인(G1~Gn)에 게이트 온 전압(Von)이 인가되는 구간, 즉 턴온 구간의 순서를 제어할 수 있다. 예컨데, 제1 스캔방향 제어신호(DIR)가 하이 레벨이고 제2 스캔방향 제어신호(DIRB)가 로우 레벨이면, 제1 게이트 라인(G1)에 제1 턴온 구간이 먼저 제공되고, 순차적으로 제2 내지 제n 게이트 라인(G2~Gn)에 제2 내지 제n 턴온 구간이 제공된다. 이러한 동작 모드를 이하에서 순방향 스캔 모드라 부른다. 또는 제1 스캔방향 제어신호(DIR)가 로우 레벨이고 제2 스캔방향 제어신호(DIRB)가 하이 레벨이면, 제n 게이트 라인(Gn)에 제n 턴온 구간이 먼저 제공되고, 순차적으로 제(n-1) 내지 제1 게이트 라인(Gn-1~G1)에 제(n-1) 내지 제1 턴온 구간이 제공된다. 이러한 동작 모드를 이하에서 역방향 스캔 모드라 부른다.
클럭 생성부(600)는 클럭생성 제어신호(CONT2)를 이용하여 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 스윙하는 클럭 신호(CLK) 및 클럭바 신 호(CLKB)를 출력할 수 있다. 여기서 클럭 신호(CKV)는 클럭바 신호(CKVB)와 역위상인 신호일 수 있다.
게이트 구동부(400)는 스캔 개시 신호(STV), 스캔방향 제어신호(DIR, DIRB), 클럭 신호(CLK), 클럭바 신호(CLKB) 및 게이트 오프 전압(Voff)을 이용하여 각 게이트 라인(G1~Gn)에 각 게이트 신호를 제공한다. 또한, 게이트 구동부(400)는 부스트 전압(Vboost)을 이용하여 각 스토리지 라인(S1~Sn)에 부스트 전압(Vboost)을 순차적으로 제공할 수 있다. 이러한 게이트 구동부(400)의 상세한 설명은 도 5 내지 도 7을 참조하여 후술된다.
도 3 및 도 4를 참조하여 상술한 액정 표시 장치(10)의 동작에 대해 좀더 구제척으로 설명한다.
도 3을 참조하면, 제(i-1) 내지 (i+1) 게이트 라인(G(i-1)~G(i+1))과, 제(i-1) 내지 (i+1) 스토리지 라인(S(i-1)~S(i+1))과, 이들과 커플링된 화소(PX)가 도시되어 있다. 한 화소(PX)는, 상술한 바와 같이, 액정 커패시터(Clc)와 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc)의 일단은 화소 스위칭 소자(Qp)와 커플링되고, 타단에는 공통 전압(Vcom)이 인가된다. 스토리지 커패시터(Cst)의 일단은 액정 커패시터(Clc)와 커플링되고, 타단은 스토리지 라인(Si)과 커플링된다. 부스트 스위칭 소자(Qb)는 부스트 제어 신호(CONT3(i))에 응답하여 부스트 전압(Vboost)을 스토리지 라인(Si)에 인가한다.
도 3 및 도 4a를 참조하여 순방향 스캔 모드에서 액정 표시 장치(10)의 동작을 설명한다.
먼저 제(i-1) 턴온 구간(Pon(i-1))을 갖는 제(i-1) 게이트 신호(Gout(i-1))가 제(i-1) 게이트 라인(G(i-1))에 제공되고, 다음으로 제i 턴온 구간(Pon(i))을 갖는 제i 게이트 신호(Gout(i))가 제i 게이트 라인(Gi)에 제공되고, 다음으로 제(i+1) 턴온 구간(Pon(i+1))을 갖는 제(i+1) 게이트 신호(Gout(i+1))가 제(i+1) 게이트 라인(G(i+1))에 제공된다. 즉, 제(i-1) 내지 제(i+1) 턴온 구간(Pon(i-1)~Pon(i+1))이 순차적으로 시작된다. 각 턴온 구간(Pon(i-1)~Pon(i+1))은 1 수평 주기(1H)일 수 있으며, 각 턴온 구간(Pon(i-1)~Pon(i+1))에 액정 커패시터(Clc)에는 데이터 전압이 충전된다.
부스트 전압(Vboost)은, 예컨데 하이 레벨과 로우 레벨 사이를 스윙하는 전압으로서, 에지(edge)들(E1, E2)을 갖는다. 에지들(E1, E2)은 라이징 에지 또는 폴링 에지일 수 있다.
제i 부스트 제어 신호(CONT3(i))는 부스트 전압 출력 구간(Pb)을 갖는다. 예를 들어, 제i 부스트 제어 신호(CONT3(i))는 부스트 전압 출력 구간(Pb)동안 하이 레벨일 수 있다. 부스트 전압 출력 구간(Pb)동안 부스트 스위칭 소자(Qb)는 턴온되어 부스트 전압(Vboost)을 스토리지 라인(Si)에 제공한다. 따라서 스토리지 라인(Si)의 전압(Sout(i))이 도 4a에 도시된 바와 같이 된다. 여기서 제1 에지(E1) 및 제2 에지(E2)는 부스트 전압 출력 구간(Pb) 내에 존재하고, 제i 턴온 구간(Pon(i))은 제1 에지(E1) 및 제2 에지(E2) 사이에 존재한다. 즉, 부스트 전압 출력 구간(Pb)은 제1 에지(E1), 제i 턴온 구간(Pon(i)) 및 제2 에지(E2)와 오버랩된다.
액정 커패시터(Clc)에 충전된 전압을 시간에 따라 살펴본다. 먼저, 제i 턴온 구간(Pon(i))이 시작되면, 화소 스위칭 소자(Qp)가 턴온되고, 데이터 라인(Dj)을 따라 영상 데이터 전압(Vdat)이 액정 커패시터(Clc)에 충전된다. 여기서 도4a에는 영상 데이터 전압(Vdat)이 공통 전압(Vcom)을 기준으로 부극성의 전압인 경우가 예로 도시되어 있다.
다음으로, 제i 턴온 구간(Pon(i))후에 화소 스위칭 소자(Qp)는 턴오프되고, 스토리지 커패시터(Cst)의 타단에 부스트 전압(Vboost)의 제2 에지(E2), 즉 폴링 에지가 제공된다. 스토리지 커패시터(Cst)의 타단에 부스트 전압(Vboost)의 폴링 에지가 제공되면, 스토리지 커패시터(Cst)의 전압이, 예컨데 공통 전압(Vcom)을 기준으로 음으로 감소되고, 이와 동시에 스토리지 커패시터(Cst)에 커플링된 액정 커패시터(Clc)의 전압도 감소된다. 예를 들어, 스토리지 커패시터(Cst)의 커패시턴스(capacitance)와 액정 커패시터(Clc)의 커패시턴스가 동일할 경우, 부스트 전압(Vboost)이 하이 레벨에서 로우 레벨로 천이하는 제2 에지(E2)에서, 액정 커패시터(Clc)에 충전된 전압은 Vboost/2 만큼 감소된다.
즉, 제i 턴온 구간(Pon(i))후에 스토리지 커패시터(Cst)의 타단에 제공된 부스트 전압(Vboost)의 제2 에지(E2)에 따라 액정 커패시터(Clc)에 충전된 전압(V_Clc)이 부스트 다운된다. 액정 커패시터(Clc)에 충전된 전압(V_Clc)은 부스트 다운되기 전보다 부스트 다운된 후에 커진다. 부스트 다운된 후의 액정 커패시터(Clc)에 충전된 전압(V_Clc)이 타겟 전압이라면, 타겟 전압보다 낮은 영상 데이터 전압(Vdat)으로도 타겟 전압이 액정 커패시터(Clc)에 제공된 효과가 발생하므 로, 전력 소비를 줄일 수 있다.
도 3 및 도 4b를 참조하여 역방향 스캔 모드에서 액정 표시 장치의 동작을 설명한다.
순방향 스캔 모드에서와 달리 역방향 스캔 모드에서는, 먼저 제(i+1) 턴온 구간(Pon(i+1))을 갖는 제(i+1) 게이트 신호(Gout(i+1))가 제(i+1) 게이트 라인(G(i+1))에 제공되고, 다음으로 제i 턴온 구간(Pon(i))을 갖는 제i 게이트 신호(Gout(i))가 제i 게이트 라인(Gout(i))에 제공되고, 다음으로 제(i-1) 턴온 구간(Pon(i-1))을 갖는 제(i-1) 게이트 신호(Gout(i-1))가 제(i-1) 게이트 라인(G(i-1))에 제공된다. 즉, 제(i+1) 내지 제(i-1) 턴온 구간(Pon(i+1)~ Pon(i-1))이 순차적으로 시작된다.
부스트 전압(Vboost)은 에지(edge)들(E1, E2)을 갖는다.
제i 부스트 제어 신호(CONT3(i))는 부스트 전압 출력 구간(Pb)을 갖는다. 상술한 바와 같이, 제1 에지(E1) 및 제2 에지(E2)는 부스트 전압 출력 구간(Pb) 내에 존재하고, 제i 턴온 구간(Pon(i))은 제1 에지(E1) 및 제2 에지(E2) 사이에 존재한다. 즉, 부스트 전압 출력 구간(Pb)은 제1 에지(E1), 제i 턴온 구간(Pon(i)) 및 제2 에지(E2)와 오버랩된다.
이러한 상황에서, 액정 커패시터(Clc)에 충전된 전압이 시간에 따라 도시되어 있다. 먼저, 제i 턴온 구간(Pon(i))이 시작되면, 화소 스위칭 소자(Qp)가 턴온되고, 데이터 라인(Dj)을 따라 영상 데이터 전압(Vdat)이 액정 커패시터(Clc)에 충전된다. 여기서 도4b에는 영상 데이터 전압(Vdat)이 공통 전압(Vcom)을 기준으로 부극성의 전압인 경우가 예로 도시되어 있다.
다음으로, 제i 턴온 구간(Pon(i))후에 화소 스위칭 소자(Qp)는 턴오프되고, 스토리지 커패시터(Cst)의 타단에 부스트 전압(Vboost)의 제1 에지(E1)가 제공된다. 스토리지 커패시터(Cst)의 타단에 부스트 전압(Vboost)의 폴링 에지가 제공되면, 스토리지 커패시터(Cst)의 전압이 감소되고, 이와 동시에 스토리지 커패시터(Cst)에 커플링된 액정 커패시터(Clc)의 전압도 감소된다. 예를 들어, 액정 커패시터(Clc)에 충전된 전압(V_Clc)은 부스트 다운되기 전보다 Vboost/2 만큼의 전압 감소가 이루어질 수 있다.
도 4a 및 도 4b를 참조하여 정리하여 설명하면, 부스트 전압(Vboost)이 제1 에지(E1)와 제2 에지(E2)를 포함하고, 부스트 전압 출력 구간(Pb)내에 제1 에지(E1)와 제2 에지(E2)가 존재하고, 제i 턴온 구간(Pon(i))이 제1 에지(E1)와 제2 에지(E2) 사이에 존재하면, 순방향 스캔 모드 및/또는 역방향 스캔 모드에서 액정 커패시터(Clc)에 충전된 전압(V_Clc)은 부스트 다운 또는 부스트 업될 수 있다. 부스트 전압 출력 구간(Pb)은 제(i-1) 턴온 구간 내지 (i+1) 턴온 구간(Pon(i-1)~Pon(i+1))과 오버랩될 수 있다.
부스트 전압 출력 구간(Pb)을 갖는 부스트 제어 신호(CONT3(i))와, 부스트 전압 출력 구간(Pb)동안 스토리지 라인(Si)에 제공되는 부스트 전압(Vboost) 및 게이트 신호(Gout(i-1)~Gout(i+1))를 제공하는 게이트 구동부(400)에 대해 이하에서 상세히 설명한다. 설명의 편의상 게이트 구동부(400)가 순방향 스캔 모드에서 동작하는 경우를 예로 들어 설명한다.
도 1 및 도 5를 참조하면, 게이트 구동부(400)는 다수의 스테이지(ST1~STn)를 포함하는데, 각 스테이지(ST1~STn)는 케스케이드(cascade)로 연결될 수 있다. 각 스테이지(ST1~STn)는 게이트 라인(G1~Gn) 및 스토리지 라인(S(i))과 연결되어 각각 게이트 신호(Gout(1)~Gout(n)) 및 부스트 전압 출력 구간(Pb)의 부스트 전압(Sout(1)~Sout(n))을 출력한다. 각 스테이지(ST1~STn+1)에는 부스트 전압(Vboost), 게이트 오프 전압(Voff), 클럭 신호(CKV), 클럭바 신호(CKVB) 및 스캔방향 제어신호(DIR, DIRB)가 입력된다.
각 스테이지(ST1~STn)는 제1 스캔방향 단자(D1), 제2 스캔방향 단자(D2), 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 셋 단자(S), 리셋 단자(R), 전원 전압 단자(G), 부스트 전압 단자(B), 게이트 출력 단자(OUT1) 및 스토리지 출력 단자(OUT2)를 가지고 있을 수 있다.
예를 들어 i번째(i≠1) 게이트 라인(Gi)과 연결된 제i 스테이지(STi)의 셋 단자(S)에는 제(i-1) 스테이지(ST(i-1))의 게이트 신호(Gout(i-1))가, 리셋 단자(R)에는 제(i+1) 스테이지(ST(i+1))의 게이트 신호(Gout(i+1))가 입력되고, 제1 클럭 단자(CK1) 및 제2 클럭 단자(CK2)에는 각각 클럭 신호(CKV) 및 클럭바 신호(CKVB)가 입력되며, 전원 전압 단자(GV)에는 게이트 오프 전압(Voff)이 입력되며, 제1 및 제2 스캔방향 단자(D1, D2)에는 각각 제1 및 제2 스캔방향 제어신호(DIR, DIRB)가 입력된다. 제1 스캔방향 제어신호(DIR)은 하이 레벨이고, 제2 스캔방향 제어신호(DIRB)은 로우 레벨일 수 있다. 게이트 출력 단자(OUT1)로 제i 게이트 신호(Gout(i))가 출력되고, 스토리지 출력 단자(OUT2)로 부스트 전압 출력 구 간(Pb)의 부스트 전압(Sout(i))이 출력된다.
첫 번째 스테이지(ST1)의 셋 단자(S)에 스캔 개시 신호(STV)가 입력된다.
다만, 역방향 스캔 모드에서는 마지막 스테이지(STn)의 리셋 단자(R)에 스캔 개시 신호(STV)가 입력되고, 제1 스캔방향 제어신호(DIR)은 로우 레벨이고, 제2 스캔방향 제어신호(DIRB)은 하이 레벨일 수 있다.
도 6 및 도 7을 더 참조하여 도 5의 제i 스테이지(STi)에 대하여 좀더 상세히 설명한다.
도 6을 참조하면, 제i 스테이지(STi)는 게이트 신호 제공부(410)와 부스트 전압 제공부(460)를 포함한다. 게이트 신호 제공부(410)는 제i 게이트 라인(Gi)에 제i 게이트 신호(Gout(i))를 출력하고, 부스트 전압 제공부(460)는 제i 스토리지 라인(Si)에 부스트 전압 출력 구간(Pb)동안 부스트 전압(Sout(i))을 출력한다.
먼저, 게이트 신호 제공부(410)는 풀업 제어부(420), 풀업부(430), 풀다운부(440) 및 홀딩부(450)를 포함할 수 있다. 순방향 스캔 모드에서 제1 스캔방향 제어신호(DIR, DIRB)는 하이 레벨이고, 제2 스캔방향 제어신호(DIR, DIRB)는 로우 레벨이다.
풀업 제어부(420)는 트랜지스터들(T2, T3)를 포함한다. 트랜지스터(T2)는 게이트로 제(i-1) 게이트 신호(Gout(i-1))를 입력받고, 이에 응답하여 하이 레벨의 제1 스캔방향 제어신호(DIR)를 제1 노드(N1)로 제공한다. 또한 트랜지스터(T3)는 게이트로 제(i+1) 게이트 신호(Gout(i+1))를 입력받고, 이에 응답하여 로우 레벨의 제2 스캔방향 제어신호(DIRB)를 제1 노드(N1)로 제공한다.
풀업부(430)는 트랜지스터(T1)와, 트랜지스터(T1)의 게이트와 드레인을 연결하는 커패시터(C1)를 포함한다. 트랜지스터(T1)의 게이트는 제1 노드(N1)와 연결되고, 트랜지스터(T1)의 드레인으로 클럭 신호(CKV)를 인가받는다.
풀다운부(440)는 트랜지스터(T6)를 포함하고, 트랜지스터(T6)의 드레인은 풀업부(430)의 트랜지스터(T1)의 소스와 연결되고, 트랜지스터(T6)의 소스로 게이트 오프 전압이 인가되고, 트랜지스터(T6)의 게이트로 클럭바 신호(CKVB)가 인가된다.
홀딩부(450)는 트랜지스터들(T4, T5, T7)을 포함한다. 트랜지스터(T4)의 게이트는 제2 노드와 연결되고, 트랜지스터(T4)의 드레인인 제1 노드와 연결되고, 트랜지스터(T4)의 소스는 게이트 오프 전압과 연결된다. 트랜지스터(T5)의 게이트는 제2 노드와 연결되고, 트랜지스터(T5)의 드레인은 풀업부(430)의 트랜지스터(T1)의 소스와 연결되고, 트랜지스터(T5)의 소스로 게이트 오프 전압이 인가된다. 트랜지스터(T7)의 게이트는 제1 노드와 연결되고, 트랜지스터(T7)의 드레인은 제2 노드와 연결되고, 트랜지스터(T7)의 소스로 게이트 오프 전압(Voff)이 인가된다.
상술한 트랜지스터들(T1~T7)은 a-Si TFT일 수 있다.
먼저, 제i 게이트 신호(Gout(i))가 로우 레벨에서 하이 레벨로 천이하는 동작을 설명한다.
제(i-1) 턴온 구간(Pon(i-1))동안 풀업 제어부(420)의 트랜지스터(T2)가 하이 레벨의 제(i-1) 게이트 신호(Gout(i-1))에 턴온되어 하이 레벨의 제1 스캔방향 제어신호(DIR)를 제1 노드(N1)로 제공한다. 따라서 제(i-1) 턴온 구간(Pon(i-1))동안 풀업부(430)의 커패시터(C1)가 충전된다.
다음으로 제i 턴온 구간(Pon(i))동안 풀업부(430)의 충전된 커패시터(C2)에 의해 트랜지스터(T1)가 턴온되어 하이 레벨의 클럭 신호(CLK)를 제i 게이트 신호(Gout(i))로 출력한다.
다음으로, 제i 게이트 신호(Gout(i))가 하이 레벨로 유지되는 동작을 설명한다.
제i 게이트 신호(Gout(i))가 하이 레벨이 되면, 홀딩부(450)의 트랜지스터(T7)가 턴온되어 트랜지스터들(T4, T5)의 게이트로 게이트 오프 전압(Voff)을 제공한다. 따라서 트랜지스터(T7)가 트랜지스터(T4)를 턴오프하여 트랜지스터(T4)가 풀업부(430)의 트랜지스터(T1)를 턴오프 시키는 것을 방지한다. 또한 트랜지스터(T7)가 트랜지스터(T5)를 턴오프하여 트랜지스터(T5)가 제i 게이트 신호(Gout(i))를 풀다운시키는 것을 방지한다. 즉, 홀딩부(450)는 제i 턴온 구간(Pon(i))동안 하이 레벨의 제i 게이트 신호(Gout(i))를 유지시킨다.
다음으로, 제i 게이트 신호(Gout(i))가 하이 레벨에서 로우 레벨로 천이되는 동작을 설명한다.
제(i+1) 턴온 구간(Pon(i+1))동안 풀다운부(440)의 트랜지스터(T6)는 하이 레벨의 클럭바 신호(CLKB)에 턴온되어 제i 게이트 신호(Gout(i))를 게이트 오프 전압(Voff)으로 풀다운 시킨다.
이때, 풀업 제어부(420)의 트랜지스터(T3)는 하이 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 입력받아 턴온되어, 로우 레벨의 제2 스캔방향 제어신호(DIRB)를 제1 노드(N1)로 제공한다. 따라서 제1 노드(N1)의 전압이 로우 레벨로 감소되고, 풀업부(430)의 트랜지스터(T1)가 턴오프된다.
다음으로, 제i 게이트 신호(Gout(i))가 하이 레벨에서 로우 레벨로 천이되는 동작을 설명한다.
제1 노드(N1)의 전압이 로우 레벨이 되면, 홀딩부(450)의 트랜지스터(T7)는 턴오프되어 트랜지스터(T7)은 제2 노드(N2)로 게이트 오프 전압(Voff)을 제공하지 않는다. 따라서 제2 노드(N2)의 전압은 커패시터(C2)로 커플링된 클럭 신호(CLK)에 따라 결정된다. 예컨데 클럭 신호(CLK)가 하이 레벨이면 제2 노드(N2)는 하이 레벨이 되고 트랜지스터들(T4, T5)이 턴온된다. 턴온된 트랜지스터(T4)는 제1 노드(N1)에 게이트 오프 전압(Voff)을 제공하여, 풀업부(430)의 트랜지스터(T1)를 턴오프시키고, 커패시터(C1)를 방전시킨다. 또한 턴온된 트랜지스터(T5)는 제i 게이트 신호(Gout(i))를 게이트 오프 전압(Voff)으로 유지시킨다.
다시 말하면 게이트 구동부(400)는, 도 7에 도시된 바와 같이, 제(i-2) 턴온 구간(Pon(i-2))동안 하이 레벨의 클럭 신호(CKV)를 제(i-2) 게이트 신호(Gout(i-2))로 출력하고, 제(i-1) 턴온 구간(Pon(i-1))동안 하이 레벨의 클럭바 신호(CKVB)를 제(i-1) 게이트 신호(Gout(i-1))로 출력하고, 제i 턴온 구간(Pon(i))동안 하이 레벨의 클럭 신호(CKV)를 제i 게이트 신호(Gout(i))로 출력하고, 제(i+1) 턴온 구간(Pon(i+1))동안 하이 레벨의 클럭바 신호(CKVB)를 제(i+1) 게이트 신호(Gout(i+1))로 출력하고, 제(i+2) 턴온 구간(Pon(i+2))동안 하이 레벨의 클럭 신호(CKV)를 제(i+2) 게이트 신호(Gout(i+2))로 출력한다.
다음으로 부스트 전압 제공부(460)에 대해 상세히 설명한다. 부스트 전압 제 공부(460)는 제1 스위칭 소자(470), 제2 스위칭 소자(480) 및 스위칭부(490)를 포함할 수 있다. 제1 스위칭 소자(470)는 다이오드 연결된(diode-connected) 트랜지스터(T8)일 수 있다. 제2 스위칭 소자(480)는 다이오드 연결된(diode-connected) 트랜지스터(T9)일 수 있다. 스위칭부(490)는 2개의 트랜지스터들(T10, T11)을 포함할 수 있다. 여기서 트랜지스터들(T8~T11)은 a-Si TFT일 수 있다.
동작을 설명하면, 제(i-2) 턴온 구간(Pon(i-2))동안 스위칭부(490)의 트랜지스터(T10)가 턴온되어 제3 노드(N3)에 그라운드 전압을 제공한다. 따라서 제(i-2) 턴온 구간(Pon(i-2))동안 제i 부스트 제어 신호(CONT3(i))는 로우 레벨이 된다. 이때 다른 트랜지스터들(T8, T9, T11)은 턴오프된다.
다음으로 제(i-1) 턴온 구간(Pon(i-1))동안 다이오드 연결된 트랜지스터(T8)는 하이 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공한다. 따라서 제(i-1) 턴온 구간(Pon(i-2))동안 제i 부스트 제어 신호(CONT3(i))는 하이 레벨이 된다. 이때 다른 트랜지스터들(T9, T10, T11)은 턴오프된다.
다음으로, 제(i+1) 턴온 구간(Pon(i+1))동안 다이오드 연결된 트랜지스터(T9)는 하이 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공한다. 따라서 제(i+1) 턴온 구간(Pon(i+1))동안 제i 부스트 제어 신호(CONT3(i))는 하이 레벨이 된다. 이때 다른 트랜지스터들(T8, T10, T11)은 턴오프된다.
다음으로, 제(i+2) 턴온 구간(Pon(i+2))동안 스위칭부(490)의 트랜지스터(T11)가 턴온되어 제3 노드(N3)에 그라운드 전압을 제공한다. 따라서 제(i+2) 턴온 구간(Pon(i+2))동안 제i 부스트 제어 신호(CONT3(i))는 로우 레벨이 된다. 이때 다른 트랜지스터들(T8, T9, T11)은 턴오프된다.
따라서 제i 부스트 제어 신호(CONT3(i))가 도 4a, 도 4b 및 도 7에 도시된 바와 같이 부스트 전압 출력 구간(Pb)동안 하이 레벨인 신호가 된다. 다만, 본 실시예에서 스위칭부(490)가 2개의 트랜지스터(T10, T11)를 포함하고, 각 트랜지스터가 제(i-2) 게이트 신호(Gout(i-2)) 및 제(i+2) 게이트 신호(Gout(i+2))를 입력받아서 동작하는 경우가 예로 설명되나, 본 발명이 이에 한정되지 않는다. 예를 들어, 스위칭부(490)는 적어도 하나의 트랜지스터를 포함하여, 제(i-1) 턴온 구간(Pon(i-1)) 및 제(i+1) 턴온 구간(Pon(i+1))이외의 구간에서 제3 노드(N3)로 그라운드 전압을 제공할 수 있다.
도 8 내지 도 11b을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치 및 이의 구동 방법을 설명한다. 도 8은 본 발명의 다른 실시에에 따른 액정 표시 장치 및 이의 구동 방법을 설명하기 위한 블록도이고, 도 9는 도 8의 게이트 구동부의 동작을 설명하기 위한 신호도이고, 도 10은 도 8의 제1 게이트 구동부의 제i 스테이지의 회로도이고, 도 11a 및 도 11b는 도 8의 액정 표시 장치의 동작을 설명하기 위한 신호도이다. 도 1 및 도 6에 도시된 구성 요소와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 해당 구성 요소에 대한 상세한 설명은 생략한다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치(11)는 액정 패널(300), 타이밍 컨트롤러(501), 제1 및 제2 클럭 생성부(600a, 600b), 제1 및 제2 게이트 구동부(400a, 400b) 및 데이터 구동부(700)를 포함한다.
이전 실시예와 달리, 액정 표시 장치(11)는 비표시부(PA)에 구비된 제1 게이트 구동부(400a) 및 제2 게이트 구동부(400b)를 포함한다. 각 게이트 구동부(400a, 400b)는 표시부(DA)의 일측과 타측에 구비되고, 다수의 게이트 라인(G1~G2n)에 교대로 게이트 신호를 제공한다. 예를 들어, 제1 게이트 구동부(400a)는 다수의 게이트 라인(G1~G2n)중, 홀수 번째 게이트 라인(G1~G(2n-1))과 다수의 스토리지 라인(S1~GSn)중 홀수 번째 스토리지 라인(S1~S(2n-1))과 연결될 수 있다. 제2 게이트 구동부(400b)는 짝수번째 게이트 라인(G2~G2n) 및 짝수번째 스토리지 라인(S2~S2n)과 연결될 수 있다. 다만 본 발명이 이에 한정되는 것은 아니다. 또한 제1 게이트 구동부(400a) 및 제2 게이트 구동부(400b)가 물리적으로 분리되지 않을 수 있다.
좀더 구체적으로 설명하면, 타이밍 컨트롤러(501)는 제1 클럭 생성부(600a)에 제1 클럭생성 제어신호(CONT2a)를 제공하고, 제2 클럭 생성부(600b)에 제2 클럭생성 제어신호(CONT2b)를 제공한다. 또한, 타이밍 컨트롤러(501)는 제1 게이트 구동부(400a)에 제1 스캔 개시 신호(STV_L)를 제공하고, 제2 게이트 구동부(400b)에 제2 스캔 개시 신호(STV_R)를 제공한다. 여기서 제1 스캔 개시 신호(STV_L)와 제2 스캔 개시 신호(STV_R)는 소정의 위상차를 갖을 수 있다.
제1 클럭 생성부(600a)는 제1 클럭생성 제어신호(CONT2a)를 입력받아 제1 클럭 신호(CKV_L), 제1 클럭바 신호(CKVB_L)를 생성하여 제1 게이트 구동부(400a)로 제공한다. 제2 클럭 생성부(600b)는 제2 클럭생성 제어신호(CONT2b)를 입력받아 제2 클럭 신호(CKV_R), 제2 클럭바 신호(CKVB_R)를 생성하여 제2 게이트 구동부(400b)로 제공한다. 여기서 제1 클럭 신호(CKV_L)와 제2 클럭 신호(CKV_R)는 소 정의 위상차를 갖을 수 있다.
도 9 및 도 10을 더 참조하여 도 8의 게이트 구동부(400a, 400b)를 상세히 설명한다. 설명의 편의상 게이트 구동부(400a, 400b)가 순방향 스캔 모드에서 동작하는 경우를 예로 들어 설명한다.
도 9를 참조하면, 제1 게이트 구동부(400a)는 제(i-2) 게이트 신호(Gout(i-2)), 제i 게이트 신호(Gout(i)) 및 제(i+2) 게이트 신호(Gout(i+2))를 출력한다. 제2 게이트 구동부(400b)는 제(i-1) 게이트 신호(Gout(i-1)) 및 제(i+1) 게이트 신호(Gout(i+1))를 출력한다. 순방향 스캔 모드에서 동작하는 경우, 도 9에 도시된 바와 같이 제(i-2) 턴온 구간(Pon(i-2)) 내지 제(i+2) 턴온 구간(Pon(i+2))이 순차적으로 시작된다.
좀더 구체적으로 설명하면, 제1 게이트 구동부(400a)는 제1 클럭 신호(CKV_L) 및 제2 클럭바 신호(CKVB_R)를 입력받아 제(i-2) 게이트 신호(Gout(i-2)), 제i 게이트 신호(Gout(i)) 및 제(i+2) 게이트 신호(Gout(i+2))를 출력한다. 즉, 제1 게이트 구동부(400a)는 제(i-2) 턴온 구간(Pon(i-2))동안 하이 레벨의 제1 클럭바 신호(CKVB_L)를 제(i-2) 게이트 신호(Gout(i-2))로 출력하고, 제i 턴온 구간(Pon(i))동안 하이 레벨의 제1 클럭 신호(CKV_L)를 제i 게이트 신호(Gout(i))로 출력하고, 제(i+2) 턴온 구간(Pon(i+2))동안 하이 레벨의 제1 클럭바 신호(CKVB_L)를 제(i+2) 게이트 신호(Gout(i+2))로 출력한다.
제2 게이트 구동부(400b)는 제2 클럭 신호(CKV_R) 및 제2 클럭바 신호(CKVB_R)를 입력받아 제(i-1) 게이트 신호(Gout(i-1)) 및 제(i+1) 게이트 신 호(Gout(i+1))를 출력한다. 여기서 제2 클럭 신호(CKV_R)는, 도 10에 도시된 바와 같이, 제1 클럭 신호(CKV_L)와 소정의 위상차를 갖을 수 있다. 즉, 제2 게이트 구동부는 제(i-1) 턴온 구간(Pon(i-1))동안 하이 레벨의 제2 클럭 신호(CKV_R)를 제(i-1) 게이트 신호(Gout(i-1))로 출력하고, 제(i+1) 턴온 구간(Pon(i+1))동안 하이 레벨의 제2 클럭바 신호(CKVB_R)를 제(i+1) 게이트 신호(Gout(i+1))로 출력한다.
순방향 스캔 모드인 경우, 제(i-2) 게이트 신호(Gout(i-2))의 제(i-2) 턴온 구간(Pon(i-2))이 시작되고, 다음으로 제(i-1) 게이트 신호(Gout(i-1))의 제(i-1) 턴온 구간(Pon(i-1))이 시작되고, 다음으로 제i 게이트 신호(Gout(i))의 제i 턴온 구간(Pon(i))이 시작되고, 다음으로 제(i+1) 게이트 신호(Gout(i+1))의 제(i+1) 턴온 구간(Pon(i+1))이 시작되고, 다음으로 제(i+2) 게이트 신호(Gout(i+2))의 제(i+2) 턴온 구간(Pon(i+2))이 시작된다.
각 턴온 구간((Pon(i-2))~Pon(i+2))은 인접한 턴온 구간과 일부분이 오버랩된다. 각 턴온 구간((Pon(i-2))~Pon(i+2))은 프리차지 구간(Ppre(i-2))~Ppre(i+2))과 메인차지 구간(Pmain(i-2)~Pmain(i+2))을 포함할 수 있다. 제i 턴온 구간(Pon(i)) 중 프리차지 구간(Ppre(i))은 제(i-1) 턴온 구간(Pon(i-1)) 중 메인차지 구간(Pmain(i-1))과 오버랩되고, 제i 턴온 구간(Pon(i)) 중 메인차지 구간(Pmain(i))은 제(i+1) 턴온 구간(Pon(i+1)) 중 프리차지 구간(Ppre(i+1))과 오버랩될 수 있다.
이러한 제1 및 제2 게이트 구동부(400a, 400b)의 동작을 제1 게이트 구동 부(400a)의 제i 스테이지(STi)를 예로 들어 좀더 상세히 설명한다.
도 10을 참조하면, 제i 스테이지(STi)는 게이트 신호 제공부(410a)와 부스트 전압 제공부(460a)를 포함할 수 있다. 게이트 신호 제공부(410a)는 제i 게이트 라인(Gi)에 제i 게이트 신호(Gout(i))를 출력하고, 부스트 전압 제공부(460a)는 제i 스토리지 라인(Si)에 부스트 전압 출력 구간(Pb)동안 부스트 전압(Sout(i))을 출력한다.
게이트 신호 제공부(410a)는 풀업 제어부(420a), 풀업부(430a), 풀다운부(440a) 및 홀딩부(450a)를 포함한다. 도 6 및 도 7을 더 참조하여 이전 실시예와 비교하여 설명하면, 게이트 신호 제공부(410a)의 풀업 제어부(420a)는 제(i-2) 게이트 신호(Gout(i-2)) 및 제(i+2) 게이트 신호(Gout(i+2))를 입력받아, 도 11에 도시된 바와 같이, 제i 턴온 구간(Pon(i))동안 하이 레벨의 제1 클럭 신호(CKV_L)를 제i 게이트 신호(Gout(i))로 출력한다. 이러한 게이트 신호 제공부(410a)의 동작은, 이전 실시예에서 상세히 설명되었으므로, 생략한다.
한편, 제i 스테이지(STi)의 부스트 전압 제공부(460a)는, 부스트 제어 신호(CONT3(i))를 이용하여 도 9에 도시된 바와 같이, 부스트 전압 출력 구간(Pb)동안 부스트 전압(Sout(i))을 출력한다. 여기서 부스트 전압(Vboost)은, 예컨데 하이 레벨과 로우 레벨 사이를 스윙하는 전압으로서, 에지(edge)들(E1, E2)을 갖는다. 에지들(E1, E2)은 라이징 에지 또는 폴링 에지일 수 있다. 제i 부스트 제어 신호(CONT3(i))는 부스트 전압 출력 구간(Pb)을 갖는다. 여기서 제1 에지 및 제2 에지는 부스트 전압 출력 구간(Pb) 내에 존재하고, 제i 턴온 구간(Pon(i))은 제1 에 지 및 제2 에지 사이에 존재한다. 즉, 부스트 전압 출력 구간(Pb)은 제1 에지, 제i 턴온 구간(Pon(i)) 및 제2 에지와 오버랩된다. 예컨데, 부스트 전압 출력 구간(Pb)은 제(i-1) 턴온 구간(Pon(i-1)) 및 제(i+1) 턴온 구간(Pon(i+1))과 오버랩될 수 있다.
이러한 부스트 전압 제공부(460a)는 제1 스위칭 소자(470a), 제2 스위칭 소자(480a) 및 스위칭부(490a)를 포함할 수 있다. 제1 스위칭 소자(470a)는 다이오드 연결된(diode-connected) 트랜지스터(T8)일 수 있다. 제2 스위칭 소자(480a)는 다이오드 연결된(diode-connected) 트랜지스터(T9)일 수 있다. 스위칭부(490a)는 2개의 트랜지스터들(T12, T13)을 포함할 수 있다.
동작을 설명하면, 제(i-1) 턴온 구간(Pon(i-1))동안 다이오드 연결된 트랜지스터(T8)는 하이 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공한다. 이때 스위칭부(490a)의 트랜지스터(T12)도 하이 레벨의 제2 클럭 신호(CKV_R)를 입력받아 턴온되어, 하이 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공한다. 다이오드 연결된 트랜지스터(T9) 및 스위칭부(490a)의 트랜지스터(T13)는 턴오프된다.
다음으로, 제(i+1) 턴온 구간(Pon(i+1))동안 다이오드 연결된 트랜지스터(T9)는 하이 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공한다. 이때 스위칭부(490a)의 트랜지스터(T13)도 하이 레벨의 제2 클럭바 신호(CKVB_R)를 입력받아 턴온되어, 하이 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공한다. 다이오드 연결된 트랜지스터(T8) 및 스위칭부(490a)의 트랜지스터(T12)는 턴오프된다.
제(i-1) 턴온 구간(Pon(i-1)) 및 제(i+1) 턴온 구간(Pon(i+1))이 지난 후에, 스위칭부(490a)의 트랜지스터들(T12, T13)은 각각 제2 클럭 신호(CKV_R) 및 제2 클럭바 신호(CKVB_R)에 인에이블되어 로우 레벨의 제(i-1) 게이트 신호(Gout(i-1)) 및 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)에 제공한다.
따라서 부스트 전압 제공부(460a)는 도 9에 도시된 바와 같이 제(i-1) 턴온 구간(Pon(i-1)) 및 제(i+1) 턴온 구간(Pon(i+1))과 오버랩되는 부스트 전압 출력 구간(Pb)을 갖는 제i 부스트 제어 신호(CONT3(i))를 생성한다.
부스트 스위칭 소자(Qb)는 제i 부스트 제어 신호(CONT3(i))에 응답하여 부스트 전압 출력 구간(Pb)동안 부스트 전압(Sout(i))을 출력한다.
여기서 트랜지스터들(T8, T9, T12, T13)은 a-Si TFT일 수 있다.
다음으로 도 3, 도 11a 및 도 11b를 참조하여, 순방향 스캔 모드 및 역방향 스캔 모드에서 액정 표시 장치의 동작을 설명한다.
먼저 도 3 및 도 11a를 참조하여 순방향 스캔 모드에서 액정 표시 장치의 동작을 설명한다.
제i 턴온 구간(Pon(i))중 프리차지 구간(Ppre(i))이 시작되면, 화소 스위칭 소자(Qp)가 턴온되고, 데이터 라인(Dj)을 통해 제(i-1) 게이트 라인(G(i-1))과 커플링된 액정 커패시터(미도시)에 인가되는 데이터 전압이 제i 게이트 라인(Gi) 과 커플링된 액정 커패시터(Clc)에도 인가되어, 소정의 전압(Vpre)으로 프리차지될 수 있다. 메인차지 구간(Pmain(i))에서 액정 커패시터(Clc)에는 영상 데이터 전 압(Vdat)이 제공되어 영상 데이터 전압(Vdat)으로 충전된다.
제i 턴온 구간(Pon(i))후에 화소 스위칭 소자(Qp)는 턴오프되고, 스토리지 커패시터(Cst)의 타단에 부스트 전압(Vboost)의 제2 에지(E2), 즉 폴링 에지가 제공된다. 스토리지 커패시터(Cst)의 타단에 부스트 전압(Vboost)의 폴링 에지가 제공되면, 스토리지 커패시터(Cst)의 전압이, 예컨데 공통 전압(Vcom)을 기준으로 음으로 감소되고, 이와 동시에 스토리지 커패시터(Cst)에 커플링된 액정 커패시터(Clc)의 전압도 감소된다. 예를 들어, 스토리지 커패시터(Cst)의 커패시턴스(capacitance)와 액정 커패시터(Clc)의 커패시턴스가 동일할 경우, 제2 에지에서 액정 커패시터(Clc)에 충전된 전압은 Vboost/2 만큼 감소된다. 즉, 제i 턴온 구간(Pon(i))후에 스토리지 커패시터(Cst)의 타단에 제공된 부스트 전압(Vboost)의 제2 에지(E2)에 따라 액정 커패시터(Clc)에 충전된 전압(V_Clc)이 부스트 다운된다.
도 3 및 도 11b를 참조하여 역방향 스캔 모드에서 액정 표시 장치의 동작을 설명한다.
순방향 스캔 모드에서와 달리, 제(i+2) 내지 제(i-2) 턴온 구간(Pon(i+2)~Pon(i-2))이 순차적으로 시작된다. 제i 턴온 구간(Pon(i)) 중 프리차지 구간(Ppre(i))은 제(i+1) 턴온 구간(Pon(i+1)) 중 메인차지 구간(Pmain(i+1))과 오버랩되고, 제i 턴온 구간(Pon(i)) 중 메인차지 구간(Pmain(i))은 제(i-1) 턴온 구간(Pon(i+1)) 중 프리차지 구간(Ppre(i-1))과 오버랩된다.
부스트 전압(Vboost)은 에지(edge)들(E1, E2)을 갖는다.
제i 부스트 제어 신호(CONT3(i))는 부스트 전압 출력 구간(Pb)을 갖는다. 상술한 바와 같이, 제1 에지(E1) 및 제2 에지(E2)는 부스트 전압 출력 구간(Pb) 내에 존재하고, 제i 턴온 구간(Pon(i))은 제1 에지 및 제2 에지 사이에 존재한다. 즉, 부스트 전압 출력 구간(Pb)은 제1 에지(E1), 제i 턴온 구간(Pon(i)) 및 제2 에지(E2)와 오버랩된다. 예컨데, 부스트 전압 출력 구간(Pb)은 제(i-1) 턴온 구간(Pon(i-1)) 및 제(i+1) 턴온 구간(Pon(i+1))과 오버랩될 수 있다.
제i 턴온 구간(Pon(i)) 중 프리차지 구간(Ppre(i))이 시작되면, 화소 스위칭 소자(Qp)가 턴온되고, 데이터 라인(Dj)을 통해 제(i+1) 게이트 라인(G(i+1))과 커플링된 액정 커패시터(미도시)에 인가되는 데이터 전압이 제i 게이트 라인(Gi)과 커플링된 액정 커패시터(Clc)에도 인가되어, 소정의 전압(Vpre)으로 프리차지될 수 있다. 메인차지 구간(Pmain(i))에서 액정 커패시터(Clc)에는 영상 데이터 전압(Vdat)이 제공되어 영상 데이터 전압(Vdat)으로 충전된다.
다음으로, 제i 턴온 구간(Pon(i))후에 화소 스위칭 소자(Qp)는 턴오프되고, 스토리지 커패시터(Cst)의 타단에 부스트 전압(Vboost)의 제1 에지(E1)가 제공된다. 스토리지 커패시터(Cst)의 타단에 부스트 전압(Vboost)의 라이징 에지가 제공되면, 스토리지 커패시터(Cst)의 전압이, 예컨데 공통 전압(Vcom)을 기준으로 양으로 증가되고, 이와 동시에 스토리지 커패시터(Cst)에 커플링된 액정 커패시터(Clc)의 전압도 증가된다. 예를 들어, 액정 커패시터(Clc)에 충전된 전압은 부스트 업되기 전보다 Vboost/2 만큼의 전압 증가가 이루어질 수 있다.
도 11a 및 도 11b를 참조하여 정리하여 설명하면, 부스트 전압(Vboost)이 제 1 에지(E1)와 제2 에지(E2)를 포함하고, 부스트 전압 출력 구간(Pb)내에 제1 에지(E1)와 제2 에지(E2)가 존재하고, 제i 턴온 구간(Pon(i))이 제1 에지(E1)와 제2 에지(E2) 사이에 존재하면, 순방향 스캔 모드 및/또는 역방향 스캔 모드에서 액정 커패시터(Clc)에 충전된 전압은 부스트 다운 또는 부스트 업될 수 있다. 부스트 전압 출력 구간(Pb)은 제(i-1) 턴온 구간(Pon(i-1)) 내지 (i+1) 턴온 구간과 오버랩될 수 있다.
상술한 바와 같이, 부스트 전압 출력 구간(Pb)동안 하이 레벨인 제i 부스트 제어 신호(CONT3(i))를 제3 노드(N3)로 출력되면 도 9에 도시된 바와 같이 스토리지 라인(Si)에 인가되는 부스트 전압(Sout(i))이 스토리지 커패시터(Cst)의 타단에 제공되므로, 액정 표시 장치(11)가 순방향 스캔 모드 및/또는 역방향 스캔 모드에서 액정 커패시터(Clc)에 충전된 데이터 전압이 부스트 업 또는 부스트 다운되므로, 소비 전력을 줄일 수 있다.
다만, 본 발명은 이에 한정되지 않고, 제i 스토리지 라인(Si)에 부스트 전압(Sout(i))을 제공하는 부스트 전압 제공부(460a)가 제2 게이트 구동부(400b) 내부에 구비될 수도 있다.
도 12를 참조하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 설명한다. 도 12는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 부스트 전압 제공부를 설명하기 위한 회로도이다. 도 10에 도시된 구성 요소와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 해당 구성 요소에 대한 설명은 생략한다.
도 9 및 도 12를 참조하면, 부스트 전압 제공부(461a)는 제(i-1) 턴온 구간(Pon(i-1))동안 하이 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공하는 제1 스위칭 소자(T12)와, 제(i+1) 턴온 구간(Pon(i+1))동안 하이 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공하는 제2 스위칭 소자(T13)와, 제(i-2) 턴온 구간(Pon(i-2))동안 로우 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공하는 제3 스위칭 소자(T14)와, 제(i+2) 턴온 구간(Pon(i+2))동안 로우 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공하는 제4 스위칭 소자(T14)를 포함한다.
동작을 설명하면, 제(i-2) 턴온 구간(Pon(i-2))중 프리차지 구간 (Ppre(i-2))동안 제3 스위칭 소자(T14)는 로우 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공한다. 따라서 제i 부스트 제어 신호(CONT3(i))는 제(i-2) 턴온 구간(Pon(i-2))동안 로우 레벨이 된다.
다음으로 제(i-1) 턴온 구간(Pon(i-1))동안 제1 스위칭 소자(T12)는 하이 레벨의 제2 클럭 신호(CKV_R)를 입력받아 턴온되어 하이 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공한다. 따라서 제i 부스트 제어 신호(CONT3(i))는 제(i-1) 턴온 구간(Pon(i-1))동안 하이 레벨이 된다. 여기서 제2 스위칭 소자(T13) 및 제4 스위칭 소자(T15)는 턴오프된다.
다음으로, 제(i+1) 턴온 구간(Pon(i+1))동안 제2 스위칭 소자(T13)는 하이 레벨의 제2 클럭바 신호(CKVB_R)를 입력받아 턴온되어 하이 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공한다. 따라서 부스트 제어 신호(CONT3(i)) 는 제(i+1) 턴온 구간(Pon(i+1))동안 하이 레벨이 된다. 여기서 제1 스위칭 소자(T12) 및 제3 스위칭 소자(T14)는 턴오프된다.
다음으로, 제(i+2) 턴온 구간(Pon(i+2))중 메인차지 구간(Pmain(i+2))동안 제4 스위칭 소자(T15)는 로우 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공한다.
여기서 스위칭 소자들(T12~T15)은 a-Si TFT일 수 있다.
정리해서 설명하면, 제1 내지 제4 스위칭 소자(T12~15)는, 도 9에 도시된 바와 같이 부스트 전압 출력 구간(Pb)동안 하이 레벨인 제i 부스트 제어 신호(CONT3(i))를 제3 노드(N3)로 출력한다. 여기서 부스트 전압 출력 구간(Pb)은 제(i-1) 턴온 구간(Pon(i-1)) 및 제(i+1) 턴온 구간(Pon(i+1))과 오버랩될 수 있다.
상술한 바와 같이, 부스트 전압 출력 구간(Pb)동안 하이 레벨인 제i 부스트 제어 신호(CONT3(i))를 제3 노드(N3)로 출력되면 도 9에 도시된 바와 같이 스토리지 라인(Si)에 인가되는 부스트 전압(Sout(i))이 스토리지 커패시터(Cst)의 타단에 제공되므로, 액정 표시 장치(11)가 순방향 스캔 모드 및/또는 역방향 스캔 모드에서 액정 커패시터(Clc)에 충전된 데이터 전압이 부스트 업 또는 부스트 다운되므로, 소비 전력을 줄일 수 있다.
도 13 및 도 14를 참조하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 부스트 전압 제공부를 설명하기 위한 회로도이다. 도 12에 도시된 구성 요소와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명 의 편의상 해당 구성 요소에 대한 설명은 생략한다.
도 13 및 도 14를 참조하면, 부스트 전압 제공부(462a)는 제(i-1) 턴온 구간(Pon(i-1))동안 하이 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공하는 제1 스위칭 소자(T12)와, 제(i+1) 턴온 구간(Pon(i+1))동안 하이 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공하는 제2 스위칭 소자(T13)와, 그라운드 전압을 제3 노드(N3)로 제공하는 스위칭부(T16, T17)를 포함한다.
동작을 설명하면, 제3 스위칭 소자(T16)는 제(i-3) 턴온 구간(Pon(i-3))동안 하이 레벨의 제(i-3) 게이트 신호(Gout(i-3))를 입력받아 턴온되어, 그라운드 전압를 제3 노드(N3)로 제공한다. 따라서 제i 부스트 제어 신호(CONT3(i))는 제(i-3) 턴온 구간(Pon(i-3))동안 로우 레벨이 된다.
다음으로 제(i-1) 턴온 구간(Pon(i-1))동안 제1 스위칭 소자(T12)는 하이 레벨의 제2 클럭 신호(CKV_R)를 입력받아 턴온되어 하이 레벨의 제(i-1) 게이트 신호(Gout(i-1))를 제3 노드(N3)로 제공한다. 따라서 제i 부스트 제어 신호(CONT3(i))는 제(i-1) 턴온 구간(Pon(i-1))동안 하이 레벨이 된다. 여기서 제2 스위칭 소자(T13) 및 제4 스위칭 소자(T17)는 턴오프된다.
다음으로, 제(i+1) 턴온 구간(Pon(i+1))동안 제2 스위칭 소자(T13)는 하이 레벨의 제2 클럭바 신호(CKVB_R)를 입력받아 턴온되어 하이 레벨의 제(i+1) 게이트 신호(Gout(i+1))를 제3 노드(N3)로 제공한다. 따라서 부스트 제어 신호(CONT3(i))는 제(i+1) 턴온 구간(Pon(i+1))동안 하이 레벨이 된다. 여기서 제1 스위칭 소자(T12) 및 제3 스위칭 소자(T16)는 턴오프된다.
다음으로, 제4 스위칭 소자(T17)는 제(i+3) 턴온 구간(Pon(i+3))동안 하이 레벨의 제(i+3) 게이트 신호(Gout(i+3))를 입력받아 턴온되어, 그라운드 전압를 제3 노드(N3)로 제공한다. 따라서 제i 부스트 제어 신호(CONT3(i))는 제(i+3) 턴온 구간(Pon(i+3))동안 로우 레벨이 된다.
여기서 스위칭 소자들(T12, T13, T16, T17)은 a-Si TFT일 수 있다.
정리해서 설명하면, 제1 내지 제4 스위칭 소자(T12, T13, T16, T17)는, 도 13에 도시된 바와 같이 부스트 전압 출력 구간(Pb)동안 하이 레벨인 제i 부스트 제어 신호(CONT3(i))를 제3 노드(N3)로 출력한다. 여기서 부스트 전압 출력 구간(Pb)은 제(i-1) 턴온 구간(Pon(i-1)) 및 제(i+1) 턴온 구간(Pon(i+1))과 오버랩될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 실시예들에 따른 액정 표시 장치 및 그의 구동 방법을 설명하기 위한 블록도이다.
도 2는 도 1의 한 화소의 등가 회로도이다.
도 3은 도 1의 액정 표시 장치의 동작을 설명하기 위한 회로도이다.
도 4a 및 도 4b는 도 3의 액정 표시 장치의 동작을 설명하기 위한 신호도이다.
도 5는 도 1의 게이트 구동부를 설명하기 위한 예시적인 블록도이다.
도 6은 도 5의 제i 스테이지의 예시적인 회로도이다.
도 7은 제j 스테이지의 동작을 설명하기 위한 신호도이다.
도 8은 본 발명의 다른 실시에에 따른 액정 표시 장치 및 이의 구동 방법을 설명하기 위한 블록도이다.
도 9는 도 8의 게이트 구동부의 동작을 설명하기 위한 신호도이다.
도 10은 도 8의 제1 게이트 구동부의 제i 스테이지의 회로도이다.
도 11a 및 도 11b는 도 8의 액정 표시 장치의 동작을 설명하기 위한 신호도이다.
도 12는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 부스트 전압 제공부를 설명하기 위한 회로도이다.
도 13은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 부스트 전압 제공부를 설명하기 위한 회로도이다.
도 14는 도 13의 부스트 전압 제공부의 동작을 설명하기 위한 신호도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 액정 표시 장치 300: 액정 패널
400: 게이트 구동부 410: 게이트 신호 제공부
420: 풀업 제어부 430: 풀업부
440: 풀다운부 450: 홀딩부
460: 부스트 전압 제공부 470: 제1 스위칭 소자
480: 제2 스위칭 소자 490: 스위칭부
500: 타이밍 컨트롤러 600: 클럭 생성부
700: 데이터 구동부

Claims (20)

  1. 제1 게이트 신호의 제1 턴온 구간동안 데이터 전압이 충전되는 액정 커패시터;
    상기 액정 커패시터에 일단이 커플링된 스토리지 커패시터; 및
    부스트 제어 신호의 부스트 전압 출력 구간동안 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 구동부;
    상기 액정 커패시터와 커플링되어 상기 제1 게이트 신호가 인가되는 제1 게이트 라인; 및
    상기 제1 턴온 구간과 연속하는 제2 턴온 구간을 가지는 제2 게이트 신호가 인가되는 제2 게이트 라인을 포함하되,
    상기 부스트 전압 출력 구간은 상기 제1 턴온 구간과 상기 제2 턴온 구간과 오버랩되고,
    상기 부스트 전압은 상기 부스트 전압 출력 구간 내에 존재하는 제1 및 제2 에지를 갖고, 상기 제1 턴온 구간은 상기 제1 및 제2 에지 사이에 존재하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 제1 턴온 구간 후에 상기 스토리지 커패시터의 타단에 제공된 상기 부스트 전압의 상기 제1 에지 또는 제2 에지에 따라 상기 액정 커패시터에 충전된 전압이 부스트 업 또는 부스트 다운되는 액정 표시 장치.
  3. 제 1항에 있어서,
    순방향 스캔 모드에서 상기 제1 턴온 구간이 시작한 후에 상기 제2 턴온 구간이 시작되고,
    역방향 스캔 모드에서 상기 제2 턴온 구간이 시작한 후에 상기 제1 턴온 구간이 시작되는 액정 표시 장치.
  4. 제 3항에 있어서,
    상기 순방향 스캔 모드 및 상기 역방향 스캔 모드에서 상기 액정 커패시터에 충전된 전압은 상기 제1 턴온 구간후에 부스트 업 또는 부스트 다운되는 액정 표시 장치.
  5. 제 3항에 있어서,
    상기 순방향 스캔 모드에서 상기 제1 에지가 상기 제1 턴온 구간후에 상기 스토리지 커패시터의 타단에 제공되어 상기 액정 커패시터에 충전된 전압이 부스트 업 또는 부스트 다운되고,
    상기 역방향 스캔 모드에서 상기 제2 에지가 상기 제1 턴온 구간후에 상기 스토리지 커패시터의 타단에 제공되어 상기 액정 커패시터에 충전된 전압이 부스트 업 또는 부스트 다운되는 액정 표시 장치.
  6. 제1 내지 제n 게이트 라인(여기서, n은 5이상의 자연수);
    제i 게이트 라인에 커플링된 액정 커패시터(여기서, i는 1이상 n이하의 자연수);
    상기 액정 커패시터에 일단이 커플링된 스토리지 커패시터; 및
    제1 내지 제n 턴온 구간을 각각 갖는 제1 내지 제n 게이트 신호를 상기 제1 내지 제n 게이트 라인에 제공하고, 부스트 전압 출력 구간동안 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 게이트 구동부를 포함하되,
    상기 제1 내지 제n 턴온 구간이 순차적으로 시작되는 순방향 스캔 모드 또는 상기 제n 내지 제1 턴온 구간이 순차적으로 시작되는 역방향 스캔 모드에서, 상기 제i 턴온 구간동안 상기 액정 커패시터는 데이터 전압이 충전되고, 상기 액정 커패시터에 충전된 전압은 상기 제i 턴온 구간후에 상기 부스트 전압에 따라 부스트 업 또는 부스트 다운되고,
    상기 부스트 전압 출력구간은 제(k-1) 게이트 신호의 상기 제(k-1) 턴온 구간 및 상기 제(k+1) 게이트 신호의 상기 제(k+1) 턴온 구간과 오버랩되며,
    상기 부스트 전압은 상기 부스트 전압 출력 구간 내에 존재하는 제1 및 제2 에지를 갖는 액정 표시 장치(여기서, k는 2이상 n-1 이하의 자연수).
  7. 제 6항에 있어서,
    상기 게이트 구동부는 제1 내지 제n 스테이지를 포함하고,
    상기 제1 내지 제n 스테이지는 상기 제1 내지 제n 게이트 신호를 출력하는 게이트 신호 제공부와, 상기 부스트 전압 출력 구간동안 상기 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 부스트 전압 제공부를 각각 포함하는 액정 표시 장치.
  8. 제 7항에 있어서,
    상기 부스트 전압 제공부는 상기 부스트 전압 출력 구간을 갖는 부스트 제어 신호를 생성하는 부스트 제어 신호 생성부와,
    상기 부스트 전압 출력 구간동안 인에이블되어 상기 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 스위칭부를 포함하는 액정 표시 장치.
  9. 삭제
  10. 제 8항에 있어서, 상기 부스트 제어 신호 생성부는
    상기 제(k-1) 턴온 구간동안 제1 레벨의 상기 제(k-1) 게이트 신호를 출력 노드로 제공하는 제1 스위칭 소자와,
    상기 제(k+1) 턴온 구간동안 제1 레벨의 상기 제(k+1) 게이트 신호를 상기 출력 노드로 제공하는 제2 스위칭 소자와,
    상기 제(k-1) 턴온 구간 및 상기 상기 제(k+1) 턴온 구간 후에 상기 출력 노드를 제2 레벨로 천이시키는 스위칭부를 포함하여,
    상기 출력 노드로 상기 부스트 제어 신호를 제공하는 액정 표시 장치.
  11. 제 10항에 있어서,
    상기 제1 및 제2 스위칭 소자는 각각 다이오드 연결된(diode-connected) 비정질 실리콘 박막 트랜지스터(amorphous silicon TFT)이고,
    상기 스위칭부는 비정질 실리콘 박막 트랜지스터를 포함하는 액정 표시 장치.
  12. 제 8항에 있어서, 상기 부스트 제어 신호 생성부는
    제(j-1) 턴온 구간동안 제1 레벨의 상기 제(j-1) 게이트 신호를 출력 노드로 제공하는 제1 스위칭 소자와,
    상기 제(j+1) 턴온 구간동안 제1 레벨의 상기 제(j+1) 게이트 신호를 상기 출력 노드로 제공하는 제2 스위칭 소자와,
    상기 제(j-2) 턴온 구간중 적어도 일부분 동안 제2 레벨의 상기 제(j-1) 게이트 신호를 상기 출력 노드로 제공하는 제3 스위칭 소자와,
    상기 제(j+2) 턴온 구간중 적어도 일부분 동안 제2 레벨의 상기 제(j+1) 게이트 신호를 상기 출력 노드로 제공하는 제4 스위칭 소자를 포함하여,
    상기 출력 노드로 상기 부스트 제어 신호를 제공하는 액정 표시 장치(여기서, j는 3이상 n-2이하의 자연수).
  13. 제 12항에 있어서,
    상기 제1 내지 제4 스위칭 소자는 비정질 실리콘 박막 트랜지스터(amorphous silicon TFT)인 액정 표시 장치.
  14. 제 7항에 있어서,
    상기 제1 턴온 구간은 상기 제1 및 제2 에지 사이에 존재하는 액정 표시 장치.
  15. 제 14항에 있어서,
    상기 제i 턴온 구간후에 상기 스토리지 커패시터의 타단에 제공된 상기 부스트 전압의 상기 제1 에지 또는 제2 에지에 따라 상기 액정 커패시터에 충전된 전압이 부스트 업 또는 부스트 다운되는 액정 표시 장치.
  16. 제 7항에 있어서,
    상기 게이트 신호 제공부는 상기 제1 내지 제n 게이트 신호를 출력하는 비정질 실리콘 박막 트랜지스터(amorphous silicon TFT)를 포함하는 액정 표시 장치.
  17. 제1 내지 제n 게이트 라인(여기서, n은 5이상의 자연수)과, 제i 게이트 라인 각각에 커플링된 액정 커패시터(여기서, i는 n이하의 자연수)와, 상기 액정 커패시터에 일단이 커플링된 스토리지 커패시터를 포함하는 액정 표시 장치의 구동 방법에 있어서,
    제1 내지 제n 턴온 구간을 각각 갖는 제1 내지 제n 게이트 신호를 상기 제1 내지 제n 게이트 라인에 제공하고,
    부스트 전압 출력 구간동안 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 것을 포함하되,
    상기 부스트 전압은 제1 에지와 제2 에지를 갖고, 상기 제1 및 제2 에지는 상기 부스트 전압 출력 구간 내에 존재하고, 상기 제1 턴온 구간은 상기 제1 및 제2 에지 사이에 존재하고,
    상기 부스트 제어 신호를 생성하는 것은 상기 부스트 전압 출력 구간을 제(k-1) 게이트 신호의 상기 제(k-1) 턴온 구간 및 상기 제(k+1) 게이트 신호의 상기 제(k+1) 턴온 구간과 오버랩시키는 것을 포함하며,
    상기 부스트 전압을 제공하는 것은 상기 부스트 전압 출력 구간을 갖는 부스트 제어 신호를 생성하고, 상기 부스트 전압 출력 구간동안 상기 부스트 전압을 상기 스토리지 커패시터의 타단에 제공하는 것을 포함하는 액정 표시 장치의 구동 방법(여기서, k는 2이상 n-1이하의 자연수).
  18. 제 17항에 있어서,
    상기 제i 턴온 구간동안 상기 액정 커패시터에 데이터 전압을 충전하고,
    상기 제i 턴온 구간후에 상기 스토리지 커패시터의 타단에 제공된 상기 부스트 전압의 상기 제1 에지 또는 제2 에지에 따라 상기 액정 커패시터에 충전된 전압을 부스트 업 또는 부스트 다운시키는 것을 더 포함하는 액정 표시 장치의 구동 방법.
  19. 삭제
  20. 삭제
KR1020070098166A 2007-09-28 2007-09-28 액정 표시 장치 및 그의 구동 방법 KR101599351B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070098166A KR101599351B1 (ko) 2007-09-28 2007-09-28 액정 표시 장치 및 그의 구동 방법
JP2008042335A JP5363007B2 (ja) 2007-09-28 2008-02-25 液晶表示装置およびその駆動方法
EP08016535A EP2043083B1 (en) 2007-09-28 2008-09-19 Liquid crystal display
CN200810168035.0A CN101399026B (zh) 2007-09-28 2008-09-25 液晶显示器及其驱动方法
US12/238,609 US8059219B2 (en) 2007-09-28 2008-09-26 Liquid crystal display and driving method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098166A KR101599351B1 (ko) 2007-09-28 2007-09-28 액정 표시 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20090032712A KR20090032712A (ko) 2009-04-01
KR101599351B1 true KR101599351B1 (ko) 2016-03-15

Family

ID=40157650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098166A KR101599351B1 (ko) 2007-09-28 2007-09-28 액정 표시 장치 및 그의 구동 방법

Country Status (5)

Country Link
US (1) US8059219B2 (ko)
EP (1) EP2043083B1 (ko)
JP (1) JP5363007B2 (ko)
KR (1) KR101599351B1 (ko)
CN (1) CN101399026B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101575175B1 (ko) * 2008-12-24 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN101847377B (zh) * 2009-03-27 2012-05-30 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
KR101710154B1 (ko) * 2009-12-01 2017-02-27 엘지디스플레이 주식회사 액정표시장치용 전원회로 및 이를 포함하는 액정표시장치
US8866802B2 (en) 2009-12-10 2014-10-21 Sharp Kabushiki Kaisha Pixel circuit and display device
KR101084260B1 (ko) * 2010-03-05 2011-11-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101117738B1 (ko) * 2010-03-10 2012-02-27 삼성모바일디스플레이주식회사 표시 장치
KR101097347B1 (ko) 2010-03-11 2011-12-21 삼성모바일디스플레이주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
KR101147424B1 (ko) * 2010-03-18 2012-05-23 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
US8786531B2 (en) 2010-03-19 2014-07-22 Sharp Kabushiki Kaisha Pixel circuit and display device
US20130100105A1 (en) * 2010-06-30 2013-04-25 Sharp Kabushiki Kaisha Signal generator circuit, liquid crystal display device
KR101711086B1 (ko) * 2010-09-13 2017-03-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101773576B1 (ko) 2010-10-22 2017-09-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP5679172B2 (ja) 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置
KR20120065788A (ko) 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 표시 장치
CN102629444B (zh) * 2011-08-22 2014-06-25 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
US8928707B2 (en) * 2011-09-27 2015-01-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device and driving method thereof
TWI438763B (zh) * 2011-10-21 2014-05-21 Au Optronics Corp 顯示面板及其閘極驅動電路
KR101917837B1 (ko) 2011-11-10 2018-11-14 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
KR102024116B1 (ko) * 2012-03-22 2019-11-15 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
KR102055328B1 (ko) 2012-07-18 2019-12-13 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
US9646559B2 (en) * 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
KR102034140B1 (ko) * 2013-01-23 2019-10-21 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
EP2951206A2 (en) 2013-02-01 2015-12-09 Bristol-Myers Squibb Company Fibronectin based scaffold proteins
CN103941439B (zh) * 2013-06-28 2016-09-28 上海中航光电子有限公司 一种补偿馈通电压驱动电路及阵列基板
CN103617777B (zh) * 2013-11-28 2016-07-06 京东方科技集团股份有限公司 阵列基板、彩膜基板及制造方法、显示面板
CN103730093B (zh) * 2013-12-26 2017-02-01 深圳市华星光电技术有限公司 一种阵列基板驱动电路、阵列基板及相应的液晶显示器
CN103927958B (zh) * 2013-12-26 2017-07-25 上海天马微电子有限公司 一种非晶硅栅极驱动电路以及平板传感器
TWI533271B (zh) * 2014-05-23 2016-05-11 友達光電股份有限公司 顯示面板驅動方法
CN104078017B (zh) * 2014-06-23 2016-05-11 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN104299590B (zh) * 2014-10-30 2016-08-24 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
KR20160072337A (ko) * 2014-12-12 2016-06-23 삼성디스플레이 주식회사 표시 장치
CN106033683A (zh) * 2015-03-20 2016-10-19 南京瀚宇彩欣科技有限责任公司 移位寄存装置和显示装置
CN105390102B (zh) * 2015-11-02 2017-10-17 武汉华星光电技术有限公司 栅极驱动电路及应用该电路的显示装置
KR102655677B1 (ko) * 2016-07-04 2024-04-11 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
CN105976751A (zh) * 2016-07-28 2016-09-28 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
KR20180023090A (ko) * 2016-08-23 2018-03-07 삼성디스플레이 주식회사 표시 장치 및 그 구동방법
CN106200057B (zh) * 2016-09-30 2020-01-03 京东方科技集团股份有限公司 一种显示面板的驱动方法、驱动芯片及显示装置
CN107610662B (zh) * 2017-09-22 2019-11-05 南京熊猫电子制造有限公司 一种液晶显示设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078588A (ja) 2004-09-07 2006-03-23 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3536006B2 (ja) * 2000-03-15 2004-06-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP3832240B2 (ja) * 2000-12-22 2006-10-11 セイコーエプソン株式会社 液晶表示装置の駆動方法
JP3899817B2 (ja) * 2000-12-28 2007-03-28 セイコーエプソン株式会社 液晶表示装置及び電子機器
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
JP2003228345A (ja) * 2002-02-06 2003-08-15 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100745406B1 (ko) * 2002-06-10 2007-08-02 삼성전자주식회사 양방향 쉬프트 기능을 가지는 비정질-실리콘 박막트랜지스터 게이트 구동 쉬프트 레지스터
JP4168270B2 (ja) * 2003-08-11 2008-10-22 ソニー株式会社 表示装置及びその駆動方法
JP4969043B2 (ja) * 2005-02-10 2012-07-04 シャープ株式会社 アクティブマトリクス型の表示装置およびその走査側駆動回路
KR20070060757A (ko) * 2005-12-09 2007-06-13 삼성전자주식회사 표시 장치 및 그 구동 장치
GB2434686A (en) * 2006-01-31 2007-08-01 Sharp Kk A drive circuit including a voltage booster
KR101295298B1 (ko) * 2006-07-28 2013-08-08 삼성디스플레이 주식회사 액정 표시 장치
TWI344128B (en) * 2006-09-05 2011-06-21 Ind Tech Res Inst Charge pump pixel driving circuit
KR101393638B1 (ko) * 2006-10-24 2014-05-26 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US8164562B2 (en) * 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
JP2009008919A (ja) * 2007-06-28 2009-01-15 Sharp Corp 液晶表示装置
JP2009075418A (ja) * 2007-09-21 2009-04-09 Sharp Corp 表示装置ならびにその駆動回路および駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078588A (ja) 2004-09-07 2006-03-23 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動方法

Also Published As

Publication number Publication date
CN101399026A (zh) 2009-04-01
JP2009086620A (ja) 2009-04-23
EP2043083A1 (en) 2009-04-01
EP2043083B1 (en) 2013-02-13
JP5363007B2 (ja) 2013-12-11
CN101399026B (zh) 2014-04-30
KR20090032712A (ko) 2009-04-01
US20090086116A1 (en) 2009-04-02
US8059219B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
KR101599351B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR101542509B1 (ko) 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
JP5086692B2 (ja) 液晶表示装置
US8344991B2 (en) Display device and driving method thereof
JP5710112B2 (ja) ゲート駆動回路
JP4648699B2 (ja) シフトレジスタ、これを利用したゲート駆動回路及び表示パネル
KR102024116B1 (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR101568249B1 (ko) 쉬프트 레지스터
KR101448910B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
US9613582B2 (en) Gate driver integrated on display panel
US8982107B2 (en) Scanning signal line drive circuit and display device provided with same
KR101761414B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101686102B1 (ko) 액정 표시장치 및 그 구동방법
US20100085348A1 (en) Display device and method of driving the same
KR101222962B1 (ko) 게이트 구동회로
JP2009015291A (ja) 表示装置及びその駆動方法
JP2008146079A (ja) ゲート駆動回路及びそれを使用する液晶表示装置
JP5824014B2 (ja) 液晶表示装置
KR20140147203A (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR20120077874A (ko) 게이트 구동 회로 및 그것을 포함하는 표시 장치
US20140078128A1 (en) Gate shift register and flat panel display using the same
KR20090115027A (ko) 표시 장치 및 그 구동 방법
KR20080041894A (ko) 액정 표시 장치
KR102277119B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5