KR101686102B1 - 액정 표시장치 및 그 구동방법 - Google Patents

액정 표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR101686102B1
KR101686102B1 KR1020100069828A KR20100069828A KR101686102B1 KR 101686102 B1 KR101686102 B1 KR 101686102B1 KR 1020100069828 A KR1020100069828 A KR 1020100069828A KR 20100069828 A KR20100069828 A KR 20100069828A KR 101686102 B1 KR101686102 B1 KR 101686102B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
period
high voltage
clock pulse
Prior art date
Application number
KR1020100069828A
Other languages
English (en)
Other versions
KR20120008761A (ko
Inventor
김학수
김미경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100069828A priority Critical patent/KR101686102B1/ko
Priority to US13/185,806 priority patent/US9001018B2/en
Priority to CN201110204239.7A priority patent/CN102338947B/zh
Publication of KR20120008761A publication Critical patent/KR20120008761A/ko
Application granted granted Critical
Publication of KR101686102B1 publication Critical patent/KR101686102B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 게이트 구동회로의 소비전력을 줄일 수 있는 액정 표시장치 및 그 구동방법에 관한 것으로 다수의 게이트 라인 및 데이터 라인의 교차로 각 화소 영역을 정의하는 액정 패널과; 전압 레벨이 서로 다른 게이트 하이 전압, 게이트 미들 전압, 및 게이트 로우 전압으로 구분되어 출력되는 클럭 펄스와, 데이터 제어 신호를 출력하는 타이밍 제어부와; 상기 클럭 펄스에 응답하여 상기 다수의 게이트 라인을 구동하는 게이트 구동부와; 상기 데이터 제어 신호에 응답하여 상기 다수의 데이터 라인을 구동하는 데이터 구동부를 구비함을 특징으로 한다.

Description

액정 표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 게이트 구동회로의 소비전력을 줄일 수 있는 액정 표시장치 및 그 구동방법에 관한 것이다.
최근, 게이트 구동회로를 패널에 내장해서 부피와 무게를 감소시키고 제조 비용을 낮출 수 있는 GIP(Gate In Panel)형 액정 표시장치가 소개되었다.
GIP형 액정 표시장치에서 게이트 구동회로는 비정질 실리콘(a-Si) 박막 트랜지스터(Thin Film Transistor, 이하 'TFT')를 이용하여 액정 패널의 비표시 영역에 내장된다. 이러한 게이트 구동회로는 다수의 게이트 라인에 스캔 펄스를 순차적으로 공급하는 쉬프트 레지스터를 구비한다. 쉬프트 레지스터는 타이밍 제어부로부터 클럭 펄스를 제공받아서 스캔 펄스를 출력하는 출력 버퍼부와, 출력 버퍼부의 출력을 제어하는 출력 제어부를 구비한다.
Figure 112010046660737-pat00001
이때, 출력 버퍼부를 구성하는 TFT는 게이트 구동회로에서 소비전력이 가장 크다. 구체적으로, 수학식 1을 참조하면 소비전력(P)는 전류(I)와 전압(V)과, 정전용량(C), 및 주파수(f)에 비례한다. 이때, 출력 버퍼부는 구동 주파수가 가장 빠른 클럭 펄스를 제공받는다. 또한, 출력 버퍼부를 구성하는 TFT는 게이트 구동회로에서 크기가 가장 크며, 이에 따라 TFT에서 게이트 전극과 클럭 펄스를 입력받는 드레인 전극 사이에 발생되는 기생 커패시터의 정전용량(C)도 가장 크다. 따라서, 출력 버퍼부를 구성하는 TFT는 구동 주파수(f)가 가장 빠르고 기생 커패시터의 정전용량(C)이 가장 크므로 게이트 구동회로에서 소비전력이 가장 크다.
한편, 게이트 구동 집적회로를 사용하는 표시장치도 GIP형 액정 표시장치와 마찬가지로 출력 버퍼부를 구비한다. 게이트 구동 집적회로에서 출력 버퍼부는 다결정 실리콘 TFT로 구성되며, 다결정 실리콘 TFT는 비정질 실리콘 TFT보다 기생 커패시터의 정전용량(C)이 적다.
따라서, GIP형 액정 표시장치는 비정질 실리콘 TFT로 구성된 출력 버퍼부로 인해, 게이트 구동 집적회로를 사용하는 표시장치보다 기생 커패시터의 정전용량(C)이 커지고, 결과적으로 소비전력이 커지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 게이트 구동회로의 소비전력을 줄일 수 있는 액정 표시장치 및 그 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 액정 표시장치는 다수의 게이트 라인 및 데이터 라인의 교차로 각 화소 영역을 정의하는 액정 패널과; 전압 레벨이 서로 다른 게이트 하이 전압, 게이트 미들 전압, 및 게이트 로우 전압으로 구분되어 출력되는 클럭 펄스와, 데이터 제어 신호를 출력하는 타이밍 제어부와; 상기 클럭 펄스에 응답하여 상기 다수의 게이트 라인을 구동하는 게이트 구동부와; 상기 데이터 제어 신호에 응답하여 상기 다수의 데이터 라인을 구동하는 데이터 구동부를 구비함을 특징으로 한다.
상기 게이트 하이 전압은 상기 게이트 로우 전압보다 상대적으로 높은 전압 레벨을 갖고, 상기 게이트 미들 전압은 상기 게이트 하이 전압과 상기 게이트 로우 전압 사이의 전압 레벨을 갖는 것을 특징으로 한다.
상기 클럭 펄스는 디세이블 기간에 상기 게이트 로우 전압을 유지하고, 인에이블 기간에 상기 게이트 미들 전압 및 상기 게이트 하이 전압을 유지하는 것을 특징으로 한다.
상기 인에이블 기간은 상기 게이트 미들 전압을 유지하는 제 1 기간과, 상기 게이트 하이 전압을 유지하는 제 2 기간으로 구분되며, 상기 제 1 기간은 상기 제 2 기간의 길이보다 길거나 같은 것을 특징으로 한다.
상기 게이트 미들 전압은 상기 게이트 하이 전압의 절반에 대응하는 전압 레벨보다 크거나 같은 것을 특징으로 한다.
상기 게이트 구동부는 세트 노드의 논리 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 타이밍 제어부로부터 제공된 상기 클럭 펄스를 스캔 펄스로 출력하는 풀-업 스위칭 소자를 구비한 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 전압 레벨이 서로 다른 게이트 하이 전압, 게이트 미들 전압, 및 게이트 로우 전압으로 구분되어 출력되는 클럭 펄스와, 데이터 제어 신호를 출력하는 단계와; 상기 클럭 펄스에 응답하여 다수의 게이트 라인을 구동하는 단계를 포함함을 특징으로 한다.
상기 게이트 하이 전압은 상기 게이트 로우 전압보다 상대적으로 높은 전압 레벨을 갖고, 상기 게이트 미들 전압은 상기 게이트 하이 전압과 상기 게이트 로우 전압 사이의 전압 레벨을 갖는 것을 특징으로 한다.
상기 클럭 펄스는 디세이블 기간에 상기 게이트 로우 전압을 유지하고, 인에이블 기간에 상기 게이트 미들 전압 및 상기 게이트 하이 전압을 유지하며, 상기 인에이블 기간은 상기 게이트 미들 전압을 유지하는 제 1 기간과, 상기 게이트 하이 전압을 유지하는 제 2 기간으로 구분되며, 상기 제 1 기간은 상기 제 2 기간의 길이보다 길거나 같은 것을 특징으로 한다.
상기 게이트 미들 전압은 상기 게이트 하이 전압의 절반에 대응하는 전압 레벨보다 크거나 같은 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치는 클럭 펄스가 서로 다른 전압 레벨을 갖는 게이트 하이 전압, 게이트 미들 전압, 게이트 로우 전압을 가지며 출력된다. 이에 따라, 클럭 펄스를 제공받는 게이트 구동부의 풀-업 TFT의 소비전력을 줄일 수 있다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구성도.
도 2는 도 1에 도시된 타이밍 제어부의 구성도.
도 3은 본 발명의 실시 예에 따른 클럭 펄스의 출력 파형도.
도 4는 도 1에 도시된 게이트 구동부의 구성도.
도 5는 도 4에 도시된 제 1 스테이지의 구성도.
도 6은 도 5에 도시된 제 1 스테이지의 동작 파형도.
이하, 본 발명의 실시 예에 따른 액정 표시장치 및 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구성도이다.
도 1에 도시된 액정 표시장치는 도시된 액정 표시장치는 다수의 게이트 라인(GL1 내지 GLn)과 다수의 데이터 라인(DL1 내지 DLm)의 교차로 화소 영역을 정의하는 액정 패널(6)과, 게이트 및 데이터 제어신호(GCS, DCS)를 출력하는 타이밍 제어부(2)와, 데이터 제어신호(DCS)에 따라 다수의 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 구동부(4)와, 게이트 제어신호(GCS)에 따라 다수의 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 구동부(8)를 구비한다. 이때, 게이트 구동부(8)는 액정 패널(6)에 내장된다.
한편, 타이밍 제어부(2)에서 출력되는 게이트 제어 신호(GCS)는 3 단계의 전압레벨로 구분되어 출력되며, 이로 인해 게이트 구동부(8)의 소비전력을 줄일 수 있다. 이러한, 게이트 제어 신호(GCS)에 대해서 구체적으로 후술하기로 한다.
액정 패널(6)은 다수의 게이트 라인(GL1 ~ GLn)과 다수의 데이터 라인(DL1 ~ DLm)을 구비한다. 다수의 게이트 라인(GL1 ~ GLn)과 다수의 데이터 라인(DL1 ~ DLm)은 화소 영역을 정의한다. 각 화소 영역은 박막 트랜지스터(Thin Film Transistor; 이하 'TFT')와, TFT와 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 TFT와 접속된 화소 전극과, 화소 전극과 함께 액정에 전계를 인가하는 공통 전극을 구비한다. TFT는 각 게이트 라인(GLi, i=1~n)에서 공급되는 스캔 펄스에 응답하여 각 데이터 라인(DLj,j=1~m)으로부터의 영상 신호를 화소 전극에 공급한다. 액정 커패시터(Clc)는 화소 전극에 공급된 영상 신호와 공통 전극에 공급된 공통 전압(Vcom)의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 계조를 구현한다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)와 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 영상 신호가 공급될 때까지 유지되게 한다.
도 2는 도 1에 도시된 타이밍 제어부의 구성도이다.
도 2에 도시된 타이밍 제어부(2)는 영상 정렬부(10)와, 데이터 제어부(14)와, 게이트 제어부(12)를 구비한다.
영상 정렬부(10)는 외부로부터 입력되는 영상 데이터(RGB)를 액정 패널(6)의 해상도에 맞게 정렬해서 데이터 구동부(4)에 공급한다.
데이터 제어부(14)는 외부로부터 입력되는 동기신호를 이용하여 데이터 제어신호(DCS)를 생성하여 데이터 구동부(4)에 공급한다.
여기서, 데이터 제어신호(DCS)는 데이터 구동부(4)의 출력 기간을 제어하는 소스 출력 인에이블(SOE; Source Output Enable), 데이터 샘플링의 시작을 지시하는 소스 스타트 펄스(SSP; Source Start Pulse), 데이터의 샘플링 타이밍을 제어하는 소스 쉬프트 클럭(SSC; Source Shift Clock), 데이터의 전압 극성을 제어하는 극성 제어 신호 등을 포함한다.
게이트 제어부(12)는 외부로부터 입력되는 동기신호 즉, 수평 동기신호(HSync), 수직 동기신호(VSync), 도트 클럭(DCLK), 데이터 인에이블 신호(DE)를 이용하여 게이트 제어신호(GCS)를 생성하여 게이트 구동부(8)에 공급한다.
여기서, 게이트 제어신호(GCS)는 클럭 펄스(CLK)와 게이트 구동부(8)의 구동 시작을 지시하는 게이트 스타트 펄스(GSP)를 포함한다. 클럭 펄스(CLK)는 서로 다른 위상을 갖고 순환하며 출력되는 제 1 내지 제 8 클럭 펄스(CLK1 ~ CLK8)를 포함한다. 한편, 본 발명의 실시 예에서 클럭 펄스(CLK)는 서로 다른 위상을 갖는 8종의 클럭 펄스(CLK)를 포함하지만, 클럭 펄스(CLK)는 2 개 이상이면 몇 개라도 사용할 수 있다.
한편, 게이트 제어 신호(GCS) 중 클럭 펄스(CLK)는 3 단계의 전압레벨로 구분되어 출력되며, 이로 인해 게이트 구동부(8)의 소비전력을 줄일 수 있다.
이하, 3 단계의 전압레벨로 구분되어 출력되는 클럭 펄스(CLK)에 대해 살펴보기로 한다.
도 3은 본 발명의 실시 예에 따른 클럭 펄스의 출력 파형도이다.
도 3을 참조하면, 클럭 펄스(CLK)는 3 단계의 전압레벨 즉, 게이트 로우 전압(VGL)과, 게이트 미들 전압(VGM)과, 게이트 하이 전압(VGH)으로 구분되어 출력된다. 이때, 게이트 하이 전압(VGH)은 게이트 로우 전압(VGL)보다 상대적으로 높은 전압레벨을 가지며, 게이트 미들 전압(VGM)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이의 전압레벨을 갖는다.
이러한, 클럭 펄스(CLK)는 디세이블 기간에는 게이트 로우 전압(VGL) 상태를 갖고, 인에이블 기간에는 게이트 미들 전압(VGM) 및 게이트 하이 전압(VGH)의 상태를 갖는다. 구체적으로, 클럭 펄스(CLK)는 4 수평 기간(4H)의 인에이블 기간을 가지며, 인에이블 기간은 3 수평 기간(3H)동안 게이트 미들 전압(VGM) 상태를 갖는 제 1 기간(A)과, 1 수평 기간(1H)동안 게이트 하이 전압(VGH) 상태를 갖는 제 2 기간(B)으로 구분된다.
이와 같이, 3 단계의 전압레벨을 갖는 클럭 펄스(CLK)는 게이트 구동부(8)의 출력 버퍼부(P, 도 5 참조)에 공급되어, 출력 버퍼부(P)의 소비 전력을 줄일 수 있게 된다. 이러한, 출력 버퍼부(P)에 대해 설명하기 위해 게이트 구동부(8)의 구성부터 살펴보기로 한다.
도 4는 도 1에 도시된 게이트 구동부의 구성도이다.
도 1에 도시된 게이트 구동부(8)는 게이트 라인(GL1 ~ GLn)에 스캔 펄스(OUT1 ~ OUTn)를 순차적으로 공급하는 쉬프트 레지스터를 구비한다.
쉬프트 레지스터는 타이밍 제어부(2)로부터 제공된 클럭 펄스(CLK)와, 게이트 스타트 펄스(GSP)에 응답하여 스캔 펄스(OUT1 ~ OUTn)를 순차적으로 출력하는 제 1 내지 제 n 스테이지(S1 ~ Sn)를 구비한다. 이때, 각 스테이지들(S1 ~ Sn)은 매 프레임에 한번씩 스캔 펄스(OUT1 ~ OUTn)를 출력하고, 제 1 스테이지(S1)부터 제 n 스테이지(Sn)까지 차례로 스캔 펄스(OUT1 ~ OUTn)를 출력한다.
이를 위해, 각 스테이지들(S1 ~ Sn)은 고전위 전압(VDD)과, 저전위 전압(VSS)과, 타이밍 제어부(2)로부터 제공된 제 1 내지 제 8 클럭 펄스(CLK1 ~ CLK8) 중 1 개를 인가받는다. 여기서, 고전위 전압(VDD) 및 저전위 전압(VSS)은 직류 전압으로 고전위 전압(VDD)은 저전위 전압(VSS)보다 상대적으로 높은 전위를 갖는다. 예를 들어, 고전위 전압(VDD)은 정극성을 나타내고, 저전위 전압(VSS)은 부극성을 나타낼 수 있다. 한편, 저전위 전압(VSS)은 접지전압이 될 수 있다.
제 1 내지 제 n 스테이지(S1 ~ Sn) 각각은 이전단 스테이지의 스캔 펄스를 공급받아서 인에이블 상태의 스캔 펄스(OUT1 ~ OUTn)를 출력하는데 이용하고, 다음단 스테이지의 스캔 펄스(OUT1 ~ OUTn)를 공급받아서 디세이블 상태의 스캔 펄스(OUT1 ~ OUTn)를 출력하는데 이용한다. 단, 제 1 스테이지(S1)는 이전단 스테이지가 존재하지 않으므로, 타이밍 제어부(2)로부터 게이트 스타트 펄스(GSP)를 제공받는다. 또한, 제 n 스테이지(Sn)는 더미 스테이지(미도시)로부터 제공된 신호에 응답하여 디세이블 상태의 스캔 펄스(OUT1 ~ OUTn)를 출력한다.
이하, 각 스테이지(S1 ~ Sn)가 스캔 펄스(OUT1 ~ OUTn)를 출력하는 동작에 대해 제 1 스테이지(S1)를 예를 들어 설명하기로 한다.
도 5는 도 4에 도시된 제 1 스테이지의 구성도이고, 도 6은 도 5에 도시된 제 1 스테이지의 동작 파형도이다.
도 5를 참조하면, 제 1 스테이지(S1)는 출력 제어부(P2)와, 출력 버퍼부(P1)를 구비한다. 출력 제어부(P2)는 제 1 내지 제 5 TFT(T1 ~ T5)를 구비해서 출력 버퍼부(P1)를 제어한다. 출력 버퍼부(P1)는 출력 제어부(P2)에 따라 제 1 스캔 펄스(OUT1)를 출력하는 풀-업 TFT(Tup)와, 풀-다운 TFT(Tdn)를 구비한다.
제 1 TFT(T1)는 게이트 스타트 펄스(GSP)에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전위 전압(VDD)라인과 제 1 노드(Q)를 서로 연결한다.
제 2 TFT(T2)는 고전위 전압(VDD)라인으로부터 제공되는 고전위 전압(VDD)에 따라 턴-온 또는 턴-오프되며, 턴-온시 고전위 전압(VDD)라인과 제 2 노드(QB)를 서로 연결한다.
제 3 TFT(T3)는 제 1 노드(Q)의 논리 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 저전위 전압(VSS)라인과 제 2 노드(QB)를 서로 연결한다.
제 4 TFT(T4)는 제 2 스테이지(S2)로부터 제공되는 제 2 스캔 펄스(OUT2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 저전위 전압(VSS)라인과 제 1 노드(Q)를 서로 연결한다.
제 5 TFT(T5)는 제 2 노드(QB)의 논리 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 저전위 전압(VSS)라인과 제 1 노드(Q)를 서로 연결한다.
풀-업 TFT(Tup)는 제 1 노드(Q)의 논리 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭 펄스(CLK1)를 제 1 스캔 펄스(OUT1)로 출력한다.
풀-다운 TFT(Tdn)는 제 2 노드(QB)의 논리 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 저전위 전압(VSS)라인으로부터 제공되는 저전위 전압(VSS)을 제 1 스캔 펄스(OUT1)로 출력한다.
이러한 제 1 스테이지(S1)의 동작은 다음과 같다.
도 6을 참조하면, 제 1 스테이지(S1)는 세트 기간(t1)에 인에이블 상태의 게이트 스타트 펄스(GSP)가 제 1 TFT(T1)의 게이트 전극에 공급된다. 그러면, 제 1 TFT(T1)가 턴-온되고, 제 1 TFT(T1)를 통해 고전위 전압(VDD)이 제 1 노드(Q)와, 제 3 TFT(T3)의 게이트 전극에 공급된다. 이에 따라, 제 1 노드(Q)는 인에이블 상태로 프리-차지된다. 그리고 제 3 TFT(T3)가 턴-온되어 제 2 노드(QB)가 디세이블 상태가 된다.
이어서, 제 1 스테이지(S1)는 세트 기간(t1) 다음의 출력 기간(t2)에 인에이블 상태의 제 1 클럭 펄스(CLK1)가 풀-업 TFT(Tup)의 드레인 전극에 공급된다. 이에 따라, 풀-업 TFT(Tup)의 게이트 전극과 드레인 전극간의 기생 커패시터(Cgd)에 의한 커플링 현상에 의해 프리-차지된 제 1 노드(Q)의 전압이 부트스트랩핑(Bootstrapping)된다. 이에 따라, 풀-업 TFT(Tup)가 완전한 턴-온 상태가 되고, 턴-온된 풀-업 TFT(Tup)를 통해 인에이블 상태의 제 1 클럭 펄스(CLK1)가 제 1 스캔 펄스(OUT1)로서 출력단자에 공급된다. 그리고 제 2 노드(QB)는 디세이블 상태를 유지한다.
이어서, 제 1 스테이지(S1)는 출력 기간(t2) 다음의 리셋 기간(t3)에 인에이블 상태의 제 2 스캔 펄스(OUT2)가 제 4 TFT(T4)의 게이트 전극에 공급된다. 그러면, 제 4 TFT(T4)는 턴-온되고, 제 4 TFT(T4)를 통해 저전위 전압(VSS)이 제 1 노드(Q)에 공급되어서 풀-업 TFT(Tup) 및 제 3 TFT(T3)가 턴-오프된다. 그러면, 제 2 TFT(T2)를 통해 고전위 전압(VDD)이 제 2 노드(QB)에 공급되어 풀-다운 TFT(Tdn)가 턴-온되고, 풀-다운 TFT(Tdn)을 통해 저전위 전압(VSS)이 제 1 스캔 펄스(OUT1)로서 출력단자에 공급된다.
한편, 상술한 TFT의 동작에서 TFT가 턴-온시 신호가 전달되는 방향은 소스 전극에서 드레인 전극, 또는 그 반대인 드레인에서 소스 전극이 될 수 있다.
상기와 같이 동작하는 각 스테이지(S1 ~ Sn)에서 풀-업 TFT(Tup)는 그 크기가 가장 크고 소비 전력이 가장 크다. 이러한 풀-업 TFT(Tup)의 소비전력을 줄이기 위해 본 발명의 실시 예는 풀-업 TFT(Tup)에 공급되는 클럭 펄스(CLK)의 전압 레벨을 3단계로 구분하여 공급한다.
수학식 1을 참고하면, 풀-업 TFT(Tup)의 소비전력은 구동 주파수(f)와, 기생 커패시터(Cgd)의 정전용량(C)에 비례하며, 전압(V)의 제곱에 비례한다. 전술한 바와 같이, 본 발명의 실시 예는 풀-업 TFT(Tup)에 공급되는 클럭 펄스(CLK)가 인에이블 기간이 3 수평 기간(3H)동안 게이트 미들 전압(VGM) 상태를 갖는 제 1 기간(A)과, 1 수평 기간(1H)동안 게이트 하이 전압(VGH) 상태를 갖는 제 2 기간(B)으로 구분된다. 이에 따라, 본 발명의 실시 예는 클럭 펄스가 인에이블 상태로서 게이트 하이 전압(VGH)만 공급될 때보다 풀-업 TFT(Tup)의 소비전력을 줄일 수 있다.
구체적으로, 풀-업 TFT(Tup)에 클럭 펄스(CLK)가 인에이블 상태로서 게이트 하이 전압(VGH)만 공급될 경우, 수학식 1에 대응하는 전압(V)의 제곱값은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)의 전압차의 제곱값을 가지며 전력을 소모한다. 하지만, 본 발명의 실시 예는 수학식 1에 대응하는 전압(V)의 제곱값이 제 1 기간(A)에는 게이트 미들 전압(VGM)과 게이트 로우 전압(VGL)의 전압차의 제곱값이 되어 전력을 소모하고, 제 2 기간(B)에는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)의 전압차의 제곱값이 되어 전력을 소모한다. 따라서, 본 발명의 실시 예는 클럭 펄스(CLK)가 인에이블 상태로서 게이트 미들 전압(VGM)이 출력되는 제 1 기간(A)의 길이 비례해서 소비전력을 줄일 수 있다.
한편, 클럭 펄스(CLK)의 제 1 기간(A)은 액정 패널(6)의 구동 TFT를 프리-차지하는 기간이며, 제 2 기간(B)은 액정 패널(6)의 구동 TFT가 방전되는 기간이다. 따라서, 클럭 펄스(CLK)의 제 1 및 제 2 기간(A, B)의 길이는 액정 패널(6)의 구동 특성을 고려하여 조절될 수 있다. 구체적으로, 클럭 펄스(CLK)의 제 1 기간(A)의 길이는 액정 패널(6)의 구동 TFT가 충분히 프리-차지 될 수 있는 기간으로 설정되어야 하며 제 1 기간(A)은 제 2 기간(B)보다 길거나 같은 것이 바람직하다.
또한, 제 1 기간(A)에 대응하는 게이트 미들 전압(VGM) 역시 액정 패널(6)의 구동 TFT가 충분히 프리-차지 될 수 있는 전압 레벨로 설정되어야 하며, 게이트 미들 전압(VGM)의 전압 레벨은 게이트 하이 전압(VGH)의 절반에 대응하는 전압 레벨보다 크거나 같은 것이 바람직하다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정 표시장치는 클럭 펄스(CLK)가 서로 다른 전압 레벨을 갖는 게이트 하이 전압, 게이트 미들 전압, 게이트 로우 전압을 가지며 출력된다. 이에 따라, 클럭 펄스(CLK)를 제공받는 게이트 구동부의 풀-업 TFT의 소비전력을 줄일 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
2: 타이밍 제어부 4: 데이터 구동부
6: 액정 패널 8: 게이트 구동부

Claims (10)

  1. 다수의 게이트 라인 및 데이터 라인의 교차로 각 화소 영역을 정의하는 액정 패널과;
    전압 레벨이 서로 다른 게이트 하이 전압, 게이트 미들 전압, 및 게이트 로우 전압으로 구분되어 출력되는 클럭 펄스와, 데이터 제어 신호를 출력하는 타이밍 제어부와;
    상기 클럭 펄스에 응답하여 상기 다수의 게이트 라인을 구동하는 게이트 구동부와;
    상기 데이터 제어 신호에 응답하여 상기 다수의 데이터 라인을 구동하는 데이터 구동부를 구비하고,
    상기 게이트 하이 전압은 상기 게이트 로우 전압보다 상대적으로 높은 전압 레벨을 갖고, 상기 게이트 미들 전압은 상기 게이트 하이 전압과 상기 게이트 로우 전압 사이의 전압 레벨을 갖으며,
    상기 클럭 펄스는 디세이블 기간에 상기 게이트 로우 전압을 유지하고, 인에이블 기간에 상기 게이트 미들 전압 및 상기 게이트 하이 전압을 유지하며,
    상기 인에이블 기간은 상기 게이트 미들 전압을 유지하는 제 1 기간과, 상기 게이트 하이 전압을 유지하는 제 2 기간으로 구분되며, 상기 제 1 기간은 상기 제 2 기간의 길이보다 긴 것을 특징으로 하는 액정 표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 게이트 미들 전압은
    상기 게이트 하이 전압의 절반에 대응하는 전압 레벨보다 크거나 같은 것을 특징으로 하는 액정 표시장치.
  6. 제 1 항에 있어서,
    상기 게이트 구동부는
    세트 노드의 논리 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 타이밍 제어부로부터 제공된 상기 클럭 펄스를 스캔 펄스로 출력하는 풀-업 스위칭 소자를 구비한 것을 특징으로 하는 액정 표시장치.
  7. 전압 레벨이 서로 다른 게이트 하이 전압, 게이트 미들 전압, 및 게이트 로우 전압으로 구분되어 출력되는 클럭 펄스와, 데이터 제어 신호를 출력하는 단계와;
    상기 클럭 펄스에 응답하여 다수의 게이트 라인을 구동하는 단계를 포함하고,
    상기 게이트 하이 전압은 상기 게이트 로우 전압보다 상대적으로 높은 전압 레벨을 갖고, 상기 게이트 미들 전압은 상기 게이트 하이 전압과 상기 게이트 로우 전압 사이의 전압 레벨을 갖으며,
    상기 클럭 펄스는 디세이블 기간에 상기 게이트 로우 전압을 유지하고, 인에이블 기간에 상기 게이트 미들 전압 및 상기 게이트 하이 전압을 유지하며,
    상기 인에이블 기간은 상기 게이트 미들 전압을 유지하는 제 1 기간과, 상기 게이트 하이 전압을 유지하는 제 2 기간으로 구분되며, 상기 제 1 기간은 상기 제 2 기간의 길이보다 길거나 같은 것을 특징으로 하는 액정 표시장치의 구동방법.
  8. 삭제
  9. 삭제
  10. 제 7 항에 있어서,
    상기 게이트 미들 전압은
    상기 게이트 하이 전압의 절반에 대응하는 전압 레벨보다 크거나 같은 것을 특징으로 하는 액정 표시장치의 구동방법.
KR1020100069828A 2010-07-20 2010-07-20 액정 표시장치 및 그 구동방법 KR101686102B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100069828A KR101686102B1 (ko) 2010-07-20 2010-07-20 액정 표시장치 및 그 구동방법
US13/185,806 US9001018B2 (en) 2010-07-20 2011-07-19 Liquid crystal display device for reducing power consumption and method of driving the same
CN201110204239.7A CN102338947B (zh) 2010-07-20 2011-07-20 液晶显示器及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100069828A KR101686102B1 (ko) 2010-07-20 2010-07-20 액정 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20120008761A KR20120008761A (ko) 2012-02-01
KR101686102B1 true KR101686102B1 (ko) 2016-12-29

Family

ID=45493206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100069828A KR101686102B1 (ko) 2010-07-20 2010-07-20 액정 표시장치 및 그 구동방법

Country Status (3)

Country Link
US (1) US9001018B2 (ko)
KR (1) KR101686102B1 (ko)
CN (1) CN102338947B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
US8860652B2 (en) * 2012-08-23 2014-10-14 Innocom Technology (Shenzhen) Co., Ltd. Shift registers, display panels, display devices, and electronic devices
KR20140036729A (ko) * 2012-09-18 2014-03-26 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102025858B1 (ko) * 2012-10-17 2019-09-27 삼성디스플레이 주식회사 표시 장치
CN102998560B (zh) * 2012-11-22 2015-01-21 福州瑞芯微电子有限公司 一种高速adc接口与gpio接口相互测试的方法
KR102043165B1 (ko) * 2013-01-30 2019-11-12 삼성디스플레이 주식회사 표시 장치
US9466252B2 (en) * 2013-09-10 2016-10-11 Innolux Corporation Partial scanning gate driver and liquid crystal display using the same
CN107003581B (zh) * 2014-11-21 2020-11-13 夏普株式会社 有源矩阵基板及显示面板
KR102296784B1 (ko) * 2014-12-30 2021-09-01 엘지디스플레이 주식회사 쉬프트 레지스터, 이를 이용한 표시장치 및 그 구동방법
KR102281237B1 (ko) 2015-02-13 2021-07-26 삼성디스플레이 주식회사 게이트 회로, 게이트 회로의 구동방법 및 이를 이용한 표시장치
KR20160103616A (ko) * 2015-02-24 2016-09-02 삼성디스플레이 주식회사 주사 구동부
CN104766577B (zh) * 2015-04-08 2017-06-06 合肥京东方光电科技有限公司 时序控制器及驱动控制方法、栅极驱动电路及方法
KR102360009B1 (ko) * 2015-05-04 2022-02-10 삼성디스플레이 주식회사 유리 기판, 유리 기판의 제조 방법, 및 유리 기판을 포함하는 표시 장치
CN105185412A (zh) * 2015-10-19 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107689217B (zh) * 2016-08-05 2020-08-07 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
KR102423863B1 (ko) * 2017-08-04 2022-07-21 엘지디스플레이 주식회사 게이트 구동부 및 이를 구비한 평판 표시 장치
CN111179872B (zh) * 2020-02-19 2021-08-20 福建华佳彩有限公司 一种像素驱动方法
CN116863874B (zh) * 2023-09-05 2023-11-03 惠科股份有限公司 扫描驱动电路、扫描驱动方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119560A1 (en) 2004-12-02 2006-06-08 Samsung Electronics Co., Ltd. Clock generating circuit and a display device having the same
US20090237391A1 (en) 2006-07-31 2009-09-24 Toshihiro Yanagi Display controller, display device, display system, and method for controlling display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350651B1 (ko) * 2000-11-22 2002-08-29 삼성전자 주식회사 멀티 프레임 반전 기능을 갖는 액정 표시 장치와 이의구동 장치 및 방법
KR101074417B1 (ko) * 2005-06-14 2011-10-18 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정표시장치
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101197222B1 (ko) 2005-10-19 2012-11-02 엘지디스플레이 주식회사 액정표시장치용 구동회로 및 그 구동방법
KR100893244B1 (ko) 2007-12-21 2009-04-17 엘지디스플레이 주식회사 액정표시장치의 구동 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119560A1 (en) 2004-12-02 2006-06-08 Samsung Electronics Co., Ltd. Clock generating circuit and a display device having the same
US20090237391A1 (en) 2006-07-31 2009-09-24 Toshihiro Yanagi Display controller, display device, display system, and method for controlling display device

Also Published As

Publication number Publication date
CN102338947B (zh) 2016-05-11
CN102338947A (zh) 2012-02-01
US20120019497A1 (en) 2012-01-26
KR20120008761A (ko) 2012-02-01
US9001018B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
KR101686102B1 (ko) 액정 표시장치 및 그 구동방법
US8494109B2 (en) Shift register
US8730143B2 (en) Liquid crystal display device and method for driving the same
EP2043083B1 (en) Liquid crystal display
KR101542509B1 (ko) 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
US20120242630A1 (en) Shift register
US8624819B2 (en) Driving circuit of liquid crystal display
JP2005181969A (ja) 液晶表示装置のゲート駆動装置及び方法
KR20100048103A (ko) 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치
KR102268519B1 (ko) 두얼 출력 gip 구조
JPWO2009084280A1 (ja) 表示駆動回路、表示装置及び表示駆動方法
KR20090113079A (ko) 액정표시장치의 구동회로
KR101485583B1 (ko) 표시 장치 및 그 구동 방법
US9117512B2 (en) Gate shift register and flat panel display using the same
KR20140043203A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102034057B1 (ko) 평판 표시 장치
KR101926522B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR101408260B1 (ko) 액정표시장치의 게이트 구동 회로
KR20150030533A (ko) 디스플레이 장치와 이의 구동 방법
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR102000055B1 (ko) 쉬프트 레지스터 및 그의 구동 방법
KR102056278B1 (ko) 액정 디스플레이 장치
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR102203775B1 (ko) 쉬프트 레지스터
KR102274434B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 4