KR101408260B1 - 액정표시장치의 게이트 구동 회로 - Google Patents

액정표시장치의 게이트 구동 회로 Download PDF

Info

Publication number
KR101408260B1
KR101408260B1 KR1020080038958A KR20080038958A KR101408260B1 KR 101408260 B1 KR101408260 B1 KR 101408260B1 KR 1020080038958 A KR1020080038958 A KR 1020080038958A KR 20080038958 A KR20080038958 A KR 20080038958A KR 101408260 B1 KR101408260 B1 KR 101408260B1
Authority
KR
South Korea
Prior art keywords
gate
transistor
signal
terminal
liquid crystal
Prior art date
Application number
KR1020080038958A
Other languages
English (en)
Other versions
KR20090113080A (ko
Inventor
신홍재
김진호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080038958A priority Critical patent/KR101408260B1/ko
Priority to US12/318,301 priority patent/US8248352B2/en
Priority to CN2008101859341A priority patent/CN101567172B/zh
Publication of KR20090113080A publication Critical patent/KR20090113080A/ko
Priority to US13/558,025 priority patent/US8624819B2/en
Application granted granted Critical
Publication of KR101408260B1 publication Critical patent/KR101408260B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Abstract

본 발명은 액정표시장치에서 게이트신호를 방전할 때 충전용 트랜지스터를 이용하여 방전속도를 향상시키는 기술에 관한 것이다. 이러한 본 발명은 순차적으로 구동하면서 액정패널의 각 게이트라인에 게이트신호를 출력하고, 그 게이트신호를 방전시킬 때 충전용 트랜지스터(TPU) 및 방전용 트랜지스터(TPD) 모두를 통해 방전시키는 일련의 게이트 구동기(GD21∼GD2n)를 포함하여 구성하는 것에 의해 달성된다. 이렇게 함으로써, 게이트신호의 급속방전이 가능하게 되어 게이트 구동기의 동작 속도가 향상된다.
게이트 구동기, 게이트신호

Description

액정표시장치의 게이트 구동 회로{GATE DRIVE CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치의 구동기술에 관한 것으로, 특히 게이트 구동부의 동작속도를 향상시키는데 적당하도록 한 액정표시장치의 게이트 구동 회로에 관한 것이다.
최근, 정보기술(IT)의 발달에 따라 평판표시 장치는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있으며, 향후 보다 향상된 경쟁력을 확보하기 위해 저소비전력화, 박형화, 경량화, 고화질화 등이 요구되고 있다. 평판표시장치의 대표적인 표시장치인 액정표시장치(LCD: Liquid Crystal Display)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점이 있어 티브이 수신기와 각종 휴대단말의 표시장치에 널리 적용되고 있다.
이와 같은 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정화소들에 화상정보를 개별적으로 공급하여, 그 액정화소들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다. 따라서, 액정 표시장치는 화상을 구현하는 최소 단위인 액정화소들이 액티브 매트릭스 형태로 배열되는 액정 패널과, 상 기 액정 패널을 구동하기 위한 구동부를 구비한다. 그리고, 상기 액정표시장치는 스스로 발광하지 못하기 때문에 액정표시장치에 광을 공급하는 백라이트 유닛이 구비된다. 상기 구동부는 타이밍 콘트롤러를 비롯하여 데이터 구동부와 게이트 구동부를 구비한다.
도 1은 종래 기술에 의한 액정표시장치의 구동 블록도로서 이에 도시한 바와 같이, 게이트 구동부(12) 및 데이터 구동부(13)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 타이밍 콘트롤러(11)와; 상기 게이트 제어신호(GDC)에 응답하여 액정 패널(14)의 각 게이트라인(GL0∼GLn)에 게이트신호를 공급하는 게이트 구동부(12)와; 상기 데이터 제어신호(DDC)에 응답하여 상기 액정 패널(14)의 각 데이터라인(DL1∼DLm)에 화소신호를 공급하는 데이터 구동부(13)와; 상기 게이트신호와 화소신호에 의해 구동되는 액정셀들을 매트릭스 형태로 구비하여 화상을 표시하는 액정패널(14)로 구성된 것으로, 이의 작용을 첨부한 도 2 내지 도 5를 참조하여 설명하면 다음과 같다.
타이밍 콘트롤러(11)는 시스템으로부터 공급되는 수직/수평 동기신호(Hsync/Vsync)와 클럭신호(CLK)를 이용하여 게이트 구동부(12)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(13)를 제어하기 위한 데이터 제어신호(DDC)를 출력한다. 이와 함께, 상기 타이밍 콘트롤러(11)는 상기 시스템으로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 이를 재정렬하여 상기 데이터 구동부(13)에 공급한다.
상기 게이트 제어신호(GDC)로서 게이트 스타트 펄스(GSP), 게이트 시프트 클럭신호(GSC), 게이트 아웃 인에이블신호(GOE) 등이 있고, 데이터 제어신호(DDC)로서 소스 스타트 펄스(SSP), 소스 시프트 클럭신호(SSC), 소스 아웃 인에이블신호(SOE), 극성신호(POL) 등이 있다.
게이트 구동부(12)는 상기 타이밍 콘트롤러(11)로부터 입력되는 게이트 제어신호(GDC)에 응답하여 게이트신호를 게이트라인(GL1∼GLn)에 순차적으로 공급하고, 이에 의해 수평라인 상의 해당 박막트랜지스터(TFT)들이 턴온된다. 이에 따라, 데이터라인(DL1∼DLm)을 통해 공급되는 화소신호들이 상기 박막트랜지스터(TFT)들을 통해 각각의 스토리지 캐패시터(CST)에 저장된다.
이에 대해 좀 더 상세히 설명하면, 상기 게이트 구동부(12)는 상기 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 시프트시켜 시프트 펄스를 발생한다. 그리고, 게이트 구동부(12)는 상기 시프트 클럭에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 온,오프구간(신호)으로 이루어진 게이트신호를 공급하게 된다. 이 경우 상기 게이트 구동부(12)는 상기 게이트 아웃 인에이블신호(GOE)에 응답하여 인에이블 기간에서만 게이트 온 신호를 공급하고, 그 외의 기간에서는 게이트 오프 신호(게이트 로우 신호)를 공급하게 된다.
데이터 구동부(13)는 상기 타이밍 콘트롤러(11)로부터 입력되는 데이터 제어신호(DDC)에 응답하여 상기 화소 데이터(RGB)를 계조값에 대응하는 아날로그의 화소신호(데이터신호 또는 데이터전압)로 변환하고, 이렇게 변환된 화소신호를 액정패 널(14)상의 데이터라인(DL1∼DLm)에 공급한다.
액정패널(14)은 매트릭스 형태로 배열된 다수의 액정셀(CLC)들과, 데이터라인(DL1∼DLm)과 게이트라인(GL1∼GLn)의 교차부마다 형성되어 상기 각 액정셀(CLC)들 각각에 접속된 박막 트랜지스터(TFT)를 구비한다. 상기 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트신호가 공급되는 경우 턴온되어 상기 데이터라인(DL)을 통해 공급되는 화소신호를 액정셀(CLC)에 공급한다. 그리고, 상기 박막 트랜지스터(TFT)는 상기 게이트라인(GL)을 통해 게이트 오프 신호가 공급될 때 턴오프되어 액정셀(CLC)에 충전된 화소 신호가 유지되게 한다.
상기 액정셀(CLC)은 액정을 사이에 두고 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 상기 액정셀(CLC)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(CST)를 더 구비한다. 상기 스토리지 캐패시터(CST)는 화소 전극과 이전단 게이트라인의 사이에 형성된다. 이러한 액정셀(CLC)은 상기 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변되고, 이에 따라 광투과율이 조절되어 계조가 구현된다.
상기 게이트 구동부(12)는 도 2에서와 같이 시프트레지스터 방식으로 구동하는 일련의 게이트 구동기(GD11∼GD1n)를 구비하고, 상기 타이밍 콘트롤러(11)로부터 공급되는 클럭신호(CLK1∼CLK4)에 동기하여 도 3과 같은 타이밍으로 게이트신 호(VGOUT[1]∼VGOUT[N])를 출력한다. 이렇게 출력되는 게이트신호(VGOUT[1]∼VGOUT[N])에 의하여 상기 액정패널(14)상의 게이트라인(GL1∼GLn)이 구동된다. 이와 같은 게이트신호(VGOUT[1]∼VGOUT[N]) 발생 동작은 프레임 단위로 반복된다.
도 4는 상기 게이트 구동기(GD11∼GD1n)의 상세 회로도로서 이에 도시한 바와 같이, 세트신호와 리세트신호에 따라 두 출력단자(Q),(QB)에 상반된 로직의 신호를 출력하는 RS 플립플롭(FF1)과; 클럭신호(CLK)의 단자와 접지단자 사이에 직렬로 접속되고 게이트가 상기 RS 플립플롭(FF1)의 출력단자(Q), 반전출력단자(QB)에 각기 접속되어 드레인, 소스 공통접속점에서 게이트신호(G[N])를 발생하는 충전용 트랜지스터(TPU) 및 방전용 트랜지스터(TPD)로 구성된 것으로, 이의 작용을 도 5의 타이밍도를 참조하여 설명하면 다음과 같다.
t1 구간에서 RS 플립플롭(FF21)의 세트단자(S)에 이전단의 게이트신호(G[N-1])가 '하이'로 입력되어 이의 출력단자(Q)에 중간 레벨의 전압(VM)이 출력되고, 이에 의해 버퍼 역할을 하는 큰 사이즈의 충전용 트랜지스터(TPU)가 턴온 상태로 된다. 상기 중간 레벨의 전압(VM)은 공급전압에서 입력단 트랜지스터의 문턱전압을 감산한 전압(VDD-VTH)이다. 이때, 상기 RS 플립플롭(FF1)의 리세트단자(R)에 다음단의 게이트신호(G[N+1])가 '로우'로 입력되어 반전출력단자(QB)에 '로우' 신호가 출력되고, 이에 의해 작은 사이즈의 방전용 트랜지스터(TPD)가 턴오프 상태로 된다.
이후, t2 구간에서 클럭신호(CLK=CLK[1])가 '하이'로 입력된다. 이에 따라, 상기 충전용 트랜지스터(TPU)의 게이트와 드레인 사이의 기생캐패시턴스(Cgd)의 커플링 현상으로 인하여 출력단자(Q)의 전압이 상기 중간 레벨의 전압(VM)과 클럭신호(CLK)의 전압(VGH)이 더해진 보다 높은 레벨의 전압(VH)으로 부트스트래핑(bootstrapping)된다. 따라서, 상기 t2 구간에서 해당 게이트 구동기의 게이트신호(G[N])가 상기 클럭신호(CLK)의 전압 레벨(VGH)로 출력된다. 이렇게 출력되는 상기 게이트신호(G[N])는 상기 액정패널(14)의 해당 게이트라인에 공급된다.
이후, t3 구간에서 상기 클럭신호(CLK=CLK[1])가 '로우' 레벨의 전압(VGL)으로 하강되고, 다음 단의 게이트 구동기에 공급되는 클럭신호(CLK=CLK[2])가 '하이' 레벨의 전압으로 상승된다. 이때, 상기 RS 플립플롭(FF1)의 세트단자(S)에 이전단의 게이트신호(G[N-1])가 '로우'로 입력된다. 따라서, 상기 충전용 트랜지스터(TPU)가 턴오프된다.
이때, 상기 RS 플립플롭(FF1)의 리세트단자(R)에 다음 단의 게이트신호(G[N+1])가 '하이'로 입력되어 반전출력단자(QB)에 '하이' 신호가 출력되고, 이에 의해 작은 사이즈의 방전용 트랜지스터(TPD)가 턴온 상태로 된다. 이에 따라, 상기 방전용 트랜지스터(TPD)를 통해 상기 게이트신호(G[N])의 방전동작이 이루어져 해당 게이트라인의 전위가 '로우' 레벨로 천이된다.
그런데, 상기 게이트 구동부(12)를 구성하는 일련의 게이트 구동기(GD11∼GD1n)의 구성요소인 충전용 트랜지스터(TPU) 및 방전용 트랜지스터(TPD)는 a-Si:H TFT로 설계되어 있어 이들의 이동도(Mobility)가 매우 낮다.
이에 따라, 종래 액정표시장치의 게이트 구동회로의 충전용 트랜지스터 및 방전용 트랜지스터의 채널폭이 각각 1000μm 이상으로 요구되지만, 현실적으로 고해상도 및 대면적의 TFT LCD 구동을 위해 게이트 구동회로의 설치 공간이 극히 제한되어 있어 그 채널폭을 구현하는데 어려움이 있었다. 이로 인하여, 종래의 액정표시장치에서는 라인 타임(Line Time) 내에 게이트라인을 충전하거나 방전할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 게이트 구동부의 구성요소인 충전용 트랜지스터 및 방전용 트랜지스터 모두를 이용하여 방전 기능을 수행하여, 그 충전용 트랜지스터 및 방전용 트랜지스터의 채널폭을 넓히지 않고도 동작속도를 향상시킬 수 있도록 하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 일련의 게이트 구동기에서 액정패널의 게이트라인에 게이트신호를 출력한 후 방전용 트랜지스터를 통해 게이트신호를 방전할 때 충전용 트랜지스터를 통해서도 방전동작이 이루어지도록 하여 급속 방전이 가능하도록 하는 것을 특징으로 한다.
게이트 구동부가 상기 일련의 게이트 구동기를 포함하여 구성되고, 이 게이트 구동부가 패널에 내장되는 것을 특징으로 한다.
본 발명은 액정표시장치의 게이트 구동부에서 액정패널의 게이트라인에 게이트신호를 출력한 후 방전용 트랜지스터를 통해 게이트신호를 방전할 때 충전용 트랜지스터를 통해서도 방전동작이 이루어지도록 함으로써, 급속 방전이 가능하게 되어 게이트 구동기의 동작 속도가 향상되는 효과가 있다.
이로 인하여, 고속 동작을 필요로 하는 고해상도 대면적의 게이트 구동기 개발에 기여할 수 있는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 6은 본 발명에 의한 액정표시장치의 게이트 구동 회로도로서 이에 도시한 바와 같이, 클럭신호(CLK1∼CLK4)에 동기하여 순차적으로 구동하면서 액정패널의 각 게이트라인에 게이트신호(VGOUT[1]∼VGOUT[N])를 출력하는 일련의 게이트 구동기(GD21∼GD2n)를 구비하되, 방전구간에서 상기 각 게이트 구동기(GD21∼GD2n)의 충전용 트랜지스터 및 방전용 트랜지스터 모두를 통해 게이트신호를 방전하도록 구성한다.
도 7은 본 발명에 의한 상기 각 게이트 구동기(GD21∼GD2n)의 상세 회로도로서 이에 도시한 바와 같이, 세트신호와 리세트신호에 따라 두 출력단자(Q),(QB)에 상반된 로직의 신호를 출력하는 RS 플립플롭(FF1)과; 상기 RS 플립플롭(FF1)의 반전출력단자(QB)에서 출력되는 신호와 다음 단 게이트신호(G[N+1])를 오아연산하는 오아게이트(OR1)와; 충전구간에서 상기 RS 플립플롭(FF1)의 출력단자(Q)에서 출력되는 신호와 클럭신호에 의해 액정패널의 해당 게이트라인에 게이트신호(G[N])를 출력하고, 방전구간에서도 턴온 상태를 유지하여 그 게이트신호(G[N])를 방전시키는 충전용 트랜지스터(TPU)와; 방전구간에서 상기 오아게이트(OR1)의 출력신호에 의해 턴온되어 상기 게이트신호(G[N])를 방전시키는 방전용 트랜지스터(TPD)로 구성한다.
이와 같이 구성한 본 발명의 작용을 첨부한 도 8 내지 도 12를 참조하여 상세히 설명하면 다음과 같다.
본 발명에서는 도 6에서와 같이, 클럭신호(CLK1∼CLK4)에 동기하여 시프트 레지스터와 같이 구동하면서 액정패널의 각 게이트라인에 게이트신호(VGOUT[1]∼VGOUT[N])를 출력하는 일련의 게이트 구동기(GD21∼GD2n)를 구현함에 있어서, 방전구간에서 상기 각 게이트 구동기(GD21∼GD2n)의 충전용 트랜지스터 및 방전용 트랜지스터 모두를 통해 게이트신호를 방전하여 급속방전이 가능하도록 하였다.
이를 위해 상기 게이트 구동기(GD21∼GD2n)를 도 7에서와 같이 구현한 것으로, 이의 작용을 도 8의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, t1 구간에서 RS 플립플롭(FF1)의 세트단자(S)에 이전 단의 게이트신호(G[N-1])가 '하이'로 입력되어 이의 출력단자(Q)에 중간 레벨의 전압(VM)이 출력되고, 이에 의해 큰 사이즈의 충전용 트랜지스터(TPU)가 턴온 상태로 된다. 하지만 아직 클럭신호(CLK=CLK[1])가 '로우'로 입력되고 있어 게이트신호(G[N])가 '로우' 레벨의 전압(VGL)으로 출력된다. 상기 중간 레벨의 전압(VM)은 공급전압에서 입력단 트랜지스터의 문턱전압을 감산한 전압(VDD-VTH)이다.
이때, 상기 RS 플립플롭(FF21)의 리세트단자(R)에 리세트신호(RESET)가 '로우'로 입력되어 이의 반전출력단자(QB)에 '로우' 신호가 출력되고, 다음 단의 게이트신호(G[N+1])가 '로우'로 출력되고 있으므로 오아게이트(OR1)의 출력단자(Gd)에 '로우' 신호가 출력되어 작은 사이즈의 방전용 트랜지스터(TPD)가 턴오프 상태가 된다.
이후, t2 구간에서 상기 클럭신호(CLK)가 '하이'로 입력된다. 이에 따라, 상기 충전용 트랜지스터(TPU)의 게이트와 드레인 사이의 기생캐패시턴스(Cgd)의 커플링 현상으로 인하여 출력단자(Q)의 전압이 상기 중간 레벨의 전압(VM)과 클럭신호(CLK)의 전압(VGH)이 더해진 보다 높은 레벨의 전압(VH)으로 부트스트래핑(bootstrapping)된다. 따라서, 상기 t2 구간에서 해당 게이트 구동기로부터 게이트신호(G[N])가 상기 클럭신호(CLK)의 전압 레벨(VGH)로 출력된다.
이후, t3 구간에서 상기 클럭신호(CLK)가 '로우' 레벨의 전압(VGL)으로 하강되고, 상기 기생캐패시턴스(Cgd)의 커플링 현상으로 인하여 상기 충전용 트랜지스터(TPU)의 게이트에 공급되는 전압이 상기 중간 레벨의 전압(VM)으로 하강되어 그 레벨을 유지하게 된다.
따라서, 이때 상기 충전용 트랜지스터(TPUD)가 턴온 상태를 유지하게 되고, 이로 인하여 그 충전용 트랜지스터(TPUD)를 통해 상기 게이트신호(G[N])가 '로우' 레벨의 전압(VGL)으로 방전된다.
이와 동시에 클럭신호(CLK[2])가 공급되는 다음 단 게이트 구동기에서 게이트신호(G[N+1])가 '하이'로 출력되고, 이에 의해 상기 오아게이트(OR1)의 출력단자(Gd)에 '하이'가 출력된다. 이에 따라, 상기 방전용 트랜지스터(TPD)도 턴온되므로 이를 통해서도 상기 게이트신호(G[N])의 방전동작이 이루어진다.
이와 같이 방전구간(t3)에서 충전용 트랜지스터(TPU)와 방전용 트랜지스터(TPD)를 통해 동시에 상기 게이트신호(G[N])의 방전동작이 이루어지므로 통상의 경우와 같이 하나의 방전용 트랜지스터(TPD)를 통해 방전동작이 이루어지는 것에 비하여 방전동작이 신속하게 진행되어 상기 게이트신호(G[N])의 하강시간(Falling Time)이 그만큼 단축된다.
이후, t4 구간에서 상기 RS 플립플롭(FF1)의 리세트단자(R)에 두 번째 단의 게이트 구동기로부터 게이트신호(G[N+2])가 '하이'로 입력된다. 이에 따라, 상기 RS 플립플롭(FF1)의 출력단자(Q)에 '로우' 신호가 출력되어 상기 충전용 트랜지스터(TPU)가 턴오프되지만, 반전출력단자(QB)에는 계속해서 '하이' 신호가 출력되므로 이에 의해 상기 오아게이트(OR1)에서 계속 '하이'가 출력된다. 따라서, 상기 방전용 트랜지스터(TPD)가 계속 턴온상태로 유지되어 상기 게이트신호(G[N])의 방전동작이 계속 이루어진다.
한편, 도 9는 상기 도 7의 게이트 구동기의 구현예를 보인 상세 회로도로서 이에 도시한 바와 같이, 트랜지스터(T1-T7)로 구성된 RS 플립플롭(FF1)과; 트랜지스터(T8-T15)로 구성된 오아게이트(OR1)와; 충전용 트랜지스터(TPU) 및 방전용 트랜지스터(TPD)로 구성된 게이트신호 출력부(71)로 구성하였다.
상기 RS 플립플롭(FF1)에 있어서, 상기 도 7에서 이전 단의 게이트신호(G[N-1])에 해당되는 시작신호(VST)가 '하이'로 입력될 때 트랜지스터(T1)가 턴온되어 출력단자(Q)에 '하이' 신호가 출력된다. 이후, 상기 리세트신호(RESET)가 '하이'로 입 력될 때에는 트랜지스터(T3)가 턴온되어 상기 출력단자(Q)의 신호가 그 트랜지스터(T3)를 통해 접지단자로 뮤팅되므로 그 출력단자(Q)가 '로우' 상태로 된다. 이때, 출력단자(Q)에서 출력되는 '로우' 신호에 의해 트랜지스터(T5)가 턴오프되므로, 다이오드형 트랜지스터(T4)를 통해 트랜지스터(T6)의 게이트에 '하이' 신호가 공급되어 그 트랜지스터(T6)가 턴온된다. 이때, 상기 시작신호(VST)가 '로우'로 입력되어 트랜지스터(T7)가 턴오프된다. 이에 따라, 상기 트랜지스터(T6)를 통해 반전출력단자(QB)에 '하이'신호가 출력된다.
상기 오아게이트(OR1)에 있어서, 상기 RS 플립플롭(FF1)의 반전출력단자(QB)의 출력신호가 '하이'로 입력되어 트랜지스터(T9)가 턴온되거나, 다음 단의 게이트신호(G[N+1])가 '하이'로 입력되어 트랜지스터(T10)가 턴온되면 이에 의해 트랜지스터(T12),(T15)가 턴오프된다. 이때, 다이오드형 트랜지스터(T11)를 통해 트랜지스터(T13)의 게이트에 '하이' 신호가 공급되어 그 트랜지스터(T13)가 턴온된다. 이에 따라, 상기 트랜지스터(T13)를 통해 출력단자(Gd)에 '하이' 신호가 출력된다.
게이트신호 출력부(71)는 상기 도 7에서와 동일하게 동작한다. 즉, 충전모드에서 상기 RS 플립플롭(FF1)의 출력단자(QB)의 신호에 의해 충전용 트랜지스터(TPU)가 턴온되어 액정패널의 해당 게이트라인에 게이트신호(G[N])를 출력한다. 방전모드에서 상기 오아게이트(OR1)의 출력신호에 의해 방전용 트랜지스터(TPD)가 턴온되어 상기 게이트신호(G[N])가 그 방전용 트랜지스터(TPD)를 통해 방전되는데, 이때 상기 충전용 트랜지스터(TPU)도 턴온 상태를 유지하여 이를 통해서도 방전 동작이 이루어진다.
한편, 도 10은 상기 도 7의 게이트 구동기의 다른 구현예를 보인 상세 회로도로서, 트랜지스터(T1-T5)로 구성된 RS 플립플롭(FF1)과; 트랜지스터(T6-T10)로 구성된 오아게이트(OR1)와; 충전용 트랜지스터(TPUD) 및 방전용 트랜지스터(TPD)로 구성된 게이트신호 출력부(71)로 구성하였다. 도 10을 상기 도 9와 비교해 볼 때 상기 RS 플립플롭(FF1) 및 오아게이트(OR1)의 구성을 간단하게 구성한 것이 다른 점이고, 전류 소비량이 적은 것이 다른 점이다.
상기 RS 플립플롭(FF1)에 있어서, 상기 도 7에서 이전 단의 게이트신호(G[N-1])에 해당되는 시작신호(VST)가 '하이'로 입력될 때, 트랜지스터(T1)가 턴온되어 출력단자(Q)에 '하이' 신호가 출력된다. 이후, 상기 리세트신호(RESET)가 '하이'로 입력될 때에는 트랜지스터(T3)가 턴온되어 상기 출력단자(Q)의 신호가 그 트랜지스터(T3)를 통해 접지단자로 뮤팅되므로 그 출력단자(Q)가 '로우' 상태로 된다. 이때, 출력단자(Q)에서 출력되는 '로우' 신호에 의해 트랜지스터(T5)가 턴오프되므로, 다이오드형 트랜지스터(T4)를 통해 반전출력단자(QB)에 '하이'신호가 출력된다.
상기 오아게이트(OR1)에 있어서, 상기 RS 플립플롭(FF1)의 반전출력단자(QB)의 출력신호가 '하이'로 입력되어 트랜지스터(T7)가 턴온되거나, 다음 단의 게이트신호(G[N+1])가 '하이'로 입력되어 트랜지스터(T8)가 턴온되면 이에 의해 트랜지스터(T10)가 턴오프된다. 이때, 다이오드형 트랜지스터(T9)를 통해 출력단자(Gd)에 ' 하이' 신호가 출력된다.
게이트신호 출력부(71)는 상기 도 7 및 도 9에서와 동일하게 동작한다.
도 11은 상기와 같이 동작하는 게이트 구동기(GD21∼GD2n)의 동작 시뮬레이션 결과를 나타낸 것으로, 각 출력단자(Q node),(QB node),(Gd node)의 전압이 상기 도 8의 타이밍에서와 같이 나타나고 이에 의해 방전구간에서 게이트신호(VGOUT[N])가 신속히 방전되는 것을 알 수 있다.
도 12는 상기와 같이 동작하는 게이트 구동기(GD21∼GD2n)의 출력 특성에 대한 시뮬레이션 결과를 나타낸 것으로, 종래 게이트 구동기에서 출력되는 게이트신호(G1)를 본 발명에 의한 게이트 구동기에서 출력되는 게이트신호(G2)와 비교해 볼 때 하강시간(Falling time)이 월등히 짧아진 것을 알 수 있다.
도 1은 종래 기술에 의한 액정표시장치의 구동 블록도.
도 2는 도 1에서 게이트 구동부의 상세 블록도.
도 3은 도 2에서 각부의 파형도.
도 4는 도 2에서 게이트 구동기의 회로도.
도 5는 도 4의 각부에서 출력되는 신호의 타이밍도.
도 6은 본 발명에 의한 게이트 구동 회로의 블록도.
도 7은 도 6에서 게이트 구동기의 회로도.
도 8은 도 7의 각부에서 출력되는 신호의 파형도.
도 9는 도 7의 게이트 구동기의 구현예를 보인 상세 회로도.
도 10은 도 7의 게이트 구동기의 다른 구현예를 보인 상세 회로도.
도 11은 본 발명에 의한 게이트 구동회로에 대한 시뮬레이션 결과를 나타낸 파형도.
도 12는 본 발명에 게이트 구동기의 출력신호의 비교 파형도.
***도면의 주요 부분에 대한 부호의 설명***
GD21-GD2n : 게이트 구동기 FF1 : RS 플립플롭
OR1 : 오아게이트 71 : 게이트신호 출력부

Claims (8)

  1. 입력 클럭신호에 동기하여 순차적으로 구동하면서 액정패널의 각 게이트라인에 게이트신호를 출력하는 충전용 트랜지스터 및 방전용 트랜지스터와, 세트신호와 리세트신호에 따라 출력신호와 반전출력신호를 출력하는 RS 플립플롭을 포함하며, 상기 게이트신호의 방전시, 상기 충전용 트랜지스터 및 방전용 트랜지스터 모두를 통해 방전시키는 복수의 게이트 구동기로 이루어지고,
    상기 충전용 트랜지스터는,
    방전구간에서 상기 RS 플립플롭에서 출력되는 중간 레벨의 전압에 의해 턴온되어 방전기능을 수행하는 것을 특징으로 하는 액정표시장치의 게이트 구동 회로.
  2. 제1항에 있어서,
    상기 게이트 구동기는,
    상기 RS 플립플롭의 반전출력신호와 다음 단 게이트신호를 OR 연산하는 OR 게이트를 포함하고,
    상기 충전용 트랜지스터는, 충전구간에서 상기 RS 플립플롭의 출력신호와 클럭신호에 의해 액정패널의 해당 게이트라인에 게이트신호를 출력하고, 방전구간에서도 턴온 상태를 유지하여 그 게이트신호를 방전시키며,
    상기 방전용 트랜지스터는, 방전구간에서 상기 OR 게이트의 출력신호에 의해 턴온되어 상기 게이트신호를 방전시키는 것
    을 특징으로 하는 액정표시장치의 게이트 구동 회로.
  3. 삭제
  4. 제1항에 있어서,
    중간 레벨의 전압은 공급전압에서 입력단 트랜지스터의 문턱전압을 감산한 전압인 것을 특징으로 하는 액정표시장치의 게이트 구동 회로.
  5. 제1항에 있어서,
    상기 RS 플립플롭은,
    전원단자(VGH)가 트랜지스터(T1)를 통해 출력단자(Q)에 접속되고, 그 접속점이 병렬접속된 트랜지스터(T2),(T3)를 각기 통해 접지단자에 접속되며, 상기 전원단자(VGH)가 다이오드형 트랜지스터(T4)를 통해 트랜지스터(T6)의 게이트에 접속되어 그 접속점이 게이트가 상기 출력단자(Q)에 접속된 트랜지스터(T5)를 통해 접지단자에 접속되고, 상기 전원단자(VGH)가 상기 트랜지스터(T6)를 통해 반전출력단자(QB) 및 상기 트랜지스터(T2)의 게이트에 접속됨과 아울러 그 접속점이 트랜지스터(T7)를 통해 접지단자에 접속되며, 시작신호단자(VST)가 상기 트랜지스터(T1),(T7)의 게이트에 접속되고, 리세트단자(RESET)가 상기 트랜지스터(T3)의 게이트에 접속되어 구성된 것을 특징으로 하는 액정표시장치의 게이트 구동 회로.
  6. 제2항에 있어서,
    상기 RS 플립플롭은, 전원단자(VGH)가 트랜지스터(T1)를 통해 출력단자(Q) 및 트랜지스터(T5)의 게이트에 공통접속되고, 그 접속점이 병렬접속된 트랜지스터(T2),(T3)를 각기 통해 접지단자에 접속되며, 상기 전원단자(VGH)가 다이오드형 트랜지스터(T4)를 통해 반전출력단자(QB) 및 상기 트랜지스터(T2)의 게이트에 접속되어 그 접속점이 상기 트랜지스터(T5)를 통해 접지단자에 접속되고, 시작신호단자(VST)가 상기 트랜지스터(T1)의 게이트에 접속되고, 리세트단자(RESET)가 상기 트랜지스터(T3)의 게이트에 접속되어 구성된 것을 특징으로 하는 액정표시장치의 게이트 구동 회로.
  7. 제2항에 있어서,
    상기 OR 게이트는,
    전원단자(VGH)가 게이트가 출력단자(Q)에 접속된 트랜지스터(T8)를 통해 트랜지스터(T12),(T15)의 게이트에 공통접속됨과 아울러 그 접속점이 게이트가 반전출력단자(QB)와 다음단 게이트 단자(G[N+1])에 각기 접속된 트랜지스터(T9),(T10)를 각기 통해 접지단자에 접속되고, 상기 전원단자(VGH)가 다이오드형 트랜지스터(T11)를 통해 트랜지스터(T13)의 게이트에 접속되어 그 접속점이 상기 트랜지스터(T12)를 통해 접지단자에 접속되며, 상기 전원단자(VGH)가 상기 트랜지스터(T13)를 통해 출력단자(Gd)에 접속되고 그 접속점이 상기 트랜지스터(T15)를 통해 접지단자에 접속되어 구성된 것을 특징으로 하는 액정표시장치의 게이트 구동 회로.
  8. 제2항에 있어서,
    상기 OR 게이트는,
    전원단자(VGH)가 게이트가 출력단자(Q)에 접속된 트랜지스터(T6)를 통해 트랜지스터(T10)의 게이트에 접속됨과 아울러 그 접속점이 게이트가 반전출력단자(QB)와 다음단 게이트 단자(G[N+1])에 각기 접속된 트랜지스터(T7),(T8)를 각기 통해 접지단자에 접속되고, 상기 전원단자(VGH)가 다이오드형 트랜지스터(T9)를 통해 출력단자(Gd)에 접속되고 그 접속점이 상기 트랜지스터(T10)를 통해 접지단자에 접속되어 구성된 것을 특징으로 하는 액정표시장치의 게이트 구동 회로.
KR1020080038958A 2008-04-25 2008-04-25 액정표시장치의 게이트 구동 회로 KR101408260B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080038958A KR101408260B1 (ko) 2008-04-25 2008-04-25 액정표시장치의 게이트 구동 회로
US12/318,301 US8248352B2 (en) 2008-04-25 2008-12-24 Driving circuit of liquid crystal display
CN2008101859341A CN101567172B (zh) 2008-04-25 2008-12-25 液晶显示器的驱动电路
US13/558,025 US8624819B2 (en) 2008-04-25 2012-07-25 Driving circuit of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038958A KR101408260B1 (ko) 2008-04-25 2008-04-25 액정표시장치의 게이트 구동 회로

Publications (2)

Publication Number Publication Date
KR20090113080A KR20090113080A (ko) 2009-10-29
KR101408260B1 true KR101408260B1 (ko) 2014-06-18

Family

ID=41554203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038958A KR101408260B1 (ko) 2008-04-25 2008-04-25 액정표시장치의 게이트 구동 회로

Country Status (1)

Country Link
KR (1) KR101408260B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839896B2 (ja) 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
KR20130055253A (ko) 2011-11-18 2013-05-28 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
KR102055383B1 (ko) 2013-08-22 2019-12-13 삼성디스플레이 주식회사 화소 회로 및 이를 이용한 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050174299A1 (en) * 2004-02-09 2005-08-11 Samsung Sdi Co., Ltd. Dual type flat panel display device
US20060279511A1 (en) * 2005-06-13 2006-12-14 Samsung Electronics Co., Ltd. Shift register and a display device including the shift register
WO2007088986A1 (en) * 2006-01-31 2007-08-09 Sharp Kabushiki Kaisha A drive circuit, a display device provided with the same
US20080048709A1 (en) * 2006-07-28 2008-02-28 Hong Woo Lee Module and method for detecting defect of thin film transistor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050174299A1 (en) * 2004-02-09 2005-08-11 Samsung Sdi Co., Ltd. Dual type flat panel display device
US20060279511A1 (en) * 2005-06-13 2006-12-14 Samsung Electronics Co., Ltd. Shift register and a display device including the shift register
WO2007088986A1 (en) * 2006-01-31 2007-08-09 Sharp Kabushiki Kaisha A drive circuit, a display device provided with the same
US20080048709A1 (en) * 2006-07-28 2008-02-28 Hong Woo Lee Module and method for detecting defect of thin film transistor substrate

Also Published As

Publication number Publication date
KR20090113080A (ko) 2009-10-29

Similar Documents

Publication Publication Date Title
US7403185B2 (en) Liquid crystal display device and method of driving the same
KR101245944B1 (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
KR101686102B1 (ko) 액정 표시장치 및 그 구동방법
US7460114B2 (en) Display device and driving circuit for the same display method
US8624819B2 (en) Driving circuit of liquid crystal display
KR101366851B1 (ko) 액정표시장치
KR101408260B1 (ko) 액정표시장치의 게이트 구동 회로
KR20140036729A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR20080043515A (ko) 액정표시장치 및 그 구동방법
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
KR20090127771A (ko) 액정표시장치
KR102034057B1 (ko) 평판 표시 장치
KR20090059506A (ko) 액정표시장치의 구동회로
KR101958654B1 (ko) 도트 인버젼 액정표시장치
KR100922790B1 (ko) 액정 패널의 게이트 구동 장치
KR101560394B1 (ko) 액정표시장치 및 그 구동 방법
KR101529554B1 (ko) 액정표시장치
US20120313104A1 (en) Analog memory cell circuit for the ltps tft-lcd
KR101511546B1 (ko) 액정표시장치 및 그 구동방법
KR20040016029A (ko) 액정표시장치의 구동방법 및 구동장치
KR20080086060A (ko) 액정표시장치 및 이의 구동방법
JP2008070880A (ja) 表示装置及びそのストレージ駆動回路
KR101376655B1 (ko) 액정표시장치의 공통전압 공급 회로
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR100680057B1 (ko) 액정표시장치의 프리차징 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6