JP2008070880A - 表示装置及びそのストレージ駆動回路 - Google Patents

表示装置及びそのストレージ駆動回路 Download PDF

Info

Publication number
JP2008070880A
JP2008070880A JP2007238058A JP2007238058A JP2008070880A JP 2008070880 A JP2008070880 A JP 2008070880A JP 2007238058 A JP2007238058 A JP 2007238058A JP 2007238058 A JP2007238058 A JP 2007238058A JP 2008070880 A JP2008070880 A JP 2008070880A
Authority
JP
Japan
Prior art keywords
voltage
storage
switching
wiring
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007238058A
Other languages
English (en)
Other versions
JP2008070880A5 (ja
JP5244352B2 (ja
Inventor
Hakuun Ri
白 雲 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008070880A publication Critical patent/JP2008070880A/ja
Publication of JP2008070880A5 publication Critical patent/JP2008070880A5/ja
Application granted granted Critical
Publication of JP5244352B2 publication Critical patent/JP5244352B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】応答速度を向上させるための表示装置が開示される。
【解決手段】表示装置は、ゲート配線及びデータ配線によって複数の画素部が形成され、ゲート配線と平行に延長されたストレージ配線が形成された表示パネル、ゲート配線にゲート信号を出力するゲート駆動回路、データ配線にデータ電圧を出力するデータ駆動回路、及び複数のステージで構成され、フレームごとに反転するストレージ電圧をストレージ配線に出力するストレージ駆動回路を含む。ここで、複数のステージのうちの第ｋステージは、第ｋゲート信号に応答して、ｋステージ配線に第１駆動電圧を出力するカウンタチャージング部、第ｋ＋２ゲート信号に応答して、第ｋストレージ配線に第２駆動電圧を出力するブースト部、及び第ｋ＋１ゲート信号に応答して、第ｋストレージ配線に第２駆動電圧に対応するレベルの維持電圧を１フレーム期間に出力する電圧ストレージ部を含む。
【選択図】図４

Description

本発明は表示装置に係わり、より詳細には消費電力を節減し、応答速度を向上させるための表示装置及びそのストレージ駆動回路に関する。
一般的に、液晶表示パネルは画素電極が形成されたアレイ基板と、共通電極が形成された対向基板と、二枚の基板の間に介在された誘電異方性を有する液晶層とで構成される。このような液晶表示装置は、二枚の基板の間に人為的に電界を形成し、その電界の強さによって変わる液晶の光透過率を調節して所望の画像を表示するフラットパネル表示装置である。
このような液晶表示装置は、スリムなデザイン、低消費電力、高解像度などの長所に基づいて、ノートブックコンピュータ用、モニター用などの各種応用製品に広く用いられている。最近では、モバイル（ｍｏｂｉｌｅ）機器が注目を浴びており、これらモバイル機器に用いられる液晶表示装置は単純な情報表示のみならず、写真、動画像、放送などを十分に表示可能な性能が要求されている。
しかし、液晶表示装置が次第に高解像度化することに応じて、消費電力の増加が問題になっている。また、動画像を表示するための速い応答速度への要求が問題点として台頭しつつある。
本発明の技術的な課題は、このような従来の問題点を解決するためのものであって、本発明の目的は消費電力を低減し、応答速度を向上させるための表示装置を提供することにある。
本発明の他の目的は、前記表示装置用ストレージ駆動回路を提供することにある。
前記本発明の目的を具現するための一実施形態による表示装置は、表示パネル、ゲート駆動回路、データ駆動回路、及びストレージ駆動回路を含む。表示パネルは、ゲート配線及びデータ配線によって複数の画素部が形成され、ゲート配線と平行に延長されたストレージ配線が形成される。駆動回路は、ゲート配線にゲート信号を出力し、データ駆動回路は、データ配線にデータ電圧を出力する。ストレージ駆動回路は、複数のステージで構成され、フレームごとに反転するストレージ電圧をストレージ配線に出力する。ここで、ストレージ駆動回路の第ｋ（ｋは自然数）ステージは、カウンタチャージング部、ブースト部、及び電圧ストレージ部を含む。カウンタチャージング部は、第ｋゲート信号に応答して、ｋステージ配線に第１駆動電圧を出力する。ブースト部は、第ｋ＋２ゲート信号に応答して、第ｋストレージ配線に第２駆動電圧を出力する。電圧ストレージ部は、第ｋ＋１ゲート信号に応答して、第ｋストレージ配線に第２駆動電圧に対応するレベルのストレージ電圧を１フレーム期間に出力する。
前記本発明の目的を実現するための一実施形態によるストレージ駆動回路は、ゲート信号が印加されるゲート配線及びデータ配線によって複数の画素部が形成され、ゲート配線と並んでストレージ配線が形成された表示パネルに集積回路の形態で集積され、複数のステージで構成され、フレームごとに反転されるストレージ電圧を前記ストレージ配線に出力する。第ｋステージは、第ｋゲート信号に応答して、第ｋストレージ配線に第１駆動電圧を出力するカウンタチャージング部と、第ｋ＋２ゲート信号に応答して、第ｋストレージ配線に第２駆動電圧を出力するブースト部と、及び第ｋ＋１ゲート信号に応答して、第ｋストレージ配線に第２駆動電圧に対応するレベルのストレージ電圧を１フレーム期間に出力する電圧ストレージ部と、を含む。
このような表示装置及びストレージ駆動回路によると、応答速度を改善することができ、階調電圧の範囲が拡張されて輝度を向上させることができる。また、ストレージキャパシタの電圧が安定的に維持され、水平クロストークを改善することができる。
以下、図面を参照して、本発明をより詳細に説明する。
図１は、本発明の実施形態による表示装置を概略図である。図１を参照すると、本発明の実施形態による表示装置は、フレキシブル回路基板５００、表示パネル１００、駆動部４００、ゲート駆動回路３００、及びストレージ駆動回路２００を含む。
フレキシブル回路基板５００は、外部のグラフィック機器から垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）を含む同期信号と画像データ信号とを受信して、駆動部４００に伝送する。
表示パネル１００は、アレイ基板１１０、対向基板１２０（例えば、カラーフィルタ基板）、及びアレイ基板１１０と対向基板１２０との間に介在された液晶層（図示せず）を含み、表示パネル１００は、表示領域（ＤＡ）と表示領域（ＤＡ）を囲む第１、第２、及び第３周辺領域（ＰＡ１、ＰＡ２、ＰＡ３）に区分される。
表示領域（ＤＡ）には、ゲート配線（ＧＬ１〜ＧＬｎ）及びゲート配線（ＧＬ１〜ＧＬｎ）と交差するデータ配線（ＤＬ１〜ＤＬｍ）によって複数の画素部が形成される。また、表示領域（ＤＡ）には、ゲート配線（ＧＬ１〜ＧＬｎ）と並んでストレージ配線（ＳＬ１〜ＳＬｎ）が形成され、ストレージ配線（ＳＬ１〜ＳＬｎ）は、ゲート配線（ＧＬ）に平行な水平方向に配列された画素部（以下、水平画素列）とオーバーラップする。各画素部には、スイッチング素子である薄膜トランジスタ（ＴＦＴ）と、液晶キャパシタ（ＣＬＣ）と、ストレージキャパシタ（ＣＳＴ）とが形成される。
具体的に、薄膜トランジスタ（ＴＦＴ）は、アレイ基板１１０に形成され、薄膜トランジスタ（ＴＦＴ）のゲート電極及びソース電極がそれぞれゲート配線（ＧＬ）及びデータ配線（ＤＬ）にそれぞれ接続される。液晶キャパシタ（ＣＬＣ）は、アレイ基板１１０に形成され、薄膜トランジスタ（ＴＦＴ）のドレイン電極に接続される画素電極と、対向基板１２０に形成され、画素電極とオーバーラップする共通電極とによって形成される。ストレージキャパシタ（ＣＳＴ）は、ストレージ配線（ＳＬ）と画素電極とのオーバーラップによって形成される。
駆動部４００は、駆動チップを含み、データ配線（ＤＬ１〜ＤＬｍ）の一端部に位置する第１周辺領域（ＰＡ１）に実装され、表示領域（ＤＡ）に形成された各データ配線（ＤＬ１〜ＤＬｍ）に画像データ信号（ＤＡＴＡ）に対応するデータ電圧を出力する。なお、駆動部４００は、ゲート駆動回路３００を駆動させるゲート制御信号及びゲート駆動電圧を印加し、ストレージ駆動回路２００を駆動させるストレージ駆動電圧を印加する。
ゲート駆動回路３００は、ゲート配線（ＧＬ１〜ＧＬｎ）の一端部に位置する第２周辺領域（ＰＡ２）に形成される。ゲート駆動回路３００は、アレイ基板１１０上に集積回路の形態で直接集積されてもよい。ゲート駆動回路３００は、駆動部４００から提供されるゲート制御信号及びゲート駆動電圧に基づいて、ゲート配線（ＧＬ１〜ＧＬｎ）にゲート信号を順次出力する。ここで、ゲート制御信号は、垂直開始信号（ＳＴＶ）、第１クロック信号（ＣＫ）及び第２クロック信号（ＣＫＢ）を含み、ゲート駆動電圧は、ゲートオン電圧（ＶＤＤ）及びゲートオフ電圧（ＶＳＳ）を含む。
ストレージ駆動回路２００は、ゲート配線（ＧＬ１〜ＧＬｎ）の他端部に位置する第３周辺領域（ＰＡ３）に形成される。ストレージ駆動回路２００は、アレイ基板上に集積回路の形態で直接集積されてもよい。ストレージ駆動回路２００は、駆動部４００から提供されるストレージ駆動電圧に基づいて、ストレージ配線（ＳＬ１〜ＳＬｎ）にフレームごとにレベルが反転するストレージ電圧を出力する。ストレージ配線（ＳＬ１〜ＳＬｎ）に出力されるストレージ電圧のレベルは、データ電圧の極性に対応し、各画素部においてデータ電圧の充電が完了した後に、レベルが反転する。一例として、ある画素部においてデータ電圧の極性が正極性（＋）である場合に、ストレージ電圧は、画素部のデータ充電期間には相対的に低いレベルを有し、画素部の充電が完了した後には相対的に高いレベルに反転する。
図２は、図１に示した駆動部の詳細なブロック図である。図１及び図２を参照すると、駆動部４００は、制御部４１０、ゲート制御部４２０、データ駆動回路４３０、電源部４４０、及びメモリ４５０を含む。
制御部４１０は、フレキシブル回路基板５００を通じて外部から垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）を含む同期信号（ＣＯＮＴ）及びデータ信号（ＤＡＴＡ）を受信する。制御部４１０は、受信した同期信号（ＣＯＮＴ）に基づいて、データ信号（ＤＡＴＡ）をメモリ４５０に保存し、ゲート制御信号４１０ａを生成してゲート制御部４２０に提供し、データ制御信号４１０ｃを生成してデータ駆動回路４３０に提供する。ここで、ゲート制御信号４１０ａは、垂直開始信号（ＳＴＶ）、第１クロック信号（ＣＫ）及び第２クロック信号（ＣＫＢ）を含み、データ制御信号４１０ｃは、水平開始信号（ＳＴＨ）、ロード信号（ＬＯＡＤ）及び反転信号（ＰＯＬ）を含む。
なお、制御部４１０は、メモリ４５０に保存されたデータ信号（ＤＡＴＡ）を読み出してデータ駆動回路４３０に出力し、メインクロック信号（ＭＣＬＫ）及び反転信号（ＰＯＬ）を含む電圧制御信号４１０ｂを電源部４４０に提供する。
メモリ４５０は、データ信号（ＤＡＴＡ）を一時的に保存するためのメモリ素子であって、データ信号（ＤＡＴＡ）をフレーム（ｆｒａｍｅ）単位またはライン（ｌｉｎｅ）単位で保存する。このメモリ４５０は、制御部４１０の制御によってデータ信号（ＤＡＴＡ）を記憶しまたは読み出す。
ゲート制御部４２０は、制御部４１０から提供を受けたゲート制御信号４１０ａと電源部４４０から提供を受けたゲート駆動電圧４４０ａとをゲート駆動回路３００に提供する。
データ駆動回路４３０は、電源部４４０から基準ガンマ電圧４４０ｂを受信し、制御部４１０からデータ制御信号４１０ｃ、及びデータ信号４１０ｄを受信する。データ駆動回路４３０は、受信した基準ガンマ電圧４４０ｂに基づいて、データ信号４１０ｄを対応するアナログ形態のデータ電圧に転換して、データ配線（ＤＬ１〜ＤＬｍ）にそれぞれ出力する。ここで、データ駆動回路４３０は、液晶画素の劣化を防止するために、データ電圧の極性を共通電圧（Ｖｃｏｍ）に対して極性反転させる反転駆動法を用いてもよい。例えば、データ電圧の極性を水平画素列共通電圧（Ｖｃｏｍ）に対して正極性及び負極性に反転して出力し、これをフレーム単位で反転させるライン反転駆動法を用いてもよい。
電源部４４０は、制御部４１０からの電圧制御信号４１０ｂに基づいて、外部電源を用いて表示パネル１００を駆動するための駆動電圧を生成する。具体的に、電源部４４０は、ゲートオン電圧（ＶＤＤ）及びゲートオフ電圧（ＶＳＳ）を含むゲート駆動電圧４４０ａを生成してゲート制御部４２０に提供し、データ電圧の選択に用いられる基準ガンマ電圧４４０ｂを生成してデータを駆動回路４３０に提供する。また、電源部４４０は、共通電圧（Ｖｃｏｍ）を生成して対向基板１２０に形成された共通電極に提供し、ストレージ駆動電圧４４０ｃを生成してストレージ駆動回路２００に提供する。
ストレージ駆動電圧４４０ｃは、ストレージ駆動回路２００を駆動させるための電圧であり、第１駆動電圧及び第２駆動電圧と、第１ストレージ電圧及び第２ストレージ電圧と、第１スイッチング電圧及び第２スイッチング電圧とを含む。
以下、本発明の実施形態によるストレージ駆動回路２００について図面を参照して詳細に説明する。
図３は、本発明の実施形態によるストレージ駆動回路のブロック図であり、図４は、図３に示したステージの詳細な回路図である。
図３及び図４を参照すると、本発明の実施形態によるストレージ駆動回路２００は、ストレージ配線（ＳＬ１〜ＳＬｎ）に一対一対応する複数のステージ（ＳＲＶ）を含み、複数のステージ（ＳＲＶ）にストレージ駆動電圧４４０ｃを提供する電圧配線（ＶＬ１〜ＶＬ６）を更に含んでもよい。
電圧配線（ＶＬ１〜ＶＬ６）は、第１駆動電圧及び第２駆動電圧がそれぞれ印加される第１電圧配線（ＶＬ１）及び第２電圧配線（ＶＬ２）と、第１ストレージ電圧及び第２ストレージ電圧がそれぞれ印加される第３電圧配線（ＶＬ３）及び第４電圧配線（ＶＬ４）と、第１スイッチング電圧及び第２スイッチング電圧がそれぞれ印加される第５電圧配線（ＶＬ５）及び第６電圧配線（ＶＬ６）とを含む。
各ステージ（ＳＲＶ）の構成はほぼ同一であってもよい。以下、一例として第ｋステージ（ＳＲＶｋ、ｋはｎより小さい自然数）について説明する。
第ｋステージ（ＳＲＶｋ）は、第ｋゲート配線（ＧＬｋ）、第ｋ＋１ゲート配線（ＧＬｋ＋１）及び第ｋ＋２ゲート配線（ＧＬｋ＋２）からのゲート信号を受信し、電圧配線（ＶＬ１〜ＶＬ６）からのストレージ駆動電圧４４０ｃを受信し、第ｋストレージ配線（ＳＬｋ）にストレージ電圧を出力する。例えば、第ｋステージ（ＳＲＶｋ）は、第ｋゲート信号、第ｋ＋１ゲート信号、及び第ｋ＋２ゲート信号に同期して、第１及び第２駆動電圧と、第１及び第２ストレージ電圧と、第１及び第２スイッチング電圧とに対応するストレージ電圧を第ｋストレージ配線（ＳＬｋ）に出力する。
例えば、第ｋステージ（ＳＲＶｋ）は、図４のように、カウンタチャージング部２１０、ブースト部２２０、及び電圧ストレージ部２３０を含む。
カウンタチャージング部２１０は、入力端子が第１電圧配線（ＶＬ１）に接続され、制御端子が第ｋゲート配線（ＧＬｋ）に接続され、出力端子は第ｋストレージ配線（ＳＬｋ）に接続された第５スイッチング素子（Ｔ５）で構成される。カウンタチャージング部２１０は、第ｋゲート信号に応答して、第１電圧配線（ＶＬ１）から印加される第１駆動電圧を第ｋストレージ配線（ＳＬｋ）に出力する。
ブースト部２２０は、入力端子が第２電圧配線（ＶＬ２）に接続され、制御端子が第ｋ＋２ゲート配線（ＧＬｋ＋２）に接続され、出力端子が第５スイッチング素子（Ｔ５）の出力端子と共通して第ｋストレージ配線（ＳＬｋ）に接続された第６スイッチング素子（Ｔ６）で構成される。ブースト部２２０は、第ｋ＋２ゲート信号に応答して、第１駆動電圧と異なるレベルを有する第２駆動電圧を第ｋストレージ配線（ＳＬｋ）に出力する。
電圧ストレージ部２３０は、第１スイッチング素子（Ｔ１）、第２スイッチング素子（Ｔ２）、第３スイッチング素子（Ｔ３）、第４スイッチング素子（Ｔ４）、第１キャパシタ（Ｃ１）、及び第２キャパシタ（Ｃ２）を含む。第１スイッチング素子（Ｔ１）は、入力端子が第５電圧配線（ＶＬ５）と接続され、制御端子は第ｋ＋１ゲート配線（ＧＬｋ＋１）に接続される。第２スイッチング素子（Ｔ２）は、入力端子が第６電圧配線（ＶＬ６）に接続され、制御端子が第１スイッチング素子（Ｔ１）の制御端子と共通して第ｋ＋１ゲート配線（ＧＬｋ＋１）に接続される。第３スイッチング素子（Ｔ３）は、入力端子が第３電圧配線（ＶＬ３）に接続され、制御端子が第１スイッチング素子（Ｔ１）の出力端子に接続され、出力端子が第ｋストレージ配線（ＳＬｋ）に接続される。第４スイッチング素子（Ｔ４）は、入力端子が第４電圧配線（ＶＬ４）に接続され、制御端子が第２スイッチング素子（Ｔ２）の出力端子に接続され、出力端子が第３スイッチング素子（Ｔ３）の出力端子と共通して第ｋストレージ配線（ＳＬｋ）に接続される。第１キャパシタ（Ｃ１）及び第２キャパシタ（Ｃ２）は、それぞれ第３スイッチング素子（Ｔ３）及び第４スイッチング素子（Ｔ４）の制御端子と入力端子との間に形成される。
このような電圧ストレージ部２３０は、第ｋ＋１ゲート信号に応答して、ブースト部２２０を通じて出力される第２駆動電圧に対応するレベルのストレージ電圧（例えば、第１ストレージ電圧または第２ストレージ電圧）を第ｋストレージ配線（ＳＬｋ）に第１フレーム期間に出力する。
一方、データ電圧の極性が水平画素列の単位で反転されるので、これに対応するために、第３及び第４スイッチング素子（Ｔ３、Ｔ４）の入力端子は、第３及び第４電圧配線（ＶＬ３、ＶＬ４）に水平画素列単位で交互に接続され、第１及び第２スイッチング素子（Ｔ１、Ｔ２）の入力端子は、第５及び第６電圧配線（ＶＬ５、ＶＬ６）に水平画素列単位で交互に接続される。例えば、奇数番目のステージの第３及び第４スイッチング素子（Ｔ３、Ｔ４）の入力端子がそれぞれ第３及び第４電圧配線（ＶＬ３、ＶＬ４）に接続されると、偶数番目のステージの第３及び第４スイッチング素子（Ｔ３、Ｔ４）の入力端子は、奇数番目のステージとは反対に第４及び第３電圧配線（ＶＬ４、ＶＬ３）に接続される。これは第１及び第２スイッチング素子（Ｔ１、Ｔ２）の入力端子の場合も同様である。
図５は、図４に示したステージの動作を説明するための駆動波形図である。ここで、説明の便宜のために正極性（＋）のデータ電圧が印加される場合を説明する。
図４及び図５を参照すると、第１駆動電圧及び第２駆動電圧は、
フレームごとに反転する。例えば、第１駆動電圧及び第２駆動電圧は、それぞれ第１レベル（ＶＨ、例えば、ハイレベル）と第１レベル（ＶＨ）より低い第２レベル（ＶＬ、例えば、ロウレベル）の間でフレームごとに反転され、第１駆動電圧と第２駆動電圧とは互いに逆位相である。一例として、正極性（＋）のデータ電圧が印加されるフレームの場合、第１駆動電圧は第１レベル（ＶＨ）を有し、第２駆動電圧は第２レベル（ＶＬ）を有する。
第１ストレージ電圧及び第２ストレージ電圧は反転せず、一定のレベルを有してもよい、例えば、第１ストレージ電圧は第１レベル（ＶＨ）を維持してもよく、第２ストレージ電圧は第２レベル（ＶＬ）を維持してもよい。
第１スイッチング電圧及び第２スイッチング電圧はフレームごとに反転する。例えば、第１スイッチング電圧及び第２スイッチング電圧は、それぞれターンオンレベル（ＶＯＮ）及びターンオフレベル（ＶＯＦＦ）にフレームごとに反転され、第１スイッチング電圧と第２スイッチング電圧とは互いに逆位相である。一例として、正極性（＋）のデータ電圧が印加されるフレームの場合、第１スイッチング電圧はターンオンレベル（ＶＯＮ）を有し、第２スイッチング電圧はターンオフレベル（ＶＯＦＦ）を有する。ここで、ターンオンレベル（ＶＯＮ）及びターンオフレベル（ＶＯＦＦ）は、第３及び第４スイッチング素子（Ｔ３、Ｔ４）をオン／オフさせるための電圧レベルとして定義される。
第１駆動電圧及び第２駆動電圧と、第１スイッチング電圧及び第２スイッチング電圧とが反転される時点は、第ｋゲート配線（ＧＬｋ）に第ｋゲート信号が印加される前であるデータ電圧のブランク区間に反転されることが望ましい。
図５の駆動波形図を参照して第ｋステージ（ＳＲＶｋ）の動作を簡略に説明する。まず、第ｋゲート信号がハイレベルになると、第５スイッチング素子（Ｔ５）がオンし、第ｋストレージ配線（ＳＬｋ）に第２レベル（ＶＬ）の第１駆動電圧が出力される。ここで、第ｋゲート信号がハイレベルである場合、第ｋゲート配線（ＧＬｋ）に接続された薄膜トランジスタ（ＴＦＴ）がオンし、各画素電極には正極性（＋）のデータ電圧が充電される。例えば、画素電極にデータ電圧の充電が行われる期間、第ｋストレージ配線（ＳＬｋ）は第２レベル（ＶＬ）を有する。
続いて、第ｋ＋１ゲート信号がハイレベルになると、第１及び第２スイッチング素子（Ｔ１、Ｔ２）がともにオンし、第１スイッチング素子（Ｔ１）を通じてターンオンレベル（ＶＯＮ）の第１スイッチング電圧が第３スイッチング素子（Ｔ３）の制御端子に提供され、第２スイッチング素子を通じてターンオフレベル（ＶＯＦＦ）の第２スイッチング電圧が第４スイッチング素子（Ｔ４）の制御端子に提供される。したがって、第４スイッチング素子（Ｔ４）はオフし、第３スイッチング素子（Ｔ３）はオンするため、第１レベル（ＶＨ）の第１ストレージ電圧が第ｋストレージ配線（ＳＬｋ）に提供され、第ｋストレージ配線（ＳＬｋ）は次第に第１レベル（ＶＨ）に転換される。
ここで、第１キャパシタ（Ｃ１）及び第２キャパシタ（Ｃ２）には、それぞれ第３スイッチング素子（Ｔ３）及び第４スイッチング素子（Ｔ４）の制御端子に提供される第１スイッチング電圧及び第２スイッチング電圧が充電され、次のフレームまで第３及び第４スイッチング素子（Ｔ３、Ｔ４）のオン／オフ状態が維持される。例えば、第３スイッチング素子（Ｔ３）は、第１スイッチング電圧が充電された第１キャパシタ（Ｃ１）によってオン状態を維持し、１フレーム期間中第ｋストレージ配線（ＳＬｋ）に第１ストレージ電圧の出力を維持する。
その後、第ｋ＋２ゲート信号がハイレベルになると、第６スイッチング素子（Ｔ６）がオンし、第ｋストレージ配線（ＳＬｋ）に第１レベル（ＶＨ）の第２駆動電圧が出力される。
その後、第３スイッチング素子（Ｔ３）を除いた全てのスイッチング素子がオフ状態になり、第１キャパシタ（Ｃ１）によって第３スイッチング素子（Ｔ３）のみターンオン状態を維持する。したがって、第ｋストレージ配線（ＳＬｋ）への第１レベル（ＶＨ）の第１ストレージ電圧出力は維持される。このため、第ｋストレージ配線（ＳＬｋ）は、外部からの影響にかかわらず第１レベル（ＶＨ）に維持される。
一方、多量の電流を受けるカウンタチャージング部２１０及びブースト部２２０の動作は、第５及び第６スイッチング素子がそれぞれ制御するので、電圧ストレージ部２３０を構成するスイッチング素子（Ｔ１、Ｔ２、Ｔ３、Ｔ４）は、第５及び第６スイッチング素子（Ｔ５、Ｔ６）より１／１０以上小さく形成しても電圧ストレージ部２３０の動作に影響はない。
これによって、第３スイッチング素子（Ｔ３）に第１レベル（ＶＨ）の第１ストレージ電圧が提供される場合、第ｋストレージ配線（ＳＬｋ）に印可される電圧のレベルは第１レベル（ＶＨ）に徐々に転換して、第６スイッチング素子（Ｔ６）を通じて第２駆動電圧が印加された後に第１レベル（ＶＨ）に完全に転換される。なお、長時間オン動作する第３スイッチング素子（Ｔ３）の幅／長さの比を減らすことで、ストレージ駆動回路の消費電力を低減することができる。
次のフレームでは、データ電圧の極性が負極性（−）に反転し、第１及び第２駆動電圧のレベルと、第１及び第２スイッチング電圧のレベルとが反転するので、第ｋストレージ配線（ＳＬｋ）の電位は図面とは逆電位を有する。即ち、第ｋストレージ配線の電位は、第ｋゲート信号に同期して第１レベル（ＶＨ）になり、その後、第ｋ＋１ゲート信号に同期して第２レベル（ＶＬ）に徐々に転換し、更にその後、第ｋ＋２ゲート信号に同期して第２レベル（ＶＬ）に完全に転換する。第４スイッチング素子を通じて提供される第２ストレージ電圧が第ｋストレージ配線（ＳＬｋ）のレベルを維持する。
このように、正極性（＋）のデータ電圧が印加される場合、データ電圧が充電される期間は、ストレージ配線（ＳＬ）に相対的に低いレベルのストレージ電圧が出力され、データ電圧の充電が完了した後に相対的に高いレベルのストレージ電圧が出力される。これにより、画素電極のレベルをブーストさせることで、応答速度を向上させることができる。なお、画素電極のブーストによって画素電極と共通電極との電位差が増加し、階調電圧の範囲が拡大するため輝度を改善することができる。
以上説明したように、本発明によると、ストレージ配線の電圧レベルをデータ電圧が充電された後に反転させることで、画素電極の電圧レベルがブーストされて応答速度を改善することができ、階調電圧の範囲が拡大して輝度を改善することができる。また、ストレージ配線は、反転後にもフローティングされず電圧レベルを一定に維持するため、液晶キャパシタンスの変化などによって電圧レベルが変動して発生する水平クロストークを改善することができる。
以上、本発明の実施形態を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の実施形態による表示装置の概略図である。 図１に示した駆動部の詳細なブロック図である。 本発明の実施形態によるストレージ駆動回路のブロック図である。 図３に示したステージの詳細な回路図である。 図４に示したステージの動作を説明するための駆動波形図である。
符号の説明
１００ 表示パネル
２００ ストレージ駆動回路
２１０ カウンタチャージング部
２２０ ブースト部
２３０ 電圧ストレージ部
３００ ゲート駆動回路
４００ 駆動部
５００ フレキシブル回路基板

Claims (18)

  1. ゲート配線及びデータ配線によって複数の画素部が形成され、前記ゲート配線と平行に延長されたストレージ配線が形成された表示パネルと、
    前記ゲート配線にゲート信号を出力するゲート駆動回路と、
    前記データ配線にデータ電圧を出力するデータ駆動回路と、
    複数のステージで構成され、フレームごとに反転するストレージ電圧を前記ストレージ配線に出力するストレージ駆動回路と、
    を含み、
    前記複数のステージのうちの第ｋステージは（ｋは自然数）、
    第ｋゲート信号に応答して、第ｋストレージ配線に第１駆動電圧を出力するカウンタチャージング部と、
    第ｋ＋２ゲート信号に応答して、前記第ｋストレージ配線に第２駆動電圧を出力するブースト部と、
    第ｋ＋１ゲート信号に応答して、前記第ｋストレージ配線に第２駆動電圧に対応するレベルのストレージ電圧を１フレーム期間に出力する電圧ストレージ部と、
    を含むことを特徴とする表示装置。
  2. 前記データ電圧は、水平画素列ごとに反転し、さらにフレームごとに反転することを特徴とする請求項１に記載の表示装置。
  3. 前記第１駆動電圧及び第２駆動電圧は、フレームごとに反転することを特徴とする請求項２に記載の表示装置。
  4. 前記電圧ストレージ部は、
    前記第ｋ＋１ゲート信号に応答して、第１スイッチング電圧を出力する第１スイッチング素子と、
    前記第ｋ＋１ゲート信号に応答して、第２スイッチング電圧を出力する第２スイッチング素子と、
    前記第１スイッチング電圧に応答して、前記第ｋストレージ配線に第１ストレージ電圧を出力する第３スイッチング素子と、
    前記第２スイッチング電圧に応答して、前記第ｋストレージ配線に第２ストレージ電圧を出力する第４スイッチング素子と、
    前記第１スイッチング電圧が充電され、前記第３スイッチング素子のオン／オフ状態を１フレーム期間維持する第１キャパシタと、
    前記第２スイッチング電圧が充電され、前記第４スイッチング素子のオン／オフ状態を１フレーム期間維持する第２キャパシタと、を含むことを特徴とする請求項３に記載の表示装置。
  5. 前記第１ストレージ電圧及び第２ストレージ電圧は、それぞれ一定の電圧であることを特徴とする請求項４に記載の表示装置。
  6. 前記第１スイッチング電圧及び第２スイッチング電圧は、フレームごとに反転することを特徴とする請求項５に記載の表示装置。
  7. 前記データ電圧が正極性である場合に、
    前記第２駆動電圧は第１レベルを有し、前記第１駆動電圧は前記第１レベルが反転した第２レベルを有し、
    前記第１ストレージ電圧は前記第１レベルを有し、前記第２ストレージ電圧は前記第２レベルを有し、
    前記第１スイッチング電圧はターンオンレベルを有し、前記第２スイッチング電圧は前記ターンオンレベルが反転したターンオフレベルを有することを特徴とする請求項６に記載の表示装置。
  8. 前記第３及び第４スイッチング素子のチャンネル領域の幅／長さの比は、前記カウンタチャージング部及びブースト部のスイッチング素子におけるチャンネル領域の幅／長さの比の１／１０以下であることを特徴とする請求項４に記載の表示装置。
  9. 前記ストレージ駆動回路は、
    前記第１駆動電圧及び第２駆動電圧がそれぞれ印加される第１電圧配線及び第２電圧配線と、
    前記第１ストレージ電圧及び第２ストレージ電圧がそれぞれ印加される第１ストレージ配線及び第２ストレージ配線と、
    前記第１スイッチング電圧及び第２スイッチング電圧がそれぞれ印加される第１スイッチング配線及び第２スイッチング配線と
    を含むことを特徴とする請求項４に記載の表示装置。
  10. 前記ストレージ駆動回路は、前記表示パネルに集積回路の形態で集積されることを特徴とする請求項１に記載の表示装置。
  11. ゲート信号が印加されるゲート配線と、
    前記ゲート配線と平行に延長された複数のストレージ配線と、
    フレームごとに反転するストレージ電圧を前記ストレージ配線に印加する複数のステージと、
    を含み、
    前記複数のステージのうちの第ｋステージは（ｋは自然数）、
    第ｋゲート信号に応答して、第ｋストレージ配線に第１駆動電圧を出力するカウンタチャージング部と、
    第ｋ＋２ゲート信号に応答して、前記第ｋストレージ配線に第２駆動電圧を出力するブースト部と、
    第ｋ＋１ゲート信号に応答して、前記第ｋストレージ配線に前記第２駆動電圧に対応するレベルのストレージ電圧を１フレーム期間出力する電圧ストレージ部と、
    を含むことを特徴とするストレージ駆動回路。
  12. 前記第１駆動電圧及び第２駆動電圧は、フレームごとに反転することを特徴とする請求項１１に記載のストレージ駆動回路。
  13. 前記電圧ストレージ部は、
    前記第ｋ＋１ゲート信号に応答して、第１スイッチング電圧を出力する第１スイッチング素子と、
    前記第ｋ＋１ゲート信号に応答して、第２スイッチング電圧を出力する第２スイッチング素子と、
    前記第１スイッチング電圧に応答して、前記第ｋストレージ配線に第１ストレージ電圧を出力する第３スイッチング素子と、
    前記第２スイッチング電圧に応答して、前記第ｋストレージ配線に第２ストレージ電圧を出力する第４スイッチング素子と、
    前記第１スイッチング電圧が充電され、前記第３スイッチング素子のオン／オフ状態を第１フレーム期間維持する第１キャパシタと、
    前記第２スイッチング電圧が充電され、前記第４スイッチング素子のオン／オフ状態を第１フレーム期間維持さする第２キャパシタと、を含むことを特徴とする請求項１２に記載のストレージ駆動回路。
  14. 前記第１ストレージ電圧及び第２ストレージ電圧は、それぞれ一定の電圧であることを特徴とする請求項１３に記載のストレージ駆動回路。
  15. 前記第１スイッチング電圧及び第２スイッチング電圧は、フレームごとに反転することを特徴とする請求項１４に記載のストレージ駆動回路。
  16. 前記データ電圧が正極性である場合、
    前記第２駆動電圧は第１レベルを有し、前記第１駆動電圧は前記第ｋ第１レベルが反転した第２レベルを有し、
    前記第１ストレージ電圧は前記第１レベルを有し、前記第２ストレージ電圧は前記第２レベルを有し、
    前記第１スイッチング電圧はターンオンレベルを有し、前記第２スイッチング電圧は前記ターンオンレベルが反転したターンオフレベルを有することを特徴とする請求項１５に記載のストレージ駆動回路。
  17. 前記第３及び第４スイッチング素子のチャンネル領域の幅／長さの比は、前記カウンタチャージング部及びブースト部のスイッチング素子におけるチャンネル領域の幅／長さの比の１／１０以下であることを特徴とする請求項１３に記載のストレージ駆動回路。
  18. 前記第１駆動電圧及び第２駆動電圧がそれぞれ印可される第１電圧配線及び第２電圧配線と、
    前記第１ストレージ電圧及び第２ストレージ電圧がそれぞれ印加される第１ストレージ配線及び第２ストレージ配線と、
    前記第１スイッチング電圧及び第２スイッチング電圧がそれぞれ印加される第１スイッチング配線及び第２スイッチング配線と、を更に含むことを特徴とする請求項１３に記載のストレージ駆動回路。








JP2007238058A 2006-09-14 2007-09-13 表示装置及びそのストレージ駆動回路 Expired - Fee Related JP5244352B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060089004A KR101206726B1 (ko) 2006-09-14 2006-09-14 표시 장치
KR10-2006-0089004 2006-09-14

Publications (3)

Publication Number Publication Date
JP2008070880A true JP2008070880A (ja) 2008-03-27
JP2008070880A5 JP2008070880A5 (ja) 2010-10-28
JP5244352B2 JP5244352B2 (ja) 2013-07-24

Family

ID=39188069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007238058A Expired - Fee Related JP5244352B2 (ja) 2006-09-14 2007-09-13 表示装置及びそのストレージ駆動回路

Country Status (4)

Country Link
US (1) US8773342B2 (ja)
JP (1) JP5244352B2 (ja)
KR (1) KR101206726B1 (ja)
CN (1) CN101145326B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084260B1 (ko) * 2010-03-05 2011-11-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR102007906B1 (ko) 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
CN108538234A (zh) * 2018-04-20 2018-09-14 京东方科技集团股份有限公司 一种信号控制装置及控制方法、显示设备
CN110136648B (zh) * 2019-05-14 2020-10-16 深圳市华星光电半导体显示技术有限公司 像素电路及oled显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104246A (ja) * 1993-09-30 1995-04-21 Sony Corp 液晶表示装置
JP2001083943A (ja) * 1999-09-09 2001-03-30 Matsushita Electric Ind Co Ltd 液晶表示装置及び駆動方法
JP2002202762A (ja) * 2000-12-28 2002-07-19 Seiko Epson Corp 液晶表示装置、駆動回路、駆動方法及び電子機器
JP2003114651A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 液晶表示装置および駆動方法
JP2006078588A (ja) * 2004-09-07 2006-03-23 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP2006220947A (ja) * 2005-02-10 2006-08-24 Sharp Corp アクティブマトリクス型の表示装置およびその走査側駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4389367B2 (ja) * 2000-08-18 2009-12-24 株式会社Ｉｈｉ ガラス溶融炉の残留ガラス切断方法
KR100783700B1 (ko) * 2001-02-14 2007-12-07 삼성전자주식회사 임펄스 구동 방식을 갖는 액정 표시 장치와 이의 구동 장치
US7230597B2 (en) * 2001-07-13 2007-06-12 Tpo Hong Kong Holding Limited Active matrix array devices
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
KR101108343B1 (ko) * 2004-12-07 2012-01-25 엘지디스플레이 주식회사 액정표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104246A (ja) * 1993-09-30 1995-04-21 Sony Corp 液晶表示装置
JP2001083943A (ja) * 1999-09-09 2001-03-30 Matsushita Electric Ind Co Ltd 液晶表示装置及び駆動方法
JP2002202762A (ja) * 2000-12-28 2002-07-19 Seiko Epson Corp 液晶表示装置、駆動回路、駆動方法及び電子機器
JP2003114651A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 液晶表示装置および駆動方法
JP2006078588A (ja) * 2004-09-07 2006-03-23 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP2006220947A (ja) * 2005-02-10 2006-08-24 Sharp Corp アクティブマトリクス型の表示装置およびその走査側駆動回路

Also Published As

Publication number Publication date
KR20080024636A (ko) 2008-03-19
CN101145326A (zh) 2008-03-19
US8773342B2 (en) 2014-07-08
KR101206726B1 (ko) 2012-11-30
US20080068322A1 (en) 2008-03-20
JP5244352B2 (ja) 2013-07-24
CN101145326B (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
US8344991B2 (en) Display device and driving method thereof
US8154500B2 (en) Gate driver and method of driving display apparatus having the same
US9548031B2 (en) Display device capable of driving at low speed
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
US8494109B2 (en) Shift register
KR101861350B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR20070013013A (ko) 표시 장치
US9093045B2 (en) Liquid crystal display device and method for driving the same
JP2008083211A (ja) 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法
JP4982349B2 (ja) 液晶表示装置及びその駆動方法
KR20090113079A (ko) 액정표시장치의 구동회로
US10127874B2 (en) Scan driver and display device using the same
JP5244352B2 (ja) 表示装置及びそのストレージ駆動回路
US20110304655A1 (en) Display device
WO2013129239A1 (ja) 駆動装置および表示装置
KR101785339B1 (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR20090113080A (ko) 액정표시장치의 게이트 구동 회로
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
KR20080022801A (ko) 액정 표시 장치
KR20080076578A (ko) 스토리지 온 커먼 구조 액정표시장치 및 이의 구동방법
KR20100042359A (ko) 표시 장치
KR102274434B1 (ko) 표시장치
KR101232583B1 (ko) 액정표시소자 및 그의 구동 방법
US8698788B2 (en) Display apparatus and display apparatus driving method
KR20130028590A (ko) 액정표시장치

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees