JP2002202762A - 液晶表示装置、駆動回路、駆動方法及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 データ線１１４に供給されるデータ信号Ｓｊ
の電圧振幅を小さく抑えて、低消費電力化を図る。 【解決手段】 走査線１１２に供給される走査信号Ｙｓ
ｉをＨレベルにした場合に、階調に応じ、かつ、書込極
性に応じた電圧のデータ信号Ｓｊをデータ線１１４に印
加する。この場合、ＴＦＴ１１６がオンするので、液晶
容量Ｃ_LCと蓄積容量Ｃ_stgとには、データ信号Ｓｊの電
圧に応じた電荷が蓄積される。この後、走査信号Ｙｓｉ
をＬレベルにして、ＴＦＴ１１６をオフさせるととも
に、蓄積容量Ｃ_stgの他端における電圧を、低位側の容
量電圧Ｖst(-)から高位側Ｖst(+)に持ち上げると、持ち
上げられた分に相当する電荷が、液晶容量Ｃ_LCに分配さ
れる。これにより、液晶容量Ｃ_LCに印加される電圧実効
値を、データ信号Ｓｊの電圧振幅以上に対応するものと
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ線への電圧
振幅を縮小して低消費電力化を図った液晶表示装置、駆
動回路、駆動方法および電子機器に関する。

【０００２】

【従来の技術】近年、液晶表示装置は、陰極線管（ＣＲ
Ｔ）に代わるディスプレイデバイスとして、各種情報処
理機器や壁掛けテレビなどの電子機器に広く用いられて
いる。このような液晶表示装置は、駆動方式等に様々な
型に分類することができるが、画素をスイッチング素子
により駆動するアクティブマトリクス型液晶表示装置
は、次のような構成となっている。すなわち、アクティ
ブマトリクス型液晶表示装置は、マトリクス状に配列し
た画素電極や、この画素電極に接続されたスイッチング
素子などが設けられた素子基板と、画素電極に対向する
対向電極が形成された対向基板と、これら両基板との間
に挟持された液晶とから構成されている。

【０００３】このような構成において、走査線にオン電
圧が印加されると、当該走査線に接続されたスイッチン
グ素子が導通状態になる。この導通状態の際に、データ
線を介して画素電極に対し階調（濃度）に応じた電圧信
号が印加されると、当該画素電極および対向電極の間に
液晶が挟持された液晶容量に、当該電圧信号に応じた電
荷が蓄積される。そして、電荷蓄積後、走査線にオフ電
圧が印加されて、スイッチング素子が非導通状態になっ
ても、当該液晶容量における電荷の蓄積は、液晶容量自
身の容量性や、これに併設される蓄積容量などによって
維持される。このように、各スイッチング素子を駆動
し、蓄積させる電荷量を階調に応じて制御すると、液晶
の配向状態が変化する。このため、画素毎に階調が変化
する結果、所定の表示が可能となる。

【０００４】また近年では、画素の階調を指示する階調
データをアナログ信号に変換するＤ／Ａ変換器を、デー
タ線毎に設ける構成が提案されている。この構成によれ
ば、データ線に出力される直前まで、画像データがディ
ジタルにて処理されるので、アナログ回路の特性不均一
等による表示品位の低下が防止されて、高品位な表示が
可能になる。

【０００５】ところで、階調表示を行う場合、画素電極
には、最小階調に対応する電圧から最大階調に対応する
電圧までの範囲を、正極性と負極性との２通りに分けて
印加する必要がある。このため、画素電極に印加する必
要のある電圧の最小値と最大値との振幅は、ＣＭＯＳ回
路等における論理レベルの振幅を越えるほどに大きくな
る。

【０００６】

【発明が解決しようとする課題】しかしながら、画素電
極に印加すべき電圧の振幅が大きくなると、データ線に
供給すべき電圧の振幅も必然的に大きくなる。そして、
データ線に供給すべき電圧の振幅が大きくなると、デー
タ線に寄生する容量によって無駄に電力が消費される結
果、液晶表示装置に対して一般的に要求される低消費電
力化とは、大きく逆行することになる。

【０００７】また、データ線への電圧振幅が大きいと、
Ｄ／Ａ変換器が出力すべき電圧振幅も大きくする必要が
ある。このため、Ｄ／Ａ変換器の構成が大規模化する、
または、Ｄ／Ａ変換器の出力電圧を拡大するレベルシフ
タが別途必要となる、といった問題もあった。

【０００８】本発明は、上述した事情に鑑みてなされた
もので、その目的とするところは、各種の信号線、特に
データ線に印加される電圧振幅を小さく抑えることによ
って低消費電力化を図った液晶表示装置、駆動回路、駆
動方法および電子機器を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本件第１発明に係る液晶表示装置にあっては、オン
電圧が印加された後にオフ電圧が印加される走査線と、
対向電極と画素電極とによって液晶が挟持された液晶容
量と、前記走査線にオン電圧が印加された場合に、階調
を指示する階調データに対応し、かつ、前記液晶容量へ
の書込極性に対応した電圧を、データ線に印加するＤ／
Ａ変換器と、前記データ線と前記画素電極との間に介挿
されて、前記走査線にオン電圧が印加されるとオンする
一方、オフ電圧が印加されるとオフするスイッチング素
子と、一端が前記画素電極に接続される一方、前記走査
線にオン電圧が印加された期間における書込極性が正極
性書込に対応するものであったならば、前記走査線にオ
フ電圧が印加されたときに、他端の電位が高位にシフト
し、前記走査線にオン電圧が印加された期間における書
込極性が負極性書込に対応するものであったならば、前
記走査線にオフ電圧が印加されたときに、他端の電位が
低位にシフトする蓄積容量とを具備する構成を特徴とし
ている。この構成によれば、走査線にオン電圧が印加さ
れると、当該走査線に接続されたスイッチング素子がオ
ンする結果、液晶容量および蓄積電極には、データ線へ
の印加電圧に応じた電荷が蓄積される。この後、スイッ
チング素子がオフすると、蓄積容量における他端の電圧
がシフトするので、その分、蓄積容量における一端の電
圧が持ち上げられる（または持ち下げられる）。と同時
に、持ち上げられた（または持ち下げられた）分の電荷
が、液晶容量に分配されるので、液晶容量には、データ
線への印加電圧以上（または以下）に対応する電圧実効
値が印加されることになる。換言すれば、画素電極に印
加される電圧振幅に比べて、データ線に印加する電圧信
号の電圧振幅が小さく抑えられる。このため、データ線
に寄生する容量によって無駄に消費される電力が抑えら
れるので、低消費電力化を図ることが可能となる。さら
に、Ｄ／Ａ変換器の大規模化が防止され、または、Ｄ／
Ａ変換器の出力電圧を拡大するレベルシフタが不要とな
るので、データ線のピッチを狭くでき、その分、高精細
化を図ることが可能となる。

【００１０】ここで、第１発明において、前記書込極性
が、正極性書込または負極性書込のいずれか一方である
場合に、プリセット期間では、第１の電圧が給電される
とともに、前記プリセット期間後のセット期間では、前
記第１の電圧よりも高位の第２の電圧が給電される第１
の給電線と、前記プリセット期間では、前記第２の電圧
よりも高位の第３の電圧が給電されるとともに、前記セ
ット期間では、前記第３の電圧よりも低位であって、前
記第２の電圧よりも高位である第４の電圧が給電される
第２の給電線と、前記プリセット期間では、前記第１ま
たは第２の給電線のいずれか一方を選択する一方、前記
セット期間では、前記第１または第２の給電線のいずれ
か他方を選択するセレクタとを備え、前記Ｄ／Ａ変換器
は、前記プリセット期間および前記セット期間におい
て、前記セレクタによりそれぞれ選択された電圧を用い
て、前記データ線への印加電圧を生成する構成が好まし
い。Ｄ／Ａ変換器が、プリセット期間に第１の電圧を用
いる場合には、セット期間に第４の電圧を用いる一方、
プリセット期間に第３の電圧を用いる場合には、セット
期間に第２の電圧を用いる構成であれば、単純には、第
１および第４の電圧を、ある１本の給電線を介して給電
する一方、第３および第２の電圧を、別の１本の給電線
を介して給電する構成が考えられる。しかしながら、こ
のような構成では、２本の給電線における電圧振幅がと
もに大きくなり、このため、該給電線に寄生する容量に
よって無駄に電力が消費されてしまう。そこで、プリセ
ット期間からセット期間に移行する際、セレクタによっ
て、第１または第２の給電線の一方から他方に給電を切
り替える構成にすると、両給電線における電圧の遷移が
小さく抑えられて、その分、さらなる低消費電力化が可
能となる。

【００１１】さらに、セレクタによって第１または第２
の給電線の一方から他方に給電を切り替える構成におい
ては、前記書込極性が、正極性書込または負極性書込の
いずれか他方である場合に、前記第１の給電線には、前
記プリセット期間において第５の電圧が給電されるとと
もに、前記セット期間において前記第５の電圧よりも高
位の第６の電圧が給電される一方、前記第２の給電線に
は、前記プリセット期間において、前記第６の電圧より
も高位の第７の電圧が給電されるとともに、前記セット
期間では、前記第７の電圧よりも低位であって、前記第
６の電圧よりも高位である第８の電圧が給電される構成
も好ましい。この構成では、プリセット期間からセット
期間に移行する際だけでなく、液晶容量への書込極性
が、正極性書込または負極性書込のいずれか一方から他
方に移行する際にも、両給電線における電圧の遷移が小
さく抑えられる。

【００１２】また、第１の発明におけるＤ／Ａ変換器
は、前記書込極性が正極性書込または負極性書込のいず
れか一方である場合に、前記階調データの上位ビット応
じて、第１または第３の電圧のいずれか一方を、プリセ
ット期間において前記データ線に印加する第１のスイッ
チと、前記階調データの上位ビットを除いた下位ビット
に対応する容量値を有する容量であって、前記データ線
に前記第１の電圧が印加されたのであれば、前記第１の
電圧よりも高位の第４の電圧が一端に印加される一方、
前記データ線に前記第３の電圧が印加されたのであれ
ば、前記第３の電圧よりも低位の第２の電圧が一端に印
加され、その他端が、前記プリセット期間の後のセット
期間において前記データ線に接続される容量とを含む構
成が好ましい。この構成では、プリセット期間におい
て、階調データの上位ビットに応じて第１または第３の
電圧が、第１のスイッチによってデータ線に印加される
と、当該印加電圧に応じた電荷がデータ線の寄生容量に
蓄積される。次に、セット期間において、階調データの
下位ビットに応じた容量であって、一端に第４または第
２の電圧が印加された容量の他端がデータ線に接続され
ると、容量に蓄積された電荷がデータ線の寄生容量に、
あるいは逆に、データ線の寄生容量に蓄積された電荷が
容量に、移動して均等化される。これにより、データ線
には、階調ビットに応じた電圧が印加されることにな
る。すなわち、この構成では、Ｄ／Ａ変換する際に、デ
ータ線の寄生容量が積極的に用いられるので、その分、
構成の簡略化が図られることになる。

【００１３】ここで、Ｄ／Ａ変換器における容量は、前
記下位ビットの重みに対応するビット容量と、前記ビッ
ト容量に対応して設けられるとともに、前記下位ビット
にしたがってオンまたはオフする第２のスイッチとから
なる態様が考えられる。この態様によれば、前記階調デ
ータの下位ビットに対応する容量値の容量を簡易に構成
することができる。

【００１４】さて、第１のスイッチと容量とを含むＤ／
Ａ変換器が、プリセット期間に第１の電圧を用いる場合
には、セット期間に第４の電圧を用いる一方、プリセッ
ト期間に第３の電圧を用いる場合には、セット期間に第
２の電圧を用いる構成であれば、単純には、第１および
第４の電圧を、ある１本の給電線を介して給電する一
方、第３および第２の電圧を、別の１本の給電線を介し
て給電する構成が考えられる。しかしながら、このよう
な構成では、２本の給電線における電圧振幅がともに大
きくなり、このため、該給電線に寄生する容量によって
無駄に電力が消費されてしまう。そこで、Ｄ／Ａ変換器
が第１のスイッチと容量とを含む構成にあっては、前記
プリセット期間では、前記第１の電圧が給電されるとと
もに、前記セット期間では、前記第２の電圧が給電され
る第１の給電線と、前記プリセット期間では、前記第３
の電圧が給電されるとともに、前記セット期間では、前
記第４の電圧が給電される第２の給電線と、前記プリセ
ット期間では、前記第１または第２の給電線のいずれか
一方を、前記上位ビットに応じて選択し、選択した給電
線に給電されている電圧を前記第１のスイッチの入力端
に供給するとともに、前記セット期間では、前記第１ま
たは第２の給電線のいずれか他方を選択し、選択した給
電線に給電された電圧を前記容量の一端に供給するセレ
クタとを備える構成が好ましい。この構成では、プリセ
ット期間からセット期間に移行する際、セレクタによっ
て、第１または第２の給電線の一方から他方に給電が切
り替えられるので、両給電線における電圧の遷移が小さ
く抑えられる。このため、さらなる低消費電力化が可能
となる。

【００１５】また、Ｄ／Ａ変換器において、前記書込極
性が正極性書込または負極性書込のいずれか他方である
場合に、前記第１のスイッチは、前記階調データの上位
ビット応じて、第５または第７の電圧のいずれか一方
を、プリセット期間において前記データ線に印加し、前
記容量の一端には、前記データ線に前記第５の電圧が印
加されたのであれば、前記第５の電圧よりも高位の第８
の電圧が一端に印加される一方、前記データ線に前記第
７の電圧が印加されたのであれば、前記第７の電圧より
も低位の第６の電圧が一端に印加される構成が好まし
い。この構成によれば、プリセット期間およびセット期
間における印加電圧を変更するのみによって、液晶容量
への書込極性に対応した電圧を生成することが可能とな
る。

【００１６】さらに、Ｄ／Ａ変換器が、プリセット期間
およびセット期間における印加電圧を変更することによ
って、液晶容量への書込極性に対応した電圧を生成する
構成である場合、前記第１の給電線には、前記プリセッ
ト期間において第５の電圧が給電されるとともに、前記
セット期間において前記第６の電圧が給電される一方、
前記第２の給電線には、前記プリセット期間において、
前記第７の電圧が給電されるとともに、前記セット期間
では、前記第８の電圧が給電される構成が好ましい。こ
の構成では、プリセット期間からセット期間に移行する
際だけでなく、液晶容量への書込極性が、正極性書込ま
たは負極性書込のいずれか一方から他方に移行する際に
も、両給電線における電圧の遷移が小さく抑えられる。

【００１７】一方、第１発明において、液晶容量に対し
て蓄積容量が十分に大きいのであれば、蓄積容量におけ
る他端のシフト分がそのまま液晶容量に印加されるとみ
なすことができる。ただし、実際には、蓄積容量を液晶
容量よりも数倍程度とするのが限界であるので、蓄積容
量における他端の電圧シフト分が圧縮されて、液晶容量
に印加されることになるが、前記液晶容量に対する前記
蓄積容量の容量比率は、４以上であれば、電圧振幅の減
少分も約２０％弱と少なくて済み、レイアウト的にも現
実的である。

【００１８】また、第１発明において、前記蓄積容量の
他端は、容量線を介して行毎に共通接続される構成が好
ましい。この構成によれば、液晶容量を、走査線毎の反
転（行反転）や垂直走査期間毎の反転（フレーム反転）
等することが可能となる。

【００１９】さらに、本発明における電子機器は、上記
液晶表示装置を備えるので、低消費電力化を図ることが
可能になる。なお、このような電子機器としては、画像
を拡大投射するプロジェクタのほか、パーソナルコンピ
ュータや、携帯電話などが挙げられる。

【００２０】なお、上記第１発明は、液晶表示装置の駆
動回路としても実現することができる。すなわち、本件
第２発明に係る液晶表示装置の駆動回路にあっては、走
査線とデータ線との交差に対応して設けられるととも
に、対向電極と画素電極とによって液晶が挟持された液
晶容量と、前記データ線と前記画素電極との間に介挿さ
れて、前記走査線にオン電圧が印加されるとオンする一
方、オフ電圧が印加されるとオフするスイッチング素子
と、一端が前記画素電極に接続された蓄積容量とを備え
る液晶表示装置を駆動するに際し、前記走査線に前記オ
ン電圧を印加した後に、前記オフ電圧を印加する走査線
駆動回路と、前記走査線駆動回路によって、前記走査線
にオン電圧が印加された場合に、階調を指示する階調デ
ータに対応した電圧であって、かつ、前記液晶容量への
書込極性に対応した電圧をデータ線に印加するＤ／Ａ変
換器と、前記走査線にオン電圧が印加された場合に、前
記データ線に印加された電圧が正極性書込に対応するも
のであったならば、前記走査線にオフ電圧が印加された
ときに、前記蓄積容量における他端の電位を高位にシフ
トさせる一方、前記走査線にオン電圧が印加された場合
に、前記データ線に印加された電圧が負極性書込に対応
するものであったならば、前記走査線にオフ電圧が印加
されたときに、前記蓄積容量における他端の電位を低位
にシフトさせる蓄積容量駆動回路とを具備する構成を特
徴としている。この構成によれば、上記第１発明と同様
に、画素電極に印加される電圧振幅に比べて、データ線
に印加する電圧信号の電圧振幅を小さく抑えることがで
きるので、低消費電力化を図ることが可能になる上に、
データ線の狭ピッチ化ができるので、高精細化を図るこ
とが可能となる。

【００２１】さらに、上記第１発明は、液晶表示装置の
駆動方法としても実現することができる。すなわち、本
件第３発明に係る液晶表示装置の駆動方法にあっては、
走査線とデータ線との交差に対応して設けられるととも
に、対向電極と画素電極とによって液晶が挟持された液
晶容量と、前記データ線と前記画素電極との間に介挿さ
れて、前記走査線にオン電圧が印加されるとオンする一
方、オフ電圧が印加されるとオフするスイッチング素子
と、一端が前記画素電極に接続された蓄積容量とを備え
る液晶表示装置を駆動するに際し、前記走査線にオン電
圧を印加し、階調を指示する階調データに対応した電圧
であって、かつ、前記液晶容量への書込極性に対応した
電圧を、前記データ線に印加し、前記走査線にオフ電圧
を印加し、前記データ線への印加電圧を正極性書込に対
応させたならば、前記蓄積容量における他端の電位を高
位にシフトさせる一方、負極性書込に対応させたなら
ば、前記走査線にオフ電圧を印加したときに、前記蓄積
容量における他端の電位を低位にシフトさせる方法を特
徴としている。この方法によれば、上記第１および第２
発明と同様に、画素電極に印加される電圧振幅に比べ
て、データ線に印加する電圧信号の電圧振幅を小さく抑
えることができるので、低消費電力化を図ることが可能
になる上に、データ線の狭ピッチ化ができるので、高精
細化を図ることが可能となる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２３】＜１：実施形態＞図１（ａ）は、この実施
形態に係る液晶表示装置の構成を示す斜視図であり、図
１（ｂ）は、図１（ａ）におけるＡ−Ａ’線の断面図で
ある。これらの図に示されるように、液晶表示装置１０
０は、各種素子や画素電極１１８等が形成された素子基
板１０１と、対向電極１０８等が形成された対向基板１
０２とが、スペーサ１０３を含むシール材１０４によっ
て一定の間隙を保って、互いに電極形成面が対向するよ
うに貼り合わせられるとともに、この間隙に例えばＴＮ
（Twisted Nematic）型の液晶１０５が封入された構成
となっている。

【００２４】この実施形態では、素子基板１０１とし
て、ガラスや、半導体、石英などの透明基板が用いられ
るが、不透明な基板を用いても良い。ただし、素子基板
１０１に不透明な基板を用いる場合には、透過型ではな
く反射型として用いる必要がある。また、シール材１０
４は、対向基板１０２の周辺に沿って形成されるが、液
晶１０５を封入するために一部が開口している。このた
め、液晶１０５の封入後に、その開口部分が封止材１０
６によって封止されている。

【００２５】次に、素子基板１０１の対向面であって、
シール材１０４の外側一辺に位置する領域１５０ａに
は、データ線を駆動するための回路（詳細については後
述する）が形成されている。さらに、この一辺の外周部
分には、複数の実装端子１０７が形成されて、外部回路
から各種信号を入力する構成となっている。

【００２６】また、この一辺に隣接する２辺に位置する
領域１３０ａには、それぞれ走査線や容量線などを駆動
するため回路（詳細については後述する）が形成され
て、行（Ｘ）方向の両側から駆動する構成となってい
る。また、残りの一辺には、２個の領域１３０ａに形成
される回路において共用される配線（図示省略）などが
設けられる。なお、行方向に供給される信号の遅延が問
題にならないのであれば、これらの信号を出力する回路
を片側１個の領域１３０ａのみに形成する構成でも良
い。

【００２７】一方、対向基板１０２に設けられる対向電
極１０８は、素子基板１０１との貼合部分における４隅
のうち、少なくとも１箇所に設けられた銀ペースト等な
どの導通材によって、素子基板１０１に形成された実装
端子１０７と電気的に接続されて、時間的に一定の電圧
ＬＣcomが印加される構成となっている。ほかに、対向
基板１０２には、特に図示はしないが、画素電極１１８
と対向する領域に、必要に応じて着色層（カラーフィル
タ）が設けられる。ただし、後述するプロジェクタのよ
うに色光変調の用途に適用する場合、対向基板１０２に
着色層を形成する必要はない。また、着色層を設けると
否かとにかかわらず、光のリークによるコントラスト比
の低下を防止するために、画素電極１１８と対向する領
域以外の部分には遮光膜が設けられている（図示省
略）。

【００２８】また、素子基板１０１および対向基板１０
２の各対向面には、液晶１０５における分子の長軸方向
が両基板間で約９０度連続的に捻れるようにラビング処
理された配向膜が設けられる一方、その各背面側には、
吸収軸が配向方向に沿った方向になるように、偏光子が
それぞれ設けられている。これにより、液晶容量（画素
電極１１８と対向電極１０８との間において液晶１０５
を挟持してなる容量）に印加される電圧実効値がゼロで
あれば、透過率が最大になる一方、電圧実効値が大きく
なるにつれて、透過率が徐々に減少して、ついには透過
率が最小になるすなわち、本実施形態に係る液晶表示装
置は、ノーマリーホワイトモードの構成となっている。

【００２９】なお、配向膜や偏光子などについては、本
件とは直接関係しないので、その図示については省略す
ることにする。また、図１（ｂ）において、対向電極１
０８や、画素電極１１８、実装端子１０７などには厚み
を持たせているが、これは、位置関係を示すための便宜
的な措置であり、実際には、基板の厚みに対して視認で
きないほどに薄い。

【００３０】＜１−１：電気的な構成＞続いて、液晶表
示装置の電気的な構成について説明する。図２は、この
電気的な構成を示すブロック図である。この図に示され
るように、走査線１１２および容量線１１３が、それぞ
れＸ（行）方向に延在して形成される一方、データ線１
１４が、Ｙ（列）方向に延在して形成されて、これらの
交差に対応して画素１２０が形成されている。ここで、
説明の便宜上、走査線１１２（容量線１１３）の本数を
「ｍ」とし、データ線１１４の本数を「ｎ」とすると、
画素１２０は、ｍ行ｎ列のマトリクス状に配列すること
になる。また、本実施形態では、図面の記載上、ｍ、ｎ
を偶数とするが、これに限定する趣旨ではない。

【００３１】次に、１つの画素１２０について着目する
と、Ｎチャネル型の薄膜トランジスタ（Thin Film Tran
sistor：以下「ＴＦＴ」と称呼する）１１６のゲートが
走査線１１２に接続され、そのソースがデータ線１１４
に接続され、さらに、そのドレインが画素電極１１８お
よび蓄積容量１１９の一端に接続されている。上述した
ように画素電極１１８は、対向電極１０８に対向し、さ
らに、両電極間に液晶１０５が挟持されているので、液
晶容量は、一端を画素電極１１８とし、他端を対向電極
１０８として、液晶１０５を挟持した構成となってい
る。この構成において、走査線１１２に供給される走査
信号がＨレベルになると、ＴＦＴ１１６がオンして、デ
ータ線１１４の電圧に応じた電荷が液晶容量および蓄積
容量１１９に書き込まれることになる。なお、蓄積容量
１１９の他端は、容量線１１３に１行毎に共通接続され
ている。

【００３２】一方、Ｙ側について着目すると、シフトレ
ジスタ１３０（走査線駆動回路）が設けられている。こ
のシフトレジスタ１３０は、図８に示されるように、１
垂直走査期間（１Ｆ）の最初に供給される転送開始パル
スＤＹを、クロック信号ＣＬＹの立ち上がり及び立ち下
がりで順番にシフトして、走査信号Ｙｓ１、Ｙｓ２、Ｙ
ｓ３、…、Ｙｓｍとして、それぞれ１行目、２行目、３
行目、…、ｍ行目の走査線１１２に供給するものであ
る。ここで、走査信号Ｙｓ１、Ｙｓ２、Ｙｓ３、…、Ｙ
ｓｍは、図８に示されるように、転送開始パルスＤＹの
パルス幅が狭められ、かつ、互いに重複しないように、
１水平走査期間（１Ｈ）毎にアクティブレベル（Ｈレベ
ル）になるものである。

【００３３】次に、フリップフロップ１３２およびセレ
クタ１３４（蓄積容量駆動回路）が１行毎に設けられて
いる。ここで一般的に、ｉ（ｉは、１≦ｉ≦ｍを満たす
整数）行目に対応するフリップフロップ１３２のクロッ
クパルス入力端Ｃｐには、ｉ行目に対応する走査信号Ｙ
ｓｉの反転信号が供給され、また、そのデータ入力端Ｄ
には、１垂直走査期間（１Ｆ）毎に論理レベルが反転す
る信号ＦＬＤ（図８参照）が供給されている。したがっ
て、ｉ行目のフリップフロップ１３２は、走査信号Ｙｓ
ｉの立ち下がりにおいて、信号ＦＬＤをラッチして、選
択制御信号Ｃｓｉとして出力することになる。

【００３４】続いて、一般的にｉ行目のセレクタ１３４
は、選択制御信号Ｃｓｉの論理レベルがＨレベルであれ
ば入力端Ａを選択する一方、Ｌレベルであれば入力端Ｂ
を選択して、選択した入力端への信号を、容量スイング
信号Ｙｃｉとしてｉ行目の容量線１１３に供給するもの
である。これらの行毎に設けられるセレクタ１３４のう
ち、奇数行目のセレクタ１３４における入力端Ａには、
高位側の容量電圧Ｖst(+)が印加され、その入力端Ｂに
は、低位側の容量電圧Ｖst(-)が印加されている。一
方、偶数行目のセレクタ１３４における入力端Ａには、
低位側の容量電圧Ｖst(-)が印加され、その入力端Ｂに
は、高位側の容量電圧Ｖst(+)が印加されている。すな
わち、奇数行のセレクタ１３４と、偶数行のセレクタ１
３４とでは、入力端Ａ、Ｂに印加されている容量電圧
が、互いに入れ替えられた関係となっている。

【００３５】一方、Ｘ側に着目すると、デコーダ（図２
において「Ｄｅｃ」と表記）１６０は、信号ＰＳおよび
信号Ｃsetを解読して、図３（ａ）における真理値表に
対応した論理レベルとなる信号Ｃsetlを出力するもので
ある。また、インバータ１６２は、信号Ｃsetlの論理レ
ベルを反転して、信号／Ｃsetl（「／」は反転を示す）
として出力するものである。なお、図３（ｂ）は、信号
ＰＳおよび信号Ｃsetを入力とし、出力を信号／Ｃsetl
とした場合の真理値表である。

【００３６】ここで、信号ＰＳは、液晶容量への書込極
性を指示する信号であり、その論理レベルがＨレベルで
あれば、正極性書込を指示する一方、その論理レベルが
Ｌレベルであれば、負極性書込を指示するものである。
本実施形態において、信号ＰＳは、図８または図１０に
示されるように１水平走査期間（１Ｈ）毎に論理レベル
が反転する。さらに、信号ＰＳの論理レベルは、同一の
水平走査期間についてみた場合、１垂直走査期間毎でも
反転する（図８の括弧書参照）。すなわち、本実施形態
では、走査線１１２毎に極性反転（行反転）が行われる
構成となっている。また、信号Ｃsetは、図１０に示さ
れるように、１水平走査期間（１Ｈ）のうち、走査信号
Ｙｓ１、Ｙｓ２、…、ＹｓｍがＨレベルになる直前期間
において、Ｌレベルになり、その他の期間ではＨレベル
になるものである。

【００３７】なお、本実施形態において、画素１２０ま
たは液晶容量について極性反転とは、液晶容量の他端た
る対向電極１０８への印加電圧ＬＣcomを基準として、
液晶容量の一端たる画素電極１１８の印加電圧を交流反
転させることをいう。ただし、本実施形態では、ＴＦＴ
１１６のオンによって画素電極１１８に印加された電圧
が、対向電極１０８への印加電圧ＬＣcomよりも低くて
も、後述するように、ＴＦＴ１１６のオフ後に、画素電
極１１８の電圧が高位側にシフトして、結果的にＬＣco
mよりも高くなる場合がある。すなわち、本実施形態で
は、ＬＣcomよりも低い電圧がデータ線１１４に印加さ
れても、その電圧は、正極性書込に対応している場合が
ある。反対に、本実施形態では、ＴＦＴ１１６のオンに
より画素電極１１８に印加された電圧が、ＬＣcomより
も高くても、ＴＦＴ１１６のオフ後に、画素電極１１８
の電圧が低位側にシフトして、結果的にＬＣcomよりも
低くなる場合がある。すなわち、本実施形態では、ＬＣ
comよりも高い電圧がデータ線１１４に印加されても、
その電圧は、負極性書込に対応している場合がある。

【００３８】次に、デコーダ１７２は、信号ＰＳおよび
信号Ｃsetを解読して、図４に示されるデコード結果に
応じた電圧信号を、階調信号Ｖdac１として第１の給電
線１７５に供給するものである。ここで、階調信号Ｖda
c１が取り得る電圧は、Ｖsw(+ )、Ｖck(+)、Ｖsk(-)、
Ｖcw(-)のいずれかであるので、これら４つの電圧が、
デコーダ１７２の入力端に電圧信号群Ｖset１として印
加されている。続いて、デコーダ１７４は、信号ＰＳお
よび信号Ｃsetを解読して、図５に示されるデコード結
果に応じた電圧信号を、階調信号Ｖdac２として第２の
給電線１７７に供給するものである。ここで、階調信号
Ｖdac２が取り得る電圧は、Ｖsk(+)、Ｖcw(+)、Ｖsw
(-)、Ｖck(-)のいずれかあるので、これら４つの電圧
が、デコーダ１７４の入力端に電圧信号群Ｖset２とし
て印加されている。なお、階調信号Ｖdac１、Ｖdac２が
取り得る電圧については、後述することにする。

【００３９】一方、シフトレジスタ１５０は、図９に示
されるように、転送開始パルスＤＸを、クロック信号Ｃ
ＬＸの立ち上がり及び立ち下がりで順番にシフトして、
互いに排他的にアクティブレベル（Ｈレベル）となるサ
ンプリング制御信号Ｘｓ１、Ｘｓ２、…、Ｘｓｎを、そ
れぞれ出力するものである。ここで、サンプリング制御
信号Ｘｓ１、Ｘｓ２、…、Ｘｓｎは、互いに重複しない
ように、順次アクティブレベル（Ｈレベル）になる。

【００４０】さて、シフトレジスタ１５０の出力側に
は、第１のサンプリングスイッチ１５２が、データ線１
１４の列毎に対応して設けられている。このうち、一般
的にｊ（ｊは、１≦ｊ≦ｎを満たす整数）列目に対応す
る第１のサンプリングスイッチ１５２は、サンプリング
制御信号ＸｓｊがＨレベルになるとオンして、階調デー
タＤａｔａをサンプリングするものである。ここで、階
調データＤａｔａは、画素１２０の階調（濃度）を指示
する４ビットのディジタルデータであって、実装端子１
０７（図１（ａ）または同図（ｂ）参照）を介して、図
示せぬ外部回路から、クロック信号ＣＬＸに同期して供
給される。このため、本実施形態に係る液晶表示装置に
あって、画素１２０は、４ビットの階調データＤａｔａ
にしたがって１６（＝２⁴）階調の表示を行うことにな
る。

【００４１】なお、説明の便宜上、階調データＤａｔａ
のうち、最上位ビットをＤ３と表記し、その次位ビット
をＤ２と表記し、さらにその次位ビットをＤ２と表記
し、最下位ビットをＤ０と表記する。また、図２におい
て、シフトレジスタ１３０、フリップフロップ１３２お
よびセレクタ１３４は、画素１２０の配列領域に対して
左方のみに配列しているが、実際には、図１に示される
ように、画素１２０の配列に対し左右対称に配置して、
左右の両側からそれぞれ走査線１１２および容量線１１
３を駆動する構成となっている。

【００４２】＜１−１−１：Ｄ／Ａ変換器群の詳細＞次
に、図２におけるＤ／Ａ変換器群１８０は、１列目、２
列目、３列目、…、ｎ目に対応する第１のサンプリング
スイッチ１５２によってそれぞれサンプリングされた階
調データＤａｔａを、それぞれアナログ信号に変換し
て、データ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力
するものである。ここで、本実施形態におけるＤ／Ａ変
換器群１８０にあっては、各列に対応する構成が互いに
同一であるので、一般的にｊ列目に対応した構成につい
て代表して説明することにする。図６は、Ｄ／Ａ変換器
群１８０のうち、ｊ列目と、これに隣接する（ｊ＋１）
列目との２列分のほか、第１のサンプリングスイッチ１
５２を含めた構成を示すブロック図である。

【００４３】この図において、ｊ列目に対応する第１の
ラッチ回路１８０２は、同じくｊ列目に対応する第１の
サンプリングスイッチ１５２によってサンプリングされ
た階調データＤａｔａのビットＤ０〜Ｄ３を、それぞれ
ラッチするものである。続いて、ｊ列目に対応する第２
のサンプリングスイッチ１８０４は、ｊ列目に対応する
第１のラッチ回路１８０２によってラッチされた階調デ
ータＤａｔａのビットＤ０〜Ｄ３を、ラッチパルスＬＡ
Ｔがアクティブレベル（Ｈレベル）になったときに、そ
れぞれサンプリングするものである。さらに、ｊ列目に
対応する第２のラッチ回路１８０６は、同じくｊ列目に
対応する第２のサンプリングスイッチ１８０４によって
サンプリングされた階調データＤａｔａのビットＤ０〜
Ｄ３を、それぞれラッチするものである。

【００４４】次に、第２のラッチ回路１８０６によって
ラッチされたビットのうち、下位３ビットＤ０、Ｄ１、
Ｄ２が供給される信号線は、それぞれスイッチＳＷ０、
ＳＷ１、ＳＷ２の制御端に接続されている。これらのス
イッチＳＷ０、ＳＷ１、ＳＷ２（第２のスイッチ）は、
第２のラッチ回路１８０６によってラッチされたビット
が「１」（Ｈレベル）であればオンするものである。

【００４５】一方、第２のラッチ回路１８０６によって
ラッチされたビットのうち、最上位ビットＤ３を供給す
る信号線は、スイッチ１８１４の入力端とインバータ１
８１２の入力端とに接続され、さらにインバータ１８１
２の出力端は、スイッチ１８１６の入力端に接続されて
いる。そして、スイッチ１８１４、１８１６の出力端
は、ノードＰに共通接続されている。ここで、スイッチ
１８１４の制御端は、信号Ｃsetlが供給される信号線に
接続される一方、スイッチ１８１６の制御端は、信号／
Ｃsetlが供給される信号線に接続されている。

【００４６】本実施形態におけるスイッチ１８１４、１
８１６の各々は、それぞれ制御端に供給される信号がＨ
レベルであればオンするものである。信号／Ｃsetlは、
信号Ｃsetlの論理レベルをインバータ１６２により反転
したものであるから、スイッチ１８１４、１８１６は、
互いに排他的にオンオフすることになる。したがって、
ノードＰの論理レベルは、信号ＣsetlがＨレベルになっ
てスイッチ１８１４がオンする場合（信号／ＣsetlがＬ
レベルになってスイッチ１８１６がオフする場合）で
は、第２のラッチ回路１８０６によってラッチされた最
上位ビットＤ３を正転したものとなる一方、信号／Ｃse
tlがＨレベルになってスイッチ１８１６がオンする場合
（信号Ｃse tlがＬレベルになってスイッチ１８１４が
オフする場合）では、ラッチされた最上位ビットＤ３を
反転したものとなる。

【００４７】続いて、ノードＰは、スイッチ１８２４の
制御端とインバータ１８２２の入力端とに接続され、さ
らにインバータ１８２２の出力端は、スイッチ１８２６
の制御端に接続されている。そして、スイッチ１８２
４、１８２６の出力端は、ノードＱに共通接続されてい
る。ここで、スイッチ１８２４の入力端は、階調信号Ｖ
dac２が供給される第２の給電線１７７に接続される一
方、スイッチ１８２６の入力端は、階調信号Ｖdac１が
供給される第１の給電線１７５に接続されている。本実
施形態におけるスイッチ１８２４、１８２６の各々は、
それぞれ制御端に供給される信号がＨレベルであればオ
ンするものである。スイッチ１８２６の制御端に供給さ
れる信号は、スイッチ１８２４の制御端に供給される信
号の論理レベルをインバータ１８２２により反転したも
のであるから、スイッチ１８２４、１８２６は、互いに
排他的にオンオフすることになる。よって、ノードＰが
Ｈレベルであれば、スイッチ１８２４がオンし、スイッ
チ１８２６がオフするので、ノードＱは、階調信号Ｖda
c２が取る電圧になり、また、ノードＰがＬレベルであ
れば、スイッチ１８２４がオフし、スイッチ１８２６が
オンするので、ノードＱは、階調信号Ｖdac１が取る電
圧になる。

【００４８】すなわち、インバータ１８１２、１８２
２、スイッチ１８１４、１８１６、１８２４、１８２６
の全体により、走査線１１２がＨレベルになる前に第１
の給電線１７５または第２の給電線１７７のいずれか一
方を、書込極性および上位ビットｄ３に応じて選択し、
この後、走査線１１２がＨレベルになると、第１の給電
線１７５または第２の給電線１７７のいずれか他方を選
択して、ノードＱに印加するセレクタとして機能するこ
とになる。

【００４９】次に、ノードＱは、ビット容量１８３０の
一端と、ビット容量１８３１の一端と、ビット容量１８
３２の一端と、スイッチＳＷ３の入力端とに共通接続さ
れている。このうち、スイッチ（第１のスイッチ）ＳＷ
３は、その制御端に供給される信号ＳsetがＨレベルで
あればオンするものである。さらに、ビット容量１８３
０の他端は、スイッチＳＷ０の入力端に接続され、ビッ
ト容量１８３１の他端は、スイッチＳＷ１の入力端に接
続され、ビット容量１８３２の他端は、スイッチＳＷ２
の入力端に接続されている。ここで、信号Ｓsetは、信
号Ｃsetとは論理レベルが反転した関係にある。また、
ビット容量１８３０の容量サイズをＣdacとすれば、ビ
ット容量１８３１の容量サイズは２・Ｃdacであり、ビッ
ト容量１８３２の容量サイズは４・Ｃdacである。すなわ
ち、ビット容量１８３０、１８３１、１８３２の容量サ
イズは、階調データＤａｔａのビットＤ０、Ｄ１、Ｄ２
の重みに対応して１：２：４になっている。そして、ス
イッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３の各々における
出力端が、ｊ列目のデータ線１１４に共通接続されてい
る。なお、データ線１１４の各々には、容量サイズがＣ
slnである容量１８５０が寄生している。

【００５０】＜１−１−２：Ｄ／Ａ変換の原理等＞次
に、このような構成を列毎に備えるＤ／Ａ変換器群１８
０のＤ／Ａ変換原理について説明する。Ｄ／Ａ変換器群
１８０において一般的にｊ列目に対応する構成は、プリ
セット期間において、最上位ビットＤ３に対応した電荷
を、ｊ列目のデータ線１１４に寄生する容量１８５０に
蓄積する一方、セット期間において、下位ビットＤ０、
Ｄ１、Ｄ２に応じた電荷を、ビット容量１８３０、１８
３１、１８３２に蓄積すると同時に、これら電荷を、容
量１８５０に蓄積された電荷と均等化させることによっ
て、ｊ列目のデータ線１１４における電圧を階調データ
Ｄａｔａに対応させるものである。

【００５１】詳細には、第１に、信号ＳsetがＨレベル
になるプリセット期間において、ノードＱをプリセット
電圧Ｖsにすると、ＳＷ３のオンによって、寄生容量１
８５０には、該電圧Ｖsに応じた電荷が蓄積される。一
方、ビットＤ０、Ｄ１、Ｄ２の各々に応じてスイッチＳ
Ｗ０、ＳＷ１、ＳＷ２がオンオフする。この際、ビット
容量１８３０、１８３１、１８３２のうち、オンしたス
イッチに接続されたビット容量の両端は短絡状態になる
ので、当該ビット容量の蓄電される電荷はゼロクリアさ
れる。第２に、信号ＳsetがＬレベルになる一方、信号
ＣsetがＨレベルになるセット期間において、ノードＱ
をセット電圧Ｖcにする。これにより、スイッチＳＷ３
がオフするとともに、ビット容量１８３０、１８３１、
１８３２のうち、オンしたスイッチに接続された容量に
は、電圧Ｖcに応じた電荷蓄積されるが、該容量とデー
タ線１１４とは接続状態にあるので、該容量に蓄積され
た電荷と、データ線１１４の寄生容量１８５０に蓄積さ
れた電荷とが均等化される。

【００５２】ここで、下位ビットＤ０、Ｄ１、Ｄ２で表
される十進値をＮとすると、スイッチＳＷ３のオフ後に
おいてデータ線１１４に印加される電圧Ｖは、次の式
(1)で表すことができる。 Ｖ＝（Ｎ・Ｃdac・Ｖc＋Ｃsln・Ｖs）／（Ｎ・Ｃdac＋Ｃsln）…(1) 式(1)にあって、ある一つの液晶表示装置において、容
量Ｃdac、Ｃslnについては定数として設計されるが、プ
リセット電圧Ｖs、セット電圧Ｖcについては変数として
扱うことができる。

【００５３】そこで、正極性書込に対応し、かつ、最上
位ビットＤ３が「０」である場合に、第１の電圧Ｖsw
(+)をプリセット電圧Ｖsとして選択し、電圧Ｖsw(+)よ
りも高位の第４の電圧Ｖcw(+)をセット電圧Ｖcとして選
択する。この選択では、電圧Ｖは、図７において特性Ｗ
t(+)で示されるように、電圧Ｖsw(+)を起点として十進
値Ｎが大きくなるにつれて上昇するが、その変化率は鈍
化している。これは、実際の液晶表示装置では、Ｃdac
≦Ｃslnになるためである。

【００５４】次に、正極性書込に対応し、かつ、最上位
ビットＤ３が「１」である場合に、第３の電圧Ｖsk(+)
をプリセット電圧Ｖsとして選択し、電圧Ｖsk(+)よりも
低位の第２の電圧Ｖck(+)をセット電圧Ｖcとして選択す
る。この選択では、電圧Ｖは、図７において特性Ｂk(+)
で示されるように、電圧Ｖsk(+)を起点として十進値Ｎ
が大きくなるにつれて低下するが、その変化率は鈍化し
ている。さらに、この選択においては、階調データＤａ
ｔａにおけるビットＤ０、Ｄ１、Ｄ２、Ｄ３が取り得る
内容と階調値とを図７に示されるように対応付けたとき
に、特性Ｂk(+)が特性Ｗt(+)と連続するように、電圧Ｖ
sk(+)、Ｖck(+)が設定される。

【００５５】結局、正極性書込において、階調データＤ
ａｔａに対する電圧Ｖの特性は、特性Ｗt(+)と特性Ｂk
(+)とを併せたものとなる。ここで、電圧Ｖの特性は、
階調値に対して、液晶容量の駆動に適した電圧に変換す
るガンマ変換を模倣しているので、アナログ変換の際に
ガンマ変換についても同時に実行されることになる。

【００５６】一方、液晶に直流成分が印加されると、液
晶の組成が変化する結果、いわゆる焼き付きやフリッカ
等が発生して表示品位が低下するので、液晶容量につい
ては交流駆動が原則である。本実施形態では、液晶容量
の他端たる対向電極１０８への電圧ＬＣcomが時間的に
一定であるので、ＬＣcomを基準として、液晶容量の一
端たる画素電極１１８に印加する電圧を、一定周期毎に
反転する必要がある。

【００５７】この負極性書込を行う場合には、正極性書
込に対応する特性Ｗt(+)と特性Ｂk(+)とを、ＬＣcomを
基準として反転させた特性を用いる必要がある。このよ
うな反転特性を得るためには、負極性書込に対応し、か
つ、最上位ビットＤ３が「０」である場合に、第７の電
圧Ｖsw(-)をプリセット電圧Ｖsとして選択し、電圧Ｖsw
(-)よりも低位の第６の電圧Ｖcw(-)をセット電圧Ｖcと
して選択する。この選択による特性Ｗt(-)は、正極性書
込に対応する特性Ｗt(+)を、ＬＣcomを基準として反転
したものとなる。ここで、Ｖsw(-)、Ｖcw(-)の各々は、
ＬＣcomを基準として、それぞれＶsw(+)、Ｖcw(+)を反
転したものである。ただし、ＴＦＴ１１６におけるしき
い値特性等についてまで考慮するときには、反転におけ
る基準としてＬＣcomが用いられずに、ＬＣcomの近傍す
る別途の電位が反転における基準として用いられる。

【００５８】また、負極性書込に対応し、かつ、最上位
ビットＤ３が「１」である場合に、第５の電圧Ｖsk(-)
をプリセット電圧Ｖsとして選択し、電圧Ｖsk(-)よりも
高位の第８の電圧Ｖck(-)をセット電圧Ｖcとして選択す
る。この選択による特性Ｂk(-)は、正極性書込に対応す
る特性Ｂk(+)とを、ＬＣcomを基準として反転したもの
となる。ここで、Ｖsk(-)、Ｖck(-)の各々は、ＬＣcom
を基準として、それぞれＶsk(+)、Ｖck(+)を反転したも
のである。

【００５９】このように本実施形態では、プリセット電
圧Ｖsおよびセット電圧Ｖcの組として４組用意するとと
もに、書込極性および最上位ビットＤ３に応じて、いず
れかの１組を選択することによって、図７に示されるよ
うなＤ／Ａ変換特性が得られることになる。

【００６０】＜１−２：Ｙ側の動作＞次に、上述した構
成に係る液晶表示装置の動作のうち、Ｙ側の動作につい
て説明する。ここで、図８は、この液晶表示装置におけ
るＹ側の動作を説明するためのタイミングチャートであ
る。この図に示されるように、１垂直走査期間（１Ｆ）
の最初に供給される転送開始パルスＤＹが、シフトレジ
スタ１３０（図２参照）により、クロック信号ＣＬＹの
立ち上がり及び立ち下がりにしたがってシフトされると
ともに、そのパルス幅が狭められて、１水平走査期間１
Ｈ毎にＨレベルになる走査信号Ｙｓ１、Ｙｓ２、Ｙｓ
３、…、Ｙｓｍとして出力される。

【００６１】ここで、１垂直走査期間（１Ｆ）におい
て、信号ＦＬＤがＨレベルであり、かつ、走査信号Ｙｓ
１がＨレベルになったときに、信号ＰＳはＨレベルにな
るとする（１行目の走査線１１２に位置する画素１２０
に対して正極性書込が指示されるものとする）と、この
後、走査信号Ｙｓ１の立ち下がりにおいて、１行目のフ
リップフロップ１３２は、当該信号ＦＬＤをラッチす
る。このため、１行目のフリップフロップ１３２による
選択制御信号Ｃｓ１は、走査信号Ｙｓ１が立ち下がると
（すなわち、１行目に位置する画素１２０のＴＦＴ１１
６がオフすると）、Ｈレベルに遷移する結果、１行目の
セレクタ１３４は、その入力端Ａを選択するので、１行
目の容量線１１３に供給される容量スイング信号Ｙｃ１
は、高位側の容量電圧Ｖst(+)になる。すなわち、走査
信号Ｙｓ１がＨレベルになって、正極性書込が指示され
た後、当該走査信号Ｙｓ１がＬレベルに立ち下がると、
容量スイング信号Ｙｃ１が、高位側の容量電圧Ｖst(+)
に遷移する。

【００６２】次に、走査信号Ｙｓ２がＨレベルになった
ときに、信号ＰＳはＬレベルに反転する（２行目の走査
線１１２に位置する画素１２０に対して負極性書込が指
示される）。この後、走査信号Ｙｓ２の立ち下がりにお
いて、２行目のフリップフロップ１３２が当該信号ＦＬ
Ｄをラッチするので、選択制御信号Ｃｓ２は、走査信号
Ｙｓ２の立ち下がると（すなわち、２行目に位置する画
素１２０のＴＦＴ１１６がオフすると）、Ｈレベルに遷
移する結果、２行目のセレクタ１３４は、その入力端Ａ
を選択する。ただし、偶数行のセレクタ１３４は、奇数
行のセレクタ１３４とは、入力端Ａ、Ｂに供給されてい
る容量電圧が、互いに入れ替えられているので（図２参
照）、２行目の容量線１１３に供給される容量スイング
信号Ｙｃ２は、走査信号Ｙｓ２の立ち下がりにおいて、
低位側の容量電圧Ｖst(-)になる。すなわち、走査信号
Ｙｓ２がＨレベルになって、負極性書込が指示された
後、当該走査信号Ｙｓ２がＬレベルに立ち下がると、容
量スイング信号Ｙｃ２が、低位側の容量電圧Ｖst(-)に
遷移する。

【００６３】以下同様な動作が、３行目、４行目、５行
目、…、ｍ行目のフリップフロップ１３２およびセレク
タ１３４において繰り返し行われることになる。すなわ
ち、信号ＦＬＤがＨレベルである１垂直走査期間（１
Ｆ）において、ｉ行目の走査線１１２に供給される走査
信号ＹｓｉがＨレベルになると、ｉが奇数であれば、正
極性書込が指示され、この後、当該走査信号ＹｓｉがＬ
レベルに立ち下がると、ｉ行目の容量線１１３に供給さ
れる容量スイング信号Ｙｃｉは、低位側の容量電圧Ｖst
(-)から高位側の容量電圧Ｖst(+)に遷移する一方、ｉが
偶数であれば、負極性書込が指示され、この後、当該走
査信号ＹｓｉがＬレベルに立ち下がると、容量スイング
信号Ｙｃｉは、高位側の容量電圧Ｖst(+)から低位側の
容量電圧Ｖst(-)に遷移することになる。

【００６４】なお、次の垂直走査期間では、信号ＦＬＤ
はＬレベルになる。このため、ｉ行目の走査線１１２に
供給される走査信号ＹｓｉがＨレベルからＬレベルにな
ったとき、ｉ行目の容量線１１３に供給される容量スイ
ング信号Ｙｃｉは、ｉが奇数であれば、高位側の容量電
圧Ｖst(+)から低位側の容量電圧Ｖst(-)に遷移する一
方、ｉが偶数であれば、低位側の容量電圧Ｖst(-)から
高位側の容量電圧Ｖst(+)に遷移することになる。ただ
し、信号ＰＳの論理レベルも反転するので、正極性書込
が指示された後、走査信号ＹｓｉがＬレベルに立ち下が
ると、容量スイング信号Ｙｃｉは、低位側の容量電圧Ｖ
st(-)から高位側の容量電圧Ｖst(+)に遷移する一方、負
極性書込が指示された後、走査信号ＹｓｉがＬレベルに
立ち下がると、容量スイング信号Ｙｃｉが、高位側の容
量電圧Ｖst(+)から低位側の容量電圧Ｖst(-)に遷移する
点に変わりはない。

【００６５】＜１−３：Ｘ側の動作＞次に、液晶表示装
置の動作のうち、Ｘ側の動作について説明する。ここ
で、図９および図１０は、この液晶表示装置におけるＸ
側の動作を説明するためのタイミングチャートである。

【００６６】まず、図９において、１行目の走査信号Ｙ
ｓ１がＨレベルになる期間を含む１水平走査期間（図に
おいてで示される期間）について着目すると、当該１
水平走査期間に先んじて、１行１列、１行２列、…、１
行ｎ列の画素に対応する階調データＤａｔａが順番に供
給される。このうち、１行１列の画素に対応する階調デ
ータＤａｔａが供給されるタイミングにおいて、シフト
レジスタ１５０から出力されるサンプリング制御信号Ｘ
ｓ１がＨレベルになると、１列目に対応する第１のサン
プリングスイッチ１５２のオンにより、当該階調データ
が、同じく１列目に対応する第１のラッチ回路１８０２
にラッチされる。

【００６７】次に、１行２列の画素に対応する階調デー
タＤａｔａが供給されるタイミングにおいて、サンプリ
ング制御信号Ｘｓ２がＨレベルになると、２列目に対応
する第１のサンプリングスイッチ１５２のオンにより、
当該階調データが、同じく２列目に対応する第１のラッ
チ回路１８０２にラッチされ、以下同様にして、１行ｎ
列の画素に対応する階調データＤａｔａが、ｎ列目に対
応する第１のラッチ回路１８０２にラッチされる。これ
により、１行目に位置するｎ個の画素に対応する階調デ
ータＤａｔａが、１列目、２列目、…、ｎ列目に対応す
る第１のラッチ回路１８０２にそれぞれラッチされるこ
とになる。

【００６８】続いて、ラッチパルスＬＡＴが出力される
と（その論理レベルがＨレベルになると）、それぞれ各
列に対応する第１のラッチ回路１８０２にそれぞれラッ
チされた階調データＤａｔａが、第２のサンプリングス
イッチ１８０４のオンにより、それぞれに対応する列の
第２のラッチ回路１８０６に、一斉にラッチされること
になる。

【００６９】そして、１列目、２列目、…、ｎ列目に対
応する第２のラッチ回路１８０６にそれぞれラッチされ
た階調データＤａｔａが、それぞれに対応する列のＤ／
Ａ変換によって、信号ＰＳの論理レベルに対応する極性
側のアナログ信号に変換されて、データ信号Ｓ１、Ｓ
２、…、Ｓｎとして出力される。

【００７０】ここで、信号ＰＳがＨレベルである１水平
走査期間（１Ｈ）において、Ｄ／Ａ変換器群１８０での
Ｄ／Ａ変換動作について説明する。なお、このＤ／Ａ変
換動作は、１列目からｎ列目までの各列において一斉に
行われるが、便宜上、代表してｊ列目の動作を説明する
ことにする。

【００７１】はじめに、図１０において、信号ＰＳがＨ
レベルになる１水平走査期間（図１０においてで示さ
れる期間：この期間は図９における期間に対応してい
る）について着目する。まず、１水平走査期間の最初の
プリセット期間では、信号ＣsetがＬレベルになる。こ
のため、信号Ｃsetlは、デコーダ１６０による解読にし
たがってＨレベルになり、信号Ｃsetlは、インバータ１
６２の反転によりＬレベルになる。よって、図６におい
て、スイッチ１８１４がオンし、スイッチ１８１６がオ
フする。さらに、第１の給電線１７５に供給される階調
信号Ｖdac１は、デコーダ１７２の解読にしたがってＶs
w(+)になり、第２の給電線１７７に供給される階調信号
Ｖdac２は、デコーダ１７４の解読にしたがってＶsk(+
)になる。

【００７２】また上述したように、信号Ｓsetは、信号
Ｃsetとは論理レベルが反転した関係にあるので、信号
ＣsetがＬレベルになると、信号ＳsetがＨレベルにな
る。このため、プリセット期間では、図６において、ス
イッチＳＷ３がオンする。一方、第２のラッチ回路１８
０６は、階調データＤａｔａの各ビットＤ０、Ｄ１、Ｄ
２、Ｄ３をラッチしているので、スイッチＳＷ０、ＳＷ
１、ＳＷ２が、これらのラッチ結果に応じてオンオフす
る。例えば、階調ＤａｔａのビットＤ０が「１」であ
り、ビットＤ１が「０」であり、ビットＤ２が「１」で
あるとすると、スイッチＳＷ０、ＳＷ２がオンし、ＳＷ
１はオフする。さらに、ビットＤ３が「０」であるとす
ると、スイッチ１８１４のオンによって、ノードＰは、
ビットＤ３の「０」に対応してＬレベルになる。このた
め、スイッチ１８２４がオフし、スイッチ１８２６がオ
ンするので、ノードＱは、階調信号Ｖdac１の電圧であ
るＶsw(+)になる。したがって、図１１（ａ）に示され
るように、データ線１１４の寄生容量１８５０には、ス
イッチＳＷ３のオンによって電圧Ｖsw(+)に対応した電
荷が蓄積される。一方、スイッチＳＷ０のオンによって
両端が短絡状態になったビット容量１８３０には、蓄積
されていた電荷がゼロクリアされる。同様に、スイッチ
ＳＷ２のオンによって両端が短絡状態になったビット容
量１８３２でも、蓄積されていた電荷がゼロクリアされ
る。

【００７３】次に、図１０において、信号ＰＳがＨレベ
ルである期間のうち、信号ＣsetがＨレベルになるセッ
ト期間では、信号ＣsetlはＬレベルになり、信号Ｃsetl
はＨレベルになる。このため、図６においてスイッチ１
８１４がオフし、スイッチ１８１６がオンして、オンオ
フの関係が切り替わるので、ノードＰは、インバータ１
８１２の反転結果たるＨレベルになる。一方、第１の給
電線１７５に供給される階調信号Ｖdac１は、デコーダ
１７２の解読にしたがってＶck(+)になり、第２の給電
線１７７に供給される階調信号Ｖdac２は、デコーダ１
７４の解読にしたがってＶcw(+)になる。ここで、ノー
ドＰがＨレベルに遷移したことによって、スイッチ１８
２４、１８２６におけるオンオフの関係も切り替わるの
で、ノードＱは、階調信号Ｖdac２の電圧であるＶcw(+)
になる。さらに、図１０に示されるように、信号Ｃs et
がＨレベルになると、信号ＳsetがＬレベルになるの
で、このセット期間では、スイッチＳＷ３がオフする。
したがって、図１１（ｂ）に示されるように、ビット容
量１８３０、１８３２には、それぞれ電圧Ｖcw(+)に応
じた電荷が蓄積されることになる。

【００７４】ただし、スイッチＳＷ０、ＳＷ２はオンの
ままであるので、図１１（ｃ）に示されるように、電荷
が、ビット容量１８３０、１８３２から寄生容量１８５
０に受け渡される。そして、これら容量における電位差
がなくなると、電荷の受け渡しが終了するので、各容量
における充電電圧（データ線の電圧）は、定常的には、
正極性書込であって、階調データＤａｔａ（０１０１）
に対応する電圧Ｖ5(+)になる（図７、図１１（ｃ）参
照）。

【００７５】なお、信号ＰＳがＨレベルである期間のう
ち、信号ＣsetがＬレベルであるプリセット期間におい
て、ビットＤ３が「１」であれば、ノードＰはＨレベル
になるので、スイッチ１８２４がオンする結果、ノード
Ｑは、階調信号Ｖdac２の電圧であるＶsk(+)になる。こ
のため、図１２（ａ）に示されるように寄生容量１８５
０には、Ｖsk(+)に応じた電荷が蓄積される。この後、
信号ＣsetがＨレベルになるセット期間では、ノードＰ
はＬレベルになるので、スイッチ１８２６がオンする結
果、ノードＱは、階調信号Ｖdac１の電圧であるＶck(+)
になる。このため、図１２（ｂ）に示されるように、ビ
ット容量１８３０、１８３２には、それぞれ電圧Ｖck
(+)に応じた電荷が蓄積されると同時に、電荷が、図１
２（ｃ）に示されるように、寄生容量１８５０から、ビ
ット容量１８３０、１８３２に受け渡される。そして、
これら容量における電位差がなくなると、電荷の受け渡
しが終了するので、データ線の電圧は、定常的には、正
極性書込であって、階調データＤａｔａ（１１０１）に
対応する電圧Ｖ10(+)になる（図７、図１２（ｃ）参
照）。

【００７６】結局、信号ＰＳがＨレベルになる１水平走
査期間のうち、信号ＣsetがＬレベルであるプリセット
期間では、データ信号Ｓｊは、ビットＤ３が「０」であ
れば電圧Ｖsw(+)となり、ビットＤ３が「１」であれば
電圧Ｖsk(+)となる。この後、信号ＣsetがＨレベルにな
るセット期間では、データ信号Ｓｊは、電圧Ｖsw(+)か
ら電圧Ｖsk(+)までの範囲において、階調データＤａｔ
ａに対応し、かつ、正極側書込に対応したものとなる。
そして、セット期間に、１行目の走査線１１２に供給さ
れる走査信号Ｙｓ１がＨレベルになるので、１行目の画
素１２０においては、ＴＦＴ１１６のオンによって画素
電極１１８に、正極性書込に対応した電圧のデータ信号
Ｓ１、Ｓ２、…、Ｓｎが各列において印加されることに
なる。

【００７７】続いて、２行目の走査信号Ｙｓ２がＨレベ
ルになる期間を含む１水平走査期間（図９および図１０
においてで示される期間）について着目すると、当該
１水平走査期間に先んじて、２行１列、２行２列、…、
２行ｎ列の画素に対応する階調データＤａｔａが順番に
供給されて、前の１水平走査期間とほぼ同様な動作が
実行される。すなわち、第１に、サンプリング制御信号
Ｘｓ１、Ｘｓ２、…、Ｘｓｎが順番にＨレベルになる
と、２行１列、２行２列、…、２行ｎ列の画素に対応す
る階調データＤａｔａが、１列目、２列目、…、ｎ列目
に対応する第１のラッチ回路１８０２にそれぞれにラッ
チされ、この後、第２に、ラッチパルスＬＡＴの出力に
より、ラッチされた階調データＤａｔａが、対応する列
の第２のラッチ回路１８０６に一斉にラッチされて、第
３に、このラッチ結果に対応してアナログ変換されたデ
ータ信号Ｓ１、Ｓ２、…、Ｓｎが出力される。

【００７８】ただし、この水平走査期間では、信号Ｐ
ＳがＬレベルであるので、信号ＣsetがＬレベルである
プリセット期間では、信号ＣsetlはＬレベルになり、信
号Ｃsetlは、インバータ１６２の反転によりＨレベルに
なる。よって、図６においてスイッチ１８１４がオフ
し、スイッチ１８１６がオンする。さらに、第１の給電
線１７５に供給される階調信号Ｖdac１は、デコーダ１
７２の解読によって電圧Ｖsk(-)になり、第２の給電線
１７７に供給される階調信号Ｖdac２は、デコーダ１７
４の解読によって電圧Ｖsw(-)になる。

【００７９】このため、信号ＰＳがＬレベルになる１水
平走査期間のうち、信号ＣsetがＬレベルであるプリセ
ット期間においては、ビットＤ３が「０」であれば、ノ
ードＰがＨレベルになるので、スイッチ１８２４がオン
し、スイッチ１８２６がオフし、また、信号ＳsetがＨ
レベルになることによりスイッチＳＷ３がオンする。こ
の結果、寄生容量１８５０に対する充電は、階調信号Ｖ
dac２の電圧Ｖsw(-)にて行われることになる。一方、ビ
ットＤ３が「１」であれば、ノードＰがＬレベルになる
ので、スイッチ１８２４がオフし、スイッチ１８２６が
オンし、また、信号ＳsetがＨレベルになることにより
スイッチＳＷ３がオンする。この結果、寄生容量１８５
０に対する充電は、階調信号Ｖdac１の電圧Ｖsk(-)にて
行われることになる。

【００８０】この後、信号ＣsetがＨレベルになるセッ
ト期間では、信号ＣsetlはＨレベルになり、信号Ｃsetl
はＬレベルになるので、スイッチ１８１４がオンし、ス
イッチ１８１６がオフする。また、信号Ｃse tがＨレベ
ルである期間においては、信号ＳsetがＬレベルになる
ので、スイッチＳＷ３がオフする。さらに、第１の給電
線１７５に供給される階調信号Ｖdac１は、電圧Ｖcw(-)
になり、第２の給電線１７７に供給される階調信号Ｖda
c２は、電圧Ｖck(-)になる。このため、信号ＰＳがＬレ
ベルになる１水平走査期間のうち、信号ＣsetがＨレベ
ルであるセット期間においては、ビットＤ３が「０」で
あれば、ノードＰがＬレベルになるので、スイッチ１８
２４がオフし、スイッチ１８２６がオンする。この結
果、ノードＱは、階調信号Ｖdac１の電圧Ｖcw(-)にな
る。よって、ビット容量１８３０、１８３１、１８３２
のうち、対応するビットが「１」であるものには、電圧
Ｖcw(-)に応じた電荷が蓄積されると同時に、寄生容量
１８５０に対し電圧Ｖsw(-)に応じて蓄積された電荷と
均等化される。

【００８１】一方、信号ＰＳがＬレベルになる１水平走
査期間のうち、信号ＣsetがＨレベルであるセット期間
において、ビットＤ３が「１」であれば、ノードＰがＨ
レベルになるので、スイッチ１８２４がオンし、スイッ
チ１８２６がオフする。この結果、ノードＱは、階調信
号Ｖdac２の電圧Ｖck(-)になる。よって、ビット容量１
８３０、１８３１、１８３２のうち、対応するビットが
「１」であるものには、電圧Ｖck(-)に応じた電荷が蓄
積されると同時に、寄生容量１８５０に対し電圧Ｖsk
(-)蓄積された電荷と均等化される。

【００８２】結局、信号ＰＳがＬレベルになる１水平走
査期間のうち、信号ＣsetがＬレベルであるプリセット
期間では、データ信号Ｓｊは、ビットＤ３が「０」であ
れば電圧Ｖsw(-)となり、ビットＤ３が「１」であれば
電圧Ｖsk(-)となる。この後、信号ＣsetがＨレベルにな
るセット期間では、データ信号Ｓｊは、電圧Ｖsw(-)か
ら電圧Ｖsk(-)までの範囲において、階調データＤａｔ
ａに対応し、かつ、負極側書込に対応したものとなる。
そして、信号ＣsetがＨレベルになるセット期間に、２
行目の走査線１１２に供給される走査信号Ｙｓ２がＨレ
ベルになるので、２行目の画素１２０においては、ＴＦ
Ｔ１１６のオンによって画素電極１１８に、負極性書込
に対応した電圧のデータ信号Ｓ１、Ｓ２、…、Ｓｎが各
列において印加されることになる。

【００８３】以下、同様な動作が、１水平走査期間毎
に、繰り返して実行されることになる。すなわち、ｉ行
目の走査線１１２に供給される走査信号ＹｓｉがＨレベ
ルになる１水平走査期間に先んじて、ｉ行１列、ｉ行２
列、…、ｉ行ｎ列の画素に対応する階調データＤａｔａ
が順番に供給されて、１列目、２列目、…、ｎ列目に対
応する第１のラッチ回路１８０２にラッチされ、この
後、ラッチパルスＬＡＴの出力により、対応する列の第
２のラッチ回路１８０４に一斉にラッチされて、それぞ
れに対応する列においてＤ／Ａ変換されて、信号ＰＳの
論理レベルに対応する極性側のアナログ信号に変換され
て、データ信号Ｓ１、Ｓ２、…、Ｓｎとして出力され
る。この際、データ信号Ｓ１、Ｓ２、…、Ｓｎの電圧
は、ｉが奇数であれば、信号ＰＳがＨレベルとなるの
で、正極性書込に対応したものとなる一方、ｉが偶数で
あれば、信号ＰＳがＬレベルとなるので、負極性書込に
対応したものとなる。

【００８４】なお、次の垂直走査期間では、同様な動作
が実行されるが、信号ＰＳは、同一の水平走査期間につ
いてみた場合、１垂直走査期間毎に反転するので、デー
タ信号Ｓ１、Ｓ２、…、Ｓｎの電圧は、ｉが奇数であれ
ば、負極性書込に対応したものとなる一方、ｉが偶数で
あれば、正極性書込に対応したものとなる。

【００８５】＜１−４：蓄積容量および液晶容量におけ
る動作＞続いて、上述したようなＹ側およびＸ側の動作
が行われた場合に、蓄積容量および液晶容量における動
作について説明する。図１３（ａ）、図１３（ｂ）およ
び図１３（ｃ）の各々は、これらの容量における電荷の
蓄積動作を説明するための図である。なお、これらの図
の左方における２つの升は、それぞれ蓄積容量および液
晶容量を示している。詳細には、升の底面積が、それぞ
れ蓄積容量Ｃ_stg（１１９）および液晶容量Ｃ_LCの大き
さを示し、升に溜められた水が電荷を示し、その高さが
電圧を示している。

【００８６】ここで、説明の便宜上、ｉ行ｊ列に位置す
る画素１２０において、正極性書込を行う場合を例にと
って説明する。まず、走査信号ＹｓｉがＨレベルになる
と、当該画素のＴＦＴ１１６がオンするので、図１３
（ａ）に示されるように、当該画素の蓄積容量Ｃ_stgお
よび液晶容量Ｃ_LCには、データ線Ｓｊの電圧に応じた電
荷が蓄積される。この際、蓄積容量Ｃ_stgおよび液晶容
量Ｃ_LCにおける書込電圧をＶpとする。

【００８７】次に、走査信号ＹｓｉがＬレベルになる
と、当該画素のＴＦＴ１１６がオフするとともに、正極
性書込では、ｉ行目の容量線１１３に供給される容量ス
イング信号Ｙｃｉが、上述したように低位側の容量電圧
Ｖst(-)から高位側の容量電圧Ｖst(+)に遷移する。この
ため、図１３（ｂ）に示されるように、蓄積容量Ｃ_stg
における充電電圧が、その遷移分であるＶqだけ底上げ
される。ここで、Ｖq＝｛Ｖst(+)−Ｖst(-)｝である。

【００８８】ただし、蓄積容量Ｃ_stgの一端は、画素電
極１１８に接続されているので、図１３（ｃ）に示され
るように、電圧が持ち上げられた蓄積容量Ｃ_stgから液
晶容量Ｃ_LCに電荷が受け渡される。そして、両容量にお
ける電位差がなくなると、電荷の受け渡しが終了するの
で、両容量における充電電圧は、最終的に電圧Ｖrにな
る。この電圧Ｖrは、ＴＦＴ１１６のオフ時におけるほ
とんどの期間において液晶容量Ｃ_LCに印加され続けるこ
とになるので、液晶容量Ｃ_LCには、実効的に、ＴＦＴ１
１６のオン時から電圧Ｖcが印加されたものとみなすこ
とができる。

【００８９】この電圧Ｖrは、蓄積容量Ｃ_stgおよび液晶
容量Ｃ_LCを用いると、次式(2)のように表すことができ
る。 Ｖr＝Ｖp＋Ｖq・Ｃ_stg／（Ｃ_stg＋Ｃ_LC） ……(2)

【００９０】さて、蓄積容量Ｃ_stgが液晶容量Ｃ_LCより
も充分に大きいのであれば、式(2)は、次式(3)のように
近似される。 Ｖr＝Ｖp＋Ｖq ……(3) すなわち、液晶容量Ｃ_LCにおける最終的な充電電圧Ｖr
は、初期書込電圧Ｖpから、容量スイング信号Ｙｃｉの
持ち上がり分Ｖqだけ高位側にシフトしたものとして簡
略化される。

【００９１】なお、ここでは、図１３（ｂ）および図１
３（ｃ）の動作を、簡略化のために別々に説明したが、
実際には、両者の動作は同時並行的に行われる。また、
ここでは、正極性書込を行う場合について説明したが、
負極性書込の場合に、蓄積容量Ｃ_stgが液晶容量Ｃ_LCよ
りも充分に大きいのであれば、液晶容量Ｃ_LCに最終的に
印加される電圧Ｖrは、初期書込電圧Ｖpから容量スイン
グ信号Ｙｃｉの遷移分Ｖpだけ、低位側にシフトするこ
とになる。

【００９２】すなわち、ｉ行ｊ列の画素１２０における
画素電極１１８に印加される電圧Ｐｉｘ（ｉ，ｊ）は、
図１４（ｂ）に示されるように、第１に、ＴＦＴ１１６
のオン時に、一旦、ｊ列目のデータ線１１４に供給され
るデータ信号Ｓｊの電圧になり、第２に、ＴＦＴ１１６
のオフ直後に、正極性書込であれば、容量スイング信号
Ｙｃｉが低位側の容量電圧Ｖst(-)から高位側の容量電
圧Ｖst(+)に遷移することによって、高位側にシフトす
る一方、負極性書込であれば、容量スイング信号Ｙｃｉ
が高位側の容量電圧Ｖst(+)から低位側の容量電圧Ｖst
(-)に遷移することによって、低位側にシフトすること
になる。

【００９３】実際には、蓄積容量Ｃ_stgを液晶容量Ｃ_LC
よりも充分に大きくすることができず、また、液晶容量
Ｃ_LCには容量サイズが充電電圧に応じて変化する特性が
ある。このため、Ｐｉｘ（ｉ，ｊ）は、例えばＴＦＴ１
１６のオン時に正極性書込の白レベルに対応する電圧Ｖ
sw(+)であれば、ＴＦＴ１１６のオフ後において、容量
電圧の上昇分に一致して高位にシフトするのではなく、
電圧Ｖsw(+)や蓄積容量Ｃ_stg／液晶容量Ｃ_LCの容量比に
も依存して、ΔＶwt(+)だけ高位にシフトすることにな
る。なお、図１４（ｂ）では、第１に、Ｐｉｘ（ｉ，
ｊ）がＴＦＴ１１６のオン時に正極性書込の黒レベルに
対応する電圧Ｖsk(+)であれば、ＴＦＴ１１６のオフ後
において、容量電圧の上昇分や、電圧Ｖsk(+)、容量比
に依存して、ΔＶbk(+)だけ高位にシフトする点、第２
に、Ｐｉｘ（ｉ，ｊ）がＴＦＴ１１６のオン時に負極性
書込の白レベルに対応する電圧Ｖsw(-)であれば、ＴＦ
Ｔ１１６のオフ後において、容量電圧の下降分や、電圧
Ｖsw(-)、容量比に依存して、ΔＶwt(-)だけ低位にシフ
トする点、および、第３に、Ｐｉｘ（ｉ，ｊ）がＴＦＴ
１１６のオン時に負極性書込の黒レベルに対応する電圧
Ｖsk(-)であれば、ＴＦＴ１１６のオフ後において、容
量電圧の下降分や、電圧Ｖsk(-)、容量比に依存して、
ΔＶbk(-)だけ高位にシフトする点が別途示されてい
る。

【００９４】このように、本実施形態によれば、データ
線１１４に供給されるデータ信号Ｓ１、Ｓ２、…、Ｓｎ
の電圧振幅以上に、画素電極１１８の電圧が変位するこ
とになる。すなわち、本実施形態によれば、データ信号
Ｓ１、Ｓ２、…、Ｓｎの電圧振幅範囲が狭くても、その
範囲以上に、液晶容量に印加される電圧実効値が拡大す
ることになる。このため、従来では、データ線１１４へ
の最終段に設けられて、データ信号の電圧を拡大するた
めのレベルシフタが不要となるので、その分、回路配置
に余裕が生じるだけでなく、電圧拡大することに伴って
消費されていた電力もなくすことができる。さらに、Ｘ
側におけるシフトレジスタ１５０からＤ／Ａ変換器群１
８０までに至る回路をすべて低電圧で駆動することがで
きるので、これらの回路を構成する素子（ＴＦＴ）が小
さくて済む。このため、データ線１１４のピッチを、よ
り狭くすることができるので、高精細化を図ることが容
易となる。

【００９５】さらに、本実施形態では、蓄積容量Ｃ_stg
の他端を前行の走査線１１２に接続するとともに、走査
線を多値で駆動する方法（例えば、特開平２−９１３号
公報や、特開平４−１４５４９０号公報に記載の技術参
照）と比較すると、次のような利点がある。すなわち、
走査線を多値で駆動する方法では、走査線に蓄積容量が
接続される分、負荷が大きくなる。一方、一般に走査線
に供給される走査信号の電圧振幅は、データ線に供給さ
れるデータ信号の電圧振幅よりも大きい（図１４（ａ）
参照）。このため、走査線を多値で駆動する方法では、
負荷が付加された走査線を高電圧振幅することにより消
費される電力を考えると、低消費電力化を図ることが困
難である。これに対し、本実施形態では、蓄積容量Ｃ
_stg（１１９）の他端を、容量線１１３に供給される容
量スイング信号によって持ち上げ、または、持ち下げる
ことで、液晶容量に印加される電圧実効値を拡大してい
るので、走査線に付加される容量に変更はなく、さら
に、データ信号の電圧振幅が小さく抑えられる分、走査
信号の電圧振幅を小さくできるので、より低消費電力化
も可能になる。

【００９６】また、本実施形態では、対向電極の電圧を
一定の期間（例えば１水平走査期間）毎にシフトする
（持ち上げる、または、持ち下げる）方法と比較する
と、次のような利点がある。すなわち、対向電極の電圧
をシフトすると、当該対向電極に寄生するすべての容量
が一斉に影響を受けるので、意外に低消費電力化を図る
ことができない。これに対し、本実施形態では、容量線
１１３の電圧が１水平走査期間毎に順番にシフトするだ
けであるので、１水平走査期間でみれば、１本の容量線
１１３に寄生する容量だけが影響を受ける。このため、
本実施形態によれば、対向電極の電圧をシフトする方法
と比較すると、電圧のシフトにより影響を受ける容量が
圧倒的に少ないので、低消費電力化において有利であ
る。

【００９７】くわえて、本実施形態では、データ信号Ｓ
１、Ｓ２、…、Ｓｎの電圧振幅が抑えられるので、Ｄ／
Ａ変換の際に必要となる８つの電圧の最大・最小の振幅
についても抑えられるので、これらの電圧を生成する電
源回路の負担を減らすことが可能となる。

【００９８】ところで、本実施形態では、正極性書込に
対応するＤ／Ａ変換の際、各容量への電荷の蓄積のため
に、上位ビットＤ３が「０」であれば、電圧Ｖsw (+)か
らＶcw(+)に、上位ビットＤ３が「１」であれば、電圧
Ｖsk(+)からＶck(+)に、それぞれ切り替える必要があ
る。また、負極性書込に対応するＤ／Ａ変換の際、各容
量への電荷の蓄積のために、上位ビットＤ３が「０」で
あれば、電圧Ｖsw(-)からＶcw(-)に、上位ビットＤ３が
「１」であれば、電圧Ｖsk(-)からＶck(-)に、それぞれ
切り替える必要がある。このため単純には、電圧Ｖsw
(+)、Ｖcw(+)、Ｖsw(-)、Ｖcw(-)を順に、ある１本の給
電線に供給する一方、電圧Ｖsk(+)、Ｖck(+)、Ｖsk
(-)、Ｖck(-)を順に、別の１本の給電線に供給してお
き、書込極性や上位ビットＤ３に応じて、いすれかを選
択して用いる構成が考えられる。

【００９９】しかしながら、このような構成では、各給
電線における電圧変化が大きく、該給電線に寄生する容
量によって電力が無駄に消費されることになる。この点
について詳述すると、例えば、蓄積容量１１９の他端を
シフトさせない場合に、ある１本の給電線に、電圧Ｖsw
(+)、Ｖcw(+)、Ｖsw(-)、Ｖcw(-)を順に給電すると、図
１８においてＳで示されるような電圧波形となり、別の
１本の給電線に、電圧Ｖsk(+)、Ｖck(+)、Ｖsk(-)、Ｖc
k(-)を順に給電すると、図１８においてＴで示されるよ
うな電圧波形となる。ここで、電圧波形Ｓでは、Ｄ／Ａ
変換の際（信号ＣsetがＨレベルに遷移する際、また
は、信号ＳsetがＬレベルに遷移する際、すなわち、プ
リセット期間からセット期間に移行する際）には、図１
８または図１９（Ａ）においてｃ、ｄで示されるよう
に、また、極性反転の際（信号ＰＳがＨまたはＬレベル
に遷移する際）には、図１８または図１９（Ｂ）におい
てｇ、ｈで示されるように、電圧変化が大きくなる。同
様に、電圧波形Ｔでは、Ｄ／Ａ変換の際には、図１８ま
たは図１９（Ａ）においてａ、ｂで示されるように、ま
た、極性反転の際には、図１８または図１９（Ｂ）にお
いてｅ、ｆで示されるように、電圧変化が大きくなる。

【０１００】これに対して、本実施形態では、Ｄ／Ａ変
換の際や極性反転の際に、インバータ１８１２、１８２
２、スイッチ１８１４、１８１６、１８２４、１８２６
によって、第１の給電線１７５または第２の給電線１７
７のいずれか一方から他方に給電を切り替える構成とな
っているので、両給電線における電圧変化が小さく抑え
られる。詳述すると、本実施形態では、第１の給電線１
７５に供給される階調信号Ｖdac１の電圧波形は、Ｄ／
Ａ変換の際には、図１０または図１９（Ｃ）において
Ｂ、Ｄで示されるように、また、極性反転の際には、図
１０または図１９（Ｄ）においてＦ、Ｈで示されるよう
に、電圧変化が小さく抑えられる。同様に、第２の給電
線１７７に供給される階調信号Ｖdac２の電圧波形は、
Ｄ／Ａ変換の際には、図１０または図１９（Ｃ）におい
てＡ、Ｃで示されるように、また、極性反転の際には、
図１０または図１９（Ｄ）においてＥ、Ｇで示されるよ
うに、電圧変化が小さく抑えられる。このため本実施形
態によれば、Ｄ／Ａ変換の際に必要となる８つの電圧の
最大・最小の振幅について抑えられることとあいまっ
て、Ｄ／Ａ変換の際や極性反転の際に、第１の給電線１
７５または第２の給電線１７７のいずれか一方から他方
に給電を切り替える構成によって、第１の給電線１７５
および第２の給電線１７７における電圧変化が小さく抑
えられるので、これらの給電線に寄生する容量によって
消費される電力も最小限に抑えられる結果、さらなる低
消費電力化が可能になる。

【０１０１】＜１−５：考察＞ところで、上述したよう
に、蓄積容量Ｃ_stgが、液晶容量Ｃ_LCよりも充分に大き
いのであれば、液晶容量Ｃ_LCに最終的に印加される電圧
Ｖ_rは、初期書込電圧Ｖpから、容量スイング信号Ｙｃｉ
の電圧遷移分（蓄積容量のおける他端の電圧遷移分）だ
け、高位側または低位側にシフトしたものとして取り扱
うことができる。ただし、実際には、回路素子や配線等
におけるレイアウトの制約により、蓄積容量Ｃ_stgを、
液晶容量Ｃ_LCよりも数倍程度とするのが限界であるの
で、容量スイング信号Ｙｃｉの電圧遷移分（持ち上げま
たは持ち下げ分）が、そのまま、画素電極における電圧
遷移分にはならない。すなわち、容量スイング信号Ｙｃ
ｉの電圧遷移分が、圧縮されて、画素電極１１８におけ
る電圧遷移分として反映されることになる。

【０１０２】ここで、図１５は、この圧縮率が蓄積容量
Ｃ_stg／（黒表示の）液晶容量Ｃ_LCの比率に対してどの
ように変化するかを、シミュレートした図である。例え
ば、蓄積容量のおける他端の電圧遷移分が２．０ボルト
である場合に、画素電極の電圧シフト分が１．５ボルト
であるとき、圧縮率は７５％となる。この図に示される
ように、蓄積容量Ｃ_stg／液晶容量Ｃ_LCの比率が大きく
なるにつれて、圧縮率は、大きくなるが、やがて飽和す
ることが判る。特に、蓄積容量Ｃ_stg／液晶容量Ｃ_LCの
比率が「４」を越える付近から、圧縮率が８０％強で飽
和する。ここで、蓄積容量Ｃ_stg／液晶容量Ｃ_LCの比率
が「４」程度であれば、電圧振幅の減少分も約２０％弱
と少なく、レイアウト的にも現実的である。

【０１０３】ところで、電圧振幅の減少分を補償するた
めには、第１に、データ線１１４に供給するデータ信号
の初期書込電圧の振幅を増加させることが考えられる
が、これは、本発明における目的と相反することである
から、安易に採用することはできない。特に、データ信
号Ｓ１、Ｓ２、…、Ｓｎの電圧振幅が、シフトレジスタ
１５０からＤ／Ａ変換器群１８０までに至る回路の論理
レベルの振幅を越える場合、Ｄ／Ａ変換群１８０の出力
段に、その電圧振幅を拡大するためのレベルシフタが列
毎に必要になるので、消費電力の大幅な削減が困難にな
る。換言すれば、図２に示される構成において、データ
信号Ｓ１、Ｓ２、…、Ｓｎの電圧振幅が、シフトレジス
タ１５０からＤ／Ａ変換器群１８０までに至る回路の論
理レベルの振幅を越えないことが条件となる。

【０１０４】一方、電圧振幅の減少分を補償するために
は、第２に、容量スイング信号Ｙｃｉの電圧遷移分を大
きくすることも考えられる。ただし、その電圧遷移分を
むやみに拡大しても、本来の低消費電力化を図る、とい
う目的を達成することができない。

【０１０５】そこで、本発明者は、容量スイング信号Ｙ
ｃｉの電圧振幅（すなわち、蓄積容量における他端の電
圧遷移分）と、Ｄ／Ａ変換したデータ信号の最大出力電
圧振幅との関係をシミュレートした。これらのシミュレ
ート結果が、図１６（ａ）、図１６（ｂ）、図１６
（ｃ）、図１７（ａ）、図１７（ｂ）および図１７
（ｃ）のそれぞれに示される。これらの図のうち、図１
６（ａ）、図１６（ｂ）および図１６（ｃ）は、それぞ
れ、対向電極の電圧に対し最終的に画素電極に印加され
る電圧を、白レベルについて±１．２ボルトで固定とし
た場合に、黒レベルについて±２．８ボルト、±３．３
ボルト、±３．８ボルトとして変化させたときの図であ
る。また、図１７（ａ）、図１７（ｂ）および図１７
（ｃ）は、それぞれ、対向電極の電圧に対し最終的に画
素電極に印加される電圧を、黒レベルについて±３．３
ボルトで固定とした場合に、白レベルについて±０．７
ボルト、±１．２ボルト、±１．７ボルトとして変化さ
せたときの図である。なお、これらの図においては、い
ずれも蓄積容量Ｃ_stgをパラメータとし、また、ノーマ
リーホワイトモードを想定している。また、このシミュ
レート対象となる液晶容量としては、画素電極のサイズ
が５０μｍ×１５０μｍであり、画素電極および対向電
極の間の距離（セルギャップ）が４．０μｍであり、液
晶の比誘電率が白レベルにおいて４．０であって、黒レ
ベルにおいて１２．０であるものを想定した。

【０１０６】さて、これらのシミュレート結果のいずれ
においても、データ信号の最大出力電圧振幅は、容量ス
イング信号Ｙｃｉの電圧振幅に対して最小値を有するこ
とが判る。このうち、図１６（ａ）、図１６（ｂ）およ
び図１６（ｃ）では、黒レベルに対応する電圧が大きく
なるにつれて、Ｖ字状特性のうち、左側部分の最大出力
電圧振幅だけが大きくなっているが、右側部分が変化し
ていないことが判る。一方、図１７（ａ）、図１７
（ｂ）および図１７（ｃ）では、白レベルに対応する電
圧が大きくなるにつれて、Ｖ字状特性のうち、右側部分
の最大出力電圧振幅だけが大きくなっているが、左側部
分が変化していないことが判る。したがって、これらの
ことから、データ信号の最大出力電圧振幅における最小
値は、白／黒レベルに対応する電圧と、蓄積容量Ｃ_stg
とで定まることが判る。

【０１０７】ここで例えば、図１６（ａ）におけるＶ字
状特性のうちの左側部分と、図１７（ｃ）におけるＶ字
状特性のうちの右側部分とをあわせて考えた場合、容量
スイング信号Ｙｃｉの電圧振幅が１．８〜３．５ボルト
程度の範囲であれば、データ信号の最大出力電圧振幅
を、５．０ボルト以下に抑えることができる。特に、蓄
積容量Ｃ_stgを比較的自由に設計できる場合、蓄積容量
Ｃ_stgを６００ｆＦ（ファムト・ファラッド）程度にす
ると、データ信号の最大出力電圧振幅を、４．０ボルト
以下に抑えることもできる。したがって、シフトレジス
タ１５０からＤ／Ａ変換器群１８０までに至る回路の論
理レベルの振幅が５．０ボルトである、という条件によ
って、データ信号の最大出力電圧振幅が５．０ボルト以
内に抑えられても、本実施形態では、液晶容量に対して
十分な書き込みを行うことが可能である、ということが
できる。

【０１０８】＜１−６：液晶表示装置のまとめ＞なお、
上述した実施形態にあっては、４ビットの階調データＤ
ａｔａを用いて１６階調表示を行うものとしたが、本発
明はこれに限られない。例えば、ビット数を多くして、
より多階調としても良いし、Ｒ（赤）、Ｇ（緑）、Ｂ
（青）の３画素で１ドットを構成することによって、カ
ラー表示を行うとしても良い。また、実施形態にあって
は、液晶容量の電圧無印加状態において最大透過率とな
るノーマリーホワイトモードとして説明したが、液晶容
量の電圧無印加状態において最小透過率となるノーマリ
ーブラックモードとしても良い。

【０１０９】また、上述した実施形態にあっては、１水
平走査期間毎に極性反転を行う、という行反転を例にと
って説明したが、例えば、奇数フレームではすべての画
素に対して正極性書込を行う一方、偶数フレームではす
べての画素に対して負極性書込を行う、というフレーム
反転としても良い。さらに、１行分の走査信号Ｙｓｉが
Ｈレベルになったときに、データ信号Ｓ１、Ｓ２、…、
Ｓｎを一斉に供給するという線順次構成とはせずに、１
行分の走査信号ＹｓｉがＨレベルになったときに、デー
タ信号Ｓ１、Ｓ２、…、Ｓｎを順番に供給するという点
順次構成として、各列毎に極性反転すれば、列反転も可
能となる。さらに、列反転と行反転とを組み合わせて、
隣接する画素のすべてにわたって極性反転する、いわゆ
る画素反転も可能となる。

【０１１０】一方、実施形態にあっては、１水平走査期
間（１Ｈ）において、データ線１１４にプリセット電圧
Ｖs（Ｖsw(+)、Ｖsk(+)、Ｖsw(-)、Ｖsk(-)のいずれ
か）が印加されることと、走査線１１２が選択されて対
応する走査信号がＨレベルになることとは、互いに排他
的に実行される構成であった。このような構成としたの
は、データ線１１４にプリセット電圧Ｖsを印加する際
に、いずれかの走査線１１２が選択されていると、当該
選択走査線との交差に対応するＴＦＴ１１６がオンする
結果、データ線１１４の容量負荷が増大するので、これ
を避けるためである。したがって、データ線１１４の容
量負荷が問題にならないのであれば、プリセット電圧Ｖ
sが印加されるプリセット期間においても、走査信号が
Ｈレベルとなる構成としても良い。

【０１１１】さらに、実施形態にあって、素子基板１０
１にガラス基板を用いたが、ＳＯＩ（Silicon On Insu
lator）の技術を適用し、サファイヤや、石英、ガラス
などの絶縁性基板にシリコン単結晶膜を形成して、ここ
に各種素子を作り込んで素子基板１０１としても良い。
また、素子基板１０１として、シリコン基板などを用い
るとともに、ここに各種の素子を形成しても良い。この
ようにシリコン基板を用いると、スイッチング素子とし
て、高速な電界効果型トランジスタを用いることができ
るので、ＴＦＴよりも高速動作が容易になる。ただし、
素子基板１０１が透明性を有しない場合、画素電極１１
８をアルミニウムで形成したり、別途反射層を形成した
りするなどして、反射型として用いる必要がある。ま
た、実施形態にあっては、データ線１１４と画素電極１
１８との間に介挿されるスイッチング素子として、ＴＦ
Ｔのような三端子型素子を用いたが、ＴＦＤ（Thin Fil
m Diode：薄膜ダイオード）のような二端子型素子を用
いても良い。

【０１１２】さらに、上述した実施形態では、液晶とし
てＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nema
tic）型・強誘電型などのメモリ性を有する双安定型
や、高分子分散型、さらには、分子の長軸方向と短軸方
向とで可視光の吸収に異方性を有する染料（ゲスト）を
一定の分子配列の液晶（ホスト）に溶解して、染料分子
を液晶分子と平行に配列させたＧＨ（ゲストホスト）型
などの液晶を用いても良い。また、電圧無印加時には液
晶分子が両基板に対して垂直方向に配列する一方、電圧
印加時には液晶分子が両基板に対して水平方向に配列す
る、という垂直配向（ホメオトロピック配向）の構成と
しても良いし、電圧無印加時には液晶分子が両基板に対
して水平方向に配列する一方、電圧印加時には液晶分子
が両基板に対して垂直方向に配列する、という平行（水
平）配向（ホモジニアス配向）の構成としても良い。こ
のように、本発明では、液晶や配向方式として、種々の
ものに適用することが可能である。

【０１１３】＜２：電子機器＞次に、上述した実施形態
に係る液晶表示装置を用いた電子機器のいくつかについ
て説明する。

【０１１４】＜２−１：プロジェクタ＞まず、上述した
液晶表示装置１００をライトバルブとして用いたプロジ
ェクタについて説明する。図２０は、このプロジェクタ
の構成を示す平面図である。この図に示されるように、
プロジェクタ１１００内部には、ハロゲンランプ等の白
色光源からなるランプユニット１１０２が設けられてい
る。このランプユニット１１０２から射出された投射光
は、内部に配置された３枚のミラー１１０６および２枚
のダイクロイックミラー１１０８によってＲ（赤）、Ｇ
（緑）、Ｂ（青）の３原色に分離されて、各原色に対応
するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂに
それぞれ導かれる。

【０１１５】ここで、ライトバルブ１００Ｒ、１００Ｇ
および１００Ｂは、上述した実施形態に係る液晶表示装
置１００と基本的には同様である。すなわち、ライトバ
ルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢ
の各原色画像を生成する光変調器として機能するもので
ある。また、Ｂの光は、他のＲやＧの光と比較すると、
光路が長いので、その損失を防ぐために、入射レンズ１
１２２、リレーレンズ１１２３および出射レンズ１１２
４からなるリレーレンズ系１１２１を介して導かれる。

【０１１６】さて、ライトバルブ１００Ｒ、１００Ｇ、
１００Ｂによってそれぞれ変調された光は、ダイクロイ
ックプリズム１１１２に３方向から入射する。そして、
このダイクロイックプリズム１１１２において、Ｒおよ
びＢの光は９０度に屈折する一方、Ｇの光は直進する。
これにより、各原色画像の合成したカラー画像が、投射
レンズ１１１４を介して、スクリーン１１２０に投射さ
れることになる。なお、ライトバルブ１００Ｒ、１００
Ｇおよび１００Ｂには、ダイクロイックミラー１１０８
によって、ＲＧＢの各原色に対応する光が入射するの
で、直視型パネルのようにカラーフィルタを設ける必要
がない。

【０１１７】＜２−２：パーソナルコンピュータ＞次
に、上述した液晶表示装置１００を、マルチメディア対
応のパーソナルコンピュータに適用した例について説明
する。図２１は、このパーソナルコンピュータの構成を
示す斜視図である。この図に示されるように、コンピュ
ータ１２００の本体１２１０には、表示部として用いら
れる液晶表示装置１００や、光学ディスクの読取・書込
ドライブ１２１２、磁気ディスクの読取・書込ドライブ
１２１４、ステレオ用スピーカ１２１６などが備えられ
る。また、キーボード１２２２およびポインティングデ
バイス（マウス）１２２４は、本体１２１０とは入力信
号・制御信号等の授受を、赤外線等を介してワイヤレス
で行う構成となっている。この液晶表示装置１００は、
直視型として用いられるので、ＲＧＢの３画素で１ドッ
トが構成されるとともに、各画素に応じてカラーフィル
タが設けられる。また、液晶表示装置１００の背面に
は、暗所での視認性を確保するためのバックライトユニ
ット（図示省略）が設けられる。

【０１１８】＜２−３：携帯電話＞さらに、上述した液
晶表示装置１００を、携帯電話の表示部に適用した例に
ついて説明する。図２２は、この携帯電話の構成を示す
斜視図である。図において、携帯電話１３００は、複数
の操作ボタン１３０２のほか、受話口１３０４、送話口
１３０６とともに、上述した液晶表示装置１００を備え
るものである。なお、この液晶表示装置１００の背面に
も、上述したパーソナルコンピュータと同様に、暗所で
の視認性を確保するためのバックライトユニット（図示
省略）が設けられる。

【０１１９】＜２−４：電子機器のまとめ＞なお、電子
機器としては、図２０、図２１および図２２を参照して
説明した他にも、液晶テレビや、ビューファインダ型・
モニタ直視型のビデオテープレコーダ、カーナビゲーシ
ョン装置、ページャ、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、テレビ電話、ＰＯＳ端末、デ
ィジタルスチルカメラ、タッチパネルを備えた機器等な
どが挙げられる。そして、これらの各種の電子機器に対
して、実施形態や応用・変形例に係る液晶表示装置が適
用可能なのは言うまでもない。

【０１２０】

【発明の効果】以上説明したように本発明によれば、画
素電極に印加される電圧振幅に比べて、データ線に印加
する電圧信号の電圧振幅が小さく抑えられるので、低消
費電力化を図ることが可能となる。

【図面の簡単な説明】

【図１】 （ａ）は、本発明の実施形態に係る液晶表示
装置の外観構成を示す斜視図であり、（ｂ）は、その線
Ａ−Ａ’についての断面図である。

【図２】 同液晶表示装置の電気的な構成を示すブロッ
ク図である。

【図３】 （ａ）は、信号ＰＳおよび信号Ｃsetに対す
る信号Ｃsetlの論理レベルを示す真理値表であり、
（ｂ）は、信号ＰＳおよび信号Ｃsetに対する信号／Ｃs
etlの論理レベルを示す真理値表である。

【図４】 同液晶表示装置における第２のデコーダのデ
コード結果を示す真理値である。

【図５】 同液晶表示装置における第３のデコーダのデ
コード結果を示す真理値である。

【図６】 同液晶表示装置におけるＤ／Ａ変換器群の構
成を示すブロック図である。

【図７】 同液晶表示装置におけるＤ／Ａ変換における
入出力特性を示す図である。

【図８】 同液晶表示装置におけるＹ側の動作を説明す
るためのタイミングチャートである。

【図９】 同液晶表示装置におけるＸ側の動作を説明す
るためのタイミングチャートである。

【図１０】 同液晶表示装置におけるＸ側の動作を説明
するためのタイミングチャートである。

【図１１】 （ａ）、（ｂ）および（ｃ）は、それぞれ
同液晶表示装置におけるＤ／Ａ変換の動作を説明するた
めの図である。

【図１２】 （ａ）、（ｂ）および（ｃ）は、それぞれ
同液晶表示装置におけるＤ／Ａ変換の動作を説明するた
めの図である。

【図１３】 （ａ）、（ｂ）および（ｃ）は、それぞれ
同液晶表示装置の画素における動作を説明するための図
である。

【図１４】 （ａ）は、同液晶表示装置における走査信
号と容量スイング信号との電圧波形を示す図であり、
（ｂ）は、同液晶表示装置において画素電極に印加され
る電圧波形を示す図である。

【図１５】 同液晶表示装置において、液晶容量に対す
る蓄積容量の比と出力電圧の圧縮率との関係を示す図で
ある。

【図１６】 （ａ）、（ｂ）および（ｃ）は、それぞれ
蓄積容量の他端における電圧シフト量とデータ線の最大
出力電圧振幅との関係を示す図である。

【図１７】 （ａ）、（ｂ）および（ｃ）は、それぞれ
蓄積容量の他端における電圧シフト量とデータ線の最大
出力電圧振幅との関係を示す図である。

【図１８】 本実施形態と比較するために、蓄積容量の
他端の電位をシフトさせず、かつ、電圧切り替えを行わ
ない場合における電圧遷移を示す図である。

【図１９】 （Ａ）、（Ｂ）、（Ｃ）および（Ｄ）は、
電圧遷移を示す図である。

【図２０】 実施形態に係る液晶表示装置を適用した電
子機器の一例たるプロジェクタの構成を示す断面図であ
る。

【図２１】 実施形態に係る液晶表示装置を適用した電
子機器の一例たるパーソナルコンピュータの構成を示す
斜視図である。

【図２２】 実施形態に係る液晶表示装置を適用した電
子機器の一例たる携帯電話の構成を示す斜視図である。

【符号の説明】

１００…液晶表示装置 １０５…液晶 １０８…対向電極 １１２…走査線 １１３…容量線 １１４…データ線 １１６…ＴＦＴ（スイッチング素子） １１８…画素電極 １１９…蓄積容量 １２０…画素 １３０…シフトレジスタ（走査線駆動回路） １３２…フリップフロップ １３４…セレクタ １５０…シフトレジスタ １６０、１７２、１７４…デコーダ １７５…第１の給電線 １７７…第２の給電線 １８０…Ｄ／Ａ変換器群（１５０、１５２、１８０によ
りデータ線駆動回路） １８１２、１８２２…インバータ １８１４、１８１６、１８２４、１８２６…スイッチ
（１８１２、１８１４、１８１６、１８２２、１８２
４、１８２６によりセレクタ） １８３０〜１８３２…ビット容量 ＳＷ３…スイッチ（第１のスイッチ） ＳＷ０、ＳＷ１、ＳＷ２…スイッチ（第２のスイッチ） １１００…プロジェクタ １２００…パーソナルコンピュータ １３００…携帯電話

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｆ ６２３Ｒ ６２４ ６２４Ａ ６４１ ６４１Ｃ Ｆターム(参考） 2H093 NA16 NA33 NA43 NA51 NC16 NC22 NC23 NC24 NC26 NC29 NC34 NC35 ND39 5C006 AA16 AA22 AC27 AF83 BB16 BC12 BC20 BF03 BF04 BF06 BF24 BF26 BF27 BF34 BF37 EB05 EC11 FA46 FA47 FA56 5C080 AA10 BB05 CC03 DD24 DD26 EE29 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 KK07

Claims (13)

【特許請求の範囲】
1. 【請求項１】 オン電圧が印加された後にオフ電圧が印
   加される走査線と、 対向電極と画素電極とによって液晶が挟持された液晶容
   量と、 前記走査線にオン電圧が印加された場合に、階調を指示
   する階調データに対応し、かつ、前記液晶容量への書込
   極性に対応した電圧を、データ線に印加するＤ／Ａ変換
   器と、 前記データ線と前記画素電極との間に介挿されて、前記
   走査線にオン電圧が印加されるとオンする一方、オフ電
   圧が印加されるとオフするスイッチング素子と、 一端が前記画素電極に接続される一方、前記走査線にオ
   ン電圧が印加された期間における書込極性が正極性書込
   に対応するものであったならば、前記走査線にオフ電圧
   が印加されたときに、他端の電位が高位にシフトし、 前記走査線にオン電圧が印加された期間における書込極
   性が負極性書込に対応するものであったならば、前記走
   査線にオフ電圧が印加されたときに、他端の電位が低位
   にシフトする蓄積容量とを具備することを特徴とする液
   晶表示装置。
2. 【請求項２】 前記書込極性が、正極性書込または負極
   性書込のいずれか一方である場合に、 プリセット期間では、第１の電圧が給電されるととも
   に、前記プリセット期間後のセット期間では、前記第１
   の電圧よりも高位の第２の電圧が給電される第１の給電
   線と、 前記プリセット期間では、前記第２の電圧よりも高位の
   第３の電圧が給電されるとともに、前記セット期間で
   は、前記第３の電圧よりも低位であって、前記第２の電
   圧よりも高位である第４の電圧が給電される第２の給電
   線と、 前記プリセット期間では、前記第１または第２の給電線
   のいずれか一方を選択する一方、前記セット期間では、
   前記第１または第２の給電線のいずれか他方を選択する
   セレクタとを備え、前記Ｄ／Ａ変換器は、 前記プリセット期間および前記セット期間において、前
   記セレクタによりそれぞれ選択された電圧を用いて、前
   記データ線への印加電圧を生成することを特徴とする請
   求項１に記載の液晶表示装置。
3. 【請求項３】 前記書込極性が、正極性書込または負極
   性書込のいずれか他方である場合に、 前記第１の給電線には、前記プリセット期間において第
   ５の電圧が給電されるとともに、前記セット期間におい
   て前記第５の電圧よりも高位の第６の電圧が給電される
   一方、 前記第２の給電線には、前記プリセット期間において、
   前記第６の電圧よりも高位の第７の電圧が給電されると
   ともに、前記セット期間では、前記第７の電圧よりも低
   位であって、前記第６の電圧よりも高位である第８の電
   圧が給電されることを特徴とする請求項２に記載の液晶
   表示装置。
4. 【請求項４】 前記Ｄ／Ａ変換器は、 前記書込極性が正極性書込または負極性書込のいずれか
   一方である場合に、 前記階調データの上位ビット応じて、第１または第３の
   電圧のいずれか一方を、プリセット期間において前記デ
   ータ線に印加する第１のスイッチと、 前記階調データの上位ビットを除いた下位ビットに対応
   する容量値を有する容量であって、 前記データ線に前記第１の電圧が印加されたのであれ
   ば、前記第１の電圧よりも高位の第４の電圧が一端に印
   加される一方、前記データ線に前記第３の電圧が印加さ
   れたのであれば、前記第３の電圧よりも低位の第２の電
   圧が一端に印加され、その他端が、前記プリセット期間
   の後のセット期間において前記データ線に接続される容
   量とを含むことを特徴とする請求項１に記載の液晶表示
   装置。
5. 【請求項５】 前記容量は、前記下位ビットの重みに対
   応するビット容量と、 前記ビット容量に対応して設けられるとともに、前記下
   位ビットにしたがってオンまたはオフする第２のスイッ
   チとからなることを特徴とする請求項４に記載の液晶表
   示装置。
6. 【請求項６】 前記プリセット期間では、前記第１の電
   圧が給電されるとともに、前記セット期間では、前記第
   ２の電圧が給電される第１の給電線と、 前記プリセット期間では、前記第３の電圧が給電される
   とともに、前記セット期間では、前記第４の電圧が給電
   される第２の給電線と、 前記プリセット期間では、前記第１または第２の給電線
   のいずれか一方を、前記上位ビットに応じて選択し、選
   択した給電線に給電されている電圧を前記第１のスイッ
   チの入力端に供給するとともに、前記セット期間では、
   前記第１または第２の給電線のいずれか他方を選択し、
   選択した給電線に給電された電圧を前記容量の一端に供
   給するセレクタとを備えることを特徴とする請求項４に
   記載の液晶表示装置。
7. 【請求項７】 前記書込極性が正極性書込または負極性
   書込のいずれか他方である場合に、 前記第１のスイッチは、前記階調データの上位ビット応
   じて、第５または第７の電圧のいずれか一方を、プリセ
   ット期間において前記データ線に印加し、 前記容量の一端には、前記データ線に前記第５の電圧が
   印加されたのであれば、前記第５の電圧よりも高位の第
   ８の電圧が一端に印加される一方、前記データ線に前記
   第７の電圧が印加されたのであれば、前記第７の電圧よ
   りも低位の第６の電圧が一端に印加されることを特徴と
   する請求項４に記載の液晶表示装置。
8. 【請求項８】 前記第１の給電線には、前記プリセット
   期間において第５の電圧が給電されるとともに、前記セ
   ット期間において前記第６の電圧が給電される一方、 前記第２の給電線には、前記プリセット期間において、
   前記第７の電圧が給電されるとともに、前記セット期間
   では、前記第８の電圧が給電されることを特徴とする請
   求項７に記載の液晶表示装置。
9. 【請求項９】 前記液晶容量に対する前記蓄積容量の容
   量比率は、４以上であることを特徴とする請求項１に液
   晶表示装置。
10. 【請求項１０】 前記蓄積容量の他端は、容量線を介し
    て行毎に共通接続されることを特徴とする請求項１に液
    晶表示装置。
11. 【請求項１１】 請求項１乃至９のいずれかに記載の液
    晶表示装置を備えることを特徴とする電子機器。
12. 【請求項１２】 走査線とデータ線との交差に対応して
    設けられるとともに、対向電極と画素電極とによって液
    晶が挟持された液晶容量と、 前記データ線と前記画素電極との間に介挿されて、前記
    走査線にオン電圧が印加されるとオンする一方、オフ電
    圧が印加されるとオフするスイッチング素子と、 一端が前記画素電極に接続された蓄積容量とを備える液
    晶表示装置を駆動するに際し、 前記走査線に前記オン電圧を印加した後に、前記オフ電
    圧を印加する走査線駆動回路と、 前記走査線駆動回路によって、前記走査線にオン電圧が
    印加された場合に、階調を指示する階調データに対応し
    た電圧であって、かつ、前記液晶容量への書込極性に対
    応した電圧をデータ線に印加するＤ／Ａ変換器と、 前記走査線にオン電圧が印加された場合に、前記データ
    線に印加された電圧が正極性書込に対応するものであっ
    たならば、前記走査線にオフ電圧が印加されたときに、
    前記蓄積容量における他端の電位を高位にシフトさせる
    一方、 前記走査線にオン電圧が印加された場合に、前記データ
    線に印加された電圧が負極性書込に対応するものであっ
    たならば、前記走査線にオフ電圧が印加されたときに、
    前記蓄積容量における他端の電位を低位にシフトさせる
    蓄積容量駆動回路とを具備することを特徴とする液晶表
    示装置の駆動回路。
13. 【請求項１３】 走査線とデータ線との交差に対応して
    設けられるとともに、対向電極と画素電極とによって液
    晶が挟持された液晶容量と、 前記データ線と前記画素電極との間に介挿されて、前記
    走査線にオン電圧が印加されるとオンする一方、オフ電
    圧が印加されるとオフするスイッチング素子と、 一端が前記画素電極に接続された蓄積容量とを備える液
    晶表示装置を駆動するに際し、 前記走査線にオン電圧を印加し、 階調を指示する階調データに対応した電圧であって、か
    つ、前記液晶容量への書込極性に対応した電圧を、前記
    データ線に印加し、 前記走査線にオフ電圧を印加し、 前記データ線への印加電圧を正極性書込に対応させたな
    らば、前記蓄積容量における他端の電位を高位にシフト
    させる一方、負極性書込に対応させたならば、前記走査
    線にオフ電圧を印加したときに、前記蓄積容量における
    他端の電位を低位にシフトさせることを特徴とする液晶
    表示装置の駆動方法。