JP4225777B2 - 表示装置ならびにその駆動回路および駆動方法 - Google Patents
表示装置ならびにその駆動回路および駆動方法 Download PDFInfo
- Publication number
- JP4225777B2 JP4225777B2 JP2002367738A JP2002367738A JP4225777B2 JP 4225777 B2 JP4225777 B2 JP 4225777B2 JP 2002367738 A JP2002367738 A JP 2002367738A JP 2002367738 A JP2002367738 A JP 2002367738A JP 4225777 B2 JP4225777 B2 JP 4225777B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- video signal
- electrode
- signal line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばアクティブマトリクス型液晶表示装置のような容量性負荷の電圧制御型アクティブマトリクス駆動の表示装置に関し、更に詳しくは、そのような表示装置における駆動回路に関する。
【０００２】
【従来の技術】
携帯電話や、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型コンピュータ等の携帯用情報機器では、搭載バッテリーの持続時間の長期化の観点から、消費電力の低減化が強く求められている。一方、これらの携帯用情報機器においても処理性能の向上と利用の高度化などによって、より表示色の多い高品位の表示能力が要求されるようになってきている。このため、これらの携帯用情報機器で使用される表示装置においても、高品位の表示能力への要求に対応すべく、従来のパッシブマトリクス型液晶表示装置に代えて薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によるアクティブマトリクス型液晶表示装置（以下「ＴＦＴ−ＬＣＤ装置」という）が使用されはじめている。
【０００３】
ＴＦＴ−ＬＣＤ装置における液晶パネル（以下「ＴＦＴ−ＬＣＤパネル」という）は、互いに対向する一対の基板（以下「第１および第２の基板」という）を有している。これらの基板は、所定の距離（典型的には数μｍ）だけ離されて固定されており、液晶材料がこれらの基板間に充填されて液晶層が形成されている。これらの基板のうち少なくとも一方は透明であり、透過型表示を行う場合には、両基板は共に透明であることが必要である。ＴＦＴ−ＬＣＤにおいて、第１の基板上には互いに平行する複数の走査信号線と、走査信号線に対して直交するように交差する複数の映像信号線とが設けられている。走査信号線と映像信号線との各交差部には、画素電極と、画素電極に対応する映像信号線に電気的に接続するためのスイッチング素子である画素ＴＦＴとが設けられている。この画素ＴＦＴのゲート端子は走査信号線に接続され、ソース端子は映像信号線に接続され、ドレイン端子は上記画素電極に接続されている。
【０００４】
上記第１の基板に対向する第２の基板上には、全面に対向電極としての共通電極が設けられている。この共通電極には共通電極駆動回路により適切な電圧が与えられる。従って、液晶層には画素電極と共通電極との電位差に相当する電圧が印加される。この印加電圧によって液晶層の光透過率を制御することができるので、映像信号線から適切な電圧が印加されることにより所望の画素表示を行うことができる。
【０００５】
【特許文献１】
特開平６−３３７６５７号公報
【０００６】
【発明が解決しようとする課題】
上記のようなＴＦＴ−ＬＣＤパネルに対しては、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われている。すなわち、液晶への印加電圧の極性が例えば１水平走査期間毎に反転するようにＴＦＴ−ＬＣＤパネルが駆動される。また、映像信号線の電圧の振幅を抑えるために上記交流化駆動に応じて共通電極の電位を変化させる（以下「共通電極信号の交流化」という）という手法も使用されている。
【０００７】
しかし、この共通電極信号の交流化によって映像信号線の電圧の振幅が抑えられたとしても、上記交流化駆動のための極性反転時において映像信号線の電位変化は依然として大きい。したがって、映像信号線駆動回路には、ＴＦＴ−ＬＣＤパネルにおける容量性負荷に対して、このような大きな電位変化を起こさせるのに必要な駆動能力が必要となる。このため、映像信号線駆動回路が消費する電力が大きなものとなり、これがＴＦＴ−ＬＣＤ装置における低消費電力化の阻害要因となっている。
【０００８】
そこで本発明では、所定周期で極性を反転しつつ表示画像に応じた電圧を容量性負荷に印加する交流化駆動用の駆動回路の消費電力を低減した表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
第１の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と、
前記容量性負荷への印加電圧の極性が反転する時には、前記各映像信号線を前記映像信号線駆動回路から電気的に切り離すと共に前記第２の電極に供給される電圧と同等の電圧 レベルを提供する電極に短絡させる接続切換回路と、
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記駆動回路は、前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に前記共通電極に与える共通電極駆動回路を含み、
前記共通電極駆動回路は、前記接続切換回路が前記各映像信号線と前記共通電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させている期間内に、前記共通電極に供給されている電圧を前記第１の所定電圧と前記第２の所定電圧との間で切り換えることを特徴とする。
【００１０】
このような第１の発明によれば、容量性負荷への印加電圧の極性反転の際に、第１の電極は、映像信号線駆動回路から電気的に切り離されて、第２の電極に供給される電圧と同等の電圧レベルを提供する電極に短絡され、容量性負荷に蓄積されていた電荷が放電される。これにより、極性反転後に必要となる第１の電極の電位変化量が小さくなる。したがって、映像信号線駆動回路の駆動能力が従来よりも低くても、容量性負荷に対し従来と同様の電圧を印加することができるので、映像信号線駆動回路の消費電力を低減でき、さらに、映像信号線駆動回路内のバッファ回路を構成するトランジスタのサイズも縮小できる。その結果、表示装置の小型化および低コスト化を図ることができる。
より詳しくは、第１の発明によれば、水平および垂直走査に基づく画像表示において、すなわち所定期間の水平走査を垂直方向に少しずつその走査開始位置をずらしながら繰り返すことによって組み立てられる画像の表示において、容量性負荷への印加電圧の極性は水平走査線が切り換わるときに反転し、その反転時毎に第１の電極としての各映像信号線は、映像信号線駆動回路から電気的に切り離されて、第２の電極としての共通電極に供給される電圧と同等の電圧レベルを提供する電極に短絡され、容量性負荷に蓄積されていた電荷が放電される。これにより、映像信号線駆動回路の消費電力の低減等につき大きな効果が得られる。
また、第１の発明によれば、短絡期間内に極性反転が行われるので、画素値の書き込みに使用できる時間が長くなる。
【００１１】
第２の発明は、第１の発明において、
前記共通電極に供給される電圧と同等の電圧レベルを提供する電極は、前記共通電極であることを特徴とする。
【００１２】
第２の発明によれば、容量性負荷への印加電圧の極性反転の際に、第１の電極としての各映像信号線は映像信号線駆動回路から電気的に切り離されて第２の電極としての共通電極に短絡され、容量性負荷に蓄積されていた電荷が電源を介さずに直接に放電される。これにより、第１の発明と同様、映像信号線駆動回路の消費電力を低減すると共に映像信号線駆動回路内のバッファ回路を縮小化することができるので、表示装置の小型化および低コスト化を図ることができる。
【００１３】
第３の発明は、第１の発明において、
前記映像信号線駆動回路と前記共通電極駆動回路とは、同一基板上または同一チップ内に形成されたことを特徴とする。
【００１４】
第３の発明によれば、映像信号線駆動回路は接続切換回路を介して共通電極駆動回路と関連性を有するので、映像信号線駆動回路と共通電極駆動回路とが同一基板上または同一チップ内に形成されることで、表示装置の構成が簡素化される。
【００１５】
第４の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインと、
前記各映像信号線に対応して設けられ、前記所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択回路と
を含み、
前記各電圧選択回路は、各水平走査期間内では、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインを選択して対応する映像信号線に接続することを特徴とする。
【００１６】
このような第４の発明によれば、共通電極信号を基準電圧の１つとみなして所定数の基準電圧から１つの電圧を選択する回路構成、すなわち上記第１の発明における接続切換回路を電圧選択回路に含めた構成とすることができるので、映像信号線駆動回路の回路構成をコンパクトなものとすることができる。このため、映像信号線駆動回路を実現するＩＣチップのサイズを小さくすることができる。
【００１７】
第５の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に 印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
前記複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと、
前記容量性負荷への印加電圧の極性が反転する時には、前記複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベルを与える電圧切換回路と、
前記各映像信号線に対応して設けられ、各水平走査期間内では、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続すると共に、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択回路とを含むことを特徴とする。
【００１８】
このような第５の発明によれば、１つの切換スイッチ手段としての電圧切換回路が増えるが、１つの基準バスラインとそれに対応する各基準電圧選択回路内の切換スイッチ手段とが基準電圧の選択と共通電極信号と同等の電圧レベルの選択とに共用される。これにより、全体としては第４の発明に比べて信号線駆動回路の回路量が更に低減されるので、信号線駆動回路を実現するＩＣチップのサイズをより小さくすることができる。
【００１９】
第６の発明は、第４または第５の発明において、
前記共通電極信号と同等の電圧レベルは、前記共通電極信号であることを特徴とする。
【００２０】
第７の発明は、第４または第５の発明において、
前記駆動回路は、前記容量性負荷への印加電圧の極性反転に応じて前記共通電極の電位を切り換える共通電極駆動回路を含み、
前記映像信号線駆動回路と前記共通電極駆動回路とは、同一基板上または同一チップ内に形成されたことを特徴とする。
【００２１】
このような第７の発明によれば、映像信号線駆動回路は接続切換回路を介して共通電極駆動回路と関連性を有するので、映像信号線駆動回路と共通電極駆動回路とが同一基板上または同一チップ内に形成されることで、表示装置の構成が簡素化される。
【００２２】
第８の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路と、
前記容量性負荷への印加電圧の極性を反転させる時に、前記第１の電極を前記映像信号線駆動回路から電気的に切り離すと共に前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極に短絡させる接続切換回路と、
前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に前記第２の電極に与える第２電極駆動回路と
を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記第２電極駆動回路は、前記接続切換回路が前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させている期間内に、前記第２の電極としての前記共通電極に供給されている電圧を前記第１の所定電圧と前記第２の所定電圧との間で切り換えることを特徴とする。
【００２３】
第９の発明は、第８の発明において、
前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極は、前記第２の電極としての前記共通電極であることを特徴とする。
【００２４】
第１０の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインと、
前記各映像信号線に対応して設けられ、前記所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択回路と
を含み、
前記各電圧選択回路は、各水平走査期間内では、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインを選択して対応する映像信号線に接続することを特徴とする。
【００２５】
第１１の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
前記複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと、
前記容量性負荷への印加電圧の極性が反転する時には、前記複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベル を与える電圧切換回路と、
前記各映像信号線に対応して設けられ、各水平走査期間内では、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続すると共に、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択回路とを含むことを特徴とする。
【００２６】
第１２の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップと、
前記容量性負荷への印加電圧の極性が反転する時に、前記駆動回路のうち前記電圧信号を前記第１の電極に供給する回路部分から前記第１の電極を電気的に切り離すと共に、前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させる接続切換ステップと、
前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に第２の電極に与える第２電極駆動ステップと
を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記第２電極駆動ステップでは、前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とが短絡されている期間内に、前記第２の電極としての前記共通電極に供給されている電圧が前記第１の所定電圧と前記第２の所定電圧との間で切り換わることを特徴とする。
【００２７】
第１３の発明は、第１２の発明において、
前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極は、前記第２の電極としての前記共通電極であることを特徴とする。
【００２８】
第１４の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップを備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号供給ステップは、前記各映像信号線に対応して設けられ、複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択ステップを含み、
前記各電圧選択ステップでは、各水平走査期間内には、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインが選択されて対応する映像信号線に接続され、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインが選択されて対応する映像信号線に接続されることを特徴とする。
【００２９】
第１５の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップを備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを 含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号供給ステップは、
前記容量性負荷への印加電圧の極性が反転する時には、複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベルを与える電圧切換ステップと、
前記各映像信号線に対応して設けられ、各水平走査期間内には、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択ステップとを含むことを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１．第１の実施形態＞
＜１．１ 全体の構成および動作＞
図１は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路１０と、映像信号線駆動回路２１と、走査信号線駆動回路２２と、共通電極駆動回路２３と、電源回路３０と、アクティブマトリクス型液晶パネル４０とを備えており、液晶の劣化等を抑えるために、液晶層に印加される電圧の極性を１水平走査期間毎に反転する交流化駆動を行う。
【００３１】
この液晶表示装置における表示部としての液晶パネル４０は、外部のＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線Ｌｇと、それら複数本の走査信号線Ｌｇのそれぞれと交差する複数本の映像信号線Ｌｓと、それら複数本の走査信号線Ｌｇと複数本の映像信号線Ｌｓとの交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。これら複数の画素形成部はマトリクス状に配置され、各画素形成部は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様の構成であって、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されたスイッチング素子としてのＴＦＴと、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量Ｃｐが形成される。以下、このような液晶表示装置につき詳述するが、このような液晶表示装置としては、画素電極を形成するＴＦＴ基板とは異なる対向基板に共通電極Ｅｃを形成するタイプの液晶表示装置や、対向基板ではなくＴＦＴ基板に共通電極Ｅｃを形成するタイプの液晶表示装置などがある。なお以下では、液晶パネル４０はｎ本の映像信号線Ｌｓを備えるものとし、液晶パネル４０における表示の階調数は６４として説明する。
【００３２】
本実施形態では、液晶パネル４０に表示すべき画像（映像に限らずテキスト、グラフィック等も含む）を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータである表示制御データ（例えば表示用クロックの周波数を示すデータ）は、外部のＣＰＵ等から表示制御回路１０に送られる（以下、外部から送られるこれらのデータを「広義の画像データ」といい、符号“Ｄｖ”で示すものとする）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路１０に供給して、表示制御回路１０内の後述の表示メモリおよびレジスタにそれぞれ書き込む。
【００３３】
表示制御回路１０は、レジスタに書き込まれた表示制御データに基づき、表示用のクロック信号ＣＫや、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹを生成し、さらに水平同期信号ＨＳＹに基づき、交流化駆動のための極性反転制御信号φ、短絡制御信号Ｃｓｈ、およびアンプ休止制御信号Ｃａｓを生成する。また、表示制御回路１０は、外部のＣＰＵ等によって表示メモリに書き込まれた画像データを読み出して、３種類のデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂとして出力する。ここで、デジタル画像信号Ｄｒは、表示すべき画像の赤色成分を表す画像信号（以下「赤色画像信号」という）であり、デジタル画像信号Ｄｇは、表示すべき画像の緑色成分を表す画像信号（以下「緑色画像信号」という）であり、デジタル画像信号Ｄｂは、表示すべき画像の青色成分を表す画像信号（以下「青色画像信号」という）である。このようにして表示制御回路１０によって生成される信号のうち、クロック信号ＣＫは映像信号線駆動回路２１に、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹは走査信号線駆動回路２２に、デジタル画像信号Ｄｒ，Ｄｇ，Ｄｂ、アンプ休止制御信号Ｃａｓおよび短絡制御信号Ｃｓｈは映像信号線駆動回路２１に、極性反転制御信号φは共通電極駆動回路２３および電源回路３０に、それぞれ供給される。なお既述のように、本実施形態における画像表示の階調数は６４であるものとしているので、３種類のデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂのそれぞれのビット数は６ビットであり、表示制御回路１０から映像信号線駆動回路２１にデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂを供給するための信号線として、６×３＝１８本の信号線が配線される。
【００３４】
電源回路３０は、表示制御回路１０や、映像信号線駆動回路２１、走査信号線駆動回路２２、共通電極駆動回路２３を動作させるための電源電圧をそれらの回路に供給すると共に、液晶パネル４０に印加すべき信号を生成するための基準となる電圧である基準電圧を、映像信号線駆動回路２１、走査信号線駆動回路２２、および共通電極駆動回路２３に供給する。ここで、映像信号線駆動回路２１に供給される基準電圧Ｖｒ１，Ｖｒ２のそれぞれの値は、予め設定された２種類の値の間で極性反転制御信号φに応じて交互に切り替わり、極性反転制御信号φがＨレベルのときにはＶｒ１＜Ｖｒ２なる所定値となり、極性反転制御信号φがＬレベルのときにはＶｒ１＞Ｖｒ２なる所定値となる。また、共通電極駆動回路２３には、基準電圧としてＶＨ＞ＶＬなる２種類の電圧ＶＨ，ＶＬが供給される。
【００３５】
映像信号線駆動回路２１には、上記のようにして、液晶パネル４０に表示すべき画像を表すデータが画素単位でシリアルにデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂとして供給されると共に、タイミングを示す信号および制御信号としてのクロック信号ＣＫ、アンプ休止制御信号Ｃａｓおよび短絡制御信号Ｃｓｈや、基準電圧Ｖｒ１，Ｖｒ２が供給される。映像信号線駆動回路２１は、これらの信号および基準電圧に基づき、液晶パネル４０を駆動するための画像信号（以下「映像駆動信号」という）を映像信号線毎に生成し、これを液晶パネル４０における対応する映像信号線Ｌｓに印加する。
【００３６】
走査信号線駆動回路２２は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、液晶パネル４０における走査信号線Ｌｇを１水平走査期間ずつ交番かつ順次に選択するために各走査信号線Ｌｇに印加すべき走査信号を生成し、全走査信号線Ｌｇのそれぞれを順に選択するためのアクティブな走査信号（ＴＦＴをオンさせる電圧）の各走査信号線Ｌｇへの印加を１垂直走査期間を周期として繰り返す。
【００３７】
共通電極駆動回路２３は、液晶パネル４０の共通電極Ｅｃに所定の電位を与えるための共通電極信号Ｖｃｏｍを生成する。本実施形態では、映像信号線Ｌｓの電圧の振幅を抑えるために交流化駆動に応じて共通電極Ｅｃの電位をも変化させている。すなわち、共通電極駆動回路２３は、表示制御回路１０からの極性反転制御信号φに応じて、１水平走査期間毎に２種類の基準電圧ＶＨとＶＬとの間で交互に切り換わる電圧信号、すなわち、極性反転制御信号φがＨレベルのときにはＶＬとなり極性反転制御信号φがＬレベルのときにはＶＨとなる電圧信号を生成し（ＶＨ＞ＶＬ）、これを共通電極信号Ｖｃｏｍとして液晶パネル４０における共通電極Ｅｃに供給する。これにより、共通電極Ｅｃの電位を基準とする映像信号線Ｌｓの電圧の正負極性を、映像信号線Ｌｓの電圧の振幅を抑えつつ１水平走査期間毎に反転することができる。
【００３８】
上記のようにして液晶パネル４０において、映像信号線Ｌｓには映像信号線駆動回路２１からデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂに基づく映像駆動信号が供給され、走査信号線Ｌｇには走査信号線駆動回路２２から走査信号が供給され、共通電極Ｅｃには共通電極駆動回路２３から共通電極信号Ｖｃｏｍが供給される。これにより、液晶層には、デジタル画像信号Ｄｒ，Ｄｇ，Ｄｂに応じて画素電極と共通電極Ｅｃとの電位差に相当する電圧が印加され、この印加電圧は１水平走査期間毎に極性が反転する。液晶パネル４０は、この印加電圧によって液晶層の光透過率を制御することにより、外部のＣＰＵ等から受け取った画像データの表すカラー画像を表示する。
【００３９】
＜１．２ 表示制御回路＞
図２は、上記液晶表示装置における表示制御回路１０の構成を示すブロック図である。この表示制御回路１０は、入力制御回路１１と、表示メモリ１２と、レジスタ１３と、タイミング発生回路１４と、メモリ制御回路１５と、極性切換制御回路１６とを備えている。
【００４０】
この表示制御回路１０が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路１１に入力される。入力制御回路１１は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、３種類のカラー画像データＲ，Ｇ，Ｂと表示制御データＤｃとに振り分ける。そして、カラー画像データＲ，Ｇ，Ｂを表す信号（以下、これらの信号も符号“Ｒ”，“Ｇ”，“Ｂ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ１２に供給することで、３種類の画像データＲ，Ｇ，Ｂを表示メモリ１２に書き込むと共に、表示制御データＤｃをレジスタ１３に書き込む。ここで、３種類の画像データＲ，Ｇ，Ｂは、画像データＤｖの表す画像の赤色成分、緑色成分、青色成分をそれぞれ表すデータである。表示制御データＤｃは、クロック信号ＣＫの周波数や画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。
【００４１】
タイミング発生回路（以下「ＴＧ」と略記する）１４は、レジスタ１３が保持する表示制御データに基づき、クロック信号ＣＫ、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹを生成する。また、ＴＧ１４は、表示メモリ１２およびメモリ制御回路１５をクロック信号ＣＫに同期させて動作させるためのタイミング信号を生成する。
【００４２】
メモリ制御回路１５は、外部から入力されて入力制御回路１１を介して表示メモリ１２に格納された画像データＲ，Ｇ，Ｂのうち、液晶パネル４０に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ１２の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ１２に与えられ、これにより、液晶パネル４０に表示すべき画像の赤色成分、緑色成分、青色成分を表すデータがそれぞれ赤色画像信号Ｄｒ、緑色画像信号Ｄｇ、青色画像信号Ｄｂとして表示メモリ１２から読み出され、表示制御回路１０から出力される。これら３種類のデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂは、既述のように映像信号線駆動回路２１に供給される。
【００４３】
極性切換制御回路１６は、ＴＧ１４によって生成された水平同期信号ＨＳＹに基づき、アンプ休止制御信号Ｃａｓおよび短絡制御信号Ｃｓｈを生成する。ここで、アンプ休止制御信号Ｃａｓは、共通電極Ｅｃの電位を基準とする映像信号線Ｌｓの電圧の極性を反転させる際（以下「極性反転時」という）に映像信号線駆動回路２１における後述の各バッファ回路を所定期間だけ休止させるための制御信号であり、短絡制御信号Ｃｓｈは、極性反転時に各映像信号線Ｌｓと共通電極Ｅｃとを所定期間だけ短絡させるための制御信号である。これらのアンプ休止制御信号Ｃａｓおよび短絡制御信号Ｃｓｈは、既述のように映像信号線駆動回路２１に供給される。
【００４４】
＜１．３ 映像信号線駆動回路＞
図３は、上記の液晶表示装置における映像信号線駆動回路２１の構成を示す回路図である。この映像信号線駆動回路２１は、液晶パネル４０における複数の映像信号線Ｌｓのそれぞれに供給すべき映像駆動信号を生成する回路であり、液晶パネル４０におけるｎ本の映像信号線Ｌｓにｎ種類の映像駆動信号がそれぞれ供給される。この映像信号線駆動回路２１は、サンプリング・ラッチ回路１１０と、デコード回路１２０と、ｎ個の基準電圧選択回路１３１〜１３ｎと、ｎ個のバッファ回路１５１〜１５ｎと、ｎ個のオン−オフ・スイッチである休止制御回路１４１〜１４ｎと、ｎ個の切換スイッチ１６１〜１６ｎからなる接続切換回路１６０と、各バッファ回路１５１〜１５ｎに供給すべきアンプバイアスＶｂａを生成するバイアス生成回路１７０と、分圧用抵抗Ｒと、画像表示の階調数に対応する数の基準電圧すなわち６４種類の基準電圧を各基準電圧選択回路１３１〜１３ｎに供給するための６４本の基準電圧バスラインＬ１〜Ｌ６４と、ｎ本の映像信号線Ｌｓにそれぞれ接続されるｎ個の出力端子Ｔ１〜Ｔｎとを備えている。
【００４５】
上記構成の映像信号線駆動回路２１において、サンプリング・ラッチ回路１１０には、６ビットの画像信号Ｒ５〜Ｒ０からなる赤色画像信号Ｄｒと、６ビットの画像信号Ｇ５〜Ｇ０からなる緑色画像信号Ｄｇと、６ビットの画像信号Ｂ５〜Ｂ０からなる青色画像信号Ｄｂとを表示制御回路１０から受け取り、これらの画像信号Ｒ５〜Ｒ０，Ｇ５〜Ｇ０，Ｂ５〜Ｂ０をサンプリングしてラッチし、ラッチ後の画像信号を内部画像信号として出力する。これらの内部画像信号は、デコード回路１２０に入力される。
【００４６】
デコード回路１２０は、サンプリング・ラッチ回路１１０からの内部画像信号に基づき、ｎ本の映像信号線Ｌｓにそれぞれ対応するｎ群のデコード出力を生成し、ｎ群のデコード出力は、ｎ個の基準電圧選択回路１３１〜１３ｎにそれぞれ入力される。これらのｎ群のデコード出力のそれぞれは、６４個の信号から構成され、それら６４個の信号のうちいずれか１つが上記内部画像信号に応じてアクティブとなり、他の信号は非アクティブとなる。
【００４７】
分圧用抵抗Ｒは、一端に第１の基準電圧Ｖｒ１が他端に第２の基準電圧Ｖｒ２がそれぞれ与えられて分圧回路を構成し、この分圧回路は、第１および第２の基準電圧Ｖｒ１，Ｖｒ２以外に６２種類の基準電圧を生成する。このようにして生成される６２種類の基準電圧と第１および第２の基準電圧Ｖｒ１，Ｖｒ２とからなる６４種類の基準電圧は、６４本の基準電圧バスラインＬ１〜Ｌ６４にそれぞれ与えられ、これらの基準電圧バスラインＬ１〜Ｌ６４によって各基準電圧選択回路１３１〜１３ｎに供給される。ここで、６４種類の基準電圧のそれぞれは、画像表示の各階調に応じた電圧を画素電極と共通電極Ｅｃとの間に印加するために使用される。
【００４８】
ｎ個の基準電圧選択回路１３１〜１３ｎは、ｎ本の映像信号線Ｌｓにそれぞれ対応し、各基準電圧選択回路１３１〜１３ｎは、階調数に等しい個数すなわち６４個のスイッチを含む。各基準電圧選択回路１３１〜１３ｎにおける６４個のスイッチには、その基準電圧選択回路に入力されるデコード出力を構成する６４個の信号がそれぞれ制御信号として入力される。そして、各スイッチは、それに入力される制御信号がアクティブであればオンし、非アクティブであればオフする。このようなスイッチにより、各基準電圧選択回路１３１〜１３ｎは、それに入力されるデコード出力に応じて、６４本の基準電圧バスラインＬ１〜Ｌ６４で供給される６４種類の基準電圧のうちのいずれかを選択し、選択された基準電圧（以下「選択基準電圧」という）を出力する。このようにしてｎ個の基準電圧選択回路からそれぞれ出力されるｎ個の選択基準電圧は、ｎ個のバッファ回路１５１〜１５ｎにそれぞれ入力される。
【００４９】
各バッファ回路１５１〜１５ｎは、アンプバイアスＶｂａが供給されている間は、電圧ホロワ、すなわち、入力インピーダンスが極めて高く、且つ出力インピーダンスが極めて低く、電圧利得がほぼ１である増幅器として機能し、一方、アンプバイアスＶｂａの供給が停止されると、休止状態、すなわち、その消費電力は無視できる程度となり、且つその出力は高インピーダンス状態となる。
【００５０】
各バッファ回路１５１〜１５ｎには、休止制御回路１４１〜１４ｎが付設され、各休止制御回路１４１〜１４ｎは、それが付設されるバッファ回路１５１〜１５ｎへのアンプバイアスＶｂａの供給を制御する。すなわち、図５（ｄ）に示すようなアンプ休止制御信号Ｃａｓが表示制御回路１０から映像信号線駆動回路２１に供給され、各休止制御回路１４１〜１４ｎは、アンプ休止制御信号ＣａｓがＨレベルのときには各バッファ回路１５１〜１５ｎへのアンプバイアスＶｂａの供給を許容し、アンプ休止制御信号ＣａｓがＬレベルのときにはアンプバイアスＶｂａの各バッファ回路１５１〜１５ｎへ供給を遮断する。なお、短絡制御信号ＣｓｈがＨレベルとなる期間（これは各映像信号線Ｌｓと共通電極Ｅｃとを短絡させる期間に相当する）は、アンプ休止制御信号ＣａｓがＬレベルとなる期間（以下「アンプ休止期間」という）と同一（図５（ｂ））か、または、そのアンプ休止期間に含まれる所定期間となる（図５（ｃ））。したがって、各映像信号線Ｌｓが共通電極Ｅｃと短絡している時には、バッファ回路１５１〜１５ｎの出力は常に高インピーダンス状態となっている。
【００５１】
ｎ個のバッファ回路１５１〜１５ｎの出力信号は、接続切換回路１６０を構成するｎ個の切換スイッチ１６１〜１６ｎにそれぞれ入力される。各切換スイッチ１６１〜１６ｎは第１〜第３の端子を有し、各切換スイッチ１６１〜１６ｎに入力された上記出力信号は第１の端子に与えられる。また、各切換スイッチ１６１〜１６ｎには、共通電極駆動回路２３からの共通電極信号Ｖｃｏｍも入力され、各切換スイッチ１６１〜１６ｎにおける第２の端子に与えられる。切換スイッチ１６１〜１６ｎにおける第３の端子は、映像信号線駆動回路２１の出力端子Ｔ１〜Ｔｎにそれぞれ接続されており、これらｎ個の出力端子Ｔ１〜Ｔｎは、液晶パネル４０におけるｎ本の映像信号線Ｌｓにそれぞれ接続される。そして、各切換スイッチ１６１〜１６ｎは、その第３の端子に対し、短絡制御信号ＣｓｈがＬレベルのときには第１の端子を接続し、短絡制御信号ＣｓｈがＨレベルのときには第２の端子を接続する。これにより、短絡制御信号ＣｓｈがＬレベルのときには、各バッファ回路１５１〜１５ｎの出力信号が各映像信号線Ｌｓに供給され、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍが各映像信号線Ｌｓに供給される。したがって、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍを伝達する信号線と各映像信号線Ｌｓとが短絡されることになる。これは、共通電極Ｅｃと各映像信号線Ｌｓとの短絡を意味する。
【００５２】
＜１．４ 共通電極駆動回路＞
図４は、上記構成の液晶表示装置における共通電極駆動回路２３の各種の構成例を示す回路図である。一般に共通電極駆動回路には、高い駆動能力が必要とされることから、通常、自己の消費電力が大きくなるアナログバッファ方式ではなくスイッチ回路を用いた方式が採用されている。そこで、図４に示した各構成例も、アナログバッファ方式ではなく、スイッチング素子としてのＭＯＳトランジスタを用いたスイッチ回路方式となっている。
【００５３】
第１の構成例では、図４（ａ）に示すように、共通電極駆動回路はｐチャネルＭＯＳトランジスタ（以下「ｐＭＯＳ」という）とｎチャネルＭＯＳトランジス（以下「ｎＭＯＳ」という）とからなり、両ＭＯＳトランジスタのドレイン端子が互いに接続され、ｐＭＯＳのソース端子は基準電圧ＶＨの与えられる電源ラインＶＤＤに、ｎＭＯＳのソース端子は基準電圧ＶＬの与えられる接地ラインにそれぞれ接続される。そして、両ＭＯＳトランジスタのゲート端子には極性反転制御信号φが入力され、互いに接続された両ＭＯＳトランジスタのドレイン端子の電圧が共通電極信号Ｖｃｏｍとして出力される。したがって、共通電極信号Ｖｃｏｍは、極性反転制御信号φがＨレベルのときにはＶＬ（接地レベル）となり、極性反転制御信号φがＬレベルのときにはＶＨ（所定の正の電源電圧）となる。
【００５４】
第２の構成例では、図４（ｂ）に示すように、共通電極駆動回路は、互いに並列に接続されたｐＭＯＳとｎＭＯＳとからなるアナログスイッチを２個用いて構成され、第１のアナログスイッチの一端には基準電圧ＶＨが、第２のアナログスイッチの一端には基準電圧ＶＬがそれぞれ与えられると共に、両アナログスイッチの他端は互いに接続されている。また、第１のアナログスイッチを構成するｐＭＯＳおよび第２のアナログスイッチを構成するｎＭＯＳのゲート端子には極性反転制御信号φが入力され、第１のアナログスイッチを構成するｎＭＯＳおよび第２のアナログスイッチを構成するｐＭＯＳのゲート端子には極性反転制御信号の反転信号φｂが入力される。そして、両アナログスイッチが互いに接続される接続点における電圧が共通電極信号Ｖｃｏｍとして出力される。したがって、この構成例においても、共通電極信号Ｖｃｏｍは、極性反転制御信号φがＨレベルのときにはＶＬとなり、極性反転制御信号φがＬレベルのときにはＶＨとなる。
【００５５】
第３の構成例では、図４（ｃ）に示すように、共通電極駆動回路は、ｐＭＯＳとｎＭＯＳからなる第１の構成例と同様の回路に加えて、ＤＣバイアス回路と直流遮断用コンデンサとを含み、ｐＭＯＳおよびｎＭＯＳのドレイン端子は、その直流遮断用コンデンサを介してＤＣバイアス回路の出力端子と接続され、その接続点の電圧が共通電極信号Ｖｃｏｍとして出力される。これにより、共通電極信号Ｖｃｏｍは、第１の構成例と同様の振幅（ＶＨ−ＶＬ）を維持したままで、ＤＣバイアス回路によってその値が調整されることになる。
【００５６】
＜１．５ 液晶パネルの駆動方法＞
次に、上記構成の液晶表示装置における液晶パネルの駆動方法について説明する。
【００５７】
従来の液晶表示装置では、液晶パネルにおける液晶層への印加電圧の極性を１水平走査期間毎に反転する交流化駆動を行うと共に、映像信号線の電圧の振幅を抑えるために共通電極信号も交流化するという駆動方法を採用した場合、液晶パネルにおける映像信号線の電位Ｖｖは図６（ａ）に示すように変化し、共通電極信号Ｖｃｏｍすなわち共通電極Ｅｃの電位は図６（ｂ）に示すように変化する。ただし、映像信号線の電位Ｖｖは、映像信号線駆動回路と映像信号線との接続点から充分に離れた位置での電位を示すものとする（以下においても同様）。図６（ａ）に示されているように従来の液晶表示装置において、映像信号線駆動回路は、ノーマリホワイトモードの場合、最大で、黒表示のために液晶層に印加すべき電圧の２倍分だけ映像駆動信号を変化させる必要がある。
【００５８】
これに対し本実施形態では、水平同期信号ＨＳＹに基づき図７（ｃ）に示すような短絡制御信号Ｃｓｈが生成され、共通電極Ｅｃの電位を基準とする映像信号線Ｌｓの電圧の極性を反転させる際に、液晶パネル４０における各映像信号線Ｌｓは、その短絡制御信号Ｃｓｈに基づき、映像信号線駆動回路２１から電気的に切り離されると共に共通電極Ｅｃに短絡される。すなわち、１水平期間毎の極性反転時において、その直前に選択されていた走査信号線Ｌｇに印加される走査信号Ｇ（ｊ）が非アクティブ（Ｌレベル）になって、当該走査信号線Ｌｇに接続される全てのＴＦＴがオフした後、例えば時刻ｔ１（図７（ａ）参照）に短絡制御信号ＣｓｈがＨレベルとなり、液晶パネル４０における各映像信号線Ｌｓは、接続切換回路１６０により、映像信号線駆動回路２１から電気的に切り離されて、共通電極信号Ｖｃｏｍを伝達する信号線に接続される。そして、各映像信号線Ｌｓと共通電極Ｅｃとが短絡されている期間（以下「短絡期間」といい、これは短絡制御信号ＣｓｈがＨレベルとなる期間と同一視できる）内に、各映像信号線Ｌｓと共通電極Ｅｃの間に形成される容量による蓄積電荷が放電されて、例えば時刻ｔ２に各映像信号線Ｌｓと共通電極Ｅｃとがほぼ同電位となる。また、図７（ｂ）（ｃ）に示すように、短絡期間内に、共通電極Ｅｃの電位を基準とする映像信号線Ｌｓの電圧の正負極性が極性反転制御信号φに基づき反転する（以下、この正負極性の反転を単に「極性反転」といい、極性反転が行われている期間を「極性反転期間」という）。したがって、短絡期間内に共通電極信号Ｖｃｏｍの値も２種類の基準電圧ＶＬとＶＨとの間で切り替わる。この共通電極信号Ｖｃｏｍの値の切り替えによって映像信号線Ｌｓの電位Ｖｖも、共通電極信号Ｖｃｏｍの変化分だけ変化する。その後、短絡制御信号ＣｓｈがＨレベルからＬレベルへと変化すると、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎが映像信号線にＬｓに接続される。そして、極性反転期間経過後の例えば時刻ｔ３に、極性反転された映像駆動信号の各映像信号線Ｌｓへの供給が開始され、次に選択される走査信号線Ｌｇに接続されるＴＦＴがオンすると（図７（ｅ）参照）、それらのＴＦＴに接続される画素電極に映像駆動信号が与えられる。
【００５９】
上記のような駆動方法によれば、液晶パネル４０における映像信号線Ｌｓの電位Ｖｖの波形（電圧波形）は、図７（ａ）に示すようになる。この電圧波形のうち短絡制御信号ＣｓｈがＬレベルの区間の波形は、映像信号線駆動回路２１内の出力バッファ回路１５１〜１５ｎの出力信号に基づく波形である。図７（ａ）を図６（ａ）と比較すればわかるように、本実施形態では、液晶層に印加される電圧を実質的に変更することなく、映像信号線駆動回路２１内の出力バッファ回路１５１〜１５ｎが変化させるべき映像信号線Ｌｓの電圧振幅を従来に比べて格段に小さくすることができる。すなわち、各映像信号線Ｌｓと共通電極Ｅｃとを接続切換回路１６０によって短絡させるという動作（以下、単に「短絡動作」という）により、各映像信号線Ｌｓと共通電極Ｅｃとがほぼ同電位となるので、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ１は、従来の映像信号線駆動回路内のバッファ回路による映像信号線Ｌｓの電位Ｖｖの変化量Δ０（図６（ａ））のほぼ半分程度となる。
【００６０】
ここでは、短絡期間内に各映像信号線Ｌｓと共通電極Ｅｃとはほぼ同電位になることを前提としているが、この前提が成立するためには、液晶パネル４０において映像信号線Ｌｓと共通電極Ｅｃの間に形成される容量の値と映像信号線Ｌｓの抵抗値とに応じて、短絡制御信号ＣｓｈがＨレベルとなる短絡期間（短絡制御信号Ｃｓｈのパルス幅）を設定する必要がある。ところで、抵抗とコンデンサからなる集中定数回路（積分回路）においてコンデンサに蓄積された電荷を放電させる場合、抵抗値と容量値との乗算値である時定数の３倍の期間が経過すると、コンデンサに初期時に蓄積されていた電荷の約９５％が放電される。そこで本実施形態では、短絡期間は、１つの映像信号線Ｌｓにおける配線抵抗値と配線容量値との乗算値である遅延時定数の少なくとも３倍の期間となるように設定されている。なお、実際には、接続切換回路１６０におけるスイッチのオン抵抗や共通電極駆動回路２３におけるインピーダンス等をも考慮して短絡期間を決定する必要があるので、短絡期間の長さを上記遅延時定数の３倍以上とするのが好ましい。
【００６１】
ところで、液晶パネル４０における画素形成部への画素値の書き込み（画素値に相当する電圧による画素容量Ｃｐの充電）のために使用できる時間は、各水平走査期間から短絡期間および極性反転期間を除いた時間である。したがって、上記駆動方法によれば、短絡期間内に極性反転が行われるので、１水平走査期間を固定値とした場合、画素値の書き込みに使用できる時間が長くなるという利点がある。
【００６２】
なお図５（ｂ）〜（ｄ）に示すように、少なくとも短絡期間では、アンプ休止制御信号ＣａｓはＬレベルであって、全てのバッファ回路１５１〜１５ｎおよびバイアス生成回路１７０は休止状態となる。
【００６３】
上記駆動方法では、上記極性切換期間の直後に選択される走査信号線Ｌｇの走査信号Ｇ（ｊ＋１）がＨレベル（アクティブ）となるのは、図７（ｃ）〜（ｅ）に示すように、短絡制御信号ＣｓｈがＬレベルとなってからである。したがって、液晶パネル４０における全てのＴＦＴがオフのときに、各映像信号線Ｌｓが共通電極Ｅｃと短絡される。しかし、短絡制御信号ＣｓｈがＨレベルの期間（短絡期間）において走査信号Ｇ（ｊ＋１）がアクティブとなって走査信号Ｇ（ｊ＋１）を伝達する走査信号線Ｌｇに接続される各ＴＦＴがオンし、それらのＴＦＴに接続される画素電極が共通電極Ｅｃに短絡されても、画素容量の充電時定数は映像信号線Ｌｓの充電時定数の数十倍から数百倍であるので、短時間の短絡動作では、それらの画素電極の電位はほとんど変化しない。また、それらの画素電極の電位が変化したとしても、その電位変化は、次に書き込みたい画素値に相当する電位に近づく方向への変化となっている。したがって、図７（ｆ）に示すように、上記極性反転の直後に選択される走査信号線Ｌｇの走査信号Ｇ（ｊ＋１）は、短絡制御信号ＣｓｈがＬレベルとなる前にＨレベルとなるようにしてもよい。
【００６４】
また、上記駆動方法では、短絡期間内に極性反転が行われるが、短絡期間外に極性反転を行ってもよい。例えば短絡期間前に極性反転を行う場合には、映像信号線Ｌｓの電位Ｖｖ、共通電極信号Ｖｃｏｍ、および短絡制御信号Ｃｓｈの波形は、図８（ａ）〜（ｃ）に示すようになる。この場合においても、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ２は、短絡動作により、従来における映像信号線Ｌｓの電位変化量Δ０（図６（ａ））のほぼ半分程度であって、格段に小さい。
【００６５】
さらに、短絡期間後に極性反転を行う場合には、映像信号線Ｌｓの電位Ｖｖ、共通電極信号Ｖｃｏｍおよび短絡制御信号Ｃｓｈの波形は、図９（ａ）〜（ｃ）に示すようになる。この場合においても、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ３は、短絡動作により、従来における映像信号線Ｌｓの電位変化量Δ０（図６（ａ））のほぼ半分程度であって、格段に小さい。
【００６６】
更にまた、短絡期間内に極性反転を行う場合であっても、短絡期間が短いために、短絡動作による放電が完了する前にバッファ回路１５１〜１５ｎによる各映像信号線Ｌｓの駆動が再開するような場合には、映像信号線Ｌｓの電位Ｖｖ、共通電極信号Ｖｃｏｍ、および短絡制御信号Ｃｓｈの波形は、図１０（ａ）〜（ｃ）に示すようになる。この場合、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ４は、従来における映像信号線Ｌｓの電位変化量Δ０（図６（ａ））の半分よりも大きくなるが、従来の変化量Δ０に比べれば格段に小さい。
【００６７】
以上のように、映像信号線Ｌｓと共通電極Ｅｃとを短絡させるタイミング（短絡期間）は、映像信号線Ｌｓに対し共通電極Ｅｃを基準として印加される電圧の極性反転時（極性反転期間）すなわち容量性負荷への印加電圧の極性反転時と完全に一致しなくとも１水平走査期間から見て同時と見なせる程度であればよく、また、その程度の同時性の範囲内であれば、それら短絡と極性反転との時間的前後関係も特に問題とはならない。なお、上記実施形態では、極性反転時に映像信号線Ｌｓと共通電極Ｅｃとを短絡させること、つまり、映像信号線Ｌｓに共通電極信号Ｖｃｏｍを供給することを示しているが、本発明は、共通電極信号Ｖｃｏｍに限定されず、共通電極信号Ｖｃｏｍと同等の電圧レベルを映像信号線Ｌｓに供給すればよい。例えば、共通電極駆動回路２３と同様な回路をもう１つ設け、その回路から共通電極信号Ｖｃｏｍと同等の電圧レベルを映像信号線Ｌｓに供給してもよい。もちろん、上記実施形態のように、共通電極信号Ｖｃｏｍと同等の電圧レベルとして共通電極信号Ｖｃｏｍを用いれば、共通電極駆動回路２３以外に共通電極信号Ｖｃｏｍと同等の電圧レベルを作成する回路を設けなくても済む。このことは、以下の実施形態についても同様であり、極性反転時に映像信号線Ｌｓ等と共通電極Ｅｃとを短絡させること、つまり、映像信号線Ｌｓ等に共通電極信号Ｖｃｏｍを供給することを前提として実施形態を記載しているが、共通電極信号Ｖｃｏｍに限定されず、共通電極信号Ｖｃｏｍと同等の電圧レベルを映像信号線Ｌｓ等に供給すればよい。すなわち、極性反転時に映像信号線Ｌｓ等と短絡させるべき電極は、共通電極Ｅｃに限定されず、共通電極信号Ｖｃｏｍと同等の電圧レベルを提供する電極であればよい。
【００６８】
＜１．６ 効果＞
上記実施形態では、液晶パネル４０の交流化駆動のために１水平走査期間毎に極性反転が行われるが、その極性反転の際に各映像信号線Ｌｓは、映像信号線駆動回路２１内の各バッファ回路１５１〜１５ｎから電気的に切り離されると共に共通電極Ｅｃに短絡される。これにより、各映像信号線Ｌｓと共通電極Ｅｃとの間に形成される容量による蓄積電荷が放電され、その後に、各映像信号線Ｌｓが映像信号線駆動回路２１内の各バッファ回路１５１〜１５ｎに再接続される。したがって、各バッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ１、Δ２、Δ３またはΔ４（短絡制御信号ＣｓｈがＬレベルのときの変化量）は、従来における映像信号線Ｌｓの電位変化量Δ０に比べて各段に小さくなり、短絡期間内に各映像信号線Ｌｓと共通電極Ｅｃとが同電位となる場合には、従来の変化量Δ０のほぼ半分となる。すなわち、次の水平走査期間において映像駆動信号が変化すべき変化量（電圧変化）は、ノーマリホワイトモードの場合、従来は最大で黒表示に必要な電圧分の２倍であったが、本実施形態では、最大で黒表示に必要な電圧分でよい。その結果、本実施形態では、映像信号線駆動回路２１におけるバッファ回路１５１〜１５ｎとして従来よりも駆動能力の低いバッファ回路を使用しても、液晶パネル４０における液晶層に対し従来と同様の電圧を印加することができる。このため、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路２１の消費電力を低減でき、さらに、バッファ回路１５１〜１５ｎを構成するトランジスタのサイズも縮小できるので、映像信号線駆動回路２１を実現するＩＣチップのサイズを小さくすることができる。これにより、液晶表示装置の小型化および低コスト化を図ることができる。
【００６９】
なお、液晶パネル４０における各映像信号線Ｌｓの配線容量は、各映像信号線Ｌｓに接続される１画素分の容量Ｃｐに比べて充分に大きいので、短絡動作によって駆動能力の低いバッファ回路を使用可能にする上記手法は、短絡動作時において走査信号線Ｌｇがアクティブであるか否かに拘わらず有効である。また、上記のように極性反転後の次の水平走査期間において映像信号線Ｌｓの電位変化量が小さいことは、より一般的には、電源から映像信号線Ｌｓへ供給すべき電流（消費電流）が少なくなることを意味する。すなわち、極性反転時の短絡動作により、映像信号線Ｌｓと共通電極Ｅｃとの間に形成される容量による充電電荷が電源を介さずに直接に放電するので、その直接的な放電に相当する分だけ、電源から映像信号線（映像信号線と共通電極との間の容量）への供給電流が削減され、映像信号線駆動回路２１の消費電力が低減されることになる。なお既述のように、極性反転時に映像信号線Ｌｓを共通電極Ｅｃと短絡させる代わりに、共通電極信号Ｖｃｏｍと同等の電圧レベルを提供する他の電極と短絡させてもよいが、この場合には、映像信号線Ｌｓと共通電極Ｅｃとの間の容量による充電電荷を放電させるための電流が所定の回路を介して電源から供給されることもある。しかし、共通電極信号Ｖｃｏｍと同等の電圧レベルは、アナログバッファとして動作するバッファ回路１５１〜１５ｎではなく、共通電極駆動回路２３と同様にスイッチング素子としてのＭＯＳトランジスタ等によって構成された回路から各映像信号線Ｌｓに供給することができる。したがって、この場合においても、従来の構成に比べ、消費電力を大幅に低減することができる。
【００７０】
また、上記実施形態では、短絡期間または短絡期間を含む所定期間は、各バッファ回路１５１〜１５ｎおよびバイアス生成回路１７０をアンプ休止制御信号Ｃａｓにより休止させているため、このことも映像信号線駆動回路２１の消費電力の低減に寄与する。
【００７１】
ところで特開平６−３３７６５７号公報（特許文献１）には、垂直ブランキング期間、映像信号線の出力電位と液晶画素の共通電極の電位とを同電位としたことを特徴とする液晶表示装置が開示されており、この液晶表示装置は、映像信号線の電位と共通電極の電位とを所定期間だけ同電位にすることにより消費電力を低減するという点では、上記実施形態と同様である。しかし、この液晶表示装置では、表示に関係のない垂直ブランキング期間に映像信号線と共通電極との間の電位差をなくすことで液晶画素に対する充放電を低減し、これによって無駄な電力消費を抑えているのに対し、上記実施形態では、液晶パネル４０の交流化駆動のための極性反転時に映像信号線Ｌｓと共通電極Ｅｃとを短絡する（同電位にする）ことでバッファ回路１５１〜１５ｎに必要とされる駆動能力を低く抑え、これによって信号線駆動回路２１の消費電力を低減しており、両者は、消費電力低減という課題を解決するための基本的な考え方において相違する。しかも、上述のように水平走査期間毎に液晶パネル４０（液晶層）への印加電圧の極性を反転させるような交流化駆動の場合には、両者は構成において相違するのみならず、消費電力の低減効果の程度において大きく相違し、特許文献１に記載の液晶表示装置では消費電力低減につき大きな効果を得ることはできない。
【００７２】
なお、上記実施形態における共通電極駆動回路２３は、スイッチング素子としてのＭＯＳトランジスタを用いて構成されているので、消費電力が少ないにも拘わらず大きな駆動能力を有しており、上記実施形態のように１水平走査期間毎に各映像信号線Ｌｓと共通電極Ｅｃとを短絡させることは、共通電極駆動回路２３にとっては負担にはならない。また、上記実施形態のようなアクティブマトリクス型の液晶表示装置においては、走査信号を非アクティブ（ＴＦＴがオフする電圧レベル）にした直後は、映像信号線Ｌｓに供給される電圧レベルは液晶パネル４０による表示に影響を与えないので、上記の短絡動作は表示上問題となることはない。
【００７３】
＜２．第２の実施形態＞
図１１は、本発明の第２の実施形態に係る液晶表示装置における映像信号線駆動回路の構成を、液晶パネル４５における映像信号線Ｌｓへの信号供給部分の構成と共に示す回路図である。本実施形態に係る液晶表示装置では、上記第１の実施形態とは異なり、各映像信号線Ｌｓを共通電極Ｅｃに短絡させる接続切換回路１８０が液晶パネル４５に内蔵されており、映像信号線駆動回路は接続切換回路１６０を含まない。すなわち、映像信号線駆動回路からは、バッファ回路１５１〜１５ｎの出力信号がＯＵＴ１〜ＯＵＴｎとして出力され、液晶パネル４５内の接続切換回路１８０に入力される。また、短絡制御信号Ｃｓｈおよび共通電極信号Ｖｃｏｍも、この接続切換回路１８０に入力される。この接続切換回路１８０は、第１の実施形態における接続切換回路１６０と同様、ｎ個の切換スイッチ１８１〜１８ｎから構成され、映像信号線駆動回路からのｎ個の出力信号ＯＵＴ１〜ＯＵＴｎは、これらの切換スイッチ１８１〜１８ｎにそれぞれ入力される。各切換スイッチ１８１〜１８ｎは第１〜第３の端子を有し、各切換スイッチ１８１〜１８ｎに入力された出力信号ＯＵＴ１〜ＯＵＴｎは、第１の端子に与えられる。各切換スイッチ１８１〜１８ｎにおける第２の端子には、共通電極駆動回路２３からの共通電極信号Ｖｃｏｍが与えられる。切換スイッチ１８１〜１８ｎにおける第３の端子には、液晶パネル４５における映像信号線Ｌｓが接続される。そして、各切換スイッチ１８１〜１８ｎは、その第３の端子に対し、短絡制御信号ＣｓｈがＬレベルのときには第１の端子を接続し、短絡制御信号ＣｓｈがＨレベルのときには第２の端子を接続する。これにより、短絡制御信号ＣｓｈがＬレベルのときには、映像信号線駆動回路における各バッファ回路１５１〜１５ｎの出力信号ＯＵＴ１〜ＯＵＴｎが各映像信号線Ｌｓに供給され、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍが各映像信号線Ｌｓに供給される。したがって、短絡制御信号ＣｓｈがＨレベルのときには、共通電極Ｅｃと各映像信号線Ｌｓとが短絡することになる。本実施形態における上記以外の構成については第１の実施形態と同様であるので、同一部分には同一の参照符号を付して説明を省略する。また、液晶パネルの駆動方法についても、本実施形態は第１の実施形態と同様であるので説明を省略する。
【００７４】
上記のような本実施形態においても、第１の実施形態と同様、液晶パネル４５の交流化駆動のための極性反転の際に、液晶パネル４５における各映像信号線Ｌｓは、映像信号線駆動回路内の各バッファ回路１５１〜１５ｎから電気的に切り離されると共に共通電極Ｅｃに短絡される。これにより、映像信号線駆動回路におけるバッファ回路１５１〜１５ｎとして従来よりも駆動能力の低いバッファ回路を使用しても、液晶パネル４５における液晶層に対し従来と同様の電圧を印加することができる。したがって本実施形態によれば、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路の消費電力を低減でき、さらに、バッファ回路１５１〜１５ｎを構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。
【００７５】
＜３．第３の実施形態＞
図１２は、本発明の第３の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置では、図１に示した第１の実施形態に係る液晶表示装置における共通電極駆動回路２３と同等の回路が、映像信号線駆動回路２４に内蔵されている。したがって本実施形態では、共通電極信号Ｖｃｏｍを生成するための基準電圧ＶＨ、ＶＬおよび極性反転制御信号φは、映像信号線駆動回路２４に供給され、共通電極信号Ｖｃｏｍは、映像信号線駆動回路２４から液晶パネル４０の共通電極Ｅｃに与えられる。図１３は、この映像信号線駆動回路２４の構成を示す回路図である。この映像信号線駆動回路２４は、図４（ａ）に示した既述の回路と同一構成の共通電極駆動回路２００を内蔵しているが、その他の構成は第１の実施形態と同様であるので、同一部分には同一の参照符号を付して説明を省略する。また、液晶パネル４０の駆動方法についても、本実施形態は第１の実施形態と同様であるので説明を省略する。なお、映像信号線駆動回路２４は共通電極駆動回路２００を内蔵しているので、その共通電極駆動回路２００の出力信号が共通電極信号Ｖｃｏｍとして、接続切換回路１６０における各切換スイッチ１６１〜１６ｎの第２の端子に与えられる。
【００７６】
上記のような本実施形態においても、第１の実施形態と同様、液晶パネル４０の交流化駆動のための極性反転の際に、液晶パネル４０における各映像信号線Ｌｓは、映像信号線駆動回路２４内の各バッファ回路１５１〜１５ｎから電気的に切り離されると共に共通電極Ｅｃに短絡される。これにより、映像信号線駆動回路２４におけるバッファ回路１５１〜１５ｎとして従来よりも駆動能力の低いバッファ回路を使用しても、液晶パネル４０における液晶層に対し従来と同様の電圧を印加することができる。したがって本実施形態によれば、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路２４の消費電力を低減でき、さらに、バッファ回路１５１〜１５ｎを構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。
【００７７】
また、第１および第２の実施形態や本実施形態のように、液晶パネルの交流化駆動のための極性反転の際にバッファ回路の出力信号に代えて共通電極信号Ｖｃｏｍが映像信号線Ｌｓに供給される場合には、上記のように共通電極駆動回路を映像信号線駆動回路に内蔵して１チップ化することにより、液晶表示装置の構成が簡素化される。なお、映像信号線駆動回路と共通電極駆動回路とをＩＣチップとして１チップ化する場合のみならず、液晶パネルを構成する同一基板上に映像信号線駆動回路と共通電極駆動回路とを形成する場合においても、同様の利点が得られる。
【００７８】
＜４．第４の実施形態＞
図１４は、本発明の第４の実施形態に係る液晶表示装置における映像信号線駆動回路の構成を示す回路図である。本実施形態に係る液晶表示装置では、上記第１の実施形態とは異なり、映像信号線駆動回路において基準電圧選択回路１３１〜１３ｎと接続切換回路１６０との間にバッファ回路１５１〜１５ｎを設ける代わりに、抵抗Ｒを用いて構成される分圧回路と、その分圧回路によって生成される６２種類の基準電圧を伝達するための６２本の基準電圧バスラインＬ２〜Ｌ６３との間に、６２個のバッファ回路２２２〜２２６３がそれぞれ配置されている。そして、各バッファ回路２２２〜２２６３には、オン−オフ・スイッチが休止制御回路２１２〜２１６３として付設され、各休止制御回路２１２〜２１６３は、図５（ｄ）に示すようなアンプ休止制御信号Ｃａｓに基づき各バッファ回路２２２〜２２６３へのアンプバイアスＶｂａの供給を制御する。また、本実施形態では、短絡制御信号Ｃｓｈはデコード回路１２５に入力され、このデコード回路１２５は、短絡制御信号Ｃｓｈとサンプリング・ラッチ回路１１０からの内部画像信号とに基づき、ｎ本の映像信号線Ｌｓにそれぞれ対応するｎ群のデコード出力を生成する。本実施形態における上記以外の構成については第１の実施形態と同様であるので、同一部分には同一の参照符号を付して説明を省略する。また、液晶パネル４０の駆動方法についても、本実施形態は第１の実施形態と同様であるので説明を省略する。
【００７９】
上記構成における各バッファ回路２２２〜２２６３は、アンプバイアスＶｂａが供給されている間は、入力インピーダンスが極めて高く、かつ出力インピーダンスが極めて低く、電圧利得がほぼ１である増幅器、すなわち電圧ホロワとして機能し、一方、アンプバイアスＶｂａの供給が停止されると、休止状態、すなわち、その消費電力が無視できる程度となり、且つその出力が高インピーダンス状態となる。なお、第１および第２の基準電圧Ｖｒ１，Ｖｒ２は電源回路３０から供給されるので、これらの基準電圧Ｖｒ１，Ｖｒ２は、バッファ回路を介することなく基準電圧バスラインＬ１、Ｌ６４にそれぞれ与えられる。また、上記構成の映像信号線駆動回路では、基準電圧選択回路１３１〜１３ｎと接続切換回路１６０との間にはバッファ回路が存在しないので、基準電圧選択回路１３１〜１３ｎから出力される選択基準電圧は、接続切換回路１６０における切換スイッチ１６１〜１６ｎの第１の端子に与えられる。
【００８０】
上記構成において、デコード回路１２５からのｎ群のデコード出力のそれぞれは、６５個（階調数＋１個）の信号から構成され、それらのうち６４個の信号は、基準電圧選択回路１３１〜１３ｎに入力され、短絡制御信号ＣｓｈがＬレベルのときには、第１の実施形態と同様、それら６４個の信号のうちいずれか１つのみが上記内部画像信号に応じてアクティブとなる。ｎ群のデコード出力のそれぞれにおける残りの１つの信号は、接続切換回路１６０における切換スイッチ１６１〜１６ｎに入力される。ここで、切換スイッチ１６１〜１６ｎに入力されるデコード出力の信号は、短絡制御信号ＣｓｈがＬレベルのときには非アクティブとなり、短絡制御信号ＣｓｈがＨレベルのときにはアクティブとなる。また、短絡制御信号ＣｓｈがＨレベルのとき、ｎ群のデコード出力のうち基準電圧選択回路１３１〜１３ｎに入力される信号は全て非アクティブとなる。したがって、短絡制御信号ＣｓｈがＬレベルのときには、サンプリング・ラッチ回路１１０からの内部画像信号に応じて基準電圧選択回路１３１〜１３ｎから出力される選択基準電圧が、出力信号ＯＵＴ１〜ＯＵＴｎとして映像信号線駆動回路から出力されて液晶パネル４０の映像信号線Ｌｓに供給され、一方、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍが液晶パネル４０の各映像信号線Ｌｓに供給される。これは、短絡制御信号ＣｓｈがＨレベルのときに共通電極Ｅｃと各映像信号線Ｌｓとが短絡されることを意味する。なお、このような映像信号線駆動回路では、基準電圧選択回路が接続切換回路１６０を含み、その基準電圧選択回路において、階調数に対応する６４種類の基準電圧と共通電極信号Ｖｃｏｍの電圧とからなる６５種類の電圧から映像信号線毎に１つの電圧が選択され、選択された電圧が出力信号ＯＵＴ１〜ＯＵＴｎとして出力される、と見なすこともできる。
【００８１】
上記のような本実施形態においても、第１の実施形態と同様、液晶パネル４０の交流化駆動のための極性反転の際に、液晶パネル４０における各映像信号線Ｌｓは、映像信号線駆動回路内の各基準電圧選択回路１３１〜１３ｎおよび各バッファ回路２２２〜２２６３から電気的に切り離されると共に共通電極Ｅｃに短絡される。これにより、映像信号線駆動回路におけるバッファ回路２２２〜２２６３として駆動能力の低いバッファ回路を使用しても、液晶パネル４０における液晶層に対し従来と同様の電圧を印加することができる。したがって本実施形態によれば、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路の消費電力を低減でき、さらに、バッファ回路２２２〜２２６３を構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。また、第１の実施形態と同様、短絡期間または短絡期間を含む所定期間は、各バッファ回路２２２〜２２６３およびバイアス生成回路１７０はアンプ休止制御信号Ｃａｓにより休止状態となるため（図５参照）、このことも映像信号線駆動回路の消費電力の低減に寄与する。
【００８２】
上記に加えて、本実施形態では、共通電極信号Ｖｃｏｍを基準電圧の１つとみなして６５種類の基準電圧から１つの電圧を選択する回路構成、すなわち接続切換回路１６０を基準電圧選択回路に含めた構成とすることができるので、図３に示したように基準電圧選択回路１３１〜１３ｎとしてのスイッチ群とバッファ回路１５１〜１５ｎと接続切換回路１６０としてのスイッチ群とを順に配置した構成に比べ、映像信号線駆動回路の回路構成をコンパクトなものとすることができる。このため本実施形態によれば、第１の実施形態と同様の効果を奏する映像信号線駆動回路をよりサイズの小さいＩＣチップとして実現することができ、その結果、更に液晶表示装置の小型化および低コスト化を図ることができる。
【００８３】
＜５．第５の実施形態＞
図１５は、本発明の第５の実施形態に係る液晶表示装置における映像信号線駆動回路の構成を示す回路図である。本実施形態に係る液晶表示装置は、上記第４の実施形態に係る映像信号線駆動回路おいて出力部に設けられた接続切換回路１６０に代えて、１個の切換スイッチからなる電圧切換回路３００を備えており、外部の電源回路から供給される基準電圧Ｖｒ２は、この電圧切換回路３００を介して基準電圧バスラインＬ６４に与えられる。そして、この電圧切換回路３００には、その切換動作を制御する信号として短絡制御信号Ｃｓｈが入力される。本実施形態におけるその他の構成は上記第４の実施形態と基本的に同様であるので、同一部分には同一の参照符号を付して説明を省略する。また、液晶パネル４０の駆動方法についても、本実施形態は第１の実施形態等と同様であるので説明を省略する。
【００８４】
本実施形態に係る映像信号線駆動回路において、デコード回路１２６は、第４の実施形態におけるデコード回路１２５とほぼ同様であるが、短絡制御信号ＣｓｈがＨレベルのときの動作が異なる。すなわち、短絡制御信号ＣｓｈがＨレベルのとき、第４の実施形態では、基準電圧選択回路１３１〜１３ｎに入力される全てのデコード出力信号は非アクティブとなるが、本実施形態では、基準電圧選択回路１３１〜１３ｎにおけるスイッチのうち基準電圧バスラインＬ６４の接続されるスイッチに入力されるデコード出力信号のみ、アクティブとなる。
【００８５】
また、本実施形態に係る映像信号線駆動回路において、電圧切換回路３００は、第１〜第３の端子を有し、第１の端子には基準電圧バスラインＬ６４が接続され、第２の端子には基準電圧Ｖｒ２が与えられ、第３の端子には共通電極信号Ｖｃｏｍが与えられる。そして電圧切換回路３００は、短絡制御信号ＣｓｈがＬレベルのときには第１の端子を第２の端子に接続し、短絡制御信号ＣｓｈがＨレベルのときには第１の端子を第３の端子に接続する。これにより、基準電圧バスラインＬ６４に対し、短絡制御信号ＣｓｈがＬレベルのときには基準電圧Ｖｒ２が与えられ、短絡制御信号ＣｓｈがＨレベルのときには共通電極信号Ｖｃｏｍが与えられる。
【００８６】
したがって、短絡制御信号ＣｓｈがＬレベルのときには、サンプリング・ラッチ回路１１０からの内部画像信号に応じて基準電圧選択回路１３１〜１３ｎから出力される選択基準電圧が、出力信号ＯＵＴ１〜ＯＵＴｎとして映像信号線駆動回路から出力されて液晶パネル４０の映像信号線Ｌｓに供給される。一方、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍが基準電圧選択回路１３１〜１３ｎを介して液晶パネル４０の各映像信号線Ｌｓに供給される。これは、短絡制御信号ＣｓｈがＨレベルのときに共通電極Ｅｃと各映像信号線Ｌｓとが短絡されることを意味する。
【００８７】
上記のような本実施形態においても、第４の実施形態と同様の効果が得られる。すなわち、映像信号線駆動回路におけるバッファ回路２２２〜２２６３として駆動能力の低いバッファ回路を使用しても、液晶パネル４０における液晶層に対し従来と同様の電圧を印加することができるので、映像信号線駆動回路の消費電力を低減でき、さらに、バッファ回路２２２〜２２６３を構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。また、短絡期間または短絡期間を含む所定期間は、各バッファ回路２２２〜２２６３およびバイアス生成回路１７０はアンプ休止制御信号Ｃａｓにより休止状態となるため（図５参照）、このことも映像信号線駆動回路の消費電力の低減に寄与する。更に、第１の実施形態等に比べて必要なバッファ回路の個数が少なくなるという利点もある。
【００８８】
また、本実施形態では、６４本の基準電圧バスラインのうち１本のバスラインＬ６４が基準電圧Ｖｒ２の伝達と共通電極信号Ｖｃｏｍの伝達とに共用され、かつ、上記の他の実施形態における接続切換回路１６０の代わりに各基準電圧選択回路１３１〜１３ｎにおける１つのスイッチが使用される。この構成では、ｎ個の切換スイッチ１６１〜１６ｎからなる接続切換回路１６０によって短絡動作を行う場合に比べて、オン抵抗の小さい１個のスイッチが電圧切換回路３００として必要となるが、接続切換回路１６０は不要となり、制御用の信号線を多数配線する必要がなくなる。このため、本実施形態によれば、上記効果に加えて、映像信号線駆動回路を実現するＩＣチップのサイズをより縮小できるという効果も得られる。
【００８９】
＜６．第６の実施形態＞
図１６は、本発明の第６の実施形態に係る液晶表示装置の構成を回路図とブロック図との組み合わせによって示している。なお、以下では、上記他の実施形態と同様の構成要素および信号には同一の参照符号を付して詳しい説明を省略する。
【００９０】
本実施形態に係る液晶表示装置は、アナログドライバ方式の表示装置であって、第１の実施形態におけるものと同様の構成の表示制御回路１０、共通電極駆動回路２３、および電源回路３０を備えているが、映像信号線駆動回路２５および液晶パネル４６の構成が第１の実施形態と相違する。
【００９１】
映像信号線駆動回路２５は、表示すべき画像の赤色成分を表すアナログ信号である赤色画像信号Ｓｒと、表示すべき画像の緑色成分を表すアナログ信号である緑色画像信号Ｓｇと、表示すべき画像の青色成分を表すアナログ信号である青色画像信号Ｓｂとからなるアナログ映像信号を生成する。このアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂは、液晶パネル４６を交流化駆動するために１水平期間毎に極性が反転される信号である。
【００９２】
液晶パネル４６は、多結晶シリコンを用いたＴＦＴをスイッチング素子とするアクティブマトリクス型の表示パネルであって、互いに対向する一対の基板（以下、第１および第２の基板という）を有している。これらの基板は、所定の距離（典型的には数μｍ）だけ離されて固定されており、液晶材料がこれらの基板間に充填されて液晶層が形成されている。これらの基板のうち少なくとも一方は透明である。液晶パネル４６における第１の基板上には、複数の映像信号線Ｌｓ（以下では映像信号線Ｌｓの数をｎとする）と複数の走査信号線Ｌｇとが格子状に配置されると共に、それら映像信号線Ｌｓと走査信号線Ｌｇとの交差部にそれぞれ対応して複数の画素形成部がマトリクス状に配置されることで表示部が形成されている。各画素形成部は、ソース端子が映像信号線Ｌｓにゲート端子が走査信号線Ｌｇにそれぞれ接続されたＴＦＴと、そのＴＦＴのドレイン端子に接続された画素電極と、全ての画素形成部に共通的に設けられて画素電極との間に容量Ｃｐが形成されるように第２の基板の全面に形成された対向電極である共通電極と、全ての画素形成部に共通的に設けられて画素電極と共通電極との間に挟持される上記液晶層とから構成される。これに加えて、液晶パネル４６における第１の基板上には、上記複数の走査信号線Ｌｇに走査信号を供給する走査信号線駆動回路４２と、映像信号線駆動回路２５からのアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂをそれぞれ伝達するための映像信号バスラインＬｒ，Ｌｇ，Ｌｂと、これらの映像信号バスラインＬｒ，Ｌｇ，Ｌｂで伝達されるアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂをサンプリングして上記複数の映像信号線Ｌｓに供給するためのｎ個のアナログスイッチ４１１〜４１ｎからなるサンプリング回路と、このサンプリング回路を制御するシフトレジスタ回路４１と、映像信号バスラインＬｒ，Ｌｇ，Ｌｂを極性反転の際に共通電極に短絡するための接続切換回路とが形成されている。このようにして、液晶パネル４６には、マトリクス状に配置された複数の画素形成部と格子状に形成された映像信号線Ｌｓおよび走査信号線Ｌｇと駆動回路の一部とが一体的に形成されている。
【００９３】
上記構成の液晶パネルにおいて、シフトレジスタ回路４１は、１水平走査期間の間に１つのパルスを入力端から出力端へと順次転送すると共に、上記パルスが出力端に到達する毎に所定期間だけＨレベルとなる信号すなわち極性反転の際に所定期間だけＨレベルとなる信号である短絡制御信号Ｃｓｈと、その論理レベルを反転させた信号である短絡制御反転信号Ｃｓｈｂとを生成する。
【００９４】
サンプリング回路を構成するｎ個のアナログスイッチ４１１〜４１ｎは、シフトレジスタ回路４１によって転送されるパルスによって順次オンされ、このオン動作により、映像信号バスラインＬｒ，Ｌｇ，Ｌｂ上のアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂが映像信号線Ｌｓに供給されて、走査信号線駆動回路４２によってオンされたＴＦＴを介して画素電極に与えられる。
【００９５】
接続切換回路は、映像信号バスラインＬｒ，Ｌｇ，Ｌｂにそれぞれ対応して設けられ、映像信号バスラインＬｒ，Ｌｇ，Ｌｂと共通電極信号Ｖｃｏｍを伝達する信号線との間にそれぞれ挿入された３個のアナログスイッチ４３ｒ，４３ｇ，４３ｂから構成される。これらのアナログスイッチ４３ｒ，４３ｇ，４３ｂには、上記の短絡制御信号Ｃｓｈおよび短絡制御反転信号Ｃｓｈｂが制御信号として入力される。これにより、短絡制御信号ＣｓｈがＨレベルの期間のみ映像信号バスラインＬｒ，Ｌｇ，Ｌｂに共通電極信号Ｖｃｏｍが供給される。これは、短絡制御信号ＣｓｈがＨレベルのとき（極性反転時の所定期間だけ）映像信号バスラインＬｒ，Ｌｇ，Ｌｂが共通電極に短絡されることを意味する。
【００９６】
前述のように、映像信号線駆動回路２５は、液晶パネル４６における映像信号バスラインＬｒ，Ｌｇ，Ｌｂに対し、１水平期間毎に極性が反転するアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂを供給する。ただし、少なくとも短絡期間においては、例えば映像信号線駆動回路２５内のバッファ回路の出力を高インピーダンス状態にすることにより、映像信号線駆動回路２５が映像信号バスラインＬｒ，Ｌｇ，Ｌｂから電気的に切り離されるように構成されている。ところで、映像信号バスラインＬｒ，Ｌｇ，Ｌｂは第１の基板に形成され、共通電極は第２の基板の全面に形成されていることから、図示されていないが、映像信号バスラインＬｒ，Ｌｇ，Ｌｂと共通電極との間には容量が形成されている。したがって、映像信号線駆動回路２５は、一定周期で極性の反転する信号を容量性負荷に供給して当該容量性負荷を駆動するという点では、上記の他の実施形態における信号線駆動回路と同様である。
【００９７】
本実施形態では、前述のように、３個のアナログスイッチ４３ｒ，４３ｇ，４３ｂからなる接続切換回路により、映像信号バスラインＬｒ，Ｌｇ，Ｌｂに与えられるべきアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂの極性が反転する毎に所定期間（短絡制御信号ＣｓｈがＨレベルの期間）だけ、各映像信号バスラインＬｒ，Ｌｇ，Ｌｂが共通電極に短絡され、このとき映像信号線駆動回路２５は、各映像信号バスラインＬｒ，Ｌｇ，Ｌｂから電気的に切り離される。したがって、上記の他の実施形態と同様、映像信号線駆動回路２５におけるバッファ回路として従来よりも駆動能力の低いバッファ回路を使用しても、液晶パネル４６の映像信号バスラインＬｒ，Ｌｇ，Ｌｂに対し従来と同様の信号を供給することができる。このため本実施形態によれば、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路２５の消費電力を低減でき、さらに、それらバッファ回路を構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。
【００９８】
＜７．変形例＞
本発明は上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。例えば、上記各実施形態では、共通電極の電位を基準とする映像信号線Ｌｓや映像信号バスラインＬｒ，Ｌｇ，Ｌｂに供給される信号（電圧）の極性は１水平期間毎に反転されるが、この極性反転の周期は１水平走査期間には限定されず、例えば２水平走査期間毎に極性を反転させるようにしてもよい。その場合においても、極性反転の際に上記のような短絡動作を行わせる構成によってバッファ回路に必要な駆動能力を低減することで、映像信号線駆動回路の消費電力や回路量を低減することができる。
【００９９】
また、上記第１〜第５の実施形態では、アンプ休止制御信号Ｃａｓにより、短絡期間または短絡期間を含む所定期間は、消費電力の低減化のために各バッファ回路およびバイアス生成回路を休止させているが、これらを休止させないようにしてもよいし、バイアス生成回路を常に動作させバッファ回路のみを休止させるようにしてもよい。ただし、バッファ回路を休止させない場合においても、短絡期間において各バッファ回路の出力が高インピーダンス状態となるように出力制御をするのが好ましい。
【０１００】
なお以上では、液晶表示装置を例に挙げて説明したが、容量性負荷に対して所定の周期で極性が反転する電圧信号を供給して当該容量性負荷を駆動する表示装置であれば、他の方式の表示装置に対しても本発明は適用可能である。また、上記各実施形態では、映像信号線Ｌｓの電圧の振幅を抑えるために共通電極の電位（共通電極信号Ｖｃｏｍ）が交流化されているが、共通電極の電位が固定されている場合、例えば、液晶層への印加電圧の極性を１走査信号線毎かつ１映像信号線毎に反転させつつ１フレーム毎にも反転させる駆動方式すなわちドット反転駆動方式を採用した場合にも、本発明は適用可能である。
【０１０１】
【発明の効果】
第１の発明によれば、映像信号線駆動回路の駆動能力が従来よりも低くても、容量性負荷に対し従来と同様の電圧を印加することができるので、映像信号線駆動回路の消費電力を低減でき、さらに、映像信号線駆動回路内のバッファ回路を構成するトランジスタのサイズも縮小できる。より詳しくは、容量性負荷への印加電圧の極性は水平走査線が切り換わる時に反転し、その反転時毎の短絡動作によって、容量性負荷に蓄積されていた電荷が放電されるので、映像信号線駆動回路の消費電力の低減等につき大きな効果が得られる。その結果、表示装置の小型化および低コスト化を図ることができる。このため、例えば本発明の適用される液晶表示装置は、携帯用途の機器に好適である。また、短絡期間内に極性反転が行われるので、画素値の書き込みに使用できる時間が長くなる。
【０１０２】
第２の発明によれば、容量性負荷への印加電圧の極性反転の際に、短絡動作によって、容量性負荷に蓄積されていた電荷が電源を介さずに直接に放電される。これにより、第１の発明と同様、映像信号線駆動回路の消費電力を低減すると共に映像信号線駆動回路内のバッファ回路を縮小化することができるので、表示装置の小型化および低コスト化を図ることができる。
【０１０３】
第３の発明によれば、映像信号線駆動回路と共通電極駆動回路とが同一基板上または同一チップ内に形成されることで、液晶表示装置の構成が簡素化される。
【０１０４】
第４の発明によれば、映像信号線駆動回路の回路構成をコンパクトなものとすることができる。このため、映像信号線駆動回路を実現するＩＣチップのサイズを小さくすることができる。
【０１０５】
第５の発明によれば、１つの基準バスラインとそれに対応する各基準電圧選択回路内の切換スイッチ手段とが基準電圧の選択と共通電極信号と同等の電圧レベルの選択とに共用されることで、信号線駆動回路の回路量が更に低減されるので、信号線駆動回路を実現するＩＣチップのサイズをより小さくできる。
【０１０６】
第６の発明によれば、容量性負荷への印加電圧の極性反転の際に、短絡動作によって、容量性負荷に蓄積されていた電荷が電源を介さずに直接に放電されることで、第５の発明と同様の効果を奏する。
【０１０７】
第７の発明によれば、映像信号線駆動回路と共通電極駆動回路とが同一基板上または同一チップ内に形成されることで、液晶表示装置の構成が簡素化される。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】 第１の実施形態における表示制御回路の構成を示すブロック図である。
【図３】 第１の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図４】 第１の実施形態における共通電極駆動回路の構成を示す回路図である。
【図５】 第１の実施形態における映像信号線駆動回路の休止制御を説明するための信号波形図である。
【図６】 従来の液晶表示装置における液晶パネルの駆動方法を説明するための電圧および信号波形図である。
【図７】 第１の実施形態における液晶パネルの第１の駆動方法を説明するための電圧および信号波形図である。
【図８】 第１の実施形態における液晶パネルの第２の駆動方法を説明するための電圧および信号波形図である。
【図９】 第１の実施形態における液晶パネルの第３の駆動方法を説明するための電圧および信号波形図である。
【図１０】 第１の実施形態における液晶パネルの第４の駆動方法を説明するための電圧および信号波形図である。
【図１１】 本発明の第２の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図１２】 本発明の第３の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図１３】 第３の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図１４】 本発明の第４の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図１５】 本発明の第５の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図１６】 本発明の第６の実施形態に係る液晶表示装置の構成を示す図である。
【符号の説明】
１０ …表示制御回路
２１，２４，２５…映像信号線駆動回路
２２ …走査信号線駆動回路
２３ …共通電極駆動回路
３０ …電源回路
４０，４５，４６…液晶パネル
１４１〜１４ｎ …休止制御回路
１５１〜１５ｎ …バッファ回路
１６１〜１６ｎ …切換スイッチ
１８１〜１８ｎ …切換スイッチ
２００ …共通電極駆動回路
２１２〜２１６３…休止制御回路
２２２〜２２６３…バッファ回路
３００ …電圧切換回路
４３ｒ，４３ｇ，４３ｂ …アナログスイッチ（接続切換回路）
Ｅｃ …共通電極
Ｌ１〜Ｌ６４ …基準電圧バスライン
Ｌｓ …映像信号線
Ｌｇ …走査信号線
Ｌｒ，Ｌｇ，Ｌｂ…映像信号バスライン
Ｄｒ，Ｄｇ，Ｄｂ…画像信号
Ｃｓｈ …短絡制御信号
Ｃａｓ …アンプ休止制御信号
φ …極性反転制御信号
Ｖｂａ …アンプバイアス
Ｖｖ …映像信号線の電位
Ｖｃｏｍ …共通電極信号
Ｖｒ１，Ｖｒ２ …（映像信号線に印加される）基準電圧
ＶＨ，ＶＬ …（共通電極に印加される）基準電圧
【発明の属する技術分野】
本発明は、例えばアクティブマトリクス型液晶表示装置のような容量性負荷の電圧制御型アクティブマトリクス駆動の表示装置に関し、更に詳しくは、そのような表示装置における駆動回路に関する。
【０００２】
【従来の技術】
携帯電話や、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型コンピュータ等の携帯用情報機器では、搭載バッテリーの持続時間の長期化の観点から、消費電力の低減化が強く求められている。一方、これらの携帯用情報機器においても処理性能の向上と利用の高度化などによって、より表示色の多い高品位の表示能力が要求されるようになってきている。このため、これらの携帯用情報機器で使用される表示装置においても、高品位の表示能力への要求に対応すべく、従来のパッシブマトリクス型液晶表示装置に代えて薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によるアクティブマトリクス型液晶表示装置（以下「ＴＦＴ−ＬＣＤ装置」という）が使用されはじめている。
【０００３】
ＴＦＴ−ＬＣＤ装置における液晶パネル（以下「ＴＦＴ−ＬＣＤパネル」という）は、互いに対向する一対の基板（以下「第１および第２の基板」という）を有している。これらの基板は、所定の距離（典型的には数μｍ）だけ離されて固定されており、液晶材料がこれらの基板間に充填されて液晶層が形成されている。これらの基板のうち少なくとも一方は透明であり、透過型表示を行う場合には、両基板は共に透明であることが必要である。ＴＦＴ−ＬＣＤにおいて、第１の基板上には互いに平行する複数の走査信号線と、走査信号線に対して直交するように交差する複数の映像信号線とが設けられている。走査信号線と映像信号線との各交差部には、画素電極と、画素電極に対応する映像信号線に電気的に接続するためのスイッチング素子である画素ＴＦＴとが設けられている。この画素ＴＦＴのゲート端子は走査信号線に接続され、ソース端子は映像信号線に接続され、ドレイン端子は上記画素電極に接続されている。
【０００４】
上記第１の基板に対向する第２の基板上には、全面に対向電極としての共通電極が設けられている。この共通電極には共通電極駆動回路により適切な電圧が与えられる。従って、液晶層には画素電極と共通電極との電位差に相当する電圧が印加される。この印加電圧によって液晶層の光透過率を制御することができるので、映像信号線から適切な電圧が印加されることにより所望の画素表示を行うことができる。
【０００５】
【特許文献１】
特開平６−３３７６５７号公報
【０００６】
【発明が解決しようとする課題】
上記のようなＴＦＴ−ＬＣＤパネルに対しては、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われている。すなわち、液晶への印加電圧の極性が例えば１水平走査期間毎に反転するようにＴＦＴ−ＬＣＤパネルが駆動される。また、映像信号線の電圧の振幅を抑えるために上記交流化駆動に応じて共通電極の電位を変化させる（以下「共通電極信号の交流化」という）という手法も使用されている。
【０００７】
しかし、この共通電極信号の交流化によって映像信号線の電圧の振幅が抑えられたとしても、上記交流化駆動のための極性反転時において映像信号線の電位変化は依然として大きい。したがって、映像信号線駆動回路には、ＴＦＴ−ＬＣＤパネルにおける容量性負荷に対して、このような大きな電位変化を起こさせるのに必要な駆動能力が必要となる。このため、映像信号線駆動回路が消費する電力が大きなものとなり、これがＴＦＴ−ＬＣＤ装置における低消費電力化の阻害要因となっている。
【０００８】
そこで本発明では、所定周期で極性を反転しつつ表示画像に応じた電圧を容量性負荷に印加する交流化駆動用の駆動回路の消費電力を低減した表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
第１の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と、
前記容量性負荷への印加電圧の極性が反転する時には、前記各映像信号線を前記映像信号線駆動回路から電気的に切り離すと共に前記第２の電極に供給される電圧と同等の電圧 レベルを提供する電極に短絡させる接続切換回路と、
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記駆動回路は、前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に前記共通電極に与える共通電極駆動回路を含み、
前記共通電極駆動回路は、前記接続切換回路が前記各映像信号線と前記共通電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させている期間内に、前記共通電極に供給されている電圧を前記第１の所定電圧と前記第２の所定電圧との間で切り換えることを特徴とする。
【００１０】
このような第１の発明によれば、容量性負荷への印加電圧の極性反転の際に、第１の電極は、映像信号線駆動回路から電気的に切り離されて、第２の電極に供給される電圧と同等の電圧レベルを提供する電極に短絡され、容量性負荷に蓄積されていた電荷が放電される。これにより、極性反転後に必要となる第１の電極の電位変化量が小さくなる。したがって、映像信号線駆動回路の駆動能力が従来よりも低くても、容量性負荷に対し従来と同様の電圧を印加することができるので、映像信号線駆動回路の消費電力を低減でき、さらに、映像信号線駆動回路内のバッファ回路を構成するトランジスタのサイズも縮小できる。その結果、表示装置の小型化および低コスト化を図ることができる。
より詳しくは、第１の発明によれば、水平および垂直走査に基づく画像表示において、すなわち所定期間の水平走査を垂直方向に少しずつその走査開始位置をずらしながら繰り返すことによって組み立てられる画像の表示において、容量性負荷への印加電圧の極性は水平走査線が切り換わるときに反転し、その反転時毎に第１の電極としての各映像信号線は、映像信号線駆動回路から電気的に切り離されて、第２の電極としての共通電極に供給される電圧と同等の電圧レベルを提供する電極に短絡され、容量性負荷に蓄積されていた電荷が放電される。これにより、映像信号線駆動回路の消費電力の低減等につき大きな効果が得られる。
また、第１の発明によれば、短絡期間内に極性反転が行われるので、画素値の書き込みに使用できる時間が長くなる。
【００１１】
第２の発明は、第１の発明において、
前記共通電極に供給される電圧と同等の電圧レベルを提供する電極は、前記共通電極であることを特徴とする。
【００１２】
第２の発明によれば、容量性負荷への印加電圧の極性反転の際に、第１の電極としての各映像信号線は映像信号線駆動回路から電気的に切り離されて第２の電極としての共通電極に短絡され、容量性負荷に蓄積されていた電荷が電源を介さずに直接に放電される。これにより、第１の発明と同様、映像信号線駆動回路の消費電力を低減すると共に映像信号線駆動回路内のバッファ回路を縮小化することができるので、表示装置の小型化および低コスト化を図ることができる。
【００１３】
第３の発明は、第１の発明において、
前記映像信号線駆動回路と前記共通電極駆動回路とは、同一基板上または同一チップ内に形成されたことを特徴とする。
【００１４】
第３の発明によれば、映像信号線駆動回路は接続切換回路を介して共通電極駆動回路と関連性を有するので、映像信号線駆動回路と共通電極駆動回路とが同一基板上または同一チップ内に形成されることで、表示装置の構成が簡素化される。
【００１５】
第４の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインと、
前記各映像信号線に対応して設けられ、前記所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択回路と
を含み、
前記各電圧選択回路は、各水平走査期間内では、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインを選択して対応する映像信号線に接続することを特徴とする。
【００１６】
このような第４の発明によれば、共通電極信号を基準電圧の１つとみなして所定数の基準電圧から１つの電圧を選択する回路構成、すなわち上記第１の発明における接続切換回路を電圧選択回路に含めた構成とすることができるので、映像信号線駆動回路の回路構成をコンパクトなものとすることができる。このため、映像信号線駆動回路を実現するＩＣチップのサイズを小さくすることができる。
【００１７】
第５の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に 印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
前記複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと、
前記容量性負荷への印加電圧の極性が反転する時には、前記複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベルを与える電圧切換回路と、
前記各映像信号線に対応して設けられ、各水平走査期間内では、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続すると共に、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択回路とを含むことを特徴とする。
【００１８】
このような第５の発明によれば、１つの切換スイッチ手段としての電圧切換回路が増えるが、１つの基準バスラインとそれに対応する各基準電圧選択回路内の切換スイッチ手段とが基準電圧の選択と共通電極信号と同等の電圧レベルの選択とに共用される。これにより、全体としては第４の発明に比べて信号線駆動回路の回路量が更に低減されるので、信号線駆動回路を実現するＩＣチップのサイズをより小さくすることができる。
【００１９】
第６の発明は、第４または第５の発明において、
前記共通電極信号と同等の電圧レベルは、前記共通電極信号であることを特徴とする。
【００２０】
第７の発明は、第４または第５の発明において、
前記駆動回路は、前記容量性負荷への印加電圧の極性反転に応じて前記共通電極の電位を切り換える共通電極駆動回路を含み、
前記映像信号線駆動回路と前記共通電極駆動回路とは、同一基板上または同一チップ内に形成されたことを特徴とする。
【００２１】
このような第７の発明によれば、映像信号線駆動回路は接続切換回路を介して共通電極駆動回路と関連性を有するので、映像信号線駆動回路と共通電極駆動回路とが同一基板上または同一チップ内に形成されることで、表示装置の構成が簡素化される。
【００２２】
第８の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路と、
前記容量性負荷への印加電圧の極性を反転させる時に、前記第１の電極を前記映像信号線駆動回路から電気的に切り離すと共に前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極に短絡させる接続切換回路と、
前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に前記第２の電極に与える第２電極駆動回路と
を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記第２電極駆動回路は、前記接続切換回路が前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させている期間内に、前記第２の電極としての前記共通電極に供給されている電圧を前記第１の所定電圧と前記第２の所定電圧との間で切り換えることを特徴とする。
【００２３】
第９の発明は、第８の発明において、
前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極は、前記第２の電極としての前記共通電極であることを特徴とする。
【００２４】
第１０の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインと、
前記各映像信号線に対応して設けられ、前記所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択回路と
を含み、
前記各電圧選択回路は、各水平走査期間内では、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインを選択して対応する映像信号線に接続することを特徴とする。
【００２５】
第１１の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
前記複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと、
前記容量性負荷への印加電圧の極性が反転する時には、前記複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベル を与える電圧切換回路と、
前記各映像信号線に対応して設けられ、各水平走査期間内では、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続すると共に、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択回路とを含むことを特徴とする。
【００２６】
第１２の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップと、
前記容量性負荷への印加電圧の極性が反転する時に、前記駆動回路のうち前記電圧信号を前記第１の電極に供給する回路部分から前記第１の電極を電気的に切り離すと共に、前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させる接続切換ステップと、
前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に第２の電極に与える第２電極駆動ステップと
を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記第２電極駆動ステップでは、前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とが短絡されている期間内に、前記第２の電極としての前記共通電極に供給されている電圧が前記第１の所定電圧と前記第２の所定電圧との間で切り換わることを特徴とする。
【００２７】
第１３の発明は、第１２の発明において、
前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極は、前記第２の電極としての前記共通電極であることを特徴とする。
【００２８】
第１４の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップを備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号供給ステップは、前記各映像信号線に対応して設けられ、複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択ステップを含み、
前記各電圧選択ステップでは、各水平走査期間内には、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインが選択されて対応する映像信号線に接続され、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインが選択されて対応する映像信号線に接続されることを特徴とする。
【００２９】
第１５の発明は、水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップを備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを 含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号供給ステップは、
前記容量性負荷への印加電圧の極性が反転する時には、複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベルを与える電圧切換ステップと、
前記各映像信号線に対応して設けられ、各水平走査期間内には、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択ステップとを含むことを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１．第１の実施形態＞
＜１．１ 全体の構成および動作＞
図１は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路１０と、映像信号線駆動回路２１と、走査信号線駆動回路２２と、共通電極駆動回路２３と、電源回路３０と、アクティブマトリクス型液晶パネル４０とを備えており、液晶の劣化等を抑えるために、液晶層に印加される電圧の極性を１水平走査期間毎に反転する交流化駆動を行う。
【００３１】
この液晶表示装置における表示部としての液晶パネル４０は、外部のＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線Ｌｇと、それら複数本の走査信号線Ｌｇのそれぞれと交差する複数本の映像信号線Ｌｓと、それら複数本の走査信号線Ｌｇと複数本の映像信号線Ｌｓとの交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。これら複数の画素形成部はマトリクス状に配置され、各画素形成部は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様の構成であって、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されたスイッチング素子としてのＴＦＴと、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量Ｃｐが形成される。以下、このような液晶表示装置につき詳述するが、このような液晶表示装置としては、画素電極を形成するＴＦＴ基板とは異なる対向基板に共通電極Ｅｃを形成するタイプの液晶表示装置や、対向基板ではなくＴＦＴ基板に共通電極Ｅｃを形成するタイプの液晶表示装置などがある。なお以下では、液晶パネル４０はｎ本の映像信号線Ｌｓを備えるものとし、液晶パネル４０における表示の階調数は６４として説明する。
【００３２】
本実施形態では、液晶パネル４０に表示すべき画像（映像に限らずテキスト、グラフィック等も含む）を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータである表示制御データ（例えば表示用クロックの周波数を示すデータ）は、外部のＣＰＵ等から表示制御回路１０に送られる（以下、外部から送られるこれらのデータを「広義の画像データ」といい、符号“Ｄｖ”で示すものとする）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路１０に供給して、表示制御回路１０内の後述の表示メモリおよびレジスタにそれぞれ書き込む。
【００３３】
表示制御回路１０は、レジスタに書き込まれた表示制御データに基づき、表示用のクロック信号ＣＫや、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹを生成し、さらに水平同期信号ＨＳＹに基づき、交流化駆動のための極性反転制御信号φ、短絡制御信号Ｃｓｈ、およびアンプ休止制御信号Ｃａｓを生成する。また、表示制御回路１０は、外部のＣＰＵ等によって表示メモリに書き込まれた画像データを読み出して、３種類のデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂとして出力する。ここで、デジタル画像信号Ｄｒは、表示すべき画像の赤色成分を表す画像信号（以下「赤色画像信号」という）であり、デジタル画像信号Ｄｇは、表示すべき画像の緑色成分を表す画像信号（以下「緑色画像信号」という）であり、デジタル画像信号Ｄｂは、表示すべき画像の青色成分を表す画像信号（以下「青色画像信号」という）である。このようにして表示制御回路１０によって生成される信号のうち、クロック信号ＣＫは映像信号線駆動回路２１に、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹは走査信号線駆動回路２２に、デジタル画像信号Ｄｒ，Ｄｇ，Ｄｂ、アンプ休止制御信号Ｃａｓおよび短絡制御信号Ｃｓｈは映像信号線駆動回路２１に、極性反転制御信号φは共通電極駆動回路２３および電源回路３０に、それぞれ供給される。なお既述のように、本実施形態における画像表示の階調数は６４であるものとしているので、３種類のデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂのそれぞれのビット数は６ビットであり、表示制御回路１０から映像信号線駆動回路２１にデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂを供給するための信号線として、６×３＝１８本の信号線が配線される。
【００３４】
電源回路３０は、表示制御回路１０や、映像信号線駆動回路２１、走査信号線駆動回路２２、共通電極駆動回路２３を動作させるための電源電圧をそれらの回路に供給すると共に、液晶パネル４０に印加すべき信号を生成するための基準となる電圧である基準電圧を、映像信号線駆動回路２１、走査信号線駆動回路２２、および共通電極駆動回路２３に供給する。ここで、映像信号線駆動回路２１に供給される基準電圧Ｖｒ１，Ｖｒ２のそれぞれの値は、予め設定された２種類の値の間で極性反転制御信号φに応じて交互に切り替わり、極性反転制御信号φがＨレベルのときにはＶｒ１＜Ｖｒ２なる所定値となり、極性反転制御信号φがＬレベルのときにはＶｒ１＞Ｖｒ２なる所定値となる。また、共通電極駆動回路２３には、基準電圧としてＶＨ＞ＶＬなる２種類の電圧ＶＨ，ＶＬが供給される。
【００３５】
映像信号線駆動回路２１には、上記のようにして、液晶パネル４０に表示すべき画像を表すデータが画素単位でシリアルにデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂとして供給されると共に、タイミングを示す信号および制御信号としてのクロック信号ＣＫ、アンプ休止制御信号Ｃａｓおよび短絡制御信号Ｃｓｈや、基準電圧Ｖｒ１，Ｖｒ２が供給される。映像信号線駆動回路２１は、これらの信号および基準電圧に基づき、液晶パネル４０を駆動するための画像信号（以下「映像駆動信号」という）を映像信号線毎に生成し、これを液晶パネル４０における対応する映像信号線Ｌｓに印加する。
【００３６】
走査信号線駆動回路２２は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、液晶パネル４０における走査信号線Ｌｇを１水平走査期間ずつ交番かつ順次に選択するために各走査信号線Ｌｇに印加すべき走査信号を生成し、全走査信号線Ｌｇのそれぞれを順に選択するためのアクティブな走査信号（ＴＦＴをオンさせる電圧）の各走査信号線Ｌｇへの印加を１垂直走査期間を周期として繰り返す。
【００３７】
共通電極駆動回路２３は、液晶パネル４０の共通電極Ｅｃに所定の電位を与えるための共通電極信号Ｖｃｏｍを生成する。本実施形態では、映像信号線Ｌｓの電圧の振幅を抑えるために交流化駆動に応じて共通電極Ｅｃの電位をも変化させている。すなわち、共通電極駆動回路２３は、表示制御回路１０からの極性反転制御信号φに応じて、１水平走査期間毎に２種類の基準電圧ＶＨとＶＬとの間で交互に切り換わる電圧信号、すなわち、極性反転制御信号φがＨレベルのときにはＶＬとなり極性反転制御信号φがＬレベルのときにはＶＨとなる電圧信号を生成し（ＶＨ＞ＶＬ）、これを共通電極信号Ｖｃｏｍとして液晶パネル４０における共通電極Ｅｃに供給する。これにより、共通電極Ｅｃの電位を基準とする映像信号線Ｌｓの電圧の正負極性を、映像信号線Ｌｓの電圧の振幅を抑えつつ１水平走査期間毎に反転することができる。
【００３８】
上記のようにして液晶パネル４０において、映像信号線Ｌｓには映像信号線駆動回路２１からデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂに基づく映像駆動信号が供給され、走査信号線Ｌｇには走査信号線駆動回路２２から走査信号が供給され、共通電極Ｅｃには共通電極駆動回路２３から共通電極信号Ｖｃｏｍが供給される。これにより、液晶層には、デジタル画像信号Ｄｒ，Ｄｇ，Ｄｂに応じて画素電極と共通電極Ｅｃとの電位差に相当する電圧が印加され、この印加電圧は１水平走査期間毎に極性が反転する。液晶パネル４０は、この印加電圧によって液晶層の光透過率を制御することにより、外部のＣＰＵ等から受け取った画像データの表すカラー画像を表示する。
【００３９】
＜１．２ 表示制御回路＞
図２は、上記液晶表示装置における表示制御回路１０の構成を示すブロック図である。この表示制御回路１０は、入力制御回路１１と、表示メモリ１２と、レジスタ１３と、タイミング発生回路１４と、メモリ制御回路１５と、極性切換制御回路１６とを備えている。
【００４０】
この表示制御回路１０が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路１１に入力される。入力制御回路１１は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、３種類のカラー画像データＲ，Ｇ，Ｂと表示制御データＤｃとに振り分ける。そして、カラー画像データＲ，Ｇ，Ｂを表す信号（以下、これらの信号も符号“Ｒ”，“Ｇ”，“Ｂ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ１２に供給することで、３種類の画像データＲ，Ｇ，Ｂを表示メモリ１２に書き込むと共に、表示制御データＤｃをレジスタ１３に書き込む。ここで、３種類の画像データＲ，Ｇ，Ｂは、画像データＤｖの表す画像の赤色成分、緑色成分、青色成分をそれぞれ表すデータである。表示制御データＤｃは、クロック信号ＣＫの周波数や画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。
【００４１】
タイミング発生回路（以下「ＴＧ」と略記する）１４は、レジスタ１３が保持する表示制御データに基づき、クロック信号ＣＫ、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹを生成する。また、ＴＧ１４は、表示メモリ１２およびメモリ制御回路１５をクロック信号ＣＫに同期させて動作させるためのタイミング信号を生成する。
【００４２】
メモリ制御回路１５は、外部から入力されて入力制御回路１１を介して表示メモリ１２に格納された画像データＲ，Ｇ，Ｂのうち、液晶パネル４０に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ１２の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ１２に与えられ、これにより、液晶パネル４０に表示すべき画像の赤色成分、緑色成分、青色成分を表すデータがそれぞれ赤色画像信号Ｄｒ、緑色画像信号Ｄｇ、青色画像信号Ｄｂとして表示メモリ１２から読み出され、表示制御回路１０から出力される。これら３種類のデジタル画像信号Ｄｒ，Ｄｇ，Ｄｂは、既述のように映像信号線駆動回路２１に供給される。
【００４３】
極性切換制御回路１６は、ＴＧ１４によって生成された水平同期信号ＨＳＹに基づき、アンプ休止制御信号Ｃａｓおよび短絡制御信号Ｃｓｈを生成する。ここで、アンプ休止制御信号Ｃａｓは、共通電極Ｅｃの電位を基準とする映像信号線Ｌｓの電圧の極性を反転させる際（以下「極性反転時」という）に映像信号線駆動回路２１における後述の各バッファ回路を所定期間だけ休止させるための制御信号であり、短絡制御信号Ｃｓｈは、極性反転時に各映像信号線Ｌｓと共通電極Ｅｃとを所定期間だけ短絡させるための制御信号である。これらのアンプ休止制御信号Ｃａｓおよび短絡制御信号Ｃｓｈは、既述のように映像信号線駆動回路２１に供給される。
【００４４】
＜１．３ 映像信号線駆動回路＞
図３は、上記の液晶表示装置における映像信号線駆動回路２１の構成を示す回路図である。この映像信号線駆動回路２１は、液晶パネル４０における複数の映像信号線Ｌｓのそれぞれに供給すべき映像駆動信号を生成する回路であり、液晶パネル４０におけるｎ本の映像信号線Ｌｓにｎ種類の映像駆動信号がそれぞれ供給される。この映像信号線駆動回路２１は、サンプリング・ラッチ回路１１０と、デコード回路１２０と、ｎ個の基準電圧選択回路１３１〜１３ｎと、ｎ個のバッファ回路１５１〜１５ｎと、ｎ個のオン−オフ・スイッチである休止制御回路１４１〜１４ｎと、ｎ個の切換スイッチ１６１〜１６ｎからなる接続切換回路１６０と、各バッファ回路１５１〜１５ｎに供給すべきアンプバイアスＶｂａを生成するバイアス生成回路１７０と、分圧用抵抗Ｒと、画像表示の階調数に対応する数の基準電圧すなわち６４種類の基準電圧を各基準電圧選択回路１３１〜１３ｎに供給するための６４本の基準電圧バスラインＬ１〜Ｌ６４と、ｎ本の映像信号線Ｌｓにそれぞれ接続されるｎ個の出力端子Ｔ１〜Ｔｎとを備えている。
【００４５】
上記構成の映像信号線駆動回路２１において、サンプリング・ラッチ回路１１０には、６ビットの画像信号Ｒ５〜Ｒ０からなる赤色画像信号Ｄｒと、６ビットの画像信号Ｇ５〜Ｇ０からなる緑色画像信号Ｄｇと、６ビットの画像信号Ｂ５〜Ｂ０からなる青色画像信号Ｄｂとを表示制御回路１０から受け取り、これらの画像信号Ｒ５〜Ｒ０，Ｇ５〜Ｇ０，Ｂ５〜Ｂ０をサンプリングしてラッチし、ラッチ後の画像信号を内部画像信号として出力する。これらの内部画像信号は、デコード回路１２０に入力される。
【００４６】
デコード回路１２０は、サンプリング・ラッチ回路１１０からの内部画像信号に基づき、ｎ本の映像信号線Ｌｓにそれぞれ対応するｎ群のデコード出力を生成し、ｎ群のデコード出力は、ｎ個の基準電圧選択回路１３１〜１３ｎにそれぞれ入力される。これらのｎ群のデコード出力のそれぞれは、６４個の信号から構成され、それら６４個の信号のうちいずれか１つが上記内部画像信号に応じてアクティブとなり、他の信号は非アクティブとなる。
【００４７】
分圧用抵抗Ｒは、一端に第１の基準電圧Ｖｒ１が他端に第２の基準電圧Ｖｒ２がそれぞれ与えられて分圧回路を構成し、この分圧回路は、第１および第２の基準電圧Ｖｒ１，Ｖｒ２以外に６２種類の基準電圧を生成する。このようにして生成される６２種類の基準電圧と第１および第２の基準電圧Ｖｒ１，Ｖｒ２とからなる６４種類の基準電圧は、６４本の基準電圧バスラインＬ１〜Ｌ６４にそれぞれ与えられ、これらの基準電圧バスラインＬ１〜Ｌ６４によって各基準電圧選択回路１３１〜１３ｎに供給される。ここで、６４種類の基準電圧のそれぞれは、画像表示の各階調に応じた電圧を画素電極と共通電極Ｅｃとの間に印加するために使用される。
【００４８】
ｎ個の基準電圧選択回路１３１〜１３ｎは、ｎ本の映像信号線Ｌｓにそれぞれ対応し、各基準電圧選択回路１３１〜１３ｎは、階調数に等しい個数すなわち６４個のスイッチを含む。各基準電圧選択回路１３１〜１３ｎにおける６４個のスイッチには、その基準電圧選択回路に入力されるデコード出力を構成する６４個の信号がそれぞれ制御信号として入力される。そして、各スイッチは、それに入力される制御信号がアクティブであればオンし、非アクティブであればオフする。このようなスイッチにより、各基準電圧選択回路１３１〜１３ｎは、それに入力されるデコード出力に応じて、６４本の基準電圧バスラインＬ１〜Ｌ６４で供給される６４種類の基準電圧のうちのいずれかを選択し、選択された基準電圧（以下「選択基準電圧」という）を出力する。このようにしてｎ個の基準電圧選択回路からそれぞれ出力されるｎ個の選択基準電圧は、ｎ個のバッファ回路１５１〜１５ｎにそれぞれ入力される。
【００４９】
各バッファ回路１５１〜１５ｎは、アンプバイアスＶｂａが供給されている間は、電圧ホロワ、すなわち、入力インピーダンスが極めて高く、且つ出力インピーダンスが極めて低く、電圧利得がほぼ１である増幅器として機能し、一方、アンプバイアスＶｂａの供給が停止されると、休止状態、すなわち、その消費電力は無視できる程度となり、且つその出力は高インピーダンス状態となる。
【００５０】
各バッファ回路１５１〜１５ｎには、休止制御回路１４１〜１４ｎが付設され、各休止制御回路１４１〜１４ｎは、それが付設されるバッファ回路１５１〜１５ｎへのアンプバイアスＶｂａの供給を制御する。すなわち、図５（ｄ）に示すようなアンプ休止制御信号Ｃａｓが表示制御回路１０から映像信号線駆動回路２１に供給され、各休止制御回路１４１〜１４ｎは、アンプ休止制御信号ＣａｓがＨレベルのときには各バッファ回路１５１〜１５ｎへのアンプバイアスＶｂａの供給を許容し、アンプ休止制御信号ＣａｓがＬレベルのときにはアンプバイアスＶｂａの各バッファ回路１５１〜１５ｎへ供給を遮断する。なお、短絡制御信号ＣｓｈがＨレベルとなる期間（これは各映像信号線Ｌｓと共通電極Ｅｃとを短絡させる期間に相当する）は、アンプ休止制御信号ＣａｓがＬレベルとなる期間（以下「アンプ休止期間」という）と同一（図５（ｂ））か、または、そのアンプ休止期間に含まれる所定期間となる（図５（ｃ））。したがって、各映像信号線Ｌｓが共通電極Ｅｃと短絡している時には、バッファ回路１５１〜１５ｎの出力は常に高インピーダンス状態となっている。
【００５１】
ｎ個のバッファ回路１５１〜１５ｎの出力信号は、接続切換回路１６０を構成するｎ個の切換スイッチ１６１〜１６ｎにそれぞれ入力される。各切換スイッチ１６１〜１６ｎは第１〜第３の端子を有し、各切換スイッチ１６１〜１６ｎに入力された上記出力信号は第１の端子に与えられる。また、各切換スイッチ１６１〜１６ｎには、共通電極駆動回路２３からの共通電極信号Ｖｃｏｍも入力され、各切換スイッチ１６１〜１６ｎにおける第２の端子に与えられる。切換スイッチ１６１〜１６ｎにおける第３の端子は、映像信号線駆動回路２１の出力端子Ｔ１〜Ｔｎにそれぞれ接続されており、これらｎ個の出力端子Ｔ１〜Ｔｎは、液晶パネル４０におけるｎ本の映像信号線Ｌｓにそれぞれ接続される。そして、各切換スイッチ１６１〜１６ｎは、その第３の端子に対し、短絡制御信号ＣｓｈがＬレベルのときには第１の端子を接続し、短絡制御信号ＣｓｈがＨレベルのときには第２の端子を接続する。これにより、短絡制御信号ＣｓｈがＬレベルのときには、各バッファ回路１５１〜１５ｎの出力信号が各映像信号線Ｌｓに供給され、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍが各映像信号線Ｌｓに供給される。したがって、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍを伝達する信号線と各映像信号線Ｌｓとが短絡されることになる。これは、共通電極Ｅｃと各映像信号線Ｌｓとの短絡を意味する。
【００５２】
＜１．４ 共通電極駆動回路＞
図４は、上記構成の液晶表示装置における共通電極駆動回路２３の各種の構成例を示す回路図である。一般に共通電極駆動回路には、高い駆動能力が必要とされることから、通常、自己の消費電力が大きくなるアナログバッファ方式ではなくスイッチ回路を用いた方式が採用されている。そこで、図４に示した各構成例も、アナログバッファ方式ではなく、スイッチング素子としてのＭＯＳトランジスタを用いたスイッチ回路方式となっている。
【００５３】
第１の構成例では、図４（ａ）に示すように、共通電極駆動回路はｐチャネルＭＯＳトランジスタ（以下「ｐＭＯＳ」という）とｎチャネルＭＯＳトランジス（以下「ｎＭＯＳ」という）とからなり、両ＭＯＳトランジスタのドレイン端子が互いに接続され、ｐＭＯＳのソース端子は基準電圧ＶＨの与えられる電源ラインＶＤＤに、ｎＭＯＳのソース端子は基準電圧ＶＬの与えられる接地ラインにそれぞれ接続される。そして、両ＭＯＳトランジスタのゲート端子には極性反転制御信号φが入力され、互いに接続された両ＭＯＳトランジスタのドレイン端子の電圧が共通電極信号Ｖｃｏｍとして出力される。したがって、共通電極信号Ｖｃｏｍは、極性反転制御信号φがＨレベルのときにはＶＬ（接地レベル）となり、極性反転制御信号φがＬレベルのときにはＶＨ（所定の正の電源電圧）となる。
【００５４】
第２の構成例では、図４（ｂ）に示すように、共通電極駆動回路は、互いに並列に接続されたｐＭＯＳとｎＭＯＳとからなるアナログスイッチを２個用いて構成され、第１のアナログスイッチの一端には基準電圧ＶＨが、第２のアナログスイッチの一端には基準電圧ＶＬがそれぞれ与えられると共に、両アナログスイッチの他端は互いに接続されている。また、第１のアナログスイッチを構成するｐＭＯＳおよび第２のアナログスイッチを構成するｎＭＯＳのゲート端子には極性反転制御信号φが入力され、第１のアナログスイッチを構成するｎＭＯＳおよび第２のアナログスイッチを構成するｐＭＯＳのゲート端子には極性反転制御信号の反転信号φｂが入力される。そして、両アナログスイッチが互いに接続される接続点における電圧が共通電極信号Ｖｃｏｍとして出力される。したがって、この構成例においても、共通電極信号Ｖｃｏｍは、極性反転制御信号φがＨレベルのときにはＶＬとなり、極性反転制御信号φがＬレベルのときにはＶＨとなる。
【００５５】
第３の構成例では、図４（ｃ）に示すように、共通電極駆動回路は、ｐＭＯＳとｎＭＯＳからなる第１の構成例と同様の回路に加えて、ＤＣバイアス回路と直流遮断用コンデンサとを含み、ｐＭＯＳおよびｎＭＯＳのドレイン端子は、その直流遮断用コンデンサを介してＤＣバイアス回路の出力端子と接続され、その接続点の電圧が共通電極信号Ｖｃｏｍとして出力される。これにより、共通電極信号Ｖｃｏｍは、第１の構成例と同様の振幅（ＶＨ−ＶＬ）を維持したままで、ＤＣバイアス回路によってその値が調整されることになる。
【００５６】
＜１．５ 液晶パネルの駆動方法＞
次に、上記構成の液晶表示装置における液晶パネルの駆動方法について説明する。
【００５７】
従来の液晶表示装置では、液晶パネルにおける液晶層への印加電圧の極性を１水平走査期間毎に反転する交流化駆動を行うと共に、映像信号線の電圧の振幅を抑えるために共通電極信号も交流化するという駆動方法を採用した場合、液晶パネルにおける映像信号線の電位Ｖｖは図６（ａ）に示すように変化し、共通電極信号Ｖｃｏｍすなわち共通電極Ｅｃの電位は図６（ｂ）に示すように変化する。ただし、映像信号線の電位Ｖｖは、映像信号線駆動回路と映像信号線との接続点から充分に離れた位置での電位を示すものとする（以下においても同様）。図６（ａ）に示されているように従来の液晶表示装置において、映像信号線駆動回路は、ノーマリホワイトモードの場合、最大で、黒表示のために液晶層に印加すべき電圧の２倍分だけ映像駆動信号を変化させる必要がある。
【００５８】
これに対し本実施形態では、水平同期信号ＨＳＹに基づき図７（ｃ）に示すような短絡制御信号Ｃｓｈが生成され、共通電極Ｅｃの電位を基準とする映像信号線Ｌｓの電圧の極性を反転させる際に、液晶パネル４０における各映像信号線Ｌｓは、その短絡制御信号Ｃｓｈに基づき、映像信号線駆動回路２１から電気的に切り離されると共に共通電極Ｅｃに短絡される。すなわち、１水平期間毎の極性反転時において、その直前に選択されていた走査信号線Ｌｇに印加される走査信号Ｇ（ｊ）が非アクティブ（Ｌレベル）になって、当該走査信号線Ｌｇに接続される全てのＴＦＴがオフした後、例えば時刻ｔ１（図７（ａ）参照）に短絡制御信号ＣｓｈがＨレベルとなり、液晶パネル４０における各映像信号線Ｌｓは、接続切換回路１６０により、映像信号線駆動回路２１から電気的に切り離されて、共通電極信号Ｖｃｏｍを伝達する信号線に接続される。そして、各映像信号線Ｌｓと共通電極Ｅｃとが短絡されている期間（以下「短絡期間」といい、これは短絡制御信号ＣｓｈがＨレベルとなる期間と同一視できる）内に、各映像信号線Ｌｓと共通電極Ｅｃの間に形成される容量による蓄積電荷が放電されて、例えば時刻ｔ２に各映像信号線Ｌｓと共通電極Ｅｃとがほぼ同電位となる。また、図７（ｂ）（ｃ）に示すように、短絡期間内に、共通電極Ｅｃの電位を基準とする映像信号線Ｌｓの電圧の正負極性が極性反転制御信号φに基づき反転する（以下、この正負極性の反転を単に「極性反転」といい、極性反転が行われている期間を「極性反転期間」という）。したがって、短絡期間内に共通電極信号Ｖｃｏｍの値も２種類の基準電圧ＶＬとＶＨとの間で切り替わる。この共通電極信号Ｖｃｏｍの値の切り替えによって映像信号線Ｌｓの電位Ｖｖも、共通電極信号Ｖｃｏｍの変化分だけ変化する。その後、短絡制御信号ＣｓｈがＨレベルからＬレベルへと変化すると、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎが映像信号線にＬｓに接続される。そして、極性反転期間経過後の例えば時刻ｔ３に、極性反転された映像駆動信号の各映像信号線Ｌｓへの供給が開始され、次に選択される走査信号線Ｌｇに接続されるＴＦＴがオンすると（図７（ｅ）参照）、それらのＴＦＴに接続される画素電極に映像駆動信号が与えられる。
【００５９】
上記のような駆動方法によれば、液晶パネル４０における映像信号線Ｌｓの電位Ｖｖの波形（電圧波形）は、図７（ａ）に示すようになる。この電圧波形のうち短絡制御信号ＣｓｈがＬレベルの区間の波形は、映像信号線駆動回路２１内の出力バッファ回路１５１〜１５ｎの出力信号に基づく波形である。図７（ａ）を図６（ａ）と比較すればわかるように、本実施形態では、液晶層に印加される電圧を実質的に変更することなく、映像信号線駆動回路２１内の出力バッファ回路１５１〜１５ｎが変化させるべき映像信号線Ｌｓの電圧振幅を従来に比べて格段に小さくすることができる。すなわち、各映像信号線Ｌｓと共通電極Ｅｃとを接続切換回路１６０によって短絡させるという動作（以下、単に「短絡動作」という）により、各映像信号線Ｌｓと共通電極Ｅｃとがほぼ同電位となるので、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ１は、従来の映像信号線駆動回路内のバッファ回路による映像信号線Ｌｓの電位Ｖｖの変化量Δ０（図６（ａ））のほぼ半分程度となる。
【００６０】
ここでは、短絡期間内に各映像信号線Ｌｓと共通電極Ｅｃとはほぼ同電位になることを前提としているが、この前提が成立するためには、液晶パネル４０において映像信号線Ｌｓと共通電極Ｅｃの間に形成される容量の値と映像信号線Ｌｓの抵抗値とに応じて、短絡制御信号ＣｓｈがＨレベルとなる短絡期間（短絡制御信号Ｃｓｈのパルス幅）を設定する必要がある。ところで、抵抗とコンデンサからなる集中定数回路（積分回路）においてコンデンサに蓄積された電荷を放電させる場合、抵抗値と容量値との乗算値である時定数の３倍の期間が経過すると、コンデンサに初期時に蓄積されていた電荷の約９５％が放電される。そこで本実施形態では、短絡期間は、１つの映像信号線Ｌｓにおける配線抵抗値と配線容量値との乗算値である遅延時定数の少なくとも３倍の期間となるように設定されている。なお、実際には、接続切換回路１６０におけるスイッチのオン抵抗や共通電極駆動回路２３におけるインピーダンス等をも考慮して短絡期間を決定する必要があるので、短絡期間の長さを上記遅延時定数の３倍以上とするのが好ましい。
【００６１】
ところで、液晶パネル４０における画素形成部への画素値の書き込み（画素値に相当する電圧による画素容量Ｃｐの充電）のために使用できる時間は、各水平走査期間から短絡期間および極性反転期間を除いた時間である。したがって、上記駆動方法によれば、短絡期間内に極性反転が行われるので、１水平走査期間を固定値とした場合、画素値の書き込みに使用できる時間が長くなるという利点がある。
【００６２】
なお図５（ｂ）〜（ｄ）に示すように、少なくとも短絡期間では、アンプ休止制御信号ＣａｓはＬレベルであって、全てのバッファ回路１５１〜１５ｎおよびバイアス生成回路１７０は休止状態となる。
【００６３】
上記駆動方法では、上記極性切換期間の直後に選択される走査信号線Ｌｇの走査信号Ｇ（ｊ＋１）がＨレベル（アクティブ）となるのは、図７（ｃ）〜（ｅ）に示すように、短絡制御信号ＣｓｈがＬレベルとなってからである。したがって、液晶パネル４０における全てのＴＦＴがオフのときに、各映像信号線Ｌｓが共通電極Ｅｃと短絡される。しかし、短絡制御信号ＣｓｈがＨレベルの期間（短絡期間）において走査信号Ｇ（ｊ＋１）がアクティブとなって走査信号Ｇ（ｊ＋１）を伝達する走査信号線Ｌｇに接続される各ＴＦＴがオンし、それらのＴＦＴに接続される画素電極が共通電極Ｅｃに短絡されても、画素容量の充電時定数は映像信号線Ｌｓの充電時定数の数十倍から数百倍であるので、短時間の短絡動作では、それらの画素電極の電位はほとんど変化しない。また、それらの画素電極の電位が変化したとしても、その電位変化は、次に書き込みたい画素値に相当する電位に近づく方向への変化となっている。したがって、図７（ｆ）に示すように、上記極性反転の直後に選択される走査信号線Ｌｇの走査信号Ｇ（ｊ＋１）は、短絡制御信号ＣｓｈがＬレベルとなる前にＨレベルとなるようにしてもよい。
【００６４】
また、上記駆動方法では、短絡期間内に極性反転が行われるが、短絡期間外に極性反転を行ってもよい。例えば短絡期間前に極性反転を行う場合には、映像信号線Ｌｓの電位Ｖｖ、共通電極信号Ｖｃｏｍ、および短絡制御信号Ｃｓｈの波形は、図８（ａ）〜（ｃ）に示すようになる。この場合においても、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ２は、短絡動作により、従来における映像信号線Ｌｓの電位変化量Δ０（図６（ａ））のほぼ半分程度であって、格段に小さい。
【００６５】
さらに、短絡期間後に極性反転を行う場合には、映像信号線Ｌｓの電位Ｖｖ、共通電極信号Ｖｃｏｍおよび短絡制御信号Ｃｓｈの波形は、図９（ａ）〜（ｃ）に示すようになる。この場合においても、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ３は、短絡動作により、従来における映像信号線Ｌｓの電位変化量Δ０（図６（ａ））のほぼ半分程度であって、格段に小さい。
【００６６】
更にまた、短絡期間内に極性反転を行う場合であっても、短絡期間が短いために、短絡動作による放電が完了する前にバッファ回路１５１〜１５ｎによる各映像信号線Ｌｓの駆動が再開するような場合には、映像信号線Ｌｓの電位Ｖｖ、共通電極信号Ｖｃｏｍ、および短絡制御信号Ｃｓｈの波形は、図１０（ａ）〜（ｃ）に示すようになる。この場合、映像信号線駆動回路２１内のバッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ４は、従来における映像信号線Ｌｓの電位変化量Δ０（図６（ａ））の半分よりも大きくなるが、従来の変化量Δ０に比べれば格段に小さい。
【００６７】
以上のように、映像信号線Ｌｓと共通電極Ｅｃとを短絡させるタイミング（短絡期間）は、映像信号線Ｌｓに対し共通電極Ｅｃを基準として印加される電圧の極性反転時（極性反転期間）すなわち容量性負荷への印加電圧の極性反転時と完全に一致しなくとも１水平走査期間から見て同時と見なせる程度であればよく、また、その程度の同時性の範囲内であれば、それら短絡と極性反転との時間的前後関係も特に問題とはならない。なお、上記実施形態では、極性反転時に映像信号線Ｌｓと共通電極Ｅｃとを短絡させること、つまり、映像信号線Ｌｓに共通電極信号Ｖｃｏｍを供給することを示しているが、本発明は、共通電極信号Ｖｃｏｍに限定されず、共通電極信号Ｖｃｏｍと同等の電圧レベルを映像信号線Ｌｓに供給すればよい。例えば、共通電極駆動回路２３と同様な回路をもう１つ設け、その回路から共通電極信号Ｖｃｏｍと同等の電圧レベルを映像信号線Ｌｓに供給してもよい。もちろん、上記実施形態のように、共通電極信号Ｖｃｏｍと同等の電圧レベルとして共通電極信号Ｖｃｏｍを用いれば、共通電極駆動回路２３以外に共通電極信号Ｖｃｏｍと同等の電圧レベルを作成する回路を設けなくても済む。このことは、以下の実施形態についても同様であり、極性反転時に映像信号線Ｌｓ等と共通電極Ｅｃとを短絡させること、つまり、映像信号線Ｌｓ等に共通電極信号Ｖｃｏｍを供給することを前提として実施形態を記載しているが、共通電極信号Ｖｃｏｍに限定されず、共通電極信号Ｖｃｏｍと同等の電圧レベルを映像信号線Ｌｓ等に供給すればよい。すなわち、極性反転時に映像信号線Ｌｓ等と短絡させるべき電極は、共通電極Ｅｃに限定されず、共通電極信号Ｖｃｏｍと同等の電圧レベルを提供する電極であればよい。
【００６８】
＜１．６ 効果＞
上記実施形態では、液晶パネル４０の交流化駆動のために１水平走査期間毎に極性反転が行われるが、その極性反転の際に各映像信号線Ｌｓは、映像信号線駆動回路２１内の各バッファ回路１５１〜１５ｎから電気的に切り離されると共に共通電極Ｅｃに短絡される。これにより、各映像信号線Ｌｓと共通電極Ｅｃとの間に形成される容量による蓄積電荷が放電され、その後に、各映像信号線Ｌｓが映像信号線駆動回路２１内の各バッファ回路１５１〜１５ｎに再接続される。したがって、各バッファ回路１５１〜１５ｎによる映像信号線Ｌｓの電位Ｖｖの変化量Δ１、Δ２、Δ３またはΔ４（短絡制御信号ＣｓｈがＬレベルのときの変化量）は、従来における映像信号線Ｌｓの電位変化量Δ０に比べて各段に小さくなり、短絡期間内に各映像信号線Ｌｓと共通電極Ｅｃとが同電位となる場合には、従来の変化量Δ０のほぼ半分となる。すなわち、次の水平走査期間において映像駆動信号が変化すべき変化量（電圧変化）は、ノーマリホワイトモードの場合、従来は最大で黒表示に必要な電圧分の２倍であったが、本実施形態では、最大で黒表示に必要な電圧分でよい。その結果、本実施形態では、映像信号線駆動回路２１におけるバッファ回路１５１〜１５ｎとして従来よりも駆動能力の低いバッファ回路を使用しても、液晶パネル４０における液晶層に対し従来と同様の電圧を印加することができる。このため、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路２１の消費電力を低減でき、さらに、バッファ回路１５１〜１５ｎを構成するトランジスタのサイズも縮小できるので、映像信号線駆動回路２１を実現するＩＣチップのサイズを小さくすることができる。これにより、液晶表示装置の小型化および低コスト化を図ることができる。
【００６９】
なお、液晶パネル４０における各映像信号線Ｌｓの配線容量は、各映像信号線Ｌｓに接続される１画素分の容量Ｃｐに比べて充分に大きいので、短絡動作によって駆動能力の低いバッファ回路を使用可能にする上記手法は、短絡動作時において走査信号線Ｌｇがアクティブであるか否かに拘わらず有効である。また、上記のように極性反転後の次の水平走査期間において映像信号線Ｌｓの電位変化量が小さいことは、より一般的には、電源から映像信号線Ｌｓへ供給すべき電流（消費電流）が少なくなることを意味する。すなわち、極性反転時の短絡動作により、映像信号線Ｌｓと共通電極Ｅｃとの間に形成される容量による充電電荷が電源を介さずに直接に放電するので、その直接的な放電に相当する分だけ、電源から映像信号線（映像信号線と共通電極との間の容量）への供給電流が削減され、映像信号線駆動回路２１の消費電力が低減されることになる。なお既述のように、極性反転時に映像信号線Ｌｓを共通電極Ｅｃと短絡させる代わりに、共通電極信号Ｖｃｏｍと同等の電圧レベルを提供する他の電極と短絡させてもよいが、この場合には、映像信号線Ｌｓと共通電極Ｅｃとの間の容量による充電電荷を放電させるための電流が所定の回路を介して電源から供給されることもある。しかし、共通電極信号Ｖｃｏｍと同等の電圧レベルは、アナログバッファとして動作するバッファ回路１５１〜１５ｎではなく、共通電極駆動回路２３と同様にスイッチング素子としてのＭＯＳトランジスタ等によって構成された回路から各映像信号線Ｌｓに供給することができる。したがって、この場合においても、従来の構成に比べ、消費電力を大幅に低減することができる。
【００７０】
また、上記実施形態では、短絡期間または短絡期間を含む所定期間は、各バッファ回路１５１〜１５ｎおよびバイアス生成回路１７０をアンプ休止制御信号Ｃａｓにより休止させているため、このことも映像信号線駆動回路２１の消費電力の低減に寄与する。
【００７１】
ところで特開平６−３３７６５７号公報（特許文献１）には、垂直ブランキング期間、映像信号線の出力電位と液晶画素の共通電極の電位とを同電位としたことを特徴とする液晶表示装置が開示されており、この液晶表示装置は、映像信号線の電位と共通電極の電位とを所定期間だけ同電位にすることにより消費電力を低減するという点では、上記実施形態と同様である。しかし、この液晶表示装置では、表示に関係のない垂直ブランキング期間に映像信号線と共通電極との間の電位差をなくすことで液晶画素に対する充放電を低減し、これによって無駄な電力消費を抑えているのに対し、上記実施形態では、液晶パネル４０の交流化駆動のための極性反転時に映像信号線Ｌｓと共通電極Ｅｃとを短絡する（同電位にする）ことでバッファ回路１５１〜１５ｎに必要とされる駆動能力を低く抑え、これによって信号線駆動回路２１の消費電力を低減しており、両者は、消費電力低減という課題を解決するための基本的な考え方において相違する。しかも、上述のように水平走査期間毎に液晶パネル４０（液晶層）への印加電圧の極性を反転させるような交流化駆動の場合には、両者は構成において相違するのみならず、消費電力の低減効果の程度において大きく相違し、特許文献１に記載の液晶表示装置では消費電力低減につき大きな効果を得ることはできない。
【００７２】
なお、上記実施形態における共通電極駆動回路２３は、スイッチング素子としてのＭＯＳトランジスタを用いて構成されているので、消費電力が少ないにも拘わらず大きな駆動能力を有しており、上記実施形態のように１水平走査期間毎に各映像信号線Ｌｓと共通電極Ｅｃとを短絡させることは、共通電極駆動回路２３にとっては負担にはならない。また、上記実施形態のようなアクティブマトリクス型の液晶表示装置においては、走査信号を非アクティブ（ＴＦＴがオフする電圧レベル）にした直後は、映像信号線Ｌｓに供給される電圧レベルは液晶パネル４０による表示に影響を与えないので、上記の短絡動作は表示上問題となることはない。
【００７３】
＜２．第２の実施形態＞
図１１は、本発明の第２の実施形態に係る液晶表示装置における映像信号線駆動回路の構成を、液晶パネル４５における映像信号線Ｌｓへの信号供給部分の構成と共に示す回路図である。本実施形態に係る液晶表示装置では、上記第１の実施形態とは異なり、各映像信号線Ｌｓを共通電極Ｅｃに短絡させる接続切換回路１８０が液晶パネル４５に内蔵されており、映像信号線駆動回路は接続切換回路１６０を含まない。すなわち、映像信号線駆動回路からは、バッファ回路１５１〜１５ｎの出力信号がＯＵＴ１〜ＯＵＴｎとして出力され、液晶パネル４５内の接続切換回路１８０に入力される。また、短絡制御信号Ｃｓｈおよび共通電極信号Ｖｃｏｍも、この接続切換回路１８０に入力される。この接続切換回路１８０は、第１の実施形態における接続切換回路１６０と同様、ｎ個の切換スイッチ１８１〜１８ｎから構成され、映像信号線駆動回路からのｎ個の出力信号ＯＵＴ１〜ＯＵＴｎは、これらの切換スイッチ１８１〜１８ｎにそれぞれ入力される。各切換スイッチ１８１〜１８ｎは第１〜第３の端子を有し、各切換スイッチ１８１〜１８ｎに入力された出力信号ＯＵＴ１〜ＯＵＴｎは、第１の端子に与えられる。各切換スイッチ１８１〜１８ｎにおける第２の端子には、共通電極駆動回路２３からの共通電極信号Ｖｃｏｍが与えられる。切換スイッチ１８１〜１８ｎにおける第３の端子には、液晶パネル４５における映像信号線Ｌｓが接続される。そして、各切換スイッチ１８１〜１８ｎは、その第３の端子に対し、短絡制御信号ＣｓｈがＬレベルのときには第１の端子を接続し、短絡制御信号ＣｓｈがＨレベルのときには第２の端子を接続する。これにより、短絡制御信号ＣｓｈがＬレベルのときには、映像信号線駆動回路における各バッファ回路１５１〜１５ｎの出力信号ＯＵＴ１〜ＯＵＴｎが各映像信号線Ｌｓに供給され、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍが各映像信号線Ｌｓに供給される。したがって、短絡制御信号ＣｓｈがＨレベルのときには、共通電極Ｅｃと各映像信号線Ｌｓとが短絡することになる。本実施形態における上記以外の構成については第１の実施形態と同様であるので、同一部分には同一の参照符号を付して説明を省略する。また、液晶パネルの駆動方法についても、本実施形態は第１の実施形態と同様であるので説明を省略する。
【００７４】
上記のような本実施形態においても、第１の実施形態と同様、液晶パネル４５の交流化駆動のための極性反転の際に、液晶パネル４５における各映像信号線Ｌｓは、映像信号線駆動回路内の各バッファ回路１５１〜１５ｎから電気的に切り離されると共に共通電極Ｅｃに短絡される。これにより、映像信号線駆動回路におけるバッファ回路１５１〜１５ｎとして従来よりも駆動能力の低いバッファ回路を使用しても、液晶パネル４５における液晶層に対し従来と同様の電圧を印加することができる。したがって本実施形態によれば、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路の消費電力を低減でき、さらに、バッファ回路１５１〜１５ｎを構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。
【００７５】
＜３．第３の実施形態＞
図１２は、本発明の第３の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置では、図１に示した第１の実施形態に係る液晶表示装置における共通電極駆動回路２３と同等の回路が、映像信号線駆動回路２４に内蔵されている。したがって本実施形態では、共通電極信号Ｖｃｏｍを生成するための基準電圧ＶＨ、ＶＬおよび極性反転制御信号φは、映像信号線駆動回路２４に供給され、共通電極信号Ｖｃｏｍは、映像信号線駆動回路２４から液晶パネル４０の共通電極Ｅｃに与えられる。図１３は、この映像信号線駆動回路２４の構成を示す回路図である。この映像信号線駆動回路２４は、図４（ａ）に示した既述の回路と同一構成の共通電極駆動回路２００を内蔵しているが、その他の構成は第１の実施形態と同様であるので、同一部分には同一の参照符号を付して説明を省略する。また、液晶パネル４０の駆動方法についても、本実施形態は第１の実施形態と同様であるので説明を省略する。なお、映像信号線駆動回路２４は共通電極駆動回路２００を内蔵しているので、その共通電極駆動回路２００の出力信号が共通電極信号Ｖｃｏｍとして、接続切換回路１６０における各切換スイッチ１６１〜１６ｎの第２の端子に与えられる。
【００７６】
上記のような本実施形態においても、第１の実施形態と同様、液晶パネル４０の交流化駆動のための極性反転の際に、液晶パネル４０における各映像信号線Ｌｓは、映像信号線駆動回路２４内の各バッファ回路１５１〜１５ｎから電気的に切り離されると共に共通電極Ｅｃに短絡される。これにより、映像信号線駆動回路２４におけるバッファ回路１５１〜１５ｎとして従来よりも駆動能力の低いバッファ回路を使用しても、液晶パネル４０における液晶層に対し従来と同様の電圧を印加することができる。したがって本実施形態によれば、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路２４の消費電力を低減でき、さらに、バッファ回路１５１〜１５ｎを構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。
【００７７】
また、第１および第２の実施形態や本実施形態のように、液晶パネルの交流化駆動のための極性反転の際にバッファ回路の出力信号に代えて共通電極信号Ｖｃｏｍが映像信号線Ｌｓに供給される場合には、上記のように共通電極駆動回路を映像信号線駆動回路に内蔵して１チップ化することにより、液晶表示装置の構成が簡素化される。なお、映像信号線駆動回路と共通電極駆動回路とをＩＣチップとして１チップ化する場合のみならず、液晶パネルを構成する同一基板上に映像信号線駆動回路と共通電極駆動回路とを形成する場合においても、同様の利点が得られる。
【００７８】
＜４．第４の実施形態＞
図１４は、本発明の第４の実施形態に係る液晶表示装置における映像信号線駆動回路の構成を示す回路図である。本実施形態に係る液晶表示装置では、上記第１の実施形態とは異なり、映像信号線駆動回路において基準電圧選択回路１３１〜１３ｎと接続切換回路１６０との間にバッファ回路１５１〜１５ｎを設ける代わりに、抵抗Ｒを用いて構成される分圧回路と、その分圧回路によって生成される６２種類の基準電圧を伝達するための６２本の基準電圧バスラインＬ２〜Ｌ６３との間に、６２個のバッファ回路２２２〜２２６３がそれぞれ配置されている。そして、各バッファ回路２２２〜２２６３には、オン−オフ・スイッチが休止制御回路２１２〜２１６３として付設され、各休止制御回路２１２〜２１６３は、図５（ｄ）に示すようなアンプ休止制御信号Ｃａｓに基づき各バッファ回路２２２〜２２６３へのアンプバイアスＶｂａの供給を制御する。また、本実施形態では、短絡制御信号Ｃｓｈはデコード回路１２５に入力され、このデコード回路１２５は、短絡制御信号Ｃｓｈとサンプリング・ラッチ回路１１０からの内部画像信号とに基づき、ｎ本の映像信号線Ｌｓにそれぞれ対応するｎ群のデコード出力を生成する。本実施形態における上記以外の構成については第１の実施形態と同様であるので、同一部分には同一の参照符号を付して説明を省略する。また、液晶パネル４０の駆動方法についても、本実施形態は第１の実施形態と同様であるので説明を省略する。
【００７９】
上記構成における各バッファ回路２２２〜２２６３は、アンプバイアスＶｂａが供給されている間は、入力インピーダンスが極めて高く、かつ出力インピーダンスが極めて低く、電圧利得がほぼ１である増幅器、すなわち電圧ホロワとして機能し、一方、アンプバイアスＶｂａの供給が停止されると、休止状態、すなわち、その消費電力が無視できる程度となり、且つその出力が高インピーダンス状態となる。なお、第１および第２の基準電圧Ｖｒ１，Ｖｒ２は電源回路３０から供給されるので、これらの基準電圧Ｖｒ１，Ｖｒ２は、バッファ回路を介することなく基準電圧バスラインＬ１、Ｌ６４にそれぞれ与えられる。また、上記構成の映像信号線駆動回路では、基準電圧選択回路１３１〜１３ｎと接続切換回路１６０との間にはバッファ回路が存在しないので、基準電圧選択回路１３１〜１３ｎから出力される選択基準電圧は、接続切換回路１６０における切換スイッチ１６１〜１６ｎの第１の端子に与えられる。
【００８０】
上記構成において、デコード回路１２５からのｎ群のデコード出力のそれぞれは、６５個（階調数＋１個）の信号から構成され、それらのうち６４個の信号は、基準電圧選択回路１３１〜１３ｎに入力され、短絡制御信号ＣｓｈがＬレベルのときには、第１の実施形態と同様、それら６４個の信号のうちいずれか１つのみが上記内部画像信号に応じてアクティブとなる。ｎ群のデコード出力のそれぞれにおける残りの１つの信号は、接続切換回路１６０における切換スイッチ１６１〜１６ｎに入力される。ここで、切換スイッチ１６１〜１６ｎに入力されるデコード出力の信号は、短絡制御信号ＣｓｈがＬレベルのときには非アクティブとなり、短絡制御信号ＣｓｈがＨレベルのときにはアクティブとなる。また、短絡制御信号ＣｓｈがＨレベルのとき、ｎ群のデコード出力のうち基準電圧選択回路１３１〜１３ｎに入力される信号は全て非アクティブとなる。したがって、短絡制御信号ＣｓｈがＬレベルのときには、サンプリング・ラッチ回路１１０からの内部画像信号に応じて基準電圧選択回路１３１〜１３ｎから出力される選択基準電圧が、出力信号ＯＵＴ１〜ＯＵＴｎとして映像信号線駆動回路から出力されて液晶パネル４０の映像信号線Ｌｓに供給され、一方、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍが液晶パネル４０の各映像信号線Ｌｓに供給される。これは、短絡制御信号ＣｓｈがＨレベルのときに共通電極Ｅｃと各映像信号線Ｌｓとが短絡されることを意味する。なお、このような映像信号線駆動回路では、基準電圧選択回路が接続切換回路１６０を含み、その基準電圧選択回路において、階調数に対応する６４種類の基準電圧と共通電極信号Ｖｃｏｍの電圧とからなる６５種類の電圧から映像信号線毎に１つの電圧が選択され、選択された電圧が出力信号ＯＵＴ１〜ＯＵＴｎとして出力される、と見なすこともできる。
【００８１】
上記のような本実施形態においても、第１の実施形態と同様、液晶パネル４０の交流化駆動のための極性反転の際に、液晶パネル４０における各映像信号線Ｌｓは、映像信号線駆動回路内の各基準電圧選択回路１３１〜１３ｎおよび各バッファ回路２２２〜２２６３から電気的に切り離されると共に共通電極Ｅｃに短絡される。これにより、映像信号線駆動回路におけるバッファ回路２２２〜２２６３として駆動能力の低いバッファ回路を使用しても、液晶パネル４０における液晶層に対し従来と同様の電圧を印加することができる。したがって本実施形態によれば、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路の消費電力を低減でき、さらに、バッファ回路２２２〜２２６３を構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。また、第１の実施形態と同様、短絡期間または短絡期間を含む所定期間は、各バッファ回路２２２〜２２６３およびバイアス生成回路１７０はアンプ休止制御信号Ｃａｓにより休止状態となるため（図５参照）、このことも映像信号線駆動回路の消費電力の低減に寄与する。
【００８２】
上記に加えて、本実施形態では、共通電極信号Ｖｃｏｍを基準電圧の１つとみなして６５種類の基準電圧から１つの電圧を選択する回路構成、すなわち接続切換回路１６０を基準電圧選択回路に含めた構成とすることができるので、図３に示したように基準電圧選択回路１３１〜１３ｎとしてのスイッチ群とバッファ回路１５１〜１５ｎと接続切換回路１６０としてのスイッチ群とを順に配置した構成に比べ、映像信号線駆動回路の回路構成をコンパクトなものとすることができる。このため本実施形態によれば、第１の実施形態と同様の効果を奏する映像信号線駆動回路をよりサイズの小さいＩＣチップとして実現することができ、その結果、更に液晶表示装置の小型化および低コスト化を図ることができる。
【００８３】
＜５．第５の実施形態＞
図１５は、本発明の第５の実施形態に係る液晶表示装置における映像信号線駆動回路の構成を示す回路図である。本実施形態に係る液晶表示装置は、上記第４の実施形態に係る映像信号線駆動回路おいて出力部に設けられた接続切換回路１６０に代えて、１個の切換スイッチからなる電圧切換回路３００を備えており、外部の電源回路から供給される基準電圧Ｖｒ２は、この電圧切換回路３００を介して基準電圧バスラインＬ６４に与えられる。そして、この電圧切換回路３００には、その切換動作を制御する信号として短絡制御信号Ｃｓｈが入力される。本実施形態におけるその他の構成は上記第４の実施形態と基本的に同様であるので、同一部分には同一の参照符号を付して説明を省略する。また、液晶パネル４０の駆動方法についても、本実施形態は第１の実施形態等と同様であるので説明を省略する。
【００８４】
本実施形態に係る映像信号線駆動回路において、デコード回路１２６は、第４の実施形態におけるデコード回路１２５とほぼ同様であるが、短絡制御信号ＣｓｈがＨレベルのときの動作が異なる。すなわち、短絡制御信号ＣｓｈがＨレベルのとき、第４の実施形態では、基準電圧選択回路１３１〜１３ｎに入力される全てのデコード出力信号は非アクティブとなるが、本実施形態では、基準電圧選択回路１３１〜１３ｎにおけるスイッチのうち基準電圧バスラインＬ６４の接続されるスイッチに入力されるデコード出力信号のみ、アクティブとなる。
【００８５】
また、本実施形態に係る映像信号線駆動回路において、電圧切換回路３００は、第１〜第３の端子を有し、第１の端子には基準電圧バスラインＬ６４が接続され、第２の端子には基準電圧Ｖｒ２が与えられ、第３の端子には共通電極信号Ｖｃｏｍが与えられる。そして電圧切換回路３００は、短絡制御信号ＣｓｈがＬレベルのときには第１の端子を第２の端子に接続し、短絡制御信号ＣｓｈがＨレベルのときには第１の端子を第３の端子に接続する。これにより、基準電圧バスラインＬ６４に対し、短絡制御信号ＣｓｈがＬレベルのときには基準電圧Ｖｒ２が与えられ、短絡制御信号ＣｓｈがＨレベルのときには共通電極信号Ｖｃｏｍが与えられる。
【００８６】
したがって、短絡制御信号ＣｓｈがＬレベルのときには、サンプリング・ラッチ回路１１０からの内部画像信号に応じて基準電圧選択回路１３１〜１３ｎから出力される選択基準電圧が、出力信号ＯＵＴ１〜ＯＵＴｎとして映像信号線駆動回路から出力されて液晶パネル４０の映像信号線Ｌｓに供給される。一方、短絡制御信号ＣｓｈがＨレベルのときには、共通電極信号Ｖｃｏｍが基準電圧選択回路１３１〜１３ｎを介して液晶パネル４０の各映像信号線Ｌｓに供給される。これは、短絡制御信号ＣｓｈがＨレベルのときに共通電極Ｅｃと各映像信号線Ｌｓとが短絡されることを意味する。
【００８７】
上記のような本実施形態においても、第４の実施形態と同様の効果が得られる。すなわち、映像信号線駆動回路におけるバッファ回路２２２〜２２６３として駆動能力の低いバッファ回路を使用しても、液晶パネル４０における液晶層に対し従来と同様の電圧を印加することができるので、映像信号線駆動回路の消費電力を低減でき、さらに、バッファ回路２２２〜２２６３を構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。また、短絡期間または短絡期間を含む所定期間は、各バッファ回路２２２〜２２６３およびバイアス生成回路１７０はアンプ休止制御信号Ｃａｓにより休止状態となるため（図５参照）、このことも映像信号線駆動回路の消費電力の低減に寄与する。更に、第１の実施形態等に比べて必要なバッファ回路の個数が少なくなるという利点もある。
【００８８】
また、本実施形態では、６４本の基準電圧バスラインのうち１本のバスラインＬ６４が基準電圧Ｖｒ２の伝達と共通電極信号Ｖｃｏｍの伝達とに共用され、かつ、上記の他の実施形態における接続切換回路１６０の代わりに各基準電圧選択回路１３１〜１３ｎにおける１つのスイッチが使用される。この構成では、ｎ個の切換スイッチ１６１〜１６ｎからなる接続切換回路１６０によって短絡動作を行う場合に比べて、オン抵抗の小さい１個のスイッチが電圧切換回路３００として必要となるが、接続切換回路１６０は不要となり、制御用の信号線を多数配線する必要がなくなる。このため、本実施形態によれば、上記効果に加えて、映像信号線駆動回路を実現するＩＣチップのサイズをより縮小できるという効果も得られる。
【００８９】
＜６．第６の実施形態＞
図１６は、本発明の第６の実施形態に係る液晶表示装置の構成を回路図とブロック図との組み合わせによって示している。なお、以下では、上記他の実施形態と同様の構成要素および信号には同一の参照符号を付して詳しい説明を省略する。
【００９０】
本実施形態に係る液晶表示装置は、アナログドライバ方式の表示装置であって、第１の実施形態におけるものと同様の構成の表示制御回路１０、共通電極駆動回路２３、および電源回路３０を備えているが、映像信号線駆動回路２５および液晶パネル４６の構成が第１の実施形態と相違する。
【００９１】
映像信号線駆動回路２５は、表示すべき画像の赤色成分を表すアナログ信号である赤色画像信号Ｓｒと、表示すべき画像の緑色成分を表すアナログ信号である緑色画像信号Ｓｇと、表示すべき画像の青色成分を表すアナログ信号である青色画像信号Ｓｂとからなるアナログ映像信号を生成する。このアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂは、液晶パネル４６を交流化駆動するために１水平期間毎に極性が反転される信号である。
【００９２】
液晶パネル４６は、多結晶シリコンを用いたＴＦＴをスイッチング素子とするアクティブマトリクス型の表示パネルであって、互いに対向する一対の基板（以下、第１および第２の基板という）を有している。これらの基板は、所定の距離（典型的には数μｍ）だけ離されて固定されており、液晶材料がこれらの基板間に充填されて液晶層が形成されている。これらの基板のうち少なくとも一方は透明である。液晶パネル４６における第１の基板上には、複数の映像信号線Ｌｓ（以下では映像信号線Ｌｓの数をｎとする）と複数の走査信号線Ｌｇとが格子状に配置されると共に、それら映像信号線Ｌｓと走査信号線Ｌｇとの交差部にそれぞれ対応して複数の画素形成部がマトリクス状に配置されることで表示部が形成されている。各画素形成部は、ソース端子が映像信号線Ｌｓにゲート端子が走査信号線Ｌｇにそれぞれ接続されたＴＦＴと、そのＴＦＴのドレイン端子に接続された画素電極と、全ての画素形成部に共通的に設けられて画素電極との間に容量Ｃｐが形成されるように第２の基板の全面に形成された対向電極である共通電極と、全ての画素形成部に共通的に設けられて画素電極と共通電極との間に挟持される上記液晶層とから構成される。これに加えて、液晶パネル４６における第１の基板上には、上記複数の走査信号線Ｌｇに走査信号を供給する走査信号線駆動回路４２と、映像信号線駆動回路２５からのアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂをそれぞれ伝達するための映像信号バスラインＬｒ，Ｌｇ，Ｌｂと、これらの映像信号バスラインＬｒ，Ｌｇ，Ｌｂで伝達されるアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂをサンプリングして上記複数の映像信号線Ｌｓに供給するためのｎ個のアナログスイッチ４１１〜４１ｎからなるサンプリング回路と、このサンプリング回路を制御するシフトレジスタ回路４１と、映像信号バスラインＬｒ，Ｌｇ，Ｌｂを極性反転の際に共通電極に短絡するための接続切換回路とが形成されている。このようにして、液晶パネル４６には、マトリクス状に配置された複数の画素形成部と格子状に形成された映像信号線Ｌｓおよび走査信号線Ｌｇと駆動回路の一部とが一体的に形成されている。
【００９３】
上記構成の液晶パネルにおいて、シフトレジスタ回路４１は、１水平走査期間の間に１つのパルスを入力端から出力端へと順次転送すると共に、上記パルスが出力端に到達する毎に所定期間だけＨレベルとなる信号すなわち極性反転の際に所定期間だけＨレベルとなる信号である短絡制御信号Ｃｓｈと、その論理レベルを反転させた信号である短絡制御反転信号Ｃｓｈｂとを生成する。
【００９４】
サンプリング回路を構成するｎ個のアナログスイッチ４１１〜４１ｎは、シフトレジスタ回路４１によって転送されるパルスによって順次オンされ、このオン動作により、映像信号バスラインＬｒ，Ｌｇ，Ｌｂ上のアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂが映像信号線Ｌｓに供給されて、走査信号線駆動回路４２によってオンされたＴＦＴを介して画素電極に与えられる。
【００９５】
接続切換回路は、映像信号バスラインＬｒ，Ｌｇ，Ｌｂにそれぞれ対応して設けられ、映像信号バスラインＬｒ，Ｌｇ，Ｌｂと共通電極信号Ｖｃｏｍを伝達する信号線との間にそれぞれ挿入された３個のアナログスイッチ４３ｒ，４３ｇ，４３ｂから構成される。これらのアナログスイッチ４３ｒ，４３ｇ，４３ｂには、上記の短絡制御信号Ｃｓｈおよび短絡制御反転信号Ｃｓｈｂが制御信号として入力される。これにより、短絡制御信号ＣｓｈがＨレベルの期間のみ映像信号バスラインＬｒ，Ｌｇ，Ｌｂに共通電極信号Ｖｃｏｍが供給される。これは、短絡制御信号ＣｓｈがＨレベルのとき（極性反転時の所定期間だけ）映像信号バスラインＬｒ，Ｌｇ，Ｌｂが共通電極に短絡されることを意味する。
【００９６】
前述のように、映像信号線駆動回路２５は、液晶パネル４６における映像信号バスラインＬｒ，Ｌｇ，Ｌｂに対し、１水平期間毎に極性が反転するアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂを供給する。ただし、少なくとも短絡期間においては、例えば映像信号線駆動回路２５内のバッファ回路の出力を高インピーダンス状態にすることにより、映像信号線駆動回路２５が映像信号バスラインＬｒ，Ｌｇ，Ｌｂから電気的に切り離されるように構成されている。ところで、映像信号バスラインＬｒ，Ｌｇ，Ｌｂは第１の基板に形成され、共通電極は第２の基板の全面に形成されていることから、図示されていないが、映像信号バスラインＬｒ，Ｌｇ，Ｌｂと共通電極との間には容量が形成されている。したがって、映像信号線駆動回路２５は、一定周期で極性の反転する信号を容量性負荷に供給して当該容量性負荷を駆動するという点では、上記の他の実施形態における信号線駆動回路と同様である。
【００９７】
本実施形態では、前述のように、３個のアナログスイッチ４３ｒ，４３ｇ，４３ｂからなる接続切換回路により、映像信号バスラインＬｒ，Ｌｇ，Ｌｂに与えられるべきアナログ映像信号Ｓｒ，Ｓｇ，Ｓｂの極性が反転する毎に所定期間（短絡制御信号ＣｓｈがＨレベルの期間）だけ、各映像信号バスラインＬｒ，Ｌｇ，Ｌｂが共通電極に短絡され、このとき映像信号線駆動回路２５は、各映像信号バスラインＬｒ，Ｌｇ，Ｌｂから電気的に切り離される。したがって、上記の他の実施形態と同様、映像信号線駆動回路２５におけるバッファ回路として従来よりも駆動能力の低いバッファ回路を使用しても、液晶パネル４６の映像信号バスラインＬｒ，Ｌｇ，Ｌｂに対し従来と同様の信号を供給することができる。このため本実施形態によれば、従来よりも駆動能力の低いバッファ回路を使用することにより、映像信号線駆動回路２５の消費電力を低減でき、さらに、それらバッファ回路を構成するトランジスタのサイズも縮小できる。その結果、液晶表示装置の小型化および低コスト化を図ることができる。
【００９８】
＜７．変形例＞
本発明は上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。例えば、上記各実施形態では、共通電極の電位を基準とする映像信号線Ｌｓや映像信号バスラインＬｒ，Ｌｇ，Ｌｂに供給される信号（電圧）の極性は１水平期間毎に反転されるが、この極性反転の周期は１水平走査期間には限定されず、例えば２水平走査期間毎に極性を反転させるようにしてもよい。その場合においても、極性反転の際に上記のような短絡動作を行わせる構成によってバッファ回路に必要な駆動能力を低減することで、映像信号線駆動回路の消費電力や回路量を低減することができる。
【００９９】
また、上記第１〜第５の実施形態では、アンプ休止制御信号Ｃａｓにより、短絡期間または短絡期間を含む所定期間は、消費電力の低減化のために各バッファ回路およびバイアス生成回路を休止させているが、これらを休止させないようにしてもよいし、バイアス生成回路を常に動作させバッファ回路のみを休止させるようにしてもよい。ただし、バッファ回路を休止させない場合においても、短絡期間において各バッファ回路の出力が高インピーダンス状態となるように出力制御をするのが好ましい。
【０１００】
なお以上では、液晶表示装置を例に挙げて説明したが、容量性負荷に対して所定の周期で極性が反転する電圧信号を供給して当該容量性負荷を駆動する表示装置であれば、他の方式の表示装置に対しても本発明は適用可能である。また、上記各実施形態では、映像信号線Ｌｓの電圧の振幅を抑えるために共通電極の電位（共通電極信号Ｖｃｏｍ）が交流化されているが、共通電極の電位が固定されている場合、例えば、液晶層への印加電圧の極性を１走査信号線毎かつ１映像信号線毎に反転させつつ１フレーム毎にも反転させる駆動方式すなわちドット反転駆動方式を採用した場合にも、本発明は適用可能である。
【０１０１】
【発明の効果】
第１の発明によれば、映像信号線駆動回路の駆動能力が従来よりも低くても、容量性負荷に対し従来と同様の電圧を印加することができるので、映像信号線駆動回路の消費電力を低減でき、さらに、映像信号線駆動回路内のバッファ回路を構成するトランジスタのサイズも縮小できる。より詳しくは、容量性負荷への印加電圧の極性は水平走査線が切り換わる時に反転し、その反転時毎の短絡動作によって、容量性負荷に蓄積されていた電荷が放電されるので、映像信号線駆動回路の消費電力の低減等につき大きな効果が得られる。その結果、表示装置の小型化および低コスト化を図ることができる。このため、例えば本発明の適用される液晶表示装置は、携帯用途の機器に好適である。また、短絡期間内に極性反転が行われるので、画素値の書き込みに使用できる時間が長くなる。
【０１０２】
第２の発明によれば、容量性負荷への印加電圧の極性反転の際に、短絡動作によって、容量性負荷に蓄積されていた電荷が電源を介さずに直接に放電される。これにより、第１の発明と同様、映像信号線駆動回路の消費電力を低減すると共に映像信号線駆動回路内のバッファ回路を縮小化することができるので、表示装置の小型化および低コスト化を図ることができる。
【０１０３】
第３の発明によれば、映像信号線駆動回路と共通電極駆動回路とが同一基板上または同一チップ内に形成されることで、液晶表示装置の構成が簡素化される。
【０１０４】
第４の発明によれば、映像信号線駆動回路の回路構成をコンパクトなものとすることができる。このため、映像信号線駆動回路を実現するＩＣチップのサイズを小さくすることができる。
【０１０５】
第５の発明によれば、１つの基準バスラインとそれに対応する各基準電圧選択回路内の切換スイッチ手段とが基準電圧の選択と共通電極信号と同等の電圧レベルの選択とに共用されることで、信号線駆動回路の回路量が更に低減されるので、信号線駆動回路を実現するＩＣチップのサイズをより小さくできる。
【０１０６】
第６の発明によれば、容量性負荷への印加電圧の極性反転の際に、短絡動作によって、容量性負荷に蓄積されていた電荷が電源を介さずに直接に放電されることで、第５の発明と同様の効果を奏する。
【０１０７】
第７の発明によれば、映像信号線駆動回路と共通電極駆動回路とが同一基板上または同一チップ内に形成されることで、液晶表示装置の構成が簡素化される。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】 第１の実施形態における表示制御回路の構成を示すブロック図である。
【図３】 第１の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図４】 第１の実施形態における共通電極駆動回路の構成を示す回路図である。
【図５】 第１の実施形態における映像信号線駆動回路の休止制御を説明するための信号波形図である。
【図６】 従来の液晶表示装置における液晶パネルの駆動方法を説明するための電圧および信号波形図である。
【図７】 第１の実施形態における液晶パネルの第１の駆動方法を説明するための電圧および信号波形図である。
【図８】 第１の実施形態における液晶パネルの第２の駆動方法を説明するための電圧および信号波形図である。
【図９】 第１の実施形態における液晶パネルの第３の駆動方法を説明するための電圧および信号波形図である。
【図１０】 第１の実施形態における液晶パネルの第４の駆動方法を説明するための電圧および信号波形図である。
【図１１】 本発明の第２の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図１２】 本発明の第３の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図１３】 第３の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図１４】 本発明の第４の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図１５】 本発明の第５の実施形態における映像信号線駆動回路の構成を示す回路図である。
【図１６】 本発明の第６の実施形態に係る液晶表示装置の構成を示す図である。
【符号の説明】
１０ …表示制御回路
２１，２４，２５…映像信号線駆動回路
２２ …走査信号線駆動回路
２３ …共通電極駆動回路
３０ …電源回路
４０，４５，４６…液晶パネル
１４１〜１４ｎ …休止制御回路
１５１〜１５ｎ …バッファ回路
１６１〜１６ｎ …切換スイッチ
１８１〜１８ｎ …切換スイッチ
２００ …共通電極駆動回路
２１２〜２１６３…休止制御回路
２２２〜２２６３…バッファ回路
３００ …電圧切換回路
４３ｒ，４３ｇ，４３ｂ …アナログスイッチ（接続切換回路）
Ｅｃ …共通電極
Ｌ１〜Ｌ６４ …基準電圧バスライン
Ｌｓ …映像信号線
Ｌｇ …走査信号線
Ｌｒ，Ｌｇ，Ｌｂ…映像信号バスライン
Ｄｒ，Ｄｇ，Ｄｂ…画像信号
Ｃｓｈ …短絡制御信号
Ｃａｓ …アンプ休止制御信号
φ …極性反転制御信号
Ｖｂａ …アンプバイアス
Ｖｖ …映像信号線の電位
Ｖｃｏｍ …共通電極信号
Ｖｒ１，Ｖｒ２ …（映像信号線に印加される）基準電圧
ＶＨ，ＶＬ …（共通電極に印加される）基準電圧
Claims (15)
- 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と、
前記容量性負荷への印加電圧の極性が反転する時には、前記各映像信号線を前記映像信号線駆動回路から電気的に切り離すと共に前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極に短絡させる接続切換回路と
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記駆動回路は、前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に前記共通電極に与える共通電極駆動回路を含み、
前記共通電極駆動回路は、前記接続切換回路が前記各映像信号線と前記共通電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させている期間内に、前記共通電極に供給されている電圧を前記第１の所定電圧と前記第２の所定電圧との間で切り換えることを特徴とする、表示装置。 - 前記共通電極に供給される電圧と同等の電圧レベルを提供する電極は、前記共通電極であることを特徴とする、請求項１に記載の表示装置。
- 前記映像信号線駆動回路と前記共通電極駆動回路とは、同一基板上または同一チップ内に形成されたことを特徴とする、請求項１に記載の表示装置。
- 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインと、
前記各映像信号線に対応して設けられ、前記所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択回路と
を含み、
前記各電圧選択回路は、各水平走査期間内では、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインを選択して対応する映像信号線に接続することを特徴とする、表示装置。 - 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる駆動回路を備えた表示装置であって、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記第２の電極を基準として前記画像に応じた電圧信号を前記複数の映像信号線に供給する映像信号線駆動回路と
を備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
前記複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと、
前記容量性負荷への印加電圧の極性が反転する時には、前記複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベルを与える電圧切換回路と、
前記各映像信号線に対応して設けられ、各水平走査期間内では、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続すると共に、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択回路と
を含むことを特徴とする、表示装置。 - 前記共通電極信号と同等の電圧レベルは、前記共通電極信号であることを特徴とする、請求項４または５に記載の表示装置。
- 前記駆動回路は、前記容量性負荷への印加電圧の極性反転に応じて前記共通電極の電位を切り換える共通電極駆動回路を含み、
前記映像信号線駆動回路と前記共通電極駆動回路とは、同一基板上または同一チップ内に形成されたことを特徴とする、請求項４または５に記載の表示装置。 - 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路と、
前記容量性負荷への印加電圧の極性を反転させる時に、前記第１の電極を前記映像信号線駆動回路から電気的に切り離すと共に前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極に短絡させる接続切換回路と、
前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に前記第２の電極に与える第２電極駆動回路と
を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記第２電極駆動回路は、前記接続切換回路が前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させている期間内に、前記第２の 電極としての前記共通電極に供給されている電圧を前記第１の所定電圧と前記第２の所定電圧との間で切り換えることを特徴とする、駆動回路。 - 前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極は、前記第２の電極としての前記共通電極であることを特徴とする、請求項８に記載の駆動回路。
- 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインと、
前記各映像信号線に対応して設けられ、前記所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択回路と
を含み、
前記各電圧選択回路は、各水平走査期間内では、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインを選択して対応する映像信号線に接続することを特徴とする、駆動回路。 - 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号線駆動回路を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号線駆動回路は、
前記複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと、
前記容量性負荷への印加電圧の極性が反転する時には、前記複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベルを与える電圧切換回路と、
前記各映像信号線に対応して設けられ、各水平走査期間内では、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続すると共に、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択回路と
を含むことを特徴とする、駆動回路。 - 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップと、
前記容量性負荷への印加電圧の極性が反転する時に、前記駆動回路のうち前記電圧信号を前記第１の電極に供給する回路部分から前記第１の電極を電気的に切り離すと共に、前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とを短絡させる接続切換ステップと、
前記容量性負荷への印加電圧の極性反転に応じて第１の所定電圧と第２の所定電圧を交互に第２の電極に与える第２電極駆動ステップと
を備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記第２電極駆動ステップでは、前記第１の電極と前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極とが短絡されている期間内に、前記第２の電極としての前記共通電極に供給されている電圧が前記第１の所定電圧と前記第２の所定電圧との間で切り換わることを特徴とする、駆動方法。 - 前記第２の電極に供給される電圧と同等の電圧レベルを提供する電極は、前記第２の電極としての前記共通電極であることを特徴とする、請求項１２に記載の駆動方法。
- 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップを備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号供給ステップは、前記各映像信号線に対応して設けられ、複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインと前記共通電極への供給電圧である共通電極信号と同等の電圧レベルが与えられる１つの電圧バスラインとからなる所定数の電圧バスラインのうちいずれか１つの電圧バスラインを選択して対応する映像信号線に接続する電圧選択ステップを含み、
前記各電圧選択ステップでは、各水平走査期間内には、前記所定数の電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた電圧バスラインが選択されて対応する映像信号線に接続され、前記容量性負荷への印加電圧の極性が反転する時には、前記共通電極信号と同等の電圧レベルの与えられた前記１つの電圧バスラインが選択されて対応する映像信号線に接続されることを特徴とする、駆動方法。 - 水平および垂直走査に基づき表示すべき画像を示す映像信号としての電圧を、互いに対向する第１および第２の電極によって形成される容量を含む容量性負荷に印加し、かつ、当該容量性負荷への印加電圧の極性を水平走査線が切り換わる時に反転させることで周期的に反転させる交流化駆動方式の表示装置における駆動回路による駆動方法であって、
前記第２の電極を基準として前記画像に応じた電圧信号を前記第１の電極に供給する映像信号供給ステップを備え、
前記表示装置は、
前記第１の電極としての複数の映像信号線と、
前記複数の映像信号線と交差する複数の走査信号線と、
前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成手段と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備え、
前記各画素形成手段は、
対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成手段に共通的に設けられ、前記容量性負荷に含まれる所定容量が前記画素電極との間に形成されるように配置された前記第２の電極としての共通電極とを含み、
前記走査信号線駆動回路は、選択された走査信号線に前記スイッチング素子をオンさせる電圧を印加し、
前記映像信号供給ステップは、
前記容量性負荷への印加電圧の極性が反転する時には、複数の基準電圧がそれぞれ与えられる複数の基準電圧バスラインのうちいずれか１つの基準電圧バスラインに、当該１つの基準電圧バスラインに与えるべき基準電圧に代えて前記共通電極への供給電圧である共通電極信号と同等の電圧レベルを与える電圧切換ステップと、
前記各映像信号線に対応して設けられ、各水平走査期間内には、前記複数の基準電圧バスラインのうち前記映像信号に応じた基準電圧の与えられた基準電圧バスラインを選択して対応する映像信号線に接続し、前記容量性負荷への印加電圧の極性が反転する時には、前記１つの基準電圧バスラインを選択して対応する映像信号線に接続する基準電圧選択ステップと
を含むことを特徴とする、駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367738A JP4225777B2 (ja) | 2002-02-08 | 2002-12-19 | 表示装置ならびにその駆動回路および駆動方法 |
| TW092101473A TWI283846B (en) | 2002-02-08 | 2003-01-23 | Display device, drive circuit for the same, and driving method for the same |
| US10/357,480 US7098885B2 (en) | 2002-02-08 | 2003-02-04 | Display device, drive circuit for the same, and driving method for the same |
| KR10-2003-0007820A KR100527157B1 (ko) | 2002-02-08 | 2003-02-07 | 표시장치, 그 구동회로 및 구동방법 |
| CNB031043666A CN1311419C (zh) | 2002-02-08 | 2003-02-08 | 显示装置及其驱动电路和驱动方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-31593 | 2002-02-08 | ||
| JP2002031593 | 2002-02-08 | ||
| JP2002367738A JP4225777B2 (ja) | 2002-02-08 | 2002-12-19 | 表示装置ならびにその駆動回路および駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003302951A JP2003302951A (ja) | 2003-10-24 |
| JP4225777B2 true JP4225777B2 (ja) | 2009-02-18 |
Family
ID=27667512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367738A Expired - Fee Related JP4225777B2 (ja) | 2002-02-08 | 2002-12-19 | 表示装置ならびにその駆動回路および駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7098885B2 (ja) |
| JP (1) | JP4225777B2 (ja) |
| KR (1) | KR100527157B1 (ja) |
| CN (1) | CN1311419C (ja) |
| TW (1) | TWI283846B (ja) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3906665B2 (ja) * | 2001-10-05 | 2007-04-18 | カシオ計算機株式会社 | 液晶駆動装置 |
| JP3917845B2 (ja) * | 2001-11-16 | 2007-05-23 | シャープ株式会社 | 液晶表示装置 |
| JP4366914B2 (ja) * | 2002-09-25 | 2009-11-18 | 日本電気株式会社 | 表示装置用駆動回路及びそれを用いた表示装置 |
| JP2005024583A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 液晶駆動装置 |
| JP4154598B2 (ja) * | 2003-08-26 | 2008-09-24 | セイコーエプソン株式会社 | 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 |
| JP2005148711A (ja) * | 2003-10-21 | 2005-06-09 | Seiko Epson Corp | 表示装置、表示装置の駆動方法および電子機器 |
| KR100561946B1 (ko) * | 2003-10-23 | 2006-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| JP4744075B2 (ja) * | 2003-12-04 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 表示装置、その駆動回路およびその駆動方法 |
| JP2005196133A (ja) * | 2003-12-08 | 2005-07-21 | Renesas Technology Corp | 表示用駆動回路 |
| US20050140634A1 (en) * | 2003-12-26 | 2005-06-30 | Nec Corporation | Liquid crystal display device, and method and circuit for driving liquid crystal display device |
| JP2005257929A (ja) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2005274658A (ja) * | 2004-03-23 | 2005-10-06 | Hitachi Displays Ltd | 液晶表示装置 |
| JP4794157B2 (ja) * | 2004-11-22 | 2011-10-19 | 三洋電機株式会社 | 表示装置 |
| TWI293446B (en) * | 2004-11-30 | 2008-02-11 | Himax Tech Ltd | Power saving flat display and method thereof |
| US8836621B2 (en) * | 2004-12-15 | 2014-09-16 | Nlt Technologies, Ltd. | Liquid crystal display apparatus, driving method for same, and driving circuit for same |
| JP4356617B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP4356616B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP2006208653A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 表示装置 |
| JP4400588B2 (ja) | 2005-06-02 | 2010-01-20 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の駆動方法、および、電子機器 |
| US8358292B2 (en) | 2005-08-01 | 2013-01-22 | Sharp Kabushiki Kaisha | Display device, its drive circuit, and drive method |
| WO2007015348A1 (ja) | 2005-08-04 | 2007-02-08 | Sharp Kabushiki Kaisha | 液晶表示装置およびその駆動方法 |
| JP4708142B2 (ja) * | 2005-09-28 | 2011-06-22 | シャープ株式会社 | 表示素子駆動回路およびこれを備える液晶表示装置、表示素子駆動方法 |
| JP4797823B2 (ja) * | 2005-10-03 | 2011-10-19 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| JP2007140005A (ja) * | 2005-11-17 | 2007-06-07 | Matsushita Electric Ind Co Ltd | バイアス電圧発生回路 |
| JP4964461B2 (ja) * | 2005-12-13 | 2012-06-27 | ティーピーオー、ホンコン、ホールディング、リミテッド | 表示装置及びその容量性負荷の駆動回路 |
| KR101219043B1 (ko) | 2006-01-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 장치 |
| JP5137321B2 (ja) * | 2006-04-20 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 表示装置、ｌｃｄドライバ及び駆動方法 |
| JP4881070B2 (ja) * | 2006-05-29 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | アクティブマトリクス型液晶表示装置の駆動回路 |
| JP2008015401A (ja) * | 2006-07-10 | 2008-01-24 | Epson Imaging Devices Corp | 電気光学装置、電気光学装置の駆動方法、および電子機器 |
| CN101432793B (zh) * | 2006-07-14 | 2012-02-01 | 夏普株式会社 | 有源矩阵基片和配备该基片的显示装置 |
| US8228273B2 (en) | 2006-08-02 | 2012-07-24 | Sharp Kabushiki Kaisha | Active matrix substrate and display device having the same |
| WO2008029536A1 (fr) * | 2006-09-06 | 2008-03-13 | Sharp Kabushiki Kaisha | Dispositif d'affichage à cristaux liquides et son procédé de commande |
| JP5087891B2 (ja) * | 2006-09-12 | 2012-12-05 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び電子機器 |
| JP5045318B2 (ja) * | 2006-09-27 | 2012-10-10 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び電子機器 |
| EP2071553B1 (en) | 2006-09-28 | 2016-03-16 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus, driver circuit, driving method and television receiver |
| EP2053589A4 (en) * | 2006-11-02 | 2011-01-12 | Sharp Kk | ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE HAVING THE SUBSTRATE |
| JP4889457B2 (ja) * | 2006-11-30 | 2012-03-07 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4966022B2 (ja) * | 2007-01-05 | 2012-07-04 | 株式会社ジャパンディスプレイセントラル | 平面表示装置及びその制御方法 |
| JP4939958B2 (ja) * | 2007-01-31 | 2012-05-30 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| CN101627418A (zh) * | 2007-03-09 | 2010-01-13 | 夏普株式会社 | 液晶显示装置及其驱动电路和驱动方法 |
| CN101627416B (zh) * | 2007-05-25 | 2012-02-22 | 夏普株式会社 | 显示装置 |
| KR101435527B1 (ko) | 2007-07-25 | 2014-08-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN101373582B (zh) | 2007-08-24 | 2010-08-25 | 北京京东方光电科技有限公司 | 液晶显示器抗拖影方法 |
| TW200918994A (en) * | 2007-10-23 | 2009-05-01 | Au Optronics Corp | A liquid crystal display panel |
| JP5242130B2 (ja) | 2007-10-31 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 液晶表示パネル駆動方法、液晶表示装置、及びｌｃｄドライバ |
| KR100918698B1 (ko) * | 2007-11-20 | 2009-09-22 | 주식회사 실리콘웍스 | 오프셋 보상 감마 버퍼 및 이를 이용하는 계조 전압 발생회로 |
| CN101465102B (zh) * | 2007-12-18 | 2012-10-10 | 瑞鼎科技股份有限公司 | 用于驱动液晶显示器的驱动装置及方法 |
| US9214130B2 (en) * | 2008-04-18 | 2015-12-15 | Sharp Kabushiki Kaisha | Display device and mobile terminal |
| JP5386211B2 (ja) * | 2008-06-23 | 2014-01-15 | 株式会社ジャパンディスプレイ | 画像表示装置及びその駆動方法、並びに、画像表示装置組立体及びその駆動方法 |
| KR101508719B1 (ko) * | 2008-10-06 | 2015-04-03 | 삼성디스플레이 주식회사 | 구동유닛 및 이를 갖는 표시장치 |
| JP5446205B2 (ja) * | 2008-10-17 | 2014-03-19 | 株式会社ジャパンディスプレイ | 電気光学装置および駆動回路 |
| JP2010122602A (ja) * | 2008-11-21 | 2010-06-03 | Oki Semiconductor Co Ltd | 表示パネルの駆動装置 |
| JP2010164844A (ja) * | 2009-01-16 | 2010-07-29 | Nec Lcd Technologies Ltd | 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路 |
| CN102034439B (zh) * | 2009-09-28 | 2013-06-05 | 北京京东方光电科技有限公司 | 液晶显示驱动装置 |
| KR101579272B1 (ko) * | 2009-10-30 | 2015-12-22 | 삼성디스플레이 주식회사 | 표시장치 |
| EP2498245A1 (en) * | 2009-11-04 | 2012-09-12 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method therefor |
| CN102792358B (zh) * | 2010-03-03 | 2015-03-25 | 夏普株式会社 | 显示装置及其驱动方法、以及液晶显示装置 |
| CN102792357B (zh) * | 2010-03-10 | 2014-11-26 | 夏普株式会社 | 显示装置 |
| JP2012047807A (ja) | 2010-08-24 | 2012-03-08 | Sony Corp | 表示装置および電子機器 |
| TWI518652B (zh) * | 2010-10-20 | 2016-01-21 | 達意科技股份有限公司 | 電泳式顯示裝置 |
| CN102654983A (zh) * | 2011-09-20 | 2012-09-05 | 北京京东方光电科技有限公司 | 液晶显示装置驱动方法、驱动电路及显示装置 |
| JP5801734B2 (ja) * | 2012-03-01 | 2015-10-28 | 株式会社ジャパンディスプレイ | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
| US8618865B1 (en) | 2012-11-02 | 2013-12-31 | Palo Alto Research Center Incorporated | Capacitive imaging device with active pixels |
| DE102013001066B4 (de) * | 2013-01-23 | 2022-01-20 | Brose Fahrzeugteile Se & Co. Kommanditgesellschaft, Bamberg | Kapazitiver Näherungssensor |
| KR102020358B1 (ko) * | 2013-03-14 | 2019-11-05 | 삼성전자 주식회사 | 단말 및 그 단말에서 애플리케이션 동기화 방법 |
| KR102074423B1 (ko) | 2013-07-22 | 2020-02-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| US10101373B2 (en) * | 2014-04-21 | 2018-10-16 | Palo Alto Research Center Incorporated | Capacitive imaging device with active pixels and method |
| EP2975501B1 (en) * | 2014-07-18 | 2023-08-02 | Semtech Corporation | A measuring circuit and measuring method for a capacitive touch-sensitive panel |
| US9740326B2 (en) * | 2015-03-31 | 2017-08-22 | Synaptics Incorporated | Sensor array with split-drive differential sensing |
| CN105096862B (zh) * | 2015-08-04 | 2017-11-17 | 深圳市华星光电技术有限公司 | 源驱动晶片驱动电路以及液晶显示面板 |
| TWI598722B (zh) * | 2015-10-07 | 2017-09-11 | 宏碁股份有限公司 | 電子裝置及其外觀模組 |
| CN106598145A (zh) * | 2015-10-19 | 2017-04-26 | 宏碁股份有限公司 | 电子装置及外观模块 |
| CN108415624B (zh) * | 2018-05-31 | 2020-07-28 | 京东方科技集团股份有限公司 | 触控电路、触控检测方法、显示面板及显示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051714B2 (ja) | 1977-03-29 | 1985-11-15 | セイコーエプソン株式会社 | 液晶表示装置駆動回路 |
| JPH06337657A (ja) | 1993-05-31 | 1994-12-06 | Toshiba Corp | 液晶表示装置 |
| US5528256A (en) * | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
| DE69533982T2 (de) | 1994-11-21 | 2006-01-05 | Seiko Epson Corp. | Flüssigkristallsteuergerät, flüssigkristallanzeigegerät und flüssigkristallsteuerungsverfahren |
| JPH1062741A (ja) | 1996-06-06 | 1998-03-06 | Toshiba Corp | 表示装置 |
| KR100272723B1 (ko) | 1996-06-06 | 2000-11-15 | 니시무로 타이죠 | 평면표시장치 |
| JP4142764B2 (ja) * | 1997-04-02 | 2008-09-03 | 東芝電子エンジニアリング株式会社 | 平面表示装置 |
| JPH1130975A (ja) | 1997-05-13 | 1999-02-02 | Oki Electric Ind Co Ltd | 液晶表示装置の駆動回路及びその駆動方法 |
| US7304632B2 (en) | 1997-05-13 | 2007-12-04 | Oki Electric Industry Co., Ltd. | Liquid-crystal display driving circuit and method |
| US6304895B1 (en) * | 1997-08-22 | 2001-10-16 | Apex Inc. | Method and system for intelligently controlling a remotely located computer |
| JP3308880B2 (ja) * | 1997-11-07 | 2002-07-29 | キヤノン株式会社 | 液晶表示装置と投写型液晶表示装置 |
| JPH11282422A (ja) * | 1998-03-26 | 1999-10-15 | Advanced Display Inc | 液晶表示装置 |
| JP2000267618A (ja) * | 1999-03-17 | 2000-09-29 | Casio Comput Co Ltd | 液晶表示装置 |
| JP3832627B2 (ja) | 2000-08-10 | 2006-10-11 | シャープ株式会社 | 信号線駆動回路、画像表示装置および携帯機器 |
| JP4472155B2 (ja) * | 2000-10-31 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | 液晶表示装置用データドライバ |
| JP3899817B2 (ja) * | 2000-12-28 | 2007-03-28 | セイコーエプソン株式会社 | 液晶表示装置及び電子機器 |
| JP2002244622A (ja) * | 2001-02-14 | 2002-08-30 | Hitachi Ltd | 液晶駆動回路および液晶表示装置 |
| JP2003173174A (ja) | 2001-09-25 | 2003-06-20 | Sharp Corp | 画像表示装置および表示駆動方法 |
-
2002
- 2002-12-19 JP JP2002367738A patent/JP4225777B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-23 TW TW092101473A patent/TWI283846B/zh not_active IP Right Cessation
- 2003-02-04 US US10/357,480 patent/US7098885B2/en not_active Expired - Fee Related
- 2003-02-07 KR KR10-2003-0007820A patent/KR100527157B1/ko not_active IP Right Cessation
- 2003-02-08 CN CNB031043666A patent/CN1311419C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030151572A1 (en) | 2003-08-14 |
| TW200307897A (en) | 2003-12-16 |
| JP2003302951A (ja) | 2003-10-24 |
| KR100527157B1 (ko) | 2005-11-09 |
| CN1437175A (zh) | 2003-08-20 |
| KR20030067582A (ko) | 2003-08-14 |
| TWI283846B (en) | 2007-07-11 |
| CN1311419C (zh) | 2007-04-18 |
| US7098885B2 (en) | 2006-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4225777B2 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| US8314764B2 (en) | Voltage amplifier and driving device of display device using the voltage amplifier | |
| US7002568B2 (en) | Signal drive circuit, display device, electro-optical device, and signal drive method | |
| JP5801734B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
| JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JP5045318B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP2004199066A (ja) | 表示装置の駆動装置 | |
| WO2010143612A1 (ja) | 画素回路および表示装置 | |
| JP2011085680A (ja) | 液晶表示装置、走査線駆動回路および電子機器 | |
| WO2010143613A1 (ja) | 画素回路および表示装置 | |
| JP2008116917A (ja) | ゲートドライバ、電気光学装置、電子機器及び駆動方法 | |
| JP2006106398A (ja) | 電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP2010102266A (ja) | 液晶表示装置およびその駆動方法 | |
| JP4957169B2 (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JPH09243995A (ja) | アクティブマトリックスアレイと液晶表示装置及びその駆動方法 | |
| JP2008083286A (ja) | 負荷測定装置、駆動回路、電気光学装置及び電子機器 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| US20070052649A1 (en) | Liquid crystal display device and mobile terminal | |
| JP5781299B2 (ja) | 表示装置 | |
| JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| KR100667184B1 (ko) | 액정표시장치의 소스 구동장치 | |
| JP5080894B2 (ja) | 表示装置 | |
| JP2009069626A (ja) | 液晶表示装置およびその駆動方法 | |
| JP4200709B2 (ja) | 表示駆動方法、表示素子、及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |