JP4200709B2 - 表示駆動方法、表示素子、及び表示装置 - Google Patents
表示駆動方法、表示素子、及び表示装置 Download PDFInfo
- Publication number
- JP4200709B2 JP4200709B2 JP2002231329A JP2002231329A JP4200709B2 JP 4200709 B2 JP4200709 B2 JP 4200709B2 JP 2002231329 A JP2002231329 A JP 2002231329A JP 2002231329 A JP2002231329 A JP 2002231329A JP 4200709 B2 JP4200709 B2 JP 4200709B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- data
- voltage
- amplitude level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばアクティブマトリクス方式によって画像表示を行う場合における表示駆動方法に関する。また、このような表示駆動方法に対応してマトリクス状に配列された画素駆動用セル等が配列される基板装置、及びこのような表示駆動方法に対応する表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式を採用した液晶表示装置が、例えば液晶プロジェクタ装置や、液晶ディスプレイ装置などに広く採用されている。
このようなアクティブマトリクス方式による液晶表示装置は、周知のように、例えば半導体基板に対して、例えばＭＯＳ型トランジスタによる画素スイッチと、この画素スイッチに接続される画素容量とを備えた画素セル駆動回路がマトリクス状に配置されるようにして形成される。つまり、水平（行）方向に沿っては複数の走査線が配されると共に、垂直（列）方向に沿っては複数のデータ線が配される。そして、これら走査線とデータ線との交点に対応する位置に対して、画素セル駆動回路が接続されるものである。そして、この半導体基板に対して、共通電極を形成した対向基板を対向させ、これら半導体基板と対向基板との間に液晶を封入するようにされる。このような構造によって液晶表示装置が構成される。
【０００３】
また、このような液晶表示装置における画像表示のための駆動を簡単に説明すると次のようになる。
水平方向に配された走査線に対しては、例えば１水平走査期間ごとに、所定レベルの電圧を順次印加していくようにされる。つまり、走査線の順次走査を行っていくようにされる。このとき、走査が行われた走査線に接続されている複数の画素スイッチはオン状態となる。これと共に、１水平走査期間内においては、データ線を駆動することが行われる。つまり、データ線に対してデータに応じた電圧を印加する。なお、この際においては、データ線に対して、順次、データを印加する、いわゆる点順次駆動方式によるデータ線駆動が一般的には行われる。
このようにして印加されたデータは、上記のようにしてオン状態にある画素スイッチを介して画素容量に電荷として蓄積される。つまり、１水平ライン分の画素セルに対するデータの書き込みが行われるものである。このようにしてデータの書き込みが行われると、画素容量に蓄積された電荷と、対向電極に印加されるコモン電圧Ｖｃｏｍとの間に電位差が生じ、この電位差によって、その間に封入された液晶が励起されることになる。つまり、画素セルの駆動が行われる。
そして、このような１走査線ごとの画素セルの駆動が、走査線を順次走査するごとに実行されることで、例えば１画面分の画像が表示される。
【０００４】
また、液晶表示装置における表示駆動にあっては、液晶に直流電圧がかかることで液晶が劣化してしまうことを防ぐように駆動が行われるのが通常である。そして、このような交流駆動の方式の１つとして、コモン電圧Ｖｃｏｍを基準にして、正極側と負極側へ画素データを反転させて駆動する極性反転駆動が知られている。この極性反転駆動のタイミングとしては、フレーム単位で反転させるフレーム反転法、水平ラインごとに反転させるライン反転法、また、画素セル（ドット）ごとに反転させるドット反転法などが挙げられる。
【０００５】
【発明が解決しようとする課題】
ところで、近年においては、液晶表示装置の高精細化や小型化が促進されている状況にあるが、この場合には、単位面積あたりの画素数が増加するので、画素容量に対してデータ信号を書き込むのに許容される時間は短くならざるを得ない。このため、許容時間内に必要な電位にまでデータ信号を書き込むことが間に合わないことで、階調不足、色むら、及び色再現性の低下などが生じるという問題が生じやすくなっていた。
このような問題を解消するには、駆動速度をこれまでよりも高速にする必要が生じてくる。このためには、例えば、同時に走査、駆動する走査線、ライン数を増加させることのほか、この場合にも、各画素スイッチに対してより高いゲート電圧を印加することが挙げられる。これによっては、画素ごとのリフレッシュがより高速に行われることになる。
【０００６】
しかしながら、データ線に印加される画像データの信号は、前述もしたように、コモン電圧Ｖｃｏｍを中心として、所定の正極性最大振幅レベルと負極性最大振幅レベルの範囲内で所定タイミングにより変化する。例えば画素スイッチは、Ｎチャンネル型若しくはＰチャンネル型のトランジスタによって形成されることが多いが、このような場合においては、オン抵抗が高くなってデータ信号の書き込み速度が低下することを防止するために、画像データ信号の振幅以上のゲート電圧を印加しなければならない。
そして、上記した事情により、さらに高いレベルのゲート電圧を印加することになれば、より高耐圧のトランジスタを形成した半導体プロセスの仕様としなければならないことになる。
【０００７】
例えば、液晶表示装置の高精細化や小型化のために、単位面積あたりの画素数を増加させていった場合には、個々の画素セルのサイズが小さくなっていくことになり、これによっては、例えば各画素スイッチのサイズも小さくなっていくことになるが、半導体プロセスとしての特性上、トランジスタのサイズが小さくなるほど、その耐圧は低くなっていかざるを得ない。
これに反して、半導体プロセスについて高耐圧にしようとすれば、トランジスタ等の素子のサイズは大型にならざるを得ない。このため、画素容量も採りにくくなるなどして、上記した液晶表示装置の高精細化及び小型化は実現することがかえって困難になってしまう。つまり、小型化と高耐圧化は相反する関係にある。また、現状からの半導体プロセスの仕様変更も伴うので、コスト的にも不利となる。
【０００８】
但し、画素スイッチについて、ＣＭＯＳ構成を採れば、ゲート耐圧は正極性又は負極性の信号振幅以上のゲート耐圧とすればよいことにはなる。しかしながら、この場合にも、ＣＭＯＳとしてのトランジスタはサイズが大きくなるので、高精細化及び小型化の実現は困難であり、高コストとなるという点では、同様である。また特に、走査線及びデータ線に接続される画素スイッチのジャンクション容量が増加することで、画素容量へのデータ書き込みも高速にすることが難しくなる。
【０００９】
また、液晶表示装置において、画素スイッチをＮチャンネル型若しくはＰチャンネル型のトランジスタを採用した場合においては、いわゆるバックバイアス効果によって、ゲート閾値電圧が上昇する。このため、或る規定のゲート電圧を印加したとしても、上記のようにして上昇したゲート閾値電圧によって、実効的なゲート電圧のレンジは狭められることとなる。このようにしてレンジが縮小されたゲート電圧によって液晶を駆動した場合には、駆動電圧レベルに対する液晶の反応のレンジも狭くなってしまい、階調表現性もそれだけ劣ってくることになる。
そこで、上記のような液晶表示装置としての特性上の問題点を解消する１つの方法として、前述したように、より高いゲート電圧を画素スイッチに印加することが挙げられるが、これを実現しようとすれば、先にも述べたのと同様に、半導体プロセスとしての問題が生じてくることになる。
【００１０】
このような問題点を考慮すれば、半導体プロセスの規格としての画素スイッチのトランジスタの耐圧はそのままとしたうえで、例えば、これまでより高いゲート電圧を印加可能な表示駆動が行われるようにすることが望ましいこととなる。
【００１１】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、表示駆動方法として次のようにして構成することとした。
つまり、複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、上記走査線に対して印加される走査信号電圧により、上記画素容量に対して上記データ信号を供給する経路を導通させるスイッチング素子とを接続して形成される表示素子に対する表示駆動方法において、スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルにより、走査信号電圧の印加を開始させる走査手順と、第１の振幅レベルによる走査信号電圧の印加開始後で、データ線に対するデータの供給が開始される以前において、データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手順と、プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、第１の振幅レベルにより印加が行われている走査信号電圧を、上記第１の振幅レベルよりも大きい第２の振幅レベルに切り換える振幅切り換え手順とを行い、上記データ線を走査するタイミングに応じて、上記データ信号を上記データ線に対して供給する経路をオン／オフするデータ信号用スイッチング素子のオン／オフ制御信号端子に対して、オン／オフ制御信号電圧を印加するのにあたり、上記第１の振幅レベルによる上記走査信号電圧が印加されているときには、当該データ信号スイッチング素子の耐圧特性に応じた許容レベル以内とされる第３の振幅レベルによるオン／オフ制御信号電圧を印加し、上記第２の振幅レベルによる上記走査信号電圧が印加されているときには、上記第３の振幅レベルよりも大きい第４の振幅レベルによるオン／オフ制御信号電圧を印加する、振幅レベル切り換え手順、を行うこととした。
【００１２】
また、複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、走査線に対して印加される走査信号電圧により、画素容量に対してデータ信号を供給する経路を導通させるスイッチング素子とを接続して形成される表示素子として次のように構成することとした。
つまり、走査線を走査するための走査信号電圧を供給する走査線駆動手段と、データ線に対してデータ信号を供給するデータ線駆動手段と、上記第１の振幅レベルによる走査信号電圧の印加開始後で、上記データ線に対するデータの供給が開始される以前において、上記データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手段と、上記データ信号が上記データ線に供給される経路をオン／オフ可能に設けられるデータ信号用スイッチング素子と、このデータ信号用スイッチング素子を、データ信号の走査タイミングに応じてオン／オフ制御するオン／オフ制御信号電圧を印加するとともに、当該オン／オフ制御信号電圧を、上記データ信号用スイッチの耐圧特性に応じた許容レベル以内とされる第３の振幅レベルと、該第３の振幅レベルよりも大きい第４の振幅レベルとで切り換え可能なスイッチング素子駆動手段と、を備え、上記走査線駆動手段は、上記走査信号電圧について、上記プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、上記スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルと、該第１の振幅レベルよりも大きい第２の振幅レベルとの間で切り換えて印加するようにされているとともに、 上記スイッチング素子駆動手段は、上記第１の振幅レベルによる走査信号電圧が印加されているときには、上記第３の振幅レベルを出力させ、上記第２の振幅レベルによる走査信号電圧が印加されているときには、上記第４の振幅レベルを出力させることとした。
【００１３】
また、表示装置としては次のように構成することとした。
本発明の表示装置は、表示素子が形成された半導体基板と、この半導体基板に対して対向して配置される共通電極を有する対向基板と、半導体基板と対向基板との間に介在する液晶層とを備えて成るものとされる。
そして、上記表示素子は、複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、走査線に対して印加される走査信号電圧により、画素容量に対してデータ信号を供給する経路を導通させるスイッチング素子とを接続して形成される画素セル駆動手段と、走査線を走査するための走査信号電圧を供給する走査線駆動手段と、データ線に対してデータ信号を供給するデータ線駆動手段と、上記第１の振幅レベルによる走査信号電圧の印加開始後で、上記データ線に対するデータの供給が開始される以前において、上記データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手段と、上記データ信号が上記データ線に供給される経路をオン／オフ可能に設けられるデータ信号用スイッチング素子と、このデータ信号用スイッチング素子を、データ信号の走査タイミングに応じてオン／オフ制御するオン／オフ制御信号電圧を印加するとともに、当該オン／オフ制御信号電圧を、上記データ信号用スイッチの耐圧特性に応じた許容レベル以内とされる第３の振幅レベルと、該第３の振幅レベルよりも大きい第４の振幅レベルとで切り換え可能なスイッチング素子駆動手段と、を備え、上記走査線駆動手段は、上記走査信号電圧について、上記プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、上記スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルと、該第１の振幅レベルよりも大きい第２の振幅レベルとの間で切り換えて印加するようにされているとともに、上記スイッチング素子駆動手段は、上記第１の振幅レベルによる走査信号電圧が印加されているときには、上記第３の振幅レベルを出力させ、上記第２の振幅レベルによる走査信号電圧が印加されているときには、上記第４の振幅レベルを出力させることとした。
【００１４】
上記各構成によれば、走査線を走査する電圧としては、スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルと、この第１の振幅レベルより大きいとされて、例えば、許容レベル以上とされる第２の振幅レベルとの間で切り換えられる。
そして、先ずは、耐圧以内とされる第１の振幅レベルの走査信号電圧により走査線の走査を開始させた後に、データ線駆動によるデータ信号の供給が行われる前のタイミングで、データ線にプリチャージを行う。そして、この後において走査信号電圧を第２の振幅レベルに切り換えるようにされるが、この時点では、画素容量にはプリチャージ電圧に対応する電位が発生しているので、耐圧を越える第２の振幅レベルがスイッチング素子に印加されたとしても、スイッチング素子の端子間においては、耐圧を越えない電位差を生じさせることが可能になる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について説明を行っていくこととする。本実施の形態としては、例えば液晶プロジェクタ装置などをはじめとする各種映像機器、電子機器に採用される、アクティブマトリクス方式の液晶表示装置を例に挙げることとする。
【００１６】
図１は、本発明の実施の形態としての液晶表示装置の構成例を示している。
この図に示す液晶表示装置１であるが、その全体的な基本構造としては、半導体基板（表示素子）に対して、少なくとも、例えばマトリクス状に配列される画素セル駆動回路をはじめとする所要の回路を形成する。そして、この半導体基板に対して、共通電極を形成した対向基板を対向させ、これら半導体基板と対向基板との間に液晶を封入するようにした構造を有している。
【００１７】
本実施の形態の場合には、反射型液晶表示素子を形成することとしており、このような場合、半導体基板には、例えばシリコン（Ｓｉ）の材質による基板を用いる。この半導体基板に対して、水平方向に走査線ＬＶ１〜ＬＶｍを形成すると共に、垂直方向にはデータ線ＬＨ１〜ＬＨｎを形成する。そして、このようにしてマトリクス状に配される走査線及びデータ線の交点に対して画素セル駆動回路１０を配列して形成すると共に、走査ドライバ２、データドライバ４とを形成するものである。
【００１８】
先ず、この半導体基板上に形成される画素セル駆動回路１０の回路構成を、図１において破線で括って示す部位を例に説明する。
１つの画素セル駆動回路１０は、図のように、画素スイッチＳＷ、画素容量Ｃ、及び画素電極Ｐを備える。
画素スイッチＳＷは、例えばＮチャンネル型トランジスタとしての構造を有している。画素スイッチＳＷのゲートは、走査線ＬＶ１に対して接続され、ドレインは、データ線ＬＨ１と接続される。
また、画素スイッチＳＷのソースは、画素容量Ｃの一端と接続される。画素容量Ｃの他端は、この場合にはグランドに対して接続される。また、画素スイッチＳＷのソースと画素容量Ｃの接続点は、画素電極Ｐに対して接続される。
【００１９】
この場合には、所定複数の走査線（ゲート線）ＬＶ１〜ＬＶｍを水平（行）方向に配列し、また、所定複数のデータ線ＬＨ１〜ＬＨｎを垂直方向に配列することで、これら走査線とデータ線とをマトリクス状に配列させている。そのうえで、例えば上記画素セル駆動回路１０は、走査線ＬＶ１とデータ線ＬＨ１の交点とされる位置に対して、上述した接続態様によって接続されているものである。そして、他の画素セル駆動回路１０についても、同様にして、他の走査線ＬＶ２〜ＬＶｍとデータ線ＬＨ２〜ＬＨｎとの各交点に対して接続されるようにして配置して形成される。このようにして、画素セル駆動回路１０は、走査線とデータ線の配列に従って、行方向と列方向に沿って、マトリクス状に配列される。
また、このようにして形成される半導体基板としては、各画素セル駆動回路１０の画素電極Ｐがマトリクス状に配列されて表出している状態となる。
【００２０】
また、上記のようにして画素セル駆動回路１０が配列して形成される半導体基板に対向しては、コモン電圧Ｖｃｏｍが印加される共通電極が形成された対向基板が対向するようにして配置される。そして、この半導体基板と、対向基板との間に、液晶ＬＣを封入する。このような構造によって本実施の形態の液晶表示装置１全体が構成される。
【００２１】
また、本実施の形態の半導体基板に対しては、走査ドライバ２及びデータドライバ４としての回路も形成される。
走査ドライバ２は、行ごとに垂直方向への走査を行うために設けられる。つまり、画像表示を行うのにあたり、１水平走査期間ごとに、走査線ＬＶ１→ＬＶ２・・・ＬＶｍの順で、走査信号としてのパルス電圧（走査パルス）を出力することで、走査線を垂直方向に順次走査する。
このために走査ドライバ２は、例えば図示するようにして、垂直シフトレジスタ３と、走査線数ｍに対応したｍ個のドライバＹＶ１〜ＹＶｍを有して構成される。
垂直シフトレジスタ３に対しては、垂直スタート信号ＶＳＴと、垂直クロック信号ＶＣＫが入力されている。垂直スタート信号ＶＳＴは、例えばフレーム周期に対応するタイミングにより出力されるもので、１フレーム期間における垂直走査の開始を指示する信号である。また、垂直クロック信号ＶＣＫは、１水平走査周期ごとのタイミングで出力されるクロック信号である。
【００２２】
垂直シフトレジスタ３は、垂直スタート信号ＶＳＴによる垂直走査開始の指示に応じて、走査信号のシフトを開始する。また、この出力のシフトは、垂直クロック信号ＶＣＫの入力タイミングに応じて行われる。
これにより、垂直シフトレジスタ３では、垂直スタート信号ＶＳＴに応じて、先ず、走査信号Ｖ１を出力し、この後は、１水平走査周期ごとのタイミングで、走査信号Ｖ２から走査信号Ｖｍまでを順次出力することになる。
上記のようにして順次出力される走査信号Ｖ１〜Ｖｍは、それぞれドライバＹＶ１〜ＹＶｍに入力され、ここで、所要の電圧レベルによる走査パルスに変換されて、走査線ＬＶ１〜ＬＶｍに対して出力される。
このようにして、上述もしたように、１水平走査期間ごとに、走査線ＬＶ１〜ＬＶｍに対して、順次、走査パルスを出力していく動作が得られることとなる。そして、例えば走査線ＬＶ１に対して走査パルスが印加されたとすれば、この走査線ＬＶ１に接続されている複数の画素スイッチＳＷのゲートに対して、所定レベルのゲート電圧が印加されることとなって、これらの画素スイッチＳＷがオンとなるものである。
【００２３】
なお、本実施の形態としては、画素スイッチに対して耐圧以上の振幅のゲート電圧を印加可能とされる。そして、このような駆動を行う際において、ドライバＹＶ１〜ＹＶｍでは、データ信号の極性に応じて、走査パルスの出力レベルの切り換えを行うようにされるのであるが、これについては後述する。
【００２４】
データドライバ４は、データ線ＬＨ１〜ＬＨｎを駆動するために設けられる。つまり、データ線ＬＨ１〜ＬＨｎに対してデータ信号を出力する。
この場合、データドライバ４は、水平シフトレジスタ５と、データ線数ｎに対応するｎ個のドライバＹＨ１〜ＹＨｎ、サンプリングスイッチＳＳＷ１〜ＳＳＷｎ、及びプリチャージスイッチＰＳＷ１〜ＰＳＷｎを備えている。これらサンプリングスイッチＳＳＷ１〜ＳＳＷｎ、及びプリチャージスイッチＰＳＷ１〜ＰＳＷｎについても、例えば画素スイッチと同様に、Ｎチャンネル型のトランジスタにより形成される。
【００２５】
水平シフトレジスタ５は、走査信号Ｈ１〜Ｈｎの出力ラインが引き出されており、これら走査信号Ｈ１〜Ｈｎの出力の各々がドライバＹＨ１〜ＹＨｎに対して入力されるようになっている。ドライバＹＨ１〜ＹＨｎの出力は、それぞれ、サンプリングスイッチＳＳＷ１〜ＳＳＷｎのゲートに対して接続される。
【００２６】
サンプリングスイッチＳＳＷ１〜ＳＳＷｎのドレインに対しては、データ信号ＳＩＧが入力されるようになっている。また、サンプリングスイッチＳＳＷ１〜ＳＳＷｎのソースは、それぞれ、データ線ＬＨ１〜ＬＨｎと接続される。
【００２７】
また、先にも述べたようにして、本実施の形態では、画素スイッチに対して耐圧以上の振幅のゲート電圧を印加可能とする駆動が行われるのであるが、これに対応して、本実施の形態のデータドライバ内には、データ線及び画素容量に対して所要のタイミングでプリチャージを行うためのプリチャージ回路系が備えられる。
この場合のプリチャージ回路系は、プリチャージスイッチＰＳＷ１〜ＰＳＷｎを備えて形成される。プリチャージスイッチＰＳＷ１〜ＰＳＷｎの各ゲートは、プリチャージタイミング信号ＰＣＨＧに対して共通に接続され、各ドレインは、プリチャージ電圧Ｖｐｒｅに対して共通に接続される。また、プリチャージスイッチＰＳＷ１〜ＰＳＷｎのソースは、それぞれ、データ線ＬＨ１〜ＬＨｎに対して接続される。
【００２８】
データドライバ４によるデータ線駆動のための動作としては、次のようになる。なお、ここでは、プリチャージ回路系の動作は省略して後述することとし、データドライバ４における基本的なデータ線駆動のための動作のみについて述べておくこととする。
【００２９】
データドライバ４内の水平シフトレジスタ５に対しては、水平スタート信号ＨＳＴと、水平クロック信号ＨＣＫが入力されている。
１水平ラインごとのデータ線の駆動は、走査ドライバ２が或る１本の走査線の走査を開始した時点を起点として、所定のタイミングで開始されるものであるが、上記水平スタート信号ＨＳＴは、この１水平ラインにおけるデータ線駆動の開始を指示するための信号となる。
また、水平クロック信号ＨＣＫは、例えば１水平ラインを形成する画素を順次走査する周期に対応した、いわゆる画素周波数を有するクロックである。
【００３０】
そして、水平シフトレジスタ５は、水平スタート信号ＨＳＴにより指示されるタイミングで、走査信号の出力を開始する。つまり、走査信号Ｈ１の出力を行うものである。そして以降の水平走査期間内においては、水平クロック信号ＨＣＫのタイミングに応じて走査信号をシフトすることで、走査信号Ｈ２〜Ｈｎを順次出力していくことになる。なお、各走査信号は、水平クロック信号ＨＣＫの周期に対応したパルス幅を有する信号波形を有する。
このようにして順次出力される走査信号Ｈ１〜Ｈｎは、それぞれドライバＹＨ１〜ＹＨｎに入力され、ここで所定レベルの電圧に変換され、サンプリングスイッチＳＳＷ１〜ＳＳＷｎに対してゲート電圧として印加されていく。これによって、サンプリングスイッチＳＳＷ１〜ＳＳＷｎは、走査信号Ｈ１〜Ｈｎとしてのパルスが出力されている期間に対応してオン状態となる。つまり、走査信号Ｈ１〜Ｈｎの出力タイミングに応じて順次オン状態となるものである。
【００３１】
ここで、サンプリングスイッチＳＳＷ１〜ＳＳＷｎのドレインに対しては、データ信号ＳＩＧが印加されるようになっている。データ信号ＳＩＧは、画素データに対応する電圧値を有した信号である。
そして、上記のようにしてサンプリングスイッチＳＳＷ１〜ＳＳＷｎが走査信号Ｈ１〜Ｈｎの出力タイミングに応じて順次オン状態となることで、データ信号ＳＩＧは、サンプリングスイッチＳＳＷ１〜ＳＳＷｎのドレインからソースを介してデータ線ＬＨ１〜ＬＨｎに対して印加されることになる。
このときには、走査が行われてアクティブとなっている或る１つの走査線に接続されている画素スイッチＳＷがオン状態になっていることから、この走査線とデータ線ＬＨ１〜ＬＨｎとの交点にある画素セル駆動回路１０の各画素容量Ｃには、データ線ＬＨ１〜ＬＨｎに順次印加されるデータに応じた電荷が蓄積される。つまり、データのサンプリング（書き込み）が行われる。
【００３２】
上記のようにしてデータのサンプリングが行われた画素容量Ｃにおいては、蓄積された電荷に応じた電位が発生し、この電位は、同じ画素スイッチＳＷのソースと接続された画素電極Ｐにも発生することになる。
画素電極Ｐに対しては、液晶ＬＣが介在するようにして、コモン電圧Ｖｃｏｍが印加されている共通電極が対向して配置されているのであるが、上記のようにして、画素電極Ｐにおいてデータに対応する電位が発生すると、この画素電極Ｐの電位と、コモン電圧Ｖｃｏｍとの電位差に応じて、その間に介在する液晶ＬＣの液晶が反応して励起されることになる。つまり、画素セルが駆動され、画素単位での表示が行われることとなる。
【００３３】
また、周知のように、液晶は直流印加による駆動では劣化してしまうため、液晶に印加すべき電圧を交流とすることが一般に行われている。そこで、本実施の形態の液晶表示装置においても、液晶を交流印加により駆動するようにしているが、このために、本実施の形態では、対向電極側に印加する電圧はコモン電圧Ｖｃｏｍとして直流的な電圧印加を行うのに対し、データ信号を交流波形として印加するものである。
つまり、本実施の形態のデータ信号は、図２に示すようにして、コモン電圧Ｖｃｏｍを中心レベルとして、このコモン電圧Ｖｃｏｍに対して正極側の最大値Ｖｐｍａｘまでの範囲で振幅する正極性信号と、コモン電圧Ｖｃｏｍから負極側の最大値Ｖｎｍａｘまでの範囲で振幅する負極性信号とを所定タイミングで交互に出力させるものである。
なお、液晶に印加する交流信号の反転タイミングとしては、フレームごとに反転させるフレーム反転法、水平ラインごとに反転させるライン反転法、画素（ドット）ごとに反転させるドット反転法などを挙げることができるが、本発明としての表示駆動においては特に限定されるものではない。但し、本実施の形態の説明にあたっては、フレーム反転法を採用しているものとする。
【００３４】
そして、上記のようにして構成される本実施の形態の液晶表示装置により画像表示のための駆動を行うのにあたっては、例えば各画素スイッチＳＷに対して定格の耐圧以上のゲート電圧を印加したうえで、ゲート−ソース間及びゲート−ドレイン間は耐圧以内の電圧印加で収まるようにされる。これによって、画素スイッチが耐圧オーバーによって破壊されることなく、画素スイッチに対して充分高いゲート電圧を印加することが可能になる。
そこで以降においては、このような画素スイッチに対してのゲート電圧の印加動作を実現するための画像表示駆動について説明を行っていくこととする。
【００３５】
図３は、本実施の形態の液晶表示装置１の画像表示動作として、１水平走査期間における駆動タイミングを示すタイミングチャートである。なお、この図においては、図１に示した走査線ＬＶｍを走査しているときの駆動タイミングを示している。
【００３６】
この図において１水平走査期間Ｈは、図３（ａ）に示される水平クロック信号ＨＣＫとして、ＨＣＫ（０）〜ＨＣＫ（Ｎ＋１８）までが出力される期間となる。なお、水平クロック信号ＨＣＫの１周期分に対応する期間を、ここでは画素走査期間Ｐｘということとしている。そして、走査信号Ｖｍは、図３（ｆ）に示すようにして、ＨＣＫ（１）〜ＨＣＫ（Ｎ＋１７）の期間において、所定レベルの電圧として出力されるようになっている。この走査信号ＶｍがドライバＹＶｍを介して走査線ＬＶｍに対して所定の電圧レベルに変換されて出力されることにより、ＨＣＫ（１）〜ＨＣＫ（Ｎ＋１７）の期間においては、走査線ＬＶｍに接続された画素スイッチＳＷがオン状態にあることとなる。
【００３７】
また、図３（ｃ）に示す極性信号ＰＩＤは、データ信号の極性を示す信号とされるのであるが、データ信号の極性が反転する場合には、水平走査期間Ｈにおける水平クロック信号ＨＣＫ（１）の時点において、その反転の状態に応じて、ＨレベルからＬレベル、若しくはＬレベルからＨレベルに変化する。ここでは、極性信号ＰＩＤは、データ信号が正極性の場合にはＨレベルで、負極性の場合にはＬレベルとなるようにされている。
【００３８】
ここで、水平走査期間Ｈにおける始めのＨＣＫ（０）〜ＨＣＫ（１５）までの１６画素走査期間は、画素セルに対するデータ書き込みが行われない、水平ブランキング期間ＨBLとなる。従って、この期間におけるデータ信号ＳＩＧは、図３（ｅ）に示すように、中心レベルであるコモン電圧Ｖｃｏｍを維持する。
【００３９】
そして、この水平ブランキング期間ＨBLにおける後方のＨＣＫ（７）〜ＨＣＫ（１５）までの期間においては、図３（ｂ）に示すようにして、プリチャージタイミング信号ＰＣＨＧが、Ｌレベルから所定のＨレベルに立ち上がることとなる。これによって、データドライバ４内におけるプリチャージスイッチＰＳＷ１〜ＰＳＷｎの各ゲートに対してゲート電圧が印加されることとなり、プリチャージスイッチＰＳＷ１〜ＰＳＷｎが一斉に導通することとなる。
プリチャージスイッチＰＳＷ１〜ＰＳＷｎが一斉に導通すれば、これらのスイッチのドレイン−ソースを介して、プリチャージ電圧Ｖｐｒｅが、各データ線ＬＨ１〜ＬＨｎに対して印加されることになる。このときには、走査線ＬＶｍに接続されている各画素スイッチＳＷは既にオン状態にあるので、これらの画素スイッチＳＷに接続される画素容量Ｃは、プリチャージ電圧Ｖｐｒｅに対応する電荷が蓄積されることになる。つまり、走査線ＬＶｍに対応する画素容量Ｃの全てに対してプリチャージが行われたこととなる。また、データ線ＬＨ１〜ＬＨｎそのものも、プリチャージ電圧Ｖｐｒｅによりプリチャージされることとなる。つまり、データ線ＬＨ１〜ＬＨｎには、プリチャージ電圧Ｖｐｒｅによって或る電位が生じるようにされるものである。
【００４０】
なお、プリチャージ電圧Ｖｐｒｅとしては、画素スイッチＳＷにおけるゲート耐圧と、画素スイッチ等のゲートに印加すべきゲート耐圧以上の電圧レベルとの兼ね合いによって任意に設定されればよいものとされる。また、プリチャージ電圧Ｖｐｒｅは必ずしも一定レベルでなくともよいものとされ、むしろ、本実施の形態のようにして、フレーム反転法によりフレームごとにデータ信号極性が反転するような場合には、このデータ信号極性に応じてプリチャージ電圧Ｖｐｒｅのレベルの切り換えを行うことが好ましい。
【００４１】
また、水平ブランキング期間ＨBLにおけるＨＣＫ（９）のタイミングでは、極性信号ＰＩＤをラッチすることが行われる。そして、水平クロック信号ＨＣＫ（１５）のタイミングでプリチャージタイミング信号ＰＣＨＧがＬレベルに立ち下がることで、データ線に対するプリチャージ電圧Ｖｐｒｅの印加が終了することとなる。なお、プリチャージ電圧Ｖｐｒｅの印加が終了しても、例えば完全に放電されるまでは、プリチャージ動作によって画素容量Ｃ及びデータ線に生じた電位は保持されることになる。
【００４２】
そして続く、ＨＣＫ（１６）〜ＨＣＫ（１７）の期間において、図３（ｄ）に示す水平スタート信号ＨＳＴとしてのパルスが出力されると、水平シフトレジスタ５では、この水平スタート信号ＨＳＴを水平クロック信号ＨＣＫのタイミングによりシフトして出力していく。これによって、図３（ｇ）（ｈ）（ｉ）に示すようにして、走査信号Ｈ１，Ｈ２・・・Ｈｎが、１画素走査期間ごとのタイミングで順次出力されることになる。そして、このようにして走査信号Ｈ１，Ｈ２・・・・Ｈｎが出力されることで、前述もしたように、この走査信号Ｈ１，Ｈ２・・・・Ｈｎの出力タイミングに応じて、データ線ＬＨ１，ＬＨ２・・・ＬＨｎに対して、順次、データ信号ＳＩＧが印加されていくことになる。
【００４３】
このときのデータ信号ＳＩＧは、図３（ｅ）に示されている。
例えば走査信号Ｈ１が出力されてデータ線ＬＨ１が駆動されるＨＣＫ（１８）の期間においては、「＃１」として示されるデータ信号ＳＩＧが出力されている。従って、この期間においては、走査線ＬＶｍとデータ線ＬＨ１との交点にある画素セル駆動回路の画素容量Ｃに対して、データ信号（＃１）が書き込まれることになる。そして、これによって、走査線ＬＶｍとデータ線ＬＨ１との交点にある画素セルの駆動が行われることになる。
このような画素セルの駆動が、水平クロック信号ＨＣＫ（Ｎ＋１７）におけるデータ信号（＃Ｎ）まで行われることで、走査線ＬＶｍに対応する１水平ライン分の画素表示が行われることとなる。つまり、ライン表示が行われるものである。
そして、このような１水平走査期間の動作が、１フレーム期間内において、走査線ＬＶ１〜ＬＶｍを順次走査するごとに行われる結果、１フレーム分の画像が表示されることとなる。そしてまた、このようなフレーム周期ごとの動作を繰り返すようにされることで、継続的に画像が表示される。
【００４４】
また、図４は、走査ドライバ２及びデータドライバ４内に備えられるドライバ（ＹＶ１〜ＹＶｍ，ＹＨ１〜ＹＨｎ）についての個々の内部構成例を示している。これらドライバ（ＹＶ１〜ＹＶｍ，ＹＨ１〜ＹＨｎ）は、この図に示される構成を共通に採るものとされる。
ここでは、回路についての詳細な接続態様及び各部の機能の説明は省略するが、Ｎチャンネル型若しくはＰチャンネル型のトランジスタを図示するようにして接続したうえで、動作電源として、電圧ＡＶＤ１若しくはＡＶＤ２を所要のトランジスタと接続すると共に、所要のトランジスタをグランド（ＧＮＤ）若しくはコモン電圧Ｖｃｏｍと接続することでドライバとしての回路が形成されていることが理解される。
このようにして形成されるドライバの回路において、入力端子ＩＮに対しては、走査信号が入力される。また、ＰＩＤ入力端子ＰＩＤＣＮに対しては、極性信号ＰＩＤをラッチした信号が入力される。そして、出力端子ＶＯＵＴから出力電圧が得られる。
より具体的には、例えば走査ドライバ２のドライバＹＶ１においては、入力端子ＩＮに垂直シフトレジスタ３から走査信号Ｖ１が入力され、出力端子ＶＯＵＴに走査線ＬＶ１から画素スイッチＳＷのゲートに供給される出力電圧が得られる。また、例えばデータドライバ４のドライバＹＨ１においては、入力端子ＩＮに水平シフトレジスタ５から走査信号Ｈ１が入力され、出力端子ＶＯＵＴにサンプリングスイッチＳＳＷ１のゲートに供給される出力電圧が得られる。また、ＰＩＤ入力端子ＰＩＤＣＮからの信号は各ドライバに供給され、これにより後述される電圧ＡＶＤ１と電圧ＡＶＤ２との電圧レベルの切換えが制御される。
【００４５】
図５の波形図は、上記図４に示したドライバの動作を示している。入力端子ＩＮには、図５（ｃ）に示すようにして、グランド（ＧＮＤ）電位を基準レベルとして所定の電圧ＶDDのレベルによる走査信号が入力されるようになっている。また、ＰＩＤ入力端子ＰＩＤＣＮに入力される、極性信号ＰＩＤをラッチした信号としては、図５（ｄ）に示すように、ラッチしたレベルがＬレベルであるときにはグランド電位で、Ｈレベルであるときには、電圧ＶDDのレベルとなる。
また、図４に示した回路において、ＶＣＥＮＴが出力されるラインには、入力端子ＩＮに入力される走査信号に応じたタイミングによる波形が、図５（ｂ）に示すようにして現れる。つまり、走査信号がグランド電位のときには、コモン電圧Ｖｃｏｍとなり、走査信号がＶDDのレベルに立ち上がったときには、ＡＶＤ１のレベルに立ち上がる。
【００４６】
ここで、グランド電位ＧＮＤに対するコモン電圧Ｖｃｏｍ、電圧ＡＶＤ１、及び電圧ＡＶＤ２のレベルの関係としては、図５（ａ）にも示されるように、ＧＮＤ＜Ｖｃｏｍ＜ＡＶＤ１＜ＡＶＤ２となっている。コモン電圧Ｖｃｏｍは、前述もしたように対向電極に印加される電圧レベルである。また、電圧ＡＶＤ１は、画素スイッチＳＷとされるトランジスタのゲート耐圧にほぼ対応したレベルであり、この電圧ＡＶＤ１を画素スイッチＳＷに印加しても耐圧オーバーにはならないとされるレベルである。これに対して、電圧ＡＶＤ２は、画素スイッチＳＷとしてのトランジスタのゲート耐圧よりも高いとされるレベルを有している。
【００４７】
そして、出力端子ＶＯＵＴに得られる電圧レベルは、図５（ａ）に示すようにして、ＰＩＤ入力端子ＰＩＤＣＮに入力されるラッチ信号のレベルに応じて、変化するようにされる。
つまり、例えば時点ｔ１以前若しくは時点ｔ２以降として示すように、ラッチ信号がＬレベルにある場合、電圧ＡＶＤ１のレベルが出力されるようになっている。これに対して、期間ｔ１〜ｔ２として示すように、ラッチ信号がＨレベルのときには、電圧ＡＶＤ２のレベルが出力される。
つまり、本実施の形態のドライバでは、データ信号極性が負極性（ラッチ信号＝Ｌ）である場合には、ゲート耐圧に収まる電圧ＡＶＤ１を出力し、データ信号極性が正極性（ラッチ信号＝Ｈ）である場合には、ゲート耐圧よりも高い電圧ＡＶＤ２を出力するようになっている。
【００４８】
なお、上記図４に示したドライバでは、出力端子ＶＯＵＴから出力される電圧レベルをＡＶＤ１／ＡＶＤ２との間で切り換え可能とするために、電源電圧として電圧ＡＶＤ１、ＡＶＤ２を利用するようにしている。しかしながら、図４に示される接続態様に依れば、ドライバを形成する各トランジスタのゲート−ドレイン間電圧、及びゲート−ソース間電圧は、ともに、電圧ＡＶＤ１以内に収まり、これより高い電圧ＡＶＤ２が印加されることはないようにされている。
このことから、各ドライバを形成するトランジスタについても、例えば画素スイッチＳＷと同様のゲート耐圧として形成すればよいこととなるが、これによっては、例えば、ドライバを形成するトランジスタと、画素スイッチを形成するトランジスタとで、同様の半導体プロセスを用いればよいことから、半導体基板の製造能率としては、それだけ向上されることになる。
【００４９】
そして、本実施の形態においては、先に図３により説明した、フレーム反転法及び水平ブランキング期間におけるプリチャージ動作を伴う表示駆動タイミングに対して、上記のようにしてラッチ信号に応じて出力レベルをＡＶＤ１とＡＶＤ２との間で切り換えるドライバの動作を組み合わせることで、次のような本実施の形態に特有の動作を得る。
先ず、走査ドライバ２側のドライバ（ＹＶ１〜ＹＶｍ）の動作によっては、画素スイッチＳＷのゲートと基板間に対してゲート耐圧以上のゲート電圧を印加した上で、ゲート−ドレイン及びゲート−ソース間にかかる電圧は耐圧レベル以内に収まるようにして画素スイッチＳＷを駆動することが可能になる。換言すれば、耐圧オーバーによって画素スイッチＳＷが破壊されることなく、画素スイッチＳＷに対して耐圧以上のゲート電圧を印加することができるものである。
また、データドライバ４側のドライバ（ＹＨ１〜ＹＨｎ）の動作によっては、サンプリングスイッチＳＳＷ１〜ＳＳＷｎについて、ゲート耐圧以上のゲート電圧印加によってオン／オフさせることが可能となる。
【００５０】
例えば、図３のタイミングチャートにおいて、水平クロック信号ＨＣＫ（１）のタイミングで、図３（ｃ）に示す極性信号ＰＩＤがＬレベルからＨレベルに反転したとする。これは、データ信号が、先の水平走査期間を含む前フレーム期間においては負極性であったものが、今回の水平走査期間を含む現フレーム期間においては正極性に反転するという状態に対応する。
この場合において、この反転した極性信号ＰＩＤが水平クロック信号ＨＣＫ（９）のタイミングでラッチされるまでは、図３（ｊ）に示すように、ドライバのＰＩＤ入力端子ＰＩＤＣＮにはＬレベルのラッチ信号が入力される。このため、走査線ＬＶｍに対しては、図３（ｆ）に示すように、ドライバＹＶｍによって電圧ＡＶＤ１が印加されていることとなる。従って、このときには走査線ＬＶｍと接続された画素スイッチＳＷはオン状態とされていることになる。
【００５１】
そして、この後において、水平クロック信号ＨＣＫ（７）のプリチャージ期間が開始すると、前述もしたように、データ線ＬＨ１〜ＬＨｎに対して一斉にプリチャージが行われ、これによって、走査線ＬＶｍに接続される画素スイッチＳＷのソース−ドレイン間がプリチャージ電圧Ｖｐｒｅとほぼ同じとされる電位にまで引き上げられることとなる。
続いて、同じプリチャージ期間内の水平クロック信号ＨＣＫ（９）のタイミングでは、極性信号ＰＩＤがラッチされることになって、このときにはじめて、図３（ｊ）に示すラッチ信号はＬレベルからＨレベルに反転する。これに応じて、ドライバＹＶｍは、図３（ｆ）に示すようにして、電圧ＡＶＤ１から電圧ＡＶＤ２に出力レベルを切り換えることになる。
これによって、走査線ＬＶｍに接続される画素スイッチＳＷに対しては、ゲート耐圧以上のレベルの電圧が印加されることになるのであるが、ＨＣＫ（７）（８）によるプリチャージ期間の前半において、既にプリチャージ電圧Ｖｐｒｅによってプリチャージが行われているから、例えば各画素スイッチＳＷのゲート−ソース間電圧Ｖｇｓ、及びゲート−ドレイン間電圧Ｖｇｄは、ゲートに印加されるゲート電圧をＶｇとすると
Ｖｇｓ＝Ｖｇｄ＝Ｖｇ−Ｖｐｒｅ・・・（式１）
により表されることになる。つまり、ゲート−ソース間電圧Ｖｇｓとゲート−ドレイン間電圧Ｖｇｄは、ゲートに対して耐圧以上の電圧ＡＶＤ２が印加されているのにも関わらず、ゲート耐圧以内のレベルとすることができるものである。
【００５２】
また、データドライバ４側のドライバＹＨ１〜ＹＨｎについても、上記したドライバＹＶｍと同様の動作によって、極性信号ＰＩＤについてのラッチ信号がＨレベルの時には電圧ＡＶＤ２を出力し、Ｌレベルの時には電圧ＡＶＤ１を出力するようにされる。
そして、ドライバＹＨ１〜ＹＨｎが、走査信号Ｈ１〜Ｈｎの入力に応答して電圧ＡＶＤ２を出力しているときには、既に先のプリチャージ期間のプリチャージ動作によって、各データ線ＬＨ１〜ＬＨｎはプリチャージ電圧Ｖｐｒｅの電位、又は、印加された正極性データに応じた電位にて充電、又は放電された状態にある。
従って、ドライバＹＨ１〜ＹＨｎの出力がゲート電圧として印加されるサンプリングスイッチＳＳＷ１〜ＳＳＷｎについても、ゲート−ソース間電圧Ｖｇｓ、及びゲート−ドレイン間電圧Ｖｇｄは、上記式１により表されることになる。つまり、サンプリングスイッチＳＳＷ１〜ＳＳＷｎに対して耐圧以上の電圧ＡＶＤ２がゲート電圧として印加されていたとしても、ゲート−ソース間電圧Ｖｇｓとゲート−ドレイン間電圧Ｖｇｄは、ゲート耐圧以内のレベルとなっているものである。
【００５３】
また、逆に、先の水平走査期間（前フレーム）においては正極性であったデータ信号が、今回の水平走査期間（現フレーム）においては負極性に反転することで、図３（ｃ）に示す極性信号が水平クロック信号ＨＣＫ（１）のタイミングで、ＨレベルからＬレベルに反転した場合には、次のような動作となる。
この場合、先の水平走査期間においては、データ信号ＳＩＧが正極性となっているので、今回の水平走査期間の水平クロック信号ＨＣＫ（９）のタイミングでＬレベルの極性信号ＰＩＤがラッチされるまでは、走査ドライバ２内のドライバＹＶｍのＰＩＤ入力端子ＰＩＤＣＮにはＨレベルのラッチ信号が入力されていることになる。このため、水平走査期間の水平クロック信号ＨＣＫ（９）のタイミングに至るまでは、ドライバＹＶｍからは、耐圧以上の電圧ＡＶＤ２が出力されていることになる。
しかしながら、このときには、画素容量Ｃに対して前回書き込まれたデータに対応する電荷が放電中の状態にあるので、ゲート電圧をＶｇ、データ信号の書き込みより画素容量が維持する電位をＶｓｉｇとすれば、画素スイッチＳＷのゲート−ソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｇ−Ｖｓｉｇ・・・（式２）
により表されることになり、耐圧レベルを越えないようにすることができる。
そして、ゲート−ドレイン間電圧Ｖｇｄについても、
Ｖｇｄ＝Ｖｇ−Ｖｐｒｅ・・・（式３）
により表すことができる。つまり、先の水平走査期間において、プリチャージされた電位がデータ線に維持されていることで、ゲート−ドレイン間電圧Ｖｇｄとしても耐圧を越えないようにされる。
【００５４】
また、サンプリングスイッチＳＳＷ１〜ＳＳＷｎについても、水平ブランキング期間ＨBLにおいては、データ信号ＳＩＧがコモン電圧Ｖｃｏｍとなっていることで、ソース・ドレインの片側電位は、コモン電圧Ｖｃｏｍとなり、また、もう片側の電位は、データ線に生じているプリチャージ電圧Ｖｐｒｅに対応する電位となっていることから、耐圧以上の電圧ＡＶＤ２がゲートに印加されているとしても問題は無いこととなる。
【００５５】
そして、水平クロック信号ＨＣＫ（９）のタイミングに至ることで、Ｌレベルの極性信号ＰＩＤがラッチされると、走査ドライバ２内のドライバＹＶｍからは、電圧ＡＶＤ１が出力されることになる。そして、以降においては、画素スイッチＳＷを電圧ＡＶＤ１のレベルによってオンにするようにしてライン走査を行うようにされる。
データ信号が負極性である場合には、例えば図２に示した負極性の最大値Ｖｎｍａｘは、例えば０電圧レベルとされるのであるが、このような絶対的に低いレベルのデータ信号が書き込まれた場合に、耐圧以上の電圧ＡＶＤ２を印加したとすれば、画素スイッチＳＷは耐圧オーバーとなってしまう。そこで、本実施の形態においては、データ信号が負極性である場合には、上記のようにして耐圧以内の電圧ＡＶＤ１を印加するように切り換えているものである。
また、データドライバ側のドライバＹＨ１〜ＹＨｎについても、同様にして電圧ＡＶＤ１を印加するように動作するので、やはり、例えば０電圧レベル程度のデータ信号が書き込まれたとしても、サンプリングスイッチＳＳＷ１〜ＳＳＷｎは耐圧オーバーにはならないようになっている。
【００５６】
このように本実施の形態においては、少なくとも、画素スイッチが電気的に破壊されることなく、これら画素スイッチに対して耐圧以上のレベルのゲート電圧を印加できるようにしている。これによって、画素スイッチとしてのトランジスタにおけるオン抵抗がより小さなものとなって導通がより良好なものとなる。
これにより、従来よりも画素容量の書き込み高速化することが容易に実現されることになる。
しかも、本実施の形態においては、プリチャージされたデータ線、画素容量の電位とゲート電圧との電位差を生じさせることによって、耐圧以上のゲート電圧を印加することを可能としているので、画素スイッチ等の半導体プロセスとしては、従来と同様の耐圧でもよいこととなる。換言すれば、耐圧向上させた半導体プロセスを形成するために、そのサイズが大型化することは無いこととなる。
また、このことから、例えば従来と同じ程度の電圧レベルを画素スイッチに対して印加すればよいとすれば、半導体プロセスの耐圧は、これまでよりも低いものとすることができ、この耐圧低下に伴っては、半導体プロセスのサイズをより小型なものとすることができることとなる。
【００５７】
以上のことから、本実施の形態としての表示駆動方法を採用すれば、これまでと同等の耐圧、サイズの半導体プロセスでありながらも、耐圧以上の電圧を印加して、これまでよりも高速なデータ書き込みが可能になるということが言える。従って、高リフレッシュレートを実現することが容易となるわけであり、液晶表示装置の高精細化、及び小型化を促進することが、これまでよりも容易に実現されることとなる。
また、より高速なデータ書き込みを可能としながらも、例えば従来と同等の半導体プロセスを用いることができるので、新たに高耐圧の半導体プロセスを設計、開発することに比較すれば、コスト的にも有利となる。
さらには、上記もしたように、従来と同等のゲート電圧印加による従来と同等のデータ書き込み速度でよいとすれば、半導体プロセスのサイズはより縮小できるので、従来と同等の性能が要求される場合には、より小型の表示装置を容易に提供できることにもなる。
【００５８】
また、液晶表示装置の基板プロセスの特性上、例えば画素スイッチ等をはじめとして半導体基板に形成されるトランジスタ素子には、バックバイアスがかかってしまうことが知られている。このバックバイアスによって、例えば１２Ｖ程度のゲート電圧を印加したとしても、トランジスタ素子が有効に動作するのは、これよりも低い、例えば０Ｖ〜８Ｖ程度の範囲にまで狭くなってしまう。例えば画素スイッチのゲート電圧振幅のレンジが上記のようにして狭くなると、データ信号に応じた電位の変化幅も小さくなってしまうことから、液晶の特性を充分引き出すようにして駆動することができなくなってしまう。
さらには、液晶は、電圧が印加されることによって反応して励起するのであるが、周知のように、液晶は、図２に示すようにして印加電圧に対して閾値電圧を有する。つまり、液晶が印加電圧に応答して透過率が変化するように動作させるには、閾値電圧以上の所定範囲で印加電圧を与える必要がある。これによっても、ゲート電圧が有効に液晶を駆動できるレンジは狭くなってしまっている。
このようにして液晶を駆動する振幅範囲が狭くなることによっては、階調表現が劣化してしまうこととなる。特に、フルカラー表示を行う液晶表示装置においては、この階調表現が良好でないと、色再現性が低くなってしまうこととなる。
【００５９】
そこで、本実施の形態としての構成によって、より高いレベルのゲート電圧を画素スイッチに対して印加するようにすれば、バックバイアス及び液晶の閾値電圧の影響による振幅範囲の縮小を補うことが可能となるので、階調表現性、及び色再現性を容易に向上させることが可能となる。
【００６０】
ところで、上述してきた実施の形態の構成によると、データ信号ＳＩＧが負極性となるときには、耐圧以上のゲート電圧を印加するようにはしていないが、これは次のような根拠による、
液晶表示装置の最大周波数は、画素容量に対するデータの書き込み速度により決定される。
ここで、例えばＮチャンネル型トランジスタを例に採ると、その性質により、データ信号の電圧を高くした場合には、ゲート−ソース間の電位差が小さくなるのでトランジスタのオン抵抗が非常に高くなる。このため、データ書き込みされる画素容量の充放電速度が遅くなってしまう。つまり、データ信号が正極性信号とされて電圧値レベルが高くなるときに、データ書き込み速度が低下することになる。これに対して、データ信号が負極性とされて低レベルの場合には、充分なゲート−ソース間の電位差が得られるので、もともと高速なデータ書き込みが可能であることになる。つまり、データ信号が負極性の場合に対応しては、敢えて高速化のための構成を採る必要は無いこととなる。
データ書き込み速度に対応するデータ書き込み時間は、通常、正極性のデータ信号による書き込み時間と負極性のデータ信号による書き込み時間とを併せて１単位として捉えることとしている。従って、上記したことを考慮すれば、データ書き込み時間を高速化するためには、データ信号が正極性信号とされて電圧値レベルが高くなるときのデータ書き込み速度を高速化することが求められるわけである。そこで、本実施の形態としても、データ信号が正極性の場合においてのみ、ゲート耐圧以上のゲート電圧を印加することで、データ書き込みの高速化を図るようにしているものである。
【００６１】
なお、確認のために述べておくと、従来においても、プリチャージ自体は行われていたのであるが、これは、単純にデータ線を或る電圧レベルにプリチャージすることで、データ書き込み時に画素容量において充放電される電荷量を少なくして最適化することのみを目的としているものである。
これに対して本実施の形態では、プリチャージの動作が上述したタイミングで行われるのを踏まえた上で、耐圧以内の電圧ＡＶＤ１と耐圧以上の電圧ＡＶＤ２とに出力レベルを切り換え可能なドライバを備えると共に、このドライバの出力レベルの切り換えのための各種信号によるタイミング制御などを行うことで、耐圧以上のゲート電圧を印加して、データ書き込みの高速化を促進するようにしているものである。
【００６２】
また、本発明は上記実施の形態として説明した構成のみに限定されるものではない。例えば、画素スイッチやサンプリングスイッチ等のトランジスタ素子、及びドライバを形成するトランジスタ素子については、Ｎチャンネル型若しくはＰチャンネル型トランジスタのほかに、例えばＣＭＯＳトランジスタを用いることも可能である。
また、上記実施の形態では、走査ドライバ２とデータドライバ４から出力される電圧レベルは、どちらも電圧ＡＶＤ１から電圧ＡＶＤ２に切換えることとしたが、その電圧のレベルは走査ドライバ２とデータドライバ４で異なっていてもよい。
また、上記実施の形態における、電圧ＡＶＤ１から電圧ＡＶＤ２への電圧レベルの切り換えは、図３（ａ）（ｆ）から分かるように、プリチャージ電圧Ｖｐｒｅが印加される期間であるプリチャージ期間ＰCHにおいて行われているが、必ずしも、プリチャージ電圧Ｖｐｒｅが印加される期間内に電圧ＡＶＤ１と電圧ＡＶＤ２との切り換えを行う必要はない。
つまり、例えばプリチャージ電圧Ｖｐｒｅが印加される期間が終了した後においても、プリチャージ動作によって画素容量Ｃ及びデータ線に生じた電位が一定以上保持されている期間内におけるタイミングで、電圧ＡＶＤ１から電圧ＡＶＤ２への切り換えを行ってもよいものである。プリチャージ電圧Ｖｐｒｅを印加する目的は、先の実施の形態としての説明からも理解されるように、電圧ＡＶＤ１から電圧ＡＶＤ２への切り換えを行うのに先立って、画素容量Ｃ及びデータ線において一定以上の電位が保持される状態を生じさせることである。従って、上記した切り換えタイミングであっても、ゲート耐圧以上のゲート電圧を印加する動作が適切に得られるものである。
さらに、上記実施の形態では、フレーム反転法によってフレームごとにデータ信号が反転されることを前提としているが、データ信号の反転タイミングに適応させて、プリチャージタイミング等を設定することで、例えばライン反転法、ドット反転法などの他の反転法による表示駆動にも適用することができる。また、これらの反転法を組み合わせたような反転方式にも適用できるものである。
【００６３】
【発明の効果】
以上説明したように本発明は、画素セルを駆動するスイッチング素子（画素スイッチ）に対して、例えばスイッチング素子の所定端子間の電位差を耐圧以内としたうえで、耐圧以上の走査信号電圧（ゲート電圧）を印加することを可能としている。このようにして、耐圧以上の走査信号電圧が印加されることで、例えばスイッチング素子としてのオン抵抗は著しく低下して、画素容量へのデータ信号の充放電をより高速に行わせることが可能になる。
【００６４】
例えば従来においては、より高圧の走査信号電圧を印加しようとすれば、より高耐圧となるように、表示素子としての半導体プロセスの仕様を変更する必要があり、コスト的にも不利であり、また、半導体プロセスの大型化が免れなかったのであるが、本発明によっては、半導体プロセスの仕様はそのままとして、画素容量へのデータ書き込みがより高速化される。従って、本発明では、単位面積あたりの画素数を増加させることが容易に実現され、液晶表示装置の高精細化による画質向上、また、小型化を促進できることになる。
また、例えば仮に、従来と同等のデータ書き込み速度でよい、つまり、従来と同等レベルの走査信号電圧でよいとするならば、半導体プロセスはより小さなものとすることができるので、小型化の点では著しく有利となる。
【００６５】
さらにまた、例えばいわゆるバックバイアス効果などによる走査信号電圧のレンジの狭小化を補うこともできることになるので、高精度で画素容量に対してデータ信号を印加することも可能となる。そして、これによっては、階調表現性、色再現性を向上させることが可能となり、より画像品質の高い表示装置を提供できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態としての液晶表示装置の構成例を示す回路図である。
【図２】極性反転されるデータ信号を示す波形図である。
【図３】本実施の形態の液晶表示装置の表示駆動タイミングを示すタイミングチャートである。
【図４】本実施の形態のドライバの内部構成例を示す回路図である。
【図５】ドライバの動作を示す波形図である。
【符号の説明】
１ 液晶表示装置、２ 走査ドライバ、３ 垂直シフトレジスタ、４ データドライバ、５ 水平シフトレジスタ、１０ 画素セル駆動回路、ＹＶ１〜ＹＶｍ，ＹＨ１〜ＹＨｎ ドライバ、ＳＳＷ１〜ＳＳＷｎ サンプリングスイッチ、ＰＳＷ１〜ＰＳＷｎ プリチャージスイッチ、ＳＷ 画素スイッチ、Ｃ 画素容量、Ｐ 画素電極
【発明の属する技術分野】
本発明は、例えばアクティブマトリクス方式によって画像表示を行う場合における表示駆動方法に関する。また、このような表示駆動方法に対応してマトリクス状に配列された画素駆動用セル等が配列される基板装置、及びこのような表示駆動方法に対応する表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式を採用した液晶表示装置が、例えば液晶プロジェクタ装置や、液晶ディスプレイ装置などに広く採用されている。
このようなアクティブマトリクス方式による液晶表示装置は、周知のように、例えば半導体基板に対して、例えばＭＯＳ型トランジスタによる画素スイッチと、この画素スイッチに接続される画素容量とを備えた画素セル駆動回路がマトリクス状に配置されるようにして形成される。つまり、水平（行）方向に沿っては複数の走査線が配されると共に、垂直（列）方向に沿っては複数のデータ線が配される。そして、これら走査線とデータ線との交点に対応する位置に対して、画素セル駆動回路が接続されるものである。そして、この半導体基板に対して、共通電極を形成した対向基板を対向させ、これら半導体基板と対向基板との間に液晶を封入するようにされる。このような構造によって液晶表示装置が構成される。
【０００３】
また、このような液晶表示装置における画像表示のための駆動を簡単に説明すると次のようになる。
水平方向に配された走査線に対しては、例えば１水平走査期間ごとに、所定レベルの電圧を順次印加していくようにされる。つまり、走査線の順次走査を行っていくようにされる。このとき、走査が行われた走査線に接続されている複数の画素スイッチはオン状態となる。これと共に、１水平走査期間内においては、データ線を駆動することが行われる。つまり、データ線に対してデータに応じた電圧を印加する。なお、この際においては、データ線に対して、順次、データを印加する、いわゆる点順次駆動方式によるデータ線駆動が一般的には行われる。
このようにして印加されたデータは、上記のようにしてオン状態にある画素スイッチを介して画素容量に電荷として蓄積される。つまり、１水平ライン分の画素セルに対するデータの書き込みが行われるものである。このようにしてデータの書き込みが行われると、画素容量に蓄積された電荷と、対向電極に印加されるコモン電圧Ｖｃｏｍとの間に電位差が生じ、この電位差によって、その間に封入された液晶が励起されることになる。つまり、画素セルの駆動が行われる。
そして、このような１走査線ごとの画素セルの駆動が、走査線を順次走査するごとに実行されることで、例えば１画面分の画像が表示される。
【０００４】
また、液晶表示装置における表示駆動にあっては、液晶に直流電圧がかかることで液晶が劣化してしまうことを防ぐように駆動が行われるのが通常である。そして、このような交流駆動の方式の１つとして、コモン電圧Ｖｃｏｍを基準にして、正極側と負極側へ画素データを反転させて駆動する極性反転駆動が知られている。この極性反転駆動のタイミングとしては、フレーム単位で反転させるフレーム反転法、水平ラインごとに反転させるライン反転法、また、画素セル（ドット）ごとに反転させるドット反転法などが挙げられる。
【０００５】
【発明が解決しようとする課題】
ところで、近年においては、液晶表示装置の高精細化や小型化が促進されている状況にあるが、この場合には、単位面積あたりの画素数が増加するので、画素容量に対してデータ信号を書き込むのに許容される時間は短くならざるを得ない。このため、許容時間内に必要な電位にまでデータ信号を書き込むことが間に合わないことで、階調不足、色むら、及び色再現性の低下などが生じるという問題が生じやすくなっていた。
このような問題を解消するには、駆動速度をこれまでよりも高速にする必要が生じてくる。このためには、例えば、同時に走査、駆動する走査線、ライン数を増加させることのほか、この場合にも、各画素スイッチに対してより高いゲート電圧を印加することが挙げられる。これによっては、画素ごとのリフレッシュがより高速に行われることになる。
【０００６】
しかしながら、データ線に印加される画像データの信号は、前述もしたように、コモン電圧Ｖｃｏｍを中心として、所定の正極性最大振幅レベルと負極性最大振幅レベルの範囲内で所定タイミングにより変化する。例えば画素スイッチは、Ｎチャンネル型若しくはＰチャンネル型のトランジスタによって形成されることが多いが、このような場合においては、オン抵抗が高くなってデータ信号の書き込み速度が低下することを防止するために、画像データ信号の振幅以上のゲート電圧を印加しなければならない。
そして、上記した事情により、さらに高いレベルのゲート電圧を印加することになれば、より高耐圧のトランジスタを形成した半導体プロセスの仕様としなければならないことになる。
【０００７】
例えば、液晶表示装置の高精細化や小型化のために、単位面積あたりの画素数を増加させていった場合には、個々の画素セルのサイズが小さくなっていくことになり、これによっては、例えば各画素スイッチのサイズも小さくなっていくことになるが、半導体プロセスとしての特性上、トランジスタのサイズが小さくなるほど、その耐圧は低くなっていかざるを得ない。
これに反して、半導体プロセスについて高耐圧にしようとすれば、トランジスタ等の素子のサイズは大型にならざるを得ない。このため、画素容量も採りにくくなるなどして、上記した液晶表示装置の高精細化及び小型化は実現することがかえって困難になってしまう。つまり、小型化と高耐圧化は相反する関係にある。また、現状からの半導体プロセスの仕様変更も伴うので、コスト的にも不利となる。
【０００８】
但し、画素スイッチについて、ＣＭＯＳ構成を採れば、ゲート耐圧は正極性又は負極性の信号振幅以上のゲート耐圧とすればよいことにはなる。しかしながら、この場合にも、ＣＭＯＳとしてのトランジスタはサイズが大きくなるので、高精細化及び小型化の実現は困難であり、高コストとなるという点では、同様である。また特に、走査線及びデータ線に接続される画素スイッチのジャンクション容量が増加することで、画素容量へのデータ書き込みも高速にすることが難しくなる。
【０００９】
また、液晶表示装置において、画素スイッチをＮチャンネル型若しくはＰチャンネル型のトランジスタを採用した場合においては、いわゆるバックバイアス効果によって、ゲート閾値電圧が上昇する。このため、或る規定のゲート電圧を印加したとしても、上記のようにして上昇したゲート閾値電圧によって、実効的なゲート電圧のレンジは狭められることとなる。このようにしてレンジが縮小されたゲート電圧によって液晶を駆動した場合には、駆動電圧レベルに対する液晶の反応のレンジも狭くなってしまい、階調表現性もそれだけ劣ってくることになる。
そこで、上記のような液晶表示装置としての特性上の問題点を解消する１つの方法として、前述したように、より高いゲート電圧を画素スイッチに印加することが挙げられるが、これを実現しようとすれば、先にも述べたのと同様に、半導体プロセスとしての問題が生じてくることになる。
【００１０】
このような問題点を考慮すれば、半導体プロセスの規格としての画素スイッチのトランジスタの耐圧はそのままとしたうえで、例えば、これまでより高いゲート電圧を印加可能な表示駆動が行われるようにすることが望ましいこととなる。
【００１１】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、表示駆動方法として次のようにして構成することとした。
つまり、複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、上記走査線に対して印加される走査信号電圧により、上記画素容量に対して上記データ信号を供給する経路を導通させるスイッチング素子とを接続して形成される表示素子に対する表示駆動方法において、スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルにより、走査信号電圧の印加を開始させる走査手順と、第１の振幅レベルによる走査信号電圧の印加開始後で、データ線に対するデータの供給が開始される以前において、データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手順と、プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、第１の振幅レベルにより印加が行われている走査信号電圧を、上記第１の振幅レベルよりも大きい第２の振幅レベルに切り換える振幅切り換え手順とを行い、上記データ線を走査するタイミングに応じて、上記データ信号を上記データ線に対して供給する経路をオン／オフするデータ信号用スイッチング素子のオン／オフ制御信号端子に対して、オン／オフ制御信号電圧を印加するのにあたり、上記第１の振幅レベルによる上記走査信号電圧が印加されているときには、当該データ信号スイッチング素子の耐圧特性に応じた許容レベル以内とされる第３の振幅レベルによるオン／オフ制御信号電圧を印加し、上記第２の振幅レベルによる上記走査信号電圧が印加されているときには、上記第３の振幅レベルよりも大きい第４の振幅レベルによるオン／オフ制御信号電圧を印加する、振幅レベル切り換え手順、を行うこととした。
【００１２】
また、複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、走査線に対して印加される走査信号電圧により、画素容量に対してデータ信号を供給する経路を導通させるスイッチング素子とを接続して形成される表示素子として次のように構成することとした。
つまり、走査線を走査するための走査信号電圧を供給する走査線駆動手段と、データ線に対してデータ信号を供給するデータ線駆動手段と、上記第１の振幅レベルによる走査信号電圧の印加開始後で、上記データ線に対するデータの供給が開始される以前において、上記データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手段と、上記データ信号が上記データ線に供給される経路をオン／オフ可能に設けられるデータ信号用スイッチング素子と、このデータ信号用スイッチング素子を、データ信号の走査タイミングに応じてオン／オフ制御するオン／オフ制御信号電圧を印加するとともに、当該オン／オフ制御信号電圧を、上記データ信号用スイッチの耐圧特性に応じた許容レベル以内とされる第３の振幅レベルと、該第３の振幅レベルよりも大きい第４の振幅レベルとで切り換え可能なスイッチング素子駆動手段と、を備え、上記走査線駆動手段は、上記走査信号電圧について、上記プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、上記スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルと、該第１の振幅レベルよりも大きい第２の振幅レベルとの間で切り換えて印加するようにされているとともに、 上記スイッチング素子駆動手段は、上記第１の振幅レベルによる走査信号電圧が印加されているときには、上記第３の振幅レベルを出力させ、上記第２の振幅レベルによる走査信号電圧が印加されているときには、上記第４の振幅レベルを出力させることとした。
【００１３】
また、表示装置としては次のように構成することとした。
本発明の表示装置は、表示素子が形成された半導体基板と、この半導体基板に対して対向して配置される共通電極を有する対向基板と、半導体基板と対向基板との間に介在する液晶層とを備えて成るものとされる。
そして、上記表示素子は、複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、走査線に対して印加される走査信号電圧により、画素容量に対してデータ信号を供給する経路を導通させるスイッチング素子とを接続して形成される画素セル駆動手段と、走査線を走査するための走査信号電圧を供給する走査線駆動手段と、データ線に対してデータ信号を供給するデータ線駆動手段と、上記第１の振幅レベルによる走査信号電圧の印加開始後で、上記データ線に対するデータの供給が開始される以前において、上記データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手段と、上記データ信号が上記データ線に供給される経路をオン／オフ可能に設けられるデータ信号用スイッチング素子と、このデータ信号用スイッチング素子を、データ信号の走査タイミングに応じてオン／オフ制御するオン／オフ制御信号電圧を印加するとともに、当該オン／オフ制御信号電圧を、上記データ信号用スイッチの耐圧特性に応じた許容レベル以内とされる第３の振幅レベルと、該第３の振幅レベルよりも大きい第４の振幅レベルとで切り換え可能なスイッチング素子駆動手段と、を備え、上記走査線駆動手段は、上記走査信号電圧について、上記プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、上記スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルと、該第１の振幅レベルよりも大きい第２の振幅レベルとの間で切り換えて印加するようにされているとともに、上記スイッチング素子駆動手段は、上記第１の振幅レベルによる走査信号電圧が印加されているときには、上記第３の振幅レベルを出力させ、上記第２の振幅レベルによる走査信号電圧が印加されているときには、上記第４の振幅レベルを出力させることとした。
【００１４】
上記各構成によれば、走査線を走査する電圧としては、スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルと、この第１の振幅レベルより大きいとされて、例えば、許容レベル以上とされる第２の振幅レベルとの間で切り換えられる。
そして、先ずは、耐圧以内とされる第１の振幅レベルの走査信号電圧により走査線の走査を開始させた後に、データ線駆動によるデータ信号の供給が行われる前のタイミングで、データ線にプリチャージを行う。そして、この後において走査信号電圧を第２の振幅レベルに切り換えるようにされるが、この時点では、画素容量にはプリチャージ電圧に対応する電位が発生しているので、耐圧を越える第２の振幅レベルがスイッチング素子に印加されたとしても、スイッチング素子の端子間においては、耐圧を越えない電位差を生じさせることが可能になる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について説明を行っていくこととする。本実施の形態としては、例えば液晶プロジェクタ装置などをはじめとする各種映像機器、電子機器に採用される、アクティブマトリクス方式の液晶表示装置を例に挙げることとする。
【００１６】
図１は、本発明の実施の形態としての液晶表示装置の構成例を示している。
この図に示す液晶表示装置１であるが、その全体的な基本構造としては、半導体基板（表示素子）に対して、少なくとも、例えばマトリクス状に配列される画素セル駆動回路をはじめとする所要の回路を形成する。そして、この半導体基板に対して、共通電極を形成した対向基板を対向させ、これら半導体基板と対向基板との間に液晶を封入するようにした構造を有している。
【００１７】
本実施の形態の場合には、反射型液晶表示素子を形成することとしており、このような場合、半導体基板には、例えばシリコン（Ｓｉ）の材質による基板を用いる。この半導体基板に対して、水平方向に走査線ＬＶ１〜ＬＶｍを形成すると共に、垂直方向にはデータ線ＬＨ１〜ＬＨｎを形成する。そして、このようにしてマトリクス状に配される走査線及びデータ線の交点に対して画素セル駆動回路１０を配列して形成すると共に、走査ドライバ２、データドライバ４とを形成するものである。
【００１８】
先ず、この半導体基板上に形成される画素セル駆動回路１０の回路構成を、図１において破線で括って示す部位を例に説明する。
１つの画素セル駆動回路１０は、図のように、画素スイッチＳＷ、画素容量Ｃ、及び画素電極Ｐを備える。
画素スイッチＳＷは、例えばＮチャンネル型トランジスタとしての構造を有している。画素スイッチＳＷのゲートは、走査線ＬＶ１に対して接続され、ドレインは、データ線ＬＨ１と接続される。
また、画素スイッチＳＷのソースは、画素容量Ｃの一端と接続される。画素容量Ｃの他端は、この場合にはグランドに対して接続される。また、画素スイッチＳＷのソースと画素容量Ｃの接続点は、画素電極Ｐに対して接続される。
【００１９】
この場合には、所定複数の走査線（ゲート線）ＬＶ１〜ＬＶｍを水平（行）方向に配列し、また、所定複数のデータ線ＬＨ１〜ＬＨｎを垂直方向に配列することで、これら走査線とデータ線とをマトリクス状に配列させている。そのうえで、例えば上記画素セル駆動回路１０は、走査線ＬＶ１とデータ線ＬＨ１の交点とされる位置に対して、上述した接続態様によって接続されているものである。そして、他の画素セル駆動回路１０についても、同様にして、他の走査線ＬＶ２〜ＬＶｍとデータ線ＬＨ２〜ＬＨｎとの各交点に対して接続されるようにして配置して形成される。このようにして、画素セル駆動回路１０は、走査線とデータ線の配列に従って、行方向と列方向に沿って、マトリクス状に配列される。
また、このようにして形成される半導体基板としては、各画素セル駆動回路１０の画素電極Ｐがマトリクス状に配列されて表出している状態となる。
【００２０】
また、上記のようにして画素セル駆動回路１０が配列して形成される半導体基板に対向しては、コモン電圧Ｖｃｏｍが印加される共通電極が形成された対向基板が対向するようにして配置される。そして、この半導体基板と、対向基板との間に、液晶ＬＣを封入する。このような構造によって本実施の形態の液晶表示装置１全体が構成される。
【００２１】
また、本実施の形態の半導体基板に対しては、走査ドライバ２及びデータドライバ４としての回路も形成される。
走査ドライバ２は、行ごとに垂直方向への走査を行うために設けられる。つまり、画像表示を行うのにあたり、１水平走査期間ごとに、走査線ＬＶ１→ＬＶ２・・・ＬＶｍの順で、走査信号としてのパルス電圧（走査パルス）を出力することで、走査線を垂直方向に順次走査する。
このために走査ドライバ２は、例えば図示するようにして、垂直シフトレジスタ３と、走査線数ｍに対応したｍ個のドライバＹＶ１〜ＹＶｍを有して構成される。
垂直シフトレジスタ３に対しては、垂直スタート信号ＶＳＴと、垂直クロック信号ＶＣＫが入力されている。垂直スタート信号ＶＳＴは、例えばフレーム周期に対応するタイミングにより出力されるもので、１フレーム期間における垂直走査の開始を指示する信号である。また、垂直クロック信号ＶＣＫは、１水平走査周期ごとのタイミングで出力されるクロック信号である。
【００２２】
垂直シフトレジスタ３は、垂直スタート信号ＶＳＴによる垂直走査開始の指示に応じて、走査信号のシフトを開始する。また、この出力のシフトは、垂直クロック信号ＶＣＫの入力タイミングに応じて行われる。
これにより、垂直シフトレジスタ３では、垂直スタート信号ＶＳＴに応じて、先ず、走査信号Ｖ１を出力し、この後は、１水平走査周期ごとのタイミングで、走査信号Ｖ２から走査信号Ｖｍまでを順次出力することになる。
上記のようにして順次出力される走査信号Ｖ１〜Ｖｍは、それぞれドライバＹＶ１〜ＹＶｍに入力され、ここで、所要の電圧レベルによる走査パルスに変換されて、走査線ＬＶ１〜ＬＶｍに対して出力される。
このようにして、上述もしたように、１水平走査期間ごとに、走査線ＬＶ１〜ＬＶｍに対して、順次、走査パルスを出力していく動作が得られることとなる。そして、例えば走査線ＬＶ１に対して走査パルスが印加されたとすれば、この走査線ＬＶ１に接続されている複数の画素スイッチＳＷのゲートに対して、所定レベルのゲート電圧が印加されることとなって、これらの画素スイッチＳＷがオンとなるものである。
【００２３】
なお、本実施の形態としては、画素スイッチに対して耐圧以上の振幅のゲート電圧を印加可能とされる。そして、このような駆動を行う際において、ドライバＹＶ１〜ＹＶｍでは、データ信号の極性に応じて、走査パルスの出力レベルの切り換えを行うようにされるのであるが、これについては後述する。
【００２４】
データドライバ４は、データ線ＬＨ１〜ＬＨｎを駆動するために設けられる。つまり、データ線ＬＨ１〜ＬＨｎに対してデータ信号を出力する。
この場合、データドライバ４は、水平シフトレジスタ５と、データ線数ｎに対応するｎ個のドライバＹＨ１〜ＹＨｎ、サンプリングスイッチＳＳＷ１〜ＳＳＷｎ、及びプリチャージスイッチＰＳＷ１〜ＰＳＷｎを備えている。これらサンプリングスイッチＳＳＷ１〜ＳＳＷｎ、及びプリチャージスイッチＰＳＷ１〜ＰＳＷｎについても、例えば画素スイッチと同様に、Ｎチャンネル型のトランジスタにより形成される。
【００２５】
水平シフトレジスタ５は、走査信号Ｈ１〜Ｈｎの出力ラインが引き出されており、これら走査信号Ｈ１〜Ｈｎの出力の各々がドライバＹＨ１〜ＹＨｎに対して入力されるようになっている。ドライバＹＨ１〜ＹＨｎの出力は、それぞれ、サンプリングスイッチＳＳＷ１〜ＳＳＷｎのゲートに対して接続される。
【００２６】
サンプリングスイッチＳＳＷ１〜ＳＳＷｎのドレインに対しては、データ信号ＳＩＧが入力されるようになっている。また、サンプリングスイッチＳＳＷ１〜ＳＳＷｎのソースは、それぞれ、データ線ＬＨ１〜ＬＨｎと接続される。
【００２７】
また、先にも述べたようにして、本実施の形態では、画素スイッチに対して耐圧以上の振幅のゲート電圧を印加可能とする駆動が行われるのであるが、これに対応して、本実施の形態のデータドライバ内には、データ線及び画素容量に対して所要のタイミングでプリチャージを行うためのプリチャージ回路系が備えられる。
この場合のプリチャージ回路系は、プリチャージスイッチＰＳＷ１〜ＰＳＷｎを備えて形成される。プリチャージスイッチＰＳＷ１〜ＰＳＷｎの各ゲートは、プリチャージタイミング信号ＰＣＨＧに対して共通に接続され、各ドレインは、プリチャージ電圧Ｖｐｒｅに対して共通に接続される。また、プリチャージスイッチＰＳＷ１〜ＰＳＷｎのソースは、それぞれ、データ線ＬＨ１〜ＬＨｎに対して接続される。
【００２８】
データドライバ４によるデータ線駆動のための動作としては、次のようになる。なお、ここでは、プリチャージ回路系の動作は省略して後述することとし、データドライバ４における基本的なデータ線駆動のための動作のみについて述べておくこととする。
【００２９】
データドライバ４内の水平シフトレジスタ５に対しては、水平スタート信号ＨＳＴと、水平クロック信号ＨＣＫが入力されている。
１水平ラインごとのデータ線の駆動は、走査ドライバ２が或る１本の走査線の走査を開始した時点を起点として、所定のタイミングで開始されるものであるが、上記水平スタート信号ＨＳＴは、この１水平ラインにおけるデータ線駆動の開始を指示するための信号となる。
また、水平クロック信号ＨＣＫは、例えば１水平ラインを形成する画素を順次走査する周期に対応した、いわゆる画素周波数を有するクロックである。
【００３０】
そして、水平シフトレジスタ５は、水平スタート信号ＨＳＴにより指示されるタイミングで、走査信号の出力を開始する。つまり、走査信号Ｈ１の出力を行うものである。そして以降の水平走査期間内においては、水平クロック信号ＨＣＫのタイミングに応じて走査信号をシフトすることで、走査信号Ｈ２〜Ｈｎを順次出力していくことになる。なお、各走査信号は、水平クロック信号ＨＣＫの周期に対応したパルス幅を有する信号波形を有する。
このようにして順次出力される走査信号Ｈ１〜Ｈｎは、それぞれドライバＹＨ１〜ＹＨｎに入力され、ここで所定レベルの電圧に変換され、サンプリングスイッチＳＳＷ１〜ＳＳＷｎに対してゲート電圧として印加されていく。これによって、サンプリングスイッチＳＳＷ１〜ＳＳＷｎは、走査信号Ｈ１〜Ｈｎとしてのパルスが出力されている期間に対応してオン状態となる。つまり、走査信号Ｈ１〜Ｈｎの出力タイミングに応じて順次オン状態となるものである。
【００３１】
ここで、サンプリングスイッチＳＳＷ１〜ＳＳＷｎのドレインに対しては、データ信号ＳＩＧが印加されるようになっている。データ信号ＳＩＧは、画素データに対応する電圧値を有した信号である。
そして、上記のようにしてサンプリングスイッチＳＳＷ１〜ＳＳＷｎが走査信号Ｈ１〜Ｈｎの出力タイミングに応じて順次オン状態となることで、データ信号ＳＩＧは、サンプリングスイッチＳＳＷ１〜ＳＳＷｎのドレインからソースを介してデータ線ＬＨ１〜ＬＨｎに対して印加されることになる。
このときには、走査が行われてアクティブとなっている或る１つの走査線に接続されている画素スイッチＳＷがオン状態になっていることから、この走査線とデータ線ＬＨ１〜ＬＨｎとの交点にある画素セル駆動回路１０の各画素容量Ｃには、データ線ＬＨ１〜ＬＨｎに順次印加されるデータに応じた電荷が蓄積される。つまり、データのサンプリング（書き込み）が行われる。
【００３２】
上記のようにしてデータのサンプリングが行われた画素容量Ｃにおいては、蓄積された電荷に応じた電位が発生し、この電位は、同じ画素スイッチＳＷのソースと接続された画素電極Ｐにも発生することになる。
画素電極Ｐに対しては、液晶ＬＣが介在するようにして、コモン電圧Ｖｃｏｍが印加されている共通電極が対向して配置されているのであるが、上記のようにして、画素電極Ｐにおいてデータに対応する電位が発生すると、この画素電極Ｐの電位と、コモン電圧Ｖｃｏｍとの電位差に応じて、その間に介在する液晶ＬＣの液晶が反応して励起されることになる。つまり、画素セルが駆動され、画素単位での表示が行われることとなる。
【００３３】
また、周知のように、液晶は直流印加による駆動では劣化してしまうため、液晶に印加すべき電圧を交流とすることが一般に行われている。そこで、本実施の形態の液晶表示装置においても、液晶を交流印加により駆動するようにしているが、このために、本実施の形態では、対向電極側に印加する電圧はコモン電圧Ｖｃｏｍとして直流的な電圧印加を行うのに対し、データ信号を交流波形として印加するものである。
つまり、本実施の形態のデータ信号は、図２に示すようにして、コモン電圧Ｖｃｏｍを中心レベルとして、このコモン電圧Ｖｃｏｍに対して正極側の最大値Ｖｐｍａｘまでの範囲で振幅する正極性信号と、コモン電圧Ｖｃｏｍから負極側の最大値Ｖｎｍａｘまでの範囲で振幅する負極性信号とを所定タイミングで交互に出力させるものである。
なお、液晶に印加する交流信号の反転タイミングとしては、フレームごとに反転させるフレーム反転法、水平ラインごとに反転させるライン反転法、画素（ドット）ごとに反転させるドット反転法などを挙げることができるが、本発明としての表示駆動においては特に限定されるものではない。但し、本実施の形態の説明にあたっては、フレーム反転法を採用しているものとする。
【００３４】
そして、上記のようにして構成される本実施の形態の液晶表示装置により画像表示のための駆動を行うのにあたっては、例えば各画素スイッチＳＷに対して定格の耐圧以上のゲート電圧を印加したうえで、ゲート−ソース間及びゲート−ドレイン間は耐圧以内の電圧印加で収まるようにされる。これによって、画素スイッチが耐圧オーバーによって破壊されることなく、画素スイッチに対して充分高いゲート電圧を印加することが可能になる。
そこで以降においては、このような画素スイッチに対してのゲート電圧の印加動作を実現するための画像表示駆動について説明を行っていくこととする。
【００３５】
図３は、本実施の形態の液晶表示装置１の画像表示動作として、１水平走査期間における駆動タイミングを示すタイミングチャートである。なお、この図においては、図１に示した走査線ＬＶｍを走査しているときの駆動タイミングを示している。
【００３６】
この図において１水平走査期間Ｈは、図３（ａ）に示される水平クロック信号ＨＣＫとして、ＨＣＫ（０）〜ＨＣＫ（Ｎ＋１８）までが出力される期間となる。なお、水平クロック信号ＨＣＫの１周期分に対応する期間を、ここでは画素走査期間Ｐｘということとしている。そして、走査信号Ｖｍは、図３（ｆ）に示すようにして、ＨＣＫ（１）〜ＨＣＫ（Ｎ＋１７）の期間において、所定レベルの電圧として出力されるようになっている。この走査信号ＶｍがドライバＹＶｍを介して走査線ＬＶｍに対して所定の電圧レベルに変換されて出力されることにより、ＨＣＫ（１）〜ＨＣＫ（Ｎ＋１７）の期間においては、走査線ＬＶｍに接続された画素スイッチＳＷがオン状態にあることとなる。
【００３７】
また、図３（ｃ）に示す極性信号ＰＩＤは、データ信号の極性を示す信号とされるのであるが、データ信号の極性が反転する場合には、水平走査期間Ｈにおける水平クロック信号ＨＣＫ（１）の時点において、その反転の状態に応じて、ＨレベルからＬレベル、若しくはＬレベルからＨレベルに変化する。ここでは、極性信号ＰＩＤは、データ信号が正極性の場合にはＨレベルで、負極性の場合にはＬレベルとなるようにされている。
【００３８】
ここで、水平走査期間Ｈにおける始めのＨＣＫ（０）〜ＨＣＫ（１５）までの１６画素走査期間は、画素セルに対するデータ書き込みが行われない、水平ブランキング期間ＨBLとなる。従って、この期間におけるデータ信号ＳＩＧは、図３（ｅ）に示すように、中心レベルであるコモン電圧Ｖｃｏｍを維持する。
【００３９】
そして、この水平ブランキング期間ＨBLにおける後方のＨＣＫ（７）〜ＨＣＫ（１５）までの期間においては、図３（ｂ）に示すようにして、プリチャージタイミング信号ＰＣＨＧが、Ｌレベルから所定のＨレベルに立ち上がることとなる。これによって、データドライバ４内におけるプリチャージスイッチＰＳＷ１〜ＰＳＷｎの各ゲートに対してゲート電圧が印加されることとなり、プリチャージスイッチＰＳＷ１〜ＰＳＷｎが一斉に導通することとなる。
プリチャージスイッチＰＳＷ１〜ＰＳＷｎが一斉に導通すれば、これらのスイッチのドレイン−ソースを介して、プリチャージ電圧Ｖｐｒｅが、各データ線ＬＨ１〜ＬＨｎに対して印加されることになる。このときには、走査線ＬＶｍに接続されている各画素スイッチＳＷは既にオン状態にあるので、これらの画素スイッチＳＷに接続される画素容量Ｃは、プリチャージ電圧Ｖｐｒｅに対応する電荷が蓄積されることになる。つまり、走査線ＬＶｍに対応する画素容量Ｃの全てに対してプリチャージが行われたこととなる。また、データ線ＬＨ１〜ＬＨｎそのものも、プリチャージ電圧Ｖｐｒｅによりプリチャージされることとなる。つまり、データ線ＬＨ１〜ＬＨｎには、プリチャージ電圧Ｖｐｒｅによって或る電位が生じるようにされるものである。
【００４０】
なお、プリチャージ電圧Ｖｐｒｅとしては、画素スイッチＳＷにおけるゲート耐圧と、画素スイッチ等のゲートに印加すべきゲート耐圧以上の電圧レベルとの兼ね合いによって任意に設定されればよいものとされる。また、プリチャージ電圧Ｖｐｒｅは必ずしも一定レベルでなくともよいものとされ、むしろ、本実施の形態のようにして、フレーム反転法によりフレームごとにデータ信号極性が反転するような場合には、このデータ信号極性に応じてプリチャージ電圧Ｖｐｒｅのレベルの切り換えを行うことが好ましい。
【００４１】
また、水平ブランキング期間ＨBLにおけるＨＣＫ（９）のタイミングでは、極性信号ＰＩＤをラッチすることが行われる。そして、水平クロック信号ＨＣＫ（１５）のタイミングでプリチャージタイミング信号ＰＣＨＧがＬレベルに立ち下がることで、データ線に対するプリチャージ電圧Ｖｐｒｅの印加が終了することとなる。なお、プリチャージ電圧Ｖｐｒｅの印加が終了しても、例えば完全に放電されるまでは、プリチャージ動作によって画素容量Ｃ及びデータ線に生じた電位は保持されることになる。
【００４２】
そして続く、ＨＣＫ（１６）〜ＨＣＫ（１７）の期間において、図３（ｄ）に示す水平スタート信号ＨＳＴとしてのパルスが出力されると、水平シフトレジスタ５では、この水平スタート信号ＨＳＴを水平クロック信号ＨＣＫのタイミングによりシフトして出力していく。これによって、図３（ｇ）（ｈ）（ｉ）に示すようにして、走査信号Ｈ１，Ｈ２・・・Ｈｎが、１画素走査期間ごとのタイミングで順次出力されることになる。そして、このようにして走査信号Ｈ１，Ｈ２・・・・Ｈｎが出力されることで、前述もしたように、この走査信号Ｈ１，Ｈ２・・・・Ｈｎの出力タイミングに応じて、データ線ＬＨ１，ＬＨ２・・・ＬＨｎに対して、順次、データ信号ＳＩＧが印加されていくことになる。
【００４３】
このときのデータ信号ＳＩＧは、図３（ｅ）に示されている。
例えば走査信号Ｈ１が出力されてデータ線ＬＨ１が駆動されるＨＣＫ（１８）の期間においては、「＃１」として示されるデータ信号ＳＩＧが出力されている。従って、この期間においては、走査線ＬＶｍとデータ線ＬＨ１との交点にある画素セル駆動回路の画素容量Ｃに対して、データ信号（＃１）が書き込まれることになる。そして、これによって、走査線ＬＶｍとデータ線ＬＨ１との交点にある画素セルの駆動が行われることになる。
このような画素セルの駆動が、水平クロック信号ＨＣＫ（Ｎ＋１７）におけるデータ信号（＃Ｎ）まで行われることで、走査線ＬＶｍに対応する１水平ライン分の画素表示が行われることとなる。つまり、ライン表示が行われるものである。
そして、このような１水平走査期間の動作が、１フレーム期間内において、走査線ＬＶ１〜ＬＶｍを順次走査するごとに行われる結果、１フレーム分の画像が表示されることとなる。そしてまた、このようなフレーム周期ごとの動作を繰り返すようにされることで、継続的に画像が表示される。
【００４４】
また、図４は、走査ドライバ２及びデータドライバ４内に備えられるドライバ（ＹＶ１〜ＹＶｍ，ＹＨ１〜ＹＨｎ）についての個々の内部構成例を示している。これらドライバ（ＹＶ１〜ＹＶｍ，ＹＨ１〜ＹＨｎ）は、この図に示される構成を共通に採るものとされる。
ここでは、回路についての詳細な接続態様及び各部の機能の説明は省略するが、Ｎチャンネル型若しくはＰチャンネル型のトランジスタを図示するようにして接続したうえで、動作電源として、電圧ＡＶＤ１若しくはＡＶＤ２を所要のトランジスタと接続すると共に、所要のトランジスタをグランド（ＧＮＤ）若しくはコモン電圧Ｖｃｏｍと接続することでドライバとしての回路が形成されていることが理解される。
このようにして形成されるドライバの回路において、入力端子ＩＮに対しては、走査信号が入力される。また、ＰＩＤ入力端子ＰＩＤＣＮに対しては、極性信号ＰＩＤをラッチした信号が入力される。そして、出力端子ＶＯＵＴから出力電圧が得られる。
より具体的には、例えば走査ドライバ２のドライバＹＶ１においては、入力端子ＩＮに垂直シフトレジスタ３から走査信号Ｖ１が入力され、出力端子ＶＯＵＴに走査線ＬＶ１から画素スイッチＳＷのゲートに供給される出力電圧が得られる。また、例えばデータドライバ４のドライバＹＨ１においては、入力端子ＩＮに水平シフトレジスタ５から走査信号Ｈ１が入力され、出力端子ＶＯＵＴにサンプリングスイッチＳＳＷ１のゲートに供給される出力電圧が得られる。また、ＰＩＤ入力端子ＰＩＤＣＮからの信号は各ドライバに供給され、これにより後述される電圧ＡＶＤ１と電圧ＡＶＤ２との電圧レベルの切換えが制御される。
【００４５】
図５の波形図は、上記図４に示したドライバの動作を示している。入力端子ＩＮには、図５（ｃ）に示すようにして、グランド（ＧＮＤ）電位を基準レベルとして所定の電圧ＶDDのレベルによる走査信号が入力されるようになっている。また、ＰＩＤ入力端子ＰＩＤＣＮに入力される、極性信号ＰＩＤをラッチした信号としては、図５（ｄ）に示すように、ラッチしたレベルがＬレベルであるときにはグランド電位で、Ｈレベルであるときには、電圧ＶDDのレベルとなる。
また、図４に示した回路において、ＶＣＥＮＴが出力されるラインには、入力端子ＩＮに入力される走査信号に応じたタイミングによる波形が、図５（ｂ）に示すようにして現れる。つまり、走査信号がグランド電位のときには、コモン電圧Ｖｃｏｍとなり、走査信号がＶDDのレベルに立ち上がったときには、ＡＶＤ１のレベルに立ち上がる。
【００４６】
ここで、グランド電位ＧＮＤに対するコモン電圧Ｖｃｏｍ、電圧ＡＶＤ１、及び電圧ＡＶＤ２のレベルの関係としては、図５（ａ）にも示されるように、ＧＮＤ＜Ｖｃｏｍ＜ＡＶＤ１＜ＡＶＤ２となっている。コモン電圧Ｖｃｏｍは、前述もしたように対向電極に印加される電圧レベルである。また、電圧ＡＶＤ１は、画素スイッチＳＷとされるトランジスタのゲート耐圧にほぼ対応したレベルであり、この電圧ＡＶＤ１を画素スイッチＳＷに印加しても耐圧オーバーにはならないとされるレベルである。これに対して、電圧ＡＶＤ２は、画素スイッチＳＷとしてのトランジスタのゲート耐圧よりも高いとされるレベルを有している。
【００４７】
そして、出力端子ＶＯＵＴに得られる電圧レベルは、図５（ａ）に示すようにして、ＰＩＤ入力端子ＰＩＤＣＮに入力されるラッチ信号のレベルに応じて、変化するようにされる。
つまり、例えば時点ｔ１以前若しくは時点ｔ２以降として示すように、ラッチ信号がＬレベルにある場合、電圧ＡＶＤ１のレベルが出力されるようになっている。これに対して、期間ｔ１〜ｔ２として示すように、ラッチ信号がＨレベルのときには、電圧ＡＶＤ２のレベルが出力される。
つまり、本実施の形態のドライバでは、データ信号極性が負極性（ラッチ信号＝Ｌ）である場合には、ゲート耐圧に収まる電圧ＡＶＤ１を出力し、データ信号極性が正極性（ラッチ信号＝Ｈ）である場合には、ゲート耐圧よりも高い電圧ＡＶＤ２を出力するようになっている。
【００４８】
なお、上記図４に示したドライバでは、出力端子ＶＯＵＴから出力される電圧レベルをＡＶＤ１／ＡＶＤ２との間で切り換え可能とするために、電源電圧として電圧ＡＶＤ１、ＡＶＤ２を利用するようにしている。しかしながら、図４に示される接続態様に依れば、ドライバを形成する各トランジスタのゲート−ドレイン間電圧、及びゲート−ソース間電圧は、ともに、電圧ＡＶＤ１以内に収まり、これより高い電圧ＡＶＤ２が印加されることはないようにされている。
このことから、各ドライバを形成するトランジスタについても、例えば画素スイッチＳＷと同様のゲート耐圧として形成すればよいこととなるが、これによっては、例えば、ドライバを形成するトランジスタと、画素スイッチを形成するトランジスタとで、同様の半導体プロセスを用いればよいことから、半導体基板の製造能率としては、それだけ向上されることになる。
【００４９】
そして、本実施の形態においては、先に図３により説明した、フレーム反転法及び水平ブランキング期間におけるプリチャージ動作を伴う表示駆動タイミングに対して、上記のようにしてラッチ信号に応じて出力レベルをＡＶＤ１とＡＶＤ２との間で切り換えるドライバの動作を組み合わせることで、次のような本実施の形態に特有の動作を得る。
先ず、走査ドライバ２側のドライバ（ＹＶ１〜ＹＶｍ）の動作によっては、画素スイッチＳＷのゲートと基板間に対してゲート耐圧以上のゲート電圧を印加した上で、ゲート−ドレイン及びゲート−ソース間にかかる電圧は耐圧レベル以内に収まるようにして画素スイッチＳＷを駆動することが可能になる。換言すれば、耐圧オーバーによって画素スイッチＳＷが破壊されることなく、画素スイッチＳＷに対して耐圧以上のゲート電圧を印加することができるものである。
また、データドライバ４側のドライバ（ＹＨ１〜ＹＨｎ）の動作によっては、サンプリングスイッチＳＳＷ１〜ＳＳＷｎについて、ゲート耐圧以上のゲート電圧印加によってオン／オフさせることが可能となる。
【００５０】
例えば、図３のタイミングチャートにおいて、水平クロック信号ＨＣＫ（１）のタイミングで、図３（ｃ）に示す極性信号ＰＩＤがＬレベルからＨレベルに反転したとする。これは、データ信号が、先の水平走査期間を含む前フレーム期間においては負極性であったものが、今回の水平走査期間を含む現フレーム期間においては正極性に反転するという状態に対応する。
この場合において、この反転した極性信号ＰＩＤが水平クロック信号ＨＣＫ（９）のタイミングでラッチされるまでは、図３（ｊ）に示すように、ドライバのＰＩＤ入力端子ＰＩＤＣＮにはＬレベルのラッチ信号が入力される。このため、走査線ＬＶｍに対しては、図３（ｆ）に示すように、ドライバＹＶｍによって電圧ＡＶＤ１が印加されていることとなる。従って、このときには走査線ＬＶｍと接続された画素スイッチＳＷはオン状態とされていることになる。
【００５１】
そして、この後において、水平クロック信号ＨＣＫ（７）のプリチャージ期間が開始すると、前述もしたように、データ線ＬＨ１〜ＬＨｎに対して一斉にプリチャージが行われ、これによって、走査線ＬＶｍに接続される画素スイッチＳＷのソース−ドレイン間がプリチャージ電圧Ｖｐｒｅとほぼ同じとされる電位にまで引き上げられることとなる。
続いて、同じプリチャージ期間内の水平クロック信号ＨＣＫ（９）のタイミングでは、極性信号ＰＩＤがラッチされることになって、このときにはじめて、図３（ｊ）に示すラッチ信号はＬレベルからＨレベルに反転する。これに応じて、ドライバＹＶｍは、図３（ｆ）に示すようにして、電圧ＡＶＤ１から電圧ＡＶＤ２に出力レベルを切り換えることになる。
これによって、走査線ＬＶｍに接続される画素スイッチＳＷに対しては、ゲート耐圧以上のレベルの電圧が印加されることになるのであるが、ＨＣＫ（７）（８）によるプリチャージ期間の前半において、既にプリチャージ電圧Ｖｐｒｅによってプリチャージが行われているから、例えば各画素スイッチＳＷのゲート−ソース間電圧Ｖｇｓ、及びゲート−ドレイン間電圧Ｖｇｄは、ゲートに印加されるゲート電圧をＶｇとすると
Ｖｇｓ＝Ｖｇｄ＝Ｖｇ−Ｖｐｒｅ・・・（式１）
により表されることになる。つまり、ゲート−ソース間電圧Ｖｇｓとゲート−ドレイン間電圧Ｖｇｄは、ゲートに対して耐圧以上の電圧ＡＶＤ２が印加されているのにも関わらず、ゲート耐圧以内のレベルとすることができるものである。
【００５２】
また、データドライバ４側のドライバＹＨ１〜ＹＨｎについても、上記したドライバＹＶｍと同様の動作によって、極性信号ＰＩＤについてのラッチ信号がＨレベルの時には電圧ＡＶＤ２を出力し、Ｌレベルの時には電圧ＡＶＤ１を出力するようにされる。
そして、ドライバＹＨ１〜ＹＨｎが、走査信号Ｈ１〜Ｈｎの入力に応答して電圧ＡＶＤ２を出力しているときには、既に先のプリチャージ期間のプリチャージ動作によって、各データ線ＬＨ１〜ＬＨｎはプリチャージ電圧Ｖｐｒｅの電位、又は、印加された正極性データに応じた電位にて充電、又は放電された状態にある。
従って、ドライバＹＨ１〜ＹＨｎの出力がゲート電圧として印加されるサンプリングスイッチＳＳＷ１〜ＳＳＷｎについても、ゲート−ソース間電圧Ｖｇｓ、及びゲート−ドレイン間電圧Ｖｇｄは、上記式１により表されることになる。つまり、サンプリングスイッチＳＳＷ１〜ＳＳＷｎに対して耐圧以上の電圧ＡＶＤ２がゲート電圧として印加されていたとしても、ゲート−ソース間電圧Ｖｇｓとゲート−ドレイン間電圧Ｖｇｄは、ゲート耐圧以内のレベルとなっているものである。
【００５３】
また、逆に、先の水平走査期間（前フレーム）においては正極性であったデータ信号が、今回の水平走査期間（現フレーム）においては負極性に反転することで、図３（ｃ）に示す極性信号が水平クロック信号ＨＣＫ（１）のタイミングで、ＨレベルからＬレベルに反転した場合には、次のような動作となる。
この場合、先の水平走査期間においては、データ信号ＳＩＧが正極性となっているので、今回の水平走査期間の水平クロック信号ＨＣＫ（９）のタイミングでＬレベルの極性信号ＰＩＤがラッチされるまでは、走査ドライバ２内のドライバＹＶｍのＰＩＤ入力端子ＰＩＤＣＮにはＨレベルのラッチ信号が入力されていることになる。このため、水平走査期間の水平クロック信号ＨＣＫ（９）のタイミングに至るまでは、ドライバＹＶｍからは、耐圧以上の電圧ＡＶＤ２が出力されていることになる。
しかしながら、このときには、画素容量Ｃに対して前回書き込まれたデータに対応する電荷が放電中の状態にあるので、ゲート電圧をＶｇ、データ信号の書き込みより画素容量が維持する電位をＶｓｉｇとすれば、画素スイッチＳＷのゲート−ソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｇ−Ｖｓｉｇ・・・（式２）
により表されることになり、耐圧レベルを越えないようにすることができる。
そして、ゲート−ドレイン間電圧Ｖｇｄについても、
Ｖｇｄ＝Ｖｇ−Ｖｐｒｅ・・・（式３）
により表すことができる。つまり、先の水平走査期間において、プリチャージされた電位がデータ線に維持されていることで、ゲート−ドレイン間電圧Ｖｇｄとしても耐圧を越えないようにされる。
【００５４】
また、サンプリングスイッチＳＳＷ１〜ＳＳＷｎについても、水平ブランキング期間ＨBLにおいては、データ信号ＳＩＧがコモン電圧Ｖｃｏｍとなっていることで、ソース・ドレインの片側電位は、コモン電圧Ｖｃｏｍとなり、また、もう片側の電位は、データ線に生じているプリチャージ電圧Ｖｐｒｅに対応する電位となっていることから、耐圧以上の電圧ＡＶＤ２がゲートに印加されているとしても問題は無いこととなる。
【００５５】
そして、水平クロック信号ＨＣＫ（９）のタイミングに至ることで、Ｌレベルの極性信号ＰＩＤがラッチされると、走査ドライバ２内のドライバＹＶｍからは、電圧ＡＶＤ１が出力されることになる。そして、以降においては、画素スイッチＳＷを電圧ＡＶＤ１のレベルによってオンにするようにしてライン走査を行うようにされる。
データ信号が負極性である場合には、例えば図２に示した負極性の最大値Ｖｎｍａｘは、例えば０電圧レベルとされるのであるが、このような絶対的に低いレベルのデータ信号が書き込まれた場合に、耐圧以上の電圧ＡＶＤ２を印加したとすれば、画素スイッチＳＷは耐圧オーバーとなってしまう。そこで、本実施の形態においては、データ信号が負極性である場合には、上記のようにして耐圧以内の電圧ＡＶＤ１を印加するように切り換えているものである。
また、データドライバ側のドライバＹＨ１〜ＹＨｎについても、同様にして電圧ＡＶＤ１を印加するように動作するので、やはり、例えば０電圧レベル程度のデータ信号が書き込まれたとしても、サンプリングスイッチＳＳＷ１〜ＳＳＷｎは耐圧オーバーにはならないようになっている。
【００５６】
このように本実施の形態においては、少なくとも、画素スイッチが電気的に破壊されることなく、これら画素スイッチに対して耐圧以上のレベルのゲート電圧を印加できるようにしている。これによって、画素スイッチとしてのトランジスタにおけるオン抵抗がより小さなものとなって導通がより良好なものとなる。
これにより、従来よりも画素容量の書き込み高速化することが容易に実現されることになる。
しかも、本実施の形態においては、プリチャージされたデータ線、画素容量の電位とゲート電圧との電位差を生じさせることによって、耐圧以上のゲート電圧を印加することを可能としているので、画素スイッチ等の半導体プロセスとしては、従来と同様の耐圧でもよいこととなる。換言すれば、耐圧向上させた半導体プロセスを形成するために、そのサイズが大型化することは無いこととなる。
また、このことから、例えば従来と同じ程度の電圧レベルを画素スイッチに対して印加すればよいとすれば、半導体プロセスの耐圧は、これまでよりも低いものとすることができ、この耐圧低下に伴っては、半導体プロセスのサイズをより小型なものとすることができることとなる。
【００５７】
以上のことから、本実施の形態としての表示駆動方法を採用すれば、これまでと同等の耐圧、サイズの半導体プロセスでありながらも、耐圧以上の電圧を印加して、これまでよりも高速なデータ書き込みが可能になるということが言える。従って、高リフレッシュレートを実現することが容易となるわけであり、液晶表示装置の高精細化、及び小型化を促進することが、これまでよりも容易に実現されることとなる。
また、より高速なデータ書き込みを可能としながらも、例えば従来と同等の半導体プロセスを用いることができるので、新たに高耐圧の半導体プロセスを設計、開発することに比較すれば、コスト的にも有利となる。
さらには、上記もしたように、従来と同等のゲート電圧印加による従来と同等のデータ書き込み速度でよいとすれば、半導体プロセスのサイズはより縮小できるので、従来と同等の性能が要求される場合には、より小型の表示装置を容易に提供できることにもなる。
【００５８】
また、液晶表示装置の基板プロセスの特性上、例えば画素スイッチ等をはじめとして半導体基板に形成されるトランジスタ素子には、バックバイアスがかかってしまうことが知られている。このバックバイアスによって、例えば１２Ｖ程度のゲート電圧を印加したとしても、トランジスタ素子が有効に動作するのは、これよりも低い、例えば０Ｖ〜８Ｖ程度の範囲にまで狭くなってしまう。例えば画素スイッチのゲート電圧振幅のレンジが上記のようにして狭くなると、データ信号に応じた電位の変化幅も小さくなってしまうことから、液晶の特性を充分引き出すようにして駆動することができなくなってしまう。
さらには、液晶は、電圧が印加されることによって反応して励起するのであるが、周知のように、液晶は、図２に示すようにして印加電圧に対して閾値電圧を有する。つまり、液晶が印加電圧に応答して透過率が変化するように動作させるには、閾値電圧以上の所定範囲で印加電圧を与える必要がある。これによっても、ゲート電圧が有効に液晶を駆動できるレンジは狭くなってしまっている。
このようにして液晶を駆動する振幅範囲が狭くなることによっては、階調表現が劣化してしまうこととなる。特に、フルカラー表示を行う液晶表示装置においては、この階調表現が良好でないと、色再現性が低くなってしまうこととなる。
【００５９】
そこで、本実施の形態としての構成によって、より高いレベルのゲート電圧を画素スイッチに対して印加するようにすれば、バックバイアス及び液晶の閾値電圧の影響による振幅範囲の縮小を補うことが可能となるので、階調表現性、及び色再現性を容易に向上させることが可能となる。
【００６０】
ところで、上述してきた実施の形態の構成によると、データ信号ＳＩＧが負極性となるときには、耐圧以上のゲート電圧を印加するようにはしていないが、これは次のような根拠による、
液晶表示装置の最大周波数は、画素容量に対するデータの書き込み速度により決定される。
ここで、例えばＮチャンネル型トランジスタを例に採ると、その性質により、データ信号の電圧を高くした場合には、ゲート−ソース間の電位差が小さくなるのでトランジスタのオン抵抗が非常に高くなる。このため、データ書き込みされる画素容量の充放電速度が遅くなってしまう。つまり、データ信号が正極性信号とされて電圧値レベルが高くなるときに、データ書き込み速度が低下することになる。これに対して、データ信号が負極性とされて低レベルの場合には、充分なゲート−ソース間の電位差が得られるので、もともと高速なデータ書き込みが可能であることになる。つまり、データ信号が負極性の場合に対応しては、敢えて高速化のための構成を採る必要は無いこととなる。
データ書き込み速度に対応するデータ書き込み時間は、通常、正極性のデータ信号による書き込み時間と負極性のデータ信号による書き込み時間とを併せて１単位として捉えることとしている。従って、上記したことを考慮すれば、データ書き込み時間を高速化するためには、データ信号が正極性信号とされて電圧値レベルが高くなるときのデータ書き込み速度を高速化することが求められるわけである。そこで、本実施の形態としても、データ信号が正極性の場合においてのみ、ゲート耐圧以上のゲート電圧を印加することで、データ書き込みの高速化を図るようにしているものである。
【００６１】
なお、確認のために述べておくと、従来においても、プリチャージ自体は行われていたのであるが、これは、単純にデータ線を或る電圧レベルにプリチャージすることで、データ書き込み時に画素容量において充放電される電荷量を少なくして最適化することのみを目的としているものである。
これに対して本実施の形態では、プリチャージの動作が上述したタイミングで行われるのを踏まえた上で、耐圧以内の電圧ＡＶＤ１と耐圧以上の電圧ＡＶＤ２とに出力レベルを切り換え可能なドライバを備えると共に、このドライバの出力レベルの切り換えのための各種信号によるタイミング制御などを行うことで、耐圧以上のゲート電圧を印加して、データ書き込みの高速化を促進するようにしているものである。
【００６２】
また、本発明は上記実施の形態として説明した構成のみに限定されるものではない。例えば、画素スイッチやサンプリングスイッチ等のトランジスタ素子、及びドライバを形成するトランジスタ素子については、Ｎチャンネル型若しくはＰチャンネル型トランジスタのほかに、例えばＣＭＯＳトランジスタを用いることも可能である。
また、上記実施の形態では、走査ドライバ２とデータドライバ４から出力される電圧レベルは、どちらも電圧ＡＶＤ１から電圧ＡＶＤ２に切換えることとしたが、その電圧のレベルは走査ドライバ２とデータドライバ４で異なっていてもよい。
また、上記実施の形態における、電圧ＡＶＤ１から電圧ＡＶＤ２への電圧レベルの切り換えは、図３（ａ）（ｆ）から分かるように、プリチャージ電圧Ｖｐｒｅが印加される期間であるプリチャージ期間ＰCHにおいて行われているが、必ずしも、プリチャージ電圧Ｖｐｒｅが印加される期間内に電圧ＡＶＤ１と電圧ＡＶＤ２との切り換えを行う必要はない。
つまり、例えばプリチャージ電圧Ｖｐｒｅが印加される期間が終了した後においても、プリチャージ動作によって画素容量Ｃ及びデータ線に生じた電位が一定以上保持されている期間内におけるタイミングで、電圧ＡＶＤ１から電圧ＡＶＤ２への切り換えを行ってもよいものである。プリチャージ電圧Ｖｐｒｅを印加する目的は、先の実施の形態としての説明からも理解されるように、電圧ＡＶＤ１から電圧ＡＶＤ２への切り換えを行うのに先立って、画素容量Ｃ及びデータ線において一定以上の電位が保持される状態を生じさせることである。従って、上記した切り換えタイミングであっても、ゲート耐圧以上のゲート電圧を印加する動作が適切に得られるものである。
さらに、上記実施の形態では、フレーム反転法によってフレームごとにデータ信号が反転されることを前提としているが、データ信号の反転タイミングに適応させて、プリチャージタイミング等を設定することで、例えばライン反転法、ドット反転法などの他の反転法による表示駆動にも適用することができる。また、これらの反転法を組み合わせたような反転方式にも適用できるものである。
【００６３】
【発明の効果】
以上説明したように本発明は、画素セルを駆動するスイッチング素子（画素スイッチ）に対して、例えばスイッチング素子の所定端子間の電位差を耐圧以内としたうえで、耐圧以上の走査信号電圧（ゲート電圧）を印加することを可能としている。このようにして、耐圧以上の走査信号電圧が印加されることで、例えばスイッチング素子としてのオン抵抗は著しく低下して、画素容量へのデータ信号の充放電をより高速に行わせることが可能になる。
【００６４】
例えば従来においては、より高圧の走査信号電圧を印加しようとすれば、より高耐圧となるように、表示素子としての半導体プロセスの仕様を変更する必要があり、コスト的にも不利であり、また、半導体プロセスの大型化が免れなかったのであるが、本発明によっては、半導体プロセスの仕様はそのままとして、画素容量へのデータ書き込みがより高速化される。従って、本発明では、単位面積あたりの画素数を増加させることが容易に実現され、液晶表示装置の高精細化による画質向上、また、小型化を促進できることになる。
また、例えば仮に、従来と同等のデータ書き込み速度でよい、つまり、従来と同等レベルの走査信号電圧でよいとするならば、半導体プロセスはより小さなものとすることができるので、小型化の点では著しく有利となる。
【００６５】
さらにまた、例えばいわゆるバックバイアス効果などによる走査信号電圧のレンジの狭小化を補うこともできることになるので、高精度で画素容量に対してデータ信号を印加することも可能となる。そして、これによっては、階調表現性、色再現性を向上させることが可能となり、より画像品質の高い表示装置を提供できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態としての液晶表示装置の構成例を示す回路図である。
【図２】極性反転されるデータ信号を示す波形図である。
【図３】本実施の形態の液晶表示装置の表示駆動タイミングを示すタイミングチャートである。
【図４】本実施の形態のドライバの内部構成例を示す回路図である。
【図５】ドライバの動作を示す波形図である。
【符号の説明】
１ 液晶表示装置、２ 走査ドライバ、３ 垂直シフトレジスタ、４ データドライバ、５ 水平シフトレジスタ、１０ 画素セル駆動回路、ＹＶ１〜ＹＶｍ，ＹＨ１〜ＹＨｎ ドライバ、ＳＳＷ１〜ＳＳＷｎ サンプリングスイッチ、ＰＳＷ１〜ＰＳＷｎ プリチャージスイッチ、ＳＷ 画素スイッチ、Ｃ 画素容量、Ｐ 画素電極
Claims (5)
- 複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、上記走査線に対して印加される走査信号電圧により、上記画素容量に対して上記データ信号を供給する経路を導通させるスイッチング素子とを接続して形成される表示素子に対する表示駆動方法において、
上記スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルにより、上記走査信号電圧の印加を開始させる走査手順と、
上記第１の振幅レベルによる走査信号電圧の印加開始後で、上記データ線に対するデータの供給が開始される以前において、上記データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手順と、
上記プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、上記第１の振幅レベルにより印加が行われている走査信号電圧を、上記第１の振幅レベルよりも大きい第２の振幅レベルに切り換える振幅切り換え手順と、
を行い、
上記データ線を走査するタイミングに応じて、上記データ信号を上記データ線に対して供給する経路をオン／オフするデータ信号用スイッチング素子のオン／オフ制御信号端子に対して、オン／オフ制御信号電圧を印加するのにあたり、
上記第１の振幅レベルによる上記走査信号電圧が印加されているときには、当該データ信号スイッチング素子の耐圧特性に応じた許容レベル以内とされる第３の振幅レベルによるオン／オフ制御信号電圧を印加し、
上記第２の振幅レベルによる上記走査信号電圧が印加されているときには、上記第３の振幅レベルよりも大きい第４の振幅レベルによるオン／オフ制御信号電圧を印加する、振幅レベル切り換え手順、を行う
表示駆動方法。 - 複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、上記走査線に対して印加される走査信号電圧により、上記画素容量に対して上記データ信号を供給する経路を導通させるスイッチング素子とを接続して形成される表示素子において、
上記走査線を走査するための上記走査信号電圧を供給する走査線駆動手段と、
上記データ線に対して上記データ信号を供給するデータ線駆動手段と、
上記第１の振幅レベルによる走査信号電圧の印加開始後で、上記データ線に対するデータの供給が開始される以前において、上記データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手段と、
上記データ信号が上記データ線に供給される経路をオン／オフ可能に設けられるデータ信号用スイッチング素子と、
このデータ信号用スイッチング素子を、データ信号の走査タイミングに応じてオン／オフ制御するオン／オフ制御信号電圧を印加するとともに、当該オン／オフ制御信号電圧を、上記データ信号用スイッチの耐圧特性に応じた許容レベル以内とされる第３の振幅レベルと、該第３の振幅レベルよりも大きい第４の振幅レベルとで切り換え可能なスイッチング素子駆動手段と、を備え、
上記走査線駆動手段は、上記走査信号電圧について、上記プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、上記スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルと、該第１の振幅レベルよりも大きい第２の振幅レベルとの間で切り換えて印加するようにされているとともに、
上記スイッチング素子駆動手段は、上記第１の振幅レベルによる走査信号電圧が印加されているときには、上記第３の振幅レベルを出力させ、上記第２の振幅レベルによる走査信号電圧が印加されているときには、上記第４の振幅レベルを出力させる
表示素子。 - 上記表示素子は、反射型とされていることを特徴とする請求項２に記載の表示素子。
- 表示素子が形成された半導体基板と、該半導体基板に対して対向して配置される共通電極を有する対向基板と、上記半導体基板と対向基板との間に介在する液晶層とを備えて成り、
上記表示素子は、
複数の走査線と、これら走査線に直交して、画素データに対応するデータ信号が供給されるデータ線とがマトリクス状に配置され、これら走査線とデータ線との交点に対して、画素容量と、上記走査線に対して印加される走査信号電圧により、上記画素容量に対して上記データ信号を供給する経路を導通させるスイッチング素子とを接続して形成される画素セル駆動手段と、
上記走査線を走査するための上記走査信号電圧を供給する走査線駆動手段と、
上記データ線に対して上記データ信号を供給するデータ線駆動手段と、
上記第１の振幅レベルによる走査信号電圧の印加開始後で、上記データ線に対するデータの供給が開始される以前において、上記データ線に対して所定レベルのプリチャージ電圧を印加するプリチャージ手段と、
上記データ信号が上記データ線に供給される経路をオン／オフ可能に設けられるデータ信号用スイッチング素子と、
このデータ信号用スイッチング素子を、データ信号の走査タイミングに応じてオン／オフ制御するオン／オフ制御信号電圧を印加するとともに、当該オン／オフ制御信号電圧を、上記データ信号用スイッチの耐圧特性に応じた許容レベル以内とされる第３の振幅レベルと、該第３の振幅レベルよりも大きい第４の振幅レベルとで切り換え可能なスイッチング素子駆動手段と、を備え、
上記走査線駆動手段は、上記走査信号電圧について、上記プリチャージ電圧の印加により生じる電位が保持されている期間内における所定タイミングで、上記スイッチング素子の耐圧特性に応じた許容レベル以内とされる第１の振幅レベルと、該第１の振幅レベルよりも大きい第２の振幅レベルとの間で切り換えて印加するようにされているとともに、
上記スイッチング素子駆動手段は、上記第１の振幅レベルによる走査信号電圧が印加されているときには、上記第３の振幅レベルを出力させ、上記第２の振幅レベルによる走査信号電圧が印加されているときには、上記第４の振幅レベルを出力させる
表示装置。 - 上記表示素子は、反射型とされていることを特徴とする請求項４に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231329A JP4200709B2 (ja) | 2001-08-08 | 2002-08-08 | 表示駆動方法、表示素子、及び表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-240344 | 2001-08-08 | ||
| JP2001240344 | 2001-08-08 | ||
| JP2002231329A JP4200709B2 (ja) | 2001-08-08 | 2002-08-08 | 表示駆動方法、表示素子、及び表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150134A JP2003150134A (ja) | 2003-05-23 |
| JP4200709B2 true JP4200709B2 (ja) | 2008-12-24 |
Family
ID=26620162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231329A Expired - Fee Related JP4200709B2 (ja) | 2001-08-08 | 2002-08-08 | 表示駆動方法、表示素子、及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4200709B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266178A (ja) * | 2004-03-17 | 2005-09-29 | Sharp Corp | 表示装置の駆動装置、表示装置、及び表示装置の駆動方法 |
| CN113838435B (zh) * | 2021-09-18 | 2022-12-13 | 深圳创维－Rgb电子有限公司 | 显示器扫描方法、装置、设备、存储介质及驱动电路 |
-
2002
- 2002-08-08 JP JP2002231329A patent/JP4200709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003150134A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101245944B1 (ko) | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 | |
| KR100234720B1 (ko) | Tft-lcd의 구동회로 | |
| EP2071553B1 (en) | Liquid crystal display apparatus, driver circuit, driving method and television receiver | |
| CN100470630C (zh) | 可移动液晶显示器及其驱动方法 | |
| US7724231B2 (en) | Display device | |
| US8358292B2 (en) | Display device, its drive circuit, and drive method | |
| US7463229B2 (en) | Display driver, display device, and drive method | |
| US8232932B2 (en) | Display device | |
| KR100877456B1 (ko) | 표시 구동 방법, 표시 소자, 및 표시 장치 | |
| US6639576B2 (en) | Display device | |
| US20090102820A1 (en) | Method for driving pixels of a display panel | |
| KR100329406B1 (ko) | Lcd장치용구동회로 | |
| TWI313445B (en) | Electro-optical device and electronic apparatus | |
| JP4200709B2 (ja) | 表示駆動方法、表示素子、及び表示装置 | |
| JP2005128101A (ja) | 液晶表示装置 | |
| KR100656918B1 (ko) | 2 이상의 도트 반전 구동 방식에 의한 액정 디스플레이장치, 공통 전극 전압 발생 회로 및 방법 | |
| KR20070001475A (ko) | 저전력 액정 표시 장치 | |
| CN108154854B (zh) | 面板显示装置及其数据反向补偿方法 | |
| JP5781299B2 (ja) | 表示装置 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| JP4557325B2 (ja) | 液晶表示装置 | |
| JP2004117513A (ja) | 画像表示装置と画像表示方法 | |
| JP2962338B2 (ja) | 液晶表示装置の駆動方法を実現するデータ出力回路 | |
| JP2002328661A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
| JPH07199157A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |