CN101627416B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101627416B
CN101627416B CN2007800519098A CN200780051909A CN101627416B CN 101627416 B CN101627416 B CN 101627416B CN 2007800519098 A CN2007800519098 A CN 2007800519098A CN 200780051909 A CN200780051909 A CN 200780051909A CN 101627416 B CN101627416 B CN 101627416B
Authority
CN
China
Prior art keywords
voltage
circuit
wiring
display device
moment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800519098A
Other languages
English (en)
Other versions
CN101627416A (zh
Inventor
沼尾孝次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101627416A publication Critical patent/CN101627416A/zh
Application granted granted Critical
Publication of CN101627416B publication Critical patent/CN101627416B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

在源极布线(Sj)和电压选择电路(14)之间设置第一开关元件(Q6)，在分割源极布线(Sj)而得到的部分布线(Sj(2)～Sj(0))之间设置第二开关元件(Q2、Q4)。在电压施加期间，第一开关为导通状态，第二开关为导通状态或截止状态，向各部分布线提供与视频数据(Din)的各比特对应的电压。在电压平均化期间，第一开关为截止状态，第二开关为导通状态，源极布线(Sj)的电压成为将部分布线的电压平均化的电压。将平均化的电压提供给包含导通状态的有源元件(Q1)的像素电路(Aij)的像素电极(Pij)。以此提供一种不使用运算放大电路地驱动源极布线的低功耗且高生产率的显示装置。

Description

显示装置
技术领域
本发明涉及进行灰度显示的显示装置，特别是涉及使用TFT(薄膜晶体管)的显示装置。本发明适用于使用CG(连续晶粒)硅TFT或多晶硅TFT的液晶显示装置或有机EL(电致发光)显示装置等。
背景技术
近年来，便携式电话或便携式个人计算机等的显示部采用使用CG硅TFT或多晶硅TFT的液晶显示装置。在使用CG硅TFT或多晶硅TFT的液晶显示装置中，采用与使用aSi(非晶硅)TFT的液晶显示装置相同结构的驱动电路。在移动式设备中，为了抑制电池电量的减少以便能够长时间使用，降低显示部的功耗十分重要。与之相关的，现在已知有如下所述的液晶显示装置。
图41是表示专利文献1中记载的液晶显示装置的结构的框图。在图41所示的液晶显示装置中，在有源矩阵液晶面板111上安装有扫描信号线驱动电路(栅极驱动电路)112和视频信号线驱动电路(源极驱动电路)113，在未图示的控制基板上安装有显示控制电路(控制器)114、电源电路115、以及公共电极驱动电路116。
显示控制电路114基于从外部提供的地址信号ADw，生成水平同步信号HSY和垂直同步信号VSY，并输出到扫描信号线驱动电路112。显示控制电路114还根据地址信号ADw和图像数据Dv，生成放大器休止控制信号Cas、控制信号Csh、时钟信号CK以及数字图像信号Dr、Dg、Db，并输出到视频信号线驱动电路113。
视频信号线驱动电路113如图42所示，包括：保存6比特图像信号的采样·锁存电路121；对保存的n个6比特的图像信号进行解码的解码电路122；以及n个基准电压选择电路131～13n。经由64根基准电压总线L1～L64向基准电压选择电路131～13n提供用分压电阻123生成的64个电压，将与解码结果一致的总线电压提供给n个缓冲电路151～15n。
经由切换开关161～16n向与输出端OUT1～OUTn连接的视频信号线(源极布线)提供缓冲电路151～15n的输出电压。为了使电路动作停止，在缓冲电路151～15n的电源上连接休止控制电路141～14n。利用休止控制电路141～14n切断对缓冲电路151～15n的电源供给，可以降低液晶显示装置的功耗。
图43是表示专利文献2中记载的液晶显示装置的结构的框图。在图43所示的液晶显示装置中，各源极总线(源极布线)212被分割成多根部分线F1～Fn，在部分线之间配置开关元件E1～E(n-1)。当开关元件E1～E(i-1)为导通状态、开关元件Ei为截止状态时，源极总线驱动电路(源极驱动电路)211只要向部分线F1～Fi提供电压即可，而不需要向部分线F(i+1)～Fn提供电压。这样，节省了截止状态的开关元件之后的部分线的充放电所需的电力，可以降低液晶显示装置的功耗。
专利文献3和4中与专利文献2一样，记载了在分割的源极布线之间配置TFT的情况。专利文献3中作了如下记述：即，如图44所示，在分割了数据线(源极布线)的液晶面板中，为了切换上下分割驱动和非分割驱动，在分割了的数据线311、312之间配置开关元件313。通过对同一布线施加同一驱动电压，可以在液晶面板的上侧和下侧之间、以及左侧和右侧之间防止画质降低。
专利文献4中作了如下记述：即如图45所示，在主面板411的源极信号线(源极布线)413和子面板412的源极信号线414之间配置开关元件415。在仅驱动主面板411时，开关元件415为截止状态，源极信号线414从源极信号线413断开。通过节省源极信号线414的充放电所需的电力，可以降低液晶显示装置的功耗。
这样降低液晶显示装置的功耗的方法，已知有使驱动源极布线的缓冲电路为休止状态的方法(专利文献1)、使源极布线中不需要的部分不进行充放电的方法(专利文献2)、在不需要时使子面板的源极布线不进行充放电的方法(专利文献4)等。
专利文献1：日本专利特开2003-302951号公报
专利文献2：日本专利特开2003-344823号公报
专利文献3：日本专利特开2002-287721号公报
专利文献4：日本专利特开2005-234056号公报
专利文献5：日本专利特开平10-190377号公报
发明内容
然而，以往的液晶显示装置的源极驱动电路具有缓冲电路，用于驱动源极布线。该缓冲电路典型的结构是通过将运算放大电路的输出端和反转输入端短路而构成。专利文献5中记载了图46所示的电路作为运算放大电路的例子。
图46所示的运算放大电路包含差动输入电路511，从输出端OUT输出与输入端IN1、IN2的电位差对应的电压。因此，若将输入端IN2和输出端OUT短路，则输入端IN1和输出端OUT的电位差几乎为0，在此状态下十分稳定。但是，由于输入端IN1、IN2的电位是电源电位Vcc和接地电位GND的中间电位，所以FET:N11、N12、N41等始终为有电流流过的状态。
这样，使用运算放大电路(或缓冲电路)驱动源极布线的液晶显示装置中，在运算放大电路的电源间有无法忽视的量的电流流过。因此，即使是为了稍微减小该电流，也采用上述方法或减小电源电压的方法等。由此可知，为了降低液晶显示装置的功耗，只要不使用运算放大电路(及缓冲电路)来驱动源极布线即可。
另外，在运算放大电路(及缓冲电路)所包含的差动输入电路中，由于FET的特性(阈值或迁移率等)参差不齐，输出电压会产生偏移波动。源极驱动电路由于包含与输出端的数量对应的多个运算放大电路，所以难以从外部调整运算放大电路的偏置电压。因此，偏置电压的波动成为源极驱动电路的生产率低的原因。
因此，本发明的目的在于，提供一种不使用运算放大电路(及缓冲电路)生成灰度电压来驱动源极布线(数据信号线)的、低功耗且高生产率的显示装置。
本发明的第一方面是基于视频数据进行灰度显示的显示装置，包括：
多根扫描信号线；
多根数据信号线；
与所述扫描信号线和所述数据信号线的交点对应配置的多个像素电路；以及
与所述各数据信号线分别对应的，
包含由所述数据信号线构成的电容的多个电容、
在所述电容和固定电位布线之间设置的第一开关元件、
和在所述电容间设置的第二开关元件。
本发明的第二方面的特征在于，在本发明的第一方面中，
所述多个电容中的两个以上电容通过分割所述数据信号线而构成。
本发明的第三方面的特征在于，在本发明的第二方面中，
所述第二开关元件的至少一部分配置于被分割的数据信号线之间，配置于该位置的第二开关元件的控制布线与相邻的扫描信号线之间的距离与所述扫描信号线之间的距离实质上相等。
本发明的第四方面的特征在于，在本发明的第一方面中，
具有多根所述固定电位布线。
本发明的第五方面的特征在于，在本发明的第一方面中，
还具有与所述数据信号线交叉的电容布线。
本发明的第六方面的特征在于，在本发明的第一方面中，
在电压施加期间，所述第二开关元件为导通状态或截止状态，向所述各电容分别提供与视频数据对应的电压，
在电压平均化期间，所述第一开关元件为截止状态，所述第二开关元件为导通状态，提供给所述电容的电压平均化，
将所述平均化的电压提供给包含导通状态的有源元件的像素电路的像素电极。
向显示装置输入视频数据时，往往采用逐个依次地传送与各像素电路对应的多比特的视频数据的格式。
相反地，本发明的第七方面的特征在于，在本发明的第一方面中，
对于视频数据的输入，采用从多个数值数据中将权重相等的部分集中并依次传送的格式。
若采用本发明的第一方面，则可以依次对与各数据信号线对应的k个电容(k为2以上的整数)提供电压，并且同时控制第二开关元件为截止状态，以此使k个电容保持不同的电压。当各电容保持M值(M为2以上的整数)的电压时，通过控制第一开关元件为截止状态、第二开关元件为导通状态，可以将k个电容所保持的电压平均化，可以向数据信号线提供M的k次方个电压中的所希望的电压。并且，通过将平均化的电压提供给像素电路，可以将像素电路设定为所希望的显示状态。
因而，不需要使用运算放大电路和缓冲电路就可以生成与视频数据对应的灰度电压并提供给像素电路，可以显示所希望的视频。另外，由于未使用运算放大电路和缓冲电路，所以可以使恒定地流过运算放大电路的电源间的电流为零，从而可以降低功耗，可以高生产率且低成本地实现显示装置。
上述电容之一可以用数据信号线形成。另外，若采用本发明的第二方面，则通过分割数据信号线可以形成多个电容。将数据信号线一分为二时，可以用数据信号线形成所需的总电容的3/4，从而可以节省用于形成电容的面积。
分割数据信号线时，将第二开关元件的至少一部分配置在显示区域的内部。因此，需要耗费使配置于显示区域内部的第二开关元件不明显的工夫。
若采用本发明的第三方面，则可以使第二开关元件的控制布线的存在混入扫描信号线的配置间隔而变得不明显。
若采用本发明的第四方面，则通过将与视频数据对应的固定电位布线与电容连接，可以向各电容提供与视频数据对应的电压。并且，通过将电容中保持的电压平均化，可以显示所希望的视频。
若采用本发明的第五方面，则通过改变电容布线的电压，可以使数据信号线的电压发生变化。
若采用本发明的第六方面，则通过向各电容提供与视频数据对应的电压，将提供给电容的电压平均化，并将得到的电压提供给像素电极，从而可以显示所希望的视频。
若采用本发明的第七方面，则在数据信号线的驱动电路中与各数据信号线对应地配置1比特量的寄存器，根据该寄存器中存储的数据，可以向k个电容提供不同的电压。因而，可以减少数据信号线的驱动电路的电路量，高生产率且低成本地实现显示装置。
这样，若采用本发明的显示装置，不使用运算放大电路和缓冲电路地进行灰度显示，使恒定地流过运算放大电路的电源间的电流为零，从而可以实现显示装置的低功耗化。另外，由于不受晶体管特性波动的影响，所以可以提高生产率，使显示装置低成本化。
附图说明
图1是表示本发明第一实施方式的显示装置的结构的框图。
图2是图1所示显示装置的像素电路的等效电路图。
图3是图1所示显示装置的像素电路的等效电路图。
图4是图1所示显示装置的像素电路的等效电路图。
图5是表示图1所示显示装置的电压选择电路的详细框图。
图6是图5所示电压选择电路的选择输出表。
图7是图1所示显示装置的低位比特电路的等效电路图。
图8是图1所示显示装置的时序图。
图9是表示图1所示显示装置的部分布线的电压的图。
图10是表示图1所示显示装置的部分布线的电压的图。
图11是表示图1所示显示装置的部分布线的电压的图。
图12是表示图1所示显示装置的源极布线的电压的图。
图13是表示图1所示显示装置中的部分布线的电压与源极布线的电压的关系表。
图14是表示图1所示显示装置中的视频数据传送格式的时序图。
图15是表示本发明第二实施方式的显示装置的结构的框图。
图16是图15所示显示装置的像素电路的等效电路图。
图17是图15所示显示装置的低位比特电路的等效电路图。
图18是图15所示显示装置的时序图。
图19是表示本发明第三实施方式的显示装置的结构的框图。
图20是表示图19所示显示装置的电压选择电路的详细框图。
图21是表示图19所示显示装置中的视频数据传送格式的时序图。
图22是表示本发明第四实施方式的显示装置的结构的框图。
图23是图22所示显示装置的像素电路的等效电路图。
图24是图22所示显示装置的像素电路的等效电路图。
图25是图22所示显示装置的像素电路的等效电路图。
图26是图22所示显示装置的像素电路的等效电路图。
图27是表示图22所示显示装置的电压选择电路的详细框图。
图28是表示图27所示电压选择电路的选择输出表。
图29是图22所示显示装置的低位比特电路的等效电路图。
图30是图22所示显示装置的时序图。
图31是表示图22所示显示装置的部分布线的电压的图。
图32是表示图22所示显示装置的部分布线的电压的图。
图33是表示图22所示显示装置的部分布线的电压的图。
图34是表示图22所示显示装置的部分布线的电压的图。
图35是表示图22所示显示装置的部分布线的电压的图。
图36是表示图22所示显示装置的部分布线的电压的图。
图37是表示图22所示显示装置的源极布线的电压的图。
图38是表示图22所示显示装置中的部分布线的电压与源极布线的电压的关系表。
图39是本发明的实施方式的显示装置的像素电路的等效电路图。
图40是本发明的实施方式的显示装置的像素电路的等效电路图。
图41是表示以往的液晶显示装置(第一例)的结构的框图。
图42是表示图41所示的液晶显示装置的视频信号线驱动电路的结构的框图。
图43是表示以往的液晶显示装置(第二例)的结构的框图。
图44是表示以往的液晶显示装置(第三例)的结构的框图。
图45是表示以往的液晶显示装置(第四例)的结构的框图。
图46是表示以往的液晶显示装置的运算放大电路的电路图。
标号说明
1、2、3、4......显示装置
7......栅极驱动电路
8......移位寄存器
9......栅极输出电路
10、20、40......显示区域
11、21、31、41......源极驱动电路
12、32......移位寄存器
13、33......寄存器
14、34、44......电压选择电路
15、25、45......低位比特电路
16、36、46......锁存器
17、37、47......选择电路
51、52......像素电路
Gi......栅极布线
Sj......源极布线
Sj(2)～Sj(0)......部分布线
Ui......辅助电容布线
E2～E0、P1......控制布线
H2～H0......电容布线
VH、V L......固定电位布线
LP......锁存脉冲
Rv......极性控制信号
Sx......比特选择信号
Aij......像素电路
Pij......像素电极
Lc......液晶元件
Q1～Q8、Q21～Q24、Q41～Q46、Q51、Q52......TFT
Cs......辅助电容
Cp、C1～C10、Cj(1)～Cj(0)、Ct......电容器
OL......有机EL元件
Vp......电源布线
具体实施方式
下面参照图1和图40，说明本发明各实施方式的显示装置。在以下的说明中，显示装置是具有(m×n)个像素(m及n为2以上的整数)的液晶显示装置，提供给显示装置的视频数据的比特数为3比特。另外，将视频数据的各比特从高位开始，依次称为第2比特、第1比特和第0比特。此外，本发明与像素数、视频数据的比特数、显示元件的种类等无关，可适用于各种显示装置。
(第一实施方式)
图1是表示本发明第一实施方式的显示装置的结构的框图。图1所示的显示装置1包括：显示区域10；栅极驱动电路7；以及源极驱动电路11。显示装置1基于3比特的视频数据Din进行8级灰度显示。
显示区域10中设置有m根栅极布线Gi(i为1以上m以下的整数；图1中m＝9)及n根源极布线Sj(j为1以上n以下的整数)。栅极布线Gi互相平行配置，源极布线Sj与栅极布线Gi正交地相互平行配置。在栅极布线Gi和源极布线Sj的交点附近配置有像素电路Aij。栅极布线和源极布线也分别称为扫描信号线和数据信号线，像素电路Aij相当于一个像素。
源极布线Sj在图1中作为一根布线描述，但实际上对应于视频数据的比特数(3比特)而分割成3根部分布线Sj(2)～Sj(0)。部分布线Sj(2)～Sj(0)分别对应于视频数据的第2比特～第0比特。部分布线Sj(2)、Sj(1)配置于显示区域10的内部，部分布线Sj(0)配置于显示区域10的外部。
像素电路Aij具有根据行号i而不同的电路结构。在显示装置1中，像素电路A1j～A5j具有图2所示的电路结构，像素电路A6j具有图3所示的电路结构，像素电路A7j～A9j具有图4所示的电路结构。图2所示的像素电路包括：有源元件即TFT:Q1；显示元件即液晶元件Lc；以及电容器Cs。TFT:Q1是n型TFT，TFT:Q1的栅极端子与栅极布线Gi连接，源极端子与部分布线Sj(2)连接，漏极端子与像素电极Pij连接。像素电极Pij为电容器Cs的一个端子，电容器Cs的另一个端子与辅助电容布线Ui连接。
图3所示的像素电路是在图2所示的像素电路中增加了第二开关元件即TFT:Q2的电路。TFT:Q2是n型TFT，配置于部分布线Sj(2)和部分布线Sj(1)之间。TFT:Q2的栅极端子与控制布线E2连接。图4所示的像素电路包括：有源元件即TFT:Q3；显示元件即液晶元件Lc；以及电容器Cs。图4所示的像素电路具有与图2所示的像素电路相同的结构，但其与图2所示的像素电路的不同点在于，TFT:Q3的源极端子与部分布线Sj(1)连接、以及TFT:Q3夹着栅极布线Gi配置于液晶元件Lc的相反一侧。
显示区域10中，栅极布线G1～G6等间隔配置，栅极布线G7～G9也等间隔配置。栅极布线G6、G7以其两倍的间隔配置，控制布线E2配置于栅极布线G6、G7的大致中间的位置。从而，第二开关即TFT:Q2的控制布线E2与相邻的栅极布线G6、G7之间的距离大致等于栅极布线G1～G6间或栅极布线G7～G9间的距离。
栅极驱动电路7包括：m比特的移位寄存器8；以及m比特量的栅极输出电路9。移位寄存器8按照时钟信号YCK依次传送启动脉冲YI。栅极输出电路9在移位寄存器8的输出和输出使能信号(enable signal)OE之间进行逻辑运算，向栅极布线Gi提供选择电压GH(高电平)或非选择电压GL(低电平)。从而逐根依次地选择栅极布线Gi。
源极驱动电路11包括：n比特的移位寄存器12；(n×3)比特的寄存器13；n个带3比特锁存器的电压选择电路14；以及n个低位比特电路15。向移位寄存器12的最前端输入启动脉冲SP。移位寄存器12按照时钟信号SCK依次传送启动脉冲SP。移位寄存器12的输出作为定时脉冲SSP提供给寄存器13。当第j个定时脉冲SSP输出时，寄存器13将3比特的视频数据Din保存在与源极布线Sj对应的位置上。
图5是表示电压选择电路14的详细框图。图5中，锁存器16是3比特的锁存器，按照锁存脉冲LP获取寄存器13中保存的3比特的数据Dj2～Dj0。选择电路17按照比特选择信号Sx从锁存器16所保存的3比特的数据中选择1比特的数据，将所选择的数据以与极性控制信号Rv对应的极性输出。选择电路17的选择输出Dx根据比特选择信号Sx、极性控制信号Rv及3比特的数据Dj2～Dj0，如图6所示确定。此外，INV(X)表示对X取非。
电压选择电路14中，在输出端Bj和具有固定电位VL的布线之间配置有TFT:Q7，在输出到Bj和具有固定电位VH的布线之间配置有TFT:Q8。TFT:Q7是n型TFT，TFT:Q8是p型TFT，向TFT:Q7、Q8的栅极端子提供选择输出Dx。选择输出Dx为1(高电平)时，从输出端Bj输出电压VL，选择输出Dx为0(低电平)时，从输出端Bj输出电压VH。
图7是低位比特电路15的等效电路图。低位比特电路15的输入端Bj与电压选择电路14的输出端Bj连接，在低位比特电路15中配置有部分布线Sj(0)。在输入端Bj和部分布线Sj(0)之间配置有第一开关元件即TFT:Q6，在部分布线Sj(0)和部分布线Sj(1)之间配置有第二开关元件即TFT:Q4。另外，通过设置TFT:Q5和电容器Cp，在部分布线Sj(0)上形成部分布线Sj(1)的一半的布线电容。TFT:Q4～Q6是n型TFT，TFT:Q4、Q6的栅极端子分别与控制布线E1、E0连接。向TFT:Q5的栅极端子提供栅极低电压Vg1。
图8是显示装置1的时序图。下面将栅极布线上的信号称为栅极信号，将控制布线上的信号称为控制信号。图8(1)和(2)表示栅极信号G1、G2的变化，(3)中表示锁存脉冲LP的变化，(4)中表示比特选择信号Sx的变化、(5)～(7)中表示控制信号E2～E0的变化，(8)中表示极性控制信号Rv的变化。图8中，将一帧期间的长度记为T、将1H期间分成4个小期间时，用tk表示从时刻0经过k个小期间的时刻。小期间的长度可以相同，也可以不同。
参照图8～图13，说明在栅极布线G1的1H期间(时刻t4～t8)中显示装置1的动作。该1H期间分成电压施加期间(时刻t4～t7)和电压平均化期间(时刻t7～t8)。栅极信号G1在时刻t7～t8为GH，在除此以外的时刻为GL。锁存脉冲LP在时刻t7～t8为DH(高电平)，在除此以外的时刻为DL(低电平)。比特选择信号Sx的值在时刻t4～t5为2，在时刻t5～t6为1，在时刻t6～t7为0。控制信号E2在时刻t5～t7为GL，在除此以外的时刻为GH。控制信号E1在时刻t6～t7为GL，在除此以外的时刻为GH。控制信号E0在时刻t7～t8为GL，在除此以外的时刻为GH。极性控制信号Rv在时刻t4～t8为GL。
通常，栅极信号Gi在各帧期间中，在某一个1H期间的一部分为GH，除此以外为GL。锁存脉冲LP、比特选择信号Sx及控制信号E2～E0在各1H期间中与时刻t4～t8同样地变化。极性控制信号Rv在每隔1H期间变化为DH和DL，在下一帧期间变成相反极性。极性控制信号Rv例如在栅极布线G2的1H期间(时刻t8～t12)为DH，在下一帧期间的栅极布线G1的1H期间(时刻(T+t4)～(T+t8))也是DH。
图9～图12分别表示在时刻t4～t5、时刻t5～t6、时刻t6～t7、及时刻t7～t8的部分布线Sj(2)～Sj(0)或源极布线Sj的电压。在时刻t4～t7提供给部分布线Sj(2)～Sj(0)的电压与时刻t7～t8的源极布线Sj的电压之间存在图13所示的关系。图9～图12中描述了根据提供给部分布线Sj(2)～Sj(0)的电压，源极布线Sj的电压变为VH、V6～V1、VL的状态。
图8中，在时刻t4锁存脉冲LP从DH变为DL时，锁存器16取入要对像素电路A1j写入的3比特的数据Dj2～Dj0。由于在时刻t4～t5比特选择信号Sx的值为2、极性控制信号Rv为DL，所以选择电路17的选择输出Dx为INV(Dj2)(参照图6)。电压选择电路14在Dj2＝1时输出电压VH，在Dj2＝0时输出电压VL。由于这时控制信号E2～E0为GH，所以TFT:Q2、Q4、Q6为导通状态。因而，向部分布线Sj(2)～Sj(0)提供电压选择电路14的输出电压。这时的部分布线Sj(2)的电压如图9所示。
由于在时刻t5～t6比特选择信号Sx的值为1、极性控制信号Rv为DL，所以选择电路17的选择输出Dx为INV(Dj1)。电压选择电路14在Dj1＝1时输出电压VH，在Dj1＝0时输出电压VL。由于这时控制信号E1、E0为GH，控制信号E2为GL，所以TFT:Q4、Q6为导通状态，TFT:Q2为截止状态。因而，从时刻t5开始，部分布线Sj(2)的电压保持以前的电平，向部分布线Sj(1)、Sj(0)提供电压选择电路14的输出电压。这时的部分布线Sj(2)、Sj(1)的电压如图10所示。
由于在时刻t6～t7比特选择信号Sx的值为0、极性控制信号Rv为DL，所以选择电路17的选择输出Dx为INV(Dj0)。电压选择电路14在Dj0＝1时输出电压VH，在Dj0＝0时输出电压VL。由于这时控制信号E0为GH，控制信号E2、E1为GL，所以TFT:Q6为导通状态，TFT:Q2、Q4为截止状态。因而，从时刻t6开始，部分布线Sj(1)的电压保持以前的电平，向部分布线Sj(0)提供电压选择电路14的输出电压。这时的部分布线Sj(2)～Sj(0)的电压如图11所示。
在时刻t7～t8，由于控制信号E2、E1为GH，控制信号E0为GL，所以TFT:Q2、Q4为导通状态，TFT:Q6为截止状态。这时，部分布线Sj(2)～Sj(0)通过TFT:Q2、Q4相互连接，形成一根源极布线Sj。这时的源极布线Sj的电压如下所示，成为对在时刻t4～t7提供给部分布线Sj(2)～Sj(0)的电压进行加权平均得到的电压。
部分布线Sj(2)～Sj(0)的布线电容分别记为Ca、Cb及Cc。部分布线Sj(2)上连接有6个像素电路，部分布线Sj(1)上连接有3个像素电路，部分布线Sj(0)的布线电容为布线电容Sj(1)的一半。因而，成立以下所述关系：Ca∶Cb∶Cc＝6∶3∶(3/2)＝4∶2∶1。
当视频数据的值为6时，在时刻t4～t7提供给部分布线Sj(2)～Sj(0)的电压分别为VH、VH、VL，在时刻t7～t8的源极布线Sj的电压为V6(参照图9～图12中左起第二根源极布线)。由于部分布线Sj(2)～Sj(0)上积累的电荷在时刻t7前后不发生变化，所以有下式成立。
(Ca+Cb+Cc)V6＝Ca·VH+Cb·VH+Cc·VL
因而，电压V6由下式(1)给出。同样，电压V5～V1分别由下式(2)～(6)给出。
V6＝{(Ca+Cb)VH+Cc·VL}/(Ca+Cb+Cc)  ......(1)
V5＝{(Ca+Cc)VH+Cb·VL}/(Ca+Cb+Cc)  ......(2)
V4＝{Ca·VH+(Cb+Cc)VL}/(Ca+Cb+Cc)  ......(3)
V3＝{(Cb+Cc)VH+Ca·VL}/(Ca+Cb+Cc)  ......(4)
V2＝{Cb·VH+(Ca+Cc)VL}/(Ca+Cb+Cc)  ......(5)
V1＝{Cc·VH+(Ca+Cb)VL}/(Ca+Cb+Cc)  ......(6)
其结果是，例如当VH＝3.5V、VL＝0V时，由于Ca∶Cb∶Cc＝4∶2∶1，则V6＝3V、V5＝2.5V、V4＝2V、V3＝1.5V、V2＝1V、V1＝0.5V。
这样，当极性控制信号Rv为DL时，源极布线Sj的电压在视频数据的值为7～0时分别为VH、VH6～VH1、VL。相反地，当极性控制信号Rv为DH时，电压选择电路14的输出电压为反极性，源极布线Sj的电压在视频数据的值为7～0时分别为VL、VH1～VH6、VH。
由于在时刻t7～t8栅极信号G1为GH，所以与栅极布线G1连接的像素电路A1j内的TFT:Q1为导通状态。因而，源极布线Sj的电压(将提供给部分布线的电压平均化得到的电压)被提供给像素电路A1j内的像素电极P1j。
显示装置1的公共电极驱动电路(未图示)在极性控制信号Rv为DL时，将公共电极com的电位控制为VL，在极性控制信号Rv为DH时，将公共电极com的电位控制为VH。从而，可以在极性控制信号Rv为DL时，对液晶元件Lc施加0以上(VH-VL)以下的电压(正灰度电压)，在极性控制信号Rv为DH时，对液晶元件Lc施加(VL-VH)以上0以下的电压(负灰度电压)。因而，若采用显示装置1，可以对液晶元件Lc切换施加正灰度电压和负灰度电压来进行AC驱动，显示所希望的视频。
此外，图8中，栅极信号Gi仅在1H期间的电压平均化期间为GH(参照实线的波形)，但该结构中残留有像素电路Aij上积累的电荷的影响。因此，为了消除该影响，栅极信号Gi也可以在整个1H期间内为GH(参照虚线所示的波形)。
这种情况下，在栅极布线G1～G6的1H期间，部分布线Sj(2)上连接有一个像素电极Pij，而在除此以外的时间，部分布线Sj(2)上一个像素电极Pij都不连接。因此，部分布线Sj(2)的电容Ca随着是否是栅极布线G1～G6的1H期间而发生变动。为了防止该变动，在像素电路A1j的外侧配置像素电路A0j，控制与像素电路A0j连接的栅极布线G0的电压，使其在栅极布线G1～G6的1H期间为GL，在除此以外的时间为GH即可。
同样，部分布线Sj(1)的电容Cb根据是否是栅极布线G7～G9的1H期间而发生变动。为了防止该变动，在像素电路A9j和低位比特电路15之间配置像素电路A10j，控制与像素电路A10j连接的栅极布线G10的电压，使其在栅极布线G7～G9的1H期间为GL，在除此以外的时间为GH即可。在这样增加调整电容用的像素电路的情况下，需要对布线电容或比特数据进行再调整，以使电容Ca和Cb的比值为合适的值。
显示装置1对视频数据Din的输入采用图14所示的传送格式。图14是表示显示装置1中的视频数据传送格式的时序图。图14中，D2～D0表示1比特量的视频数据，Bpq(p为0以上2以下的整数，q为1以上9以下的整数)表示第q个视频数据的第p比特。该例中，行方向的像素数n为9个。
为了在1H期间输入9个视频数据，将1H期间分割成9个周期，在各周期中输入1个视频数据。第j个视频数据保存于寄存器13内与源极布线Sj对应的位置。第9个视频数据输入后，锁存脉冲LP从DH变为DL，与其同步，寄存器13中保存的(9×3)比特的数据一齐传送到9个电压选择电路14中包含的3比特的锁存器16。为了利用图14所示的传送格式输入视频数据Din，源极驱动电路11包括(n×3)比特的寄存器13和n个带3比特锁存器的电压选择电路14。
如上所示，本实施方式的显示装置1包括：多根栅极布线Gi；多根源极布线Sj；与栅极布线Gi和源极布线Sj的交点对应配置的多个像素电路Aij；以及与各源极布线Sj分别对应，将源极布线Sj加以分割而构成的，多根作为电容起作用的部分布线Sj(2)～Sj(0)、在上述电容和具有固定电位VH、VL的布线之间设置的第一开关元件(TFT:Q6)、和在上述电容间设置的第二开关元件(TFT:Q2、Q4)。
在电压施加期间，第一开关元件为导通状态，第二开关元件最开始两者均为导通状态，接着仅有TFT:Q4为导通状态，最后两者均为截止状态，根据视频数据的各比特向各部分布线Sj(2)～Sj(0)提供电压VH或VL。在电压平均化期间，第一开关元件为截止状态，第二开关元件为导通状态，源极布线Sj的电压为将提供给部分布线Sj(2)～Sj(0)的电压平均化的电压。将平均化的电压提供给包含导通状态的有源元件(TFT:Q1)的像素电路Aij内的像素电极Pij。由于提供给部分布线Sj(2)～Sj(0)的电压的组合为8种，所以通过将这些电压平均化，可以生成8种灰度电压。
因而，若采用本实施方式的显示装置1，则不需要使用运算放大电路(及缓冲电路)就可以生成与视频数据对应的灰度电压并提供给像素电极Pij，可以显示所希望的视频。另外，由于未使用运算放大电路(及缓冲电路)，所以可以使恒定地流过运算放大电路(及缓冲电路)的电源间的电流为零，从而可以降低显示装置的功耗。
显示装置1中，在1H期间对部分布线Sj(1)进行2次充电，对部分布线Sj(0)进行3次充电，所以流入源极布线Sj的电流要多于以往。然而，通常流过运算放大电路的电源间的电流比流入源极布线Sj的电流要大一个数量级左右。因而，即使流入源极布线Sj的电流多于以往，也由于比其大许多的流过运算放大电路的电源间的电流为零，因此可以比以往进一步降低功耗。显示装置1采用对布线电容最大的部分布线Sj(2)仅进行一次充电的结构，以减小流入源极布线Sj的电流。
另外，显示装置1所生成的灰度电压取决于各电容和源极布线的寄生电容所保持的电压，而不取决于开关元件的特性(阈值或迁移率)。因此，在构成开关元件时，即使是采用阈值或迁移率等特性容易波动的CG硅TFT或多晶硅TFT的情况下，灰度电压的变动也很小。因而，即使是采用CG硅TFT或多晶硅TFT的情况下，也可以高生产率、低成本地实现驱动器一体型的显示装置。
另外，在显示装置1中，通过分割源极布线Sj形成起电容作用的3根部分布线Sj(2)～Sj(0)。通过这样分割源极布线Sj来形成全部或一部分电容，可以节省形成电容的面积。显示装置1中，部分布线Sj(2)、Sj(1)配置于显示区域10的内部，部分布线Sj(0)配置于显示区域10的外部，如上所述Ca∶Cb∶Cc＝4∶2∶1。因而，设置于显示区域10的外部的电容Cc为源极布线Sj的布线电容(Ca+Cb)的1/6即可。
另外，在显示装置1中，由于部分布线Sj(2)～Sj(0)中只有两根部分布线Sj(2)、Sj(1)配置于显示区域10的内部，所以配置于显示区域10内部的第二开关元件对每根数据信号线Sj设置一个即可。配置于显示区域10内部的第二开关元件(TFT:Q2)的控制布线E2与相邻的栅极布线G6、G7之间的距离大致等于栅极布线G1～G6间或栅极布线G7～G9间的距离。因而，只将栅极布线Gj中的一根布线替换成控制布线E2，就可以混入栅极布线Gi的配置间隔而使得控制布线E2的存在不明显。由于因替换而缺少的栅极布线仅为一根，所以只要使用相邻的栅极布线来代替缺少的栅极布线即可。
此外，显示装置1中，视频数据的比特数为3比特，但视频数据的比特数可以是任意的。例如，为了对应4比特的视频数据，只要在显示装置1中增加部分布线Sj(0)的一半的电容即可。同样地，通过依次增加一半的电容，也可以对应5比特以上的视频数据。
通常，与一个像素电路对应的源极布线的布线电容量为可形成与该像素电路同等大小的电容的电容量的数十分之一左右。因而，在显示区域的外部形成与源极布线的总电容相等的电容时，需要数个像素电路大小的区域。另外，分割源极布线Sj而构成的多根部分布线中配置于显示区域内部的部分布线和配置于显示区域外部的部分布线可自由地决定。
另外，显示装置1具有2根固定电位布线，但也可以具有3根以上的固定电位布线。例如，具有4根固定电位布线的显示装置的电压选择电路对应于视频数据的各2比特输出4种电压。这些变形例的显示装置也具有与显示装置1同样的效果。
(第二实施方式)
图15是表示本发明第二实施方式的显示装置的结构的框图。图15所示的显示装置2包括：显示区域20；栅极驱动电路7；以及源极驱动电路21。在以下所示的各实施方式中，对于与先前所述的实施方式相同的构成要素，附加同一参考标号并省略其说明。
显示区域20中，与第一实施方式一样设置有m根栅极布线Gi(图15中m＝9)、n根源极布线Sj、以及(m×n)个像素电路Aij。但是，并未将源极布线Sj分割成部分布线，像素电路Aij都具有图16所示的电路结构。图16所示的像素电路是在图2所示的像素电路中作了以下变更，即将TFT:Q1的源极端子与源极布线Sj连接的电路。
源极驱动电路21是在第一实施方式的源极驱动电路11中，将低位比特电路15替换成低位比特电路25的电路。图17是低位比特电路25的等效电路图。低位比特电路25中设置有2个电容器Cj(1)、Cj(0)。在源极布线Sj和节点Tj之间配置有TFT:Q21，在电容器Cj(1)和节点Tj之间配置有TFT:Q22，在电容器Cj(0)和节点Tj之间配置有TFT:Q23，在输入端Bj和节点Tj之间配置有TFT:Q24。TFT:Q24起到第一开关元件的作用，TFT:Q21～Q23起到第二开关元件的作用。TFT:Q21～Q24是n型TFT，TFT:Q21～Q24的栅极端子分别与控制布线E2～E0、P1连接。
电容器Cj(1)构成为其电容量为源极布线Sj的布线电容的一半的结构，电容器Cj(0)构成为其电容量为电容器Cj(1)的电容量的一半的结构。显示装置2中，源极布线Sj与视频数据的第2比特对应，电容器Cj(1)、Cj(0)分别与视频数据的第1比特、第0比特对应。
图18是显示装置2的时序图。图18(1)表示栅极信号G1的变化，(2)表示锁存脉冲LP的变化，(3)表示比特选择信号Sx的变化、(4)～(6)中表示控制信号E2～E0的变化，(7)表示控制信号P1的变化，(8)表示极性控制信号Rv的变化。
参照图18，说明在栅极布线G1的1H期间(时刻t4～t8)中显示装置2的动作。该1H期间分成电压施加期间(时刻t4～t7)和电压平均化期间(时刻t7～t8)。栅极信号G1、锁存脉冲LP、比特选择信号Sx、控制信号E2及极性控制信号Rv的变化与图8所示相同。控制信号E1在时刻t4～t5和时刻t6～t7为GL，在除此以外的时间为GH。控制信号E0在时刻t4～t6为GL，在除此以外的时间为GH。控制信号P1在时刻t7～t8为GL，在除此以外的时间为GH。通常，控制信号E1、E0、P1在各1H期间与时刻t4～t8同样地变化。
与图8相同，电压选择电路14在时刻t4～t5输出与数据Dj2(视频数据的第2比特)对应的电压，在时刻t5～t6输出与数据Dj1(视频数据的第1比特)对应的电压，在时刻t6～t7输出与数据Dj0(视频数据的第0比特)对应的电压。
在时刻t4～t5，由于控制信号E2、P1为GH，控制信号E1、E0为GL，所以TFT:Q21、Q24为导通状态，TFT:Q22、Q23为截止状态。因而，向源极布线Sj提供电压选择电路14的输出电压，在源极布线Sj上积累与数据Dj2对应的电荷。
在时刻t5～t6，由于控制信号E1、P1为GH，控制信号E2、E0为GL，所以TFT:Q22、Q24为导通状态，TFT:Q21、Q23为截止状态。因而，向电容器Cj(1)提供电压选择电路14的输出电压，在电容器Cj(1)上积累与数据Dj1对应的电荷。
在时刻t6～t7，由于控制信号E0、P1为GH，控制信号E2、E1为GL，所以TFT:Q23、Q24为导通状态，TFT:Q21、Q22为截止状态。因而，向电容器Cj(0)提供电压选择电路14的输出电压，在电容器Cj(0)上积累与数据Dj0对应的电荷。
在时刻t7～t8，由于控制信号E2～E0为GH，控制信号P1为GL，所以TFT:Q21～Q23为导通状态，TFT:Q24为截止状态。这时，源极布线Sj和电容器Cj(1)、Cj(0)通过TFT:Q21～Q23相互连接。这时的源极布线Sj的电压为对在时刻t4～t7提供给源极布线Sj和电容器Cj(1)、Cj(0)的电压进行加权平均得到的电压。由于在时刻t7～t8栅极信号G1为GH，所以源极布线Sj的电压提供给像素电路A1j内的像素电极P1j。
与第一实施方式相同，在极性控制信号Rv为DL时，控制公共电极com的电位于VL，在极性控制信号Rv为DH时，控制公共电极com的电位于VH。从而，可以在极性控制信号Rv为DL时，对液晶元件Lc施加0以上(VH-VL)以下的电压(正灰度电压)，在极性控制信号Rv为DH时，对液晶元件Lc施加(VL-VH)以上0以下的电压(负灰度电压)。
这样，在本实施方式的显示装置2中，在电压施加期间，第一开关元件(TFT:Q24)为导通状态，第二开关元件(TFT:Q21～Q23)均为导通状态，向源极布线Sj和电容器Cj(1)、Cj(0)提供与视频数据的各比特对应的电压。在电压平均化期间，第一开关元件为截止状态，第二开关元件为导通状态，源极布线Sj的电压为将提供给源极布线Sj和电容器Cj(1)、Cj(0)的电压平均化的电压。将平均化的电压提供给包含导通状态的有源元件(TFT:Q1)的像素电路Aij内的像素电极Pij。
因而，若采用本实施方式的显示装置2，则与第一实施方式的显示装置1相同，不需要使用运算放大电路(及缓冲电路)就可以生成与视频数据对应的灰度电压并提供给像素电极Pij，可以显示所希望的视频。另外，由于未使用运算放大电路，所以可以使恒定地流过运算放大电路的电源间的电流为零，从而可以降低显示装置的功耗，可以高生产率且低成本地实现驱动器一体型的显示装置。
(第三实施方式)
图19是表示本发明第三实施方式的显示装置的结构的框图。图19所示的显示装置3是在第一实施方式的显示装置1中，将源极驱动电路11替换成源极驱动电路31的装置。显示装置3的特征在于，对于视频数据Din的输入，采用从多个数值数据中将权重相等的部分集中并依次传送的格式。
如第一实施方式中说明的那样，在电压施加期间，最开始提供与视频数据的第2比特对应的电压，然后提供与视频数据的第1比特对应的电压，最后提供与视频数据的第0比特对应的电压。因而，并不是逐个依次地输入视频数据，而是最开始集中输入视频数据的第2比特，然后集中输入视频数据的第1比特，最后集中输入视频数据的第0比特，从而可以减少源极驱动电路31的电路量。
源极驱动电路31包括：(n/3)比特的移位寄存器32；n比特的寄存器33；n个带1比特锁存器的电压选择电路34；以及n个低位比特电路15。移位寄存器32按照时钟信号SCK依次传送启动脉冲SP。移位寄存器32的输出作为定时脉冲SSP提供给寄存器33。当第a个(a为1以上(n/3)以下的整数)定时脉冲SSP输出时，寄存器33将3比特的视频数据Din逐个比特地保存在与源极布线Sb-2、Sb-1、Sb对应的位置(其中，b＝3a)。
图20是表示电压选择电路34的详细框图。图20中，锁存器36是1比特的锁存器，按照锁存脉冲LP取入寄存器33中保存的1比特的数据Dj。选择电路37将锁存器36中保存的1比特的数据以与极性控制信号Rv对应的极性输出。在极性控制信号Rv为DL时选择电路37的选择输出Dx为Dj，在极性控制信号Rv为DH时为INV(Dj)。
图21是表示显示装置3中的视频数据传送格式的时序图。该例中，行方向的像素数n为9个。为了在1H期间输入9个视频数据，将1H期间分割成9个周期，在各周期中输入3比特的视频数据的量。最开始，集中视频数据的第2比特B2q(全部都是9比特；以下相同)，在3个周期内第2比特B2q以3比特为一组逐组输入。然后，集中视频数据的第1比特B 1q，在3个周期内第1比特B 1q以3比特为一组逐组输入。最后，集中视频数据的第0比特B0q，在3个周期内第0比特B0q以3比特为一组逐组输入。
锁存脉冲LP以每3个周期一次的比例，从DH变为DL。
为了利用图21所示的传送格式输入视频数据Din，源极驱动电路31包括：(n/3)比特的移位寄存器32；n比特的寄存器33；以及n个带1比特锁存器的电压选择电路34。而且不需要比特选择信号Sx。因而，源极驱动电路31的电路量少于第一实施方式的源极驱动电路11的电路量。
如上所示，若采用本实施方式的显示装置3，对于视频数据的输入，采用从多个数值数据中集中权重相等的部分依次传送的格式，从而可以减少源极驱动电路的电路量，可以高生产率且低成本地实现显示装置。
(第四实施方式)
图22是表示本发明第四实施方式的显示装置的结构的框图。图22所示的显示装置4包括：显示区域40；栅极驱动电路7；以及源极驱动电路41。
显示区域40中与第一实施方式一样设置有m根栅极布线Gi(图22中m＝9)、n根源极布线Sj、以及(m×n)个像素电路Aij。源极布线Sj对应于视频数据的比特数(3比特)而被分割成三根部分布线Sj(2)～Sj(0)。
显示装置4中，将多根电容布线H2～H0设置成与栅极布线Gi平行，与源极布线Sj交叉。电容布线H2、H1设置于显示区域40的内部，电容布线H0设置于显示区域40的外部。在源极布线Sj和电容布线H2～H0交叉的位置形成电容器。
像素电路Aij具有因行号i而不同的电路结构。在显示装置4中，像素电路A1j具有图23所示的电路结构，像素电路A2j～A5j具有图24所示的电路结构，像素电路A6j具有图25所示的电路结构，像素电路A7j～A9j具有图26所示的电路结构。图23所示的像素电路是在图2所示的像素电路中增加了2个电容器C1、C2的电路。电容器C1、C2通过将部分布线Sj(2)与电容布线H2交叉而形成。图24所示的像素电路是在图2所示的像素电路中增加了电容器Ci+1的电路。电容器Ci+1通过将部分布线Sj(2)和电容布线H2交叉而形成。
图25所示的像素电路是在图2所示的像素电路中增加了第二开关元件即TFT:Q41的电路。TFT:Q41是n型TFT，配置于部分布线Sj(2)和部分布线Sj(1)之间。TFT:Q41的栅极端子与控制布线E2连接。图26所示的像素电路是在图2所示的像素电路中增加了电容器Ci的电路，并作了以下变更：即将TFT:Q1的源极端子与部分布线Sj(1)连接。电容器Ci通过将部分布线Sj(1)和电容布线H1交叉而形成。
源极驱动电路41包括：(n/3)比特的移位寄存器32；n比特的寄存器33；n个带1比特锁存器的电压选择电路44；以及n个低位比特电路45。图27是表示电压选择电路44的详细框图。图27中，锁存器46是1比特的锁存器，按照锁存脉冲LP取入寄存器33中保存的1比特的数据Dj。选择电路47在锁存器46中保存的1比特的数据和控制信号PV之间进行逻辑运算。选择电路47的选择输出Dy基于控制信号PV和数据Dj，如图28所示确定。
电压选择电路44中，在输出端Bj和具有固定电位VL的布线之间串联配置TFT:Q44、Q45，在TFT:Q44、Q45的连接点Bx和具有固定电位VH的布线之间配置有TFT:Q46。TFT:Q44、Q45是n型TFT，TFT:Q46是p型TFT。向TFT:Q44的栅极端子提供选择输出Dy，向TFT:Q45、Q46的栅极端子提供极性控制信号Rv。当选择输出Dy为1、极性控制信号Rv为DH时，从输出端Bj输出电压VL，当选择输出Dy为1、极性控制信号Rv为DL时，从输出端Bj输出电压VH，当选择输出Dx为0时，输出端Bj为开放状态。
图29是低位比特电路45的等效电路图。低位比特电路45中设置有部分布线Sj(0)和电容器C10。在低位比特电路45的输入端Bj和部分布线Sj(0)之间配置有第一开关元件即TFT:Q43，在部分布线Sj(0)和部分布线Sj(1)之间配置有第二开关元件即TFT:Q42。电容器C10通过将部分布线Sj(0)和电容布线H0交叉而形成。TFT:Q42、Q43是n型TFT，TFT:Q42、Q43的栅极端子分别与控制布线E1、E0连接。
图30是显示装置4的时序图。下面将电容布线上的信号称为电容控制信号。图30(1)表示栅极信号G1的变化，(2)表示视频数据Din的变化，(3)表示锁存脉冲LP的变化，(4)表示控制信号PV的变化，(5)～(7)表示控制信号E2～E0的变化，(8)～(10)表示电容控制信号H2～H0的变化，(11)表示极性控制信号Rv的变化。图30中，将1H期间分成9个小期间时，用tk表示从时刻0经过k个小期间的时刻。
参照图30～图38，说明在栅极布线G1的1H期间(时刻t4～t13)中显示装置4的动作。该1H期间分成电压施加期间(时刻t4～t11)和电压平均化期间(时刻t11～t13)。栅极信号G1在时刻t11～t13为GH，在除此以外的时间为GL。锁存脉冲LP在时刻t5～t6、时刻t8～t9、以及时刻t11～t12为DH，在除此以外的时间为DL。控制信号PV在时刻t4～t5、时刻t6～t7、以及时刻t9～t10为DH，在除此以外的时间为DL。控制信号E2在时刻t6～t11为GL，在除此以外的时间为GH。控制信号E1在时刻t9～t11为GL，在除此以外的时间为GH。控制信号E0在时刻t11～t13为GL，在除此以外的时间为GH。电容控制信号H2在时刻t4～t5为GL，在除此以外的时间为GH。电容控制信号H1在时刻t4～t5及时刻t6～t8为GL，在除此以外的时间为GH。电容控制信号H0在时刻t4～t5、时刻t6～t8、以及时刻t9～t10为DL，在除此以外的时间为DH。极性控制信号Rv在时刻t4～t13为DL。
通常，栅极信号Gi在各帧期间，在某一个1H期间的一部分为GH，除此以外为GL。锁存脉冲LP和控制信号PV、E2～E0在各1H期间与时刻t4～t13同样地变化。极性控制信号Rv每一1H期间变为DH和DL，在下一帧期间为反极性。电容控制信号H2～H0在极性控制信号Rv为DL时如上述那样变化，在极性控制信号Rv为DH时为反极性。
图31～图37分别表示在时刻t4～t5、时刻t5～t6、时刻t6～t8、时刻t8～t9、时刻t9～t10、时刻t10～t11及时刻t11～t13的，部分布线Sj(2)～Sj(0)或源极布线Sj的电压。在时刻t4～t11提供给部分布线Sj(2)～Sj(0)的电压与时刻t11～t13的源极布线Sj的电压之间存在图38所示的关系。图31～图37描述了根据提供给部分布线Sj(2)～Sj(0)的电压，源极布线Sj的电压变为V7～V1、VH的情况。
显示装置4对视频数据Din的输入采用图21所示的传送格式。图30中，在对Din记载为“2”的小期间内，输入9个视频数据的第2比特中的3比特。同样，在对Din记载为“1”的小期间内，输入9个视频数据的第1比特中的3比特，在对Din记载为“0”的小期间内，输入9个视频数据的第0比特中的3比特。
要对像素电路A1j写入的视频数据在时刻0～t9期间输入。在时刻0～t3输入9个视频数据的第2比特，在时刻t3锁存脉冲LP从DH变化到DL时，视频数据的第2比特保存在锁存器46中。在时刻t3～t6，输入9个视频数据的第1比特，在时刻t6锁存脉冲LP从DH变化到DL时，视频数据的第1比特保存在锁存器46中。在时刻t6～t9，输入9个视频数据的第0比特，在时刻t9锁存脉冲LP从DH变为DL时，视频数据的第0比特保存在锁存器46中。以下将锁存器46中保存的视频数据的第2比特～第0比特分别称为Xj2～Xj0。
在时刻t4～t13，极性控制信号Rv为DL，所以TFT:Q45为截止状态，TFT:Q46为导通状态。因此，当选择输出Dy为1时，电压选择电路44输出电压VH，当选择输出Dy为0时，电压选择电路44的输出端Bj为开放状态。
在时刻t4～t5，控制信号PV为DH，所以选择输出Dy为1(参照图28)，电压选择电路44输出电压VH。这时控制信号E2～E0为DH，所以TFT:Q41、Q42、Q43为导通状态。因而，向部分布线Sj(2)～Sj(0)提供电压选择电路44的输出电压VH。这时，电容控制信号H2～H0为GL(参照图31)。
在时刻t5～t6，控制信号PV为DL，所以选择输出Dy为INV(Xj2)，即对视频数据的第2比特取非。当Xj2＝0时，电压选择电路44输出电压VH，当Xj2＝1时，电压选择电路44的输出端Bj为开放状态。在时刻t5，电容控制信号H2～H0从GL变为GH。因而，部分布线Sj(2)的电压在Xj2＝0时，时刻t5以后也一直保持VH不变，但是在Xj2＝1时，在时刻t5变为预定电平Va(参照图32)。
在时刻t6～t7，控制信号PV为DH，所以选择输出Dy为1，电压选择电路44输出电压VH。这时控制信号E1、E0为DH，控制信号E2为DL，所以TFT:Q42、Q43为导通状态，TFT:Q41为截止状态。因而，部分布线Sj(2)的电压与从前相同，向部分布线Sj(1)、Sj(0)提供电压选择电路44的输出电压VH。这时，电容控制信号H2为GH，电容控制信号H1、H0为GL(参照图33)。
在时刻t7～t9，控制信号PV为DL，所以选择输出Dy为INV(Xj1)。当Xj1＝0时，电压选择电路44输出电压VH，当Xj1＝1时，电压选择电路44的输出端Bj为开放状态。在时刻t8，电容控制信号H1、H0从GL变化到GH。因而，部分布线Sj(1)的电压在Xj1＝0时，在时刻t7以后也一直保持VH不变，在Xj1＝1时，在时刻t8变为预定电平Vb(参照图34)。
在时刻t9～t10，控制信号PV为DH，所以选择输出Dy为1，电压选择电路44输出电压VH。这时控制信号E0为DH、控制信号E2、E1为DL，所以TFT:Q43为导通状态，TFT:Q41、Q42为截止状态。因而，部分布线Sj(2)、Sj(1)的电压与从前相同，向部分布线Sj(0)提供电压选择电路44的输出电压VH。这时，电容控制信号H2、H1为GH，电容控制信号H0为GL(参照图35)。
在时刻t10～t11，控制信号PV为DL，所以选择输出Dy为INV(Xj0)。当Xj0＝0时，电压选择电路44输出电压VH，当Xj0＝1时，电压选择电路44的输出端Bj为开放状态。在时刻t10，电容控制信号H0从GL变化到GH。因而，部分布线Sj(0)的电压在Xj0＝0时，在时刻t10以后也一直保持VH不变，但是在Xj0＝1时，在时刻t10变为预定电平Vc(参照图36)。
在时刻t11～t13，控制信号E2、E1为GH，控制信号E0为GL，所以TFT:Q41、Q42为导通状态，TFT:Q43为截止状态。这时，部分布线Sj(2)～Sj(0)通过TFT:Q41、Q42相互连接，形成一根源极布线Sj。这时的源极布线Sj的电压如下所示，成为对在时刻t4～t11提供给部分布线Sj(2)～Sj(0)的电压进行加权平均得到的电压。
将电容器C1～C6的总电容记为Ca，将伴随部分布线Sj(2)电容以外的电容记为Cd，向电容Cd的一端施加电压Vα。由于部分布线Sj(2)上积累的电荷在时刻t5前后不发生变化，所以有下式(7)成立。
Ca(VH-GL)+Cd(VH-Vα)＝Ca(Va-GH)+Cd(Va-Vα)  ......(7)
将电容器C7～C9的总电容记为Cb，将伴随部分布线Sj(1)的电容以外的电容记为Ce，向电容Ce的一端施加电压Vβ。部分布线Sj(1)上积累的电荷在时刻t8前后不发生变化，所以有下式(8)成立。
Cb(VH-GL)+Ce(VH-Vβ)＝Cb(Vb-GH)+Ce(Vb-Vβ)  ......(8)
将电容器C10的电容记为Cc，将伴随部分布线Sj(0)的电容以外的电容记为Cf，向电容Cf的一端施加电压Vγ。部分布线Sj(0)上积累的电荷在时刻t10前后不发生变化，所以有下式(9)成立。
Cc(VH-GL)+Cf(VH-Vγ)＝Cc(Vc-GH)+Cf(Vc-Vγ)  ......(9)
从式(7)～(9)可得到下式(10)～(12)。
Va＝VH+{Ca(GH-GL)}/(Ca+Cd)  ......(10)
Vb＝VH+{Cb(GH-GL)}/(Cb+Ce)  ......(11)
Vc＝VH+{Cc(GH-GL)}/(Cc+Cf)  ......(12)
当视频数据的值为7时，在时刻t4～t11提供给部分布线Sj(2)～Sj(0)的电压分别为Va、Vb、Vc，时刻t11～t13的源极布线Sj的电压为V7(参照图30～图37中最左端的源极布线)。部分布线Sj(2)～Sj(0)上积累的电荷在时刻t11前后不发生变化，所以有下式成立。
(Ca+Cd)Va+(Cb+Ce)Vb+(Cc+Cf)Vc＝(Ca+Cb+Cc+Cd+Ce+Cf)V7
因而，若将(Ca+Cd)记为Cα、将(Cb+Ce)记为Cβ、将(Cc+Cf)记为Cγ、将(Ca+Cb+Cc+Cd+Ce+Cf)记为Cs，则电压V7由下式(13)给出。同样，电压V6～V1分别由下式(14)～(19)给出。
V7＝(Cα·Va+Cβ·Vb+Cγ·Vc)/Cs  ......(13)
V6＝(Cα·Va+Cβ·Vb+Cγ·VH)/Cs  ......(14)
V5＝(Cα·Va+Cβ·VH+Cγ·Vc)/Cs  ......(15)
V4＝(Cα·Va+Cβ·VH+Cγ·VH)/Cs  ......(16)
V3＝(Cα·VH+Cβ·Vb+Cγ·Vc)/Cs  ......(17)
V2＝(Cα·VH+Cβ·Vb+Cγ·VH)/Cs  ......(18)
V1＝(Cα·VH+Cβ·VH+Cγ·Vc)/Cs  ......(19)
其结果是，例如当3Ca＝Cd、3Cb＝Ce、3Cc＝Cf、Ca∶Cb∶Cc＝4∶2∶1、GH＝12V、GL＝-8V、VH＝5V时，由式(10)～(12)得到Va＝Vb＝Vc＝10V。另外，电压V7～V 1由式(13)～(19)得到如下所述的值。
V7＝(4Va+2Vb+Vc)/7＝(7×10)/7＝10
V6＝(4Va+2Vb+VH)/7＝(6×10+5)/7＝65/7
V5＝(4Va+2VH+Vc)/7＝(5×10+2×5)/7＝60/7
V4＝(4Va+2VH+VH)/7＝(4×10+3×5)/7＝55/7
V3＝(4VH+2Vb+Vc)/7＝(3×10+4×5)/7＝50/7
V2＝(4VH+2Vb+VH)/7＝(2×10+5×5)/7＝45/7
V1＝(4VH+2VH+Vc)/7＝(10+6×5)/7＝40/7
这样，当极性控制信号Rv为DL时，源极布线Sj的电压根据视频数据的值，变为5V以上10V以下的8级电压中的某一个。相反地，当极性控制信号Rv为DH时，电压选择电路44的输出电压为VL，源极布线Sj的电压根据视频数据的值，变为-5V以上0V以下的8级电压中的某一个。在时刻t11～t13栅极信号G1为GH，所以源极布线Sj的电压被提供给像素电路A1j内的像素电极P1j。
显示装置4的公共电极驱动电路(未图示)控制公共电极com的电位为(VH+VL)/2。从而，可以在极性控制信号Rv为DL时，对液晶元件施加3V以上8V以下的电压(正灰度电压)，在极性控制信号Rv为DH时，对液晶元件Lc施加-7V以上-2V以下的电压(负灰度电压)。
此外，在显示装置4中，栅极信号Gi也可以不仅仅在1H期间的电压平均化期间为GH，而是在整个1H期间为GH。另外，为了防止部分布线的电容的变动，除了显示用的像素电路Aij之外，还可以设置调整电容用的像素电路A0j、A10j等。
如上所示，本实施方式的显示装置4包括：多根栅极布线Gi；多根源极布线Sj；与栅极布线Gi和源极布线Sj的交点对应配置的多个像素电路Aij；以及与各源极布线Sj分别对应，通过分割源极布线Sj而构成的，多根起到电容的作用的部分布线Sj(2)～Sj(0)、在上述电容和具有固定电位VH、VL的布线之间设置的第一开关元件(TFT:Q43)、在上述电容间设置的第二开关元件(TFT:Q41、Q42)、和与源极布线Sj交叉的电容布线H2～H0。
在电压施加期间，第一开关元件为导通状态，第二开关元件最开始两者均为导通状态，接着仅有TFT:Q42为导通状态，最后两者均为截止状态，向与电容布线H2～H0交叉而形成电容器的各部分布线Sj(2)～Sj(0)提供与视频数据的各比特对于的电压。在电压平均化期间，第一开关为截止状态，第二开关为导通状态，源极布线Sj的电压为将提供给部分布线Sj(2)～Sj(0)的电压平均化的电压。将平均化的电压提供给包含导通状态的有源元件(TFT:Q1)的像素电路Aij内的像素电极Pij。
因而，若采用本实施方式的显示装置4，则与第一实施方式的显示装置1相同，不需要使用运算放大电路(及缓冲电路)就可以生成与视频数据对应的灰度电压并提供给像素电极Pij，可以显示所希望的视频。另外，由于未使用运算放大电路，所以可以使恒定地流过运算放大电路的电源间的电流为零，从而可以降低显示装置的功耗，可以高生产率且低成本地实现驱动器一体型的显示装置。而且，若采用显示装置4，则可以使V7＞VH等，使得提供给像素电极Pij的电压的振幅大于源极驱动电路41的输出电压的振幅。
到此为止说明了具有液晶元件Lc作为显示元件的液晶显示装置，但也可以用同样的方法构成具有有机EL作为显示元件的有机EL显示装置。有机EL显示装置如图39所示，包括：控制写入用的有源元件即TFT:Q51；驱动用的有源元件即TFT:Q52；显示元件即有机EL元件OL；以及包含电容器Ct的像素电路51。像素电极Pij与TFT:Q52的栅极端子连接，TFT:52的源极端子与电源布线Vp连接，漏极端子与有机EL元件OL连接。
有机EL元件OL的发光量取决于流过TFT:Q52的电流量，该电流量由电源布线Vp和像素电极Pij之间的电位差决定。因而，具有相同结构的有机EL显示装置也不需要使用运算放大电路(及缓冲电路)就可以生成与视频数据对应的灰度电压并提供给像素电极Pij，可以显示所希望的视频。
在像素电路51中，流过TFT:Q52的电流量受到TFT:Q52的阈值电压或迁移率的影响。因此，为了减轻该影响，使用图40所示的像素电路52即可。在像素电路52中，流过TFT:Q52的电流的一部分经由电阻R回流到TFT:Q52的栅极端子，TFT:Q52的栅极端子电压随着有机EL元件OL的发光量而上升。因而，有机EL元件OL的发光量不易受TFT:Q52的阈值电压或迁移率的影响。
工业上的实用性
本发明的显示装置的特征在于，可以不使用运算放大电路地驱动源极布线，低功耗且高生产率，因此，可以用于液晶显示装置或有机EL显示装置等各种显示装置。

Claims (6)

1.一种显示装置，基于视频数据进行灰度显示，其特征在于，包括：
多根扫描信号线；
多根数据信号线；
与所述扫描信号线和所述数据信号线的交点对应配置的多个像素电路；以及
与所述各数据信号线分别对应的，
包含由所述数据信号线构成的电容的多个电容、
在所述电容和固定电位布线之间设置的第一开关元件、
和在所述电容间设置的第二开关元件，
在电压施加期间，所述第二开关元件在导通状态和截止状态之间变化，通过导通状态的所述第二开关元件，向所述电容分别提供与视频数据对应的电压，并通过使所述第二开关元件成为截止状态，从而保持提供给所述电容的电压，
在继所述电压施加期间之后的电压平均化期间，通过使所述第一开关元件成为截止状态，使所述第二开关元件成为导通状态，从而对提供给所述电容的电压进行平均化，
将所述平均化后的电压提供给包含导通状态的有源元件的像素电路的像素电极。
2.如权利要求1所述的显示装置，其特征在于，
所述多个电容中的两个以上电容通过分割所述数据信号线而构成。
3.如权利要求2所述的显示装置，其特征在于，
所述第二开关元件的至少一部分配置于被分割的数据信号线之间，配置于该位置的第二开关元件的控制布线与相邻的扫描信号线之间的距离与所述扫描信号线之间的距离实质上相等。
4.如权利要求1所述的显示装置，其特征在于，
具有多根所述固定电位布线。
5.如权利要求1所述的显示装置，其特征在于，
还具有与所述数据信号线交叉的电容布线。
6.如权利要求1所述的显示装置，其特征在于，
对于视频数据的输入，采用从多个数值数据中将权重相等的部分集中并依次传送的格式。
CN2007800519098A 2007-05-25 2007-11-19 显示装置 Expired - Fee Related CN101627416B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007138620 2007-05-25
JP138620/2007 2007-05-25
PCT/JP2007/072348 WO2008146423A1 (ja) 2007-05-25 2007-11-19 表示装置

Publications (2)

Publication Number Publication Date
CN101627416A CN101627416A (zh) 2010-01-13
CN101627416B true CN101627416B (zh) 2012-02-22

Family

ID=40074701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800519098A Expired - Fee Related CN101627416B (zh) 2007-05-25 2007-11-19 显示装置

Country Status (3)

Country Link
US (1) US20100033460A1 (zh)
CN (1) CN101627416B (zh)
WO (1) WO2008146423A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010230842A (ja) * 2009-03-26 2010-10-14 Toshiba Mobile Display Co Ltd 液晶表示装置
JP6400331B2 (ja) * 2014-05-22 2018-10-03 ラピスセミコンダクタ株式会社 表示パネルの駆動装置及び表示パネル駆動方法
WO2019150224A1 (ja) * 2018-02-01 2019-08-08 株式会社半導体エネルギー研究所 表示装置および電子機器
TWI786924B (zh) * 2021-11-03 2022-12-11 友達光電股份有限公司 畫素陣列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339773A (zh) * 2000-08-18 2002-03-13 株式会社半导体能源研究所 液晶显示器及它和包含它的便携式信息装置的驱动方法
CN1349260A (zh) * 2000-08-08 2002-05-15 株式会社半导体能源研究所 电光器件及其驱动方法
CN1801311A (zh) * 2005-01-06 2006-07-12 三星电子株式会社 驱动显示设备的方法以及用于执行该方法的显示设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096285A (ja) * 1995-06-23 1997-01-10 Matsushita Electric Ind Co Ltd Ｌｅｄ表示装置
JP3476645B2 (ja) * 1996-11-08 2003-12-10 シャープ株式会社 差動増幅器、および、ボルテージフォロワ回路
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
JP2002164511A (ja) * 2000-11-28 2002-06-07 Toshiba Corp ディジタル・アナログ変換回路および液晶表示装置
KR100733879B1 (ko) * 2000-12-30 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法
JP4225777B2 (ja) * 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP2003344823A (ja) * 2002-05-23 2003-12-03 Sharp Corp 液晶表示装置および液晶表示駆動方法
US7102612B2 (en) * 2003-06-27 2006-09-05 Au Optronics Corp. Power-saving circuits and methods for driving active matrix display elements
JP4139786B2 (ja) * 2004-02-17 2008-08-27 シャープ株式会社 表示装置およびその駆動方法
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
KR100776488B1 (ko) * 2006-02-09 2007-11-16 삼성에스디아이 주식회사 데이터 구동회로 및 이를 구비한 평판 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1349260A (zh) * 2000-08-08 2002-05-15 株式会社半导体能源研究所 电光器件及其驱动方法
CN1339773A (zh) * 2000-08-18 2002-03-13 株式会社半导体能源研究所 液晶显示器及它和包含它的便携式信息装置的驱动方法
CN1801311A (zh) * 2005-01-06 2006-07-12 三星电子株式会社 驱动显示设备的方法以及用于执行该方法的显示设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平9-6285A 1997.01.10

Also Published As

Publication number Publication date
CN101627416A (zh) 2010-01-13
WO2008146423A1 (ja) 2008-12-04
US20100033460A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
US6816144B2 (en) Data line drive circuit for panel display with reduced static power consumption
KR101066493B1 (ko) 쉬프트 레지스터
CN101460989B (zh) 显示装置
KR100323117B1 (ko) 액정표시장치의구동회로및액정표시장치
CN102467890B (zh) 移位寄存器单元、栅极驱动装置及液晶显示器
JP4981928B2 (ja) 表示駆動回路及び表示装置
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
KR20080099534A (ko) 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
JPWO2009084267A1 (ja) シフトレジスタおよび表示装置
JPH0981089A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
CN102804280A (zh) 移位寄存器和显示装置
US20120120044A1 (en) Liquid crystal display device and method for driving the same
TWI327826B (en) Digital-to-analog converter circuit
CN101627420A (zh) 液晶驱动装置和使用该液晶驱动装置的液晶显示装置
US20190340995A1 (en) Display device
CN105390086A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
JPH0876083A (ja) 液晶駆動装置，その制御方法及び液晶表示装置
KR101485583B1 (ko) 표시 장치 및 그 구동 방법
CN101627416B (zh) 显示装置
CN103424907A (zh) 液晶显示器、像素的驱动电路及装置、控制方法及装置
CN102804250A (zh) 显示驱动电路、显示装置和显示驱动方法
US8115757B2 (en) Display device, it's driving circuit, and driving method
JP5584148B2 (ja) ゲート信号線駆動回路及び表示装置
JP4022990B2 (ja) アクティブマトリクス型液晶表示装置
KR100995627B1 (ko) 쉬프트 레지스터 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

Termination date: 20151119

CF01 Termination of patent right due to non-payment of annual fee