JP4142764B2 - 平面表示装置 - Google Patents
平面表示装置 Download PDFInfo
- Publication number
- JP4142764B2 JP4142764B2 JP8878698A JP8878698A JP4142764B2 JP 4142764 B2 JP4142764 B2 JP 4142764B2 JP 8878698 A JP8878698 A JP 8878698A JP 8878698 A JP8878698 A JP 8878698A JP 4142764 B2 JP4142764 B2 JP 4142764B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- period
- common electrode
- signal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、液晶表示装置に代表される平面表示装置およびその表示方法に関する。
【0002】
【従来の技術】
平面表示装置は、薄型、軽量、低消費電力の特徴を生かして、パーソナルコンピュータやワードプロセッサ等の表示装置として、テレビジョンまたはカー・ナビゲーション・システムあるいはゲームの表示装置として、さらに投射型の表示装置として各種分野で利用されている。
【0003】
中でも、各表示画素にスイッチ素子が電気的に接続されて成るアクティブマトリックス型液晶表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、盛んに研究・開発が行われている。
【0004】
アクティブマトリクス型液晶表示装置では、複数の薄膜トランジスタ(TFT)が走査線および信号線の交差位置に隣接してそれぞれ形成され、各々対応する画素電極を選択的に駆動するスイッチング素子として用いられる。各TFTのゲートは1走査線に接続され、ドレインは1信号線に接続され、ソースは1画素電極に接続される。このTFTは走査線からの走査パルスの立ち上がりに伴って導通したときに信号線からの信号電圧を画素電極に供給する。画素電極および共通電極間の液晶容量には電荷が充電され、TFTが走査パルスの立ち下がりに伴って非導通となった後も保持される。
【0005】
ところで、液晶層内の電界方向が一方向に維持されると、液晶以外の物質がこの電界によって液晶セル内を移動し、一方の電極側に集まってしまう。これは液晶セルの寿命を短かくする原因となる。従来、この解決策として、例えば1フレーム期間毎に電界方向を反対方向にするために共通電極の電位に対して信号電圧を極性反転させるフレーム反転技術が知られる。さらに、信号電圧の極性反転はフリッカーを低減するために例えば1水平走査毎にも行われるライン反転技術が知られている。また、共通電極駆動回路はこの信号電圧振幅の増大を回避する目的で、積極的にフレーム反転周期、さらにはライン反転周期に同期して基準電位に対して極性反転された共通電極駆動信号を出力するコモン反転駆動技術が知られている。この場合、信号電圧はその中心レベルを基準にしてレベル反転され、共通電極駆動信号はこの信号電圧のレベル反転毎に高レベル駆動信号および低レベル駆動信号の一方から他方に反転される。
【0006】
【発明が解決しようとする課題】
ところで、平面表示装置の場合、走査線の数は装置固有に固定されているが、一定の走査線数の表示装置に対し、その走査線数を越える映像信号を表示させる場合、越えた分の映像信号を表示領域全体に渡って走査線数単位で間引いて簡易的に表示させ、マルチ的に走査させることが一般的に行われている。
【0007】
例えば、NTSC用の234走査線しか持たない表示装置に、PAL等の走査線数の増えた映像信号を表示する場合、1画面(1フィールド)内に例えば6本のうち1本の映像信号等、特定の映像信号を順次間引いていく方法がある。
【0008】
また、6本に1本と8本に1本等の間引きを交互に行うことにより間引きの規則性を緩和することも知られている。
このような中、本発明者等の誠意・研究の結果、間引きの規則性によっては表示不良、あるいは液晶の寿命の低下を招く場合がある事が判った。
【0009】
本発明の目的は各種装置固有の走査線数に対する間引き密度の変化、あるいは各種映像信号の間引き密度の変化に対し、画像の劣化や液晶の寿命の低下のない平面表示装置および表示方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明による平面表示装置は、連続して送られてくる映像信号に対し、1走査期間、走査を停止し表示画像を間引く場合、走査を停止している期間に、共通電極に入力する極性反転信号の状態を、走査停止期間内で極性の平均化を行う。これにより、フレーム期間内で極性の偏りを緩和し、これにより液晶の寿命の低下を防止し、また表示画像の劣化を防止する。
【0011】
すなわち、本発明の平面表示装置は、複数の画素からなる表示領域と、複数の画素に対して共通に電気的作用を及ぼす共通電極と、表示領域を走査し、表示領域に映像信号を提供する映像信号提供部と、極性反転される駆動信号を共通電極に対し供給する共通電極駆動部と、走査途中で一時的に走査を停止し、表示領域に提供される映像信号を間引くよう映像信号提供部を制御する第1制御部と、走査を停止している期間に、共通電極の極性の偏りを平均化する駆動信号を供給するよう共通電極駆動部を制御する第2制御部と、
を具備する。
【0012】
第2制御部は共通電極の極性を偏りを3走査線毎に平均化する回路を有する。
第1制御部は、映像信号供給部による走査を奇数本に1本間引く回路を有する。
【0013】
また、第2制御部は、走査停止期間の前半と後半で駆動信号の極性を反転させる回路を有する。
さらに第2制御部は、走査停止期間に駆動信号振幅を他の期間の最大振幅の半分にする回路を有する。
【0014】
また本発明による平面表示装置の表示方法は、複数の画素からなる表示領域を走査し、表示領域に映像信号を提供する工程と、複数の画素に共通に電気的作用を及ぼす共通電極に対し、極性反転される駆動信号を供給する工程と、走査途中で一時的に走査を停止し、表示領域に提供される映像信号を間引く工程と、走査を停止している期間に、共通電極の極性の偏りを平均化する駆動信号を供給する工程とを具備する。
【0015】
さらに本発明による平面表示装置は画素電極および共通電極間の電界に応答する光変調層を含む複数の表示画素が配列された水平画素ラインをn本備えた表示領域を含む表示パネルと、各水平画素ライン毎に対応する画素電極のそれぞれに一水平走査期間の整数倍の周期で第1基準電圧に対して極性が反転される映像信号を供給する映像信号供給部と、周期に同期して共通電極に第2基準電圧に対して極性が反転されるコモン電圧を供給する共通電極駆動部と、
を備えた平面表示装置において、映像信号が一垂直走査期間あたりm(m>n)本の画像走査線信号を含む場合、所定期間、水平画素ラインの各表示画素へ画像走査線信号が印加されるのを禁止する第1制御部と、所定期間内のコモン電圧の平均値を略第2基準電圧と一致させる第2制御部とを含む。
【0016】
本発明の平面表示装置および表示方法によれば上述したように、共通電極に与える反転信号の極性の偏りを常に、最長でも3走査期間以内に平均化するため、偶数本に1本間引く場合でも画質や液晶寿命を改善することができ、さらに奇数本周期に1本均一に間引くことができるため、画像情報をより正確に表示することができる。
【0017】
【発明の実施の形態】
以下、本発明の一実施形態に係る液晶表示装置を図面を参照して説明する。
図1は、この液晶表示装置10の液晶パネル17を部分的に示し、図2はこの液晶パネルの断面構造を示す。
【0018】
液晶表示装置10は、液晶パネル17、Xドライバ回路13、Yドライバ回路14、制御回路16および共通電極駆動回路15を少なくとも含む。液晶パネル17は共通電極を含み、共通電極12は共通電極駆動回路15により駆動され、液晶パネル17内には表示領域11が構成される。
【0019】
液晶パネル17は光透過性を有するアレイ基板36および対向基板39の間に液晶31が保持される構造を有する。そして、液晶パネル17の外表面には偏光板PL1,PL2が配置される。液晶パネル17は背面に設けられる平面バックライトLTから光拡散板DFを介して照射される光源光を選択的に透過することにより画像を表示する。
【0020】
アレイ基板36はガラスプレートGS1上に(m×3)×n個の画素電極20のマトリスクアレイと、これら画素電極20の行に沿ってそれぞれ形成される走査線Y1 からYn (nは例えば234)と、これら画素電極20の列に沿ってそれぞれ形成され信号線X1 からXmx3 (mは例えば312)とを有する。走査線Y1 からYn はそれぞれ画素電極20の行を選択し、信号線X1 からXmx3 はそれぞれ選択行の画素電極20に信号電圧を印加するために設けられる。
【0021】
アレイ基板については、(m×3)×n個のTFT24が、走査線Y1 からYn および信号線X1 からXmx3 の交差位置に隣接してそれぞれ形成されている。TFT24は活性層としてアモルファスシリコン膜を含み、各々対応する画素電極20を選択的に駆動するスイッチング素子として機能し、表示画素に対応して設けられた画素電極20は表示領域11を構成する。各TFT24のゲート24Cは走査線Y1 からYn のうちの1本に接続され、このゲート24C上にゲート絶縁膜24Dを介して活性層21が配置される。そして、この活性層21にオーミックコンタクト層を介して接続されるドレイン29は信号線X1 からXmx3 のうちの1本に接続され、ソース28は全画素電極20のうちの1個に接続される。また、図3に示すように補助容量線26が画素電極20の行に沿って形成される。各画素電極20は共通電極12との容量結合により液晶容量CLCを形成し、補助容量線26との容量結合により補助容量CSを形成する。
【0022】
対向基板39は、透明共通電極12、カラーフィルタ層FL、ガラスプレートGS2および偏光板PL2を有する。偏光板PL2はガラスプレートGS2を覆って設けられ、液晶層31からの透過光を偏光する。共通電極12はITO(Indium Tin Oxide)で構成され、偏光板PL1とは反対の側においてガラスプレートGS2上に形成され、画素電極20のマトリクスアレイに対向する。カラーフィルタ層FLはこの共通電極12を覆ってガラスプレートGS2上に形成される。カラーフィルタ層FLは連続した3列の画素電極20毎に各々設けられる複数のカラーフィルタグループを有する。各カラーフィルタグループは第1列の画素電極20に対向する赤フィルタストライプFLR、第2列の画素電極20に対向する緑フィルタストライプFLG、第3列の画素電極20に対向する青フィルタストライプFLB、およびこれらストライプFLR、FLG、およびFLB相互の境に設けられ各々対応する信号線Xiに対向する遮光ストライプFLXを有する。尚、液晶層31は図示しない第1配向膜を介してアレイ基板36表面に接合し、図示しない第2配向膜を介して対向基板39の表面に接合する。
【0023】
上述の液晶パネル17では、234本の水平画素ラインがNTSC映像信号の1フィールドあたりの水平映像信号数に対応して設けられ、列方向(すなわち、表示画面の垂直方向)において順次選択される。各水平画素ラインは1行の画素電極20を含み、これら画素電極20の各々は対応薄膜トランジスタ24、偏光板の対応部、液晶層の対応部、共通電極の対応部、およびカラーフィルタ層の対応部と協力して1画素を構成する。各水平画素ラインは、赤、緑、青の3画素で各々構成される120個のカラー画素グループを含む。
【0024】
すなわち、3K−2(k=1,2,3, …) 列の画素電極20は赤の画素を駆動するために用いられ、3K−1(k=1,2,3, …) 列の画素電極20は緑の画素を駆動するために用いられ、3K(k=1,2,3, …) 列の画素電極20は青の画素を駆動するために用いられる。
【0025】
図3は液晶表示装置10の回路構成を概略的に示し、図4はこの図3に示す回路構成をさらに詳細に示す。
表示制御部18は外部から供給される映像信号VSから垂直同期信号VDおよび水平同期信号VHを抽出すると共に、映像信号VSがNTSC方式およびPAL方式のいずれであるかを検出する検出部61と、検出部61によって検出された方式に対応して信号線X1−Xmx3を駆動するXドライバ回路13と、このXドライバ回路13が信号線X1−Xmx3を駆動する動作に同期して走査線Y1−Ynを1本ずつ選択するYドライバ回路14と、検出部61によって検出された方式に対応して様々な制御信号をYドライバ回路14に供給する制御信号発生回路71とを備える。検出部61および制御信号発生回路71は図3に示す制御回路16を構成する。
【0026】
検出部61は垂直同期信号VDの間隔がNTSC方式に対応する1/30秒であるかどうかをチェックすることにより映像信号VSの方式を検出し、検出結果に対応して指定されるNTSC表示モードおよびPAL表示モードの一方を表すモード信号SNPを制御信号発生回路71に供給する。このモード信号SNPは垂直同期信号VDおよび水平同期信号VHと共に制御信号発生回路71に供給される。また、制御信号発生回路71は映像信号Vsの反転駆動を行うために、1水平走査毎または1水平走査に2回交互に0Vおよび+5Vの一方から他方に変化する例えば図7の(a)で示す極性反転信号POLをの映像信号反転回路に供給する。この極性反転信号POLは共通電極駆動回路15にも供給される。
【0027】
Xドライバ回路13はm×3段のシフトレジスタおよびサンプルホールド回路等で構成され、制御回路16から水平クロック信号CPHおよび水平スタートパルスSTHに同期して供給される図7の(b)に示す映像信号Vs’を、m×3本の信号線X1 −Xmx3 に供給する。
【0028】
Yドライバ回路14は走査線Y1 からYn を順次選択し、電源電圧VOFF(−12V)から電源電圧VON(+19V)に立ち上がる図7の(d)に示す走査パルスを選択走査線に供給する。非選択走査線の電位は電源電圧VOFFに維持される。詳しくは、Yドライバ回路14は、制御信号発生回路71から供給される垂直クロック信号CPV、走査禁止信号GINH、シフト方向指定信号L/R、および走査開始パルスSTV1、TV2についてレベル変換を行なうレベル変換回路14a、234個の水平画素ラインに対応して直列に接続された第234個のフリップフロップで構成され垂直クロック信号CPVに応答して走査開始パルスSTV1またはSTV2をシフトするシフトレジスタ14b、それぞれシフトレジスタ14bのフリップフロップに接続され各々走査開始パルスが対応するフリップフロップに保持されるときにこのフリップフロップの出力信号をレベルシフトする234個のレベルシフト回路14c、これらレベルシフト回路14にそれぞれ接続され各々対応レベルシフト回路14cによってレベルシフトされた出力信号を走査線Y1−Y234の対応する1つに水平画素ラインの走査信号として出力する234個の出力回路14dを有する。シフトレジスタ14bにおいて、走査開始パルスSTV1は第1水平画素ラインに対応するフリップフロップに供給され、走査開始パルスSTV2は第234水平画素ラインに対応するフリップフロップに供給される。シフト方向指定信号L/Rはこれら走査開始パルスSTV1およびSTV2のシフト方向を指定するためにシフトレジスタ14bに供給される。すなわち、このYドライバ回路14はこの走査開始パルスSTV1またはSTV2を保持するフリップフロップに対応する水平画素ラインにその保持期間だけ持続的に走査信号を供給する。さらに出力回路14dの出力動作は走査禁止信号GINHが供給される間継続的に禁止される。
【0029】
表示領域11内に示される各TFT24は対応する走査線からの走査パルスの立ち上がりで導通したとき、対応する信号線からの映像信号電圧を画素電極20に供給する。画素電極20および共通電極12間の液晶容量CLCおよび画素電極20および補助容量線26間の補助容量CSはこの信号電圧によって充電される。TFT24は走査パルスの立ち下がりに伴って非導通となるが、画素電極20の電位はこの後も共通電極12の電位を基準にして保持され、TFT24が1フレーム期間後に再び導通したときに新たな信号電圧により更新される。
【0030】
共通電極駆動回路15は共通電極12を駆動する共通電極信号VCOM を発生し、制御回路16からの極性反転信号POLに応じて、共通電極信号VCOM の極性を反転する。これにより液晶31内に発生される電界は走査線毎に極性反転され、液晶への直流成分が長期にわたり印加されることが防止され、また映像信号電圧の低駆動振幅化が達成される。
【0031】
図5は図4に示す制御信号発生回路71の構成を詳細に示す。この制御信号発生回路71は、検出部61からの水平同期信号HVから得られる水平走査期間に基づいて安定化される周波数の水平同期パルスを発生するPLL(フェーズ・ロックド・ループ)回路102、このPLL回路102からの水平同期パルスHPに同期した基準クロック信号Aを発生する基準クロック発生回路104、水平同期パルスHP、垂直同期信号HV、モード信号SNPおよび上下反転指定信号U/Dに基づいて走査禁止信号GINH0、シフト方向指定信号L/R、走査開始パルスSTV1、および走査開始パルスSTV2を発生するタイミング制御回路106、走査禁止信号GINH0を1水平走査期間だけ遅延させた走査禁止信号GINHを出力する1H遅延回路108、走査禁止信号GINH0が高レベルに維持されるとき基準クロック信号Aを反転させるクロック反転回路120、および走査禁止信号GINH0およびGINHの少なくとも一方が低レベルのときにクロック反転回路120の出力信号Bを出力するゲーティング回路122を備える。クロック反転回路120は基準クロック信号Aおよび走査禁止信号GINH0が入力されるEXOR回路120aで構成される。ゲーティング回路122はAND回路122aおよびNAND回路122bで構成される。走査禁止信号GINH0およびGINHはNAND回路122bに入力され、このNAND回路122bの出力信号Cおよびゲーティング回路122の出力信号BがAND回路122aに入力される。このAND回路122の出力信号は垂直クロック信号CPVとしてYドライバ回路14に供給される。上下反転指定信号U/Dは水平画素ラインの選択順序を指定するためにタイミング制御回路106に供給される。タイミング制御回路106はこの上下反転指定信号U/Dに基づいてシフトレジスタ14bのシフト方向を決定してこのシフト方向をシフト方向指定信号L/Rにおいて指定すると共に、このシフト方向に対応して走査開始パルスSTV1およびSTV2の一方を選択する。選択された走査開始パルスは垂直同期信号VDから得られるフィールドの開始タイミングでシフトレジスタ14bに供給される。モード信号SNPがPAL表示モードを表す場合、タイミング制御回路106は7水平走査期間(7H)毎に1水平走査期間(1H)だけ持続する走査禁止信号GINH0を発生する。7水平走査期間は水平同期パルスHPの数をカウントすることにより検出される。
【0032】
さらに走査禁止信号GINH0は例えば奇数フィールドにおいて第1、第8、第14…番目という水平走査期間に発生され、偶数フィールドにおいて第2、第9、第15…番目という水平走査期間に発生される。
【0033】
次に図3に示す液晶表示装置を液晶テレビとして動作させる場合について説明する。テレビ規格の525走査線を持つNTSC方式の映像信号を表示させる場合、CRTであれば480走査線前後のテレビが一般的であるが、液晶テレビの場合、4−6インチの比較的小型のものが現在主流のため、インタレース走査の片方のフィールド分前後の234走査線のものが一般的である。
【0034】
以下、上述した表示制御部18の動作を説明する。ここでは、走査開始パルスSTV1およびシフト方向指定信号L/Rが水平画素ラインを第1番目から第234番目の順序で選択するためにYドライバ回路14に供給されると仮定する。このYドライバ回路14のシフトレジスタ14bは垂直クロック信号CPVに応答して走査開始パルスSTV1をシフトする。走査開始パルスSTV1は垂直クロック信号CPVの第1の立ち上がりから第2の立ち上がりまで第1フリップフロップに保持され、第2の立ち上がりから第3の立ち上がりまで第2フリップフロップに保持され、第3の立ち上がりから第4の立ち上がりまで第3フリップフロップに保持され、以下同様に第4−第234フリップフロップに順次保持される。Yドライバ回路14は走査開始パルスSTV1がシフトレジスタ14bの第1フリップフロップに保持されるときに継続的に走査線Y1に走査信号を供給し、走査開始パルスSTV1が第2フリップフロップに保持されるときに継続的に走査線Y2に走査信号を供給し、走査開始パルスSTV1が第3フリップフロップに保持されるときに継続的に走査線Y3に走査信号を供給し、以下同様に走査線Y4−Y234に供給される。
【0035】
NTSC表示モードでは、タイミング制御回路106が走査禁止信号GINH0を発生しない。このため、走査禁止信号GINH0およびGINHが常に低レベルに維持される。EXOR回路120aは基準クロック信号Aを反転せずに出力信号Bとして出力し、NAND回路122bは高レベルの出力信号Cを出力し、AND回路122aはEXOR回路120aの出力信号Bを垂直クロック信号CPVとして出力する。すなわち、基準クロック信号Aが垂直クロック信号CPVとしてYドライバ回路14のシフトレジスタ14bに供給される。
【0036】
PAL表示モードでは、タイミング制御回路106が図6に示すように7水平走査期間に1回の割合で走査禁止信号GINH0を発生する。走査禁止信号GINH0が時刻t32からt34までの1水平走査期間に高レベルに設定されると、走査禁止信号GINHがこの走査禁止信号GINH0よりも1水平走査期間遅れた時刻t34からt38までの1水平走査期間に高レベルに設定される。
【0037】
また、走査禁止信号GINH0が時刻t41からt42までの1水平走査期間に高レベルに設定されると、走査禁止信号GINHがこの走査禁止信号GINH0よりも1水平走査期間遅れた時刻t42からt46までの1水平走査期間に高レベルに設定される。EXOR回路120aは走査禁止信号GINH0が低レベルのときに基準クロック信号Aを出力信号Bとして出力し、走査禁止信号GINH0が高レベルのときに基準クロック信号Aの反転信号を出力信号Bとして出力する。NAND回路122bは走査禁止信号GINH0およびGINHの両方が高レベルである場合を除いて高レベルの出力信号Cを出力する。AND回路122aは走査禁止信号GINHが高レベルに維持される1水平走査期間において基準クロック信号Aの反転信号を垂直クロック信号CPVとして出力する。これにより、シフトレジスタ14bのシフトタイミングが1/2水平走査期間だけ早められる。他方、出力回路14dの出力動作は走査禁止信号GINHが高レベルに維持される1水平走査期間だけ禁止され、この水平走査期間にXドライバ回路14から信号線X1−X320に供給される1水平映像信号を無効にする。すなわち、水平映像信号は7水平走査期間毎に1回の割合で間引かれる。
【0038】
上述の構成では、走査禁止信号GINHが基準クロック信号Aをマスクする代わりに、基準クロック信号Aを反転するために用いられる。これにより、走査開始パルスSTV1は例えば時刻t32からt36までシフトレジスタ14bの第1レジスタに保持され、時刻t36からt40までシフトレジスタ14bの第2フリップフロップに保持される。出力回路14dは走査禁止信号GINHの制御により時刻t34からt38まで走査信号を出力できないため、各走査線の選択時間は1水平走査期間に保たれる。シフトレジスタ14bのシフト動作は時刻t38を待たずに行われるため、走査禁止信号GINHの配線経路での遅延とシフトレジスタ14bの応答時間との関係に依存して発生する不要パルスを確実に防止できる。
【0039】
また、走査禁止信号GINH0は奇数フィールドにおいて第1、第8、第14…番目という水平走査期間に発生され、偶数フィールドにおいて第2、第9、第15…番目という水平走査期間に発生される。この場合、同一順位の水平映像信号が奇数フィールドおよび偶数フィールドにおいて間引きされない。水平画素ラインに沿って表示されるようなストライプを防止して良好な画像を得ることができる。
【0040】
図8は共通電極駆動信号波形を示す。ここで、(a)は従来の信号波形であり、(b)−(e)は本実施形態による信号波形である。234走査線の液晶テレビに、625走査線を持つPAL規格等の画像を表示させる場合、7本に1本の走査線を1フィールド内で均等に間引くことにより略全ての映像信号を表示することができる。従来は図8の(a)に示すように1走査線を間引いている期間中、共通電極には常に一方のレベル(図8の(a)ではハイレベル)が印加される。このような共通電極信号の直流成分の偏りは液晶電極の極性の偏りとなり、画面に横筋を発生したり液晶の寿命を低下させしまう。
【0041】
そこで本実施形態では、共通電極駆動回路15は、図8の(b)および図7の(e)に示すように6走査線期間中、1走査毎に共通電極信号VCOM を極性反転させ、7走査線目の前半は6走査線目とは反転させ、7走査線目の後半はさらに7走査線目の前半とは反転させる。すなわち、間引き走査期間中の共通電極信号は1走査期間内で平均化される。共通電極信号VCOM の直流レベルは、製造メーカー間や、製品によっても様々である。
【0042】
他にも、7走査線目の間引き期間内で極性を平均化する様々な共通電極信号VCOM を実施できる。図8の(c)は間引き期間中、共通電極信号VCOM をハイレベルからローレベルに線形に低下させている。図8の(d)は7走査線目の前半は6走査目と同一レベル、7走査線目の後半は7走査線目の前半とは反転させている。また、図8の(e)に示すように前半と後半に分割するのではなく、7走査線目の共通電極信号VCOM は、6と8走査線目の中間値としてもよい。
【0043】
さらに、共通電極の極性反転を間引き期間に平均化させていれば、図9の(a)のように6本に1本を均等に間引いても良い。図9の(b)は従来の信号波形である。また、上述した例とは異なり図10の(a)のように6本に1本と、8本に1本を交互に間引く14本に2本間引いても良い。図10の(b)は従来の信号波形である。
【0044】
上述の液晶表示装置によれば、間引き走査を行う場合、間引き密度に制約がなく、奇数本に1本均等に間引くことができ、さらに画質、寿命等にも問題なく表示できる。
【0045】
また従来、走査の期間と共通電極信号の極性反転の期間は駆動の最適化を考え、10%前後の時間差を付けている場合、共通電極信号の極性反転を停止した2走査線期間の後半部分を間引くことしかできなかったが、前半を間引くことも可能になる。
【0046】
上述した実施形態では、NTSC対応の表示パネルにPAL方式の映像信号を表示させる場合を例にとって説明したが、本発明はこれに限定されるものではない。
【0047】
例えば、VGA対応の表示パネルにS−VGAあるいはXGA対応の映像信号を表示させる場合等にも適用できる。また、その場合、映像信号はデジタル方式であってよい。
【0048】
また、表示パネルは上述した以外に、例えばアレイ基板平面に平行な横方向電界を用いるもの、あるいは液晶材料としてもツイストネマチック(TN)型、高分子分散型、ゲストホスト型等、種々適用できる。
さらに上述した駆動回路はアレイ基板上に一体的に多結晶あるいは単結晶半導体を用いて構成することができる。
【0049】
【発明の効果】
本発明によれば、各種装置固有の走査線数に対する間引き密度の変化、あるいは各種映像信号の間引き密度の変化に対し、画像の劣化や液晶の寿命の低下のない平面表示装置および表示方法を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る液晶表示装置の液晶パネルの部分的な斜視図である。
【図2】図1に示す液晶パネルの断面構造を示す図である。
【図3】本実施形態の液晶表示装置の回路構成を概略的に示す図である。
【図4】図3に示す回路構成をさらに詳細に示す図である。
【図5】図4に示す制御信号発生回路の構成を詳細に示す図である。
【図6】図5に示す制御信号発生回路において発生される信号のタイムチャートである。
【図7】図5に示す制御信号発生回路の制御により基準電位に対してレベル反転される共通電極駆動信号と映像信号との関係を示すタイムチャートである。
【図8】本実施形態の液晶表示装置において7走査線に1本間引く場合の共通電極駆動信号の波形を従来と比較して示すタイムチャートである。
【図9】本実施形態の液晶表示装置において6走査線に1本間引く場合の共通電極駆動信号の波形を従来と比較して示すタイムチャートである。
【図10】本実施形態の液晶表示装置において6走査線に1本と8走査線に1本を交互に間引く場合の共通電極駆動信号の波形を従来と比較して示すタイムチャートである。
【符号の説明】
10…液晶表示装置
12…共通電極
13…Xドライバ回路
14…Yドライバ回路
15…共通電極駆動回路
16…制御回路
17…液晶パネル
18…表示制御部
20…画素電極
24…薄膜トランジスタ
26…補助容量線
31…液晶層
36…アレイ基板
39…対向基板
61…検出部
71…制御信号発生回路
Claims (5)
- 複数の画素からなる表示領域と、前記複数の画素に対して共通に電気的作用を及ぼす共通電極と、前記表示領域を走査し、前記表示領域に映像信号を提供する映像信号提供手段と、極性反転される駆動信号を前記共通電極に対し供給する共通電極駆動手段と、走査途中で一時的に走査を停止し、前記表示領域に提供される映像信号を間引くよう前記映像信号提供手段を制御する第1制御手段と、前記走査が一時的に停止した1走査停止期間に、前記共通電極の極性の偏りを平均化する駆動信号を供給するよう前記共通電極駆動手段を制御する第2制御手段とを具備し、前記第2制御手段は、前記走査停止期間の前半と後半で前記駆動信号の極性を反転させる手段を有する平面表示装置。
- 複数の画素からなる表示領域と、前記複数の画素に対して共通に電気的作用を及ぼす共通電極と、前記表示領域を走査し、前記表示領域に映像信号を提供する映像信号提供手段と、極性反転される駆動信号を前記共通電極に対し供給する共通電極駆動手段と、走査途中で一時的に走査を停止し、前記表示領域に提供される映像信号を間引くよう前記映像信号提供手段を制御する第1制御手段と、前記走査が一時的に停止した1走査停止期間に、前記共通電極の極性の偏りを平均化する駆動信号を供給するよう前記共通電極駆動手段を制御する第2制御手段とを具備し、前記第2制御手段は、前記走査停止期間に前記駆動信号振幅を他の期間の最大振幅の半分にする手段を有する平面表示装置。
- 画素電極および共通電極間の電界に応答する光変調層を含む複数の表示画素が配列された水平画素ラインをn本備えた表示領域を含む表示パネルと、各前記水平画素ライン毎に対応する前記画素電極のそれぞれに一水平走査期間の整数倍の周期で第1基準電圧に対して極性が反転される映像信号を供給する映像信号供給手段と、前記周期に同期して前記共通電極に第2基準電圧に対して極性が反転される共通電極電圧を供給する共通電極駆動手段と、を備えた平面表示装置において、前記映像信号が一垂直走査期間あたりm(m>n)本の画像走査線信号を含む場合、所定期間、前記水平画素ラインの各前記表示画素へ前記画像走査線信号が印加されるのを禁止する第1制御手段と、前記所定期間内の前記共通電極電圧の平均値を前記第2基準電圧と一致させる第2制御手段とを含み、前記所定期間が一水平走査期間であり、前記所定期間内で前記共通電極電圧は前記第2基準電圧に対して極性反転される平面表示装置。
- 画素電極および共通電極間の電界に応答する光変調層を含む複数の表示画素が配列された水平画素ラインをn本備えた表示領域を含む表示パネルと、各前記水平画素ライン毎に対応する前記画素電極のそれぞれに一水平走査期間の整数倍の周期で第1基準電圧に対して極性が反転される映像信号を供給する映像信号供給手段と、前記周期に同期して前記共通電極に第2基準電圧に対して極性が反転される共通電極電圧を供給する共通電極駆動手段と、を備えた平面表示装置において、前記映像信号が一垂直走査期間あたりm(m>n)本の画像走査線信号を含む場合、所定期間、前記水平画素ラインの各前記表示画素へ前記画像走査線信号が印加されるのを禁止する第1制御手段と、前記所定期間内の前記共通電極電圧の平均値を前記第2基準電圧と一致させる第2制御手段とを含み、前記所定期間が一水平走査期間であり、前記所定期間内で前記共通電極電圧は前記第2基準電圧に設定される平面表示装置。
- 第1および第2電極間に光変調層が保持されて成る複数の表示画素から構成される水平画素ラインを複数列備えて構成される有効表示領域と、前記水平画素ラインの各表示画素毎の前記第1電極に、入力映像信号に基づいて、各垂直走査期間内の第1タイミングで第1基準電圧に対して極性反転した映像信号を供給する映像信号供給手段と、前記第2電極に前記第1タイミングと同期して第2基準電圧に対して極性反転した対向電圧を供給する対向電圧供給手段と、前記水平画素ラインを走査する走査手段と、前記映像信号供給手段、前記対向電圧供給手段、および前記走査手段を制御する制御手段とを備え、前記制御手段は、垂直走査期間内の所定の水平走査期間を走査禁止期間に設定する走査制御部と、前記走査禁止期間の前記対向電圧の平均値を実質的に前記第2基準電圧に制御する電圧制御部とを含み、前記制御手段の電圧制御部は前記映像信号および対向電圧の極性反転を制御する極性反転信号を出力するよう構成され、前記映像信号および前記対向電圧は前記極性反転信号に基づいて前記水平走査期間毎に極性反転され、かつ前記走査禁止期間内で少なくとも1回極性反転される平面表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8878698A JP4142764B2 (ja) | 1997-04-02 | 1998-04-01 | 平面表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-83948 | 1997-04-02 | ||
JP8394897 | 1997-04-02 | ||
JP8878698A JP4142764B2 (ja) | 1997-04-02 | 1998-04-01 | 平面表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10333651A JPH10333651A (ja) | 1998-12-18 |
JP4142764B2 true JP4142764B2 (ja) | 2008-09-03 |
Family
ID=26424988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8878698A Expired - Lifetime JP4142764B2 (ja) | 1997-04-02 | 1998-04-01 | 平面表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4142764B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4841083B2 (ja) * | 2001-09-06 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | 液晶表示装置、及び該液晶表示装置における信号伝送方法 |
JP4225777B2 (ja) * | 2002-02-08 | 2009-02-18 | シャープ株式会社 | 表示装置ならびにその駆動回路および駆動方法 |
JP4966022B2 (ja) * | 2007-01-05 | 2012-07-04 | 株式会社ジャパンディスプレイセントラル | 平面表示装置及びその制御方法 |
JP2009300748A (ja) * | 2008-06-13 | 2009-12-24 | Hitachi Displays Ltd | 表示装置および液晶表示装置 |
-
1998
- 1998-04-01 JP JP8878698A patent/JP4142764B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10333651A (ja) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6084562A (en) | Flat-panel display device and display method | |
KR101136282B1 (ko) | 액정표시장치 | |
JP3405579B2 (ja) | 液晶表示装置 | |
JPH06265846A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
KR20020090409A (ko) | 광셔터를 가지는 액정표시장치와 그 구동장치 및 방법 | |
JPH10293286A (ja) | 液晶表示装置の駆動方法 | |
US20140028627A1 (en) | Touch panel equipped display device and control method for same | |
JP3713922B2 (ja) | 液晶表示装置の駆動装置、液晶表示装置、電子機器、及び液晶表示装置の駆動方法 | |
JP3031295B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP2001075534A (ja) | 液晶表示装置 | |
JP2001133808A (ja) | 液晶表示装置およびその駆動方法 | |
JP3903736B2 (ja) | 電気光学パネル、その駆動回路、駆動方法および電子機器 | |
JP2006011405A (ja) | 表示装置 | |
JP4683679B2 (ja) | 液晶表示装置の駆動方法 | |
JP4142764B2 (ja) | 平面表示装置 | |
JP3663943B2 (ja) | 電気光学装置および電子機器 | |
JPH0335218A (ja) | 液晶表示装置の駆動方法 | |
JPWO2016208321A1 (ja) | 制御回路、表示装置、電子機器および投射型表示装置 | |
JP3650280B2 (ja) | 横電界型アクティブマトリクス液晶表示装置 | |
JPH1062741A (ja) | 表示装置 | |
JP2001249636A (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP2000020033A (ja) | 液晶表示装置 | |
JPH11218736A (ja) | 液晶パネルの駆動方法 | |
JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
JPH0782167B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080613 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |