JP2001249636A - 電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 簡易な構成で、部分表示等における非走査の
走査線数に対応する分、消費電力を低減することができ
る電気光学装置の駆動回路を提供することを目的とす
る。 【解決手段】 複数の走査線Ｙ１〜ＹＭと複数のデータ
信号線Ｘ１〜ＸＮとの各交差に対応して設けられた複数
の画素を駆動する電気光学装置１において、複数の走査
線Ｙ１〜ＹＭを駆動する走査線ドライバ１３０内に、各
走査線Ｙ１〜ＹＭの走査または非走査を設定する走査デ
ータ信号を記憶するメモリ１３１を設け、メモリ１３１
に記憶されている各走査線に対する設定データに基づい
て、走査状態に設定されている走査線のみを駆動する。
このとき、メモリ１３１内の記憶内容は、ＬＣＤコント
ローラ４から供給されるメモリ制御信号と走査データ信
号に基づいて、任意の走査線または走査線群に対して設
定・変更可能ととする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、走査線の走査／非
走査を切り換える際に用いて好適な電気光学装置の駆動
回路、電気光学装置および電子機器に関する。

【０００２】

【従来の技術】近年、携帯機器用の液晶パネルの表示容
量（ドット数）が増加する傾向にある。表示容量が大き
くなるにつれて消費電力が増加するため、液晶パネルに
低消費電力化が要求されている。低消費電力化を達成す
る技術の一つとして使用状況に応じて表示エリアの一部
だけを表示する部分表示と呼ばれる駆動方法が実用化さ
れている。

【０００３】上記のような部分表示を行う駆動方法の一
例が、特開平１１−１８４４３４号公報「液晶装置及び
電子機器」に記載されている。この公報には、列方向の
部分表示を行う場合と行方向の部分表示を行う場合の駆
動方法がそれぞれ記述されている。そして、行方向の部
分表示を行う場合には、全画面表示のときと、部分表示
のときで、走査線の駆動回路を構成する走査用シフトレ
ジスタのシフトクロックＣＬＹの周波数を変更せずに、
非表示行に対しては、ＰＤＹという走査許可信号によっ
て非表示行が走査されないように走査信号をマスクする
という構成が採用されている。このような構成では、走
査用のシフトレジスタには、実際の走査ライン数には係
わらず、全走査線数に対応する一定のクロックが送られ
るため、部分表示を行っているときでもシフトレジスタ
において、全画面表示のときと同一のシフトクロック数
に応じたシフト動作が行われ、その分電力が消費され
る。

【０００４】次に部分表示ではないが部分書き換えを行
う他の走査回路の例として、特公平６−１０５３９０号
公報に記載の「液晶装置の信号転送方式」がある。この
例は、強誘電液晶パネルの表示を部分書き換えするため
の走査回路に対する信号転送方式として、アドレスデコ
ーダ方式を取っている。走査線アドレスデータをアドレ
スデータラッチに転送して、そのアドレスデータラッチ
の出力をデコードしてデコード結果に対応する走査線に
対して走査信号を供給する。このような構成において
も、アドレスデータを制御することで、上記のような部
分表示が可能になる。しかし、アドレスデコーダによる
方式は、パネルの高精細化によって走査線のライン数が
増加した場合にアドレス信号線の数が増えることや１ラ
イン分のデコード回路の規模が大きくなる欠点がある。
また水平走査期間毎にアドレス信号線が切り替わるため
消費電力が大きくなる問題もある。

【０００５】

【発明が解決しようとする課題】上述した従来の構成で
は、一部の走査線を非走査状態とする場合に、非走査と
する走査線に対応する分だけ、すなわち、表示に寄与す
る走査線のライン数が減った分だけ、走査線の駆動回路
のシフトレジスタに供給されるシフトクロック数を減少
させるようにはしていなかったため、部分表示時におい
てその分の余分な電力が消費されていた。また、走査線
の駆動回路を、アドレスデコード方式によって走査する
複数のラインの走査／非走査を水平走査期間毎に設定す
る構成では、走査線数の増加によって回路規模が大きく
なる課題があり、また、水平走査期間毎に大きな消費電
力が発生するといった課題があった。

【０００６】そこで、本発明は、簡易な構成で、部分表
示等における非走査の走査線数に対応して、消費電力を
低減することができる電気光学装置の駆動回路、電気光
学装置および電子機器を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、この発明は、複数の走査線と、複数のデータ信号線
と、これらの各交差に対応して設けられた複数の画素と
を有する電気光学装置の駆動回路において、各走査線の
走査又は非走査を設定する走査設定データを記憶する走
査設定データ記憶手段と、各走査線の駆動を指示する駆
動信号を各々一時記憶する複数の一時記憶手段を有し、
駆動信号を各一時記憶手段に順次転送し、各一時記憶手
段に記憶された各駆動信号により各走査線の駆動を指示
する駆動制御信号発生手段と、前記走査設定データ記憶
手段に記憶されている走査設定データに基づいて前記駆
動制御信号発生手段内の複数の一時記憶手段による駆動
信号の転送経路を切り換える切り換え手段とを備えるこ
とを特徴とする電気光学装置の駆動回路を提供するもの
である。

【０００８】かかる駆動回路によれば、走査設定データ
記憶手段に記憶されている走査設定データに基づいて、
走査状態に設定されている走査線のみの駆動が指示され
るので、走査状態に設定されている走査線に対応する分
だけ、走査線の駆動に必要な信号を発生して供給すれば
よい。従って、例えば特定の範囲の画素のみにより表示
を行う場合には、駆動制御信号発生手段において駆動信
号を転送させる転送クロックについて、その範囲内の各
走査線を駆動するに足る転送クロックのみを駆動回路に
供給すればよく、消費電力を低減することができる。ま
た、各走査線の走査又は非走査を設定する走査設定デー
タを記憶する走査設定データ記憶手段を設けたので、表
示を行う範囲を自由に設定することができる。

【０００９】走査設定データ記憶手段は、各走査線毎に
走査設定データを記憶する他、複数の走査線毎に走査設
定データを記憶するようにしてもよい。

【００１０】また、走査設定データ記憶手段は、複数の
走査線に対応した複数の走査設定データ用一時記憶手段
を直列接続して構成し、これらの複数の走査設定データ
用一時記憶手段が、走査線の走査に同期して直列に入力
される走査設定データを順次後段に転送することによ
り、各走査線に対応した各走査設定データを記憶するよ
うにしてもよい。

【００１１】また、この発明は、駆動回路として実施す
る他、複数の走査線と、複数のデータ信号線と、これら
の各交差に対応して設けられた複数の画素と、上記の各
態様による駆動回路とからなる電気光学装置として実施
され得る。

【００１２】さらにこの発明は、かかる電気光学装置を
表示装置として備える電子機器として実施され得る。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明によ
る電気光学装置の実施の形態について説明する。

【００１４】Ａ．本実施形態に係る電気光学装置とその
周辺回路の電気的な構成 図１は、本実施形態の電気光学装置１とその周辺回路の
電気的な構成を示すブロック図である。

【００１５】本実施形態における電気光学装置１は、電
気光学材料として液晶を用いた液晶パネル（以下、表示
パネルという）を例としている。表示パネル１００を構
成する素子基板上には、行（Ｘ）方向に延在して形成さ
れる複数本の走査線１１２と、列（Ｙ）方向に延在して
形成される複数本のデータ信号線１１４とが互いに交差
するように設けられている。複数の走査線１１２，１１
２，…と、複数のデータ信号線１１４，１１４，…との
各交点に対応する位置には複数の画素１１０，１１０，
…が設けられている。表示パネル１００の素子基板上に
は、また、各走査線１１２を駆動する走査線ドライバ
（走査線駆動回路）１３０と、各信号線１１４を駆動す
る信号線ドライバ（信号線駆動回路）１４０とが、各画
素１１０の素子とともに形成されている。

【００１６】本実施の形態では、走査線ドライバ１３０
が、Ｍ本の走査線（１１２）Ｙ１〜ＹＭの走査／非走査
を設定するための走査データ信号を記憶するメモリ１３
１を備えている。走査線ドライバ１３０は、ディスプレ
イコントローラ（ＬＣＤコントローラ）４から供給され
るメモリ制御信号、走査データ信号等に基づいて、走査
線Ｙ１〜ＹＭのうち走査状態に設定されている走査線を
走査して駆動する。信号線ドライバ１４０は、液晶ディ
スプレイコントローラ４から供給される信号線ドライバ
制御信号、表示データ等に基づいて、Ｎ本のデータ信号
線（１１４）Ｘ１〜ＸＮにデータ信号としての所定の電
圧を印加する制御を行う。

【００１７】ＣＰＵ（中央処理装置）２は、アドレスバ
スおよびデータバスからなるシステムバス５、ならびに
ＬＣＤコントローラ４を介して、表示パネル１００の１
フレーム分の各画素１１０の表示データを記憶する表示
メモリ３に表示データを書き込むとともに、ＬＣＤコン
トローラ４に所定の制御信号を送出する。ＬＣＤコント
ローラ４は、ＣＰＵ２から送られてくる制御信号に従っ
て、表示メモリ３に記憶されている表示データを読み出
しながら、走査線ドライバ１３０および信号線ドライバ
１４０に各種の制御信号や各種のデータを送出する。

【００１８】Ｂ．画素の構成例 ここで、各画素１１０の具体的な構成例を図２〜図５を
参照して説明する。図２は、図１の画素１１０に対応す
る画素１１０ａに薄膜トランジスタ（Thin Film Transi
stor：ＴＦＴ）やＭＯＳ型ＦＥＴのようなトランジスタ
１１６を設けた構成例を示している。トランジスタ１１
６のゲートが走査線（ゲート線ともいう）１１２に、ソ
ースがデータ信号線１１４に、ドレインが画素電極１１
８にそれぞれ接続されるとともに、画素電極１１８と対
向電極１０８との間に電気光学材料として例えばＴＮ
（Twisted Nematic）型の液晶１０５が挟持されて液晶
層が形成されている。ここで、画素電極１１８と共通電
位ＬＣcom（電位Ｖｃ）との間には蓄積容量１１９が形
成されている。この蓄積容量１１９は、トランジスタ１
１６を介して画素電極１１８に電圧が印加された後、こ
の印加電圧を必要な時間だけほぼ一定に維持するために
設けられた容量である。なお、この例では、蓄積容量を
画素電極と共通電位ＬＣcomの間に形成しているが、画
素電極と接地電位ＧＮＤ間や画素電極と走査線の間等に
形成しても良い。対向電極１０８は、画素電極１１８と
対向するように、素子基板と液晶層を挟んで対向する対
向基板に一面に形成される透明電極である。

【００１９】なお、図２および以下で参照する図３〜図
４では、走査線Ｙ１〜ＹＭのうちの１本を走査線Ｙｊと
して、また、データ信号線Ｘ１〜ＸＮのうちの１本をデ
ータ信号線Ｘｋとして示している。

【００２０】図２の構成では、トランジスタ１１６とし
て一方のチャネル型（例えばNチャネル）のみが用いら
れている。従って、図２において、データ信号線１１４
からトランジスタ１１６を介して液晶層１０５や蓄積容
量１１９への充電が行われる際、画素電極１１８に対す
る印加電圧が、走査線１１２上の電圧よりもトランジス
タ１１６の閾値電圧だけ低い電圧に達すると、トランジ
スタ１１６がオフ状態となり、液晶層１０５や蓄積容量
１１９に対する充電が止まってしまう。このため、走査
線１１２に対する印加電圧がデータ信号線１１４に対す
る印加電圧よりもトランジスタ１１６の閾値電圧分だけ
高くない場合には、画素電極１１８に対する印加電圧を
データ信号線１１４上の電圧に一致させることができ
ず、両電圧間にオフセット電圧が生じることとなる。

【００２１】これに対し、図３に示すように、図１の画
素１１０に対応する画素１１０ｂをＮチャネル型トラン
ジスタ１１６ａとＰチャネル型トランジスタ１１６ｂと
を相補的に組み合わせた構成とすれば、このようなオフ
セット電圧を生じさせることなく、データ信号線１１４
上の電圧を極めて少ない誤差で画素電極１１８に印加す
ることができる。ただし、この相補型構成では、互いに
反対の信号極性の走査信号をゲートに供給して、トラン
ジスタ１１６ａ，１１６ｂを共にオンオフする必要が生
じるため、１行の画素１１０ｂに対して走査線１１２
ａ、１１２ｂの２本が必要となる。

【００２２】図４は、図１の画素１１０に対応する画素
１１０ｃを、液晶層１１８と、スイッチング素子の一例
である薄膜ダイオード（Thin Film Diode：ＴＦＤ）の
ような二端子型スイッチング素子１１６ｃとの直列接続
から構成する例を示している。ここで、図５を参照し
て、図４に示すＴＦＤをスイッチング素子１１６ｃとし
て備える画素１１０ｃを用いた場合の図１の液晶パネル
１００の構造の一例について説明する。

【００２３】Ｃ．液晶パネルの構成例 図５は、液晶パネル１００の構造を示す部分破断斜視図
である。この図に示されるように、液晶パネル１００
は、素子基板２００と、これに対向配置される対向基板
３００とを備えている。このうち、素子基板２００の対
向面には、ＩＴＯ（Indium Tin Oxide）などの透明導電
体からなる画素電極２３４がＸ方向およびＹ方向にマト
リクス状に配列しており、このうち、同一列に配列する
Ｍ個の画素電極２３４が、Ｙ方向に延在するデータ信号
線２１２（図１のデータ信号線１１４に対応する。）の
１本に、それぞれＴＦＤ２２０を介して接続されてい
る。ここで、ＴＦＤ２２０は、基板側からみると、タン
タル単体やタンタル合金などから形成され、データ信号
線２１２とは枝分かれした第１の導電体２２２と、この
第１の導電体２２２を陽極酸化してなる絶縁体２２４
と、クロム等などの第２の導電体２２６とから構成され
て、導電体／絶縁体／導電体のサンドイッチ構造を採
る。このため、ＴＦＤ２２０は、電流−電圧特性が正負
双方向にわたって非線形となるダイオードスイッチング
特性を有することになる。

【００２４】また、絶縁体２０１は透明性および絶縁性
を有するものであるが、省略可能である。

【００２５】一方、対向基板３００の対向面には、走査
線（走査電極）３１２がＸ方向に延在し、かつ、画素電
極２３４と対向するように形成されている。そして、こ
のように構成された素子基板２００と対向基板３００と
は、シール材およびスペーサ（ともに図示省略）によっ
て、一定の間隙を保っており、この閉空間に、電気光学
材料として例えばＴＮ（Twisted Nematic）型の液晶１
０５が封入されて、液晶層が形成されることとなる。す
なわち、画素は、データ信号線２１２と走査線３１２
（図１の走査線１１２に対応する。）との交点におい
て、当該走査線３１２と、画素電極２３４と、両者の電
極間に挟持される液晶１０５とで構成されることにな
る。

【００２６】したがって、このような構成において、走
査線３１２を介して、走査信号として選択電圧を印加す
ると、当該ＴＦＤが導通状態となる。この導通状態の際
に、データ信号線２１２を介してデータ信号を印加する
と、当該ＴＦＤに接続された液晶層に所定の電荷が蓄積
される。電荷蓄積後、非選択電圧を印加して、当該ＴＦ
Ｄを非導通状態としても、当該ＴＦＤのリーク（オフリ
ーク）が少なく、かつ、液晶層の抵抗が十分に高けれ
ば、当該液晶層における電荷の蓄積が維持される。この
ように、各ＴＦＤを駆動して蓄積させる電荷の量を制御
することによって、画素毎に液晶の配向状態が変化し
て、所定の情報を表示することが可能となっている。な
お、このようなＴＦＤを用いた表示パネルにおいては、
走査線３１２とデータ信号線２１２はその機能を入れ替
えて、データ信号線３１２，走査線１２１としても構わ
ない。この他に、対向基板３００内面には必要に応じて
カラーフィルタやブラックマスクが形成され、素子基板
２００と対向基板３００の内面にはそれぞれ配向膜が形
成される。

【００２７】Ｄ．本発明に係る駆動回路である走査線ド
ライバの実施形態 次に、図１に示す走査線ドライバ１３０の構成例につい
て説明する。

【００２８】Ｄ−１．走査線ドライバの第１の実施形態 図６は、図１に示す走査線ドライバ１３０の回路構成の
一例を示すブロック図であり、図６に示す走査線ドライ
バ１３０は、各走査線Ｙ１，Ｙ２，Ｙ３，…，ＹＭに対
して、それぞれ所定の電圧の駆動信号を印加するドライ
バ回路６２１，６２２，６２３，…，６２Ｍと、各ドラ
イバ回路６２１，６２２，６２３，…，６２Ｍに対し
て、走査線の駆動を指示する駆動制御信号Ｃ１，Ｃ２，
Ｃ３，…，ＣＭをそれぞれ供給する複数段の駆動制御信
号発生回路６１１，６１２，６１３，…，６１Ｍとから
構成されている。ドライバ回路６２１〜６２Ｍは、２値
の駆動制御信号Ｃ１〜ＣＭが「１」レベルのときに各走
査線Ｙ１〜ＹＭに対して所定の駆動電圧を印加する。な
お、各走査線Ｙ１〜ＹＭのドライバ回路６２１〜６２Ｍ
の具体的な構成例については後述する。

【００２９】駆動制御信号発生回路６１１〜６１Ｍは、
それぞれ、図１のＬＣＤコントローラ４から入力される
メモリ制御信号に基づいて、ＬＣＤコントローラ４から
入力される各記憶回路毎に指定された１ビットの走査デ
ータ信号を記憶するとともに、記憶したデータを出力す
る記憶回路６３１と、記憶回路６３１から出力されたデ
ータを負論理入力（「０」でリセット）のリセット端子
ＲＳＴへ入力するＤフリップフロップ回路６３２と、記
憶回路６３１から出力されたデータに基づいて２つの入
力の一方を選択して出力する選択回路６３３とから構成
されている。ここで、駆動制御信号発生回路６１１〜６
１Ｍにおける記憶回路６３１は、特許請求の範囲におけ
る「走査設定データ記憶手段」に相当する。また、駆動
制御信号発生回路６１１〜６１Ｍにおける個々のＤフリ
ップフロップ回路６３２は、特許請求の範囲における
「一時記憶手段」に相当し、これらのＤフリップフロッ
プ回路によって構成されたシフトレジスタは特許請求の
範囲における「駆動制御信号発生手段」に相当する。ま
た、駆動制御信号発生回路６１１〜６１Ｍにおける選択
回路６３３は、特許請求の範囲における「切り換え手
段」に相当する。

【００３０】各選択回路６３３は、ＬＣＤコントローラ
４から１垂直走査期間毎に１パルスずつ入力される信号
であって所定のパルス幅を有する走査信号ＹＤ（駆動制
御信号発生回路６１１の場合）または隣接する前段の駆
動制御信号発生回路６１１〜６１（Ｍ−１）内の選択回
路６３３の出力信号を一方の入力信号（図で左側の入
力）とし、自段の駆動制御信号発生回路６１１〜６１Ｍ
内のＤフリップフロップ回路６３２の出力Ｑを他方の入
力信号（図で右側の入力）とする。そして、各選択回路
６３３は、記憶回路６３２の出力データが「０」の場
合、走査信号ＹＤまたは隣接する前段の駆動制御信号発
生回路６１１〜６１（Ｍ−１）内の選択回路６３３の出
力信号（左側の入力）選択して出力信号とし、記憶回路
６３２の出力データが「１」の場合、Ｄフリップフロッ
プ回路６３２の出力Ｑ（右側の入力）を選択して出力信
号とする。この出力信号は隣接する後段の駆動制御信号
発生回路６１１〜６１（Ｍ−１）内のＤフリップフロッ
プ回路６３２のＤ入力端子と選択回路６３３の入力端子
に供給される。

【００３１】各Ｄフリップフロップ回路６３２は、走査
信号ＹＤ（駆動制御信号発生回路６１１の場合）または
隣接する前段の駆動制御信号発生回路６１１〜６１（Ｍ
−１）内の選択回路６３３の出力信号を入力信号Ｄと
し、ＬＣＤコントローラ４から入力される走査線クロッ
ク信号Ｙｃｌｋをクロック端子ＣＫに入力し、リセット
信号ＲＳＴが「１」レベルの時、クロック信号Ｙｃｌｋ
に同期して入力データをラッチして出力する。また、各
Ｄフリップフロップ回路６３２の出力Ｑは、自段の駆動
制御信号発生回路６１１〜６１Ｍ内の選択回路６３３の
一方の入力とそれぞれに対応するドライバ回路６２１〜
６２Ｍの入力へと出力される。走査線クロック信号Ｙｃ
ｌｋは、ＬＣＤコントローラ４から入力される信号であ
って、各垂直走査期間（１フレームや１フィールド等の
１画面走査期間）毎に走査する走査線の本数に対応する
クロック数を各垂直走査期間内に有し、走査線の走査タ
イミングを決定するクロック信号である。走査線クロッ
ク信号Ｙｃｌｋの周期は１水平走査期間に相当する。

【００３２】なお、図６に示す例では、各走査線に対応
する回路構成を共通化するため、Ｍ番目の走査線ＹＭに
対応する駆動制御信号発生回路６１Ｍ内にも選択回路６
３３を設けるようにしているが、最後段の駆動制御信号
発生回路６１Ｍの選択回路６３３は省略することがで
き、その場合にも同一の機能を得ることが可能である。

【００３３】以上の構成において、例えば、すべての記
憶回路６３１に「１」が設定されている場合、各記憶回
路６３１からは「１」が出力されるので、各選択回路６
３３は右側の入力すなわちＤフリップフロップ回路６３
２のＱ出力を選択するので、駆動制御信号発生回路６１
１のＤフリップフロップ回路６３２へは走査信号ＹＤ
が、また他の駆動制御信号発生回路６１２〜６１ＭのＤ
フリップフロップ回路６３２へはそれぞれ１つ前（図で
上側）の駆動制御信号発生回路６１２〜６１（Ｍ−１）
のＤフリップフロップ回路６３２の出力Ｑが入力される
ことになる。また、各Ｄフリップフロップ回路６３２の
各リセット端子ＲＳＴには「１」が入力されるので、各
Ｄフリップフロップ回路６３２は動作状態となり、Ｍ個
のＤフリップフロップ回路６３２は、走査クロック信号
Ｙｃｌｋに同期して走査信号ＹＤを転送するＭ段のシフ
トレジスタを構成することになる。したがって、各垂直
走査周期毎に走査信号ＹＤを１パルス入力し、かつ、走
査クロック信号Ｙｃｌｋを所定の周期でＭ走査線分（Ｙ
ｃｌｋをＭ＋１パルス）入力したとすると、駆動制御信
号Ｃ１〜ＣＭとして順次１個のパルス信号が出力される
ことになる。ここで、走査線クロック信号Ｙｃｌｋは、
駆動制御信号Ｃ１〜ＣＭのＭ個のパルスの立ち上げおよ
び立ち下げを指示する信号なので、走査しようとする走
査線の本数に１を加えた数を入力する。

【００３４】一方、例えば、駆動制御信号発生回路６１
２の記憶回路６３１に「０」を設定するとともに、他の
記憶回路６３１に「１」を設定する場合、駆動制御信号
発生回路６１２の記憶回路６３１からは「０」が出力さ
れるので、その選択回路６３３は左側の入力すなわち駆
動制御信号発生回路６１２のＤフリップフロップ回路６
３２を通らない、駆動制御信号発生回路６１１の選択回
路６３３の出力（この場合、駆動制御信号発生回路６１
１のＤフリップフロップ回路６３２の出力Ｑ）を選択す
ることになる。また、駆動制御信号発生回路６１２のＤ
フリップフロップ回路６３２のリセット入力ＲＳＴには
「０」が入力されるので、出力Ｑ（駆動制御信号Ｃ２）
が「０」レベルに固定されることになる。この接続状態
では、駆動制御信号発生回路６１２のＤフリップフロッ
プ回路６３２を迂回した形で残りのＭ−１個のＤフリッ
プフロップ回路６３２によってＭ−１段のシフトレジス
タが構成されることになる。よって、各垂直走査周期毎
に走査信号ＹＤが１パルス入力され、かつ、走査クロッ
ク信号Ｙｃｌｋが所定の周期（例えば１水平走査期間
毎）でＭ−１本の走査線分（Ｙｃｌｋ信号はＭパルス）
入力されたとすると、駆動制御信号Ｃ２を除く、駆動制
御信号Ｃ１，Ｃ３，Ｃ４〜ＣＭとして、順次１個のパル
ス信号が出力されることになる。

【００３５】以上のように、図６の走査線ドライバ１３
０によれば、各走査線Ｙ１〜ＹＭのうち、走査状態に設
定する走査線に対応する記憶回路６３１に「１」を、非
走査状態に設定する走査線に対応する記憶回路６３１に
「０」を記憶させるとともに、走査状態とする走査線の
数に対応する数の走査クロック信号Ｙｃｌｋを入力する
ことで、走査状態に設定した走査線のみが駆動されるこ
とになる。

【００３６】次に、図７を参照して、図６に示す駆動制
御信号発生回路６１１〜６１Ｍの変形例（ 駆動制御信
号発生回路６１ｊａ ）について説明する。図７に示す
駆動制御信号発生回路６１ｊａ（ｊは１〜Ｍ）は、図６
に示す駆動制御信号発生回路６１１〜６１Ｍと異なり、
Ｄフリップフロップ回路６３２ａ（図６のＤフリップフ
ロップ回路６３２に対応）からリセット端子を省略する
とともに、新たにＡＮＤ回路６３４を設け、ＡＮＤ回路
６３４の一方の入力にＤフリップフロップ回路６３２ａ
の出力Ｑを、他方の入力に記憶回路６３１の出力を入力
している。ＡＮＤ回路６３４は、記憶回路６３１の出力
が「１」レベルのときのみ、Ｄフリップフロップ回路６
３２ａの出力Ｑを出力する。したがって、ＡＮＤ回路６
３４の出力が、図６の駆動制御信号Ｃ１〜ＣＭに対応す
る駆動制御信号Ｃｊとなる。記憶回路６３１の出力が
「１」、Ｄフリップフロップ回路６３２ａの出力Ｑが
「１」のときに、駆動信号Ｃｊ（ｊは１〜Ｍ）として
「１」（ハイレベル）の駆動制御信号がドライブ回路６
２ｊ（ｊは１〜Ｍ）に出力される。

【００３７】次に、図８を参照して、図６を参照して説
明した走査線ドライバ１３０の具体的構成例について説
明する。なお、図８において符号の末尾に英字“ｂ”を
付けた構成は、図６において英字“ｂ”を付けていない
符号で示す構成に対応している。また、図８および以下
で示す他の構成例では、図６のドライバ回路６２１〜６
２Ｍに対応する構成の図示を省略している。

【００３８】図８に示す走査線ドライバ１３０の具体的
構成例では、図６に示す各走査線Ｙ１〜ＹＭに対応する
Ｍ個の記憶回路６３１を、Ｍ個のＤフリップフロップ回
路６３１ｂからなるＭ段のシフトレジスタとして構成す
るとともに、各選択回路６３３をＡＮＤ・ＯＲ複合ゲー
ト回路によって構成された選択回路６３３ｂによって構
成している。この場合、各Ｄフリップフロップ回路６３
１ｂの出力Ｑが図６の記憶回路６３１の出力に対応して
いる。この構成では、図１のＬＣＤコントローラ４から
シリアルデータとして供給される走査データ信号ＰＤ
を、同じくＬＣＤコントローラ４から供給される所定の
周期を有する走査データ設定クロック信号Ｐｃｌｋに同
期するタイミングで所定の値に設定することによって、
クロック信号Ｐｃｌｋに応じて走査データ信号ＰＤを順
次転送した結果、各フリップフロップ回路６３１ｂに所
定の値のデータをラッチさせることができる。

【００３９】図９は、図８に示す選択回路６３３ｂの詳
細構成を示す回路図である。図９（ａ）は、図９（ｂ）
に示すように選択回路６３３ｂの選択信号をＰＤｎ、一
方の被選択信号をＹＤｎ、他方の被選択信号をＹＤｎ−
ｘとした場合のＡＮＤ・ＯＲ複合ゲート回路と同等の入
出力仕様を有する論理回路の構成例を示している。ここ
で、信号ＰＤｎはｎ段目の駆動制御信号発生回路６１ｎ
ｂ（ｎは１〜Ｍ）のＤフリップフロップ回路６３１ｂの
出力Ｑであり、信号ＹＤｎはｎ番目の駆動制御信号発生
回路６１ｎｂのＤフリップフロップ回路６３２の出力Ｑ
であり、そして、信号ＹＤｎ−ｘはｎ−ｘ番目の駆動制
御信号発生回路６１（ｎ−ｘ）ｂのＤフリップフロップ
回路６３２の出力Ｑ（または信号ＹＤ）である。ただし
ｎ−ｘはＤフリップフロップ回路６３１ｂ（記憶回路６
３１）に「１」が設定されている１つ前の駆動制御信号
発生回路６１１ｂ〜６１（Ｍ−１）ｂに対応する変数で
ある。また、信号ＹＤｉｎ ｎ＋１は、次の駆動制御信
号発生回路６１（ｎ＋１）のフリップフロップ回路６３
２の入力信号を示している。

【００４０】図９（ａ）に示す回路では、図９（ｂ）に
示すＡＮＤ・ＯＲ複合ゲート回路と等価な回路を、信号
ＰＤｎを入力信号とするインバータ９０１と、信号ＰＤ
ｎをゲート入力とするＰ型ＭＯＳトランジスタ９０２お
よびＮ型ＭＯＳトランジスタ９０３と、インバータ９０
１の出力信号をゲート入力とするＮ型ＭＯＳトランジス
タ９０４およびＰ型ＭＯＳトランジスタ９０５とから構
成している。この場合、トランジスタ９０２および９０
４と、トランジスタ９０３および９０５は、それぞれト
ランスファゲートを構成しているので、トランジスタ９
０２〜９０５の接点の信号であるＹＤｉｎ ｎ＋１は、
信号ＰＤｎのレベルに従って、トランジスタ９０２およ
び９０４の他方の接点に接続されている信号ＹＤｎ−ｘ
か、または、トランジスタ９０３および９０５の他方の
接点に接続されている信号ＹＤｎのどちらか一方とな
る。なお、この図９（ａ）（ｂ）の選択回路の構成は、
図７における選択回路６３３としても用いることができ
る。

【００４１】次に、図１０および図１１に示すタイミン
グチャートを参照して、図８に示す走査線ドライバ１３
０の各部の動作について説明する。図１０は、Ｍ本の走
査線Ｙ１〜ＹＭのすべてを走査する場合の動作を示すタ
イミングチャートであり、図１１は、２ライン目と３ラ
イン目の走査線Ｙ２，Ｙ３を走査する場合の動作を示す
タイミングチャートである。

【００４２】図１０に示すように、Ｍ本の走査線Ｙ１〜
ＹＭのすべてを走査する場合、まず、走査信号ＹＤをハ
イレベルにするより前の走査データ転送期間にＭライン
分の走査データ信号ＰＤを、走査データ設定クロック信
号Ｐｃｌｋに同期して各Ｄフリップフロップ回路６３１
ｂ内に入力する。全ラインを走査する場合は、Ｍ段のシ
フトレジスタを構成するすべてのＤフリップフロップ回
路６３１ｂに対して「１」（ハイレベル）を転送して順
次入力する。データの入力順は走査順序の終わりのほう
から逆に入力されることになる。したがって、最後に入
力するデータは１ライン目（走査線Ｙ１）の走査データ
である。ここで、クロック信号Ｐｃｌｋは走査クロック
信号Ｙｃｌｋの周波数と同じである必要はなく、むしろ
走査データ転送期間を短くするようにクロック信号Ｐｃ
ｌｋをより高周波のクロック信号とすることが好まし
い。この場合、Ｍ個のＤフリップフロップ回路６３２に
よってＭ段のシフトレジスタが構成されるので、各１垂
直走査期間の先頭で走査信号ＹＤを１パルス入力すると
ともに、走査クロック信号ＹｃｌｋをＭ＋１パルス入力
することで、走査クロック信号Ｙｃｌｋに同期したタイ
ミングで順次、各段のＤフリップフロップ回路６３２に
よって駆動制御信号Ｃ１〜ＣＭが順次、生成されること
になる。なお、駆動信号Ｃ１〜ＣＭのパルスのハイレベ
ルの期間は、１水平走査期間（選択期間）に相当し、こ
の期間において走査線が走査（選択）された状態とな
る。

【００４３】一方、図１１に示すように、２ライン目と
３ライン目の走査線Ｙ２，Ｙ３を走査する場合は、走査
データ転送期間において、走査データＰＤとして２ライ
ン目と３ライン目に対応するデータのみを「１」とし
て、他のデータを「０」とするように各データを入力す
る。この場合、Ｍ個のＤフリップフロップ回路６３１ｂ
に入力されるデータは、「０」，「０」，…，「０」，
「１」（３ライン目のデータ），「１」（２ライン目の
データ），「０」（１ライン目のデータ）となる。次
に、各１垂直走査期間の先頭で、走査信号ＹＤを１回、
所定の期間ハイレベルとするととも、走査クロック信号
Ｙｃｌｋとして、走査状態とする走査ラインの本数に対
応する数のクロックパルスを入力する。この場合、各Ｄ
フリップフロップ回路６３２は、走査クロック信号Ｙｃ
ｌｋの立ち上がりに同期して入力Ｄのデータを取り込ん
で出力Ｑに出力するので、２本の走査線Ｙ２およびＹ３
のみのデータを「０」→「１」→「０」とするため３個
のクロックパルスを入力することになる。

【００４４】Ｄ−２．走査線ドライバの第２の実施形態 次に、図１２を参照して図６に示す走査線ドライバ１３
０のさらに他の変形例について説明する。以下の説明に
おいては、図６と同一の部分については同じ符号を用い
て説明を割愛する。図１２に示す走査線ドライバ１３０
では、各駆動制御信号発生回路６１１ｃ〜６１Ｍｃ内に
それぞれ２入力のＯＲ回路６３５を設けている。各ＯＲ
回路６３５は、各記憶回路６３１の出力を一方の入力と
し、ＬＣＤコントローラ４から供給される走査データマ
スク信号ＮＤ／ＰＤを他方の入力とし、出力を選択回路
６３３と、Ｄフリップフロップ回路６３２の負論理入力
のリセット端子ＲＳＴへ入力する。走査データマスク信
号ＮＤ／ＰＤは、各記憶回路６３１に所定の走査データ
ＰＤを設定する際に、複数の走査データＰＤのすべてを
各記憶回路６３１に転送し終わった段階で新たに転送し
た全走査データＰＤを一度に有効にするために使用され
る信号である。例えば、全記憶回路６３１に「１」を設
定して全走査線Ｙ１〜ＹＭを走査している場合に、一部
の走査線を非走査状態に設定しようとしたとき、走査デ
ータマスク信号ＮＤ／ＰＤを「１」として、記憶回路６
３１の内容を次書き換え、必要な記憶回路６３１の内容
の書き換えが終了したところで、走査データマスク信号
ＮＤ／ＰＤを「０」とすることで、書き換えられた各記
憶回路６３１を内容を、同時に、各Ｄフリップフロップ
回路６３２および各選択回路６３３へ供給することが可
能となる。すなわち、本実施形態によれば、例えば全走
査線の走査中に、部分表示用の表示データを各記憶回路
に設定することが可能となる。

【００４５】次に、図１３を参照して、図１２に示す各
駆動制御信号発生回路６１１ｃ〜６１Ｍｃの変形例であ
る駆動制御信号発生回路６１ｊｄ（ｊは１〜Ｍ）につい
て説明する。図１３に示す駆動制御信号発生回路６１ｊ
ｄは、図７に示した駆動制御信号発生回路６１ｊａと同
様に、リセット端子を省略したＤフリップフロップ回路
６３２ａを用いるとともに、Ｄフリップフロップ回路６
３２ａの出力Ｑと、記憶回路６３１の出力とをそれぞれ
入力端子に接続したＡＮＤ回路６３４を備えている。

【００４６】次に、図１４を参照して、図１２に示す走
査線ドライバ１３０の詳細構成例を説明する。図１４で
は、各駆動制御信号発生回路６１１ｅ〜６１Ｍｅにおい
て、各記憶回路６３１を負論理入力のリセット端子ＲＳ
Ｔ付きのＤフリップフロップ回路６３１ｅで構成すると
ともに、選択回路６３３をＡＮＤ・ＯＲ複合ゲート回路
６３３ｂによって構成している。各Ｄフリップフロップ
回路６３１ｅのリセット端子ＲＳＴには、図１のＬＣＤ
コントローラ４から供給される信号である表示データク
リア信号ＰＤｃｌｍを入力し、必要に応じて、表示デー
タクリア信号ＰＤｃｌｍを「０」とすることで、各Ｄフ
リップフロップ回路６３１ｅの記憶内容を一括して初期
化することができるようになっている。なお、図１３や
図１４の選択回路６３３，６３３ｂの回路構成として
は、図９の構成を用いることができる。

【００４７】次に、図１５を参照して、図１４に示す走
査線ドライバ１３０の動作例について説明する。図１５
は、Ｍ本の走査線Ｙ１〜ＹＭをすべて走査している状態
から、２，３番目のラインの部分表示に切り替える場合
の動作を示すタイミングチャートである。図１５におい
て、各時刻ｔ１〜ｔ６の時間間隔はいずれも１垂直走査
期間である。時刻ｔ１〜ｔ２では、全走査線Ｙ１〜ＹＭ
に対応する駆動制御信号Ｃ１〜ＣＭが、走査クロック信
号Ｙｃｌｋに同期した各々に対応する所定のタイミング
で、順次出力されており、全画面表示モードとなってい
る。また、時刻ｔ１〜ｔ２では、走査データマスク信号
ＮＤ／ＰＤは「１」レベルである。

【００４８】次に、時刻ｔ２〜ｔ３において、表示デー
タクリア信号ＰＤｃｌｍ信号を一旦「０」（ローレベ
ル）にしてシフトレジスタを構成するＭ個のフリップフ
ロップ回路６３１ｅのデータをクリア（非走査に設定）
した後、走査データＰＤを転送する期間にはＮＤ／ＰＤ
信号をハイレベルにして選択回路６３３ｂが全ラインを
走査するように設定しておき、各Ｄフリップフロップ回
路６３１ｅにラッチさせる走査データＰＤを順次、転送
する。この例では、走査ラインが２ライン目と３ライン
目なので先頭から３ライン分のデータを転送する。この
場合、走査データ設定クロックＰｃｌｋを３パルス入力
するとともに、各走査線Ｙ３，Ｙ２，Ｙ１に対応する走
査データＰＤ３，ＰＤ２，ＰＤ１として、それぞれ、
「１」，「１」，「０」を入力する。それ以下のライン
はＰＤＣｌｍ信号によりローレベル（非走査）に設定さ
れているのでデータＰＤを転送する必要はなく、走査デ
ータ設定クロックＰｃｌｋおよび走査データの転送を停
止する。なお、ＰＤｃｌｍ信号は、ＹＤ信号を入れずに
走査が開始されない期間に一度ローレベルにしておけ
ば、走査データＰＤを入力する直前に入れる必要はな
い。

【００４９】この例では、時刻ｔ３〜ｔ５において走査
線Ｙ２，Ｙ３のみの部分表示を行っているので、時刻ｔ
３でＮＤ／ＰＤ信号をローレベルにして各Ｄフリップフ
ロップ回路６３１の出力を有効にしている。そして、時
刻ｔ３〜ｔ５の部分走査時には、Ｙｃｌｋ信号を３ビッ
ト分送出している。つまり走査するライン数プラス１ク
ロック分のクロック信号Ｙｃｌｋで２ライン分走査を行
うことができる。部分表示を行っているモードにおいて
は、全画面のうちの表示領域に属する走査線に係る画素
に対して表示データ信号を印加するようにすればよく、
本実施形態によれば表示領域に属する走査線のみに駆動
信号を印加するように部分走査することがきるので、結
果として低消費電力化できる。

【００５０】時刻ｔ５では、部分表示と全画面表示の表
示モード切換えを行う。走査データ転送後では、部分表
示と全画面表示の表示モード切換えは、ＮＤ／ＰＤ信号
を切り替えるだけで良く、この場合は、時刻ｔ５でＮＤ
／ＰＤ信号をハイレベルにすることで、全走査線Ｙ１〜
ＹＭの全ラインを走査するように対応する駆動制御信号
Ｃ１〜ＣＭが順次出力される。

【００５１】Ｄ−３．走査線ドライバの第３の実施形態 次に、図１６を参照して、図１に示す走査線ドライバ１
３０の他の構成例について説明する。図１６に示す走査
線ドライバ１３０では、Ｍ本の走査線Ｙ１〜ＹＭを、ｎ
本（ｎ＜Ｍ）ずつの組のブロックに分け、ｎ本の走査線
毎に走査／非走査を設定可能にする回路である。図１６
に示す例では、各ｎ本の走査線を駆動する回路を、複数
段の部分走査線ドライバＢ１，Ｂ２，Ｂ３，…，Ｂｍと
して構成し、各部分走査線ドライバＢ１，Ｂ２，Ｂ３，
…，Ｂｍ内に、各１つの記憶回路６３１ｆ、ＯＲ回路６
３５ｆおよび選択回路６３３ｆを設けるとともに、各ｎ
本の走査線に対応する駆動制御信号Ｃ１〜Ｃｎ，Ｃ１＋
ｎ〜Ｃ２ｎ，Ｃ１＋２ｎ〜Ｃ３ｎ，…，Ｃ１＋（ｎ−
１）ｍ〜Ｃｎｍを出力するｎ個のＤフリップフロップ回
路６３２ｆを設けている。また、各Ｄフリップフロップ
回路６３２ｆは、それぞれ、駆動制御信号発生回路の回
路ブロック６４１〜６４ｎを構成している。なお、図で
は、部分走査線ドライバＢ２〜Ｂｍについては、部分走
査線ドライバＢ１と同じであるので詳細な回路構成の例
示を割愛する。

【００５２】各部分走査線ドライバＢ１，Ｂ２，Ｂ３，
…，Ｂｍ内の記憶回路６３１ｆは、走査データ信号，メ
モリ制御信号に基づいて各ブロック毎に走査／非走査を
設定する走査データＰＤを記憶して、記憶したデータを
ＯＲ回路６３５ｆの一方の入力へ出力する。ＯＲ回路６
３５ｆの他方の入力には走査データマスク信号ＮＤ／Ｐ
Ｄが入力され、出力信号を各部分走査線ドライバＢ１，
Ｂ２，Ｂ３，…，Ｂｍ内のｎ個のＤフリップフロップ回
路６３２ｆの負論理入力のリセット端子ＲＳＴへ入力す
る。選択回路６３３ｆは、走査信号ＹＤまたは図におい
て前段の部分走査線ドライバＢ１，Ｂ２，Ｂ３，…，Ｂ
（ｍ−１）内の選択回路６３３ｆの出力を入力し、一
方、ＯＲ回路６３５ｆの出力が「１」のときは回路ブロ
ック６４ｎ内のＤフリップフロップ回路６３２ｆの出力
Ｑを選択して出力し、他方、「０」のときは走査信号Ｙ
Ｄまたは前段の選択回路６３３ｆの出力を選択して出力
する。

【００５３】以上の構成において、記憶回路６３１ｆ内
に「１」が記憶されている部分走査線ドライバＢ１〜Ｂ
ｍでは、走査信号ＹＤおよび走査クロック信号Ｙｃｌｋ
に基づいて、各部分走査線ドライバＢ１〜Ｂｍに対応す
る各走査線を駆動する制御信号Ｃ１〜Ｃｎ，Ｃ１＋ｎ〜
Ｃ２ｎ，Ｃ１＋２ｎ〜Ｃ３ｎ，…，Ｃ１＋（ｎ−１）ｍ
〜Ｃｎｍを出力し、記憶回路６３１ｆ内に「０」が記憶
されている部分走査線ドライバＢ１〜Ｂｍでは、走査信
号ＹＤを、自段の部分走査線ドライバ内のＤフリップフ
ロップ回路６３２ｆを通さずに、次段以降の部分走査線
ドライバＢ１〜Ｂｍへ伝送する。なお、最後段の部分走
査線ドライバＢｍに関しては、選択回路６３３ｆを削除
してもよい。

【００５４】図１７は、図１６の部分走査線ドライバＢ
１〜Ｂｍの詳細構成例を示すブロック図である。図１７
において、各部分走査線ドライバＢ１〜Ｂｍに対応する
各部分走査線ドライバＢ１ａ〜Ｂｍａでは、図１４に示
した構成例と同様に、各記憶回路６３１ｆをＤフリップ
フロップ回路６３１ｇによって構成するとともに、選択
回路６３３ｆをＡＮＤ・ＯＲ複合ゲート回路６３５ｇに
よって構成している。各Ｄフリップフロップ回路６３１
ｇでは、負論理のリセット入力に表示データクリア信号
ＰＤｃｌｍ信号が入力されている。

【００５５】図１７に示す構成の動作例について、図１
８を参照して説明する。図１８は、ｍブロックすべてを
走査する全画面表示状態から、２ブロック目だけを走査
する部分表示状態に切り換える場合の各部の動作を示す
タイミングチャートである。時刻ｔ１〜ｔ２では走査デ
ータマスク信号ＮＤ／ＰＤが「１」レベルに設定されて
いるので、走査信号ＹＤが、走査クロック信号Ｙｃｌｋ
に同期して各Ｄフリップフロップ回路６３２ｆを順次、
転送されて、各駆動制御信号Ｃ１〜Ｃｎ，Ｃ１＋ｎ〜Ｃ
２ｎ，Ｃ１＋２ｎ〜Ｃ３ｎ，…，Ｃ１＋（ｎ−１）ｍ〜
Ｃｎｍが１パルス分、順次出力される。

【００５６】時刻ｔ１〜ｔ２の期間では、時刻ｔ２以降
に２つ目のブロック（部分走査線ドライバＢ２ａ）のみ
を走査状態とするため、表示データクリア信号ＰＤｃｌ
ｍを一旦「０」レベルにして各Ｄフリップフロップ回路
６３１ｇの記憶内容を「０」に初期化するとともに、走
査データＰＤとして部分走査線ドライバＢ２ａのＤフリ
ップフロップ回路６３１ｇのみに「１」を設定するため
の信号を入力する。この場合、２パルス分の走査データ
設定クロック信号Ｐｃｌｋと、「１」（回路ブロックＢ
２ａ用）および「０」（回路ブロックＢ１ａ用）レベル
のＰＤ信号を、走査データ転送期間において入力するこ
とになる。

【００５７】次いで、時刻ｔ２において、走査データマ
スク信号ＮＤ／ＰＤを「０」レベルに切り換えるととも
に、走査信号ＹＤを１パルス分入力し、続いて、走査ク
ロック信号Ｙｃｌｋをｎ走査線分入力することで、部分
走査線ドライバＢ２ａから駆動制御信号Ｃ１＋ｎ〜Ｃ２
ｎが順次出力される。この垂直走査期間においては、部
分走査ドライバＢ１ａは走査信号ＹＤがそのまま通過し
てしまうので、部分走査ドライバＢ２ａから走査が開始
されて、走査クロック信号Ｙｃｌｋのｎ個に応じて駆動
制御信号Ｃ１＋ｎ〜Ｃ２ｎが順次出力され、走査クロッ
ク信号Ｙｃｌｋをここで停止させることができる。

【００５８】このようにブロック単位で走査／非走査を
設定する構成を採用した場合、走査データＰＤはブロッ
ク毎に転送されるので、１ライン毎に走査データを転送
する場合に比べ、走査データ量を減らすことが可能にな
る。また、回路規模や消費電力をより低減させることが
出来る。

【００５９】Ｅ．走査線ドライバにおけるドライバ回路
の構成例 次に、図６に示す走査線ドライバ１３０内のドライバ回
路６２１〜６２Ｍの構成例について、図１に示す液晶パ
ネル１００の具体的構成例をいくつか挙げて、説明す
る。

【００６０】Ｅ−１．画素のスイッチング素子がＴＦＴ
である場合のドライバ回路 図１９は、図１の液晶パネル１００を、図２や図３に示
すような各画素にスイッチング素子としてＴＦＴを有す
るアクティブマトリクスパネル（所謂ＴＦＴパネル）１
００ａによって構成する場合の構成例を示すブロック図
である。この場合、走査線ドライバ１３０ａは、メモリ
１３１と、メモリ１３１に記憶された表示データに基づ
いて内部の選択回路を切り換えることでＬＣＤコントロ
ーラ４から供給される走査信号ＹＤの転送経路を切り換
えながら、走査線クロック信号Ｙｃｌｋに応じてシフト
動作を行うシフトレジスタ１３２と、シフトレジスタ１
３２の各段のレジスタの出力レベルを変更して、ＴＦＴ
パネル１００ａの各走査線に所定の電圧を印加するレベ
ルシフタ１３３とから構成されている。この場合、メモ
リ１３１は、図６の構成例では、記憶回路６３１，６３
１，…に対応し、シフトレジスタ１３２は、図６のＤフ
リップフロップ回路６３２，６３２，…に対応し、選択
回路は図６の選択回路６３３，６３３，…に対応し、そ
して、レベルシフタ１３３は図６のドライバ回路６２１
〜６２Ｍに対応している。

【００６１】図２に示すように画素のＴＦＴのゲートに
駆動信号を印加してＴＦＴをオンさせるＴＦＴパネル１
００ａの場合には、ＴＦＴは単チャネル型であるため
に、駆動信号の電圧としてはメモリ１３１やシフトレジ
スタ１３２のようなロジック回路における電源電圧より
も高電圧が必要である。したがって、駆動制御信号Ｃ１
〜ＣＭの電圧レベルをＴＦＴのオン電圧まで引き上げる
ためにレベルシフタ１３３がドライバ回路６２１〜６２
Ｍとして設けられる。なお、図２のような画素構成の場
合、レベルシフタを有するドライバ回路６２１〜６２Ｍ
は、図６の構成だけでなく、図７、図８、図１２、図１
３、図１４、図１６および図１７においても駆動制御信
号の出力先にそれぞれ設けられるものである。

【００６２】図２０は、図１９の液晶パネル１００ａの
各画素１１０を図２に示す画素１１０ａから構成する場
合の走査線ドライバ１３０ａにおける１走査線分の駆動
回路を示すブロック図である。各走査線１１２に対応す
る回路は、図６の駆動制御信号発生回路６１１〜６１Ｍ
のいずれか１回路と、対応するドライバ回路６２１〜６
２Ｍの１回路とから構成されている。この場合、ドライ
バ回路６２１〜６２Ｍは、駆動制御信号発生回路６１１
〜６１Ｍ内のＤフリップフロップ回路６３２の出力Ｑの
電圧レベルをシフトするレベルシフタ２００１と、レベ
ルシフタ２００１の出力電圧を維持しながら出力電流を
増大するバッファ２００２とから構成されている。この
レベルシフタ２００１は、例えば、図２１に示すよう
に、レベルシフト前の電圧振幅が高電位側ＶＤＤＹ、低
電位側ＶＳＳＹであったとすると、高電位側電位ＶＤＤ
Ｙをさらに高電位側にシフトした電位ＶＨＨＹと、低電
位側電位ＶＳＳＹをマイナス側にシフトした電位ＶＬＬ
Ｙとにシフトするような電圧変換を行う。レベルシフト
後の出力における電圧ＶＨＨＹのパルスが走査線１１２
を駆動する駆動信号であり、このパルス期間において走
査線が走査されて画素１１０ａのＴＦＴがオンし、液晶
に表示データ信号が書き込まれる。

【００６３】次に、図２２を参照して、図１９の液晶パ
ネル１００ａの各画素１１０を図３に示す画素１１０ｂ
から構成する場合の走査線ドライバ１３０ａにおける１
走査線分の回路について説明する。この場合、各走査線
１１２ａ、１１２ｂに対応する駆動回路は、図６の駆動
制御信号発生回路６１１〜６１Ｍの１回路においてＤフ
リップフロップ回路６３２から正論理出力Ｑと負論理出
力（Ｑの反転）とを出力として取り出したものと、２本
の走査線１１２ａ、１１２ｂに対する出力電流値を増加
させるバッファ２００３からなるドライバ回路６２１〜
６２Ｍの１回路とから構成されている。バッファ２００
３からは、例えば、図２３に示すように、電圧振幅の高
電位側をＶＤＤＹ、低電位側をＶＳＳＹとして、互いに
逆位相で変化する電圧が出力される。図２３に示すバッ
ファ後の出力における走査線１の電圧ＶＤＤＹのパルス
と走査線１の電圧ＶＳＳＹのパルスが走査線１１２ａ，
１１２ｂを駆動する駆動信号であり、このパルス期間に
おいて走査線が走査されて画素１１０ｂのＴＦＴがオン
し、液晶に表示データ信号が書き込まれる。なお、図３
のような画素構成の場合、バッファを有するドライバ回
路６２１〜６２Ｍは、図６の構成だけでなく、図７、図
８、図１２、図１３、図１４、図１６および図１７にお
いても駆動制御信号の出力先にそれぞれ設けられるもの
である。

【００６４】Ｅ−２．画素のスイッチング素子がＴＦＤ
である場合のドライバ回路 次に、図２４を参照して、図１の液晶パネル１００を、
図４３に示すような各画素にスイッチング素子としてＴ
ＦＤを有するアクティブマトリクスパネル（所謂ＴＦＤ
パネル）１００ｂによって構成する場合の走査線ドライ
バ１３０ｂの構成について説明する。この場合、走査線
ドライバ１３０ｂは、メモリ１３１と、メモリ１３１に
記憶された表示データに基づいて内部の選択回路を切り
換えることでＬＣＤコントローラ４から供給される走査
信号ＹＤの転送経路を切り換えながら、走査線クロック
信号Ｙｃｌｋに応じてシフト動作を行うシフトレジスタ
１３２と、シフトレジスタ１３２の各段のレジスタの出
力に基づいて所定のレベルの信号を出力するレベルシフ
タ１３４と、レベルシフタ１３４の出力とＬＣＤコント
ローラ４から供給される走査線駆動電位の交流化信号Ｆ
Ｒに基づいて複数の異なったレベルの電圧に出力電圧を
切り換えながらＴＦＤパネル１００ｂの各走査線を駆動
する電圧を出力するアナログスイッチ１３５とから構成
されている。この場合、メモリ１３１は、図６の構成例
では、記憶回路６３１，６３１，…に対応し、シフトレ
ジスタ１３２は、図６のＤフリップフロップ回路６３
２，６３２，…に対応し、選択回路は図６の選択回路６
３３，６３３，…に対応し、そして、レベルシフタ１３
４およびアナログスイッチ１３５は図６のドライバ回路
６２１〜６２Ｍに対応している。

【００６５】次に、図２５を参照して、図２４のＴＦＤ
１００ｂの各画素１１０が図４に示す画素１１０ｃから
構成されている場合の走査線ドライバ１３０ｂにおける
１走査線分の回路について説明する。この場合、各走査
線１１２に対応する駆動回路は、図６に示す駆動制御信
号発生回路６１１〜６１Ｍの１回路と、駆動制御信号発
生回路６２１〜６２Ｍの１回路とから構成されている。
各駆動制御信号発生回路６２１〜６２Ｍは、交流化信号
ＦＲを入力Ｄとして交流化選択信号ＦＲＳＥＬを出力
（出力Ｑ）するＤフリップフロップ回路１３６ａと、図
２４のレベルシフタ１３４に対応するレベルシフタ１３
４ａと、図２４のアナログスイッチ１３５に対応するも
のであって、レベルシフタ１３４ａの出力に基づいて、
＋Ｖｓ，＋Ｖｂ，−Ｖｂ，＋Ｖｓのいずれかの電圧を選
択して出力するアナログスイッチ１３５ａとから構成さ
れている。Ｄフリップフロップ回路１３６ａは、駆動制
御信号発生回路６１１〜６１Ｍから出力される駆動制御
信号Ｃ１〜ＣＭをイネーブル入力ＥＮに入力するととも
に、走査クロック信号Ｙｃｌｋを立ち下がりエッジで有
効となるクロック端子ＣＬＫに入力している。

【００６６】図２５に示すようなＴＦＤを用いる走査ド
ライバ１３０ｂの場合は、各走査線１１２に対して、図
２６に示すように、非選択期間には、選択時の選択電位
＋Ｖｓ（または−Ｖｓ）の極性と同じ極性でレベルの違
うバイアス電位＋Ｖｂ（または−Ｖｂ）を出力する必要
がある。このために選択時の極性をラッチする回路（Ｄ
フリップフロップ回路１３６ａ）が必要になる。Ｄフリ
ップフロップ回路１３６ａは、駆動制御信号発生回路６
１１〜６１Ｍの出力である駆動制御信号Ｃｎ（Ｃ１〜Ｃ
Ｍ）が「１」レベルの時にラッチ動作が許可され、走査
クロック信号Ｙｃｌｋの立ち下がりでＦＲ信号をラッチ
する。駆動制御信号Ｃｎが「０」レベルのときはラッチ
の出力であるＦＲＳＥＬ信号によってバイアス電位Ｖｂ
の極性が決定され、「１」レベルのときはＦＲ信号によ
って選択電位Ｖｓの極性が決定される。図２７に、各信
号ＦＲ，ＦＲＳＥＬ，Ｃｎと、走査線１１２の印加電圧
との関係を一覧にして示す。また、各走査線１１２に対
応する走査電位波形例を図２８に示す。

【００６７】図２８に示す例は、各画素１１０ｃをすべ
てオンにする場合を示すものであって、駆動制御信号Ｃ
１〜Ｃ３に対応する走査線１〜３には、選択期間（Ｃｎ
＝「１」の期間）において、駆動信号として、各走査線
毎に垂直走査期間（フレーム）単位で極性反転した選択
電圧Ｖｓまたは−Ｖｓが印加されるとともに、それらの
電位が走査線毎に反転（例えば走査線１と走査線２、走
査線２と走査線３）されて印加されている。また、非選
択期間には選択期間と同じ極性の非選択電圧Ｖｂ，−Ｖ
ｂが印加される。各画素１１０ｃでは、液晶に、走査電
位と表示データ信号電位（信号線Ｘ１〜ＸＮの電位）の
差分電圧が印加される。液晶印加電圧は、交流化するた
めにフレーム毎に極性反転され、さらに、フリッカを防
止するためにライン毎に極性反転して印加されている。
図２８では、最初のフレームではすべてオン（ただしノ
ーマリホワイトの場合）を書き込み、次のフレームでは
極性を反転してオンを書き込むようにしている。なお、
図４のような画素構成の場合、レベルシフタ１３４やア
ナログスイッチ１３５を有するドライバ回路６２１〜６
２Ｍは、図６の構成だけでなく、図７、図８、図１２、
図１３、図１４、図１６および図１７においても駆動制
御信号の出力先にそれぞれ設けられるものである。

【００６８】Ｆ．液晶パネルが単純マトリックスパネル
である場合における走査線ドライバ（駆動回路）の実施
形態 次に、図２９を参照して、図１の液晶パネル１００を、
走査線（走査電極）と信号線（信号電極）のマトリクス
配列の交差部の液晶によって画素を構成する単純マトリ
クスパネル１００ｃによって構成する場合の走査線ドラ
イバ１３０ｃの構成について説明する。単純マトリクス
パネル１００ｃの場合の液晶としては、ＴＮ（Twisted
Nematic）、ＳＴＮ（Super Twisted Nematic）、強誘
電、双安定ＴＮ（Bi-stable Twisted Nematic）など、
種々のタイプを用いることができる。単純マトリクスパ
ネル１００ｃの場合、走査線ドライバ１３０ｃは、メモ
リ１３１と、メモリ１３１に記憶された表示データに基
づいて内部の選択回路を切り換えることでＬＣＤコント
ローラ４から供給される走査信号ＹＤの転送経路を切り
換えながら、走査線クロック信号Ｙｃｌｋに応じてシフ
ト動作を行うシフトレジスタ１３２と、シフトレジスタ
１３２の各段のレジスタの出力に基づいて所定のレベル
の信号を出力するレベルシフタ１３４ｂと、レベルシフ
タ１３４ｂの出力とＬＣＤコントローラ４から供給され
る走査線駆動電位の交流化信号ＦＲに基づいて複数の異
なったレベルの電圧に出力電圧を切り換えながら単純マ
トリクスパネル１００ｃの各走査線を駆動するアナログ
スイッチ１３５ｂとから構成されている。この場合、メ
モリ１３１は、図６の構成例では、記憶回路６３１，６
３１，…に対応し、シフトレジスタ１３２は、図６のＤ
フリップフロップ回路６３２，６３２，…に対応し、選
択回路は図６の選択回路６３３，６３３，…に対応し、
そして、レベルシフタ１３４ｂおよびアナログスイッチ
１３５ｂは図６のドライバ回路６２１〜６２Ｍに対応し
ている。

【００６９】次に、図３０を参照して、図２９の走査線
ドライバ１３０ｃにおける１走査線分の回路の詳細構成
について説明する。この場合、各走査線１１２と各信号
線１１４との各交点にはスイッチング素子を持たない受
動型の画素１１０ｄが構成されている。各走査線１１２
に対応する駆動回路は、図６に示す駆動制御信号発生回
路６１１〜６１Ｍの１回路と、駆動制御信号発生回路６
２１〜６２Ｍの１回路とから構成されている。各駆動制
御信号発生回路６２１〜６２Ｍは、交流化信号ＦＲに基
づいて駆動制御信号Ｃｎのレベルを変更して出力するレ
ベルシフタ１３４ｂと、＋Ｖｓ，Ｖｃ，−Ｖｓのいずれ
かの電圧を選択して出力するアナログスイッチ１３５ｂ
とから構成されている。この場合、各走査線１１２に
は、信号ＦＲ，Ｃｎに基づいて、図３１に示すよな電位
が印加される。すなわち、非選択期間（Ｃｎ＝「０」）
はコモン電位Ｖｃが、選択時（Ｃｎ＝「０」）には、信
号ＦＲのレベルに応じて正または負の選択電位Ｖｓが印
加される。図３２に第１〜第３の走査線１１２，１１
２，１１２に対応する走査電位の波形例を示す。図３２
に示す例では、駆動制御信号Ｃ１〜Ｃ３に対応する走査
線１〜３に、選択期間（Ｃｎ＝「１」の期間）におい
て、駆動信号として、各走査線毎に垂直走査期間（フレ
ーム）単位で極性反転した選択電圧Ｖｓまたは−Ｖｓが
印加されている。非選択期間においては非選択電圧Ｖｃ
が走査線に印加される。はなお、単純マトリクスの画素
構成の場合、レベルシフタ１３４やアナログスイッチ１
３５を有するドライバ回路６２１〜６２Ｍは、図６の構
成だけでなく、図７、図８、図１２、図１３、図１４、
図１６および図１７においても駆動制御信号の出力先に
それぞれ設けられるものである。

【００７０】Ｇ．本発明に係る駆動回路の他の動作例
（インタレース表示） 次に、図３３を参照して、図１４に示す走査線ドライバ
１３０を用いる場合を例に挙げ、インタレース表示を行
う場合の動作について説明する。ここでは、走査線Ｙ１
〜ＹＭが２４０本設けられているとして説明を行う。走
査線の全数が２４０ラインの場合、まず、ＰＤｃｌｍ信
号をローレベルにしてシフトレジスタ（各Ｄフリップフ
ロップ回路６３２）のデータをクリア（非走査に設定）
した後、インターレースの時は、１ライン毎にデータが
１ライン目から１，０，１，０，…となるように交互の
レベルを有するＰＤ信号を各Ｄフリップフロップ回路６
３１ｅに転送する（時刻ｔ１〜ｔ２）。その後、ＹＤ信
号をハイレベルにしてＹｃｌｋ信号によって、対応する
Ｄフリップフロップ回路６３１ｅに「１」がラッチされ
ている各Ｄフリップフロップ回路６３２のデータをシフ
トすると、１ライン間隔で１２０ラインを時間的に連続
して選択することになる（時刻ｔ２〜ｔ３）。１２１番
目のＹｃｌｋを送った後は１垂直走査期間の残りの期間
はＹｃｌｋを停止しておけば良い。

【００７１】次の走査期間（時刻ｔ４〜ｔ５）では、そ
れに先だって、まず、データ記憶用のシフトレジスタ
（Ｄフリップフロップ回路６３１ｅ）の１ライン分の
「０」データをＰＤ信号によって転送する（時刻ｔ３〜
ｔ４）。この結果、各Ｄフリップフロップ回路６３１ｅ
には、１ライン目から０，１，０，１，…のように入
り、１ラインずれたデータを送ることが出来るので、Ｙ
Ｄ信号をハイレベルにしてＹｃｌｋ信号を１２１個入れ
れば、前の走査期間に選択しなかった１２０ラインを選
択することが出来る（時刻ｔ４〜ｔ５）。次の走査期間
ではデータ記憶用のシフトレジスタの１ライン分の１デ
ータをＰＤ信号（「１」レベル）によって転送する（時
刻ｔ５〜ｔ６）。この結果、各Ｄフリップフロップ回路
６３１ｅには、１ライン目から１，０，１，０，…のよ
うに入るので前の走査期間に選択しなかった走査ライン
を選択できる。

【００７２】なお、このインタレース表示は、図１４に
示す走査線ドライバ１３０を用いる場合に限らず、他の
形態の走査線ドライバ、例えば図６（図８）、図７，図
１２、図１３に示す各走査線ドライバを用いる場合にも
実施可能であることは言うまでもない。

【００７３】Ｈ．本発明の実施形態である電気光学装置
の構造 次に、上記実施形態や応用形態に係る電気光学装置の構
造について、図３４および図３５を参照して説明する。
これらの図は、電気光学装置の一例としてドライバを素
子基板に内蔵したアクティブマトリックスパネル（高温
ポリシリコンや低温ポリシリコンＴＦＴパネル、半導体
基板を素子基板とした反射型アクティブマトリックスパ
ネル）の構造を示すものである。ここで、図３４は、か
かるアクティブマトリックスパネルである電気光学装置
１の構成を示す平面図であり、図３５は、図３４におけ
るＡ−Ａ'線の断面図である。

【００７４】これらの図に示されるように、電気光学装
置１は、画素電極１１８などが形成された素子基板１０
１と、対向電極１０８などが形成された対向基板１０２
とが、互いにシール材１０４によって一定の間隙を保っ
て貼り合わせられるとともに、この間隙に電気光学材料
としての液晶１０５が挟持された構造となっている。な
お、実際には、シール材１０４には切欠部分があって、
ここを介して液晶１０５が封入された後、封止材により
封止されるが、これらの図においては省略されている。

【００７５】ここで、素子基板１０１を上述したように
半導体基板とした場合、基板は不透明である。このた
め、画素電極１１８は、アルミニウムなどの反射性金属
から形成されて、電気光学装置１は、反射型として用い
られることになる。これに対して、対向基板１０２は、
ガラスなどから構成されるので透明である。もちろん、
素子基板１０１をガラス等の透明な絶縁基板で構成して
も構わない。このような絶縁基板を用いた場合、画素電
極を反射性金属により形成すれば反射型表示、それ以外
の材質により形成すれば透過型表示とすることができ
る。

【００７６】さて、素子基板１０１において、シール材
１０４の内側かつ表示領域１０１ａの外側領域には、遮
光膜１０６が設けられている。この遮光膜１０６が形成
される領域内のうち、領域１３０ａには走査線駆動回路
１３０が形成され、また、領域１４０ａにはデータ信号
線駆動回路１４０が形成されている。すなわち、遮光膜
１０６は、この領域に形成される駆動回路に光が入射す
るのを防止している。この遮光膜１０６には、対向電極
１０８とともに、交流化駆動信号ＦＲが印加される構成
となっている。このため、遮光膜１０６が形成された領
域では、液晶層への印加電圧がほぼゼロとなるので、画
素電極１１８の電圧無印加状態と同じ表示状態となる。

【００７７】また、素子基板１０１において、データ信
号線駆動回路１４０が形成される領域１４０ａ外側であ
って、シール材１０４を隔てた領域１０７には、複数の
接続端子が形成されて、外部からの制御信号や電源など
を入力する構成となっている。

【００７８】一方、対向基板１０２の対向電極１０８
は、基板貼合部分における４隅のうち、少なくとも１箇
所において設けられた導通材（図示省略）によって、素
子基板１０１における遮光膜１０６および接続端子と電
気的な導通が図られている。すなわち、交流化駆動信号
ＦＲは、素子基板１０１に設けられた接続端子を介し
て、遮光膜１０６に、さらに、導通材を介して対向電極
１０８に、それぞれ印加される構成となっている。

【００７９】ほかに、対向基板１０２には、電気光学装
置１の用途に応じて、例えば、直視型であれば、第１
に、ストライプ状や、モザイク状、トライアングル状等
に配列したカラーフィルタが設けられ、第２に、例え
ば、金属材料や樹脂などからなる遮光膜（ブラックマト
リクス）が設けられる。なお、色光変調の用途の場合に
は、例えば、後述するプロジェクタのライトバルブとし
て用いる場合には、カラーフィルタは形成されない。ま
た、直視型の場合、電気光学装置１に光を対向基板１０
２側から照射するフロントライトが必要に応じて設けら
れる。くわえて、素子基板１０１および対向基板１０２
の電極形成面には、それぞれ所定の方向にラビング処理
された配向膜（図示省略）などが設けられて、電圧無印
加状態における液晶分子の配向方向を規定する一方、対
向基板１０１の側には、配向方向に応じた偏光子（図示
省略）が設けられる。ただし、液晶１０５として、高分
子中に微小粒として分散させた高分子分散型液晶を用い
れば、前述の配向膜や偏光子などが不要となる結果、光
利用効率が高まるので、高輝度化や低消費電力化などの
点において有利である。

【００８０】また、この実施形態においては、電気光学
装置を構成する素子基板１０１を半導体基板とし、ここ
に、画素電極１１８に接続されるトランジスタ１１６
や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成
したが、本発明は、これに限られない。例えば、素子基
板１０１を、ガラスや石英などの非晶質基板とし、ここ
に半導体薄膜を堆積して薄膜トランジスタ（ＴＦＴ）を
形成する構成としても良い。このようにＴＦＴを用いる
と、素子基板１０１として透明基板を用いることができ
る。

【００８１】なお、液晶としては、ＴＮ型のほか、１８
０度以上のねじれ配向を有するＳＴＮ型や、ＢＴＮ（Bi
-stable Twisted Nematic）型・強誘電型などのメモリ
性を有する双安定型、高分子分散型、さらには、分子の
長軸方向と短軸方向とで可視光の吸収に異方性を有する
染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶
解して、染料分子を液晶分子と平行に配列させたゲスト
ホスト型などの液晶を用いることもできる。

【００８２】また、電圧無印加時には液晶分子が両基板
に対して垂直方向に配列する一方、電圧印加時には液晶
分子が両基板に対して水平方向に配列する、という垂直
配向（ホメオトロピック配向）の構成としても良いし、
電圧無印加時には液晶分子が両基板に対して水平方向に
配列する一方、電圧印加時には液晶分子が両基板に対し
て垂直方向に配列する、という平行（水平）配向（ホモ
ジニアス配向）の構成としても良い。さらに、対向基板
に対向電極を配置するのでなく、素子基板上に、画素電
極と対向電極とを、互いに間隔を置いて櫛歯状に配置す
る構成としても良い。この構成では、液晶分子が水平配
向して、電極間による横方向の電界に応じて液晶分子の
配向方向が変化することになる。このように、本発明の
駆動方法に適合するものであれば、液晶や配向方式とし
て、種々のものを用いることが可能である。

【００８３】本発明の適用対象たる電気光学装置の他の
例として、アモルファスシリコンＴＦＴパネル、ＴＦＴ
パネル、単純マトリックスパネルが挙げられる。これら
の電気光学装置の場合には、本発明に係る駆動回路であ
るドライバＩＣをシール材の外側の基板にＣＯＧ実装す
るか、あるいはこのドライバＩＣが可撓性基板に実装さ
れたＴＡＢを基板に接続するという構成が採られること
となる。

【００８４】くわえて、電気光学装置としては、液晶装
置のほかに、エレクトロルミネッセンス（ＥＬ）や、デ
ジタルマイクロミラーデバイス（ＤＭＤ）、プラズマ発
光や電子放出による蛍光などを用いて、その電気光学効
果により表示を行う装置などの種々の電気光学装置に適
用可能である。この場合、電気光学材料としては、Ｅ
Ｌ、ミラーデバイス、ガス、蛍光体などとなる。なお、
電気光学材料としてＥＬを用いる場合、素子基板におい
てＥＬが画素電極と透明導電膜の対向電極との間に介在
することになるので、対向基板は不要となる。このよう
に、本発明は、上述した構成と類似の構成を有する電気
光学装置、特に、オンまたはオフの２値的な表示を行う
画素を用いて、階調表示を行う電気光学装置のすべてに
適用可能である。

【００８５】Ｉ．電子機器への応用 次に、上述した液晶装置を具体的な電子機器に用いた例
のいくつかについて説明する。

【００８６】＜その１：プロジェクタ＞まず、電気光学
装置１をライトバルブとして用いたプロジェクタについ
て説明する。図３６は、このプロジェクタの構成を示す
平面図である。この図に示されるように、プロジェクタ
２１００内部には、ハロゲンランプ等の白色光源からな
るランプユニット２１０２が設けられている。このラン
プユニット２１０２から射出された投射光は、内部に配
置された３枚のミラー２１０６および２枚のダイクロイ
ックミラー２１０８によってＲＧＢの３原色に分離され
て、各原色に対応するライトバルブ１００Ｒ、１００Ｇ
および１００Ｂにそれぞれ導かれる。ここで、ライトバ
ルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述
した実施形態に係る液晶パネル１００と同様であり、画
像信号を入力する外部回路（ここでは図示省略）から供
給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるも
のである。また、Ｂ色の光は、他のＲ色やＧ色と比較す
ると、光路が長いので、その損失を防ぐために、入射レ
ンズ２１２２、リレーレンズ２１２３および出射レンズ
２１２４からなるリレーレンズ系２１２１を介して導か
れる。

【００８７】さて、ライトバルブ１００Ｒ、１００Ｇ、
１００Ｂによってそれぞれ変調された光は、ダイクロイ
ックプリズム２１１２に３方向から入射する。そして、
このダイクロイックプリズム２１１２において、Ｒ色お
よびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進
する。したがって、各色の画像が合成されるた後、スク
リーン２１２０には、投射レンズ２１１４によってカラ
ー画像が投射されることとなる。

【００８８】なお、ライトバルブ１００Ｒ、１００Ｇお
よび１００Ｂには、ダイクロイックミラー２１０８によ
って、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するの
で、上述したカラーフィルタを設ける必要はない。ま
た、ライトバルブ１００Ｒ、１００Ｂの透過像はダイク
ロイックミラー２１１２により反射した後に投射される
のに対し、ライトバルブ１００Ｇの透過像はそのまま投
射されるので、ライトバルブ１００Ｒ、１００Ｂによる
表示像を、ライトバルブ１００Ｇによる表示像に対して
左右反転させる必要がある。

【００８９】なお、この実施形態においては、透過型の
電気光学装置を用いたが、反射型表示の電気光学装置を
用いたプロジェクタとしても構わない。

【００９０】＜その２：モバイル型コンピュータ＞次
に、上記電気光学装置１を、モバイル型のパーソナルコ
ンピュータに適用した例について説明する。図３７は、
このパーソナルコンピュータの構成を示す斜視図であ
る。図において、コンピュータ１２００は、キーボード
１２０２を備えた本体部１２０４と、表示ユニット１２
０６とから構成されている。この表示ユニット１２０６
は、先に述べた電気光学装置１の表示パネル１００の前
面にフロントライトを付加することにより構成されてい
る。

【００９１】なお、この構成では、電気光学装置１を反
射直視型として用いることになるので、画素電極１１８
において、反射光が様々な方向に散乱するように、凹凸
が形成される構成が望ましい。

【００９２】＜その３：携帯電話＞さらに、上記電気光
学装置１を、携帯電話に適用した例について説明する。
図３８は、この携帯電話の構成を示す斜視図である。図
において、携帯電話１３００は、複数の操作ボタン１３
０２のほか、受話口１３０４、送話口１３０６ととも
に、電気光学装置１の表示パネル１００を備えるもので
ある。この電気光学装置１にも、必要に応じてその前面
にフロントライトが設けられる。また、この構成でも、
電気光学装置１が反射直視型として用いられることにな
るので、画素電極１１８に凹凸が形成される構成が望ま
しい。

【００９３】なお、電子機器としては、図３６〜図３８
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種電子機器に対して、実施形態
や応用形態に係る電気光学装置が適用可能なのは言うま
でもない。

【００９４】本発明が適応可能な表示パネル１００とし
ては、上述した各種パッシブ駆動パネル（ＴＮ、ＳＴ
Ｎ、有機ＥＬ等）、各種アクティブ駆動パネル（ＴＦＤ
パネル、アモルファスＳｉ−ＴＦＴパネル、高温ポリＳ
ｉ−ＴＦＴパネル、低温ポリＳｉ−ＴＦＴパネル、Ｓｉ
チップベースド液晶パネル、有機ＥＬ等）などの電気光
学装置がある。また、それらによって電気光学装置１を
構成するときには、ＴＮパネル、ＳＴＮパネル、ＴＦＤ
パネル、アモルファスＳｉ−ＴＦＴパネル、パッシブ型
有機ＥＬの場合は走査回路はシリコンチップに形成して
液晶パネルに実装し、また、低温ポリＳｉ−ＴＦＴパネ
ル、高温ポリＳｉ−ＴＦＴパネル、Ｓｉチップベースド
液晶パネル、アクティブ型有機ＥＬの場合は、走査回路
が基板上に内蔵可能なのでパネル内に形成するようにし
ても良い。

【００９５】以上説明したように、本発明によれば、走
査線の走査／非走査設定を各走査線に対応する記憶回路
に設定するとともに、走査線信号をシフトするシフト回
路の回路構成を任意に変更可能とので、部分表示する位
置の自由度が高くなるとともに、走査線駆動および非走
査／走査設定の際のクロック数が減り低消費電力の効果
を得ることが出来る。また、各記憶回路の出力を所定の
信号（信号ＮＤ／ＰＤ）でマスクすることで、走査デー
タを送らなくても全画面表示が可能で、全ライン走査を
している期間に走査データを書き込むことが出来るよう
になる。

【００９６】

【発明の効果】以上説明したように、本発明によれば、
各走査線の走査または非走査を設定する走査設定データ
を記憶する走査設定データ記憶手段と、走査設定データ
記憶手段に記憶されている走査設定データに基づいて走
査状態に設定されている走査線の駆動を指示する駆動制
御信号発生手段とを備えたので、アドレスデコーダ等を
用いず、簡易な構成で、部分表示等における非走査の走
査線数に対応する分、消費電力を低減することが可能と
なる。

【図面の簡単な説明】

【図１】 本発明による電気光学装置１およびその周辺
回路を示すブロック図である。

【図２】 図１の画素１１０の構成例（画素１１０ａ）
を示す回路図である。

【図３】 図１の画素１１０の構成例（画素１１０ｂ）
を示す回路図である。

【図４】 図１の画素１１０の構成例（画素１１０ｃ）
を示す回路図である。

【図５】 図４の画素１１０ｃ（ＴＦＤ）を用いる場合
の表示パネル１００の構成を示す斜視図である。

【図６】 図１の走査線ドライバ１３０の構成例（１ラ
イン毎に走査、非走査を設定する場合）を示すブロック
図である。

【図７】 図６の駆動制御信号発生回路６１１，６１
２，６１３，…，６１Ｍの変形例（駆動制御信号発生回
路６１ｊａ）を示すブロック図である。

【図８】 図１の走査線ドライバ１３０の具体的構成例
を示すブロック図である。

【図９】 図８の選択回路６３３ｂ（ｂ）の具体的構成
例（ａ）を示すブロック図である。

【図１０】 図８の走査線ドライバ１３０の動作例（全
ラインを走査する時）を示すタイミングチャートであ
る。

【図１１】 図８の走査線ドライバ１３０の動作例（一
部を走査する時）を示すタイミングチャートである。

【図１２】 図１の走査線ドライバ１３０の他の構成例
（１ライン毎に走査、非走査を設定するとともに、記憶
回路６３１の出力をマスク可能とした場合）を示すブロ
ック図である。

【図１３】 図１２の駆動制御信号発生回路６１１ｃ，
６１２ｃ，６１３ｃ，…，６１Ｍｃの変形例（駆動制御
信号発生回路６１ｊｄ）を示すブロック図である。

【図１４】 図１２の走査線ドライバ１３０の具体的構
成例（図１２に加えさらに記憶回路６３１をリセット可
能な記憶回路６３１ｅとする例）を示すブロック図であ
る。

【図１５】 図１４の走査線ドライバ１３０の動作例
（一部を走査する時）を示すタイミングチャートであ
る。

【図１６】 図１の走査線ドライバ１３０の他の構成例
（複数の走査ライン毎に走査、非走査を設定する場合）
を示すブロック図である。

【図１７】 図１６の走査線ドライバ１３０の具体的構
成例を示すブロック図である。

【図１８】 図１７の走査線ドライバ１３０の動作例
（一部を走査する時）を示すタイミングチャートであ
る。

【図１９】 図１の電気光学装置１の表示パネル１００
をＴＦＴパネルとして構成する場合（表示パネル１００
ａ）を示すブロック図である。

【図２０】 図１９のＴＦＴパネル１００ａの各走査線
１１２の駆動回路を示すブロック図である。

【図２１】 図１９の構成におけるレベルシフト前後の
電圧波形を示すタイミングチャートである。

【図２２】 図１９のＴＦＴパネル１００ａの各走査線
１１２の駆動回路の他の構成例を示すブロック図であ
る。

【図２３】 図２２の構成における各走査線１１２ａ，
ｂの動作電圧波形を示すタイミングチャートである。

【図２４】 図１の電気光学装置１の表示パネル１００
をＴＦＤパネルとして構成する場合（表示パネル１００
ｂ）を示すブロック図である。

【図２５】 図２４のＴＦＤパネル１００ｂの各走査線
１１２の駆動回路を示すブロック図である。

【図２６】 図２５の構成における各走査線１１２の動
作波形を示すタイミングチャートである。

【図２７】 図２５の構成における各走査線１１２の動
作電圧値をまとめた図表である。

【図２８】 図２５の構成による各走査線１１２の動作
波形を示すタイミングチャートである。

【図２９】 図１の電気光学装置１の表示パネル１００
を単純マトリクスパネルとして構成する場合（表示パネ
ル１００ｃ）を示すブロック図である。

【図３０】 図２９の単純マトリクスパネル１００ｃの
各走査線１１２の駆動回路を示すブロック図である。

【図３１】 図３０の構成における各走査線１１２の動
作電圧値をまとめた図表である。

【図３２】 図３０の構成による各走査線１１２の動作
波形を示すタイミングチャートである。

【図３３】 図１４の走査線ドライバ１３０によってイ
ンターレース走査を行う場合の各部の波形を示すタイミ
ングチャートである。

【図３４】 図１の電気光学装置１の構造を示す平面図
である。

【図３５】 図１の電気光学装置１の構造を示す断面図
である。

【図３６】 図１の電気光学装置１を適用した電子機器
の一例たるプロジェクタの構成を示す断面図である。

【図３７】 図１の電気光学装置１を適用した電子機器
の一例たるパーソナルコンピュータの構成を示す斜視図
である。

【図３８】 図１の電気光学装置１を適用した電子機器
の一例たる携帯電話の構成を示す斜視図である。

【符号の説明】

１…電気光学装置 １００…表示パネル １３０，１３０ａ，１３０ｂ，１３０ｃ…走査線ドライ
バ １４０…信号線ドライバ ６１１〜６１Ｍ…駆動制御信号発生回路 ６３１…記憶回路（メモリ１３１） ６３２…Ｄフリップフロップ（シフトレジスタ） ６３３…選択回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA44 NB11 NC15 NC22 NC26 NC34 NC35 ND39 NE06 NF05 NF06 5C006 AA03 AB05 AC22 AF13 AF42 AF69 BB12 BB15 BC12 BF06 BF26 FA47 5C058 AA06 BA01 BA26 BB11 BB19 5C080 AA10 BB05 DD26 EE25 FF07 FF09 GG02 JJ02 JJ03 JJ04 JJ06

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と、複数のデータ信号線
   と、これらの各交差に対応して設けられた複数の画素と
   を有する電気光学装置の駆動回路において、 各走査線の走査又は非走査を設定する走査設定データを
   記憶する走査設定データ記憶手段と、 各走査線の駆動を指示する駆動制御信号を各々一時記憶
   する複数の一時記憶手段を有し、駆動制御信号を各一時
   記憶手段に順次転送し、各一時記憶手段に記憶された駆
   動制御信号により各走査線の駆動を指示する駆動制御信
   号発生手段と、 前記走査設定データ記憶手段に記憶されている走査設定
   データに基づいて前記駆動制御信号発生手段内の複数の
   一時記憶手段による駆動制御信号の転送経路を切り換え
   る切り換え手段とを備えることを特徴とする電気光学装
   置の駆動回路。
2. 【請求項２】 前記走査設定データ記憶手段が、各走査
   線毎に走査設定データを記憶することを特徴とする請求
   項１記載の電気光学装置の駆動回路。
3. 【請求項３】 前記走査設定データ記憶手段が、複数の
   走査線毎に走査設定データを記憶することを特徴とする
   請求項１記載の電気光学装置の駆動回路。
4. 【請求項４】 前記走査設定データ記憶手段は、複数の
   走査線に対応した複数の走査設定データ用一時記憶手段
   を直列接続してなるものであり、複数の走査設定データ
   用一時記憶手段は、走査線の走査に同期して直列に入力
   される走査設定データを順次後段に転送することによ
   り、各走査線に対応した各走査設定データを記憶するこ
   とを特徴とする請求項１乃至３のいずれかに記載の電気
   光学装置の駆動回路。
5. 【請求項５】 複数の走査線と、複数のデータ信号線
   と、これらの各交差に対応して設けられた複数の画素
   と、 請求項１乃至４のいずれかに記載の駆動回路とを備える
   ことを特徴とする電気光学装置。
6. 【請求項６】 請求項５記載の電気光学装置を表示装置
   として備えることを特徴とする電子機器