JP3855575B2 - 電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents
電気光学装置の駆動回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP3855575B2 JP3855575B2 JP2000025723A JP2000025723A JP3855575B2 JP 3855575 B2 JP3855575 B2 JP 3855575B2 JP 2000025723 A JP2000025723 A JP 2000025723A JP 2000025723 A JP2000025723 A JP 2000025723A JP 3855575 B2 JP3855575 B2 JP 3855575B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- electro
- enable signal
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ラインムラなどの表示上の不具合が発生するのを抑えて高品位な表示が可能な電気光学装置、および、この電気光学装置を表示部に用いた電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、液晶装置を駆動する回路は、画像表示領域に配設されたデータ線や走査線などに、画像信号や走査信号などを所定タイミングで供給するためのデータ線駆動回路や、走査線駆動回路、サンプリング回路などから構成されている。
【０００３】
このうち、データ線駆動回路は、一般には、複数のラッチ回路を備え、水平走査期間の最初に供給されるパルス信号をクロック信号に応じて順次シフトして、これをサンプリング信号として出力するものであり、同様に、走査線駆動回路は、複数のラッチ回路を備え、垂直走査期間の最初に供給されるパルス信号をクロック信号に応じて順次シフトして、これを走査信号として出力するものである。また、サンプリング回路は、データ線毎に設けられるサンプリング用のスイッチからなり、画像信号線を介して外部から供給される画像信号を、サンプリング信号にしたがってサンプリングして、各データ線に供給するものである。
【０００４】
ここで、互いに排他的となるべきサンプリング信号が、何らかの理由によりオーバーラップして出力されると、あるデータ線に本来サンプリングされるべき画像信号が、これに隣接するデータ線にもサンプリングされてしまう。この結果、いわゆるゴーストやクロストークなどが発生して、表示品位が低下する、という問題が生じる。
【０００５】
特に、最近では、ドットクロックの高周波数化に対処すべく、１系統の画像信号を複数のｍ系統にシリアル−パラレル変換（相展開）するとともに時間軸上にｍ倍に伸長し、これらｍ系統の画像信号をサンプリング信号にしたがって同時にサンプリングして、ｍ本のデータ線に供給する技術が開発されているが、このような技術において、サンプリング信号が何らかの理由によりオーバーラップして出力されると、データ線のｍ本を単位としてゴーストやクロストークなどが発生するので、表示品位の低下は、より深刻な問題となる。
【０００６】
そこで、このような問題を解決するために、近年では、データ線駆動回路におけるラッチ回路の次段にパルス幅制限回路なるものを設けて、時間的に相前後して出力されるサンプリング信号が互いにオーバーラップしないように、サンプリング信号のパルス幅を、イネーブル信号線を介して供給される制御信号（イネーブル信号）にしたがって制限することが行われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなパルス幅制限回路を設けた構成においては、上述したゴーストやクロストークなどの発生は抑えられるものの、今度は、データ線に沿った縦状のラインムラが発生する、という問題があった。
【０００８】
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、ゴーストやクロストークなどの発生を抑えた上で、さらにラインムラの発生を抑えて高品位な表示が可能な電気光学装置の駆動回路、および、電気光学装置、並びに、この電気光学装置を表示部に用いた電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
まず、課題を解決するための手段について説明する前に、本件の発明者が、上述したラインムラの発生機構について調査した結果、次の点が主な原因である、と考えられた。すなわち、上述したイネーブル信号線および画像信号線は、一般には、ガラスや半導体などの基板上において薄膜金属をパターニングしたものであるので、少なからず抵抗を有する。また、イネーブル信号線および画像信号線は、互いに近接するため、容量的に結合しやすい。したがって、両信号線にわたって一種の微分回路が形成されるので、画像信号線には、画像信号のほかに、イネーブル信号のレベル遷移に伴う微分ノイズが重畳されてしまう。この結果、データ線には、本来の画像信号に微分ノイズが加わって印加されるので、さらに、この印加電圧は、データ線毎に、あるいは、シリアル−パラレル変換する場合には、データ線のｍ本毎に異なってしまうので、これによるムラが、データ線に沿って発生して表示品位を低下させる、と考えられた。
【００１０】
そこで、本件の第１発明にあっては、画像信号を複数のデータ線に出力する電気光学装置の駆動回路であって、複数の段からなり、各段により入力信号を順次シフトして出力するシフトレジスタ回路と、前記各段からの出力信号のパルス幅を、イネーブル信号線を介して供給されるイネーブル信号にしたがって制限するパルス幅制限回路と、前記イネーブル信号線に沿って配置され、前記イネーブル信号の論理レベルを反転した反転イネーブル信号を供給する反転イネーブル信号線と、前記データ線にそれぞれ対応して設けられ、画像信号線を介して供給される画像信号を、前記パルス幅制限回路によってパルス幅の制限された信号に基づいてサンプリングして、対応する前記データ線に供給するサンプリングスイッチとを具備することを特徴とする。
【００１１】
この発明によれば、画像信号線においては、イネーブル信号のレベル遷移に伴って重畳される微分ノイズが、反転イネーブル信号のレベル遷移に伴う微分ノイズによって打ち消されるので、本来の画像信号の成分のみが供給されることとなる。したがって、ラインムラの発生を抑えた高品位な表示が可能となる。
【００１２】
ところで、本発明において、前記反転イネーブル信号線は、前記イネーブル信号線と略平行に配設されている構成が望ましい。この構成では、画像信号線からみた容量的な結合度が、イネーブル信号線と反転イネーブル信号線とでほぼ等しくなるため、イネーブル信号に起因する微分ノイズがほぼ完全に打ち消すことが可能となる。
【００１３】
同様に、本発明において、前記反転イネーブル信号線は、前記イネーブル信号線と略同一の容量を有する構成が望ましい。この構成によっても、イネーブル信号に起因する微分ノイズがほぼ完全に打ち消すことが可能となるからである。
【００１４】
同様に、本発明において、前記反転イネーブル信号線は、前記イネーブル信号線と略同一の時定数を有する構成が望ましい。この構成によっても、イネーブル信号に起因する微分ノイズがほぼ完全に打ち消すことが可能となるからである。
【００１５】
一方、本発明は、イネーブル信号に起因する微分ノイズを、反転イネーブル信号に起因する微分ノイズによって打ち消す構成ではあるが、画像信号線と、イネーブル信号線および反転イネーブル信号線との容量的な結合度は、本来的に小さい方が良い。このためには、本発明において、前記イネーブル信号線および前記反転イネーブル信号線は、前記パルス幅制限回路の形成領域の一方の側から回り込んで配設される一方、前記画像信号線は、前記パルス幅制限回路の形成領域の他方の側から回り込んで配設されている構成が望ましい。この構成によれば、イネーブル信号線および反転イネーブル信号線と、画像信号線とが、一旦離間することになるので、その分だけ容量的な結合度を小さく抑えることが可能となる。
【００１６】
また、本発明において、前記イネーブル信号線および前記反転イネーブル信号線と、前記画像信号線との間に、一定の電位の定電位線が配設されている構成が望ましい。この構成によれば、定電位線は、イネーブル信号線および反転イネーブル信号線と、画像信号線との間において、一種のシールド線として機能するので、両者の容量的な結合度を小さく抑えることが可能となる。なお、このような定電位線としては、電源供給線の高位側配線や、低位側配線、共通電極に接続される配線などが考えられる。
【００１７】
くわえて、前記パルス幅制限回路によるサンプリング信号の論理振幅を拡大して、対応するサンプリングスイッチに供給するレベルシフタを備える構成が望ましい。この構成によれば、イネーブル信号線に供給されるイネーブル信号および反転イネーブル信号線に供給される反転イネーブル信号は、レベルシフタにより論理振幅を拡大する前の低論理振幅信号であるため、画像信号線に与える影響を本来的に小さくすることが可能となる。
【００１８】
ところで、本発明における前記パルス幅制限回路の具体的構成としては、前記ラッチ回路による出力信号と、前記イネーブル信号との否定論理積信号を出力する否定論理積回路、または、前記ラッチ回路による出力信号とはレベル反転の関係にある信号と、前記反転イネーブル信号との否定論理和信号を出力する否定論理和回路である構成が想定される。
【００１９】
また、本発明において、前記画像信号は、時間軸に伸長されてｍ（ｍは２以上の整数とする）本の系統に変換されたものであり、前記データ線は、ｍ本毎にブロック化されて、ブロック化されたｍ本のデータ線に対応するスイッチが同時に駆動される構成が望ましい。この構成によれば、画像信号をサンプリングするスイッチ等の性能を高めることなく、ドットクロックの高周波数化に対処できるとともに、表示の高コントラスト化を図ることが可能となる。
【００２０】
また、本発明は、画像信号を複数のデータ線に出力する電気光学装置の駆動回路であって、複数の段からなり、各段により入力信号を順次シフトして出力するシフトレジスタ回路と、前記各段からの出力信号のパルス幅を、イネーブル信号線を介して供給されるイネーブル信号にしたがって制限するパルス幅制限回路と、前記イネーブル信号の論理レベルを反転した反転イネーブル信号を供給する反転イネーブル信号線と、前記データ線にそれぞれ対応して設けられ、画像信号線を介して供給される画像信号を、前記パルス幅制限回路によってパルス幅の制限されたサンプリング信号に基づいてサンプリングして、対応するデータ線に供給するサンプリングスイッチとを具備し、前記サンプリングスイッチはＮチャネル型及びＰチャネル型トランジスタからなる相補型であり、前記パルス幅制限回路は、前記各段からの出力信号と、前記イネーブル信号とによりパルス幅を制限されたサンプリング信号を生成する第１のパルス幅制限回路と、前記各段からの出力信号をレベル反転した信号と、前記反転イネーブル信号とによりパルス幅を制限されたサンプリング信号を生成する第２のパルス幅制限回路とを有し、前記相補型のサンプリングスイッチにおいて、前記Ｎチャネル型トランジスタには前記第１のパルス幅制限回路で生成されたサンプリング信号が供給され、前記Ｐチャネル型トランジスタには前記第２のパルス幅制限回路で生成されたサンプリング信号が供給されることを特徴とする。
【００２１】
このような構成において、前記第１および第２のゲート回路の負荷を、互いに略同一とすることが望ましい。これにより、相補型のサンプリングスイッチにおける正負特性を、より均一化することが可能となる。
【００２２】
また、上記目的を達成するために、本件の第２の発明に係る電気光学装置あっては、上記電気光学装置の駆動回路によって駆動されることを特徴としている。これによれば、ゴーストやクロストークのない高品位な表示が可能となる。
【００２３】
この第２の発明において、複数の走査線と、複数のデータ線と、前記走査線および前記データ線の交差部に対応して設けられたスイッチング素子及び画素電極を備え、前記データ線の各々を駆動する電気光学装置であって、前記画素電極はマトリクス状に配置される一方、前記スイッチング素子は、前記画素電極および前記データ線の間に介挿されるとともに、前記走査線に供給される走査信号にしたがって開閉する構成が望ましい。この構成によれば、スイッチング素子によりオン画素とオフ画素とを電気的に分離できるので、コントラストやレスポンスなどが良好であり、かつ、高精細な表示が可能となる。
【００２４】
さらに、上記目的を達成するために、本発明に係る電気機器にあっては、上記電気光学装置を備えることを特徴としているので、ゴーストやクロストークのない高品位な表示が可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２６】
＜電気光学装置の概略構成＞
まず、本発明の第１の実施形態に係る電気光学装置について説明する。この電気光学装置は、電気光学材料として液晶を用いて、その電気光学的な変化により所定の表示を行うものである。図１（ａ）は、この電気光学装置のうち、外部回路を除いた液晶パネル１００の構成を示す斜視図であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ’線の断面図である。
【００２７】
これらの図に示されるように、液晶パネル１００は、各種素子や画素電極１１８等が形成された素子基板１０１と、共通電極１０８等が形成された対向基板１０２とが、スペーサ１０３を含むシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学材料として例えばＴＮ（Twisted Nematic）型の液晶１０５が封入された構成となっている。ここで、素子基板１０１には透明性が要求されないので、ガラスや、半導体、石英などから構成されるが、対向基板１０２には透明性が要求されるので、ガラスなどから構成される。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止された構成となっている。
【００２８】
次に、素子基板１０１の対向面であって、シール材１０４の外側一辺の領域１４０ａにおいては、後述するデータ線駆動回路やサンプリング回路などが形成されて、データ線を駆動する構成となっている。さらに、この一辺の外側には、複数の接続端子１０７が形成されて、外部回路からの各種信号を入力する構成となっている。また、この一辺に隣接する辺の領域１３０ａには、後述するように２個の走査線駆動回路が形成されて、走査線をそれぞれ両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側１個だけに形成する構成でも良い。
【００２９】
一方、対向基板１０２の共通電極１０８は、後述するように、素子基板１０１との貼合部分における４隅のうち、領域１４０ａに近接する２隅に設けられた導通材によって、素子基板１０１に形成された接続端子１０７との電気的導通が図られている。なお、導通材が設けられる地点は、ここでは２箇所であるが、共通電極１０８が接続端子１０７と電気的に導通すれば良いから、導通材が設けられる地点は少なくとも１箇所であれば足りる。ほかに、対向基板１０２には、画素電極１１８と対向する領域に、着色層（カラーフィルタ）が設けられる一方、着色層以外の領域には、光のリークによるコントラストの低下を防止したり、非表示領域を規定したりするための遮光層が設けられる。ただし、後述するプロジェクタのように色光変調の用途に適用する場合、対向基板１０２に着色層や遮光層などを形成する必要はない。
【００３０】
なお、対向基板１０２に着色層を設けると否かとにかかわらず、素子基板１０１には、光のリークにより素子の特性低下を防止するための遮光層（図示省略）が設けられる。また、素子基板１０１および対向基板１０２の対向面には、液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜（図示省略）が設けられる一方、その各背面側には配向方向に応じた偏光子（図示省略）がそれぞれ設けられる。
【００３１】
＜電気的構成＞
次に、本実施形態に係る電気光学装置の電気的な構成について説明する。図２は、この構成を示すブロック図である。この図に示されるように、電気光学装置は、上述した液晶パネル１００と、これに必要な信号を供給する外部回路２００とを備えている。
【００３２】
このうち、外部回路２００は、さらに、タイミングジェネレータ２０２とＳ／Ｐ（シリアル／パラレル）変換回路２０４とに大別される。前者のタイミングジェネレータ２０２は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに基づいて、各部で使用されるクロック信号や制御信号など（必要に応じて後述する）を出力するものである。
【００３３】
また、後者のＳ／Ｐ変換回路２０４は、図６に示されるように、ドットクロックＤＣＬＫに同期して供給される１系統の画像信号ＶＩＤを、６系統に分配するとともに時間軸に６倍に伸長して、画像信号ＶＩＤ１〜ＶＩＤ６として出力するものである。ここで、１系統の画像信号ＶＩＤを６系統の画像信号ＶＩＤ１〜ＶＩＤ６に変換する理由は、後述するサンプリング回路１５０においてサンプリングスイッチ１５１を構成する薄膜トランジスタ（Thin Film Transistor：以下、単に「ＴＦＴ」と称する。）のソース領域への画像信号の印加時間を長くして、サンプリング時間および充放電時間を十分に確保するためである。
【００３４】
なお、Ｓ／Ｐ変換回路２０４の出力段には、反転・増幅回路（図示省略）が備えられ、シリアル−パラレル変換した画像信号のうち、極性反転が必要となるものを反転させ、この後、適宜、増幅する構成となっている。ここで、極性を反転するか否かについては、一般には、データ線への画像信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ線単位の極性反転であるか、▲３▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定される。ただし、本実施形態にあっては説明の便宜上、▲１▼走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。
【００３５】
また、本実施形態における極性反転とは、共通電極１０８の電位ＬＣcom（すなわち、画像信号ＶＩＤ１〜ＶＩＤ６の振幅中心電位）を基準として正極性と負極性とに交互に電圧レベルを反転させることをいう。さらに、６系統の画像信号ＶＩＤ１〜ＶＩＤ６を液晶パネル１００への供給するタイミングは、本実施形態では同時とするが、本発明では、ドットクロックＤＣＬＫに同期して順次シフトさせても良い。
【００３６】
さて、液晶パネル１００のうち、素子基板１０１の表示領域にあっては、複数本の走査線１１２が図２において横方向に沿って平行に配列して形成され、また、複数本のデータ線１１４が縦方向に沿って平行に形成されている。そして、これらの走査線１１２とデータ線１１４とが交差する部分においては、画素を制御するためのスイッチング素子たるＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が矩形状の透明な画素電極１１８に接続されている。
【００３７】
上述したように、液晶パネル１００では、素子基板１０１と対向基板１０２との電極形成面の間において液晶１０５が挟持されているので、各画素は、画素電極１１８と、共通電極１０８と、これら両電極間に挟持された液晶１０５とによって構成されることになる。ここで、説明の便宜上、走査線１１２の総本数を「ｍ」とし、データ線１１４の総本数を「６ｎ」とすると（ただし、ｍ、ｎは、それぞれ整数）、画素は、走査線１１２とデータ線１１４との各交点に対応して、ｍ行×６ｎ列のマトリクス状に配列することになる。また、マトリクス状の画素からなる表示領域には、このほかに、液晶容量のリークを防止するための蓄積容量が、画素毎に形成されるが、図示省略されている。
【００３８】
一方、素子基板１０１の非表示領域には、周辺回路１２０が形成されている。この周辺回路１２０は、走査線駆動回路１３０や、データ線駆動回路１４０、サンプリング回路１５０のほか、製造後に欠陥の有無を判別するための検査回路を含んだ回路として概念されるものであるが、検査回路については、本件とは直接関係しないので、その説明については省略することとする。
【００３９】
また、周辺回路１２０の構成素子は、画素を駆動するＴＦＴ１１６と共通の製造プロセスで形成されるＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴを組み合わせて構成されるため、製造効率の向上や、製造コストの低下、素子特性の均一化などが図られている。
【００４０】
さて、周辺回路１２０のうち、走査線駆動回路１３０は、水平走査期間毎に順次アクティブレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍを、垂直走査期間内に出力するものである。また、データ線駆動回路１４０は、順次アクティブレベルとなるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを水平走査期間内に出力するものである。なお、走査線駆動回路１３０およびデータ線駆動回路１４０の詳細については、それぞれ後述することとする。
【００４１】
次に、サンプリング回路１５０は、データ線１１４毎に設けられるサンプリングスイッチ１５１から構成されている。ここで、データ線１１４は６本毎にブロック化されており、図２において左から数えてｊ（ｊは、１、２、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号ＶＩＤ１を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。また、同じくｊ番目のブロックに属するデータ線１１４の６本のうち、２番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号ＶＩＤ２を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。以下、同様に、ｊ番目のブロックに属するデータ線１１４の６本のうち、３、４、５、６番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１の各々は、それぞれ画像信号ＶＩＤ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、対応するデータ線１１４に供給する構成となっている。
【００４２】
なお、サンプリングスイッチ１５１を構成するＴＦＴについては、本実施形態では、Ｎチャネル型とするので、サンプリング信号Ｓ１、Ｓ２、…、ＳｎがＨレベルとなればアクティブレベルとなって、対応するサンプリングスイッチ１５１が閉じることになる。なお、サンプリングスイッチ１５１を構成するＴＦＴについては、Ｐチャネル型としても良いし、後述する第３実施形態のように、両チャネルを組み合わせた相補型としても良い。
【００４３】
ほかに、素子基板１０１の非表示領域にあっては、データ線１１４に画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングする際の負荷を低減するため、各データ線１１４を、サンプリングに先行するタイミングにおいて所定の電位にプリチャージするプリチャージ回路を形成しても良いが、本件では直接関係しないので、説明を省略することとする。
【００４４】
なお、走査線駆動回路１３０は、図２および後述する図３では、走査線１１２の一端側のみに１個だけ配置しているが、これは、電気的な構成を説明するための便宜上の措置であり、実際には、図１および後述する図８に示されるように、走査線１１２の両端に２個配置している。また、データ線駆動回路１４０は、図２および後述する図５にあっては表示領域に対して上方に位置しているが、これも、電気的な構成を説明するための便宜上の措置であり、実際には、図１および後述する図８に示されるように、表示領域に対して下方に位置している。
【００４５】
＜データ線駆動回路の構成＞
次に説明の便宜上、データ線駆動回路１４０について説明する。図５は、データ線駆動回路１４０の構成を示すブロック図である。この図において、クロック信号ＣＬＸ、その反転クロック信号ＣＬＸinv、転送開始パルスＤＸ、イネーブル信号ＥＮＢ１、その反転イネーブル信号ＥＮＢ１inv、イネーブル信号ＥＮＢ２、および、その反転イネーブル信号ＥＮＢ２invは、いずれも図２におけるタイミングジェネレータ２０２によって、画像信号ＶＩＤ１〜ＶＩＤ６と同期して供給されるものである。
【００４６】
さて、データ線駆動回路１４０は、データ線１１４のブロック総数の「ｎ」よりも１段多い（ｎ＋１）段で接続されたラッチ回路１４５０からなるシフトレジスタ１４４０を備えている。なお、この図において、「ｎ」は、奇数である場合を想定している。
【００４７】
ここで、シフトレジスタ１４４０のうち、奇数段目のラッチ回路１４５０は、次のような構成となっている。すなわち、奇数段目のラッチ回路１４５０は、第１に、クロック信号ＣＬＸの立ち上がり（反転クロック信号ＣＬＸinvの立ち下がり）において入力レベルを反転するクロックドインバータ１４５２と、第２に、クロックドインバータ１４５２による出力レベルを反転するインバータ１４５４と、第３に、反転クロック信号ＣＬＸinvの立ち上がり（クロック信号ＣＬＸの立ち下がり）においてインバータ１４５４の出力レベルを反転して、インバータ１４５４の入力に帰還するクロックドインバータ１４５６とから構成される。このため、奇数段目のラッチ回路１４５０において、反転クロック信号ＣＬＸinvが立ち上がると、インバータ１４５４の出力がクロックドインバータ１４５６に取り込まれるとともに、インバータ１４５４の入力に反転帰還されるので、結果的に、その前のクロック信号ＣＬＸの立ち上がりにおいてクロックインバータ１４５２に取り込まれた信号は、クロック信号ＣＬＸ（反転クロック信号ＣＬＸinv）の１周期分保持されることとなる。
【００４８】
一方、シフトレジスタ１４４０のうち、偶数段目のラッチ回路１４５０は、クロック信号ＣＬＹおよび反転クロック信号ＣＬＹinvの対応関係が、奇数段目のものとは入れ替わっている。このため、偶数段目のラッチ回路１４５０において、クロック信号ＣＬＸが立ち上がると、インバータ１４５４の出力がクロックドインバータ１４５６に取り込まれるとともに、インバータ１４５４の入力に反転帰還されるので、結果的に、その前の反転クロック信号ＣＬＸinvの立ち上がりにおいてクロックインバータ１４５２に取り込まれた信号は、偶数段目と同様に、クロック信号ＣＬＸの１周期分保持されることとなる。
【００４９】
このため、シフトレジスタ１４４０においては、第１段目のラッチ回路１４５０が、クロック信号ＣＬＸの立ち上がりで転送開始パルスＤＸを取り込んで出力し、この出力信号を、第２段目のラッチ回路１４５０が、クロック信号ＣＬＸの次の立ち下がり（反転クロック信号ＣＬＸinvが立ち上がり）で取り込んで出力し、以下同様の動作を、第３段目〜第ｎ段目までのラッチ回路１４５０が、クロック信号ＣＬＸ（反転クロック信号ＣＬＸinv）のレベルが遷移する毎に実行することになる。
【００５０】
したがって、クロック信号ＣＬＸの１周期に相当する幅の転送開始パルスＤＸが、水平走査期間の最初においてシフトレジスタ１４４０に入力されると、シフトレジスタ１４４０における各段のラッチ回路から出力される信号Ｓ１’、Ｓ２’、…、Ｓｎ’は、図６に示されるように、当該転送開始パルスＤＸに対し、クロック信号ＣＬＸ（反転クロック信号ＣＬＸinv）の半周期分だけ順次遅延させたものとなる。
【００５１】
続いて、シフトレジスタ１４４０の次段には、パルス幅制限回路１４６０が設けられている。このパルス幅制限回路１４６０は、第１段目から第ｎ段目までのラッチ回路１４５０に対応したＮＡＮＤ回路１４６２から構成されている。このうち、奇数段目のラッチ回路１４５０に対応するＮＡＮＤ回路１４６２は、当該ラッチ回路１４５０の出力信号と、イネーブル信号線１２４を介して供給されるイネーブル信号ＥＮＢ１との否定論理積信号を出力するものであり、また、偶数段目のラッチ回路１４５０に対応するＮＡＮＤ回路１４６２は、当該ラッチ回路１４５０の出力信号と、イネーブル信号線１２４を介して供給されるイネーブル信号ＥＮＢ２との否定論理積信号を出力するものである。
【００５２】
なお、反転イネーブル信号線１２５には、イネーブル信号ＥＮＢ１、ＥＮＢ２を極性反転した反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invが供給される。ただし、本実施形態では、この反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invを積極的に使用しない構成となっている。
【００５３】
続いて、パルス幅制限回路１４６０の次段には、バッファ回路１４８０が設けられている。このバッファ回路１４８０は、ＮＡＮＤ回路１４６２の否定論理積信号をレベル反転するインバータ回路１４８２から構成されて、これらのインバータ回路１４８２による反転信号が、データ線駆動回路１４０のサンプリング信号Ｓ１、Ｓ２、…、Ｓｎとして出力される構成となっている。
【００５４】
なお、インバータ回路１４８２は、図５では１段となっているが、同時に制御するサンプリングスイッチ１５１の負荷に応じて、３段、５段、…、というように複数段設けて、出力インピーダンスを段階的に高める構成としても良い。
【００５５】
＜走査線駆動回路＞
次に、走査線駆動回路１３０の詳細について説明する。この走査線駆動回路１３０の構成は、図３に示されるように、出力信号の引き出し方向と、入力される信号とが異なる以外、基本的にデータ線駆動回路１４０の構成と同様である。すなわち、走査線駆動回路１３０は、データ線駆動回路１４０を９０度回転して配置したものであり、図３に示されるように、水平走査期間の最初に供給される転送開始パルスＤＸの替わりに、垂直走査期間の最初に供給される転送開始パルスＤＹを入力するとともに、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸinvの替わりに、２水平走査期間に相当する周期を有するクロック信号ＣＬＹおよびその反転クロック信号ＣＬＹinvを入力する構成となっている。
【００５６】
ただし、走査線駆動回路１３０では、シフトレジスタ１３５０の次段が次のようにデータ線駆動回路１４０とは相違している。すなわち、データ線駆動回路１４０では、シフトレジスタ１４４０の各ラッチ回路１４５０から出力される信号とイネーブル信号との否定論理積信号をＮＡＮＤ回路１４６２により求め、これをインバータ１４６８により反転してサンプリング信号Ｓ１、Ｓ２、…、Ｓｎとして出力する構成となっていたが、走査線駆動回路１３０では、相隣接するラッチ回路１３５０から出力される信号同士の否定論理積信号をＮＡＮＤ回路１３６２により求め、これをインバータ１３６８により反転して走査信号Ｇ１、Ｇ２、…、Ｇｍとして出力する構成となっている。このため、走査線駆動回路１３０には、データ線駆動回路１４０におけるイネーブル信号ＥＮＢ１、ＥＮＢ２に相当する信号が入力されていない。
【００５７】
さて、このような構成において、シフトレジスタ１３４０の各ラッチ回路１３５０から出力される信号Ｇ１’、Ｇ２’、…、Ｇｍ’は、データ線駆動回路１４０における信号Ｓ１’、Ｓ２’、…、Ｓｎと同様な理由によって、図４に示されるように、垂直走査期間の最初に供給される転送開始パルスＤＹに対し、クロック信号ＣＬＹ（反転クロック信号ＣＬＹinv）の半周期分だけ順次遅延させたものとなる。したがって、ＮＡＮＤ回路１４６２およびインバータ回路１４６８の各組により出力される走査信号Ｇ１、Ｇ２、…、Ｇｍのアクティブ期間は、同図に示されるように、クロック信号ＣＬＹの半周期ずつ順次シフトして出力されることとなる。したがって、クロック信号ＣＬＹの半周期が１水平走査期間となって、走査線１１２が１本毎に順次選択される構成となっている。
【００５８】
なお、走査線駆動回路１３０の動作を説明するための図４と、データ線駆動回路１４０の動作を説明するための図６とにおいては、時間軸のスケールが実際には後者の方が前者よりも遙かに細かい点に留意すべきである。すなわち、図４の走査信号Ｇ１、Ｇ２、…、Ｇｍがアクティブ期間となる期間、すなわち、１水平走査期間内において、図６のサンプリング信号Ｓ１、Ｓ２、…、Ｓｎが順番にアクティブ期間となる関係にある。
【００５９】
＜素子基板における配線の概略＞
続いて、素子基板１０１における実際の配線、特に、データ線駆動回路１４０およびサンプリング回路１５０近傍の配線について説明する。図８は、この配線の概略を示す平面図である。
【００６０】
この図において、ＶｓｓＹおよびＶｓｓＸは、それぞれ走査線駆動回路１３０およびデータ線駆動回路１４０における電源の低位側電位（接地電位）である。また、ＶｄｄＹおよびＶｄｄＸは、それぞれ走査線駆動回路１３０およびデータ線駆動回路１４０における電源の高位側電位である。これらのうち、電源の低位側電位ＶｓｓＹが印加される信号線は、蓄積容量の共通線となっているので、各画素にも配設されている。
【００６１】
また、電位ＬＣcomが印加される２つの電極１０９は、シール材１０４（図１参照）の隅に相当する地点にそれぞれ設けられている。このため、対向基板１０２と貼り合わせられた際に、電極１０９と共通電極１０８とが導通材を介して接続されて、共通電極１０８に電位ＬＣcomが印加される構成となる。ここで、電位ＬＣcomは、時間軸に対して一定であり、この電位ＬＣcomを基準にして、Ｓ／Ｐ変換回路２０４が、画像信号ＶＩＤ１〜ＶＩＤ６を１水平走査期間毎に高位側および低位側に振り分けて、交流駆動が行われる構成となっている。
【００６２】
さて、クロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸinv）が供給されるクロック信号線は、シフトレジスタ１４４０近傍において、高位側電位ＶｄｄＸが印加される信号線によりシールドされている。イネーブル信号線１２４および反転イネーブル線１２５も、パルス幅制限回路１４６０およびバッファ回路１４８０の間において、高位側電位ＶｄｄＸが印加される信号線によりそれぞれシールドされている。このため、クロック信号およびイネーブル信号並びにこれらの反転信号は、ノイズの影響を受け難い構成となっている。
【００６３】
さらに、クロック信号線、イネーブル信号線１２４および反転イネーブル線１２５が配設される領域は、低位側電位ＶｓｓＸが印加される信号線によってシールドされている。このため、クロック信号ＣＬＸやイネーブル信号ＥＮＢ１、ＥＮＢ２などが、画像信号線１２２に対して悪影響を与えないように構成されている。
【００６４】
くわえて、画像信号線１２２の６本は、パルス幅制限回路１４６０やバッファ回路１４８０に対し図で左側から回り込んで、サンプリング回路１５０の前段において最終的にＸ方向に延在するが、クロック信号線、イネーブル信号線１２４および反転イネーブル線１２５は、パルス幅制限回路１４６０に対して右側から回り込んで最終的にＸ方向に延在している。このため、画像信号線１２２は、イネーブル信号線１２４および反転イネーブル線１２５とは一旦離間した後に、バッファ回路１４８０を挟んで対向することになるので、イネーブル信号ＥＮＢおよび反転イネーブル信号などから受けるノイズの影響が、本来的に小さくなるように配慮されている。
【００６５】
ところで、イネーブル信号線１２４および反転イネーブル線１２５の４本は、同一薄膜金属層から略同一幅でパターニングして形成したものである。そして、これら４本は、図８に示されるように、等間隔で交互に形成されるとともに、端子１０７から略平行かつ略同一長で配設されている。このため、イネーブル信号線１２４および反転イネーブル線１２５の４本にあっては、その抵抗分が互いに略同一となり、その容量も互いに同一となるので、その時定数も互いに略同一となっている。
【００６６】
ただし、厳密に言えば、本実施形態においてイネーブル信号線１２４は、パルス幅制限回路１４６０のＮＡＮＤ回路１４６２の入力端に接続される一方、反転イネーブル信号線１２５は、何も接続されない構成となっている。このため、イネーブル信号線１２４の容量と、反転イネーブル線１２５の容量とは互いに異なることになる。また、本実施形態では、ブロックの総数を示す「ｎ」を奇数としたこととの関係上、イネーブル信号ＥＮＢ１は、イネーブル信号ＥＮＢ２よりも１個多くＮＡＮＤ回路１４６２の入力端に供給される構成となっている。このため、イネーブル信号ＥＮＢ１が供給されるイネーブル信号線１２４の容量と、イネーブル信号ＥＮＢ２が供給されるイネーブル信号線１２４の容量とについても互いに異なることになる。
【００６７】
したがって実際には、イネーブル信号線１２４および反転イネーブル線１２５の４本の時定数を略同一とさせるには、これらの点を考慮して、信号線の幅や、長さ、材質、間隔などを設計したり、ダミーのゲート回路を挿入したりするなどの措置が必要となる。また、ブロックの総数「ｎ」を偶数とする構成も、２本のイネーブル信号線１２４の時定数を同一とする限りにおいて有効な措置と言える。
【００６８】
＜電気光学装置の動作＞
次に、上述した構成に係る電気光学装置の動作について説明する。
【００６９】
まず、走査線駆動回路１３０には、垂直走査期間の最初に転送開始パルスＤＹが供給される。この転送開始パルスＤＹは、クロック信号ＣＬＹ（およびその反転クロック信号ＣＬＹinv）によって順次シフトされる結果、図４に示されるように、１水平走査期間毎に順次アクティブレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍとして、対応する走査線１１２に出力される。
【００７０】
一方、外部回路２００に入力された１系統の画像信号ＶＩＤは、Ｓ／Ｐ変換回路２０４によって、図６に示されるように、画像信号ＶＩＤ１〜ＶＩＤ６に分配されるとともに、時間軸に対して６倍に伸長される。また、データ線駆動回路１４０には、同図に示されるように、水平走査期間の最初に転送開始パルスＤＸが供給される。この転送開始パルスＤＸは、シフトレジスタ１４４０によって、クロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸinv）のレベルが遷移する毎に順次シフトされた信号Ｓ１’、Ｓ２’、…、Ｓｎ’として出力される。そして、この信号Ｓ１’、Ｓ２’、…、Ｓｎ’は、イネーブル信号ＥＮＢ１、ＥＮＢ２のアクティブレベルである期間ＳＭＰａに制限されて、これが図６に示されるように、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎとして順次出力されることとなる。
【００７１】
ここで、走査信号Ｇ１がアクティブとなる期間、すなわち、第１番目の水平走査期間において、サンプリング信号Ｓ１がアクティブレベルとなると、左から１番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる。そして、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、図２において上から数えて１本目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によってそれぞれ書き込まれることとなる。この後、サンプリング信号Ｓ２がアクティブレベルとなると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１本目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によってそれぞれ書き込まれることとなる。
【００７２】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次アクティブレベルとなると、第３番目、第４番目、…、第ｎ番目のブロックに属する６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１本目の走査線１１２と、当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によってそれぞれ書き込まれることとなる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。
【００７３】
続いて、走査信号Ｇ２がアクティブとなる期間、すなわち、第２番目の水平走査期間においては、同様にして、第２行目の画素のすべてに対して書き込みが行われ、以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇｍがアクティブとなって、第３行目、第４行目、第ｍ行目の画素に対して書き込みが行われることとなる。これにより、第１行目〜第ｍ行目の画素のすべてにわたって書き込みが完了することになる。
【００７４】
ここで、画素に画像信号が書き込まれた場合、画素電極１１８と共通電極１０８との間を通過する光は、両電極に印加される電圧差がゼロであれば、液晶分子のねじれに沿って約９０度旋光する一方、電圧差の大きさにしたがって、液晶分子が電界方向に傾く結果、旋光性が消失する。このため、液晶パネル１００が例えば透過型であれば、入射側と背面側とに、偏光軸が互いに直交（平行）する偏光子をそれぞれ配置させることで、両電極に印加される電圧差がゼロであれば、光が透過（遮断）する一方、両電極に印加される電圧差に応じて光が遮断（透過）することになる。したがって、画素毎に書き込む電圧を画像信号で制御することによって、所定の表示が可能となっている。
【００７５】
このような駆動では、データ線１１４を１本毎に駆動する方式と比較すると、各サンプリングスイッチ１５１によって画像信号をサンプリングする時間が６倍となるので、各画素における充放電時間が十分に確保される。このため、高コントラスト化が図られることになる。さらに、データ線駆動回路１４０におけるラッチ回路１４５０の段数、および、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸinvの周波数が、それぞれ１／６に低減されるので、段数の低減化と併せて低消費電力化も図られることとなる。
【００７６】
さらに、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎのアクティブ期間は、イネーブル信号ＥＮＢ１、ＥＮＢ２のアクティブレベルである期間ＳＭＰａに制限されるので、隣接するサンプリング信号同士のオーバーラップが事前に防止される。このため、あるブロックに属する６本のデータ線１１４にサンプリングされるべき画像信号ＶＩＤ１〜ＶＩＤ６が、これに隣接するブロックに属する６本のデータ線１１４にも同時サンプリングされる事態が防止されて、いわゆるゴーストの発生が抑えられる結果、高品位な表示が可能となる。
【００７７】
ところで、イネーブル信号線１２４は、図８に示されるように、画像信号線１２２の６本とは、バッファ回路１４８０を挟んでＸ方向に対向して配設された構成となっているので、画像信号線１２２とイネーブル信号線１２４とは、その間に低位側電位ＶｓｓＸが供給される信号線が配設されるものの、少なくからず容量的に結合する。ここで、イネーブル信号線１２４のみが配設された従来の構成では、イネーブル信号ＥＮＢ１、ＥＮＢ２のレベル遷移に伴う微分ノイズが、画像信号ＶＩＤ１〜ＶＩＤ６に重畳されてしまい、これが表示品位を低下させる要因である、と考えられるのは、上述した通りである。
【００７８】
これに対し、本実施形態では、２本のイネーブル信号線１２４とは別に、２本の反転イネーブル信号線１２５が設けられた構成となっている。この構成において、ある１本の画像信号線１２２は、図７（ａ）に示されるように、イネーブル信号線１２４および反転イネーブル信号線１２５と容量的に結合することになる。なお、図７（ａ）において、ＶＩＤｉは、画像信号ＶＩＤ１〜ＶＩＤ６を一般化して説明するために、ある１本の画像信号線１２２に供給される画像信号を示すものである（ｉは、１、２、…、６）。
【００７９】
ここで、本実施形態において、２本の反転イネーブル信号線１２５に供給される信号は、イネーブル信号ＥＮＢ１、ＥＮＢ２をそれぞれ反転させた反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invであり、さらに、２本の反転イネーブル信号線１２５は、上述したようにイネーブル信号線１２４と略同一の時定数をそれぞれ有する構成となっている。
【００８０】
このため、図７（ｂ）に示されるように、イネーブル信号ＥＮＢ１による微分ノイズａ、および、反転イネーブル信号ＥＮＢ１invによる微分ノイズｂ同士は互いに打ち消し合い、同様に、イネーブル信号ＥＮＢ２による微分ノイズｃ、および、反転イネーブル信号ＥＮＢ２invによる微分ノイズｄ同士も互いに打ち消し合うこととなる。したがって、本実施形態によれば、任意の画像信号線１２２に供給される画像信号ＶＩＤｉには、ノイズが重畳されずに、本来の画像信号のレベルを維持することになるので、表示品位の低下が防止されることなる。
【００８１】
＜第２実施形態＞
上述した第１実施形態では、データ線駆動回路１４０による論理信号がそのままサンプリング回路１５０に供給される構成となっていたが、液晶１０５を駆動するためには、実際には瞬時値で２０ボルト程度の比較的高い電圧が必要である。このような高い電圧を液晶パネル１００で直接入力する構成とした場合、微分ノイズの振幅が大きくなる。この場合に、イネーブル信号線１２４、反転イネーブル信号線１２５において、画像信号線１２２に対する容量結合度の相違が少しでも異なると、微分ノイズが打ち消されないで、残留する可能性が高くなる。
【００８２】
そこで、このような不具合を解消するためには、データ線駆動回路１４０内部に論理振幅を変換するレベルシフタを設けて、低い電圧を液晶パネル１００に入力する構成として、ノイズ振幅を小さく抑えたまま、信号処理する構成が望ましいと考えられる。
【００８３】
具体的には、図９に示されるデータ線駆動回路１４２のように、ＮＡＮＤ回路１４６２とインバータ回路１４８２との間に、低振幅の論理信号を高振幅の論理信号に変換するレベルシフタ１４７２を介挿して、ｎ個のレベルシフタ群１４７０を設ける構成が望ましいと考えられる。なお、このようなレベルシフタについては、走査線駆動回路１３０においても同様に、ＮＡＮＤ回路１３６２とインバータ回路１３８２との間に介挿する構成が望ましい。
【００８４】
＜第３実施形態＞
また、上述した第１および第２実施形態にあっては、反転イネーブル信号線１２５に供給される反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invを積極的に用いない構成であり、この点において冗長的構成と言えるものであった。
【００８５】
そこで、反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invを積極的に用いるとともに、サンプリング回路１５０を改良した第３実施形態について説明することとする。図１０は、この第３実施形態に係るデータ線駆動回路１４４の構成を示すブロック図である。
【００８６】
この図において、サンプリング回路１５０を構成するスイッチ１５１は、Ｐチャネル型およびＮチャネル型ＴＦＴを組み合わせた相補型となっている。このため、スイッチ１５１へのサンプリング信号として、互いに排他的なレベルとなる２つの信号を供給する必要がある。このうち、一方の信号Ｎ１、Ｎ２、…、Ｎｎについては、第１実施形態におけるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎと同様であるが、他方の信号Ｐ１、Ｐ２、…、Ｐｎについては、次のようにして出力される構成となっている。
【００８７】
すなわち、奇数段のラッチ回路１４５０にあっては、クロックドインバータ１４５２（１４５６）の出力信号と、反転イネーブル信号ＥＮＢ１invとの否定論理和信号を出力する一方、偶数段のラッチ回路１４５０にあっては、クロックドインバータ１４５２（１４５６）の出力信号と、反転イネーブル信号ＥＮＢ２invとの否定論理和信号を出力するＮＯＲ回路１４６１を備え、この否定論理和信号をインバータ回路１４８１によって反転して、上述した他方の信号Ｐ１、Ｐ２、…、Ｐｎとして出力する構成となっている。ここで、クロックドインバータ１４５２（１４５６）の出力信号は、インバータ１４５４により反転される前の信号であるから、各段のラッチ回路１４５０から出力される信号Ｐ１’、Ｐ２’、…、Ｐｎ’は、信号Ｎ１’、Ｎ２’、…、Ｎｎ’をそれぞれレベル反転した関係になる。
【００８８】
なお、インバータ回路１４９１、１４９２は、信号Ｐ１、Ｐ２、…、Ｐｎと信号Ｎ１、Ｎ２、…、Ｎｎとの遅延・負荷が互いに同一となるように、それぞれＮＯＲ回路１４６１の出力端およびＮＡＮＤ回路１４６２の出力端の間に介挿されたものである。
【００８９】
このような構成において、各段のラッチ回路１４５０から出力される信号Ｐ１’、Ｐ２’、…、Ｐｎ’は、反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invがＬレベルである期間ＳＭＰａに制限されて、これが図１１に示されるように、一方のサンプリング信号Ｐ１、Ｐ２、…、Ｐｎとして順次出力されることとなる。また、各段のラッチ回路１４５０から出力される信号Ｎ１’、Ｎ２’、…、Ｎｎ’は、イネーブル信号ＥＮＢ１、ＥＮＢ２がＨレベルである期間ＳＭＰａに制限されて、これが図１１に示されるように、他方のサンプリング信号Ｎ１、Ｎ２、…、Ｎｎとして順次出力されることとなる。
【００９０】
そして、第３実施形態に係るデータ線駆動回路１４４によれば、画像信号ＶＩＤ１〜ＶＩＤ６をデータ線１１４にサンプリングする際におけるＴＦＴのしきい値電圧が、同一の負荷でかつ相補型のサンプリングスイッチ１５１によってキャンセルされる結果、交流駆動におけるいわゆるプッシュダウンが小さくなって、品位のより高い表示が可能となる。
【００９１】
さらに、反転イネーブル信号線１２５は、パルス幅制限回路１４６０のＮＯＲ回路１４６１の入力端に供給されるので、イネーブル信号線１２４と容量を略同一とさせるための設計がより容易となる。
【００９２】
＜変換数と１ブロックを構成するデータ線数との関係など＞
ところで、上述した実施形態では、データ線１１５の６本を１ブロックとする一方、同一ブロックに属するデータ線１１４の６本に対し、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングして、画像信号ＶＩＤ１〜ＶＩＤ６の印加を１ブロック毎に順次行うように構成したが、変換数および同時に印加するデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。
【００９３】
例えば、サンプリング回路１５０におけるサンプリングスイッチ１５１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の画像信号線にシリアル伝送して、データ線１１４毎に点順次サンプリングするように構成しても良い。また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等して並列供給させた画像信号を同時に供給する構成としても良い。
【００９４】
なお、変換数および同時に印加するデータ線数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係上、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、単なる白色から黒色までの階調表示を行う場合や、後述する３板式のプロジェクタのライトバルブに適用する場合には、変換数および同時に印加するデータ線数を３の倍数とする必然性はない。
【００９５】
さて、変換数および同時に印加するデータ線の数を例えば「１２」とする場合、素子基板１０１における配線、とりわけ１２本の画像信号線１２２については、図１２に示される通りとすれば良い。すなわち、奇数番目の画像信号ＶＩＤ１、ＶＩＤ３、…、ＶＩＤ１１が供給される画像信号線１２２については、端子１０７から図において右側から回り込ませる一方、偶数番目の画像信号ＶＩＤ２、ＶＩＤ４、…、ＶＩＤ１２が供給される画像信号線１２２については、端子１０７から左側から回り込ませて、サンプリング回路１５０近傍において左右両側から対向する櫛歯のようにＸ方向に延在させれば良い。なお、このような配線では、奇数番目の画像信号が供給される画像信号線１２２が、イネーブル信号線１２４および反転イネーブル線１２５と同じ側から回り込むことになるので、この点において図８の配線と比較して若干不利である。ただし、図１２に示される配線において、クロック信号線、イネーブル信号線１２４および反転イネーブル線１２５は、電源の低位側電位ＶｓｓＸによってシールドされている点は、図８における配線と共通である。このため、図１２に示される配線においても、画像信号線１２２がクロック信号ＣＬＸやイネーブル信号ＥＮＢなどから受けるノイズの影響は、小さいと考えられる。
【００９６】
＜その他＞
なお、上述した実施形態においては、上から下方向へ走査線１１２を選択する一方、左から右方向へブロックを選択する構成であったが、これとは逆方向で選択する構成でも良いし、用途に応じていずれかの方向を選択可能とする構成でも良い。
【００９７】
また、上述した実施形態において、データ線駆動回路１４０では、ラッチ回路１４５０の出力信号とイネーブル信号ＥＮＢ１またはＥＮＢ２との否定論理積信号をＮＡＮＤ回路１４６２により求め、これをインバータ回路１４８２により反転してサンプリング信号Ｓ１、Ｓ２、…、Ｓｎとして出力する構成としたが、本発明は、これに限られず、結果的に等価な信号が得られれば良い。例えば、第３実施形態において、信号Ｐ１’、Ｐ２’、…、Ｐｎ’と反転イネーブル信号ＥＮＢ１invまたはＥＮＢ２invとの否定論理和信号をそれぞれＮＯＲ回路１４６１により求め、これをそれぞれインバータ回路１４８１により反転した信号Ｐ１、Ｐ２、…、Ｐｎを、Ｐチャネル型ＴＦＴからなるスイッチのサンプリング信号として供給する構成としても良い。
【００９８】
くわえて、上述した実施形態では、素子基板１０１にＴＦＴ１１６等が形成された構成となっていたが、本発明は、これに限られない。例えば、素子基板１０１を半導体基板とするとともに、ここに、ＴＦＴ１１６に替えて相補型トランジスタを形成しても良い。さらに、ＳＯＩ（Silicon On Insulator）の技術を適用し、サファイヤなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板１０１としても良い。ただし、素子基板１０１が透明性を有しない場合、画素電極１１８をアルミニウムで形成したり、別途反射層を形成したりするなどして、液晶パネル１００を反射型として用いる必要がある。
【００９９】
さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良い。
【０１００】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。さらに、対向基板１０２に共通電極１０８を配置するのでなく、素子基板１０１上に、画素電極と対向電極とを、互いに間隔を置いて櫛歯状に配置する構成としても良い。この構成では、液晶分子が水平配向して、電極間による横方向の電界に応じて液晶分子の配向方向が変化することになる。このように、本発明の駆動方法に適合するものであれば、液晶や配向方式として、種々のものを用いることが可能である。
【０１０１】
くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス（ＥＬ）や、デジタルマイクロミラーデバイス（ＤＭＤ）、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置に適用可能である。この場合、電気光学材料としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学材料としてＥＬを用いる場合、素子基板１０１においてＥＬが画素電極１１８と透明導電膜の対向電極との間に介在することになるので、対向基板１０２は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置の駆動回路のすべてに適用可能である。
【０１０２】
＜電子機器＞
次に、上述した電気光学装置を電子機器に用いた例のいくつかについて説明する。
【０１０３】
＜その１：プロジェクタ＞
まず、上述した液晶パネル１００をライトバルブとして用いたプロジェクタについて説明する。図１３は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態に係る液晶パネル１００と同様であり、画像信号を入力する外部回路（ここでは図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【０１０４】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成されるた後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【０１０５】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像はダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる表示像を、ライトバルブ１００Ｇによる表示像に対して左右反転させる必要がある。
【０１０６】
＜その２：モバイル型コンピュータ＞
次に、上述した液晶パネル１００を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１４は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ２２００は、キーボード２２０２を備えた本体部２２０４と、表示部として用いられる液晶パネル１００とを備えている。なお、この液晶パネル１００の背面には、視認性を高めるためのバックライトが設けられる。
【０１０７】
＜その３：携帯電話＞
さらに、上述した液晶パネル１００を、携帯電話の表示部に適用した例について説明する。図１５は、この携帯電話の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面にも、視認性を高めるためのバックライトが設けられる。
【０１０８】
なお、電子機器としては、図１３〜図１５を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１０９】
【発明の効果】
以上説明したように本発明によれば、画像信号線において、イネーブル信号のレベルに反転に伴って重畳される微分ノイズが、反転イネーブル信号のレベル反転に伴う微分ノイズによって打ち消されるので、本来の画像信号の成分のみが供給される結果、ラインムラの発生を抑えた高品位な表示が可能となる。
【図面の簡単な説明】
【図１】 （ａ）は、本発明の第１の実施形態に係る電気光学装置の構成を示す斜視図であり、（ｂ）は、（ａ）のＡ−Ａ’線の断面図である。
【図２】 同電気光学装置の電気的な構成を示すブロック図である。
【図３】 同電気光学装置における走査線駆動回路の構成を示すブロック図である。
【図４】 同走査線駆動回路の動作を説明するためのタイミングチャートである。
【図５】 同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図６】 同データ線駆動回路の動作を説明するためのタイミングチャートである。
【図７】 同電気光学装置における微分ノイズの打ち消し動作を説明するためのタイミングチャートである。
【図８】 同電気光学装置における素子基板の配線を示す平面図である。
【図９】 本発明の第２実施形態に係る電気光学装置のデータ線駆動回路の構成を示すブロック図である。
【図１０】 本発明の第３実施形態に係る電気光学装置のデータ線駆動回路の構成を示すブロック図である。
【図１１】 同電気光学装置の動作を説明するためのタイミングチャートである。
【図１２】 実施形態に係る電気光学装置においてシリアル−パラレルの変換相数が多数になる場合の素子基板の配線を示す平面図である。
【図１３】 実施形態に係る電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１４】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１５】 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００…液晶パネル
１０１…素子基板
１０２…対向基板
１０５…液晶
１０８…対向基板
１１２…走査線
１１４…データ線
１１６…ＴＦＴ
１１８…画素電極
１２０…周辺回路
１２２…画像信号線
１２４…イネーブル信号線
１２５…反転イネーブル信号線
１３０…走査線駆動回路
１４０…データ線駆動回路
１５０…サンプリング回路
１５１…サンプリングスイッチ
１４４０…シフトレジスタ
１４５０…ラッチ回路
１４６０…パルス幅制限回路
１４６１…ＮＯＲ回路
１４６２…ＮＡＮＤ回路
１４７２…レベルシフタ
１４８０…バッファ回路
２１００…プロジェクタ
２２００…パーソナルコンピュータ
２３００…携帯電話
【発明の属する技術分野】
本発明は、ラインムラなどの表示上の不具合が発生するのを抑えて高品位な表示が可能な電気光学装置、および、この電気光学装置を表示部に用いた電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、液晶装置を駆動する回路は、画像表示領域に配設されたデータ線や走査線などに、画像信号や走査信号などを所定タイミングで供給するためのデータ線駆動回路や、走査線駆動回路、サンプリング回路などから構成されている。
【０００３】
このうち、データ線駆動回路は、一般には、複数のラッチ回路を備え、水平走査期間の最初に供給されるパルス信号をクロック信号に応じて順次シフトして、これをサンプリング信号として出力するものであり、同様に、走査線駆動回路は、複数のラッチ回路を備え、垂直走査期間の最初に供給されるパルス信号をクロック信号に応じて順次シフトして、これを走査信号として出力するものである。また、サンプリング回路は、データ線毎に設けられるサンプリング用のスイッチからなり、画像信号線を介して外部から供給される画像信号を、サンプリング信号にしたがってサンプリングして、各データ線に供給するものである。
【０００４】
ここで、互いに排他的となるべきサンプリング信号が、何らかの理由によりオーバーラップして出力されると、あるデータ線に本来サンプリングされるべき画像信号が、これに隣接するデータ線にもサンプリングされてしまう。この結果、いわゆるゴーストやクロストークなどが発生して、表示品位が低下する、という問題が生じる。
【０００５】
特に、最近では、ドットクロックの高周波数化に対処すべく、１系統の画像信号を複数のｍ系統にシリアル−パラレル変換（相展開）するとともに時間軸上にｍ倍に伸長し、これらｍ系統の画像信号をサンプリング信号にしたがって同時にサンプリングして、ｍ本のデータ線に供給する技術が開発されているが、このような技術において、サンプリング信号が何らかの理由によりオーバーラップして出力されると、データ線のｍ本を単位としてゴーストやクロストークなどが発生するので、表示品位の低下は、より深刻な問題となる。
【０００６】
そこで、このような問題を解決するために、近年では、データ線駆動回路におけるラッチ回路の次段にパルス幅制限回路なるものを設けて、時間的に相前後して出力されるサンプリング信号が互いにオーバーラップしないように、サンプリング信号のパルス幅を、イネーブル信号線を介して供給される制御信号（イネーブル信号）にしたがって制限することが行われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなパルス幅制限回路を設けた構成においては、上述したゴーストやクロストークなどの発生は抑えられるものの、今度は、データ線に沿った縦状のラインムラが発生する、という問題があった。
【０００８】
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、ゴーストやクロストークなどの発生を抑えた上で、さらにラインムラの発生を抑えて高品位な表示が可能な電気光学装置の駆動回路、および、電気光学装置、並びに、この電気光学装置を表示部に用いた電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
まず、課題を解決するための手段について説明する前に、本件の発明者が、上述したラインムラの発生機構について調査した結果、次の点が主な原因である、と考えられた。すなわち、上述したイネーブル信号線および画像信号線は、一般には、ガラスや半導体などの基板上において薄膜金属をパターニングしたものであるので、少なからず抵抗を有する。また、イネーブル信号線および画像信号線は、互いに近接するため、容量的に結合しやすい。したがって、両信号線にわたって一種の微分回路が形成されるので、画像信号線には、画像信号のほかに、イネーブル信号のレベル遷移に伴う微分ノイズが重畳されてしまう。この結果、データ線には、本来の画像信号に微分ノイズが加わって印加されるので、さらに、この印加電圧は、データ線毎に、あるいは、シリアル−パラレル変換する場合には、データ線のｍ本毎に異なってしまうので、これによるムラが、データ線に沿って発生して表示品位を低下させる、と考えられた。
【００１０】
そこで、本件の第１発明にあっては、画像信号を複数のデータ線に出力する電気光学装置の駆動回路であって、複数の段からなり、各段により入力信号を順次シフトして出力するシフトレジスタ回路と、前記各段からの出力信号のパルス幅を、イネーブル信号線を介して供給されるイネーブル信号にしたがって制限するパルス幅制限回路と、前記イネーブル信号線に沿って配置され、前記イネーブル信号の論理レベルを反転した反転イネーブル信号を供給する反転イネーブル信号線と、前記データ線にそれぞれ対応して設けられ、画像信号線を介して供給される画像信号を、前記パルス幅制限回路によってパルス幅の制限された信号に基づいてサンプリングして、対応する前記データ線に供給するサンプリングスイッチとを具備することを特徴とする。
【００１１】
この発明によれば、画像信号線においては、イネーブル信号のレベル遷移に伴って重畳される微分ノイズが、反転イネーブル信号のレベル遷移に伴う微分ノイズによって打ち消されるので、本来の画像信号の成分のみが供給されることとなる。したがって、ラインムラの発生を抑えた高品位な表示が可能となる。
【００１２】
ところで、本発明において、前記反転イネーブル信号線は、前記イネーブル信号線と略平行に配設されている構成が望ましい。この構成では、画像信号線からみた容量的な結合度が、イネーブル信号線と反転イネーブル信号線とでほぼ等しくなるため、イネーブル信号に起因する微分ノイズがほぼ完全に打ち消すことが可能となる。
【００１３】
同様に、本発明において、前記反転イネーブル信号線は、前記イネーブル信号線と略同一の容量を有する構成が望ましい。この構成によっても、イネーブル信号に起因する微分ノイズがほぼ完全に打ち消すことが可能となるからである。
【００１４】
同様に、本発明において、前記反転イネーブル信号線は、前記イネーブル信号線と略同一の時定数を有する構成が望ましい。この構成によっても、イネーブル信号に起因する微分ノイズがほぼ完全に打ち消すことが可能となるからである。
【００１５】
一方、本発明は、イネーブル信号に起因する微分ノイズを、反転イネーブル信号に起因する微分ノイズによって打ち消す構成ではあるが、画像信号線と、イネーブル信号線および反転イネーブル信号線との容量的な結合度は、本来的に小さい方が良い。このためには、本発明において、前記イネーブル信号線および前記反転イネーブル信号線は、前記パルス幅制限回路の形成領域の一方の側から回り込んで配設される一方、前記画像信号線は、前記パルス幅制限回路の形成領域の他方の側から回り込んで配設されている構成が望ましい。この構成によれば、イネーブル信号線および反転イネーブル信号線と、画像信号線とが、一旦離間することになるので、その分だけ容量的な結合度を小さく抑えることが可能となる。
【００１６】
また、本発明において、前記イネーブル信号線および前記反転イネーブル信号線と、前記画像信号線との間に、一定の電位の定電位線が配設されている構成が望ましい。この構成によれば、定電位線は、イネーブル信号線および反転イネーブル信号線と、画像信号線との間において、一種のシールド線として機能するので、両者の容量的な結合度を小さく抑えることが可能となる。なお、このような定電位線としては、電源供給線の高位側配線や、低位側配線、共通電極に接続される配線などが考えられる。
【００１７】
くわえて、前記パルス幅制限回路によるサンプリング信号の論理振幅を拡大して、対応するサンプリングスイッチに供給するレベルシフタを備える構成が望ましい。この構成によれば、イネーブル信号線に供給されるイネーブル信号および反転イネーブル信号線に供給される反転イネーブル信号は、レベルシフタにより論理振幅を拡大する前の低論理振幅信号であるため、画像信号線に与える影響を本来的に小さくすることが可能となる。
【００１８】
ところで、本発明における前記パルス幅制限回路の具体的構成としては、前記ラッチ回路による出力信号と、前記イネーブル信号との否定論理積信号を出力する否定論理積回路、または、前記ラッチ回路による出力信号とはレベル反転の関係にある信号と、前記反転イネーブル信号との否定論理和信号を出力する否定論理和回路である構成が想定される。
【００１９】
また、本発明において、前記画像信号は、時間軸に伸長されてｍ（ｍは２以上の整数とする）本の系統に変換されたものであり、前記データ線は、ｍ本毎にブロック化されて、ブロック化されたｍ本のデータ線に対応するスイッチが同時に駆動される構成が望ましい。この構成によれば、画像信号をサンプリングするスイッチ等の性能を高めることなく、ドットクロックの高周波数化に対処できるとともに、表示の高コントラスト化を図ることが可能となる。
【００２０】
また、本発明は、画像信号を複数のデータ線に出力する電気光学装置の駆動回路であって、複数の段からなり、各段により入力信号を順次シフトして出力するシフトレジスタ回路と、前記各段からの出力信号のパルス幅を、イネーブル信号線を介して供給されるイネーブル信号にしたがって制限するパルス幅制限回路と、前記イネーブル信号の論理レベルを反転した反転イネーブル信号を供給する反転イネーブル信号線と、前記データ線にそれぞれ対応して設けられ、画像信号線を介して供給される画像信号を、前記パルス幅制限回路によってパルス幅の制限されたサンプリング信号に基づいてサンプリングして、対応するデータ線に供給するサンプリングスイッチとを具備し、前記サンプリングスイッチはＮチャネル型及びＰチャネル型トランジスタからなる相補型であり、前記パルス幅制限回路は、前記各段からの出力信号と、前記イネーブル信号とによりパルス幅を制限されたサンプリング信号を生成する第１のパルス幅制限回路と、前記各段からの出力信号をレベル反転した信号と、前記反転イネーブル信号とによりパルス幅を制限されたサンプリング信号を生成する第２のパルス幅制限回路とを有し、前記相補型のサンプリングスイッチにおいて、前記Ｎチャネル型トランジスタには前記第１のパルス幅制限回路で生成されたサンプリング信号が供給され、前記Ｐチャネル型トランジスタには前記第２のパルス幅制限回路で生成されたサンプリング信号が供給されることを特徴とする。
【００２１】
このような構成において、前記第１および第２のゲート回路の負荷を、互いに略同一とすることが望ましい。これにより、相補型のサンプリングスイッチにおける正負特性を、より均一化することが可能となる。
【００２２】
また、上記目的を達成するために、本件の第２の発明に係る電気光学装置あっては、上記電気光学装置の駆動回路によって駆動されることを特徴としている。これによれば、ゴーストやクロストークのない高品位な表示が可能となる。
【００２３】
この第２の発明において、複数の走査線と、複数のデータ線と、前記走査線および前記データ線の交差部に対応して設けられたスイッチング素子及び画素電極を備え、前記データ線の各々を駆動する電気光学装置であって、前記画素電極はマトリクス状に配置される一方、前記スイッチング素子は、前記画素電極および前記データ線の間に介挿されるとともに、前記走査線に供給される走査信号にしたがって開閉する構成が望ましい。この構成によれば、スイッチング素子によりオン画素とオフ画素とを電気的に分離できるので、コントラストやレスポンスなどが良好であり、かつ、高精細な表示が可能となる。
【００２４】
さらに、上記目的を達成するために、本発明に係る電気機器にあっては、上記電気光学装置を備えることを特徴としているので、ゴーストやクロストークのない高品位な表示が可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２６】
＜電気光学装置の概略構成＞
まず、本発明の第１の実施形態に係る電気光学装置について説明する。この電気光学装置は、電気光学材料として液晶を用いて、その電気光学的な変化により所定の表示を行うものである。図１（ａ）は、この電気光学装置のうち、外部回路を除いた液晶パネル１００の構成を示す斜視図であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ’線の断面図である。
【００２７】
これらの図に示されるように、液晶パネル１００は、各種素子や画素電極１１８等が形成された素子基板１０１と、共通電極１０８等が形成された対向基板１０２とが、スペーサ１０３を含むシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学材料として例えばＴＮ（Twisted Nematic）型の液晶１０５が封入された構成となっている。ここで、素子基板１０１には透明性が要求されないので、ガラスや、半導体、石英などから構成されるが、対向基板１０２には透明性が要求されるので、ガラスなどから構成される。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止された構成となっている。
【００２８】
次に、素子基板１０１の対向面であって、シール材１０４の外側一辺の領域１４０ａにおいては、後述するデータ線駆動回路やサンプリング回路などが形成されて、データ線を駆動する構成となっている。さらに、この一辺の外側には、複数の接続端子１０７が形成されて、外部回路からの各種信号を入力する構成となっている。また、この一辺に隣接する辺の領域１３０ａには、後述するように２個の走査線駆動回路が形成されて、走査線をそれぞれ両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側１個だけに形成する構成でも良い。
【００２９】
一方、対向基板１０２の共通電極１０８は、後述するように、素子基板１０１との貼合部分における４隅のうち、領域１４０ａに近接する２隅に設けられた導通材によって、素子基板１０１に形成された接続端子１０７との電気的導通が図られている。なお、導通材が設けられる地点は、ここでは２箇所であるが、共通電極１０８が接続端子１０７と電気的に導通すれば良いから、導通材が設けられる地点は少なくとも１箇所であれば足りる。ほかに、対向基板１０２には、画素電極１１８と対向する領域に、着色層（カラーフィルタ）が設けられる一方、着色層以外の領域には、光のリークによるコントラストの低下を防止したり、非表示領域を規定したりするための遮光層が設けられる。ただし、後述するプロジェクタのように色光変調の用途に適用する場合、対向基板１０２に着色層や遮光層などを形成する必要はない。
【００３０】
なお、対向基板１０２に着色層を設けると否かとにかかわらず、素子基板１０１には、光のリークにより素子の特性低下を防止するための遮光層（図示省略）が設けられる。また、素子基板１０１および対向基板１０２の対向面には、液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜（図示省略）が設けられる一方、その各背面側には配向方向に応じた偏光子（図示省略）がそれぞれ設けられる。
【００３１】
＜電気的構成＞
次に、本実施形態に係る電気光学装置の電気的な構成について説明する。図２は、この構成を示すブロック図である。この図に示されるように、電気光学装置は、上述した液晶パネル１００と、これに必要な信号を供給する外部回路２００とを備えている。
【００３２】
このうち、外部回路２００は、さらに、タイミングジェネレータ２０２とＳ／Ｐ（シリアル／パラレル）変換回路２０４とに大別される。前者のタイミングジェネレータ２０２は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに基づいて、各部で使用されるクロック信号や制御信号など（必要に応じて後述する）を出力するものである。
【００３３】
また、後者のＳ／Ｐ変換回路２０４は、図６に示されるように、ドットクロックＤＣＬＫに同期して供給される１系統の画像信号ＶＩＤを、６系統に分配するとともに時間軸に６倍に伸長して、画像信号ＶＩＤ１〜ＶＩＤ６として出力するものである。ここで、１系統の画像信号ＶＩＤを６系統の画像信号ＶＩＤ１〜ＶＩＤ６に変換する理由は、後述するサンプリング回路１５０においてサンプリングスイッチ１５１を構成する薄膜トランジスタ（Thin Film Transistor：以下、単に「ＴＦＴ」と称する。）のソース領域への画像信号の印加時間を長くして、サンプリング時間および充放電時間を十分に確保するためである。
【００３４】
なお、Ｓ／Ｐ変換回路２０４の出力段には、反転・増幅回路（図示省略）が備えられ、シリアル−パラレル変換した画像信号のうち、極性反転が必要となるものを反転させ、この後、適宜、増幅する構成となっている。ここで、極性を反転するか否かについては、一般には、データ線への画像信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ線単位の極性反転であるか、▲３▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定される。ただし、本実施形態にあっては説明の便宜上、▲１▼走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。
【００３５】
また、本実施形態における極性反転とは、共通電極１０８の電位ＬＣcom（すなわち、画像信号ＶＩＤ１〜ＶＩＤ６の振幅中心電位）を基準として正極性と負極性とに交互に電圧レベルを反転させることをいう。さらに、６系統の画像信号ＶＩＤ１〜ＶＩＤ６を液晶パネル１００への供給するタイミングは、本実施形態では同時とするが、本発明では、ドットクロックＤＣＬＫに同期して順次シフトさせても良い。
【００３６】
さて、液晶パネル１００のうち、素子基板１０１の表示領域にあっては、複数本の走査線１１２が図２において横方向に沿って平行に配列して形成され、また、複数本のデータ線１１４が縦方向に沿って平行に形成されている。そして、これらの走査線１１２とデータ線１１４とが交差する部分においては、画素を制御するためのスイッチング素子たるＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が矩形状の透明な画素電極１１８に接続されている。
【００３７】
上述したように、液晶パネル１００では、素子基板１０１と対向基板１０２との電極形成面の間において液晶１０５が挟持されているので、各画素は、画素電極１１８と、共通電極１０８と、これら両電極間に挟持された液晶１０５とによって構成されることになる。ここで、説明の便宜上、走査線１１２の総本数を「ｍ」とし、データ線１１４の総本数を「６ｎ」とすると（ただし、ｍ、ｎは、それぞれ整数）、画素は、走査線１１２とデータ線１１４との各交点に対応して、ｍ行×６ｎ列のマトリクス状に配列することになる。また、マトリクス状の画素からなる表示領域には、このほかに、液晶容量のリークを防止するための蓄積容量が、画素毎に形成されるが、図示省略されている。
【００３８】
一方、素子基板１０１の非表示領域には、周辺回路１２０が形成されている。この周辺回路１２０は、走査線駆動回路１３０や、データ線駆動回路１４０、サンプリング回路１５０のほか、製造後に欠陥の有無を判別するための検査回路を含んだ回路として概念されるものであるが、検査回路については、本件とは直接関係しないので、その説明については省略することとする。
【００３９】
また、周辺回路１２０の構成素子は、画素を駆動するＴＦＴ１１６と共通の製造プロセスで形成されるＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴを組み合わせて構成されるため、製造効率の向上や、製造コストの低下、素子特性の均一化などが図られている。
【００４０】
さて、周辺回路１２０のうち、走査線駆動回路１３０は、水平走査期間毎に順次アクティブレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍを、垂直走査期間内に出力するものである。また、データ線駆動回路１４０は、順次アクティブレベルとなるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを水平走査期間内に出力するものである。なお、走査線駆動回路１３０およびデータ線駆動回路１４０の詳細については、それぞれ後述することとする。
【００４１】
次に、サンプリング回路１５０は、データ線１１４毎に設けられるサンプリングスイッチ１５１から構成されている。ここで、データ線１１４は６本毎にブロック化されており、図２において左から数えてｊ（ｊは、１、２、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号ＶＩＤ１を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。また、同じくｊ番目のブロックに属するデータ線１１４の６本のうち、２番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号ＶＩＤ２を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。以下、同様に、ｊ番目のブロックに属するデータ線１１４の６本のうち、３、４、５、６番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１の各々は、それぞれ画像信号ＶＩＤ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６を、サンプリング信号Ｓｊがアクティブとなる期間においてサンプリングして、対応するデータ線１１４に供給する構成となっている。
【００４２】
なお、サンプリングスイッチ１５１を構成するＴＦＴについては、本実施形態では、Ｎチャネル型とするので、サンプリング信号Ｓ１、Ｓ２、…、ＳｎがＨレベルとなればアクティブレベルとなって、対応するサンプリングスイッチ１５１が閉じることになる。なお、サンプリングスイッチ１５１を構成するＴＦＴについては、Ｐチャネル型としても良いし、後述する第３実施形態のように、両チャネルを組み合わせた相補型としても良い。
【００４３】
ほかに、素子基板１０１の非表示領域にあっては、データ線１１４に画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングする際の負荷を低減するため、各データ線１１４を、サンプリングに先行するタイミングにおいて所定の電位にプリチャージするプリチャージ回路を形成しても良いが、本件では直接関係しないので、説明を省略することとする。
【００４４】
なお、走査線駆動回路１３０は、図２および後述する図３では、走査線１１２の一端側のみに１個だけ配置しているが、これは、電気的な構成を説明するための便宜上の措置であり、実際には、図１および後述する図８に示されるように、走査線１１２の両端に２個配置している。また、データ線駆動回路１４０は、図２および後述する図５にあっては表示領域に対して上方に位置しているが、これも、電気的な構成を説明するための便宜上の措置であり、実際には、図１および後述する図８に示されるように、表示領域に対して下方に位置している。
【００４５】
＜データ線駆動回路の構成＞
次に説明の便宜上、データ線駆動回路１４０について説明する。図５は、データ線駆動回路１４０の構成を示すブロック図である。この図において、クロック信号ＣＬＸ、その反転クロック信号ＣＬＸinv、転送開始パルスＤＸ、イネーブル信号ＥＮＢ１、その反転イネーブル信号ＥＮＢ１inv、イネーブル信号ＥＮＢ２、および、その反転イネーブル信号ＥＮＢ２invは、いずれも図２におけるタイミングジェネレータ２０２によって、画像信号ＶＩＤ１〜ＶＩＤ６と同期して供給されるものである。
【００４６】
さて、データ線駆動回路１４０は、データ線１１４のブロック総数の「ｎ」よりも１段多い（ｎ＋１）段で接続されたラッチ回路１４５０からなるシフトレジスタ１４４０を備えている。なお、この図において、「ｎ」は、奇数である場合を想定している。
【００４７】
ここで、シフトレジスタ１４４０のうち、奇数段目のラッチ回路１４５０は、次のような構成となっている。すなわち、奇数段目のラッチ回路１４５０は、第１に、クロック信号ＣＬＸの立ち上がり（反転クロック信号ＣＬＸinvの立ち下がり）において入力レベルを反転するクロックドインバータ１４５２と、第２に、クロックドインバータ１４５２による出力レベルを反転するインバータ１４５４と、第３に、反転クロック信号ＣＬＸinvの立ち上がり（クロック信号ＣＬＸの立ち下がり）においてインバータ１４５４の出力レベルを反転して、インバータ１４５４の入力に帰還するクロックドインバータ１４５６とから構成される。このため、奇数段目のラッチ回路１４５０において、反転クロック信号ＣＬＸinvが立ち上がると、インバータ１４５４の出力がクロックドインバータ１４５６に取り込まれるとともに、インバータ１４５４の入力に反転帰還されるので、結果的に、その前のクロック信号ＣＬＸの立ち上がりにおいてクロックインバータ１４５２に取り込まれた信号は、クロック信号ＣＬＸ（反転クロック信号ＣＬＸinv）の１周期分保持されることとなる。
【００４８】
一方、シフトレジスタ１４４０のうち、偶数段目のラッチ回路１４５０は、クロック信号ＣＬＹおよび反転クロック信号ＣＬＹinvの対応関係が、奇数段目のものとは入れ替わっている。このため、偶数段目のラッチ回路１４５０において、クロック信号ＣＬＸが立ち上がると、インバータ１４５４の出力がクロックドインバータ１４５６に取り込まれるとともに、インバータ１４５４の入力に反転帰還されるので、結果的に、その前の反転クロック信号ＣＬＸinvの立ち上がりにおいてクロックインバータ１４５２に取り込まれた信号は、偶数段目と同様に、クロック信号ＣＬＸの１周期分保持されることとなる。
【００４９】
このため、シフトレジスタ１４４０においては、第１段目のラッチ回路１４５０が、クロック信号ＣＬＸの立ち上がりで転送開始パルスＤＸを取り込んで出力し、この出力信号を、第２段目のラッチ回路１４５０が、クロック信号ＣＬＸの次の立ち下がり（反転クロック信号ＣＬＸinvが立ち上がり）で取り込んで出力し、以下同様の動作を、第３段目〜第ｎ段目までのラッチ回路１４５０が、クロック信号ＣＬＸ（反転クロック信号ＣＬＸinv）のレベルが遷移する毎に実行することになる。
【００５０】
したがって、クロック信号ＣＬＸの１周期に相当する幅の転送開始パルスＤＸが、水平走査期間の最初においてシフトレジスタ１４４０に入力されると、シフトレジスタ１４４０における各段のラッチ回路から出力される信号Ｓ１’、Ｓ２’、…、Ｓｎ’は、図６に示されるように、当該転送開始パルスＤＸに対し、クロック信号ＣＬＸ（反転クロック信号ＣＬＸinv）の半周期分だけ順次遅延させたものとなる。
【００５１】
続いて、シフトレジスタ１４４０の次段には、パルス幅制限回路１４６０が設けられている。このパルス幅制限回路１４６０は、第１段目から第ｎ段目までのラッチ回路１４５０に対応したＮＡＮＤ回路１４６２から構成されている。このうち、奇数段目のラッチ回路１４５０に対応するＮＡＮＤ回路１４６２は、当該ラッチ回路１４５０の出力信号と、イネーブル信号線１２４を介して供給されるイネーブル信号ＥＮＢ１との否定論理積信号を出力するものであり、また、偶数段目のラッチ回路１４５０に対応するＮＡＮＤ回路１４６２は、当該ラッチ回路１４５０の出力信号と、イネーブル信号線１２４を介して供給されるイネーブル信号ＥＮＢ２との否定論理積信号を出力するものである。
【００５２】
なお、反転イネーブル信号線１２５には、イネーブル信号ＥＮＢ１、ＥＮＢ２を極性反転した反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invが供給される。ただし、本実施形態では、この反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invを積極的に使用しない構成となっている。
【００５３】
続いて、パルス幅制限回路１４６０の次段には、バッファ回路１４８０が設けられている。このバッファ回路１４８０は、ＮＡＮＤ回路１４６２の否定論理積信号をレベル反転するインバータ回路１４８２から構成されて、これらのインバータ回路１４８２による反転信号が、データ線駆動回路１４０のサンプリング信号Ｓ１、Ｓ２、…、Ｓｎとして出力される構成となっている。
【００５４】
なお、インバータ回路１４８２は、図５では１段となっているが、同時に制御するサンプリングスイッチ１５１の負荷に応じて、３段、５段、…、というように複数段設けて、出力インピーダンスを段階的に高める構成としても良い。
【００５５】
＜走査線駆動回路＞
次に、走査線駆動回路１３０の詳細について説明する。この走査線駆動回路１３０の構成は、図３に示されるように、出力信号の引き出し方向と、入力される信号とが異なる以外、基本的にデータ線駆動回路１４０の構成と同様である。すなわち、走査線駆動回路１３０は、データ線駆動回路１４０を９０度回転して配置したものであり、図３に示されるように、水平走査期間の最初に供給される転送開始パルスＤＸの替わりに、垂直走査期間の最初に供給される転送開始パルスＤＹを入力するとともに、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸinvの替わりに、２水平走査期間に相当する周期を有するクロック信号ＣＬＹおよびその反転クロック信号ＣＬＹinvを入力する構成となっている。
【００５６】
ただし、走査線駆動回路１３０では、シフトレジスタ１３５０の次段が次のようにデータ線駆動回路１４０とは相違している。すなわち、データ線駆動回路１４０では、シフトレジスタ１４４０の各ラッチ回路１４５０から出力される信号とイネーブル信号との否定論理積信号をＮＡＮＤ回路１４６２により求め、これをインバータ１４６８により反転してサンプリング信号Ｓ１、Ｓ２、…、Ｓｎとして出力する構成となっていたが、走査線駆動回路１３０では、相隣接するラッチ回路１３５０から出力される信号同士の否定論理積信号をＮＡＮＤ回路１３６２により求め、これをインバータ１３６８により反転して走査信号Ｇ１、Ｇ２、…、Ｇｍとして出力する構成となっている。このため、走査線駆動回路１３０には、データ線駆動回路１４０におけるイネーブル信号ＥＮＢ１、ＥＮＢ２に相当する信号が入力されていない。
【００５７】
さて、このような構成において、シフトレジスタ１３４０の各ラッチ回路１３５０から出力される信号Ｇ１’、Ｇ２’、…、Ｇｍ’は、データ線駆動回路１４０における信号Ｓ１’、Ｓ２’、…、Ｓｎと同様な理由によって、図４に示されるように、垂直走査期間の最初に供給される転送開始パルスＤＹに対し、クロック信号ＣＬＹ（反転クロック信号ＣＬＹinv）の半周期分だけ順次遅延させたものとなる。したがって、ＮＡＮＤ回路１４６２およびインバータ回路１４６８の各組により出力される走査信号Ｇ１、Ｇ２、…、Ｇｍのアクティブ期間は、同図に示されるように、クロック信号ＣＬＹの半周期ずつ順次シフトして出力されることとなる。したがって、クロック信号ＣＬＹの半周期が１水平走査期間となって、走査線１１２が１本毎に順次選択される構成となっている。
【００５８】
なお、走査線駆動回路１３０の動作を説明するための図４と、データ線駆動回路１４０の動作を説明するための図６とにおいては、時間軸のスケールが実際には後者の方が前者よりも遙かに細かい点に留意すべきである。すなわち、図４の走査信号Ｇ１、Ｇ２、…、Ｇｍがアクティブ期間となる期間、すなわち、１水平走査期間内において、図６のサンプリング信号Ｓ１、Ｓ２、…、Ｓｎが順番にアクティブ期間となる関係にある。
【００５９】
＜素子基板における配線の概略＞
続いて、素子基板１０１における実際の配線、特に、データ線駆動回路１４０およびサンプリング回路１５０近傍の配線について説明する。図８は、この配線の概略を示す平面図である。
【００６０】
この図において、ＶｓｓＹおよびＶｓｓＸは、それぞれ走査線駆動回路１３０およびデータ線駆動回路１４０における電源の低位側電位（接地電位）である。また、ＶｄｄＹおよびＶｄｄＸは、それぞれ走査線駆動回路１３０およびデータ線駆動回路１４０における電源の高位側電位である。これらのうち、電源の低位側電位ＶｓｓＹが印加される信号線は、蓄積容量の共通線となっているので、各画素にも配設されている。
【００６１】
また、電位ＬＣcomが印加される２つの電極１０９は、シール材１０４（図１参照）の隅に相当する地点にそれぞれ設けられている。このため、対向基板１０２と貼り合わせられた際に、電極１０９と共通電極１０８とが導通材を介して接続されて、共通電極１０８に電位ＬＣcomが印加される構成となる。ここで、電位ＬＣcomは、時間軸に対して一定であり、この電位ＬＣcomを基準にして、Ｓ／Ｐ変換回路２０４が、画像信号ＶＩＤ１〜ＶＩＤ６を１水平走査期間毎に高位側および低位側に振り分けて、交流駆動が行われる構成となっている。
【００６２】
さて、クロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸinv）が供給されるクロック信号線は、シフトレジスタ１４４０近傍において、高位側電位ＶｄｄＸが印加される信号線によりシールドされている。イネーブル信号線１２４および反転イネーブル線１２５も、パルス幅制限回路１４６０およびバッファ回路１４８０の間において、高位側電位ＶｄｄＸが印加される信号線によりそれぞれシールドされている。このため、クロック信号およびイネーブル信号並びにこれらの反転信号は、ノイズの影響を受け難い構成となっている。
【００６３】
さらに、クロック信号線、イネーブル信号線１２４および反転イネーブル線１２５が配設される領域は、低位側電位ＶｓｓＸが印加される信号線によってシールドされている。このため、クロック信号ＣＬＸやイネーブル信号ＥＮＢ１、ＥＮＢ２などが、画像信号線１２２に対して悪影響を与えないように構成されている。
【００６４】
くわえて、画像信号線１２２の６本は、パルス幅制限回路１４６０やバッファ回路１４８０に対し図で左側から回り込んで、サンプリング回路１５０の前段において最終的にＸ方向に延在するが、クロック信号線、イネーブル信号線１２４および反転イネーブル線１２５は、パルス幅制限回路１４６０に対して右側から回り込んで最終的にＸ方向に延在している。このため、画像信号線１２２は、イネーブル信号線１２４および反転イネーブル線１２５とは一旦離間した後に、バッファ回路１４８０を挟んで対向することになるので、イネーブル信号ＥＮＢおよび反転イネーブル信号などから受けるノイズの影響が、本来的に小さくなるように配慮されている。
【００６５】
ところで、イネーブル信号線１２４および反転イネーブル線１２５の４本は、同一薄膜金属層から略同一幅でパターニングして形成したものである。そして、これら４本は、図８に示されるように、等間隔で交互に形成されるとともに、端子１０７から略平行かつ略同一長で配設されている。このため、イネーブル信号線１２４および反転イネーブル線１２５の４本にあっては、その抵抗分が互いに略同一となり、その容量も互いに同一となるので、その時定数も互いに略同一となっている。
【００６６】
ただし、厳密に言えば、本実施形態においてイネーブル信号線１２４は、パルス幅制限回路１４６０のＮＡＮＤ回路１４６２の入力端に接続される一方、反転イネーブル信号線１２５は、何も接続されない構成となっている。このため、イネーブル信号線１２４の容量と、反転イネーブル線１２５の容量とは互いに異なることになる。また、本実施形態では、ブロックの総数を示す「ｎ」を奇数としたこととの関係上、イネーブル信号ＥＮＢ１は、イネーブル信号ＥＮＢ２よりも１個多くＮＡＮＤ回路１４６２の入力端に供給される構成となっている。このため、イネーブル信号ＥＮＢ１が供給されるイネーブル信号線１２４の容量と、イネーブル信号ＥＮＢ２が供給されるイネーブル信号線１２４の容量とについても互いに異なることになる。
【００６７】
したがって実際には、イネーブル信号線１２４および反転イネーブル線１２５の４本の時定数を略同一とさせるには、これらの点を考慮して、信号線の幅や、長さ、材質、間隔などを設計したり、ダミーのゲート回路を挿入したりするなどの措置が必要となる。また、ブロックの総数「ｎ」を偶数とする構成も、２本のイネーブル信号線１２４の時定数を同一とする限りにおいて有効な措置と言える。
【００６８】
＜電気光学装置の動作＞
次に、上述した構成に係る電気光学装置の動作について説明する。
【００６９】
まず、走査線駆動回路１３０には、垂直走査期間の最初に転送開始パルスＤＹが供給される。この転送開始パルスＤＹは、クロック信号ＣＬＹ（およびその反転クロック信号ＣＬＹinv）によって順次シフトされる結果、図４に示されるように、１水平走査期間毎に順次アクティブレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍとして、対応する走査線１１２に出力される。
【００７０】
一方、外部回路２００に入力された１系統の画像信号ＶＩＤは、Ｓ／Ｐ変換回路２０４によって、図６に示されるように、画像信号ＶＩＤ１〜ＶＩＤ６に分配されるとともに、時間軸に対して６倍に伸長される。また、データ線駆動回路１４０には、同図に示されるように、水平走査期間の最初に転送開始パルスＤＸが供給される。この転送開始パルスＤＸは、シフトレジスタ１４４０によって、クロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸinv）のレベルが遷移する毎に順次シフトされた信号Ｓ１’、Ｓ２’、…、Ｓｎ’として出力される。そして、この信号Ｓ１’、Ｓ２’、…、Ｓｎ’は、イネーブル信号ＥＮＢ１、ＥＮＢ２のアクティブレベルである期間ＳＭＰａに制限されて、これが図６に示されるように、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎとして順次出力されることとなる。
【００７１】
ここで、走査信号Ｇ１がアクティブとなる期間、すなわち、第１番目の水平走査期間において、サンプリング信号Ｓ１がアクティブレベルとなると、左から１番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる。そして、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、図２において上から数えて１本目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によってそれぞれ書き込まれることとなる。この後、サンプリング信号Ｓ２がアクティブレベルとなると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１本目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によってそれぞれ書き込まれることとなる。
【００７２】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次アクティブレベルとなると、第３番目、第４番目、…、第ｎ番目のブロックに属する６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１本目の走査線１１２と、当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によってそれぞれ書き込まれることとなる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。
【００７３】
続いて、走査信号Ｇ２がアクティブとなる期間、すなわち、第２番目の水平走査期間においては、同様にして、第２行目の画素のすべてに対して書き込みが行われ、以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇｍがアクティブとなって、第３行目、第４行目、第ｍ行目の画素に対して書き込みが行われることとなる。これにより、第１行目〜第ｍ行目の画素のすべてにわたって書き込みが完了することになる。
【００７４】
ここで、画素に画像信号が書き込まれた場合、画素電極１１８と共通電極１０８との間を通過する光は、両電極に印加される電圧差がゼロであれば、液晶分子のねじれに沿って約９０度旋光する一方、電圧差の大きさにしたがって、液晶分子が電界方向に傾く結果、旋光性が消失する。このため、液晶パネル１００が例えば透過型であれば、入射側と背面側とに、偏光軸が互いに直交（平行）する偏光子をそれぞれ配置させることで、両電極に印加される電圧差がゼロであれば、光が透過（遮断）する一方、両電極に印加される電圧差に応じて光が遮断（透過）することになる。したがって、画素毎に書き込む電圧を画像信号で制御することによって、所定の表示が可能となっている。
【００７５】
このような駆動では、データ線１１４を１本毎に駆動する方式と比較すると、各サンプリングスイッチ１５１によって画像信号をサンプリングする時間が６倍となるので、各画素における充放電時間が十分に確保される。このため、高コントラスト化が図られることになる。さらに、データ線駆動回路１４０におけるラッチ回路１４５０の段数、および、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸinvの周波数が、それぞれ１／６に低減されるので、段数の低減化と併せて低消費電力化も図られることとなる。
【００７６】
さらに、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎのアクティブ期間は、イネーブル信号ＥＮＢ１、ＥＮＢ２のアクティブレベルである期間ＳＭＰａに制限されるので、隣接するサンプリング信号同士のオーバーラップが事前に防止される。このため、あるブロックに属する６本のデータ線１１４にサンプリングされるべき画像信号ＶＩＤ１〜ＶＩＤ６が、これに隣接するブロックに属する６本のデータ線１１４にも同時サンプリングされる事態が防止されて、いわゆるゴーストの発生が抑えられる結果、高品位な表示が可能となる。
【００７７】
ところで、イネーブル信号線１２４は、図８に示されるように、画像信号線１２２の６本とは、バッファ回路１４８０を挟んでＸ方向に対向して配設された構成となっているので、画像信号線１２２とイネーブル信号線１２４とは、その間に低位側電位ＶｓｓＸが供給される信号線が配設されるものの、少なくからず容量的に結合する。ここで、イネーブル信号線１２４のみが配設された従来の構成では、イネーブル信号ＥＮＢ１、ＥＮＢ２のレベル遷移に伴う微分ノイズが、画像信号ＶＩＤ１〜ＶＩＤ６に重畳されてしまい、これが表示品位を低下させる要因である、と考えられるのは、上述した通りである。
【００７８】
これに対し、本実施形態では、２本のイネーブル信号線１２４とは別に、２本の反転イネーブル信号線１２５が設けられた構成となっている。この構成において、ある１本の画像信号線１２２は、図７（ａ）に示されるように、イネーブル信号線１２４および反転イネーブル信号線１２５と容量的に結合することになる。なお、図７（ａ）において、ＶＩＤｉは、画像信号ＶＩＤ１〜ＶＩＤ６を一般化して説明するために、ある１本の画像信号線１２２に供給される画像信号を示すものである（ｉは、１、２、…、６）。
【００７９】
ここで、本実施形態において、２本の反転イネーブル信号線１２５に供給される信号は、イネーブル信号ＥＮＢ１、ＥＮＢ２をそれぞれ反転させた反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invであり、さらに、２本の反転イネーブル信号線１２５は、上述したようにイネーブル信号線１２４と略同一の時定数をそれぞれ有する構成となっている。
【００８０】
このため、図７（ｂ）に示されるように、イネーブル信号ＥＮＢ１による微分ノイズａ、および、反転イネーブル信号ＥＮＢ１invによる微分ノイズｂ同士は互いに打ち消し合い、同様に、イネーブル信号ＥＮＢ２による微分ノイズｃ、および、反転イネーブル信号ＥＮＢ２invによる微分ノイズｄ同士も互いに打ち消し合うこととなる。したがって、本実施形態によれば、任意の画像信号線１２２に供給される画像信号ＶＩＤｉには、ノイズが重畳されずに、本来の画像信号のレベルを維持することになるので、表示品位の低下が防止されることなる。
【００８１】
＜第２実施形態＞
上述した第１実施形態では、データ線駆動回路１４０による論理信号がそのままサンプリング回路１５０に供給される構成となっていたが、液晶１０５を駆動するためには、実際には瞬時値で２０ボルト程度の比較的高い電圧が必要である。このような高い電圧を液晶パネル１００で直接入力する構成とした場合、微分ノイズの振幅が大きくなる。この場合に、イネーブル信号線１２４、反転イネーブル信号線１２５において、画像信号線１２２に対する容量結合度の相違が少しでも異なると、微分ノイズが打ち消されないで、残留する可能性が高くなる。
【００８２】
そこで、このような不具合を解消するためには、データ線駆動回路１４０内部に論理振幅を変換するレベルシフタを設けて、低い電圧を液晶パネル１００に入力する構成として、ノイズ振幅を小さく抑えたまま、信号処理する構成が望ましいと考えられる。
【００８３】
具体的には、図９に示されるデータ線駆動回路１４２のように、ＮＡＮＤ回路１４６２とインバータ回路１４８２との間に、低振幅の論理信号を高振幅の論理信号に変換するレベルシフタ１４７２を介挿して、ｎ個のレベルシフタ群１４７０を設ける構成が望ましいと考えられる。なお、このようなレベルシフタについては、走査線駆動回路１３０においても同様に、ＮＡＮＤ回路１３６２とインバータ回路１３８２との間に介挿する構成が望ましい。
【００８４】
＜第３実施形態＞
また、上述した第１および第２実施形態にあっては、反転イネーブル信号線１２５に供給される反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invを積極的に用いない構成であり、この点において冗長的構成と言えるものであった。
【００８５】
そこで、反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invを積極的に用いるとともに、サンプリング回路１５０を改良した第３実施形態について説明することとする。図１０は、この第３実施形態に係るデータ線駆動回路１４４の構成を示すブロック図である。
【００８６】
この図において、サンプリング回路１５０を構成するスイッチ１５１は、Ｐチャネル型およびＮチャネル型ＴＦＴを組み合わせた相補型となっている。このため、スイッチ１５１へのサンプリング信号として、互いに排他的なレベルとなる２つの信号を供給する必要がある。このうち、一方の信号Ｎ１、Ｎ２、…、Ｎｎについては、第１実施形態におけるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎと同様であるが、他方の信号Ｐ１、Ｐ２、…、Ｐｎについては、次のようにして出力される構成となっている。
【００８７】
すなわち、奇数段のラッチ回路１４５０にあっては、クロックドインバータ１４５２（１４５６）の出力信号と、反転イネーブル信号ＥＮＢ１invとの否定論理和信号を出力する一方、偶数段のラッチ回路１４５０にあっては、クロックドインバータ１４５２（１４５６）の出力信号と、反転イネーブル信号ＥＮＢ２invとの否定論理和信号を出力するＮＯＲ回路１４６１を備え、この否定論理和信号をインバータ回路１４８１によって反転して、上述した他方の信号Ｐ１、Ｐ２、…、Ｐｎとして出力する構成となっている。ここで、クロックドインバータ１４５２（１４５６）の出力信号は、インバータ１４５４により反転される前の信号であるから、各段のラッチ回路１４５０から出力される信号Ｐ１’、Ｐ２’、…、Ｐｎ’は、信号Ｎ１’、Ｎ２’、…、Ｎｎ’をそれぞれレベル反転した関係になる。
【００８８】
なお、インバータ回路１４９１、１４９２は、信号Ｐ１、Ｐ２、…、Ｐｎと信号Ｎ１、Ｎ２、…、Ｎｎとの遅延・負荷が互いに同一となるように、それぞれＮＯＲ回路１４６１の出力端およびＮＡＮＤ回路１４６２の出力端の間に介挿されたものである。
【００８９】
このような構成において、各段のラッチ回路１４５０から出力される信号Ｐ１’、Ｐ２’、…、Ｐｎ’は、反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invがＬレベルである期間ＳＭＰａに制限されて、これが図１１に示されるように、一方のサンプリング信号Ｐ１、Ｐ２、…、Ｐｎとして順次出力されることとなる。また、各段のラッチ回路１４５０から出力される信号Ｎ１’、Ｎ２’、…、Ｎｎ’は、イネーブル信号ＥＮＢ１、ＥＮＢ２がＨレベルである期間ＳＭＰａに制限されて、これが図１１に示されるように、他方のサンプリング信号Ｎ１、Ｎ２、…、Ｎｎとして順次出力されることとなる。
【００９０】
そして、第３実施形態に係るデータ線駆動回路１４４によれば、画像信号ＶＩＤ１〜ＶＩＤ６をデータ線１１４にサンプリングする際におけるＴＦＴのしきい値電圧が、同一の負荷でかつ相補型のサンプリングスイッチ１５１によってキャンセルされる結果、交流駆動におけるいわゆるプッシュダウンが小さくなって、品位のより高い表示が可能となる。
【００９１】
さらに、反転イネーブル信号線１２５は、パルス幅制限回路１４６０のＮＯＲ回路１４６１の入力端に供給されるので、イネーブル信号線１２４と容量を略同一とさせるための設計がより容易となる。
【００９２】
＜変換数と１ブロックを構成するデータ線数との関係など＞
ところで、上述した実施形態では、データ線１１５の６本を１ブロックとする一方、同一ブロックに属するデータ線１１４の６本に対し、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングして、画像信号ＶＩＤ１〜ＶＩＤ６の印加を１ブロック毎に順次行うように構成したが、変換数および同時に印加するデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。
【００９３】
例えば、サンプリング回路１５０におけるサンプリングスイッチ１５１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の画像信号線にシリアル伝送して、データ線１１４毎に点順次サンプリングするように構成しても良い。また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等して並列供給させた画像信号を同時に供給する構成としても良い。
【００９４】
なお、変換数および同時に印加するデータ線数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係上、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、単なる白色から黒色までの階調表示を行う場合や、後述する３板式のプロジェクタのライトバルブに適用する場合には、変換数および同時に印加するデータ線数を３の倍数とする必然性はない。
【００９５】
さて、変換数および同時に印加するデータ線の数を例えば「１２」とする場合、素子基板１０１における配線、とりわけ１２本の画像信号線１２２については、図１２に示される通りとすれば良い。すなわち、奇数番目の画像信号ＶＩＤ１、ＶＩＤ３、…、ＶＩＤ１１が供給される画像信号線１２２については、端子１０７から図において右側から回り込ませる一方、偶数番目の画像信号ＶＩＤ２、ＶＩＤ４、…、ＶＩＤ１２が供給される画像信号線１２２については、端子１０７から左側から回り込ませて、サンプリング回路１５０近傍において左右両側から対向する櫛歯のようにＸ方向に延在させれば良い。なお、このような配線では、奇数番目の画像信号が供給される画像信号線１２２が、イネーブル信号線１２４および反転イネーブル線１２５と同じ側から回り込むことになるので、この点において図８の配線と比較して若干不利である。ただし、図１２に示される配線において、クロック信号線、イネーブル信号線１２４および反転イネーブル線１２５は、電源の低位側電位ＶｓｓＸによってシールドされている点は、図８における配線と共通である。このため、図１２に示される配線においても、画像信号線１２２がクロック信号ＣＬＸやイネーブル信号ＥＮＢなどから受けるノイズの影響は、小さいと考えられる。
【００９６】
＜その他＞
なお、上述した実施形態においては、上から下方向へ走査線１１２を選択する一方、左から右方向へブロックを選択する構成であったが、これとは逆方向で選択する構成でも良いし、用途に応じていずれかの方向を選択可能とする構成でも良い。
【００９７】
また、上述した実施形態において、データ線駆動回路１４０では、ラッチ回路１４５０の出力信号とイネーブル信号ＥＮＢ１またはＥＮＢ２との否定論理積信号をＮＡＮＤ回路１４６２により求め、これをインバータ回路１４８２により反転してサンプリング信号Ｓ１、Ｓ２、…、Ｓｎとして出力する構成としたが、本発明は、これに限られず、結果的に等価な信号が得られれば良い。例えば、第３実施形態において、信号Ｐ１’、Ｐ２’、…、Ｐｎ’と反転イネーブル信号ＥＮＢ１invまたはＥＮＢ２invとの否定論理和信号をそれぞれＮＯＲ回路１４６１により求め、これをそれぞれインバータ回路１４８１により反転した信号Ｐ１、Ｐ２、…、Ｐｎを、Ｐチャネル型ＴＦＴからなるスイッチのサンプリング信号として供給する構成としても良い。
【００９８】
くわえて、上述した実施形態では、素子基板１０１にＴＦＴ１１６等が形成された構成となっていたが、本発明は、これに限られない。例えば、素子基板１０１を半導体基板とするとともに、ここに、ＴＦＴ１１６に替えて相補型トランジスタを形成しても良い。さらに、ＳＯＩ（Silicon On Insulator）の技術を適用し、サファイヤなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板１０１としても良い。ただし、素子基板１０１が透明性を有しない場合、画素電極１１８をアルミニウムで形成したり、別途反射層を形成したりするなどして、液晶パネル１００を反射型として用いる必要がある。
【００９９】
さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良い。
【０１００】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。さらに、対向基板１０２に共通電極１０８を配置するのでなく、素子基板１０１上に、画素電極と対向電極とを、互いに間隔を置いて櫛歯状に配置する構成としても良い。この構成では、液晶分子が水平配向して、電極間による横方向の電界に応じて液晶分子の配向方向が変化することになる。このように、本発明の駆動方法に適合するものであれば、液晶や配向方式として、種々のものを用いることが可能である。
【０１０１】
くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス（ＥＬ）や、デジタルマイクロミラーデバイス（ＤＭＤ）、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置に適用可能である。この場合、電気光学材料としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学材料としてＥＬを用いる場合、素子基板１０１においてＥＬが画素電極１１８と透明導電膜の対向電極との間に介在することになるので、対向基板１０２は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置の駆動回路のすべてに適用可能である。
【０１０２】
＜電子機器＞
次に、上述した電気光学装置を電子機器に用いた例のいくつかについて説明する。
【０１０３】
＜その１：プロジェクタ＞
まず、上述した液晶パネル１００をライトバルブとして用いたプロジェクタについて説明する。図１３は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態に係る液晶パネル１００と同様であり、画像信号を入力する外部回路（ここでは図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【０１０４】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成されるた後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【０１０５】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像はダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる表示像を、ライトバルブ１００Ｇによる表示像に対して左右反転させる必要がある。
【０１０６】
＜その２：モバイル型コンピュータ＞
次に、上述した液晶パネル１００を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１４は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ２２００は、キーボード２２０２を備えた本体部２２０４と、表示部として用いられる液晶パネル１００とを備えている。なお、この液晶パネル１００の背面には、視認性を高めるためのバックライトが設けられる。
【０１０７】
＜その３：携帯電話＞
さらに、上述した液晶パネル１００を、携帯電話の表示部に適用した例について説明する。図１５は、この携帯電話の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面にも、視認性を高めるためのバックライトが設けられる。
【０１０８】
なお、電子機器としては、図１３〜図１５を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１０９】
【発明の効果】
以上説明したように本発明によれば、画像信号線において、イネーブル信号のレベルに反転に伴って重畳される微分ノイズが、反転イネーブル信号のレベル反転に伴う微分ノイズによって打ち消されるので、本来の画像信号の成分のみが供給される結果、ラインムラの発生を抑えた高品位な表示が可能となる。
【図面の簡単な説明】
【図１】 （ａ）は、本発明の第１の実施形態に係る電気光学装置の構成を示す斜視図であり、（ｂ）は、（ａ）のＡ−Ａ’線の断面図である。
【図２】 同電気光学装置の電気的な構成を示すブロック図である。
【図３】 同電気光学装置における走査線駆動回路の構成を示すブロック図である。
【図４】 同走査線駆動回路の動作を説明するためのタイミングチャートである。
【図５】 同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図６】 同データ線駆動回路の動作を説明するためのタイミングチャートである。
【図７】 同電気光学装置における微分ノイズの打ち消し動作を説明するためのタイミングチャートである。
【図８】 同電気光学装置における素子基板の配線を示す平面図である。
【図９】 本発明の第２実施形態に係る電気光学装置のデータ線駆動回路の構成を示すブロック図である。
【図１０】 本発明の第３実施形態に係る電気光学装置のデータ線駆動回路の構成を示すブロック図である。
【図１１】 同電気光学装置の動作を説明するためのタイミングチャートである。
【図１２】 実施形態に係る電気光学装置においてシリアル−パラレルの変換相数が多数になる場合の素子基板の配線を示す平面図である。
【図１３】 実施形態に係る電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１４】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１５】 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００…液晶パネル
１０１…素子基板
１０２…対向基板
１０５…液晶
１０８…対向基板
１１２…走査線
１１４…データ線
１１６…ＴＦＴ
１１８…画素電極
１２０…周辺回路
１２２…画像信号線
１２４…イネーブル信号線
１２５…反転イネーブル信号線
１３０…走査線駆動回路
１４０…データ線駆動回路
１５０…サンプリング回路
１５１…サンプリングスイッチ
１４４０…シフトレジスタ
１４５０…ラッチ回路
１４６０…パルス幅制限回路
１４６１…ＮＯＲ回路
１４６２…ＮＡＮＤ回路
１４７２…レベルシフタ
１４８０…バッファ回路
２１００…プロジェクタ
２２００…パーソナルコンピュータ
２３００…携帯電話
Claims (11)
- 画像信号を複数のデータ線に出力する電気光学装置の駆動回路であって、
複数の段からなり、各段により入力信号を順次シフトして出力するシフトレジスタ回路と、
前記各段からの出力信号のパルス幅を、イネーブル信号線を介して供給されるイネーブル信号にしたがって制限するパルス幅制限回路と、
前記イネーブル信号線に沿って配置され、前記イネーブル信号の論理レベルを反転した反転イネーブル信号を供給する反転イネーブル信号線と、
前記データ線にそれぞれ対応して設けられ、画像信号線を介して供給される画像信号を、前記パルス幅制限回路によってパルス幅の制限されたサンプリング信号に基づいてサンプリングして、対応する前記データ線に供給するサンプリングスイッチとを具備し、
前記サンプリングスイッチはＮチャネル型及びＰチャネル型トランジスタからなる相補型であり、
前記パルス幅制限回路は、
前記各段からの出力信号と、前記イネーブル信号とによりパルス幅を制限されたサンプリング信号を生成する第１のパルス幅制限回路と、
前記各段からの出力信号をレベル反転した信号と、前記反転イネーブル信号とによりパルス幅を制限されたサンプリング信号を生成する第２のパルス幅制限回路とを有し、
前記相補型のサンプリングスイッチにおいて、前記Ｎチャネル型トランジスタには前記第１のパルス幅制限回路で生成されたサンプリング信号が供給され、前記Ｐチャネル型トランジスタには前記第２のパルス幅制限回路で生成されたサンプリング信号が供給される
ことを特徴とする電気光学装置の駆動回路。 - 前記反転イネーブル信号線は、前記イネーブル信号線と略同一の容量を有する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記反転イネーブル信号線は、前記イネーブル信号線と略同一の時定数を有する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記イネーブル信号線および前記反転イネーブル信号線は、前記パルス幅制限回路の形成領域の一方の側から回り込んで配設される一方、
前記画像信号線は、前記パルス幅制限回路の形成領域の他方の側から回り込んで配設されている
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記イネーブル信号線および前記反転イネーブル信号線と、前記画像信号線との間に、一定の電位の定電位線が配設されている
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記パルス幅制限回路によりパルス幅の制限された信号の論理振幅を拡大して、対応するサンプリングスイッチに供給するレベルシフタを備える
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記パルス幅制限回路は、
前記ラッチ回路による出力信号と、前記イネーブル信号との否定論理積信号を出力する否定論理積回路、または、
前記ラッチ回路による出力信号とはレベル反転の関係にある信号と、前記反転イネーブル信号との否定論理和信号を出力する否定論理和回路である
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記画像信号は、時間軸に伸長されてｍ（ｍは２以上の整数とする）本の系統に変換されたものであり、
前記データ線は、ｍ本毎にブロック化されて、ブロック化されたｍ本のデータ線に対応するスイッチが同時に駆動される
ことを特徴とする請求項１記載の電気光学装置の駆動回路。 - 請求項１乃至８のいずれか記載の電気光学装置の駆動回路によって駆動される
ことを特徴とする電気光学装置。 - 複数の走査線と、複数のデータ線と、前記走査線および前記データ線の交差部に対応して設けられたスイッチング素子及び画素電極を備え、前記データ線の各々を駆動する電気光学装置であって、
前記画素電極がマトリクス状に配置される一方、前記スイッチング素子が、前記画素電極および前記データ線の間に介挿されるとともに、前記走査線に供給される走査信号にしたがって開閉する
ことを特徴とする請求項９記載の電気光学装置。 - 請求項９または１０記載の電気光学装置を備える
ことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000025723A JP3855575B2 (ja) | 2000-02-02 | 2000-02-02 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000025723A JP3855575B2 (ja) | 2000-02-02 | 2000-02-02 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001215928A JP2001215928A (ja) | 2001-08-10 |
| JP3855575B2 true JP3855575B2 (ja) | 2006-12-13 |
Family
ID=18551545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000025723A Expired - Lifetime JP3855575B2 (ja) | 2000-02-02 | 2000-02-02 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855575B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359552C (zh) * | 2001-10-17 | 2008-01-02 | 索尼株式会社 | 显示设备 |
| JP3890949B2 (ja) | 2001-10-17 | 2007-03-07 | ソニー株式会社 | 表示装置 |
| US7123235B2 (en) | 2002-09-05 | 2006-10-17 | Toppoly Optoelectronics Corp. | Method and device for generating sampling signal |
| JP5218593B2 (ja) * | 2003-06-02 | 2013-06-26 | セイコーエプソン株式会社 | 電気光学装置及びこれを備えた電子機器 |
| JP4826061B2 (ja) * | 2004-02-19 | 2011-11-30 | セイコーエプソン株式会社 | 電気光学装置、その駆動回路および電子機器 |
| JP4049162B2 (ja) | 2004-06-18 | 2008-02-20 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2008134645A (ja) * | 2007-12-14 | 2008-06-12 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN112885287B (zh) * | 2021-03-01 | 2023-01-17 | 深圳天德钰科技股份有限公司 | 显示面板 |
-
2000
- 2000-02-02 JP JP2000025723A patent/JP3855575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001215928A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP3685029B2 (ja) | 液晶表示装置、画像信号補正回路、液晶表示装置の駆動方法、および画像信号補正方法、ならびに電子機器 | |
| JP2000310963A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| US20050206608A1 (en) | Electro-optical device and electronic apparatus | |
| JP3758503B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP3855575B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| KR100767906B1 (ko) | 전기 광학 장치의 구동 회로 및 이것을 구비한 전기 광학장치 및 전자 기기 | |
| JP3800912B2 (ja) | 電気光学装置および電子機器 | |
| JP3635972B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP4093270B2 (ja) | 電気光学装置および電子機器 | |
| JP2001249636A (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP2007272162A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
| JP4120306B2 (ja) | 電気光学装置、フレキシブルプリント基板及び電子機器 | |
| US20040041776A1 (en) | Electro-optical device, driver circuit for electro-optical device, drive method for driving electro-optical device, and electronic equipment | |
| KR100637642B1 (ko) | 전기 광학 장치의 구동 회로 및 구동 방법, 전기 광학 장치그리고 전자 기기 | |
| JP2010127955A (ja) | 電気光学装置及び電子機器 | |
| JP2006091800A (ja) | 画像信号補正回路、画像信号補正方法、電気光学装置および電子機器 | |
| JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP4111235B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP4748143B2 (ja) | 電気光学装置および電子機器 | |
| JP2006030970A (ja) | 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器 | |
| JP2005345879A (ja) | 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器 | |
| JP4075937B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |