JP4120306B2 - 電気光学装置、フレキシブルプリント基板及び電子機器 - Google Patents
電気光学装置、フレキシブルプリント基板及び電子機器 Download PDFInfo
- Publication number
- JP4120306B2 JP4120306B2 JP2002216761A JP2002216761A JP4120306B2 JP 4120306 B2 JP4120306 B2 JP 4120306B2 JP 2002216761 A JP2002216761 A JP 2002216761A JP 2002216761 A JP2002216761 A JP 2002216761A JP 4120306 B2 JP4120306 B2 JP 4120306B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal group
- mounting terminal
- data line
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、相展開を用いた液晶装置等に好適な電気光学装置、フレキシブルプリント基板及び電子機器に関する。
【0002】
【従来の技術】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、TFT駆動、TFD駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極などがTFTアレイ基板等上に設けられている。
【0003】
各走査線には、走査線駆動回路から走査信号が順次供給されるようになっている。一方、データ線には、データ線駆動回路により駆動されたサンプリング回路によって画像信号が供給される。即ち、データ線駆動回路は、画像信号線上の画像信号をデータ線毎にサンプリングするサンプリング回路に対して、走査信号の順次供給動作と平行して、サンプリング回路駆動信号を供給するように構成されている。
【0004】
より具体的には、データ線駆動回路は、データ線の配列方向であるX方向(横方向)に対して複数段からなるX側シフトレジスタを有する。X側シフトレジスタは、外部の画像信号処理回路から入力され水平走査の基準となるX側クロック信号CLX(及びその反転信号CLXinv)の周期に基づいて、各段における転送信号をサンプリング回路駆動信号として夫々対応する走査線に接続されたサンプリングスイッチに出力するように構成されている。このサンプリング回路駆動信号を受けて各サンプリングスイッチによりサンプリングされた画像信号が、各データ線に線順次や複数線同時に供給される。
【0005】
ここで特に、この種の液晶装置等の電気光学装置の技術分野においては、表示画像の品位の向上という一般的要請に沿うべく画素ピッチの微細化が進められ、所謂XGAモード、SXGAモード等のように駆動周波数も高められてきている。
【0006】
しかるに、上述の如くシフトレジスタから順次出力される転送信号を単純にサンプリング回路駆動信号として用いる方式のままで駆動周波数を高めたのでは、各サンプリングスイッチに対し割り当てられるサンプリング時間が短くなる。このため、各サンプリングスイッチにおけるサンプリング能力が不足する結果を招く。これに対し、サンプリングスイッチを構成するTFT等のトランジスタ特性自体を高めたり、その各種配線の抵抗や時定数などの配線特性自体を高めるのでは、生産コストの上昇や歩留まりの低下を招いてしまう。
【0007】
そこで従来は高周波駆動に対処するために、相展開と呼ばれる技術が導入されている。この相展開とは、1つのシリアルな画像信号をn(但し、nは2以上の自然数)本おきのデータ線に夫々対応するn個のパラレルな画像信号に展開することをいう。より具体的には、画面表示領域の端から1、1+n、1+2n、1+3n、…番目のデータ線に対応する画像信号を1本目の画像信号線に割り当て、画面表示領域の端から2、2+n、2+2n、2+3n、…番目のデータ線に対応する画像信号を2本目の画像信号線に割り当て、画面表示領域の端から3、3+n、3+2n、3+3n、…番目のデータ線に対応する画像信号を3本目の画像信号に割り当てて、という具合に一定本数間隔のデータ線に対応する画像信号に展開するのである。例えば、3相展開の場合には、1、4、7、10、…本目のデータ線に対応する画像信号は、1本目の画像信号線上に送信される画像信号とされ、2、5、8、11、…本目のデータ線に対応する画像信号は、2本目の画像信号線上に送信される画像信号とされ、3、6、9、12、…本目のデータ線に対応する画像信号は、3本目の画像信号線上に送信される画像信号とされるのである。このように相展開を行えば、各画像信号線についての駆動周波数を相展開数分の一にまで下げられるので、前述の如き高周波駆動に伴う弊害を未然に防止できる。また特に相展開を行うと共に、別々の画像信号線に接続された複数の隣接するサンプリングスイッチを同一のサンプリング回路駆動信号により一挙に駆動するように構成すれば、各サンプリングスイッチにおけるサンプリング時間を最大限に長く出来、しかも、一つのサンプリング回路駆動信号を複数のサンプリングスイッチに対して共用できるので、データ線駆動回路及びサンプリング回路における駆動周波数を相対的に低められる。
【0008】
更に、従来は高周波駆動に対処するために、イネーブル回路も導入されている。このイネーブル回路とは、相前後するサンプリング回路駆動信号同士が、時間軸上で部分的に重なったまま、これらの信号に応じてサンプリングスイッチがサンプリングしてしまうことがないように、イネーブル信号と呼ばれるイネーブル用のクロック信号と各サンプリング回路駆動信号との論理積をとることにより、各サンプリング回路駆動信号のパルス幅を、イネーブル信号のパルス幅にまで狭める技術である。このようにパルス幅が制限されると、相前後する二つのサンプリング回路駆動信号の間には、若干の時間間隔が時間的マージンとして置かれることになる。このため、たとえ高周波数駆動に伴って、サンプリング回路、データ線駆動回路等を構成するTFT等の能動素子や各種配線におけるオン抵抗や配線抵抗、時定数、容量、遅延時間などの悪影響が相対的に増大しても、上述した時間的マージンにより、この悪影響を部分的に又は完全に吸収することが可能となるのである。この結果、画像信号が相展開されていない場合には相隣接するデータ線間における、或いは、画像信号が相展開されている場合には同一の画像信号に接続されていると共に相前後して駆動されるデータ線間における、所謂クロストークやゴーストが生じるのを効率的に防ぐことが可能となる。
【0009】
【発明が解決しようとする課題】
液晶装置等の電気光学装置の技術分野においては、基本的に高画質化の要請は強く、このためには高精細な画像を実現すべく画素ピッチを更に微細化すると共により多数の走査線やデータ線を更に高周波数で駆動することが必要となってきている。
【0010】
しかしながら、前述した従来の相展開を行うためには、外部の画像信号処理回路における信号処理負担が増加すると共に、複数の画像信号線を基板上に引き回すことが必要となり、また画像信号の上又は下を交差させる必要のあるサンプリング回路駆動信号線の配線等も複雑化する。
【0011】
一方、上述したように、相展開による駆動を行うと、クロックCLX又はその反転信号CLXinvが画面上の水平方向の複数画素毎の表示タイミングで立上り、立下ることになる。複雑化した配線構造によって、これらのクロックCLX,CLXinvを伝送する信号線(以下、信号線CLX,CLXinvという)からのノイズによって、画面上の縦方向にラインムラが発生するという問題があった。
【0012】
また、同様の理由により、上述したイネーブル信号を伝送する複数の信号線(以下、信号線ENB1,ENB2,…という)からのノイズによっても、画面上の縦方向にラインムラが発生するという問題があった。
【0013】
本発明はかかる問題点に鑑みてなされたものであって、配線レイアウトの最適化又はダミー配線の挿入により、表示画像の品位の劣化を効率的に防止することができる電気光学装置及びこれに用いるフレキシブルプリント基板並びに電子機器を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明に係る電気光学装置は、基板上に、複数の走査線及び複数のデータ線と、前記走査線及び前記データ線の交差部分に対応して設けられるスイッチング素子と、前記スイッチング素子に電気的に接続される画素電極と、画像信号を伝送するビデオ信号線と、第1のクロック信号のレベルが遷移する毎に、第1転送パルスを順次シフトし、走査信号を前記走査線に出力する走査線駆動回路と、第2のクロック信号のレベルが遷移する毎に、第2転送パルスを順じシフトして信号を出力するとともに、前記データ線への画像信号の供給タイミングを決定するイネーブル信号と前記信号とに基づいて、サンプリング信号を出力するデータ線駆動回路と、前記複数のデータ線と前記データ線駆動回路との間に設けられ、かつ、前記サンプリング信号に基づいて前記ビデオ信号線から前記画像信号をサンプリングして、前記データ線に供給するサンプリング回路と、前記データ線駆動回路が設けられた辺の外周部分に形成された複数の実装端子群と、を具備し、前記複数の実装端子群は、前記ビデオ信号線が接続された第1の実装端子群と、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線が接続された第2の実装端子群と、前記第1転送開始パルスを供給する配線及び前記第1クロック信号を供給する配線が接続された第3の実装端子群とを有し、前記第3の実装端子群は、前記第1の実装端子群と前記第2の実装端子群との間に設けられており、前記ビデオ信号線は、前記第1の実装端子群から前記データ線駆動回路の一方の横側面を通り前記サンプリング回路に至るように設けられており、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線は、前記第2の実装端子群から前記データ線駆動回路の他方の横側面を通り前記データ線駆動回路に至るように設けられることを特徴とする。
このような構成によれば、ビデオ信号線を有する第1の実装端子群と第1のクロック信号及びイネーブル信号の信号線を有する第2の実装端子群とが、データ線駆動回路の設けられた辺の外周部において、それぞれ異なった側に設けられ、更にそれらの端子から、それぞれ異なった横側面から配線されることで、ビデオ信号線とイネーブル信号線等とが隣り合うことなく配置されるため、互いの干渉を防ぐことができます。更に、第1の実装端子群と第2の実装端子群との間に所定の固定電位を有する第3の実装端子群を配置することで、第1の実装端子群に対する第2の実装端子群からの高周波ノイズの影響をさらに低減することができる。
本発明に係るフレキシブルプリント基板は、前記請求項1記載の電気光学装置の前記第1の実装端子群に対応した第1の配線パターン群と、前記請求項1記載の電気光学装置の前記第2の実装端子群に対応した第2の配線パターン群と、前記請求項1記載の電気光学装置の前記第3の実装端子群に対応した第3の配線パターン群とを具備したことを特徴とする。
また、他の態様では、電気光学装置は、複数の走査線及び複数のデータ線と、前記走査線及びデータ線の交差部分に対応して設けられるスイッチング素子及び画素電極の対と、画像信号を伝送するビデオ信号線と、1垂直有効走査期間の最初に供給される転送開始パルス、1水平周期で発生するクロック信号を用いて、各ラインの前記スイッチング素子を駆動する走査信号を発生する走査線駆動手段と、前記ビデオ信号線によって転送された画像信号を水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号を用いてサンプリングして前記データ線に供給するデータ線駆動手段と、1垂直周期で発生するプリチャージ制御信号に基づいて、前記データ線への前記画像信号の供給に先立って、前記データ線をプリチャージ信号を用いてプリチャージするプリチャージ手段と、前記ビデオ信号線が接続される第1の実装端子群と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第2の実装端子群と、前記第1の実装端子群と前記第2の実装端子群との間に設けられ前記1垂直有効走査期間の最初に供給される転送開始パルス、1水平周期で発生するクロック信号、前記1垂直周期で発生するプリチャージ制御信号及び前記プリチャージ信号の信号線のうちの少なくとも1つの信号線が接続される第3の実装端子群とを具備したことを特徴とする。
【0015】
このような構成によれば、ビデオ信号線が接続される第1の端子群と、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第2の実装端子群との間に、1垂直有効走査期間の最初に供給される転送開始パルス、1水平周期で発生するクロック信号、前記1垂直周期で発生するプリチャージ制御信号及びプリチャージ信号の信号線のうちの少なくとも1つの信号線が接続される第3の実装端子群が配置される。第3の実装端子群に供給される各信号は、ビデオ信号がデータ線に供給されるタイミングにおいては立上り,立下らないパルスである。逆にこのタイミングにおいて立上り,立下る信号が供給される第2の実装端子は、第1の実装端子から離間し、第1,第2の実装端子群相互間には第3の実装端子群が配置される。これにより、第1の実装端子群に供給される画像信号は、第2の実装端子群に供給される各信号の高周波ノイズの影響を受けることが防止される。従って、所定画素数毎の縦方向のラインムラの発生が防止される。
【0016】
前記1垂直有効走査期間の最初に供給される転送開始パルス、1水平周期で発生するクロック信号、前記1垂直周期で発生するプリチャージ制御信号及び前記プリチャージ信号の信号線のうちの少なくとも1つの信号線は、前記ビデオ信号線と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に配線されることを特徴とする。
【0017】
このような構成によれば、ビデオ信号線と、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に、1垂直有効走査期間の最初に供給される転送開始パルス、1水平周期で発生するクロック信号、前記1垂直周期で発生するプリチャージ制御信号及びプリチャージ信号の信号線のうちの少なくとも1つの信号線が配線される。これにより、ビデオ信号線によって伝送される画像信号が、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号による高周波ノイズによる悪影響を受けることが防止される。
【0018】
また、本発明に係る電気光学装置は、複数の走査線及び複数のデータ線と、前記走査線及び前記データ線の交差部分に対応して設けられるスイッチング素子と、前記スイッチング素子に電気的に接続される画素電極と、画像信号を伝送するビデオ信号線と、第1のクロック信号のレベルが遷移する毎に、第1転送パルスを順次シフトし、走査信号を前記走査線に出力する走査線駆動回路と、第2のクロック信号のレベルが遷移する毎に、第2転送パルスを順じシフトして信号を出力するとともに、前記データ線への画像信号の供給タイミングを決定するイネーブル信号と前記信号とに基づいて、サンプリング信号を出力するデータ線駆動回路と、前記複数のデータ線と前記データ線駆動回路との間に設けられ、かつ、前記サンプリング信号に基づいて前記ビデオ信号線から前記画像信号をサンプリングして、前記データ線に供給するサンプリング回路と、プリチャージ制御信号に基づいてプリチャージ信号線からプレチャージ電圧信号を前記データ線に供給するプリチャージ回路と、前記データ線駆動回路が設けられた辺の外周部分に形成された複数の実装端子群と、を具備し、前記複数の実装端子群は、前記ビデオ信号線が接続された第1の実装端子群と、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線が接続された第2の実装端子群と、前記プリチャージ制御信号及び前記プリチャージ信号の信号線のうちの少なくとも1つの信号線が接続された第3の実装端子群とを有し、前記第3の実装端子群は、前記第1の実装端子群と前記第2の実装端子群との間に設けられており、前記ビデオ信号線は、前記第1の実装端子群から前記データ線駆動回路の一方の横側面を通り前記サンプリング回路に至るように設けられており、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線は、前記第2の実装端子群から前記データ線駆動回路の他方の横側面を通り前記データ線駆動回路に至るように設けられることを特徴とする。
本発明に係るフレキシブルプリント基板は、前記電気光学装置の前記第1の実装端子群に対応した第1の配線パターン群と、前記電気光学装置の前記第2の実装端子群に対応した第2の配線パターン群と、前記電気光学装置の前記第3の実装端子群に対応した第3の配線パターン群とを具備したことを特徴とする。
【0019】
このような構成によれば、第1の配線パターンと第2の配線パターンとの間に第3の配線パターンが配線される。これにより、第1の配線パターンによって伝送される画像信号に、第2の配線パターンによって伝送される水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号による高周波ノイズが混入することが防止される。
【0020】
また、本発明に係る電気光学装置は、基板上に、複数の走査線及び複数のデータ線と、前記走査線及び前記データ線の交差部分に対応して設けられるスイッチング素子と、前記スイッチング素子に電気的に接続される画素電極と、画像信号を伝送するビデオ信号線と、第1のクロック信号のレベルが遷移する毎に、第1転送パルスを順次シフトし、走査信号を前記走査線に出力する走査線駆動回路と、第2のクロック信号のレベルが遷移する毎に、第2転送パルスを順じシフトして信号を出力するとともに、前記データ線への画像信号の供給タイミングを決定するイネーブル信号と前記信号とに基づいて、サンプリング信号を出力するデータ線駆動回路と、前記複数のデータ線と前記データ線駆動回路との間に設けられ、かつ、前記サンプリング信号に基づいて前記ビデオ信号線から前記画像信号をサンプリングして、前記データ線に供給するサンプリング回路と、前記データ線駆動回路が設けられた辺の外周部分に形成された複数の実装端子群と、を具備し、前記複数の実装端子群は、前記ビデオ信号線が接続された第1の実装端子群と、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線が接続された第2の実装端子群と、所定の固定電位に設定された信号線の少なくとも一つが接続されたダミー端子群とを有し、前記ダミー端子群は、前記第1の実装端子群と前記第2の実装端子群との間に設けられており、前記ビデオ信号線は、前記第1の実装端子群から前記データ線駆動回路の一方の横側面を通り前記サンプリング回路に至るように設けられており、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線は、前記第2の実装端子群から前記データ線駆動回路の他方の横側面を通り前記データ線駆動回路に至るように設けられることを特徴とする。
【0021】
このような構成によれば、ビデオ信号線が接続される第1の端子群と、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号の信号線が接続される第2の実装端子群との間に、所定の固定電位に設定されるダミー端子群が配置される。これにより、第1の実装端子群に供給される画像信号は、第2の実装端子群に供給される各信号の高周波ノイズの影響を受けることが防止される。
【0022】
また、前記ビデオ信号線と、前記水平走査の基準となるクロック及び前記データ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に配線され所定の固定電位が供給される少なくとも1本以上のダミー信号線を更に具備したことを特徴とする。
【0023】
このような構成によれば、ビデオ信号線と、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号の信号線との間に、所定の固定電位が供給される少なくとも1本以上のダミー信号線が配線される。これにより、ビデオ信号線によって伝送される画像信号が、水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号による高周波ノイズによる悪影響を受けることが防止される。
【0024】
本発明に係るフレキシブルプリント基板は、前記電気光学装置の前記第1の実装端子群に対応した第1の配線パターン群と、前記電気光学装置の前記第2の実装端子群に対応した第2の配線パターン群と、前記電気光学装置の前記ダミー端子群に対応したダミー配線パターン群とを具備したことを特徴とするフレキシブルプリント基板。
【0025】
このような構成によれば、第1の配線パターンと第2の配線パターンとの間に所定の固定電位の信号を伝送するダミー配線パターンが配線される。これにより、第1の配線パターンによって伝送される画像信号に、第2の配線パターンによって伝送される水平走査の基準となるクロック及びデータ線への画像信号の供給タイミングを決定するイネーブル信号による高周波ノイズが混入することが防止される。
【0026】
また、本発明に係る電子機器は、前記電気光学装置を画像形成手段として備えたことを特徴とする電子機器。
【0027】
このような構成によれば、前記電気光学装置において画像信号に高周波ノイズが混入することが防止されるので、ラインムラの発生を防止した高画質の画像を得ることができる。
【0028】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【0029】
<電気光学装置の概略構成>
まず、本実施の形態に係る電気光学装置について説明する。この電気光学装置は、電気光学物質として液晶を用いて、その電気光学的な変化により所定の表示を行うものである。図1(a)は、この電気光学装置のうち、外部回路を除いた液晶パネル100の構成を示す斜視図であり、図1(b)は、図1(a)におけるA−A’線の断面図である。
【0030】
本実施の形態はクロック信号線CLX,CLXinv及びイネーブル信号線ENB1,ENB2,…と画像信号を伝送する信号線(以下、VIDEO1,VIDEO2,…という)との間に、後述する信号線CLY,CLY’,DY,NRS,NRGのうちの少なくとも1本の信号線を配線することにより、クロック信号線CLX,CLXinv又はイネーブル信号線ENB1,ENB2,…からの高周波ノイズが画像信号に与える影響を低減するようにしたものである。
【0031】
図1及び図2において、液晶パネル100は、各種素子や画素電極118等が形成された素子基板101と、対向電極108等が設けられた対向基板102とが、スペーサ(図示省略)を含むシール材104によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられると共に、この間隙に電気光学物質として例えばTN(Twisted Nematic)型の液晶105が封入された構成となっている。
【0032】
素子基板101には、ガラスや、半導体、石英などが用いられるが、対向基板102には、ガラスなどが用いられる。なお、素子基板101に不透明な基板が用いられる場合には、透過型ではなく反射型として用いられることとなる。また、シール材104は、対向基板102の周辺に沿って形成されるが、液晶105を封入するために一部が開口している。このため、液晶105の封入後に、その開口部分が封止材106によって封止されている。
【0033】
次に、素子基板101の対向面であって、シール材104の外側一辺の領域140aにおいては、後述するデータ線駆動回路が形成されて、サンプリング信号を出力する構成となっている。さらに、この一辺においてシール材104が形成される近傍の領域150aには、画像信号線やサンプリング回路などを形成してもよい。一方、この一辺の外周部分には、複数の実装端子107が形成されて、外部回路(図示省略)から各種信号を入力する構成となっている。
【0034】
また、この一辺に隣接する2辺の領域130aには、それぞれ走査線駆動回路が形成されて、走査線を両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側1個だけに形成する構成でもよい。
【0035】
そして、残りの一辺の領域160aには、後述するプリチャージ回路が形成され、さらに、その外側には、2個の走査線駆動回路において共用される配線などを形成してもよい。
【0036】
一方、対向基板102に設けられる対向電極108は、素子基板101との貼合部分における4隅のうち少なくとも一ヶ所において導通材により、素子基板101と電気的に接続される構成となっている。
【0037】
ほかに、対向基板102には、特に図示はしないが、画素電極118と対向する領域に、必要に応じて着色層(カラーフィルタ)が設けられる。ただし、後述する複板式のプロジェクタのように色光変調の用途に適用する場合には、対向基板102に着色層を形成する必要はない。
【0038】
素子基板101及び対向基板102の対向面には、ラビング処理された配向膜(図1では省略)が設けられる。また、基板101,102の各背面側には配向膜の配向方向に応じた偏光子(図示省略)が夫々設けられる。なお、図1(b)においては、対向電極108や、画素電極118、実装端子107等には厚みを持たせているが、これは、形成位置を示すための便宜的な措置であり、実際には、基板に対して充分に無視できるほど薄い。
【0039】
図3は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。
【0040】
素子基板101の表示領域100aにあっては、複数本の走査線112が行(Y)方向に沿って平行に配列し、また、複数本のデータ線114が列(X)方向に沿って平行に配列して、これらの各交差部分に対応して画素が設けられている。即ち、図3に示すように、走査線112とデータ線114とが交差する部分においては、画素を制御するためのスイッチング素子たるTFT116のゲートが走査線112に接続される一方、TFT116のソースがデータ線114に接続されると共に、TFT116のドレインが矩形状の透明な画素電極118に接続されている。
【0041】
上述したように、液晶パネル100では、素子基板101と対向基板102との電極形成面の間において液晶105が挟持されているので、各画素の液晶容量は、画素電極118と、対向電極108と、これら両電極間に挟持された液晶105とによって構成されることになる。ここで、説明の便宜上、走査線112の総本数を「m」とし、データ線114の総本数を「6n」とすると(m、nは、それぞれ整数とする)、画素は、走査線112とデータ線114との各交差部分に対応して、m行×6n列でマトリクス状に配列することになる。
【0042】
また、表示領域100aには、このほかに、液晶容量のリークを防止するための蓄積容量119が、画素毎に設けられている。この蓄積容量119の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、容量線175により共通接続されている。このため、蓄積容量119は、液晶容量とは電気的に並列となるので、液晶容量の保持特性が改善されて、高コントラスト比の表示が図られることとなる。なお、容量線175には、本実施の形態では、電源の低位側電圧VssYが印加される構成であるが、ここには、時間的に一定の電圧が印加されればよいので、電源の高位側電圧VddYや、電圧LCcomなどが印加される構成であってもよい。
【0043】
<電気的な構成>
次に、上述した液晶パネル100のうち、素子基板101の電気的な構成について説明する。図2はこの構成を示す概略図である。また、図4及び図5は各信号のタイミングチャートを示している。
【0044】
図2に示すように、素子基板101には、外部回路からの各種の信号を入力するために複数の実装端子107が設けられている。これらの実装端子107を介して入力される信号は、各種配線を介して各部に供給される構成となっている。
【0045】
端子VID1〜VID6に供給される信号VID1〜VID6は、図4に示すように、ドットクロックDCLKに同期して供給される1系統の画像信号VIDを、6系統に分配するとともに時間軸に6倍に伸長したものであり、6本の画像信号線122を介してサンプリング回路150に供給される。
【0046】
なお、この画像信号VID1〜VID6は、外部回路によって、適宜、極性反転される。なお、極性反転は、対向電極108に印加される電圧LCcomを基準として正極性と負極性とに交互に電圧レベルを反転させるものであるが、極性を反転するか否かについては、一般には、データ線への画像信号の印加方式が走査線単位の極性反転であるか、データ線単位の極性反転であるか、画素単位の極性反転であるか、又はフレーム単位の極性反転であるかに応じて定められ、その反転周期は、1水平走査期間、ドットクロックDCLK又は1垂直走査期間の周期に設定される。
【0047】
本実施の形態では、説明の便宜上、走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。
【0048】
端子VssY及びVssXに供給される電圧VssY,VssXは、夫々走査線駆動回路130及びデータ線駆動回路140における電源の低位側電圧(接地電位)である。また、VddY及びVddXは、夫々走査線駆動回路130及びデータ線駆動回路140における電源の高位側電圧である。これらのうち、電源の低位側電圧VssYは、容量線175を介して各画素にも供給されている。
【0049】
端子LCcomに供給される信号LCcomは、対向電極108に印加される電圧信号である。このため、電圧信号LCcomが供給される2つの電極109は、対向基板102との貼り合わせる際に用いられるシール材104(図1参照)の隅に相当する地点に夫々設けられている。したがって、素子基板101が実際に対向基板102に貼り合わせられると、電極109と対向電極108とが導通材を介して接続されて、対向電極108に電圧信号LCcomが印加される構成となる。なお、電圧信号LCcomは、時間軸に対して一定の電圧であり、外部回路が、この電圧信号LCcomを基準にして、画像信号VID1〜VID6を、1水平走査期間毎に高位側及び低位側に振り分けて、交流駆動を行う構成となっている。また、電極109が設けられる地点は、本実施の形態においては2箇所であるが、この電極109が設けられる理由は、導通材を介して対向電極108に電圧信号LCcomを印加するためであるから、電極109が設けられる地点は少なくとも1箇所であれば足りる。即ち、電極109が設けられる地点は、1箇所でもよいし、3箇所以上であってもよい。
【0050】
端子DYに供給される信号DYは、図4に示すように、1垂直有効走査期間の最初に供給される転送開始パルスであり、端子CLYに供給される信号CLYは、走査線駆動回路130において用いられるクロック信号である。なお、端子CLYinvに入力される信号CLYinvは、クロック信号CLYをレベル反転させた反転クロック信号である。
【0051】
DXは、図4に示すように、1水平有効走査期間の最初に供給される転送開始パルスであり、CLXは、データ線駆動回路140において用いられるクロック信号である。なお、端子CLXinvに供給される信号CLXinvは、端子CLXに供給されるクロック信号CLXをレベル反転させた反転クロック信号である。また、端子ENB1、ENB2に供給されるイネーブル信号線ENB1,ENB2は、データ線駆動回路140におけるシフトレジスタの各出力信号を、所定のパルス幅に制限するために用いられるイネーブル信号である。また、端子NRG,NRSに供給される信号NRG,NRSは、夫々プリチャージ制御信号及びプリチャージ電圧信号である。
【0052】
走査線駆動回路130は、水平走査期間1H毎に順次アクティブレベルとなる走査信号G1、G2、…、Gmを、1垂直有効表示期間内に各走査線112に出力するものである。詳細な構成については本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路(あるいは否定論理積回路)とから構成される。このうち、シフトレジスタは、図4に示すように、1垂直有効走査期間の最初に供給される転送開始パルスDYを、クロック信号CLY(及び反転クロック信号CLYinv)のレベルが遷移する毎に(立上り及び立ち下がりの双方で)、順次シフトして、信号G1’、G2’、G3’、…、Gm’として出力し、各論理積回路は、信号G1’、G2’、G3’、…、Gm’のうち、相隣接する信号同士の論理積信号を求めて、走査信号G1、G2、G3、…、Gmとして出力するものである。
【0053】
また、データ線駆動回路140は、順次アクティブレベルとなるサンプリング信号S1、S2、…、Snを1水平有効走査期間内に出力するものである。この詳細な構成についても本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路とから構成されている。このうち、シフトレジスタは、図4に示すように、1水平有効走査期間の最初に供給される転送開始パルスDXを、クロック信号CLX(及び反転クロック信号CLXinv)のレベルが遷移する毎に順次シフトして、信号S1’、S2’、S3’、…、Sn’として出力し、各論理積回路は、信号S1’、S2’、S3’、…、Sn’のパルス幅を、イネーブル信号ENB1又はENB2を用いて、相隣接するもの同士が互いに重複しないように、期間SMPaに狭めてサンプリング信号S1、S2、S3、…、Snとして出力するものである。
【0054】
サンプリング回路150は、データ線114毎に設けられるサンプリングスイッチ151から構成されている。一方、データ線114は6本毎にブロック化されており、図2において左から数えてj(jは、1、2、…、n)番目のブロックに属するデータ線114の6本のうち、最も左に位置するデータ線114の一端に接続されるサンプリングスイッチ151は、画像信号線122を介して供給される画像信号VID1を、サンプリング信号Sjがアクティブとなる期間においてサンプリングして、当該データ線114に供給する構成となっている。また、同じくi番目のブロックに属するデータ線114の6本のうち、2番目に位置するデータ線114の一端に接続されるサンプリングスイッチ151は、画像信号線122を介して供給される画像信号VID2を、サンプリング信号Sjがアクティブとなる期間においてサンプリングして、当該データ線114に供給する構成となっている。
【0055】
以下同様に、j番目のブロックに属するデータ線114の6本のうち、3、4、5、6番目に位置するデータ線114の一端に接続されるサンプリングスイッチ151の各々は、画像信号線122を介して供給される画像信号VID3、VID4、VID5、VID6の各々を、サンプリング信号Sjがアクティブとなる期間においてサンプリングして、対応するデータ線114に供給する構成となっている。すなわち、サンプリング信号Sjがアクティブレベルとなると、i番目のブロックに属する6本のデータ線114の各々には、夫々画像信号VID1〜VID6が同時にサンプリングされる構成となっている。
【0056】
一方、表示領域100aを挟んで、データ線駆動回路140とは反対側の領域には、プリチャージ回路160が備えられる。このプリチャージ回路160は、データ線114毎に設けられたプリチャージングスイッチ161からなり、各プリチャージングスイッチ161は、プリチャージ制御線163を介して供給されるプリチャージ制御信号NRGがアクティブレベルとなった場合に、プリチャージ信号線165を介して供給されるプリチャージ電圧信号NRSを、対応するデータ線114にプリチャージする構成となっている。
【0057】
プリチャージ制御信号NRGは、図5に示すように、1水平帰線期間のうち、その時間的な前後端から隔絶された期間においてアクティブレベルとなる信号である。また、プリチャージ電圧信号NRSは、同図に示すように、1水平走査期間1H毎に、電圧LCcomを基準にして電圧Vg+、Vg−でレベル反転する信号である。
【0058】
一方、電圧LCcomは、上述したように対向電極108に印加される時間的に一定の電圧であって、画像信号VID1〜VID6の振幅中心電圧である。また、電圧Vg+、Vg−は、電圧LCcomに対する差電圧の実効値が互いに同一となる(絶対値が等しい)電圧であって、夫々電圧LCcomよりも高位側電圧、低位側電圧である。ここで、本実施の形態が電圧無印加状態で白色表示を行うノーマリーホワイトモードである場合に、正極側、負極側で黒色表示するために画素電極118に印加すべき電圧をVb+、Vb−とすると、電圧Vg+は、電圧Vb+と電圧LCcomとの中間電圧に設定され、また、電圧Vg−は、電圧Vb−と電圧LCcomとの中間電圧に設定される。すなわち、電圧Vg+、電圧Vb−は、夫々正極側、負極側の書込における中間(灰色)電圧に相当するものである。
【0059】
このような構成によるプリチャージ回路160によれば、サンプリング信号S1、S2、S3、…、Snが供給される1水平有効表示期間よりも前の1水平帰線期間において、各データ線114が、電圧Vg+又はVg−に、予めプリチャージされるので、その直後の1水平有効表示期間において、画像信号VID1〜VID6がデータ線114にサンプリングされる際の負荷が低減されることとなる。
【0060】
本実施の形態においては、図2に示すように、端子VID1〜VID6と端子ENB1,ENB2,CLX,CLXinvとの間に、端子NRS,CLY,DYが配置されている。しかも、信号線VID1〜VID6はデータ線駆動回路140の前側面の一端側に設けた端子から一方の横側面を介して背面に回り込んで配線されているのに対し、信号線ENB1,ENB2,CLX,CLXinvは、データ線駆動回路140の前側面の他端側に設けた端子から他方の横側面の入力端を介してデータ線駆動回路140内に取込まれるようになっている。
【0061】
即ち、端子VID1〜VID6と端子ENB1,ENB2,CLX,CLXinvとの間に、端子NRS,CLY,DYが配置されていることから、外部から端子までの間において、信号線VID1〜VID6と信号線ENB1,ENB2,CLX,CLXinvとが近接配置されていない。しかも、信号線VID1〜VID6と信号線ENB1,ENB2,CLX,CLXinvとは、データ線駆動回路140の一方側面側と他方側面側に分けて配線されており、各端子から装置内部の各回路までの間、信号線VID1〜VID6と信号線ENB1,ENB2,CLX,CLXinvとは近接配置されていない。
【0062】
従って、信号線VID1〜VID6を介して流れる画像信号が、信号線ENB1,ENB2,CLX,CLXinvを介して伝送されるクロック信号によって発生する高周波ノイズの影響を受けることが著しく軽減される。
【0063】
また、端子VID1〜VID6の近傍の端子ENB1,ENB2,CLX,CLXinvとの間には、端子NRS,CLY,DYが設けられており、これらの端子に供給される信号NRS,CLY,DYは、上述したように、所定の固定電位の信号、1水平期間に1回だけ立上り立下る信号又は1垂直期間に1回だけ立上り立下る信号であって、これらの信号によって発生する高周波ノイズは、データ線に画像信号が供給されるタイミングでは画像信号に殆ど影響を与えることはない。
【0064】
<電気光学装置の動作>
次に、上述した構成に係る電気光学装置の動作について説明する。ここでまず、走査信号G1がアクティブレベルとなる1水平走査期間1Hについて着目する。なお、この1水平走査期間では、説明の便宜上、正極側の書込を行うものとすると、画像信号VID1〜VID6は、対向電極108に印加される電圧LCcomに対して高位側電圧となる。
【0065】
またこれに先立って、プリチャージ制御信号NRGが、図5に示すように、その帰線期間の前後端から隔絶された期間にてアクティブレベルとなる。この際、プリチャージ電圧信号NRSは、正極側の書込に対応して電圧Vg+となる。このため、当該期間において、すべてのデータ線114が電圧Vg+にプリチャージされることとなる。
【0066】
次に、1水平帰線期間が終了して、1水平有効表示期間になると、その最初に転送開始パルスDXが、図4又は図5に示すように、データ線駆動回路140に供給される。この転送開始パルスDXは、クロック信号CLXのレベルが遷移する毎に順次シフトされた信号S1’、S2’、S3’、…、Sn’として出力される。そして、この信号S1’、S2’、S3’、…、Sn’の各パルス幅が、相隣接するもの同士が互いに重複しないように期間SMPaに狭められて、サンプリング信号S1、S2、S3、…、Snとして出力される。
【0067】
一方、1系統の画像信号VIDは、外部回路によって、図4に示すように、画像信号VID1〜VID6に分配されると共に、時間軸に対して6倍に伸長されて、液晶パネル100に供給される。
【0068】
ここで、走査信号G1がアクティブレベルとなる期間において、サンプリング信号S1がアクティブレベルとなると、図2において上から数えて1本目のTFT116がすべてオンになると共に、左から1番目のブロックに属する6本のデータ線114に、夫々画像信号VID1〜VID6がサンプリングされる。そして、サンプリングされた画像信号VID1〜VID6は、当該1本目の走査線112と当該6本のデータ線114と交差する画素のTFT116によって、夫々対応する画素電極118に印加されることとなる。
【0069】
この画像信号のサンプリングから画素電極118への印加までの間において、画像信号に悪影響を与えるクロック信号CLX,CLXinv及びイネーブル信号ENB1,ENB2は、ビデオ信号VID1〜VID6の比較的離れた位置で、しかも、信号線NRS,CLY,DYによって隔離されて伝送されるので、画像信号にノイズが混入することが防止される。
【0070】
この後、サンプリング信号S2がアクティブレベルとなると、今度は、2番目のブロックに属する6本のデータ線114に、夫々画像信号VID1〜VID6がサンプリングされて、これらの画像信号VID1〜VID6が、当該1本目の走査線112と当該6本のデータ線114と交差する画素のTFT116によって、夫々対応する画素電極118に印加されることとなる。
【0071】
以下同様にして、サンプリング信号S3、S4、……、Snが順次アクティブレベルとなると、第3番目、第4番目、…、第n番目のブロックに属する6本のデータ線114に夫々画像信号VID1〜VID6がサンプリングされ、これらの画像信号VID1〜VID6が、当該1本目の走査線112と、当該6本のデータ線114と交差する画素のTFT116によって、夫々対応する画素電極118に印加されることとなる。これにより、第1行目の画素のすべてに対する書込が完了することになる。
【0072】
次に、走査信号G2がアクティブとなる期間について説明する。この場合には、上述したように、走査線単位の極性反転が行われるので、この1水平走査期間においては、負極側の書込が行われることとなる。このため、画像信号VID1〜VID6は、対向電極108に印加される電圧LCcomに対して低位側電圧となる。これに先だって、帰線期間におけるプリチャージ電圧信号NRSの電圧はVg−となるので、プリチャージ制御信号NRGがアクティブレベルとなった場合に、すべてのデータ線114は、電圧Vg−にプリチャージされることとなる。
【0073】
他の動作については同様であり、サンプリング信号S1、S2、S3、…、Snが順次アクティブレベルとなって、第2行目の画素のすべてに対する書込が完了することになる。
【0074】
以下同様にして、走査信号G3、G4、…、Gmがアクティブとなって、第3行目、第4行目、…、第m行目の画素に対して書込が行われることとなる。これにより、奇数行目の画素については正極側の書込が行われる一方、偶数行目の画素については負極側の書込が行われて、この1垂直走査期間においては、第1行目〜第m行目の画素のすべてにわたった書込が完了することになる。
【0075】
そして、次の1垂直走査期間においても、同様な書込が行われるが、この際、各行の画素に対する書込極性が入れ換えられる。すなわち、次の1垂直走査期間において、奇数行目の画素については負極側の画素に対して書込が行われる一方、偶数行目の画素については正極側の書込が行われることとなる。
【0076】
このように、1垂直走査期間毎に画素に対する書込極性が入れ換えられので、液晶105に直流成分が印加されることがなくなって、その劣化が防止されている。
【0077】
また、このような駆動では、データ線114を1本毎に駆動する方式と比較すると、各サンプリングスイッチ151によって画像信号をサンプリングする時間が6倍となるので、各画素における書込み電時間が十分に確保される。このため、高コントラスト比が得られることになる。さらに、データ線駆動回路140におけるシフトレジスタの段数、及び、クロック信号CLXの周波数が、夫々1/6に低減されるので、段数の低減化と併せて低消費電力化も図られることとなる。
【0078】
さらに、サンプリング信号S1、S2、…、Snのアクティブ期間は、クロック信号CLXの半周期よりも狭められて、期間SMPaに制限されているので、隣接するサンプリング信号同士のオーバーラップが事前に防止される。このため、あるブロックに属する6本のデータ線114にサンプリングされるべき画像信号VID1〜VID6が、これに隣接するブロックに属する6本のデータ線114にも同時サンプリングされる事態が防止されて、高品位な表示が可能となっている。
【0079】
このように、本実施の形態においては、端子VID1〜VID6と端子ENB1,ENB2,CLX,CLXinvとの間に、端子NRS,CLY,DYを配置し、信号線VID1〜VID6を信号線ENB1,ENB2,CLX,CLXinvから離間した位置で、且つ信号線NRS,CLY,DYによって隔離して配線していることから、信号線VID1〜VID6に流れる画像信号に信号線ENB1,ENB2,CLX,CLXinvのクロックによって生じる高周波ノイズが混入することを防止することができる。これにより、縦方向のラインムラの発生を防止して、高品位の表示画像を得ることができる。
【0080】
なお、図2においては、1組の端子DY及び一組の端子CLY,CLYinvの一方の端子DY,CLYのみを、端子VID1〜VID6と端子CLXinv,CLX,NEB2,ENB1との間に配設したが、他方の端子DY,CLYinvについてもこれらの間に配設してもよく、同様に、他方の信号線DY,CLYinvについても、信号線VID1〜VID6と信号線CLXinv,CLX,NEB2,ENB1相互間に配線するようにしてもよいことは明らかである。また、NRGについても同様である。
【0081】
また、これらの全ての信号線NRS,CLY,DY,DY,CLYinv,NRG,NRSを、信号線VID1〜VID6と信号線ENB1,ENB2,CLX,CLXinvとの間に配線する必要はなく、いずれか1本の信号線を配線するようにしても、ノイズ低減効果を有することは明らかである。
【0082】
また、図2の例では、信号線同士が交差している部分があるが、装置内の各回路の配置等を適宜設定することにより、信号線を交差させることなく配線可能である。
【0083】
なお、上述した実施の形態にあっては、6本のデータ線114が1ブロックにまとめられて、1ブロックに属する6本のデータ線114に対して、6系統に変換された画像信号VID1〜VID6を同時にサンプリングして供給する構成としたが、変換数及び同時に印加するデータ線数(すなわち、1ブロックを構成するデータ線数)は、「6」に限られるものではない。例えば、サンプリング回路150におけるサンプリングスイッチ151の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく1本の画像信号線にシリアル伝送して、データ線114毎に点順次的にサンプリングするように構成してもよい。なお、このような構成では、データ線駆動回路140を構成するシフトレジスタや論理積回路を、データ線ピッチと等倍で形成しなければならないので、走査線駆動回路130と同様に、第2層の配線を単独で用いる必要があるかもしれない。
【0084】
また、変換及び同時に印加するデータ線の数を「3」や、「12」、「24」等として、3本や、12本、24本等のデータ線に対して、3系統変換や、12系統変換、24系統変換等した画像信号を同時に供給する構成としてもよい。
【0085】
なお、変換数及び同時に印加するデータ線数としては、カラーの画像信号が3つの原色に係る信号からなることとの関係上、3の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、3の倍数であることを要しない。さらに、複数個のサンプリングスイッチを同時に制御するのではなく、パラレル変換された画像信号VID1〜VID6を順次シフトして供給して、サンプリングスイッチ151を順番に制御する構成としてもよい。
【0086】
また、上述した実施の形態においては、上から下方向へ走査線112を走査する一方、左から右方向へブロックを選択する構成であったが、これとは逆方向で選択する構成でもよいし、用途に応じていずれかの方向を選択可能とする構成でもよい。
【0087】
さらに、上述した実施の形態においては、素子基板101にプレーナ型のTFT116等が形成されていたが、本発明は、これに限られない。例えば、TFT116をボトムゲート型で構成してもよい。また、素子基板101を半導体基板で構成すると共に、ここに、TFT116に代えて電界効果型トランジスタを形成してもよい。さらに、SOI(Silicon On Insulator)の技術を適用し、サファイヤ、石英、ガラスなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板101としてもよい。ただし、素子基板101が透明性を有しない場合、画素電極118をアルミニウムで形成したり、別途反射層を形成したりするなどして、液晶パネル100を反射型として用いる必要がある。
【0088】
また、上述した実施の形態では、液晶としてTN型を用いたが、BTN(Bi-stable Twisted Nematic)型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料(ゲスト)を一定の分子配列の液晶(ホスト)に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いてもよい。
【0089】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向(ホメオトロピック配向)の構成としてもよいし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行(水平)配向(ホモジニアス配向)の構成としてもよい。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
【0090】
くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス(EL)や、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置に適用可能である。この際、電気光学物質としては、EL、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学物質としてELを用いる場合、素子基板101においてELが画素電極118と透明導電膜の対向電極108との間に介在することになるので、対向基板102は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置のすべてに適用可能である。
【0091】
図6は本発明の第2の実施の形態を示す説明図である。本実施の形態は第1の実施の形態の電気光学装置に外部から各種信号を供給するためのフレキシブルプリント基板に適用したものである。
【0092】
図6において、FPC(フレキシブルプリント基板)90は、各種信号を伝送するもので、図2の実装端子107に接続されて各種信号を電気光学装置に供給するようになっている。FPC90は、ポリイミドフィルム等のベース材料82上に例えば圧延銅箔による銅箔パターン83を形成し、更に、銅箔パターン83上にカバー材料80を形成して構成される。なお、図6においては、図面の見やすさを考慮してカバー材料80側を紙面表側方向に示し、カバー材料80及び後述するACF85とベース材料82との間に形成される銅箔パターン83についても実線で示し、カバー材料80及びACF85によって被覆されていない銅箔パターン83の部分は太線にて示してある。また、銅箔パターン83についてはFPC90の両端側の一部のみを示しており、中央部のパターンについては図示を省略している。
【0093】
FPC90は、先端側において、接続する液晶パネルの実装端子107に対応した幅に構成され、基端側は先端側の幅よりも若干広幅に構成される。銅箔パターン83は、FPC90の長手方向に沿って並設され、FPC90の先端側では基端側よりも密に形成される。また、FPC90の先端から所定の長さだけ離れた部分で広幅になる部分には、FPC90を実装端子107に接続する場合に仮止めするためのピン孔92が形成されている。なお、FPC90の基端側は先端側の幅に対して同じ幅でも良いし、狭くても良い。また、銅箔パターン83はFPC90の先端側で、基端側よりも疎に形成しても良いし、等間隔でも良い。
【0094】
ベース材料82及び銅箔パターン83上のFPC90の先端側には、銅箔パターン83の長手方向に垂直な方向に、導電粒子を含有する接着剤であるACF85が形成されるようになっている。ACF85は、所定の幅を有してFPC90の幅方向全域に形成される。また、カバー材料80は、ACF85の基端側から先端近傍までのベース材料82及び銅箔パターン83上に、ACF85との間に所定の長さの隙間を残して形成される。
【0095】
本実施の形態においては、図6に示すように、信号VID1〜VID6を流す銅箔パターン83(以下、信号線VID1〜VID65という)と信号ENB1,ENB2,CLX,CLXinvを流す銅箔パターン83(以下、信号線ENB1,ENB2,CLX,CLXinvという)との間に、信号NRS,CLY,DYを流す銅箔パターン83(以下、信号線NRS,CLY,DYという)が配線されている。
【0096】
従って、信号VID1〜VID6が、信号線ENB1,ENB2,CLX,CLXinvを介して伝送されるクロック信号によって発生する高周波ノイズの影響を受けることが著しく軽減される。また、信号線NRS,CLY,DYによって伝送される信号NRS,CLY,DYは、上述したように、所定の固定電位の信号、1水平期間に1回だけ立上り立下る信号又は1垂直期間に1回だけ立上り立下る信号であり、これらの信号によって発生する高周波ノイズは、データ線に画像信号が供給されるタイミングでは信号VID1〜VID6に殆ど影響を与えることはない。
【0097】
図7は本発明の第3の実施の形態を示すブロック図である。
【0098】
本実施の形態は端子(信号線)VID1〜VID6と、端子(信号線)ENB1,ENB2,CLX,CLXinvとの間に、ダミー端子117及びダミー信号線132を配置したものである。ダミー端子117及びダミー信号線132は、外部から図示しない信号線を介して供給される信号によって所定の固定電位に設定される。
【0099】
このように構成された実施の形態においては、端子VID1〜VID6と、端子ENB1,ENB2,CLX,CLXinvとの間は、十分な間隔を有して配置され、両者の間には、固定電位に設定されたダミー端子117が配置される。また、信号線VID1〜VID6と、信号線ENB1,ENB2,CLX,CLXinvとの間も十分な間隔を有して配線されて、両者の間には、固定電位に設定されたダミー信号線132が配線される。
【0100】
従って、信号線VID1〜VID6に流れる画像信号が、信号線ENB1,ENB2,CLX,CLXinvに流れるクロック信号によって発生する高周波ノイズの影響を受けることが著しく軽減される。
【0101】
図8は本発明の第4の実施の形態を示す説明図である。本実施の形態は第3の実施の形態の電気光学装置に外部から各種信号を供給するためのフレキシブルプリント基板に適用したものである。
【0102】
本実施の形態は銅箔パターン83のパターン数及び銅箔パターン83に流す信号が図6のフレキシブルプリント基板と異なるのみであり、図7の実装端子107及びダミー端子117に接続されて信号を伝送可能となっている。
【0103】
即ち、本実施の形態においては、図8に示すように、信号線VID1〜VID6と信号線ENB1,ENB2,CLX,CLXinvとの間に、ダミー信号として固定電位を流す信号線94が銅箔パターン83によって形成されている。これらの銅箔パターン83は、図7の実装端子107及びダミー端子117に接続される。
【0104】
信号線VID1〜VID6と信号線ENB1,ENB2,CLX,CLXinvとの間には、ダミー信号として固定電位を流す複数本の信号線94が配線されており、信号VID1〜VID6が信号線ENB1,ENB2,CLX,CLXinvを介して伝送されるクロック信号によって発生する高周波ノイズの影響を受けることが著しく軽減される。
【0105】
<電子機器>
次に、上述した実施の形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
【0106】
<その1:プロジェクタ>
まず、上述した液晶パネル100をライトバルブとして用いたプロジェクタについて説明する。図9は、このプロジェクタの構成を示す平面図である。この図に示すように、プロジェクタ2100内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってRGBの3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bに夫々導かれる。ここで、ライトバルブ100R、100G及び100Bの構成は、上述した実施の形態に係る液晶パネル100と同様であり、画像信号を入力する処理回路(図示省略)から供給されるR、G、Bの原色信号で夫々駆動されるものである。また、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
【0107】
さて、ライトバルブ100R、100G、100Bによって夫々変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
【0108】
なお、ライトバルブ100R、100G及び100Bには、ダイクロイックミラー2108によって、R、G、Bの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像はダイクロイックミラー2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる表示像を、ライトバルブ100Gによる表示像に対して左右反転させる構成となっている。
【0109】
<その2:モバイル型コンピュータ>
次に、上述した液晶パネル100を、モバイル型のパーソナルコンピュータに適用した例について説明する。図10は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ2200は、キーボード2202を備えた本体部2204と、表示部として用いられる液晶パネル100とを備えている。なお、この液晶パネル100の背面には、視認性を高めるためのバックライトユニット(図示省略)が設けられる。
【0110】
<その3:携帯電話>
さらに、上述した液晶パネル100を、携帯電話の表示部に適用した例について説明する。図11は、この携帯電話の構成を示す斜視図である。図において、携帯電話2300は、複数の操作ボタン2302のほか、受話口2304、送話口2306と共に、上述した液晶パネル100を備えるものである。なお、この液晶パネル100の背面にも、視認性を高めるためのバックライトユニット(図示省略)が設けられる。
【0111】
なお、電子機器としては、図9、図10及び図11を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施の形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【0112】
【発明の効果】
以上説明したように本発明によれば、配線レイアウトの最適化又はダミー配線の挿入により、表示画像の品位の劣化を効率的に防止することができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る電気光学装置の液晶パネルの構成を示す説明図。
【図2】同液晶パネルの電気的な構成を示すブロック図である。
【図3】同液晶パネルの表示領域における等価回路を示す図である。
【図4】同液晶パネルの動作を説明するためのタイミングチャートである。
【図5】同液晶パネルの動作を説明するためのタイミングチャートである。
【図6】本発明の第2の実施の形態に係るフレキシブルプリント基板を示す説明図。
【図7】本発明の第3の実施の形態に係る電気光学装置の液晶パネルの構成を示す説明図。
【図8】本発明の第4の実施の形態に係るフレキシブルプリント基板を示す説明図。
【図9】本発明に係る電子機器を示す説明図。
【図10】本発明に係る電子機器を示す斜視図。
【図11】本発明に係る電子機器を示す斜視図。
【符号の説明】
100…液晶パネル
101…素子基板
102…対向基板
105…液晶
107…実装端子
108…対向電極
112…走査線
112b、112c、112d…配線
114…データ線
114b、114c、114d…配線
116…TFT
118…画素電極
130…走査線駆動回路
140…データ線駆動回路
150…サンプリング回路
151…サンプリングスイッチ
160…プリチャージ回路
161…プリチャージングスイッチ
Claims (7)
- 基板上に、
複数の走査線及び複数のデータ線と、
前記走査線及び前記データ線の交差部分に対応して設けられるスイッチング素子と、
前記スイッチング素子に電気的に接続される画素電極と、
画像信号を伝送するビデオ信号線と、
第1のクロック信号のレベルが遷移する毎に、第1転送パルスを順次シフトし、走査信号を前記走査線に出力する走査線駆動回路と、
第2のクロック信号のレベルが遷移する毎に、第2転送パルスを順じシフトして信号を出力するとともに、前記データ線への画像信号の供給タイミングを決定するイネーブル信号と前記信号とに基づいて、サンプリング信号を出力するデータ線駆動回路と、
前記複数のデータ線と前記データ線駆動回路との間に設けられ、かつ、前記サンプリング信号に基づいて前記ビデオ信号線から前記画像信号をサンプリングして、前記データ線に供給するサンプリング回路と、
前記データ線駆動回路が設けられた辺の外周部分に形成された複数の実装端子群と、を具備し、
前記複数の実装端子群は、前記ビデオ信号線が接続された第1の実装端子群と、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線が接続された第2の実装端子群と、前記第1転送開始パルスを供給する配線及び前記第1クロック信号を供給する配線が接続された第3の実装端子群とを有し、
前記第3の実装端子群は、前記第1の実装端子群と前記第2の実装端子群との間に設けられており、
前記ビデオ信号線は、前記第1の実装端子群から前記データ線駆動回路の一方の横側面を通り前記サンプリング回路に至るように設けられており、
前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線は、前記第2の実装端子群から前記データ線駆動回路の他方の横側面を通り前記データ線駆動回路に至るように設けられることを特徴とする電気光学装置。 - 前記請求項1記載の電気光学装置の前記第1の実装端子群に対応した第1の配線パターン群と、
前記請求項1記載の電気光学装置の前記第2の実装端子群に対応した第2の配線パターン群と、
前記請求項1記載の電気光学装置の前記第3の実装端子群に対応した第3の配線パターン群とを具備したことを特徴とするフレキシブルプリント基板。 - 複数の走査線及び複数のデータ線と、
前記走査線及び前記データ線の交差部分に対応して設けられるスイッチング素子と、
前記スイッチング素子に電気的に接続される画素電極と、
画像信号を伝送するビデオ信号線と、
第1のクロック信号のレベルが遷移する毎に、第1転送パルスを順次シフトし、走査信号を前記走査線に出力する走査線駆動回路と、
第2のクロック信号のレベルが遷移する毎に、第2転送パルスを順じシフトして信号を出力するとともに、前記データ線への画像信号の供給タイミングを決定するイネーブル信号と前記信号とに基づいて、サンプリング信号を出力するデータ線駆動回路と、
前記複数のデータ線と前記データ線駆動回路との間に設けられ、かつ、前記サンプリング信号に基づいて前記ビデオ信号線から前記画像信号をサンプリングして、前記データ線に供給するサンプリング回路と、
プリチャージ制御信号に基づいてプリチャージ信号線からプレチャージ電圧信号を前記データ線に供給するプリチャージ回路と、
前記データ線駆動回路が設けられた辺の外周部分に形成された複数の実装端子群と、を具備し、
前記複数の実装端子群は、前記ビデオ信号線が接続された第1の実装端子群と、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線が接続された第2の実装端子群と、前記プリチャージ制御信号及び前記プリチャージ信号の信号線のうちの少なくとも1つの信号線が接続された第3の実装端子群とを有し、
前記第3の実装端子群は、前記第1の実装端子群と前記第2の実装端子群との間に設けられており、
前記ビデオ信号線は、前記第1の実装端子群から前記データ線駆動回路の一方の横側面を通り前記サンプリング回路に至るように設けられており、
前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線は、前記第2の実装端子群から前記データ線駆動回路の他方の横側面を通り前記データ線駆動回路に至るように設けられることを特徴とする電気光学装置。 - 前記請求項3記載の電気光学装置の前記第1の実装端子群に対応した第1の配線パターン群と、
前記請求項3記載の電気光学装置の前記第2の実装端子群に対応した第2の配線パターン群と、
前記請求項3記載の電気光学装置の前記第3の実装端子群に対応した第3の配線パターン群とを具備したことを特徴とするフレキシブルプリント基板。 - 基板上に、
複数の走査線及び複数のデータ線と、
前記走査線及び前記データ線の交差部分に対応して設けられるスイッチング素子と、
前記スイッチング素子に電気的に接続される画素電極と、
画像信号を伝送するビデオ信号線と、
第1のクロック信号のレベルが遷移する毎に、第1転送パルスを順次シフトし、走査信号を前記走査線に出力する走査線駆動回路と、
第2のクロック信号のレベルが遷移する毎に、第2転送パルスを順じシフトして信号を出力するとともに、前記データ線への画像信号の供給タイミングを決定するイネーブル信号と前記信号とに基づいて、サンプリング信号を出力するデータ線駆動回路と、
前記複数のデータ線と前記データ線駆動回路との間に設けられ、かつ、前記サンプリング信号に基づいて前記ビデオ信号線から前記画像信号をサンプリングして、前記データ線に供給するサンプリング回路と、
前記データ線駆動回路が設けられた辺の外周部分に形成された複数の実装端子群と、を具備し、
前記複数の実装端子群は、前記ビデオ信号線が接続された第1の実装端子群と、前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線が接続された第2の実装端子群と、所定の固定電位に設定された信号線の少なくとも一つが接続されたダミー端子群とを有し、
前記ダミー端子群は、前記第1の実装端子群と前記第2の実装端子群との間に設けられており、
前記ビデオ信号線は、前記第1の実装端子群から前記データ線駆動回路の一方の横側面を通り前記サンプリング回路に至るように設けられており、
前記第2のクロック信号を供給する配線及び前記イネーブル信号を供給する配線は、前記第2の実装端子群から前記データ線駆動回路の他方の横側面を通り前記データ線駆動回路に至るように設けられることを特徴とする電気光学装置。 - 前記請求項5記載の電気光学装置の前記第1の実装端子群に対応した第1の配線パターン群と、
前記請求項5記載の電気光学装置の前記第2の実装端子群に対応した第2の配線パターン群と、
前記請求項5記載の電気光学装置の前記ダミー端子群に対応したダミー配線パターン群とを具備したことを特徴とするフレキシブルプリント基板。 - 前記請求項1、3、5のいずれか1つに記載の電気光学装置を画像形成手段として備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002216761A JP4120306B2 (ja) | 2002-07-25 | 2002-07-25 | 電気光学装置、フレキシブルプリント基板及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002216761A JP4120306B2 (ja) | 2002-07-25 | 2002-07-25 | 電気光学装置、フレキシブルプリント基板及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004061631A JP2004061631A (ja) | 2004-02-26 |
JP4120306B2 true JP4120306B2 (ja) | 2008-07-16 |
Family
ID=31938427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002216761A Expired - Fee Related JP4120306B2 (ja) | 2002-07-25 | 2002-07-25 | 電気光学装置、フレキシブルプリント基板及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4120306B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9011740B2 (en) | 2008-12-15 | 2015-04-21 | Textile Management Associates, Inc. | Method of recycling synthetic turf and infill product |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4810795B2 (ja) * | 2004-04-07 | 2011-11-09 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
JP4982663B2 (ja) * | 2004-06-25 | 2012-07-25 | 京セラ株式会社 | 表示パネル用ドライバ手段および画像表示装置 |
JP4144892B2 (ja) | 2006-08-28 | 2008-09-03 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
JP7187862B2 (ja) * | 2018-07-20 | 2022-12-13 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
2002
- 2002-07-25 JP JP2002216761A patent/JP4120306B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9011740B2 (en) | 2008-12-15 | 2015-04-21 | Textile Management Associates, Inc. | Method of recycling synthetic turf and infill product |
Also Published As
Publication number | Publication date |
---|---|
JP2004061631A (ja) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3520863B2 (ja) | 画像信号補正回路、その補正方法、液晶表示装置及び電子機器 | |
KR100653143B1 (ko) | 전기광학장치, 전기광학장치의 구동회로, 전기광학장치의구동방법 및 전자기기 | |
US7495650B2 (en) | Electro-optical device and electronic apparatus | |
JP2000310963A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP3758503B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP3711848B2 (ja) | 電気光学装置及びそれを有する電子機器並びに投射型表示装置 | |
US7548234B2 (en) | Driving circuit for electro-optical device, electro-optical device, and electronic apparatus | |
JP4120306B2 (ja) | 電気光学装置、フレキシブルプリント基板及び電子機器 | |
JP3800912B2 (ja) | 電気光学装置および電子機器 | |
JP3855575B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP4074533B2 (ja) | 電気光学装置及び電子機器 | |
US7626567B2 (en) | Electro-optic device, method for driving the same, and electronic device | |
JP4093270B2 (ja) | 電気光学装置および電子機器 | |
JP3758476B2 (ja) | 電気光学装置及びそれを有する電子機器並びに投射型表示装置 | |
KR20040010360A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 회로, 전기 광학장치를 구동하는 구동 방법 및 전자 기기 | |
JP2006195387A (ja) | 電気光学装置および電子機器 | |
JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP2002258765A (ja) | 電気光学装置および電子機器 | |
JP2005345879A (ja) | 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器 | |
JP2006030970A (ja) | 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器 | |
JP2004233447A (ja) | 電気光学パネル及びその駆動方法、電気光学装置、並びに電子機器 | |
JP2003337545A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP4748143B2 (ja) | 電気光学装置および電子機器 | |
JP2007114343A (ja) | 電気光学装置及び電子機器 | |
JP2009205097A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |