JP4093270B2

JP4093270B2 - 電気光学装置および電子機器

Info

Publication number: JP4093270B2
Application number: JP2006032751A
Authority: JP
Inventors: 克則山崎; 雅秀内田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-02-09
Filing date: 2006-02-09
Publication date: 2008-06-04
Anticipated expiration: 2020-03-13
Also published as: JP2006178494A

Description

本発明は、いわゆるゴーストなどの表示上の不具合が発生するのを抑えて高品位な表示が可能な電気光学装置、および、この電気光学装置を表示部に用いた電子機器に関する。

一般に電気光学装置、例えば、電気光学物質に液晶を用いて、所定の表示を行う液晶装置は、次のような構成となっている。すなわち、このような液晶装置は、一対の基板間に液晶が挟持されるとともに、一方の基板に複数の走査線と複数のデータ線とが互いに交差するように形成され、さらに、これらの交差部分の各々に対応してスイッチング素子および画素電極の対が設けられる一方、他方の基板には画素電極に対向する透明な対向電極（共通電極）が設けられた構成となっている。

ここで、画像信号は、通常、画像信号線を介して供給され、サンプリング信号にしたがってオンオフするサンプリングスイッチによって、適切なタイミングにて所定のデータ線にサンプリングされる構成となっている。また、走査線とデータ線との交差部分に設けられたスイッチング素子は、対応する走査線に印加される走査信号がアクティブレベルとなるとオンして、対応するデータ線にサンプリングされている画像信号を画素電極に供給するものである。さらに、対向基板に設けられた対向電極は、一定の電位に維持されている。

そして、このような構成において、各走査線に供給する走査信号と、サンプリングスイッチのオンオフを規定するサンプリングスイッチとが適切なタイミングで制御されると、画素電極と対向電極と両電極間に挟持された液晶とからなる画素容量には、画像信号に応じた電圧実効値が画素毎に印加されることになって、所定の表示が行われることとなる。

しかしながら、このような液晶装置では、ゴーストと呼ばれる表示上の不具合が発生する、という問題があった。特に、最近では、高周波数化に対処すべく、１系統の画像信号を複数のｈ系統（ｈは２以上の整数）にシリアル−パラレル変換（相展開）するとともに、時間軸上にｈ倍に伸長して、これらｈ系統の画像信号をｈ本の画像信号線にそれぞれ供給し、これらｈ系統の画像信号を、ｈ個のサンプリングスイッチが同時にｈ本のデータ線にサンプリングする技術が開発されているが、このような技術においては、データ線のｈ本を単位としてゴーストが発生するので、表示品位の低下は、より深刻な問題となる。

本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、いわゆるゴーストの発生を抑えて、高品位な表示が可能な電気光学装置、および、この電気光学装置を表示部に用いた電子機器を提供することにある。

まず、課題を解決するための手段について説明する前に、本件の発明者が、上述したゴーストの発生メカニズムについて調査した結果、次の点が主要な原因である、と考えられた。すなわち、対向基板に形成される対向電極は、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）などの透明薄膜金属からなるので、少なからず抵抗を有し、また、対向電極は、画素電極のほかに画像信号線とも対向する。このため、対向電極は、画像信号線に対して、抵抗分および容量分からなる一種の微分回路によって電気的に結合することとなる。

ここで、電気光学装置が、例えば画素容量に印加される電圧実効値がゼロの場合に白色表示を行うノーマリーホワイトモードであるとすると、図２２に示されるように、画像信号線に供給される画像信号ＶＩＤの電圧が黒側のレベルから白側のレベルに変化すると、対向電極の電圧もその変化量に応じて低下した後、容量結合の度合いに応じて本来の電圧ＬＣcomまで徐々に回復することになる。

この際、対向電極の電圧が本来の電圧ＬＣcomに回復する前に、期間ＳＭＰａにおいて画素電極に画像信号が供給されると、その画素容量に印加される電圧実効値は、対向電極の電圧が低下した分だけ、大きくなってしまうことなる。一方、対向電極の電圧が本来の電圧ＬＣcomに回復した後に、サンプリングされた画像信号が画素電極に供給されると、その画素容量に印加される電圧実効値は、本来の値となる。このため、黒色画素から灰色画素が連続するような場合に、黒色画素の次に書込が行われる灰色画素は、本来の濃度よりも黒くなるが、続く灰色画素は本来の濃度となって、両者の灰色画素の濃度が互いに異なってしまうことになる。このような現象は、黒色画素の輪郭で発生し、本来存在しないはずの表示像として視認されるので、ゴーストと呼ばれることになった。

そこで、このゴーストの発生を抑えるため、本発明は、第１の基板上に形成された画素電極と、前記第１の基板上に形成されて、前記画素電極に画像信号を供給するための配線と、前記画素電極とは、電気光学物質を介して対向する対向電極と、前記対向電極のレベル変動を打ち消すための補正信号を、容量を介して前記対向電極に供給する補正信号線とを具備することを特徴としている。

このような構成の本発明によれば、対向電極において、配線に供給される画像信号の電圧変化に伴うレベル変動と、補正信号線に供給される補正信号の電圧変化に伴うレベル変動とが、互いに打ち消し合うので、本来の電圧を維持することになる。したがって、ゴーストの発生を抑えた高品位な表示が可能となる。

同様にゴーストの発生を抑えるため、本発明は、第１の基板上に形成された複数の走査線と、前記第１の基板上に形成され、１本または複数のｈ（ｈは２以上の整数とする）本毎にブロック化された複数のデータ線と、前記第１の基板上に形成されるとともに、前記ブロックを構成する１本またはｈ本のデータ線に対応して画像信号を供給する１本またはｈ本の画像信号線と、前記ブロックの各々を所定の順番で選択するためのサンプリング信号を出力するサンプリング信号出力回路と、前記１本またはｈ本の画像信号線に供給された画像信号を、前記サンプリング信号により選択されたブロックに属する１本またはｈ本のデータ線にサンプリングして供給するサンプリング回路と、前記走査線および前記データ線の各交差部分に対応して設けられた画素電極と、前記画素電極毎に設けられ、対応する走査線に印加された走査信号がアクティブレベルになると、対応するデータ線にサンプリングされている画像信号を当該画素電極に供給するスイッチング素子と、前記画素電極とは、電気光学物質を介して対向する対向電極と、前記対向電極のレベル変動を打ち消すための補正信号を、容量を介して前記対向電極に供給する補正信号線とを具備することを特徴としている。

このような構成の本発明によれば、上記第１の発明と同様に、対向電極において、画像信号線に供給される画像信号の電圧変化に伴うレベル変動と、補正信号線に供給される補正信号の電圧変化に伴うレベル変動とが、互いに打ち消し合うので、本来の電位を維持することになる。したがって、ゴーストの発生を抑えた高品位な表示が可能となる。

ここで、本発明において、前記補正信号線は、前記１本またはｈ本の画像信号線に１対１に対応して１本またはｈ本別途配設された構成が望ましい。この構成では、画像信号線と補正信号線とが対となって、その画像信号線に供給される画像信号の電圧変化に伴うレベル変動と、その補正信号線に供給される補正信号の電圧変化に伴うレベル変動とが、互いに打ち消し合うこととなる。

また、このような構成において、補正信号としては、画像信号の電圧変化によるレベル変動を打ち消すことで足りる。したがって、この際、前記１本またはｈ本の補正信号線に供給される補正信号は、対応する画像信号線に供給される画像信号を、所定の電位を基準にして反転した信号とすることにより、構成を簡略化することができる。

さて、本発明において、補正信号線を別途設けることを要しない。例えば、前記サンプリング回路によるサンプリングの前に、前記データ線の各々を、プリチャージ制御線に供給されるプリチャージ制御信号にしたがって、プリチャージ信号線に印加されたプリチャージ電圧に、予めプリチャージするプリチャージ回路を備え、前記補正信号線を、前記プリチャージが行われない期間において前記プリチャージ信号線と兼用する構成とすれば、補正信号線として新規な配線を設けないで済み、構成の簡略化に寄与することができる。

また例えば、前記サンプリング回路によるサンプリングの前に、前記データ線の各々を、プリチャージ制御線に供給されるプリチャージ制御信号にしたがって、プリチャージ信号線に印加されたプリチャージ電圧に、予めプリチャージするプリチャージ回路を備え、前記補正信号線を、前記プリチャージが行われない期間において前記プリチャージ制御線と兼用する構成とすれば、補正信号線として新規な配線を設けないで済むので、同様に構成の簡略化に寄与することができる。

さらに例えば、前記補正信号線を、前記走査信号が非アクティブレベルである走査線と兼用する構成とすれば、補正信号線として新規な配線を設けないで済むので、同様に構成の簡略化に寄与することができる。

同様に例えば、前記画素電極毎に設けられ、一端が対応する画素電極に接続される一方、他端が容量線に共通接続された蓄積容量を備え、前記補正信号線を、前記容量線と兼用する構成とすれば、補正信号線として新規な配線を設けないで済むので、構成の簡略化に寄与することができる。

さて、本発明において、選択されるブロックが移行する場合に、前記１本またはｈ本の画像信号線に供給される画像信号の変化量の総和に第１係数を乗じた値の電圧信号を、前記補正信号として出力する補正回路を備える構成が望ましい。この構成によっても、対向電極の電位変動が抑えられるからである。

また、本発明において、前記サンプリング回路によるサンプリングの前に、前記データ線の各々をそれぞれプリチャージ電圧に予めプリチャージするプリチャージ回路と、一のブロックが選択される際に、前記１本またはｈ本の画像信号線に供給すべき画像信号と前記プリチャージ電圧との差の総和に第２係数を乗じた値の電圧信号を、前記補正信号として出力する補正回路とを備える構成が望ましい。この構成によっても、対向電極の電位変動が抑えられるからである。

さらに、本発明において、前記サンプリング回路によるサンプリングの前に、前記データ線の各々をそれぞれプリチャージ電圧に予めプリチャージするプリチャージ回路と、選択されるブロックが移行する際に、前記１本またはｈ本の画像信号線に供給される画像信号の変化量の総和に第１係数を乗じた値と、当該ブロックの選択において前記１本またはｈ本の画像信号線に供給すべき画像信号と前記プリチャージ電圧との差の総和に第２係数を乗じた値とを加算した値の電圧信号を、前記補正信号として出力する補正回路とを備える構成が望ましい。この構成によれば、前述したゴーストのほか、実施形態で説明するところの前ゴーストや後ゴーストなどの発生についても抑えられるので、より高品位な表示が可能となる。

一方、本発明において、前記サンプリング回路によるサンプリングの前に、前記データ線の各々をそれぞれプリチャージ電圧に予めプリチャージするプリチャージ回路と、選択されるブロックが移行する際に、前記１本またはｈ本の画像信号線に供給される画像信号の変化量の総和に第１係数を乗じた値と、当該ブロックの選択において前記１本またはｈ本の画像信号線に供給すべき画像信号と前記プリチャージ電圧との差の総和に第２係数を乗じた値と、当該ブロックの直前ブロックが選択されたときに出力された補正信号に第３係数を乗じた値とを加算した値の電圧信号を、前記補正信号として出力する補正回路とを備える構成が望ましい。この構成によれば、前述したゴーストのほか、実施形態で説明するところの前ゴーストや後ゴーストなどの発生がほぼ完全に抑えられるので、さらなる高品位な表示が可能となる。

ところで、本発明にあっては、補正信号線に供給すべき補正信号の一部を、画像信号に重畳することが可能である。具体的には、第２の発明において、前記サンプリング回路によるサンプリングの前に、前記データ線の各々をそれぞれプリチャージ電圧に予めプリチャージするプリチャージ回路と、選択されるブロックが移行する際に、前記１本またはｈ本の画像信号線に供給される画像信号の変化量の総和に第１係数を乗じた値、当該ブロックの選択において前記１本またはｈ本の画像信号線に供給すべき画像信号と前記プリチャージ電圧との差の総和に第２係数を乗じた値、または、当該ブロックの直前ブロックが選択されたときに出力された補正信号に第３係数を乗じた値のうち、１値もしくは２値の加算値を、当該ブロックの選択において前記１本またはｈ本の画像信号線に供給すべき画像信号のそれぞれに加算して出力する一方、他の２値の加算値もしくは他の１値を、前記補正信号として出力する回路とを備える構成とするのである。この構成においても、前述したゴーストのほか、実施形態で説明するところの前ゴーストや後ゴーストなどの発生がほぼ完全に抑えられるので、より高品位な表示が可能となる。

さらに、上記目的を達成するために、本発明に係る電子機器にあっては、上記電気光学装置を備えているので、ゴーストの発生を抑えた高品位な表示が可能となる。

以下、本発明の実施の形態について、図面を参照して説明する。

＜第１実施形態＞
まず、本発明の第１の実施形態に係る電気光学装置について説明する。この電気光学装置は、電気光学物質として液晶を用いたものであって、その電気光学的変化により所定の表示を行うものである。図１（ａ）は、この電気光学装置のうち、処理回路を除いた液晶パネル１００の構成を示す斜視図であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ’線の断面図である。

これらの図に示されるように、液晶パネル１００は、各種素子や画素電極１１８等が形成された素子基板１０１と、対向電極１０８等が形成された対向基板１０２とが、スペーサ（図示省略）を含むシール材１０４によって一定の間隙を保って、電極形成面が互いに対向するように貼り合わせられるとともに、この間隙に電気光学物質として例えばＴＮ（Twisted Nematic）型の液晶１０５が封入された構成となっている。ここで、素子基板１０１には必ずしも透明性が要求されないので、ガラスや、石英のほかに、半導体などを用いることができるが、対向基板１０２には透明性が要求されるので、ガラスなどが用いられる。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するためにその一部が開口している。このため、液晶１０５の封入後に、シール材１０４の開口部分が封止材１０６によって封止された構成となっている。

次に、素子基板１０１の対向面であって、シール材１０４の外側一辺の領域１４０ａにおいては、後述するデータ線駆動回路が形成されて、サンプリング信号を出力する構成となっている。さらに、この一辺においてシール材１０４が形成される近傍の領域１５０ａには、後述する画像信号線やサンプリング回路などが形成されている。一方、この一辺の外周部分には、複数の接続端子１０７が形成されて、処理回路からの各種信号を入力する構成となっている。

また、この一辺に隣接する辺の領域１３０ａには、後述する２個の走査線駆動回路が形成されて、走査線をそれぞれ両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側１個だけに形成する構成でも良い。そして、残りの一辺の領域１６０ａには後述するプリチャージ回路のほか、２個の走査線駆動回路に用いられる共用配線などが形成されている。

一方、対向基板１０２の対向電極１０８は、後述するように、素子基板１０１との貼合部分における４隅のうち、領域１４０ａに近接する２隅に設けられた導通材によって、素子基板１０１に形成された接続端子１０７との電気的導通が図られて、時間的に一定の電圧ＬＣcomが印加される構成となっている。なお、導通材が設けられる地点は、本実施形態では２箇所であるが、この導通材が設けられる理由は、対向電極１０８と接続端子１０７とを電気的に導通させるためであるから、導通材が設けられる地点は少なくとも１箇所であれば足りる、又３個所以上あっても良い。このほかに対向基板１０２においては、画素電極１１８と対向する領域に、着色層（カラーフィルタ）が設けられる一方、着色層以外の領域には、コントラストの低下を防止したり、非表示領域を規定したりするための遮光層が設けられる。ただし、後述するプロジェクタのように色光変調の用途に適用する場合、対向基板１０２に着色層を形成する必要はない。

なお、対向基板１０２に着色層を設けると否かとにかかわらず、素子基板１０１には、光のリークにより素子の特性低下を防止するための遮光層（図示省略）が設けられる。また、素子基板１０１および対向基板１０２の各対向面には、液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜（図示省略）がそれぞれ設けられる一方、その各背面側には配向方向に応じた偏光子（図示省略）がそれぞれ設けられる。

ここで、各画素にあって、画素電極１１８と対向電極１０８との間を通過する光は、両電極間に印加される電圧差がゼロであれば、液晶分子のねじれに沿って約９０度旋光する一方、電圧差の大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、液晶パネル１００が例えば透過型であれば、入射側と背面側とに、ラビング方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させることで、両電極に印加される電圧差がゼロであれば、光が透過（遮断）する一方、両電極に印加される電圧差が大きくなるにつれて光が遮断（透過）することになる。したがって、この構成においては、画素電極１１８に印加する電圧を画素毎に制御することによって、所定の表示が可能となっている。

＜電気的構成＞
次に、本実施形態に係る電気光学装置の電気的な構成について説明する。ここで、図２は、電気光学装置のうち、素子基板の構成を示すブロック図であり、図３は、電気光学装置のうち、処理回路の構成を示すブロック図である。

＜処理回路＞
説明の便宜上、先に処理回路について説明する。この処理回路２００は、接続端子１０７を介して液晶パネル１００に各種の信号を供給するものであり、詳細については、図３に示されるように、タイミングジェネレータ２１２と、Ｓ／Ｐ（シリアル／パラレル）変換回路２１４と、６個の反転回路２１６とに大別される。このうち、タイミングジェネレータ２１２は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに基づいて、転送開始パルスＤＹ、クロック信号ＣＬＹ、転送開始パルスＤＸ、クロック信号ＣＬＸ、プリチャージ制御信号ＰＧおよびプリチャージ電圧信号Ｖpreをそれぞれ生成するものである。

これらの信号について簡単に説明すると、第１に、転送開始パルスＤＹは、図６に示されるように、１垂直有効表示期間の最初に供給されるパルス信号である。第２に、クロック信号ＣＬＹは、同図に示されるように、転送開始パルスＤＹを順次転送する際に用いる信号である。なお、クロック信号ＣＬＹの半周期が１水平走査期間１Ｈとなる。第３に、転送開始パルスＤＸは、同図に示されるように、１水平有効表示期間の最初に供給されるパルス信号である。第４に、クロック信号ＣＬＸは、同図に示されるように、転送開始パルスＤＸを順次転送する際に用いる転送信号である。なお、プリチャージ電圧信号Ｖpreおよびプリチャージ制御信号ＰＧについては、後述することとする。

次に、Ｓ／Ｐ変換回路２１４は、図６に示されるように、ドットクロックＤＣＬＫに同期して供給される１系統の画像信号ＶＩＤを、６系統に分配するとともに時間軸に６倍に伸長して、画像信号ＶＩＤ１〜ＶＩＤ６として出力するものである。ここで、１系統の画像信号ＶＩＤを６系統の画像信号ＶＩＤ１〜ＶＩＤ６に変換する理由は、後述するサンプリング回路において、サンプリングスイッチを構成する薄膜トランジスタ（Thin Film Transistor：以下、単に「ＴＦＴ」と称する。）のソース領域への画像信号の印加時間を長くして、サンプリング時間および充放電時間を十分に確保するためである。

そして、反転回路２１６は、Ｓ／Ｐ変換回路２１４による画像信号ＶＩＤ１〜ＶＩＤ６のそれぞれに対応して設けられて、対応する画像信号を、電圧ＬＣcomを基準としてレベル反転して反転画像信号として出力するものである。なお、画像信号ＶＩＤ１〜ＶＩＤ６を液晶パネル１００への供給するタイミングは、本実施形態では同時とするが、本発明では、ドットクロックＤＣＬＫに同期して順次シフトさせても良い。

このようにＳ／Ｐ変換回路２１４の出力段の各々には、それぞれ反転回路２１６が設けられるが、この反転回路２１６によるレベル反転とは別に、Ｓ／Ｐ変換回路２１４は、シリアル−パラレル変換した画像信号のうち、極性反転が必要となるものを反転させ、この後、適宜、増幅する反転・増幅回路を備えている。

なお、本実施形態における極性反転とは、対向電極１０８に印加される電圧ＬＣcomを基準として正極性と負極性とに交互に電圧レベルを反転させることをいうが、極性を反転するか否かについては、一般には、データ線への画像信号の印加方式が(1)走査線単位の極性反転であるか、(2)データ線単位の極性反転であるか、(3)画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定される。

ここで、本実施形態では、説明の便宜上、(1)走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。また、この場合、画像信号ＶＩＤ１〜ＶＩＤ６は、Ｓ／Ｐ変換回路２１４内に備えられる反転・増幅回路によって、１水平走査期間１Ｈ毎に、正極側に対応するレベルと負極側に対応するレベルとに交互に反転されることになる。そして、本実施形態では、このような画像信号ＶＩＤ１〜ＶＩＤ６と、これを反転回路２１６によりそれぞれレベル反転した反転画像信号ＶＩＤ１inv〜ＶＩＤ６invとの計１２系統の画像信号が、処理回路２００から出力されて、液晶パネル１００に供給される構成となっている。

＜素子基板＞
次に、液晶パネル１００における素子基板１０１の電気的な構成について説明する。まず、素子基板１０１の表示領域にあっては、図２に示されるように、複数本の走査線１１２が行（横）方向に沿って平行に配列して形成され、また、複数本のデータ線１１４が列（縦）方向に沿って平行に形成されている。そして、これらの走査線１１２とデータ線１１４とが交差する部分においては、画素を制御するためのスイッチング素子たるＴＦＴ１１６のゲートが走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレインが矩形状の透明な画素電極１１８に接続されている。

上述したように、液晶パネル１００では、素子基板１０１と対向基板１０２との電極形成面の間において液晶１０５が挟持されているので、各画素は、画素電極１１８と、対向電極１０８と、これら両電極間に挟持された液晶１０５とによって構成されることになる。ここで、説明の便宜上、走査線１１２の総本数を「ｍ」とし、データ線１１４の総本数を「６ｎ」とすると（ｍ、ｎは、それぞれ整数とする）、画素は、走査線１１２とデータ線１１４との各交差部分に対応して、ｍ行×６ｎ列のマトリクス状に配列することになる。

また、マトリクス状の画素からなる表示領域には、このほかに、液晶容量のリークを防止するための蓄積容量１１９が画素毎に形成されている。この蓄積容量１１９の一端は、画素電極１１８に接続される一方、その他端は、容量線１７５により共通接続されている。なお、この容量線１７５には、本実施形態では、接続端子１０７を介して、一定の電位（例えば電圧ＬＣcomや、駆動回路の高位側電源電圧、低位側電源電圧など）に接地されている。

一方、素子基板１０１の非表示領域には、周辺回路１２０が形成されている。この周辺回路１２０は、走査線駆動回路１３０や、データ線駆動回路１４０、サンプリング回路１５０、プリチャージ回路１６０のほか、製造後に欠陥の有無を判別するための検査回路を含んだ回路として概念されるものであるが、検査回路については、本件とは直接関係しないので、その説明については省略することとする。

また、周辺回路１２０の構成素子は、画素を駆動するＴＦＴ１１６と共通の製造プロセスで形成されるＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴを、組み合わせて構成されるため、製造効率の向上や、製造コストの低下、素子特性の均一化などが図られている。

さて、周辺回路１２０のうち、走査線駆動回路１３０は、１水平走査期間１Ｈ毎に順次アクティブレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍを、１垂直有効表示期間内に出力するものである。詳細については本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路とから構成される。このうち、シフトレジスタは、図６に示されるように、１垂直有効表示期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹのレベルが遷移する毎に（立ち上がり及び立ち下がりの双方で）、順次シフトして、信号Ｇ１’、Ｇ２’、Ｇ３’、…、Ｇｍ’として出力し、各論理積回路は、信号Ｇ１’、Ｇ２’、Ｇ３’、…、Ｇｍ’のうち、相隣接する信号同士の論理積信号を求めて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして出力するものである。

また、データ線駆動回路（サンプリング信号出力回路）１４０は、順次アクティブレベルとなるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを１水平有効表示期間内に出力するものである。この詳細についても本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路とから構成されている。このうち、シフトレジスタは、図５または図６に示されるように、１水平有効表示期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトして、信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’として出力し、各論理積回路は、信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’のパルス幅を、相隣接するもの同士が重複しないように、期間ＳＭＰａに狭めてサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力するものである。

さて、処理回路２００から供給される画像信号ＶＩＤ１〜ＶＩＤ６は、画像信号線１７１を介して、また、反転画像信号ＶＩＤ１inv〜ＶＩＤ６invは、補正信号線１７３を介して、それぞれサンプリング回路１５０に供給されている。このサンプリング回路１５０は、データ線１１４毎に設けられるサンプリングスイッチ１５１から構成されている。一方、データ線１１４は６本毎にブロック化されており、図２において左から数えてｉ（ｉは、１、２、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号線１７１を介して供給された画像信号ＶＩＤ１を、サンプリング信号Ｓｉがアクティブとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。また、同じくｉ番目のブロックに属するデータ線１１４の６本のうち、２番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号線１７１を介して供給される画像信号ＶＩＤ２を、サンプリング信号Ｓｉがアクティブとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。以下、同様に、ｉ番目のブロックに属するデータ線１１４の６本のうち、３、４、５、６番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１の各々は、画像信号線１７１を介して供給される画像信号ＶＩＤ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６の各々を、サンプリング信号Ｓｉがアクティブとなる期間においてサンプリングして、対応するデータ線１１４に供給する構成となっている。

なお、補正信号線１７３には、反転画像信号ＶＩＤ１inv〜ＶＩＤ６invが供給されるが、本実施形態では、これらの反転画像信号ＶＩＤ１inv〜ＶＩＤ６invを積極的には使用しない構成となっている。また、サンプリングスイッチ１５１を構成するＴＦＴについては、本実施形態では、Ｎチャネル型とするので、サンプリング信号Ｓ１、Ｓ２、…、ＳｎがＨレベルとなればアクティブレベルとなって、対応するサンプリングスイッチ１５１が閉じることになる。なお、サンプリングスイッチ１５１を構成するＴＦＴについては、Ｐチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。

一方、表示領域に対し、データ線駆動回路１４０とは反対側の領域には、プリチャージ回路１６０が備えられる。このプリチャージ回路１６０は、データ線１１４毎に設けられたプリチャージングスイッチ１６１からなり、各プリチャージングスイッチ１６１は、プリチャージ制御線１７７を介して供給されるプリチャージ制御信号ＰＧがアクティブレベルとなった場合に、プリチャージ信号線１７９を介して供給されるプリチャージ電圧信号Ｖpreを、対応するデータ線１１４にプリチャージする構成となっている。

さて、プリチャージ制御信号ＰＧは、図５に示されるように、１水平帰線期間のうち、その時間的な前後端から隔絶された期間においてアクティブレベルとなる信号である。また、プリチャージ電圧信号Ｖpreは、同図に示されるように、１水平走査期間１Ｈ毎に、電圧ＬＣcomを基準にして電圧Ｖgr＋、Ｖgr−でレベル反転する信号である。

ここで、電圧ＬＣcomは、上述したように対向電極１０８に印加される時間的に一定の電圧であって、およそ画像信号ＶＩＤ１〜ＶＩＤ６の振幅中心電圧に等しい。また、電圧Ｖgr＋、Ｖgr−は、それぞれ正極性画像信号印可時のプリチャージ電圧、負極性画像信号印可時のプリチャージ電圧である。

このような構成によるプリチャージ回路１６０によれば、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが供給される水平有効表示期間よりも前の帰線期間において、各データ線１１４が、電圧Ｖgr＋またはＶgr−に、予めプリチャージされるので、その直後の水平有効表示期間において、画像信号ＶＩＤ１〜ＶＩＤ６がデータ線１１４にサンプリングされる際の負荷が低減されることとなる。

なお、走査線駆動回路１３０は、図２では、走査線１１２の一端側のみに１個だけ配置しているが、これは、電気的な構成を説明するための便宜上の措置であり、実際には、図１および後述する図４に示されるように、走査線１１２の両端に２個配置している。また、図２において、データ線駆動回路１４０は表示領域に対して上方に位置し、プリチャージ回路１６０は表示領域に対して下方に位置しているが、これも、電気的な構成を説明するための便宜上の措置であり、実際には、図１および後述する図４に示されるように、データ線駆動回路１４０は表示領域に対して下方に位置し、プリチャージ回路１６０は表示領域に対して上方に位置している。

＜素子基板における配線の概略＞
続いて、素子基板１０１における実際の配線、特に、データ線駆動回路１４０からサンプリング回路１５０までの配線について説明する。図４は、この配線の概略を示す平面図である。

この図に示されるように、画像信号ＶＩＤ１〜ＶＩＤ６が供給される６本の画像信号線１７１は、データ線駆動回路１４０に対して左側から回り込む一方、反転画像信号ＶＩＤ１inv〜ＶＩＤ６invが供給される６本の補正信号線１７３は、データ線駆動回路１４０に対して右側から回り込んで、両者は、サンプリング回路１５０において、左右両側から対向する櫛歯状に、Ｘ方向に交互に延在している。

これらの画像信号線１７１および補正信号線１７３の計１２本は、同一薄膜金属層から略同一幅でパターニングして形成したものであって、端子１０７から略平行かつ略同一長で配設されている。このため、画像信号線１７１および補正信号線１７３は、その抵抗分が互いに略同一となる。

なお、基本的にはこの配列が好ましいが、この配列順に限定するものではなく、例えば、図で下から順に[ＶＩＤ１〜ＶＩＤ６、ＶＩＤ１inv〜ＶＩＤ６inv]や[ＶＩＤ１、ＶＩＤ１inv、ＶＩＤ２inv、ＶＩＤ２、ＶＩＤ３、ＶＩＤ３inv、ＶＩＤ４inv、ＶＩＤ４、ＶＩＤ５、ＶＩＤ５inv、ＶＩＤ６inv、ＶＩＤ６]といった順番に、実際のレイアウト上の都合で、配置しても良い。

さらに、サンプリング回路１５０が形成される領域は、図１（ｂ）に示されるように、対向基板１０２と貼り合わせられた場合に対向電極１０８と対向するため、対向電極１０８に対する画像信号線１７１の容量結合度と補正信号線１７３の容量結合度とは、互いに略同一となるように構成されている。

また、図において、２つの電極１０３は、接続端子１０７から電圧ＬＣcomが印加されるとともに、シール材１０４（図１参照）の隅に相当する２地点にそれぞれ設けられるものである。このため、対向基板１０２と貼り合わせられた際に、電極１０３と対向電極１０８とが導通材を介して電気的に接続される結果、対向電極１０８に電圧ＬＣcomが印加されることとなる。なお、容量線１７５は、上述したように各画素において蓄積容量１１９の他端で共通接続されているので、各画素に配設されている。

＜電気光学装置の動作＞
次に、上述した構成に係る電気光学装置の動作について説明する。

まず、走査線駆動回路１３０には、１垂直有効表示期間の最初に転送開始パルスＤＹが供給される。この転送開始パルスＤＹは、図６に示されるように、クロック信号ＣＬＹのレベルが遷移する毎に順次シフトされて、信号Ｇ１’、Ｇ２’、Ｇ３’、…、Ｇｍ’として出力される。そして、これらの信号Ｇ１’、Ｇ２’、Ｇ３’、…、Ｇｍ’のうち、相隣接する信号同士の論理積信号が求められて、１水平走査期間毎にアクティブレベルとなる走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして、対応する走査線１１２に出力される。

ここでまず、走査信号Ｇ１がアクティブレベルとなる１水平走査期間１Ｈについて着目する。なお、この１水平走査期間では、説明の便宜上、正極側の書込を行うものとすると、Ｓ／Ｐ変換回路２１４から出力される画像信号ＶＩＤ１〜ＶＩＤ６は、対向電極１０８に印加される電圧ＬＣcomに対して高位側電圧となる。

またこれに先立って、プリチャージ制御信号ＰＧが、図５に示されるように、その帰線期間の前後端から隔絶された期間にてアクティブレベルとなる。この際、プリチャージ電圧信号Ｖpreは、正極側の書込に対応して電圧Ｖgr＋となる。このため、当該期間において、すべてのデータ線１１４が電圧Ｖgr＋にプリチャージされることとなる。

次に、１水平帰線期間が終了して、１水平有効表示期間になると、その最初に転送開始パルスＤＸが、図５または図６に示されるように、データ線駆動回路１４０に供給される。この転送開始パルスＤＸは、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトされた信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’として出力される。そして、この信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’の各パルス幅が、相隣接するもの同士が互いに重複しないように期間ＳＭＰａに狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力される。

一方、処理回路２００に入力された１系統の画像信号ＶＩＤは、Ｓ／Ｐ変換回路２１４によって、図６に示されるように、画像信号ＶＩＤ１〜ＶＩＤ６に分配されるとともに、時間軸に対して６倍に伸長されて、液晶パネル１００に供給される。また、画像信号ＶＩＤ１〜ＶＩＤ６は、反転回路２１６によってレベル反転されて、反転画像信号ＶＩＤ１inv〜ＶＩＤ６invとして、液晶パネル１００に供給される。

ここで、走査信号Ｇ１がアクティブレベルとなる期間において、サンプリング信号Ｓ１がアクティブレベルとなると、左から１番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる。そして、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６は、図２において上から数えて１本目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることとなる。

この後、サンプリング信号Ｓ２がアクティブレベルとなると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１本目の走査線１１２と当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることとなる。

以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次アクティブレベルとなると、第３番目、第４番目、…、第ｎ番目のブロックに属する６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１本目の走査線１１２と、当該６本のデータ線１１４と交差する画素のＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることとなる。これにより、第１行目の画素のすべてに対する書込が完了することになる。

続いて、走査信号Ｇ２がアクティブとなる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この１水平走査期間においては、負極側の書込が行われることとなる。このため、Ｓ／Ｐ変換回路２１４から出力される画像信号ＶＩＤ１〜ＶＩＤ６は、対向電極１０８に印加される電圧ＬＣcomに対して低位側電圧となる。これに先だって、帰線期間におけるプリチャージ電圧信号Ｖpreの電圧はＶgr−となるので、プリチャージ制御信号ＰＧがアクティブレベルとなって場合に、すべてのデータ線１１４は、電圧Ｖgr−にプリチャージされることとなる。

他の動作については同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次アクティブレベルとなって、第２行目の画素のすべてに対する書込が完了することになる。

以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇｍがアクティブとなって、第３行目、第４行目、…、第ｍ行目の画素に対して書込が行われることとなる。これにより、奇数行目の画素については正極側の書込が行われる一方、偶数行目の画素については負極側の書込が行われて、この１垂直走査期間においては、第１行目〜第ｍ行目の画素のすべてにわたった書込が完了することになる。

そして、次の１垂直走査期間においても、同様な書込が行われるが、この際、各行の画素に対する書込極性が入れ換えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極側の画素に対して書込が行われる一方、偶数行目の画素については正極側の書込が行われることとなる。

このように、１垂直走査期間毎に画素に対する書込極性が入れ換えられので、液晶１０５に直流成分が印加されることがなくなって、その劣化が防止されている。

また、このような駆動では、データ線１１４を１本毎に駆動する方式と比較すると、各サンプリングスイッチ１５１によって画像信号をサンプリングする時間が６倍となるので、各画素における充放電時間が十分に確保される。このため、高コントラスト化が図られることになる。さらに、データ線駆動回路１４０におけるシフトレジスタの段数、および、クロック信号ＣＬＸの周波数が、それぞれ１／６に低減されるので、段数の低減化と併せて低消費電力化も図られることとなる。

さらに、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎのアクティブ期間は、クロック信号ＣＬＸの半周期よりも狭められて、期間ＳＭＰａに制限されているので、隣接するサンプリング信号同士のオーバーラップが事前に防止される。このため、あるブロックに属する６本のデータ線１１４にサンプリングされるべき画像信号ＶＩＤ１〜ＶＩＤ６が、これに隣接するブロックに属する６本のデータ線１１４にも同時サンプリングされる事態が防止されて、高品位な表示が可能となっている。

ところで、６本の画像信号線１７１は、図４に示されるように、サンプリング回路１５０においてＸ方向に配設されているので、対向基板１０２と貼り合わせられた場合に、対向電極１０８と容量的に結合する。ここで、画像信号線１７１のみが配設された従来の構成では、画像信号ＶＩＤ１〜ＶＩＤ６の電圧変化に伴って、対向電極１０８のレベルが変動し、これが表示品位を低下させる要因である、と考えられるのは、上述した通りである。

これに対し、本実施形態では、画像信号ＶＩＤ１〜ＶＩＤ６が供給される６本の画像信号線１７１とは別に、反転画像信号ＶＩＤ１inv〜ＶＩＤ６invが供給される補正信号線１７３が設けられた構成となっている。この構成において、６本の画像信号線１７１と、６本の補正信号線１７３とは、それぞれ図７（ａ）に示されるように、対向電極１０８に対して容量的に結合することになる。

ここで、対向電極１０８は、一般にはＩＴＯ等の透明導電膜により形成されるから、その抵抗率は比較的大きい。したがって、対向電極１０８に対して時間的に一定の電圧ＬＣcomを印加する構成としても、対向電極１０８は、画像信号線１７１および補正信号線１７３における電圧変化の影響を受けることになる。なお、図７（ａ）における抵抗Ｒcomは、対向電極１０８における抵抗分を総称したものである。

ただし、本実施形態において、６本の補正信号線１７３に供給される信号は、６本の画像信号線１７１に供給される画像信号ＶＩＤ１〜ＶＩＤ６をそれぞれレベル反転させた反転画像信号ＶＩＤ１inv〜ＶＩＤ６invであり、さらに、６本の画像信号線１７１と６本の補正信号線１７３とは、対向電極１０８に対して略同一の容量で結合した構成となっている。

このため、図７（ｂ）に示されるように、画像信号ＶＩＤ１〜ＶＩＤ６の電圧変化に伴う微分ノイズＤ１〜Ｄ６は、反転画像信号ＶＩＤ１inv〜ＶＩＤ６invの電圧変化に伴う微分ノイズＤ１inv〜Ｄ６invによって打ち消されることとなる。したがって、本実施形態によれば、対向電極１０８は、画像信号線１７１および補正信号線１７３において電圧の変化があったとしても、本来の電圧ＬＣcomを維持するので、表示品位の低下を防止することが可能となる。

＜第１実施形態の変形例＞
なお、本実施形態にあっては、６本の画像信号線１７１の各々に対応して、６本の補正信号線１７１を別途設けるとともに、ここに画像信号ＶＩＤ１〜ＶＩＤ６のレベルを反転した反転画像信号ＶＩＤ１inv〜ＶＩＤ６invを供給することによって、画像信号ＶＩＤ１〜ＶＩＤ６の電圧変化に伴う微分ノイズＤ１〜Ｄ６を、反転画像信号ＶＩＤ１inv〜ＶＩＤ６invの電圧変化に伴う微分ノイズＤ１inv〜Ｄ６invにより打ち消す構成としたが、本発明は、これに限られない。要は、何らかの配線によって、補正信号を、容量を介して対向電極１０８に供給して、画像信号ＶＩＤ１〜ＶＩＤ６の電圧変化に伴うレベル変動を打ち消す構成とすれば、良いのである。

ここで、対向電極１０８と容量的に結合するのは、画像信号線１７１に限られず、走査線１１２や、データ線１１４、容量線１７５、プリチャージ制御線１７７、プリチャージ信号線１７９なども対向電極１０８と容量的に結合する。このうち、走査線１１２については、それが選択される１水平走査期間を除く期間に限って言えば、さらに、ＴＦＴ１１６の動作に影響与えない範囲内であれば、補正信号線として用いることが可能である。また、プリチャージ制御線１７７およびプリチャージ信号線１７９が有効に使用される期間は、１水平帰線期間に限られるので、１水平有効表示期間において、プリチャージングスイッチ１６１の動作に影響を与えない範囲内であれば、補正信号線として用いることが可能である。さらに、容量線１７５についても補正信号線として用いることができる。

このように、走査線１１２や、容量線１７５、プリチャージ制御線１７７、プリチャージ信号線１７９を補正信号線として用いると、上記実施形態における補正信号線１７３のような配線を、素子基板１０１に別途形成しなくて済む、という利点がある。ここで、走査線１１２や、容量線１７５、プリチャージ制御線１７７、プリチャージ信号線１７９を補正信号線として用いる場合、補正信号としては、後述するように、画像信号線ＶＩＤ１〜ＶＩＤ６の変化分の総和に負の係数を乗じた値の電圧信号などを用いれば良い。

＜第１実施形態の問題＞
上述した第１実施形態は、画像信号ＶＩＤ１〜ＶＩＤ６の電圧変化に伴う対向電極１０８のレベル変動を、反転画像信号ＶＩＤ１inv〜ＶＩＤ６invの電圧変化によりそれぞれ打ち消して、対向電極１０８のレベルを一定化することにより、ゴーストの発生を抑えるものであった。

ここで、上述した第１実施形態において、データ線１１４は、画像信号のサンプリング前に、プリチャージ電圧信号Ｖpreの電圧（Ｖgr＋またはＶgr−）にプリチャージされているので、データ線１１４の電圧は、サンプリング時において、プリチャージ電圧から、サンプリングされた画像信号の電圧まで変化することになる。上述したように、データ線１１４も対向電極１０８と容量的に結合するから、本来的には、この電圧変化をも考慮した補正信号を供給しなければならないはずである。

しかしながら、上述した第１実施形態では、画像信号線１７１における画像信号ＶＩＤ１〜ＶＩＤ６の電圧変化については考慮したが、データ線１１４の電圧変化については考慮していなかったので、この点においてなお改善の余地がある。実際、１系統の画像信号ＶＩＤを６系統に分配・伸長する構成においては、いままで議論してきたゴーストとは全く別の表示上の不具合が発生することが、本件の発明者によって確認されている。

ここで、そのような表示上の不具合の詳細に説明する。図８は、このような不具合を説明するために、表示領域の一部における画素の表示内容を示す図である。なお、この図に示されるような内容は、第１実施形態における補正信号線１７３が存在しない構成によって、表示されていることを前提としている。これは、第１実施形態の問題を明らかにするための措置である。

さて、図８において、Ｘ方向は走査線１１２の延在方向であって、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの出力方向を示し、Ｙ方向はデータ線１１４の延在方向であって、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍの出力方向を示している。また、１個の四角形が１個の画素による表示状態を示しており、画素についても６列毎にブロック化されている。

さて、この図に示されるように、表示上の不具合は、中間調の灰色画素を背景として、黒色四角形の窓を表示させたときに明瞭に視認される。さらに、この不具合は、データ線１１４のブロック単位で発生し、その程度は、黒色四角形の左右端がブロックに占める幅に依存している。そして、この表示上の不具合については、次の３つに分類することができる。

第１に、黒色四角形の窓の左端が位置するブロックのうち、黒色表示画素以外の灰色となるべき画素に現れる不具合である。この不具合は、黒色四角形の窓の左側（サンプリング信号の出力方向とは反対側）に発生することから、説明の便宜上、前ゴーストと呼ぶことにすると、この前ゴーストは、当該ブロック内にかかる窓幅が狭いときには目立たないが、窓幅が広がるにつれて明るくなって目立つ、というものである。

第２に、黒色四角形の窓の右端が位置するブロックのうち、黒色表示画素以外の灰色となるべき画素に現れる不具合である。この不具合は、黒色四角形の窓の右側（サンプリング信号の出力方向側）に発生することから、説明の便宜上、後ゴーストと呼ぶことにすると、この後ゴーストは、当該ブロック内にかかる窓幅が狭いときには暗くなって目立ち、窓幅広がるにつれて一旦目立たなくなるが、窓幅がさらに広がると明るくなって目立つ、というものである。

第３に、黒色四角形の窓の右端が位置するブロックよりも１個右側のブロックに属する６個の灰色画素全体にわたって現れる表示上の不具合である。この不具合は、黒色四角形の窓の左側ブロックで発生することから、説明の便宜上、次ゴーストと呼ぶことにすると、この次ゴーストは、当該ブロックの左側のブロックにかかる窓幅が狭いときには目立たなく、窓幅が広がるにつれて暗くなって目立つ、というものである。

ここで今１度、第１実施形態の補正信号線１７３が存在しない構成における電気的な等価回路について、画像信号線１７１での画像信号の電圧変化のほか、サンプリング時におけるデータ線１１４の電圧変化を含めて詳細に検討する。図９は、この電気的な等価回路の構成を示す図である。

図において、抵抗Ｒcomは、対向電極１０８が有する抵抗分を示すものである。また、対向電極１０８は、上述したように一定の電圧ＬＣcomが印加されている。さらに、Ｃ１〜Ｃ６は、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６が供給される画像信号線１７１と対向電極１０８との寄生容量である。くわえて、６本の画像信号線１７１は、ｉ番目（ｉは、ブロックを一般的に説明するためのものであって、１、２、３、…、ｎのうち、いずれかの整数）のブロックに属するデータ線１１４に対応するサンプリングスイッチ１５１がそれぞれ接続される一方、当該ブロックに属する６本のデータ線１１４は、それぞれＴＦＴ１１６、画素電極１１８および液晶１０５を順次介して対向電極１０８と容量的に結合するとともに、それぞれＴＦＴ１１６、蓄積容量１１９を介して容量線１７５と容量的に結合することになる。そこで、１ブロックに属する６本のデータ線１１４における画素容量、蓄積容量を含めた寄生容量をそれぞれＣ１１〜Ｃ１６として示すことにする。

なお、図９は、素子基板１０１の電気的な等価回路を簡素化して説明するために、走査線１１２や容量線１７５など抵抗分や、これらにおいて発生する寄生容量、サンプリングスイッチ１５１のソース／ドレイン間容量などについては省略されている。ただし、これらについては、図９における抵抗ＲＣcom、容量Ｃ１〜Ｃ６、Ｃ１１〜Ｃ１６のいずれかに含ませて考えることができる。例えば、サンプリングスイッチ１５１のソース／ドレイン間容量は、画像信号線１７１と、非選択のブロックに属するデータ線１１４との間における結合容量と考えることができ、さらに、当該データ線１１４は、ＴＦＴ１１６を介して画素電極および蓄積容量１１９に接続されるので、当該画像信号線１７１と対向電極１０８との寄生容量Ｃ１〜Ｃ６のいずれかである、と考えることができる。

さて、このような等価回路において、上述した第１実施形態で説明したように、抵抗ＲＣcomと容量Ｃ１〜Ｃ６とにより微分回路が構成されるので、画像信号線１７１に供給される画像信号ＶＩＤ１〜ＶＩＤ６の電圧が変化すると、対向電極１０８には、その変化量に応じた波高の微分波形の歪みが発生する。同様な、歪みは、容量線１７５にも発生する。このような電圧歪みの発生を、説明の便宜上、「要因１」とする。

次に、ｉ番目のブロックが選択される場合にあっては、当該ブロックに対応するサンプリングスイッチ１５１の６個が同時にオンとなる。このため、当該ブロックに属する６本のデータ線１１４では、プリチャージ電圧から、それぞれ対応する画像信号ＶＩＤ〜ＶＩＤ６の電圧までの充放電が行われる。このとき、対向電極１０８には、充放電電流の大きさに応じた波高の電圧歪みが発生する。このような電圧歪みの発生を、説明の便宜上、「要因２」とする。

これらのような「要因１」および「要因２」による微分波形状の電圧歪みは、時間経過とともに減衰するが、ｉ番目のブロックの選択が終了するまでに、すなわち、当該ブロックに対応するサンプリングスイッチ１５１の６個がオフするまでにゼロにならなければ、画素容量に印加される電圧に誤差が生じるので、表示むらの原因となる。例えば、画像信号ＶＩＤ１の電圧をＶ₀とし、ｉ番目のブロックの選択が終了するときに対向電極１０８に残留する誤差電圧をＶ_Eとすると、データ線１１４と対向電極１０８との間の電圧は、Ｖ₀−Ｖ_Eとなり、この電圧は、寄生容量Ｃ１およびＣ１１にそのまま蓄積される。そして、サンプリングスイッチがオフすると、当該電圧が維持される結果、表示むらが発生することになる。このことは、画像信号ＶＩＤ１以外の他の画像信号ＶＩＤ２〜ＶＩＤ６においても、同様である。

次に、このような表示むらを一般的に説明する。まず、ｉ番目のブロックが選択され、当該ブロックに属するｈ本のデータ線にそれぞれＶ_i,jを供給する場合を想定する。なお、ここで、ｈは、上述したシリアル／パラレル変換を一般化して説明するためのものであり、上述した第１実施形態においてｈ＝６としたものである。

この場合において、ｉ番目のブロックが選択される直前において、対向電極１０８に残留する誤差電圧を、Ｖ_ε0として、当該ｉ番目のブロックが選択された直後の状態を考える。この状態において、「要因１」によって対向電極１０８に発生する誤差電圧は、次（数１）のように示される。

ただし、上記項（数１）において、ζは定数であり、また、Ｖ_i-1,jは、（ｉ−１）番目のブロックの選択時に画像信号ＶＩＤｊ（ｊ＝１、２、３、…、ｈ）に対応するデータ線に供給された電圧である。

同様に、「要因２」によって対向電極に発生する誤差電圧は、次（数２）のように示される。

ただし、上記項（数２）において、ξは定数であり、また、Ｖpreは、プリチャージ電圧である。

したがって、対向電極１０８に発生する全誤差電圧は、次（数３）のように示される。

ここで、ｉ番目のブロックの選択終了直前では、一定の減衰係数ｋを乗じて、次式（数４）のように、画像信号を変数とした関数（以降、誤差関数ｆ_errと称する）で表すことができる。

但し、Ｖ_ε0は、ｉ−１番目のブロックの選択終了直前での全誤差電圧である。

次に、この誤差関数ｆ_errを用いて、図８に示される各ゴーストについて説明する。まず、前ゴーストについて考える。前ゴーストが発生するブロックにおいて黒窓の左側に位置する画素は総て中間調灰色である。そこで、このような中間調灰色画素に印加される電圧を、例えばプリチャージ電圧Ｖpreに等しい電圧であると考えると、直前ブロックである（ｉ−１）番目のブロックにおける電圧Ｖ_i-1,jは、Ｖpreとなり、ｉ番目のブロックにおける電圧Ｖ_i,jは、Ｖpreであるか、それ以上となる。このため、例えば正極側の書込において、上式（数４）で示される誤差関数ｆ_errの第２項および第３項は、ともに非負となる。そして、Ｖ_i,j＞Ｖpreとなる画素が多くなるにつれて（すなわち黒窓がブロックに占める幅が広くなるにつれて）、第２項および第３項がともに増加し、誤差が正側に大きくなって、画素容量に印加される電圧実効値が小さくなる方向に作用する結果、明るいむらとなることが解る。この点は、図８を用いて説明した前ゴーストの様子と一致する。

続いて、後ゴーストについても、黒窓がブロックに占める幅が広くなるにつれて、明るいむらとなる。ただし、誤差関数ｆ_errにおける第２項は、例えば正極側の書込において、非負であるが、黒窓の幅が狭いと第３項は負の値に転じ、狭くなるにつれて、その絶対値は、大きくなる。このため、黒窓がブロックに占める幅が狭くなるにつれて、第３項の影響が第２項よりも優勢となって、暗い表示むらとなる。この点についても、図８を用いて説明した後ゴーストの様子と一致する。

そして、次ゴーストでは、誤差関数ｆ_errにおける第２項はゼロであり、第３項は、例えば正極側の書込において、正にはならない。しかも、黒窓が存在する（ｉ−１）番目のブロックにおいて黒窓が占める幅が広くなるにつれて、第３項の絶対値は大きくなって、暗い表示むらが生じることになる。

このようにして、前ゴースト、後ゴーストおよび次ゴーストが発生する、と考えられる。なお、ｈ＝１の場合、言い換えれば、いわゆる点順次走査駆動の場合（シリアル／パラレル変換しない場合）でも、上記式（数４）から解るようにゴーストが発生することになる。

結局、いずれにせよ、このようなゴーストが発生して、表示画像の品質が劣化してしまうといった問題があった。ここで、上述した第１実施形態にあっては、誤差関数ｆ_errにおける第３項については考慮したが、第１項、第２項については、考慮していない。また、第１実施形態の変形例で述べたように、補正信号線については、既存の配線を用いることができる。

そこで以下、上記式（数４）における誤差関数ｆ_errの各項を考慮した第２〜第６実施形態について説明することとする。

＜第２実施形態＞
まず、補正信号線としてプリチャージ信号線１７９を用いて、誤差関数ｆ_errの第３項の成分を打ち消す第２実施形態について説明することとする。

この第２実施形態に係る電気光学装置が第１実施形態と相違する点は、図１０に示されるように素子基板１０１が若干変更されている点と、図３に示される処理回路２００から図１１に示される処理回路２０２に置換されている点とであり、他については第１実施形態と共通であるので、同一の符号を付与して、その説明を省略することとする。

まず、第２実施形態における素子基板１０１にあっては、図１０に示されるように、第１実施形態における補正信号線１７３が廃されている点と、プリチャージ信号線１７９に供給される信号が、プリチャージ電圧信号・補正信号ＰＳである点との２点において、第１実施形態における素子基板（図２参照）と相違している。

一方、第２実施形態における処理回路２０２にあっては、図１１に示されるように、反転回路２１６（図３参照）が廃された代わりに、新たに、補正回路２１８が設けられている点において、第１実施形態における処理回路２００と相違している。

ここで、補正回路２１６は、反転加算回路２２０とスイッチＳＷ１とから構成されている。このうち、反転加算回路２２０は、Ｓ／Ｐ変換回路２１４により変換された画像信号ＶＩＤ１〜ＶＩＤ６の各電圧を加算するとともに、その加算値に適切な係数（負）を乗じて、補正信号Ｖcmp1として出力するものである。なお、反転加算回路２２０における反転の基準は、上述したように対向電極１０８に印加される電圧ＬＣcomである。

また、スイッチＳＷ１は、プリチャージ制御信号ＰＧがアクティブレベルである場合には、プリチャージ電圧信号Ｖpreを選択する一方、プリチャージ制御信号ＰＧが非アクティブレベルである場合には、補正信号Ｖcmp1を選択して、それぞれプリチャージ電圧信号・補正信号ＰＳとして出力するものである。

このような構成において、補正回路２１８は、１水平帰線期間ではプリチャージ電圧信号Ｖpreをプリチャージ電圧信号・補正信号ＰＳとして出力する。このため、各ブロックが選択される前の１水平帰線期間では、第１実施形態と同様に、各データ線１１４がプリチャージ電圧信号Ｖpreの電圧（Ｖgr＋またはＶgr−）にプリチャージされることとなる。

一方、補正回路２１８は、各ブロックが選択される１水平有効表示期間では、各ブロックが選択される毎に、画像信号ＶＩＤ１〜ＶＩＤ６の電圧に応じて補正信号Ｖcmp1を出力することになる。ここで、選択ブロックが（ｉ−１）番目のブロックからｉ番目のブロックに移行する場合、補正信号Ｖcmp1は、（ｉ−１）番目のブロックに属する６本のデータ信号１１４に供給されていた画像信号ＶＩＤ１〜ＶＩＤ６の電圧の総和に負の係数を乗じた電圧から、ｉ番目のブロックに属する６本のデータ信号１１４に供給される画像信号ＶＩＤ１〜ＶＩＤ６の電圧の総和に負の係数を乗じた電圧まで変動することになる。そして、この電圧変動が、プリチャージ信号線１７９の寄生容量を介して対向電極１０８に供給される結果、上記式（数４）で示される誤差関数ｆ_errのうち、第３項の成分が打ち消されることとなる。

したがって、この第２実施形態によれば、第１実施形態と同様に、誤差関数ｆ_errの第３項の成分に起因する表示むらを解消することが可能となる。さらに、この第２実施形態では、プリチャージ信号線１７９を補正信号線として兼用しているので、補正信号線１７３を別途有する第１実施形態と比較して、構成の簡易化を図ることも可能となる。ただし、別途、補正信号線を配設しても良いのはもちろんである。

＜第２実施形態の変形例＞
上述した第２実施形態では、補正信号線をプリチャージ信号線１７９と兼用する構成としたが、このほかにも走査線１１２や、容量線１７５、プリチャージ信号線１７７についても対向電極１０８と容量的に結合するので、これを補正信号線と兼用する構成も可能である。

例えば、走査線１１２を補正信号線と兼用する場合、図１２に示されるような構成とすれば良い。すなわち、第１に、反転加算回路２２０によって、画像信号線ＶＩＤ１〜ＶＩＤ６の電圧の総和を求めるとともに、適切な係数（負）を乗じた補正信号Ｖcmp1を求め、第２に、反転加算回路２３２によって、補正信号Ｖcmp1と、走査信号の非アクティブレベルＶＧoffとの電圧加算値を求めてレベル反転し、第３に、反転回路２３４によって、反転加算回路２３２の出力を再度レベル反転し、第４に、走査線駆動回路１３０において、走査線１１４の１本に対応するスイッチＳＷａによって、当該走査線１１２の走査信号Ｇｘをアクティブレベルとすべき場合にはアクティブレベルＶＧonを選択する一方、それ以外の場合には、反転回路２３４の出力信号を選択する構成とすれば良い。

このような構成によれば、走査線１１２に供給される走査信号Ｇｙ（ｙは、１、２、３、…、ｍ）は、図１３に示されるように、当該水平走査線１１２が選択される１水平走査期間１Ｈにあっては、アクティブレベルＶＧonとなる一方、それ以外の期間にあっては、非アクティブレベルＶＧoffに補正信号Ｖcmp1が加算されたレベルとなって、各ブロックの選択に応じてレベル変動することになる。そして、このレベル変動が、寄生容量を介して対向電極１０８に供給される結果、上述した第２実施形態と同様に、上記式（数４）の誤差関数ｆ_errの第３項の成分が打ち消されることとなる。

なお、このような構成では、非アクティブレベルＶＧoffに補正信号Ｖcmp1が加算されることになるが、この加算電圧は、図１３に示されるように、ＴＦＴ１１６のしきい値電圧ＶＧthから充分に離れ、かつ、オフマージン内に収まっている。したがって、このような加算によって、走査信号の本来の機能であるＴＦＴ１１６のオンオフ制御に支障を与えることはない。

ところで、このような構成では、当該走査線１１２が選択される１水平走査期間１Ｈでは、スイッチＳＷａがアクティブレベルＶＧonを選択するので、補正信号Ｖcmp1を供給することができない。そこで、表示画面を上下に２分割して、上半分に属する走査線１１２が選択される期間では、下半分に属する走査線１１２に補正信号Ｖcmp1を加算して出力する一方、下半分に属する走査線１１２が選択される期間では、上半分に属する走査線１１２に補正信号Ｖcmp1を加算して出力する構成が望ましいと考える。

なお、ここでは、走査線１１２を補正信号線と兼用する構成としたが、プリチャージ制御線１７７を補正信号線と兼用する構成も可能である。このようにプリチャージ制御線１７７を補正信号線と兼用する場合には、１水平帰線期間においてプリチャージを行うときにアクティブレベルとなり、それ以外のときに非アクティブレベルに上述した補正信号Ｖcmp1を加算したレベルを、プリチャージ制御線１７７に供給する構成とすれば良い。

＜第３実施形態＞
次に、式（数４）における誤差関数ｆ_errの第２項の成分を打ち消す第３実施形態について説明する。

この第２実施形態において、素子基板１０１自体は、第２実施形態と同様であるが、図１１に示される反転加算回路２２０を、図１４に示される回路に置換したものである。すなわち、この第３実施形態は、第２実施形態と同様に、補正信号線としてプリチャージ信号線１７９を用いたものである。なお、他については、第１および第２実施形態と共通であるので、同一の符号を付与して、その説明を省略することとする。

さて、図１４に示される回路においては、スイッチＳＷ２、ＳＷ３、コンデンサＣ２１〜Ｃ２６、抵抗Ｒ１およびバッファ２２３からなる減算回路が備えられる。このうち、スイッチＳＷ２は、画像信号ＶＩＤ１〜ＶＩＤ６の各々に対応して設けられた６個の双投スイッチからなり、各双投スイッチにおける入力端の一方には、画像信号ＶＩＤ１〜ＶＩＤ６のうち対応する信号が供給され、入力の他端には、プリチャージ電圧信号Ｖpreが供給されている。ここで、各双投スイッチは、制御信号Ｓｇ２がＨレベルである場合に画像信号ＶＩＤ１〜ＶＩＤ６のうち対応するものを選択する一方、制御信号Ｓｇ２がＬレベルである場合にプリチャージ電圧信号Ｖpreを選択するものである。これら６個の双投スイッチの出力端には、それぞれコンデンサＣ２１〜Ｃ２６の一端が接続されている。

次に、コンデンサＣ２１〜Ｃ２６の他端は、共通接続されて、この共通接続部分がバッファ２２３の入力端に接続されるとともに、抵抗Ｒ１を介して接地され、さらに単投スイッチＳＷ３の一端に接続されている。ここで、単投スイッチＳＷ３は、例えば制御信号Ｓｇ３がＨレベルの場合に閉じるものであり、その他端は接地されている。また、バッファ２２３は、その入力端に供給された電圧をバッファリングして信号Ｐａとして出力する電圧バッファである。

続いて、バッファ２２３の出力端は、単投スイッチＳＷ４の一端に接続されている。この単投スイッチＳＷ４は、例えば制御信号Ｓｇ４がＨレベルの場合に閉じるものであり、その他端はバッファ２２５の入力端およびコンデンサＣ３２の一端にそれぞれ接続されている。ここで、バッファ２２５は、バッファ２２３と同様な電圧バッファであり、また、コンデンサＣ３２の他端は接地されている。したがって、バッファ２２３による出力信号Ｐａは、単投スイッチＳＷ４の開閉によってサンプリングされるとともに、コンデンサＣ３１によってホールドされて、そのホールド電圧がバッファ２２５から出力信号Ｐｂとして出力される構成となっている。

そして、出力信号Ｐｂは、反転倍率回路２３５により適正な係数（負）が乗じられて補正信号Ｖcmp2として出力され、これが、図１１における補正信号Ｖcmp1に置換されて、スイッチＳＷ１に供給される構成となっている。

ここで、制御信号Ｓｇ２〜Ｓｇ４は、クロック信号ＣＬＸに対して図１５に示されるようなレベル関係で変化する。まず、ブロックの選択が行われる直前では、制御信号Ｓｇ２はＬレベルであるので、単投スイッチの６個は、それぞれプリチャージ信号電圧Ｖpreを選択する。このため、コンデンサＣ２１〜Ｃ２６は、それぞれプリチャージ信号電圧Ｖpreの電圧に充電される。

続いて、ブロック選択の境において、制御信号Ｓｇ２はＨレベルとなるので、単投スイッチの６個は、画像信号ＶＩＤ１〜ＶＩＤ６を選択する結果、バッファ２２３の入力端には、プリチャージ電圧信号Ｖpreと画像信号ＶＩＤ１〜ＶＩＤ６との差の総和に応じた波高の微分波形が発生する。

一方、ブロック選択の境において、制御信号Ｓｇ４はＨレベルとなった後、直ちにＬレベルとなる。このため、プリチャージ電圧信号Ｖpreと画像信号ＶＩＤ１〜ＶＩＤ６との差の総和に応じた波高値がサンプル＆ホールドされて、バッファ２２５から信号Ｐｂとして出力されることとなる。そして、このサンプル＆ホールドされた信号Ｐｂは、反転倍率回路２３５により適正な係数が乗じられて、補正信号Ｖcmp2として出力される。

したがって、このような構成では、ブロックが選択される毎に、プリチャージ電圧Ｖpreと該ブロックにおいて供給される画像信号ＶＩＤ１〜ＶＩＤ６との差の総和に応じた電圧が、補正信号Ｖcmp2として出力されることとなる。そして、この電圧変動が、プリチャージ信号線１７９の寄生容量を介して対向電極１０８に供給される結果、上記式（数４）の誤差関数ｆ_errの第２項の成分が打ち消されるので、第２項の成分に起因する表示むらを解消することが可能となる。

なお、図１４におけるスイッチＳＷ３は、本来的には無くても構わないが、制御信号Ｓｂ２がＬレベルの期間に一瞬閉じる（図１５の制御信号Ｓｂ３参照）ことで、抵抗Ｒ１を短絡して、プリチャージ電圧ＶpreをコンデンサＣ２１〜Ｃ２６によって正確に充電するために設けられる。

また、この第３実施形態では、補正信号Ｖcmp2を素子基板１０１におけるプリチャージ信号線１７９を介して対向基板１０８に供給する構成としたが、このほかにも、走査線１１２や、プリチャージ制御線１７７、容量線１７５、新規の配線を介して供給しても良いのは、第２実施形態と同様である。

＜第４実施形態＞
次に、式（数４）における誤差関数ｆ_errの第２項および第３項を打ち消すための第４実施形態について説明する。

この第４実施形態において、素子基板１０１自体は、第２および第３実施形態と同様であるが、図１１に示される反転加算回路２２０を、図１６に示される回路に置換したものである。すなわち、この第４実施形態も、第２および第３実施形態と同様に、補正信号線としてプリチャージ信号線１７９を用いたものである。

ここで、図１６に示される回路は、反転加算回路２２８によって、図１４における信号Ｐｂと画像信号ＶＩＤ１〜ＶＩＤ６との総和を求めるとともに、この総和に適切な係数を乗じて、補正信号Ｖcmp3（＝Ｖcmp1＋Ｖcmp2）として出力する構成となっている。

したがって、この第４実施形態によれば、式（数４）における誤差関数ｆ_errの第２項および第３項の成分を打ち消すことができるので、次ゴーストのほか、前ゴースト、さらには次ゴーストまでも解消することが可能となる。

なお、この第４実施形態では、補正信号Ｖcmp2を素子基板１０１におけるプリチャージ信号線１７９を介して対向基板１０８に供給する構成としたが、このほかにも、走査線１１２や、プリチャージ制御線１７７、容量線１７５、新規の配線を介して供給しても良いのは、第２〜第４実施形態と同様である。

＜第５実施形態＞
次に、式（数４）における誤差関数ｆ_errの第１項、第２項および第３項の全項を打ち消すための第５実施形態について説明する。

この第５実施形態において、素子基板１０１自体は、第２〜第４実施形態と同様であるが、図１１に示される反転加算回路２２０を、図１７に示される回路に置換したものである。すなわち、この第５実施形態も、第２〜第４実施形態と同様に、補正信号線としてプリチャージ信号線１７９を用いたものである。

ここで、図１７に示される回路は、反転加算回路２２９によって、図１４または図１６における信号Ｐｂと、画像信号ＶＩＤ１〜ＶＩＤ６と、さらに、信号Ｐｄの総和を求めるとともに、この総和に適切な係数を乗じてレベル反転して、補正信号Ｖcmp4として出力する構成となっている。

このうち、信号Ｐｄは、次のような構成によって出力されるものである。すなわち、（ｉ−１）番目のブロックが選択されている場合に出力される補正信号Ｖcmp4をレベル反転する反転回路２３５と、この反転回路２３５の出力信号Ｐｃをサンプル＆ホールドして、ｉ番目のブロックが選択されている期間に出力するサンプル＆ホールド回路とによって、信号Ｐｂが出力される構成となっている。なお、このサンプル＆ホールド回路は、信号ＰｃをサンプリングするためのスイッチＳＷ５と、サンプルされた電圧をホールドするためのコンデンサＣ３２およびバッファ２２７とから構成されている。

このような実施形態によれば、ｉ番目のブロックが選択される直前に対向電極１０８に残る誤差電圧Ｖ_ε0たる第１項の成分についても、第２項および第３項の成分とともにに打ち消すことができるので、第４実施形態と比較して、さらに、高品位な表示が可能となる。

＜第６実施形態＞
なお、式（数４）における誤差関数ｆ_errの第１項、第２項および第３項の各項の成分を打ち消す構成については、第５実施形態のように、補正信号線として用いるプリチャージ信号線１７９に、各項の成分を打ち消す補正信号Ｖcmp4を供給する構成のほか、ある項の成分を打ち消す補正信号については、アナログ信号である画像信号ＶＩＤ１〜ＶＩＤ６に重畳する一方、他の項の成分を打ち消す補正信号については、補正信号線として用いるプリチャージ信号線１７９等に供給する構成としても良い。

例えば、誤差関数ｆ_errの第２項の成分を打ち消す補正信号については画像信号ＶＩＤ１〜ＶＩＤ６の各々に重畳する一方、第１項および第３項の成分を打ち消す補正信号については、補正信号線として用いるプリチャージ信号線１７９等に供給する構成としても良い。

このような構成のうち、誤差関数ｆ_errの第２項の成分を打ち消す補正信号を、画像信号ＶＩＤ１〜ＶＩＤ６の各々に重畳する構成については、例えば次のようにすれば良い。すなわち、Ｓ／Ｐ変換回路２１４の次段に、図１８に示される回路を挿入し、この回路の出力である画像信号ＶＩＤ１’〜ＶＩＤ６’を、液晶パネル１００に供給する構成とすれば良い。なお、図１８に示される回路において、加算回路２４２は、画像信号ＶＩＤ１〜ＶＩＤ６の各々とプリチャージ電圧Ｖpreとの差をそれぞれ求めるとともに、この差の総和に適切な係数を乗じて補正信号を出力するものであり、また、加算回路２４４は、画像信号ＶＩＤ１〜ＶＩＤ６の各々に補正信号Ｖをそれぞれ加算するものである。

一方、誤差関数ｆ_errの第１項および第３項の成分を打ち消す補正信号については、図１７において、信号Ｐｂを反転加算回路２２９に入力させない構成とすれば良い。

このような第６実施形態によれば、上述した第５実施形態と同様に、ゴーストの発生を抑えた高品位な表示が可能となる。

なお、本実施形態にあっては、誤差関数ｆ_errの第２項の成分を打ち消すための補正信号については画像信号ＶＩＤ１〜ＶＩＤ６の各々に重畳する一方、第１項および第３項の成分を打ち消すための補正信号については、補正信号線として用いるプリチャージ信号線１７９等に供給する構成としたが、このほかにも、種々の態様が可能である。要は、誤差関数ｆ_errのうち、ある項の成分を打ち消すための補正信号については、画像信号ＶＩＤ１〜ＶＩＤ６に重畳する一方、残りの項の一部あるいは全部の項の成分を打ち消すための補正信号については、補正信号線として用いるプリチャージ信号線１７９等に供給する構成とすれば良いのである。

また、画像信号は、デジタルで供給されたものがアナログに変換されて最終的に液晶パネル１００に供給される構成が一般的である。このため、本実施形態のように、画像信号ＶＩＤ１〜ＶＩＤ６に補正信号を重畳する場合においては、デジタルの画像信号にデジタルの補正信号を加算した後、アナログ信号に変換して液晶パネル１００に供給する構成としても良い。

＜その他＞
なお、上述した実施形態にあっては、６本のデータ線１１４が１ブロックにまとめられて、１ブロックに属する６本のデータ線１１４に対して、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングして供給する構成したが、変換数および同時に印加するデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリング回路１５０におけるサンプリングスイッチ１５１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の画像信号線にシリアル伝送して、データ線１１４毎に順次サンプリングするように構成しても良い。また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等した画像信号を同時に供給する構成としても良い。なお、変換数および同時に印加するデータ線数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、３の倍数である必要はない。

また、上述した実施形態においては、上から下方向へ走査線１１２を走査する一方、左から右方向へブロックを選択する構成であったが、これとは逆方向で選択する構成でも良いし、用途に応じていずれかの方向を選択可能とする構成でも良い。

さらに、上述した実施形態においては、素子基板１０１にＴＦＴ１１６等が形成された構成となっていたが、本発明は、これに限られない。例えば、素子基板１０１を半導体基板で構成するとともに、ここに、ＴＦＴ１１６に代えて相補型トランジスタを形成しても良い。さらに、ＳＯＩ（Silicon On Insulator）の技術を適用し、サファイヤ、石英、ガラスなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板１０１としても良い。ただし、素子基板１０１が透明性を有しない場合、画素電極１１８をアルミニウムで形成したり、別途反射層を形成したりするなどして、液晶パネル１００を反射型として用いる必要がある。

くわえて、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良い。

また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。

くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス（ＥＬ）や、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置に適用可能である。この際、電気光学物質としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学物質としてＥＬを用いる場合、素子基板１０１においてＥＬが画素電極１１８と透明導電膜の対向電極との間に介在することになるので、対向基板１０２は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置のすべてに適用可能である。

＜電子機器＞
次に、上述した電気光学装置を電子機器に用いた例のいくつかについて説明する。

＜その１：プロジェクタ＞
まず、上述した液晶パネル１００をライトバルブとして用いたプロジェクタについて説明する。図１９は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１９００内部には、ハロゲンランプ等の白色光源からなるランプユニット１９０２が設けられている。このランプユニット１９０２から射出された投射光は、内部に配置された３枚のミラー１９０６および２枚のダイクロイックミラー１９０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態に係る液晶パネル１００と同様であり、画像信号を入力する処理回路（ここでは図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ１９２２、リレーレンズ１９２３および出射レンズ１９２４からなるリレーレンズ系１９２１を介して導かれる。

さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム１９１２に３方向から入射する。そして、このダイクロイックプリズム１９１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン１９２０には、投射レンズ１９１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像はダイクロイックミラー１９１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる表示像を、ライトバルブ１００Ｇによる表示像に対して左右反転させる構成となっている。

＜その２：モバイル型コンピュータ＞
次に、上述した液晶パネル１００を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ２０００は、キーボード２００２を備えた本体部２００４と、表示部として用いられる液晶パネル１００とを備えている。なお、この液晶パネル１００の背面には、視認性を高めるためのバックライトユニット（図示省略）が設けられる。

＜その３：携帯電話＞
さらに、上述した液晶パネル１００を、携帯電話の表示部に適用した例について説明する。図２１は、この携帯電話の構成を示す斜視図である。図において、携帯電話２１００は、複数の操作ボタン２１０２のほか、受話口２１０４、送話口２１０６とともに、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面にも、視認性を高めるためのバックライトユニット（図示省略）が設けられる。

なお、電子機器としては、図１９〜図２１を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。

（ａ）は、本発明の第１実施形態に係る電気光学装置の外観構成を示す斜視図であり、（ｂ）は、（ａ）のＡ−Ａ’線の断面図である。同電気光学装置における素子基板の電気的な構成を示すブロック図である。同電気光学装置における処理回路の構成を示すブロック図である。同電気光学装置の素子基板の要部における配線を示す平面図である。同電気光学装置の動作を説明するためのタイミングチャートである。同電気光学装置の動作を説明するためのタイミングチャートである。同電気光学装置における微分ノイズの打ち消し動作を説明するためのタイミングチャートである。液晶パネルの表示画面において実際に発生するゴーストを詳細に説明するための図である。液晶パネルにおけるゴーストの発生機構を説明するための電気的な等価回路を示す図である。本発明の第２実施形態に係る電気光学装置の素子基板の電気的な構成を示すブロック図である。同電気光学装置における処理回路の構成を示すブロック図である。同処理回路における補正回路の別構成を示すブロック図である。該別構成による走査信号の電圧波形を示す図である。本発明の第３の実施形態に係る電気光学装置の処理回路のうち、補正回路の構成を示すブロック図である。同補正回路の動作を説明するためのタイミングチャートである。本発明の第４の実施形態に係る電気光学装置の処理回路のうち、補正回路の構成を示すブロック図である。本発明の第５の実施形態に係る電気光学装置の処理回路の構成を示すブロック図である。本発明の第６の実施形態に係る電気光学装置の処理回路の要部構成を示すブロック図である。実施形態に係る電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。表示品位の低下を説明するための電圧波形図である。

符号の説明

１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０８…対向基板、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１１９…蓄積容量、１２０…周辺回路、１３０…走査線駆動回路、１４０…データ線駆動回路（サンプリング信号出力回路）、１５０…サンプリング回路、１５１…サンプリングスイッチ、１６０…プリチャージ回路、１６１…プリチャージングスイッチ、１７１…画像信号線、１７３…補正信号線、１７５…容量線、１７７…プリチャージ制御線、１７９…プリチャージ信号線、２００…処理回路、２１８…補正回路、２２０…反転加算回路、１９００…プロジェクタ、２０００…パーソナルコンピュータ、２１００…携帯電話

Claims

第１の基板において、走査線とデータ線の交差に対応して配置された画素電極と、
前記画素電極と電気光学物質を介して対向する対向電極と、
画像信号を前記データ線に供給する前に、前記データ線をプリチャージ信号線に印加されたプリチャージ電圧によりプリチャージするプリチャージ回路とを備え、
前記対向電極のレベル変動を打ち消すための補正信号を前記プリチャージ信号線に供給する
ことを特徴とすることを特徴とする電気光学装置。
第１の基板において、走査線とデータ線の交差に対応して配置された画素電極と、
前記画素電極と電気光学物質を介して対向する対向電極と、
画像信号を前記データ線に供給する前に、プリチャージ制御線に供給されるプリチャージ制御信号に応じて前記データ線をプリチャージするプリチャージ回路とを備え、
前記対向電極のレベル変動を打ち消すための補正信号を前記プリチャージ制御線に供給する
ことを特徴とする電気光学装置。
第１の基板において、走査線とデータ線の交差に対応して配置された画素電極と、
前記画素電極と電気光学物質を介して対向する対向電極と、
画像信号を前記データ線に供給する前に、前記データ線をプリチャージ信号線に印加されたプリチャージ電圧によりプリチャージするプリチャージ回路とを備え、
前記画像信号の変化量の総和または前記画像信号とプリチャージ電圧との差の総和に所定の係数を乗じた値に基づく補正信号を前記プリチャージ信号線に供給する
ことを特徴とする電気光学装置。
第１の基板において、走査線とデータ線の交差に対応して配置された画素電極と、
前記画素電極と電気光学物質を介して対向する対向電極と、
画像信号を前記データ線に供給する前に、プリチャージ制御線に供給されるプリチャージ制御信号に応じて前記データ線をプリチャージするプリチャージ回路とを備え、
前記画像信号の変化分の総和または前記画像信号とプリチャージ電圧との差の総和に所定の係数を乗じた値に基づく補正信号を前記プリチャージ制御線に供給する
ことを特徴とする電気光学装置。
請求項１乃至４のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。