以下、本発明の実施の形態について、図面を参照して説明する。
<第1実施形態>
まず、本発明の第1の実施形態に係る電気光学装置について説明する。この電気光学装置は、電気光学物質として液晶を用いたものであって、その電気光学的変化により所定の表示を行うものである。図1(a)は、この電気光学装置のうち、処理回路を除いた液晶パネル100の構成を示す斜視図であり、図1(b)は、図1(a)におけるA−A’線の断面図である。
これらの図に示されるように、液晶パネル100は、各種素子や画素電極118等が形成された素子基板101と、対向電極108等が形成された対向基板102とが、スペーサ(図示省略)を含むシール材104によって一定の間隙を保って、電極形成面が互いに対向するように貼り合わせられるとともに、この間隙に電気光学物質として例えばTN(Twisted Nematic)型の液晶105が封入された構成となっている。ここで、素子基板101には必ずしも透明性が要求されないので、ガラスや、石英のほかに、半導体などを用いることができるが、対向基板102には透明性が要求されるので、ガラスなどが用いられる。なお、シール材104は、対向基板102の基板周辺に沿って形成されるが、液晶105を封入するためにその一部が開口している。このため、液晶105の封入後に、シール材104の開口部分が封止材106によって封止された構成となっている。
次に、素子基板101の対向面であって、シール材104の外側一辺の領域140aにおいては、後述するデータ線駆動回路が形成されて、サンプリング信号を出力する構成となっている。さらに、この一辺においてシール材104が形成される近傍の領域150aには、後述する画像信号線やサンプリング回路などが形成されている。一方、この一辺の外周部分には、複数の接続端子107が形成されて、処理回路からの各種信号を入力する構成となっている。
また、この一辺に隣接する辺の領域130aには、後述する2個の走査線駆動回路が形成されて、走査線をそれぞれ両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側1個だけに形成する構成でも良い。そして、残りの一辺の領域160aには後述するプリチャージ回路のほか、2個の走査線駆動回路に用いられる共用配線などが形成されている。
一方、対向基板102の対向電極108は、後述するように、素子基板101との貼合部分における4隅のうち、領域140aに近接する2隅に設けられた導通材によって、素子基板101に形成された接続端子107との電気的導通が図られて、時間的に一定の電圧LCcomが印加される構成となっている。なお、導通材が設けられる地点は、本実施形態では2箇所であるが、この導通材が設けられる理由は、対向電極108と接続端子107とを電気的に導通させるためであるから、導通材が設けられる地点は少なくとも1箇所であれば足りる、又3個所以上あっても良い。このほかに対向基板102においては、画素電極118と対向する領域に、着色層(カラーフィルタ)が設けられる一方、着色層以外の領域には、コントラストの低下を防止したり、非表示領域を規定したりするための遮光層が設けられる。ただし、後述するプロジェクタのように色光変調の用途に適用する場合、対向基板102に着色層を形成する必要はない。
なお、対向基板102に着色層を設けると否かとにかかわらず、素子基板101には、光のリークにより素子の特性低下を防止するための遮光層(図示省略)が設けられる。また、素子基板101および対向基板102の各対向面には、液晶105における分子の長軸方向が両基板間で約90度連続的に捻れるようにラビング処理された配向膜(図示省略)がそれぞれ設けられる一方、その各背面側には配向方向に応じた偏光子(図示省略)がそれぞれ設けられる。
ここで、各画素にあって、画素電極118と対向電極108との間を通過する光は、両電極間に印加される電圧差がゼロであれば、液晶分子のねじれに沿って約90度旋光する一方、電圧差の大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、液晶パネル100が例えば透過型であれば、入射側と背面側とに、ラビング方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させることで、両電極に印加される電圧差がゼロであれば、光が透過(遮断)する一方、両電極に印加される電圧差が大きくなるにつれて光が遮断(透過)することになる。したがって、この構成においては、画素電極118に印加する電圧を画素毎に制御することによって、所定の表示が可能となっている。
<電気的構成>
次に、本実施形態に係る電気光学装置の電気的な構成について説明する。ここで、図2は、電気光学装置のうち、素子基板の構成を示すブロック図であり、図3は、電気光学装置のうち、処理回路の構成を示すブロック図である。
<処理回路>
説明の便宜上、先に処理回路について説明する。この処理回路200は、接続端子107を介して液晶パネル100に各種の信号を供給するものであり、詳細については、図3に示されるように、タイミングジェネレータ212と、S/P(シリアル/パラレル)変換回路214と、6個の反転回路216とに大別される。このうち、タイミングジェネレータ212は、図示せぬ上位装置から供給される垂直走査信号Vs、水平走査信号Hsおよびドットクロック信号DCLKに基づいて、転送開始パルスDY、クロック信号CLY、転送開始パルスDX、クロック信号CLX、プリチャージ制御信号PGおよびプリチャージ電圧信号Vpreをそれぞれ生成するものである。
これらの信号について簡単に説明すると、第1に、転送開始パルスDYは、図6に示されるように、1垂直有効表示期間の最初に供給されるパルス信号である。第2に、クロック信号CLYは、同図に示されるように、転送開始パルスDYを順次転送する際に用いる信号である。なお、クロック信号CLYの半周期が1水平走査期間1Hとなる。第3に、転送開始パルスDXは、同図に示されるように、1水平有効表示期間の最初に供給されるパルス信号である。第4に、クロック信号CLXは、同図に示されるように、転送開始パルスDXを順次転送する際に用いる転送信号である。なお、プリチャージ電圧信号Vpreおよびプリチャージ制御信号PGについては、後述することとする。
次に、S/P変換回路214は、図6に示されるように、ドットクロックDCLKに同期して供給される1系統の画像信号VIDを、6系統に分配するとともに時間軸に6倍に伸長して、画像信号VID1〜VID6として出力するものである。ここで、1系統の画像信号VIDを6系統の画像信号VID1〜VID6に変換する理由は、後述するサンプリング回路において、サンプリングスイッチを構成する薄膜トランジスタ(Thin Film Transistor:以下、単に「TFT」と称する。)のソース領域への画像信号の印加時間を長くして、サンプリング時間および充放電時間を十分に確保するためである。
そして、反転回路216は、S/P変換回路214による画像信号VID1〜VID6のそれぞれに対応して設けられて、対応する画像信号を、電圧LCcomを基準としてレベル反転して反転画像信号として出力するものである。なお、画像信号VID1〜VID6を液晶パネル100への供給するタイミングは、本実施形態では同時とするが、本発明では、ドットクロックDCLKに同期して順次シフトさせても良い。
このようにS/P変換回路214の出力段の各々には、それぞれ反転回路216が設けられるが、この反転回路216によるレベル反転とは別に、S/P変換回路214は、シリアル−パラレル変換した画像信号のうち、極性反転が必要となるものを反転させ、この後、適宜、増幅する反転・増幅回路を備えている。
なお、本実施形態における極性反転とは、対向電極108に印加される電圧LCcomを基準として正極性と負極性とに交互に電圧レベルを反転させることをいうが、極性を反転するか否かについては、一般には、データ線への画像信号の印加方式が(1)走査線単位の極性反転であるか、(2)データ線単位の極性反転であるか、(3)画素単位の極性反転であるかに応じて定められ、その反転周期は、1水平走査期間またはドットクロック周期に設定される。
ここで、本実施形態では、説明の便宜上、(1)走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。また、この場合、画像信号VID1〜VID6は、S/P変換回路214内に備えられる反転・増幅回路によって、1水平走査期間1H毎に、正極側に対応するレベルと負極側に対応するレベルとに交互に反転されることになる。そして、本実施形態では、このような画像信号VID1〜VID6と、これを反転回路216によりそれぞれレベル反転した反転画像信号VID1inv〜VID6invとの計12系統の画像信号が、処理回路200から出力されて、液晶パネル100に供給される構成となっている。
<素子基板>
次に、液晶パネル100における素子基板101の電気的な構成について説明する。まず、素子基板101の表示領域にあっては、図2に示されるように、複数本の走査線112が行(横)方向に沿って平行に配列して形成され、また、複数本のデータ線114が列(縦)方向に沿って平行に形成されている。そして、これらの走査線112とデータ線114とが交差する部分においては、画素を制御するためのスイッチング素子たるTFT116のゲートが走査線112に接続される一方、TFT116のソースがデータ線114に接続されるとともに、TFT116のドレインが矩形状の透明な画素電極118に接続されている。
上述したように、液晶パネル100では、素子基板101と対向基板102との電極形成面の間において液晶105が挟持されているので、各画素は、画素電極118と、対向電極108と、これら両電極間に挟持された液晶105とによって構成されることになる。ここで、説明の便宜上、走査線112の総本数を「m」とし、データ線114の総本数を「6n」とすると(m、nは、それぞれ整数とする)、画素は、走査線112とデータ線114との各交差部分に対応して、m行×6n列のマトリクス状に配列することになる。
また、マトリクス状の画素からなる表示領域には、このほかに、液晶容量のリークを防止するための蓄積容量119が画素毎に形成されている。この蓄積容量119の一端は、画素電極118に接続される一方、その他端は、容量線175により共通接続されている。なお、この容量線175には、本実施形態では、接続端子107を介して、一定の電位(例えば電圧LCcomや、駆動回路の高位側電源電圧、低位側電源電圧など)に接地されている。
一方、素子基板101の非表示領域には、周辺回路120が形成されている。この周辺回路120は、走査線駆動回路130や、データ線駆動回路140、サンプリング回路150、プリチャージ回路160のほか、製造後に欠陥の有無を判別するための検査回路を含んだ回路として概念されるものであるが、検査回路については、本件とは直接関係しないので、その説明については省略することとする。
また、周辺回路120の構成素子は、画素を駆動するTFT116と共通の製造プロセスで形成されるPチャネル型TFTおよびNチャネル型TFTを、組み合わせて構成されるため、製造効率の向上や、製造コストの低下、素子特性の均一化などが図られている。
さて、周辺回路120のうち、走査線駆動回路130は、1水平走査期間1H毎に順次アクティブレベルとなる走査信号G1、G2、…、Gmを、1垂直有効表示期間内に出力するものである。詳細については本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路とから構成される。このうち、シフトレジスタは、図6に示されるように、1垂直有効表示期間の最初に供給される転送開始パルスDYを、クロック信号CLYのレベルが遷移する毎に(立ち上がり及び立ち下がりの双方で)、順次シフトして、信号G1’、G2’、G3’、…、Gm’として出力し、各論理積回路は、信号G1’、G2’、G3’、…、Gm’のうち、相隣接する信号同士の論理積信号を求めて、走査信号G1、G2、G3、…、Gmとして出力するものである。
また、データ線駆動回路(サンプリング信号出力回路)140は、順次アクティブレベルとなるサンプリング信号S1、S2、…、Snを1水平有効表示期間内に出力するものである。この詳細についても本発明と直接関連しないので図示を省略するが、シフトレジスタと複数の論理積回路とから構成されている。このうち、シフトレジスタは、図5または図6に示されるように、1水平有効表示期間の最初に供給される転送開始パルスDXを、クロック信号CLXのレベルが遷移する毎に順次シフトして、信号S1’、S2’、S3’、…、Sn’として出力し、各論理積回路は、信号S1’、S2’、S3’、…、Sn’のパルス幅を、相隣接するもの同士が重複しないように、期間SMPaに狭めてサンプリング信号S1、S2、S3、…、Snとして出力するものである。
さて、処理回路200から供給される画像信号VID1〜VID6は、画像信号線171を介して、また、反転画像信号VID1inv〜VID6invは、補正信号線173を介して、それぞれサンプリング回路150に供給されている。このサンプリング回路150は、データ線114毎に設けられるサンプリングスイッチ151から構成されている。一方、データ線114は6本毎にブロック化されており、図2において左から数えてi(iは、1、2、…、n)番目のブロックに属するデータ線114の6本のうち、最も左に位置するデータ線114の一端に接続されるサンプリングスイッチ151は、画像信号線171を介して供給された画像信号VID1を、サンプリング信号Siがアクティブとなる期間においてサンプリングして、当該データ線114に供給する構成となっている。また、同じくi番目のブロックに属するデータ線114の6本のうち、2番目に位置するデータ線114の一端に接続されるサンプリングスイッチ151は、画像信号線171を介して供給される画像信号VID2を、サンプリング信号Siがアクティブとなる期間においてサンプリングして、当該データ線114に供給する構成となっている。以下、同様に、i番目のブロックに属するデータ線114の6本のうち、3、4、5、6番目に位置するデータ線114の一端に接続されるサンプリングスイッチ151の各々は、画像信号線171を介して供給される画像信号VID3、VID4、VID5、VID6の各々を、サンプリング信号Siがアクティブとなる期間においてサンプリングして、対応するデータ線114に供給する構成となっている。
なお、補正信号線173には、反転画像信号VID1inv〜VID6invが供給されるが、本実施形態では、これらの反転画像信号VID1inv〜VID6invを積極的には使用しない構成となっている。また、サンプリングスイッチ151を構成するTFTについては、本実施形態では、Nチャネル型とするので、サンプリング信号S1、S2、…、SnがHレベルとなればアクティブレベルとなって、対応するサンプリングスイッチ151が閉じることになる。なお、サンプリングスイッチ151を構成するTFTについては、Pチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。
一方、表示領域に対し、データ線駆動回路140とは反対側の領域には、プリチャージ回路160が備えられる。このプリチャージ回路160は、データ線114毎に設けられたプリチャージングスイッチ161からなり、各プリチャージングスイッチ161は、プリチャージ制御線177を介して供給されるプリチャージ制御信号PGがアクティブレベルとなった場合に、プリチャージ信号線179を介して供給されるプリチャージ電圧信号Vpreを、対応するデータ線114にプリチャージする構成となっている。
さて、プリチャージ制御信号PGは、図5に示されるように、1水平帰線期間のうち、その時間的な前後端から隔絶された期間においてアクティブレベルとなる信号である。また、プリチャージ電圧信号Vpreは、同図に示されるように、1水平走査期間1H毎に、電圧LCcomを基準にして電圧Vgr+、Vgr−でレベル反転する信号である。
ここで、電圧LCcomは、上述したように対向電極108に印加される時間的に一定の電圧であって、およそ画像信号VID1〜VID6の振幅中心電圧に等しい。また、電圧Vgr+、Vgr−は、それぞれ正極性画像信号印可時のプリチャージ電圧、負極性画像信号印可時のプリチャージ電圧である。
このような構成によるプリチャージ回路160によれば、サンプリング信号S1、S2、S3、…、Snが供給される水平有効表示期間よりも前の帰線期間において、各データ線114が、電圧Vgr+またはVgr−に、予めプリチャージされるので、その直後の水平有効表示期間において、画像信号VID1〜VID6がデータ線114にサンプリングされる際の負荷が低減されることとなる。
なお、走査線駆動回路130は、図2では、走査線112の一端側のみに1個だけ配置しているが、これは、電気的な構成を説明するための便宜上の措置であり、実際には、図1および後述する図4に示されるように、走査線112の両端に2個配置している。また、図2において、データ線駆動回路140は表示領域に対して上方に位置し、プリチャージ回路160は表示領域に対して下方に位置しているが、これも、電気的な構成を説明するための便宜上の措置であり、実際には、図1および後述する図4に示されるように、データ線駆動回路140は表示領域に対して下方に位置し、プリチャージ回路160は表示領域に対して上方に位置している。
<素子基板における配線の概略>
続いて、素子基板101における実際の配線、特に、データ線駆動回路140からサンプリング回路150までの配線について説明する。図4は、この配線の概略を示す平面図である。
この図に示されるように、画像信号VID1〜VID6が供給される6本の画像信号線171は、データ線駆動回路140に対して左側から回り込む一方、反転画像信号VID1inv〜VID6invが供給される6本の補正信号線173は、データ線駆動回路140に対して右側から回り込んで、両者は、サンプリング回路150において、左右両側から対向する櫛歯状に、X方向に交互に延在している。
これらの画像信号線171および補正信号線173の計12本は、同一薄膜金属層から略同一幅でパターニングして形成したものであって、端子107から略平行かつ略同一長で配設されている。このため、画像信号線171および補正信号線173は、その抵抗分が互いに略同一となる。
なお、基本的にはこの配列が好ましいが、この配列順に限定するものではなく、例えば、図で下から順に[VID1〜VID6、VID1inv〜VID6inv]や[VID1、VID1inv、VID2inv、VID2、VID3、VID3inv、VID4inv、VID4、VID5、VID5inv、VID6inv、VID6]といった順番に、実際のレイアウト上の都合で、配置しても良い。
さらに、サンプリング回路150が形成される領域は、図1(b)に示されるように、対向基板102と貼り合わせられた場合に対向電極108と対向するため、対向電極108に対する画像信号線171の容量結合度と補正信号線173の容量結合度とは、互いに略同一となるように構成されている。
また、図において、2つの電極103は、接続端子107から電圧LCcomが印加されるとともに、シール材104(図1参照)の隅に相当する2地点にそれぞれ設けられるものである。このため、対向基板102と貼り合わせられた際に、電極103と対向電極108とが導通材を介して電気的に接続される結果、対向電極108に電圧LCcomが印加されることとなる。なお、容量線175は、上述したように各画素において蓄積容量119の他端で共通接続されているので、各画素に配設されている。
<電気光学装置の動作>
次に、上述した構成に係る電気光学装置の動作について説明する。
まず、走査線駆動回路130には、1垂直有効表示期間の最初に転送開始パルスDYが供給される。この転送開始パルスDYは、図6に示されるように、クロック信号CLYのレベルが遷移する毎に順次シフトされて、信号G1’、G2’、G3’、…、Gm’として出力される。そして、これらの信号G1’、G2’、G3’、…、Gm’のうち、相隣接する信号同士の論理積信号が求められて、1水平走査期間毎にアクティブレベルとなる走査信号G1、G2、G3、…、Gmとして、対応する走査線112に出力される。
ここでまず、走査信号G1がアクティブレベルとなる1水平走査期間1Hについて着目する。なお、この1水平走査期間では、説明の便宜上、正極側の書込を行うものとすると、S/P変換回路214から出力される画像信号VID1〜VID6は、対向電極108に印加される電圧LCcomに対して高位側電圧となる。
またこれに先立って、プリチャージ制御信号PGが、図5に示されるように、その帰線期間の前後端から隔絶された期間にてアクティブレベルとなる。この際、プリチャージ電圧信号Vpreは、正極側の書込に対応して電圧Vgr+となる。このため、当該期間において、すべてのデータ線114が電圧Vgr+にプリチャージされることとなる。
次に、1水平帰線期間が終了して、1水平有効表示期間になると、その最初に転送開始パルスDXが、図5または図6に示されるように、データ線駆動回路140に供給される。この転送開始パルスDXは、クロック信号CLXのレベルが遷移する毎に順次シフトされた信号S1’、S2’、S3’、…、Sn’として出力される。そして、この信号S1’、S2’、S3’、…、Sn’の各パルス幅が、相隣接するもの同士が互いに重複しないように期間SMPaに狭められて、サンプリング信号S1、S2、S3、…、Snとして出力される。
一方、処理回路200に入力された1系統の画像信号VIDは、S/P変換回路214によって、図6に示されるように、画像信号VID1〜VID6に分配されるとともに、時間軸に対して6倍に伸長されて、液晶パネル100に供給される。また、画像信号VID1〜VID6は、反転回路216によってレベル反転されて、反転画像信号VID1inv〜VID6invとして、液晶パネル100に供給される。
ここで、走査信号G1がアクティブレベルとなる期間において、サンプリング信号S1がアクティブレベルとなると、左から1番目のブロックに属する6本のデータ線114に、それぞれ画像信号VID1〜VID6がサンプリングされる。そして、サンプリングされた画像信号VID1〜VID6は、図2において上から数えて1本目の走査線112と当該6本のデータ線114と交差する画素のTFT116によって、それぞれ対応する画素電極118に印加されることとなる。
この後、サンプリング信号S2がアクティブレベルとなると、今度は、2番目のブロックに属する6本のデータ線114に、それぞれ画像信号VID1〜VID6がサンプリングされて、これらの画像信号VID1〜VID6が、1本目の走査線112と当該6本のデータ線114と交差する画素のTFT116によって、それぞれ対応する画素電極118に印加されることとなる。
以下同様にして、サンプリング信号S3、S4、……、Snが順次アクティブレベルとなると、第3番目、第4番目、…、第n番目のブロックに属する6本のデータ線114にそれぞれ画像信号VID1〜VID6がサンプリングされ、これらの画像信号VID1〜VID6が、1本目の走査線112と、当該6本のデータ線114と交差する画素のTFT116によって、それぞれ対応する画素電極118に印加されることとなる。これにより、第1行目の画素のすべてに対する書込が完了することになる。
続いて、走査信号G2がアクティブとなる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この1水平走査期間においては、負極側の書込が行われることとなる。このため、S/P変換回路214から出力される画像信号VID1〜VID6は、対向電極108に印加される電圧LCcomに対して低位側電圧となる。これに先だって、帰線期間におけるプリチャージ電圧信号Vpreの電圧はVgr−となるので、プリチャージ制御信号PGがアクティブレベルとなって場合に、すべてのデータ線114は、電圧Vgr−にプリチャージされることとなる。
他の動作については同様であり、サンプリング信号S1、S2、S3、…、Snが順次アクティブレベルとなって、第2行目の画素のすべてに対する書込が完了することになる。
以下同様にして、走査信号G3、G4、…、Gmがアクティブとなって、第3行目、第4行目、…、第m行目の画素に対して書込が行われることとなる。これにより、奇数行目の画素については正極側の書込が行われる一方、偶数行目の画素については負極側の書込が行われて、この1垂直走査期間においては、第1行目〜第m行目の画素のすべてにわたった書込が完了することになる。
そして、次の1垂直走査期間においても、同様な書込が行われるが、この際、各行の画素に対する書込極性が入れ換えられる。すなわち、次の1垂直走査期間において、奇数行目の画素については負極側の画素に対して書込が行われる一方、偶数行目の画素については正極側の書込が行われることとなる。
このように、1垂直走査期間毎に画素に対する書込極性が入れ換えられので、液晶105に直流成分が印加されることがなくなって、その劣化が防止されている。
また、このような駆動では、データ線114を1本毎に駆動する方式と比較すると、各サンプリングスイッチ151によって画像信号をサンプリングする時間が6倍となるので、各画素における充放電時間が十分に確保される。このため、高コントラスト化が図られることになる。さらに、データ線駆動回路140におけるシフトレジスタの段数、および、クロック信号CLXの周波数が、それぞれ1/6に低減されるので、段数の低減化と併せて低消費電力化も図られることとなる。
さらに、サンプリング信号S1、S2、…、Snのアクティブ期間は、クロック信号CLXの半周期よりも狭められて、期間SMPaに制限されているので、隣接するサンプリング信号同士のオーバーラップが事前に防止される。このため、あるブロックに属する6本のデータ線114にサンプリングされるべき画像信号VID1〜VID6が、これに隣接するブロックに属する6本のデータ線114にも同時サンプリングされる事態が防止されて、高品位な表示が可能となっている。
ところで、6本の画像信号線171は、図4に示されるように、サンプリング回路150においてX方向に配設されているので、対向基板102と貼り合わせられた場合に、対向電極108と容量的に結合する。ここで、画像信号線171のみが配設された従来の構成では、画像信号VID1〜VID6の電圧変化に伴って、対向電極108のレベルが変動し、これが表示品位を低下させる要因である、と考えられるのは、上述した通りである。
これに対し、本実施形態では、画像信号VID1〜VID6が供給される6本の画像信号線171とは別に、反転画像信号VID1inv〜VID6invが供給される補正信号線173が設けられた構成となっている。この構成において、6本の画像信号線171と、6本の補正信号線173とは、それぞれ図7(a)に示されるように、対向電極108に対して容量的に結合することになる。
ここで、対向電極108は、一般にはITO等の透明導電膜により形成されるから、その抵抗率は比較的大きい。したがって、対向電極108に対して時間的に一定の電圧LCcomを印加する構成としても、対向電極108は、画像信号線171および補正信号線173における電圧変化の影響を受けることになる。なお、図7(a)における抵抗Rcomは、対向電極108における抵抗分を総称したものである。
ただし、本実施形態において、6本の補正信号線173に供給される信号は、6本の画像信号線171に供給される画像信号VID1〜VID6をそれぞれレベル反転させた反転画像信号VID1inv〜VID6invであり、さらに、6本の画像信号線171と6本の補正信号線173とは、対向電極108に対して略同一の容量で結合した構成となっている。
このため、図7(b)に示されるように、画像信号VID1〜VID6の電圧変化に伴う微分ノイズD1〜D6は、反転画像信号VID1inv〜VID6invの電圧変化に伴う微分ノイズD1inv〜D6invによって打ち消されることとなる。したがって、本実施形態によれば、対向電極108は、画像信号線171および補正信号線173において電圧の変化があったとしても、本来の電圧LCcomを維持するので、表示品位の低下を防止することが可能となる。
<第1実施形態の変形例>
なお、本実施形態にあっては、6本の画像信号線171の各々に対応して、6本の補正信号線171を別途設けるとともに、ここに画像信号VID1〜VID6のレベルを反転した反転画像信号VID1inv〜VID6invを供給することによって、画像信号VID1〜VID6の電圧変化に伴う微分ノイズD1〜D6を、反転画像信号VID1inv〜VID6invの電圧変化に伴う微分ノイズD1inv〜D6invにより打ち消す構成としたが、本発明は、これに限られない。要は、何らかの配線によって、補正信号を、容量を介して対向電極108に供給して、画像信号VID1〜VID6の電圧変化に伴うレベル変動を打ち消す構成とすれば、良いのである。
ここで、対向電極108と容量的に結合するのは、画像信号線171に限られず、走査線112や、データ線114、容量線175、プリチャージ制御線177、プリチャージ信号線179なども対向電極108と容量的に結合する。このうち、走査線112については、それが選択される1水平走査期間を除く期間に限って言えば、さらに、TFT116の動作に影響与えない範囲内であれば、補正信号線として用いることが可能である。また、プリチャージ制御線177およびプリチャージ信号線179が有効に使用される期間は、1水平帰線期間に限られるので、1水平有効表示期間において、プリチャージングスイッチ161の動作に影響を与えない範囲内であれば、補正信号線として用いることが可能である。さらに、容量線175についても補正信号線として用いることができる。
このように、走査線112や、容量線175、プリチャージ制御線177、プリチャージ信号線179を補正信号線として用いると、上記実施形態における補正信号線173のような配線を、素子基板101に別途形成しなくて済む、という利点がある。ここで、走査線112や、容量線175、プリチャージ制御線177、プリチャージ信号線179を補正信号線として用いる場合、補正信号としては、後述するように、画像信号線VID1〜VID6の変化分の総和に負の係数を乗じた値の電圧信号などを用いれば良い。
<第1実施形態の問題>
上述した第1実施形態は、画像信号VID1〜VID6の電圧変化に伴う対向電極108のレベル変動を、反転画像信号VID1inv〜VID6invの電圧変化によりそれぞれ打ち消して、対向電極108のレベルを一定化することにより、ゴーストの発生を抑えるものであった。
ここで、上述した第1実施形態において、データ線114は、画像信号のサンプリング前に、プリチャージ電圧信号Vpreの電圧(Vgr+またはVgr−)にプリチャージされているので、データ線114の電圧は、サンプリング時において、プリチャージ電圧から、サンプリングされた画像信号の電圧まで変化することになる。上述したように、データ線114も対向電極108と容量的に結合するから、本来的には、この電圧変化をも考慮した補正信号を供給しなければならないはずである。
しかしながら、上述した第1実施形態では、画像信号線171における画像信号VID1〜VID6の電圧変化については考慮したが、データ線114の電圧変化については考慮していなかったので、この点においてなお改善の余地がある。実際、1系統の画像信号VIDを6系統に分配・伸長する構成においては、いままで議論してきたゴーストとは全く別の表示上の不具合が発生することが、本件の発明者によって確認されている。
ここで、そのような表示上の不具合の詳細に説明する。図8は、このような不具合を説明するために、表示領域の一部における画素の表示内容を示す図である。なお、この図に示されるような内容は、第1実施形態における補正信号線173が存在しない構成によって、表示されていることを前提としている。これは、第1実施形態の問題を明らかにするための措置である。
さて、図8において、X方向は走査線112の延在方向であって、サンプリング信号S1、S2、S3、…、Snの出力方向を示し、Y方向はデータ線114の延在方向であって、走査信号G1、G2、G3、…、Gmの出力方向を示している。また、1個の四角形が1個の画素による表示状態を示しており、画素についても6列毎にブロック化されている。
さて、この図に示されるように、表示上の不具合は、中間調の灰色画素を背景として、黒色四角形の窓を表示させたときに明瞭に視認される。さらに、この不具合は、データ線114のブロック単位で発生し、その程度は、黒色四角形の左右端がブロックに占める幅に依存している。そして、この表示上の不具合については、次の3つに分類することができる。
第1に、黒色四角形の窓の左端が位置するブロックのうち、黒色表示画素以外の灰色となるべき画素に現れる不具合である。この不具合は、黒色四角形の窓の左側(サンプリング信号の出力方向とは反対側)に発生することから、説明の便宜上、前ゴーストと呼ぶことにすると、この前ゴーストは、当該ブロック内にかかる窓幅が狭いときには目立たないが、窓幅が広がるにつれて明るくなって目立つ、というものである。
第2に、黒色四角形の窓の右端が位置するブロックのうち、黒色表示画素以外の灰色となるべき画素に現れる不具合である。この不具合は、黒色四角形の窓の右側(サンプリング信号の出力方向側)に発生することから、説明の便宜上、後ゴーストと呼ぶことにすると、この後ゴーストは、当該ブロック内にかかる窓幅が狭いときには暗くなって目立ち、窓幅広がるにつれて一旦目立たなくなるが、窓幅がさらに広がると明るくなって目立つ、というものである。
第3に、黒色四角形の窓の右端が位置するブロックよりも1個右側のブロックに属する6個の灰色画素全体にわたって現れる表示上の不具合である。この不具合は、黒色四角形の窓の左側ブロックで発生することから、説明の便宜上、次ゴーストと呼ぶことにすると、この次ゴーストは、当該ブロックの左側のブロックにかかる窓幅が狭いときには目立たなく、窓幅が広がるにつれて暗くなって目立つ、というものである。
ここで今1度、第1実施形態の補正信号線173が存在しない構成における電気的な等価回路について、画像信号線171での画像信号の電圧変化のほか、サンプリング時におけるデータ線114の電圧変化を含めて詳細に検討する。図9は、この電気的な等価回路の構成を示す図である。
図において、抵抗Rcomは、対向電極108が有する抵抗分を示すものである。また、対向電極108は、上述したように一定の電圧LCcomが印加されている。さらに、C1〜C6は、それぞれ画像信号VID1〜VID6が供給される画像信号線171と対向電極108との寄生容量である。くわえて、6本の画像信号線171は、i番目(iは、ブロックを一般的に説明するためのものであって、1、2、3、…、nのうち、いずれかの整数)のブロックに属するデータ線114に対応するサンプリングスイッチ151がそれぞれ接続される一方、当該ブロックに属する6本のデータ線114は、それぞれTFT116、画素電極118および液晶105を順次介して対向電極108と容量的に結合するとともに、それぞれTFT116、蓄積容量119を介して容量線175と容量的に結合することになる。そこで、1ブロックに属する6本のデータ線114における画素容量、蓄積容量を含めた寄生容量をそれぞれC11〜C16として示すことにする。
なお、図9は、素子基板101の電気的な等価回路を簡素化して説明するために、走査線112や容量線175など抵抗分や、これらにおいて発生する寄生容量、サンプリングスイッチ151のソース/ドレイン間容量などについては省略されている。ただし、これらについては、図9における抵抗RCcom、容量C1〜C6、C11〜C16のいずれかに含ませて考えることができる。例えば、サンプリングスイッチ151のソース/ドレイン間容量は、画像信号線171と、非選択のブロックに属するデータ線114との間における結合容量と考えることができ、さらに、当該データ線114は、TFT116を介して画素電極および蓄積容量119に接続されるので、当該画像信号線171と対向電極108との寄生容量C1〜C6のいずれかである、と考えることができる。
さて、このような等価回路において、上述した第1実施形態で説明したように、抵抗RCcomと容量C1〜C6とにより微分回路が構成されるので、画像信号線171に供給される画像信号VID1〜VID6の電圧が変化すると、対向電極108には、その変化量に応じた波高の微分波形の歪みが発生する。同様な、歪みは、容量線175にも発生する。このような電圧歪みの発生を、説明の便宜上、「要因1」とする。
次に、i番目のブロックが選択される場合にあっては、当該ブロックに対応するサンプリングスイッチ151の6個が同時にオンとなる。このため、当該ブロックに属する6本のデータ線114では、プリチャージ電圧から、それぞれ対応する画像信号VID〜VID6の電圧までの充放電が行われる。このとき、対向電極108には、充放電電流の大きさに応じた波高の電圧歪みが発生する。このような電圧歪みの発生を、説明の便宜上、「要因2」とする。
これらのような「要因1」および「要因2」による微分波形状の電圧歪みは、時間経過とともに減衰するが、i番目のブロックの選択が終了するまでに、すなわち、当該ブロックに対応するサンプリングスイッチ151の6個がオフするまでにゼロにならなければ、画素容量に印加される電圧に誤差が生じるので、表示むらの原因となる。例えば、画像信号VID1の電圧をV0とし、i番目のブロックの選択が終了するときに対向電極108に残留する誤差電圧をVEとすると、データ線114と対向電極108との間の電圧は、V0−VEとなり、この電圧は、寄生容量C1およびC11にそのまま蓄積される。そして、サンプリングスイッチがオフすると、当該電圧が維持される結果、表示むらが発生することになる。このことは、画像信号VID1以外の他の画像信号VID2〜VID6においても、同様である。
次に、このような表示むらを一般的に説明する。まず、i番目のブロックが選択され、当該ブロックに属するh本のデータ線にそれぞれVi,jを供給する場合を想定する。なお、ここで、hは、上述したシリアル/パラレル変換を一般化して説明するためのものであり、上述した第1実施形態においてh=6としたものである。
この場合において、i番目のブロックが選択される直前において、対向電極108に残留する誤差電圧を、Vε0として、当該i番目のブロックが選択された直後の状態を考える。この状態において、「要因1」によって対向電極108に発生する誤差電圧は、次(数1)のように示される。
ただし、上記項(数1)において、ζは定数であり、また、V
i-1,jは、(i−1)番目のブロックの選択時に画像信号VIDj(j=1、2、3、…、h)に対応するデータ線に供給された電圧である。
同様に、「要因2」によって対向電極に発生する誤差電圧は、次(数2)のように示される。
ただし、上記項(数2)において、ξは定数であり、また、Vpreは、プリチャージ電圧である。
したがって、対向電極108に発生する全誤差電圧は、次(数3)のように示される。
ここで、i番目のブロックの選択終了直前では、一定の減衰係数kを乗じて、次式(数4)のように、画像信号を変数とした関数(以降、誤差関数f
errと称する)で表すことができる。
但し、Vε0は、i−1番目のブロックの選択終了直前での全誤差電圧である。
次に、この誤差関数f
errを用いて、図8に示される各ゴーストについて説明する。まず、前ゴーストについて考える。前ゴーストが発生するブロックにおいて黒窓の左側に位置する画素は総て中間調灰色である。そこで、このような中間調灰色画素に印加される電圧を、例えばプリチャージ電圧Vpreに等しい電圧であると考えると、直前ブロックである(i−1)番目のブロックにおける電圧V
i-1,jは、Vpreとなり、i番目のブロックにおける電圧V
i,jは、Vpreであるか、それ以上となる。このため、例えば正極側の書込において、上式(数4)で示される誤差関数f
errの第2項および第3項は、ともに非負となる。そして、V
i,j>Vpreとなる画素が多くなるにつれて(すなわち黒窓がブロックに占める幅が広くなるにつれて)、第2項および第3項がともに増加し、誤差が正側に大きくなって、画素容量に印加される電圧実効値が小さくなる方向に作用する結果、明るいむらとなることが解る。この点は、図8を用いて説明した前ゴーストの様子と一致する。
続いて、後ゴーストについても、黒窓がブロックに占める幅が広くなるにつれて、明るいむらとなる。ただし、誤差関数ferrにおける第2項は、例えば正極側の書込において、非負であるが、黒窓の幅が狭いと第3項は負の値に転じ、狭くなるにつれて、その絶対値は、大きくなる。このため、黒窓がブロックに占める幅が狭くなるにつれて、第3項の影響が第2項よりも優勢となって、暗い表示むらとなる。この点についても、図8を用いて説明した後ゴーストの様子と一致する。
そして、次ゴーストでは、誤差関数ferrにおける第2項はゼロであり、第3項は、例えば正極側の書込において、正にはならない。しかも、黒窓が存在する(i−1)番目のブロックにおいて黒窓が占める幅が広くなるにつれて、第3項の絶対値は大きくなって、暗い表示むらが生じることになる。
このようにして、前ゴースト、後ゴーストおよび次ゴーストが発生する、と考えられる。なお、h=1の場合、言い換えれば、いわゆる点順次走査駆動の場合(シリアル/パラレル変換しない場合)でも、上記式(数4)から解るようにゴーストが発生することになる。
結局、いずれにせよ、このようなゴーストが発生して、表示画像の品質が劣化してしまうといった問題があった。ここで、上述した第1実施形態にあっては、誤差関数ferrにおける第3項については考慮したが、第1項、第2項については、考慮していない。また、第1実施形態の変形例で述べたように、補正信号線については、既存の配線を用いることができる。
そこで以下、上記式(数4)における誤差関数ferrの各項を考慮した第2〜第6実施形態について説明することとする。
<第2実施形態>
まず、補正信号線としてプリチャージ信号線179を用いて、誤差関数ferrの第3項の成分を打ち消す第2実施形態について説明することとする。
この第2実施形態に係る電気光学装置が第1実施形態と相違する点は、図10に示されるように素子基板101が若干変更されている点と、図3に示される処理回路200から図11に示される処理回路202に置換されている点とであり、他については第1実施形態と共通であるので、同一の符号を付与して、その説明を省略することとする。
まず、第2実施形態における素子基板101にあっては、図10に示されるように、第1実施形態における補正信号線173が廃されている点と、プリチャージ信号線179に供給される信号が、プリチャージ電圧信号・補正信号PSである点との2点において、第1実施形態における素子基板(図2参照)と相違している。
一方、第2実施形態における処理回路202にあっては、図11に示されるように、反転回路216(図3参照)が廃された代わりに、新たに、補正回路218が設けられている点において、第1実施形態における処理回路200と相違している。
ここで、補正回路216は、反転加算回路220とスイッチSW1とから構成されている。このうち、反転加算回路220は、S/P変換回路214により変換された画像信号VID1〜VID6の各電圧を加算するとともに、その加算値に適切な係数(負)を乗じて、補正信号Vcmp1として出力するものである。なお、反転加算回路220における反転の基準は、上述したように対向電極108に印加される電圧LCcomである。
また、スイッチSW1は、プリチャージ制御信号PGがアクティブレベルである場合には、プリチャージ電圧信号Vpreを選択する一方、プリチャージ制御信号PGが非アクティブレベルである場合には、補正信号Vcmp1を選択して、それぞれプリチャージ電圧信号・補正信号PSとして出力するものである。
このような構成において、補正回路218は、1水平帰線期間ではプリチャージ電圧信号Vpreをプリチャージ電圧信号・補正信号PSとして出力する。このため、各ブロックが選択される前の1水平帰線期間では、第1実施形態と同様に、各データ線114がプリチャージ電圧信号Vpreの電圧(Vgr+またはVgr−)にプリチャージされることとなる。
一方、補正回路218は、各ブロックが選択される1水平有効表示期間では、各ブロックが選択される毎に、画像信号VID1〜VID6の電圧に応じて補正信号Vcmp1を出力することになる。ここで、選択ブロックが(i−1)番目のブロックからi番目のブロックに移行する場合、補正信号Vcmp1は、(i−1)番目のブロックに属する6本のデータ信号114に供給されていた画像信号VID1〜VID6の電圧の総和に負の係数を乗じた電圧から、i番目のブロックに属する6本のデータ信号114に供給される画像信号VID1〜VID6の電圧の総和に負の係数を乗じた電圧まで変動することになる。そして、この電圧変動が、プリチャージ信号線179の寄生容量を介して対向電極108に供給される結果、上記式(数4)で示される誤差関数ferrのうち、第3項の成分が打ち消されることとなる。
したがって、この第2実施形態によれば、第1実施形態と同様に、誤差関数ferrの第3項の成分に起因する表示むらを解消することが可能となる。さらに、この第2実施形態では、プリチャージ信号線179を補正信号線として兼用しているので、補正信号線173を別途有する第1実施形態と比較して、構成の簡易化を図ることも可能となる。ただし、別途、補正信号線を配設しても良いのはもちろんである。
<第2実施形態の変形例>
上述した第2実施形態では、補正信号線をプリチャージ信号線179と兼用する構成としたが、このほかにも走査線112や、容量線175、プリチャージ信号線177についても対向電極108と容量的に結合するので、これを補正信号線と兼用する構成も可能である。
例えば、走査線112を補正信号線と兼用する場合、図12に示されるような構成とすれば良い。すなわち、第1に、反転加算回路220によって、画像信号線VID1〜VID6の電圧の総和を求めるとともに、適切な係数(負)を乗じた補正信号Vcmp1を求め、第2に、反転加算回路232によって、補正信号Vcmp1と、走査信号の非アクティブレベルVGoffとの電圧加算値を求めてレベル反転し、第3に、反転回路234によって、反転加算回路232の出力を再度レベル反転し、第4に、走査線駆動回路130において、走査線114の1本に対応するスイッチSWaによって、当該走査線112の走査信号Gxをアクティブレベルとすべき場合にはアクティブレベルVGonを選択する一方、それ以外の場合には、反転回路234の出力信号を選択する構成とすれば良い。
このような構成によれば、走査線112に供給される走査信号Gy(yは、1、2、3、…、m)は、図13に示されるように、当該水平走査線112が選択される1水平走査期間1Hにあっては、アクティブレベルVGonとなる一方、それ以外の期間にあっては、非アクティブレベルVGoffに補正信号Vcmp1が加算されたレベルとなって、各ブロックの選択に応じてレベル変動することになる。そして、このレベル変動が、寄生容量を介して対向電極108に供給される結果、上述した第2実施形態と同様に、上記式(数4)の誤差関数ferrの第3項の成分が打ち消されることとなる。
なお、このような構成では、非アクティブレベルVGoffに補正信号Vcmp1が加算されることになるが、この加算電圧は、図13に示されるように、TFT116のしきい値電圧VGthから充分に離れ、かつ、オフマージン内に収まっている。したがって、このような加算によって、走査信号の本来の機能であるTFT116のオンオフ制御に支障を与えることはない。
ところで、このような構成では、当該走査線112が選択される1水平走査期間1Hでは、スイッチSWaがアクティブレベルVGonを選択するので、補正信号Vcmp1を供給することができない。そこで、表示画面を上下に2分割して、上半分に属する走査線112が選択される期間では、下半分に属する走査線112に補正信号Vcmp1を加算して出力する一方、下半分に属する走査線112が選択される期間では、上半分に属する走査線112に補正信号Vcmp1を加算して出力する構成が望ましいと考える。
なお、ここでは、走査線112を補正信号線と兼用する構成としたが、プリチャージ制御線177を補正信号線と兼用する構成も可能である。このようにプリチャージ制御線177を補正信号線と兼用する場合には、1水平帰線期間においてプリチャージを行うときにアクティブレベルとなり、それ以外のときに非アクティブレベルに上述した補正信号Vcmp1を加算したレベルを、プリチャージ制御線177に供給する構成とすれば良い。
<第3実施形態>
次に、式(数4)における誤差関数ferrの第2項の成分を打ち消す第3実施形態について説明する。
この第2実施形態において、素子基板101自体は、第2実施形態と同様であるが、図11に示される反転加算回路220を、図14に示される回路に置換したものである。すなわち、この第3実施形態は、第2実施形態と同様に、補正信号線としてプリチャージ信号線179を用いたものである。なお、他については、第1および第2実施形態と共通であるので、同一の符号を付与して、その説明を省略することとする。
さて、図14に示される回路においては、スイッチSW2、SW3、コンデンサC21〜C26、抵抗R1およびバッファ223からなる減算回路が備えられる。このうち、スイッチSW2は、画像信号VID1〜VID6の各々に対応して設けられた6個の双投スイッチからなり、各双投スイッチにおける入力端の一方には、画像信号VID1〜VID6のうち対応する信号が供給され、入力の他端には、プリチャージ電圧信号Vpreが供給されている。ここで、各双投スイッチは、制御信号Sg2がHレベルである場合に画像信号VID1〜VID6のうち対応するものを選択する一方、制御信号Sg2がLレベルである場合にプリチャージ電圧信号Vpreを選択するものである。これら6個の双投スイッチの出力端には、それぞれコンデンサC21〜C26の一端が接続されている。
次に、コンデンサC21〜C26の他端は、共通接続されて、この共通接続部分がバッファ223の入力端に接続されるとともに、抵抗R1を介して接地され、さらに単投スイッチSW3の一端に接続されている。ここで、単投スイッチSW3は、例えば制御信号Sg3がHレベルの場合に閉じるものであり、その他端は接地されている。また、バッファ223は、その入力端に供給された電圧をバッファリングして信号Paとして出力する電圧バッファである。
続いて、バッファ223の出力端は、単投スイッチSW4の一端に接続されている。この単投スイッチSW4は、例えば制御信号Sg4がHレベルの場合に閉じるものであり、その他端はバッファ225の入力端およびコンデンサC32の一端にそれぞれ接続されている。ここで、バッファ225は、バッファ223と同様な電圧バッファであり、また、コンデンサC32の他端は接地されている。したがって、バッファ223による出力信号Paは、単投スイッチSW4の開閉によってサンプリングされるとともに、コンデンサC31によってホールドされて、そのホールド電圧がバッファ225から出力信号Pbとして出力される構成となっている。
そして、出力信号Pbは、反転倍率回路235により適正な係数(負)が乗じられて補正信号Vcmp2として出力され、これが、図11における補正信号Vcmp1に置換されて、スイッチSW1に供給される構成となっている。
ここで、制御信号Sg2〜Sg4は、クロック信号CLXに対して図15に示されるようなレベル関係で変化する。まず、ブロックの選択が行われる直前では、制御信号Sg2はLレベルであるので、単投スイッチの6個は、それぞれプリチャージ信号電圧Vpreを選択する。このため、コンデンサC21〜C26は、それぞれプリチャージ信号電圧Vpreの電圧に充電される。
続いて、ブロック選択の境において、制御信号Sg2はHレベルとなるので、単投スイッチの6個は、画像信号VID1〜VID6を選択する結果、バッファ223の入力端には、プリチャージ電圧信号Vpreと画像信号VID1〜VID6との差の総和に応じた波高の微分波形が発生する。
一方、ブロック選択の境において、制御信号Sg4はHレベルとなった後、直ちにLレベルとなる。このため、プリチャージ電圧信号Vpreと画像信号VID1〜VID6との差の総和に応じた波高値がサンプル&ホールドされて、バッファ225から信号Pbとして出力されることとなる。そして、このサンプル&ホールドされた信号Pbは、反転倍率回路235により適正な係数が乗じられて、補正信号Vcmp2として出力される。
したがって、このような構成では、ブロックが選択される毎に、プリチャージ電圧Vpreと該ブロックにおいて供給される画像信号VID1〜VID6との差の総和に応じた電圧が、補正信号Vcmp2として出力されることとなる。そして、この電圧変動が、プリチャージ信号線179の寄生容量を介して対向電極108に供給される結果、上記式(数4)の誤差関数ferrの第2項の成分が打ち消されるので、第2項の成分に起因する表示むらを解消することが可能となる。
なお、図14におけるスイッチSW3は、本来的には無くても構わないが、制御信号Sb2がLレベルの期間に一瞬閉じる(図15の制御信号Sb3参照)ことで、抵抗R1を短絡して、プリチャージ電圧VpreをコンデンサC21〜C26によって正確に充電するために設けられる。
また、この第3実施形態では、補正信号Vcmp2を素子基板101におけるプリチャージ信号線179を介して対向基板108に供給する構成としたが、このほかにも、走査線112や、プリチャージ制御線177、容量線175、新規の配線を介して供給しても良いのは、第2実施形態と同様である。
<第4実施形態>
次に、式(数4)における誤差関数ferrの第2項および第3項を打ち消すための第4実施形態について説明する。
この第4実施形態において、素子基板101自体は、第2および第3実施形態と同様であるが、図11に示される反転加算回路220を、図16に示される回路に置換したものである。すなわち、この第4実施形態も、第2および第3実施形態と同様に、補正信号線としてプリチャージ信号線179を用いたものである。
ここで、図16に示される回路は、反転加算回路228によって、図14における信号Pbと画像信号VID1〜VID6との総和を求めるとともに、この総和に適切な係数を乗じて、補正信号Vcmp3(=Vcmp1+Vcmp2)として出力する構成となっている。
したがって、この第4実施形態によれば、式(数4)における誤差関数ferrの第2項および第3項の成分を打ち消すことができるので、次ゴーストのほか、前ゴースト、さらには次ゴーストまでも解消することが可能となる。
なお、この第4実施形態では、補正信号Vcmp2を素子基板101におけるプリチャージ信号線179を介して対向基板108に供給する構成としたが、このほかにも、走査線112や、プリチャージ制御線177、容量線175、新規の配線を介して供給しても良いのは、第2〜第4実施形態と同様である。
<第5実施形態>
次に、式(数4)における誤差関数ferrの第1項、第2項および第3項の全項を打ち消すための第5実施形態について説明する。
この第5実施形態において、素子基板101自体は、第2〜第4実施形態と同様であるが、図11に示される反転加算回路220を、図17に示される回路に置換したものである。すなわち、この第5実施形態も、第2〜第4実施形態と同様に、補正信号線としてプリチャージ信号線179を用いたものである。
ここで、図17に示される回路は、反転加算回路229によって、図14または図16における信号Pbと、画像信号VID1〜VID6と、さらに、信号Pdの総和を求めるとともに、この総和に適切な係数を乗じてレベル反転して、補正信号Vcmp4として出力する構成となっている。
このうち、信号Pdは、次のような構成によって出力されるものである。すなわち、(i−1)番目のブロックが選択されている場合に出力される補正信号Vcmp4をレベル反転する反転回路235と、この反転回路235の出力信号Pcをサンプル&ホールドして、i番目のブロックが選択されている期間に出力するサンプル&ホールド回路とによって、信号Pbが出力される構成となっている。なお、このサンプル&ホールド回路は、信号PcをサンプリングするためのスイッチSW5と、サンプルされた電圧をホールドするためのコンデンサC32およびバッファ227とから構成されている。
このような実施形態によれば、i番目のブロックが選択される直前に対向電極108に残る誤差電圧Vε0たる第1項の成分についても、第2項および第3項の成分とともにに打ち消すことができるので、第4実施形態と比較して、さらに、高品位な表示が可能となる。
<第6実施形態>
なお、式(数4)における誤差関数ferrの第1項、第2項および第3項の各項の成分を打ち消す構成については、第5実施形態のように、補正信号線として用いるプリチャージ信号線179に、各項の成分を打ち消す補正信号Vcmp4を供給する構成のほか、ある項の成分を打ち消す補正信号については、アナログ信号である画像信号VID1〜VID6に重畳する一方、他の項の成分を打ち消す補正信号については、補正信号線として用いるプリチャージ信号線179等に供給する構成としても良い。
例えば、誤差関数ferrの第2項の成分を打ち消す補正信号については画像信号VID1〜VID6の各々に重畳する一方、第1項および第3項の成分を打ち消す補正信号については、補正信号線として用いるプリチャージ信号線179等に供給する構成としても良い。
このような構成のうち、誤差関数ferrの第2項の成分を打ち消す補正信号を、画像信号VID1〜VID6の各々に重畳する構成については、例えば次のようにすれば良い。すなわち、S/P変換回路214の次段に、図18に示される回路を挿入し、この回路の出力である画像信号VID1’〜VID6’を、液晶パネル100に供給する構成とすれば良い。なお、図18に示される回路において、加算回路242は、画像信号VID1〜VID6の各々とプリチャージ電圧Vpreとの差をそれぞれ求めるとともに、この差の総和に適切な係数を乗じて補正信号を出力するものであり、また、加算回路244は、画像信号VID1〜VID6の各々に補正信号Vをそれぞれ加算するものである。
一方、誤差関数ferrの第1項および第3項の成分を打ち消す補正信号については、図17において、信号Pbを反転加算回路229に入力させない構成とすれば良い。
このような第6実施形態によれば、上述した第5実施形態と同様に、ゴーストの発生を抑えた高品位な表示が可能となる。
なお、本実施形態にあっては、誤差関数ferrの第2項の成分を打ち消すための補正信号については画像信号VID1〜VID6の各々に重畳する一方、第1項および第3項の成分を打ち消すための補正信号については、補正信号線として用いるプリチャージ信号線179等に供給する構成としたが、このほかにも、種々の態様が可能である。要は、誤差関数ferrのうち、ある項の成分を打ち消すための補正信号については、画像信号VID1〜VID6に重畳する一方、残りの項の一部あるいは全部の項の成分を打ち消すための補正信号については、補正信号線として用いるプリチャージ信号線179等に供給する構成とすれば良いのである。
また、画像信号は、デジタルで供給されたものがアナログに変換されて最終的に液晶パネル100に供給される構成が一般的である。このため、本実施形態のように、画像信号VID1〜VID6に補正信号を重畳する場合においては、デジタルの画像信号にデジタルの補正信号を加算した後、アナログ信号に変換して液晶パネル100に供給する構成としても良い。
<その他>
なお、上述した実施形態にあっては、6本のデータ線114が1ブロックにまとめられて、1ブロックに属する6本のデータ線114に対して、6系統に変換された画像信号VID1〜VID6を同時にサンプリングして供給する構成したが、変換数および同時に印加するデータ線数(すなわち、1ブロックを構成するデータ線数)は、「6」に限られるものではない。例えば、サンプリング回路150におけるサンプリングスイッチ151の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく1本の画像信号線にシリアル伝送して、データ線114毎に順次サンプリングするように構成しても良い。また、変換数および同時に印加するデータ線の数を「3」や、「12」、「24」等として、3本や、12本、24本等のデータ線に対して、3系統変換や、12系統変換、24系統変換等した画像信号を同時に供給する構成としても良い。なお、変換数および同時に印加するデータ線数としては、カラーの画像信号が3つの原色に係る信号からなることとの関係から、3の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、3の倍数である必要はない。
また、上述した実施形態においては、上から下方向へ走査線112を走査する一方、左から右方向へブロックを選択する構成であったが、これとは逆方向で選択する構成でも良いし、用途に応じていずれかの方向を選択可能とする構成でも良い。
さらに、上述した実施形態においては、素子基板101にTFT116等が形成された構成となっていたが、本発明は、これに限られない。例えば、素子基板101を半導体基板で構成するとともに、ここに、TFT116に代えて相補型トランジスタを形成しても良い。さらに、SOI(Silicon On Insulator)の技術を適用し、サファイヤ、石英、ガラスなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板101としても良い。ただし、素子基板101が透明性を有しない場合、画素電極118をアルミニウムで形成したり、別途反射層を形成したりするなどして、液晶パネル100を反射型として用いる必要がある。
くわえて、上述した実施形態では、液晶としてTN型を用いたが、BTN(Bi-stable Twisted Nematic)型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料(ゲスト)を一定の分子配列の液晶(ホスト)に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向(ホメオトロピック配向)の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行(水平)配向(ホモジニアス配向)の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス(EL)や、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置に適用可能である。この際、電気光学物質としては、EL、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学物質としてELを用いる場合、素子基板101においてELが画素電極118と透明導電膜の対向電極との間に介在することになるので、対向基板102は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置のすべてに適用可能である。
<電子機器>
次に、上述した電気光学装置を電子機器に用いた例のいくつかについて説明する。
<その1:プロジェクタ>
まず、上述した液晶パネル100をライトバルブとして用いたプロジェクタについて説明する。図19は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ1900内部には、ハロゲンランプ等の白色光源からなるランプユニット1902が設けられている。このランプユニット1902から射出された投射光は、内部に配置された3枚のミラー1906および2枚のダイクロイックミラー1908によってRGBの3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。ここで、ライトバルブ100R、100Gおよび100Bの構成は、上述した実施形態に係る液晶パネル100と同様であり、画像信号を入力する処理回路(ここでは図示省略)から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。また、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ1922、リレーレンズ1923および出射レンズ1924からなるリレーレンズ系1921を介して導かれる。
さて、ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム1912に3方向から入射する。そして、このダイクロイックプリズム1912において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン1920には、投射レンズ1914によってカラー画像が投射されることとなる。
なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R、G、Bの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像はダイクロイックミラー1912により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる表示像を、ライトバルブ100Gによる表示像に対して左右反転させる構成となっている。
<その2:モバイル型コンピュータ>
次に、上述した液晶パネル100を、モバイル型のパーソナルコンピュータに適用した例について説明する。図20は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ2000は、キーボード2002を備えた本体部2004と、表示部として用いられる液晶パネル100とを備えている。なお、この液晶パネル100の背面には、視認性を高めるためのバックライトユニット(図示省略)が設けられる。
<その3:携帯電話>
さらに、上述した液晶パネル100を、携帯電話の表示部に適用した例について説明する。図21は、この携帯電話の構成を示す斜視図である。図において、携帯電話2100は、複数の操作ボタン2102のほか、受話口2104、送話口2106とともに、上述した液晶パネル100を備えるものである。なお、この液晶パネル100の背面にも、視認性を高めるためのバックライトユニット(図示省略)が設けられる。
なお、電子機器としては、図19〜図21を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
100…液晶パネル、101…素子基板、102…対向基板、105…液晶、108…対向基板、112…走査線、114…データ線、116…TFT、118…画素電極、119…蓄積容量、120…周辺回路、130…走査線駆動回路、140…データ線駆動回路(サンプリング信号出力回路)、150…サンプリング回路、151…サンプリングスイッチ、160…プリチャージ回路、161…プリチャージングスイッチ、171…画像信号線、173…補正信号線、175…容量線、177…プリチャージ制御線、179…プリチャージ信号線、200…処理回路、218…補正回路、220…反転加算回路、1900…プロジェクタ、2000…パーソナルコンピュータ、2100…携帯電話