JPH0980386A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 高電圧駆動液晶、大容量液晶、応答速度の遅
い液晶の駆動に関し、画素毎を選択的書込み動作を行う
とともに、別の電圧源からの同時書込みにより、低耐圧
ドライバを使用可とし、更に消費電力を大幅に低減す
る。 【構成】 表示領域内においてマトリックス状に配列し
た複数の画素Ｃ_LCと、前記画素に画像信号を送信する複
数の信号線Ｌ_a1〜Ｌ_amと、前記信号線と画素電極との間
に介在する第１のスイッチング素子ＳＷ１と、このスイ
ッチング素子ＳＷ１を制御する少なくとも一つ以上の画
素選択用のメモリＣ_SPとを具備し、前記メモリへの書き
込みは、画素夫々が備える第２のスイッチング素子ＳＷ
２を介し複数のメモリ群に行われ、前記画素電極への書
き込みは、前記メモリへの書き込みに応じて画素群に対
し同時に行うことを特徴とする液晶表示装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリックス状に
配列された画素により表示を行う液晶表示装置にかかわ
り、特に、画素への書込み機構が画素選択動作と画素書
込み動作、又は画素信号記憶動作と画素書込み動作に分
けて構成されることにより、複数画素を同時に書き込む
ことができるようにする液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、薄型軽量で低電圧駆動
が可能であるため、腕時計、電卓をはじめとし、ワード
プロセッサやパーソナルコンピュータ、小型ゲーム機器
等に広く用いられている。最近ではペン入力電子手帳と
してのニーズが高まり、携帯用端末機（ＰＤＡ）への需
要が拡大している。

【０００３】一方、マルチメディア化が進むにつれ複数
表示を同一画面に表示することになると、大画面化及び
高精細化が必須の条件となり、当然のことながら、これ
に伴って画像表示の情報量も増え、表示装置はその駆動
周波数が高くならざるを得ない。更に、テレビ画像など
高速に動く動画表示と、ＯＡ画像など書き換えをほとん
ど必要としない静止画表示とが、同一画面上に表示され
るようになると、応答速度の速い液晶材料が必要になる
一方で、消費電力低減のための表示方式が必要となって
くる。

【０００４】高速応答可能な液晶材料としては、強誘電
性液晶、反響誘電性液晶などがあり、単純マトリックス
駆動によって駆動する方法が広く行われている。しか
し、強誘電性液晶は駆動するためには、単純マトリック
ス駆動において、行電極線と列電極線との間には２０
［Ｖ］、もしくはそれ以上の電圧を印加しなくてはなら
ない。

【０００５】実際には、行電圧をスレッシュホールド電
圧あたりに設定し、列電圧によって、スレッシュホール
ド電圧が越えるか否かの信号を各画素毎に印加すること
で、液晶層を挟む電極間での電圧を制御している。しか
し、前記スレシュホールドレベルを越えるか否かの信号
振幅は大きいため、高耐圧ドライバ、及び高速動作可能
なドライバが用いられている。よって、ドライバ開発の
みならず消費電力が増加することとなる。

【０００６】一方、ツイストネマチック液晶（以後、Ｔ
Ｎと呼ぶ）を用いたＴＦＴ−ＬＣＤにおいては、液晶を
フレーム毎に極性反転を行う必要があり、画面上下で画
素電極の保持特性が異なるため、クロストークなどの問
題が生じる。

【０００７】この他、ＴＦＴと強誘電性液晶を組み合わ
せたディスプレイにおいては、強誘電性液晶の自発分極
によって生じる電荷が配向膜などに蓄積することで分極
が生じ、その影響が反転電流となってコントラストの低
下、前信号残りなどの画質劣化を引き起こす。

【０００８】更に、Ｐｏｌｙｍｅｒ Ｓｔａｂｉｌｉｚ
ｅｄ Ｃｈｏｌｅｓｔｅｒｉｃ Ｔｅｘｔｕｒｅ（以
下、ＰＳＣＴと呼ぶ）などの応答速度が遅い液晶材料を
用いた場合は、画面上下で書込み特性が異なってくる
上、画素電極への書き込み時間に制約が生じ、縦方向の
画素数が限定されることとなる。

【０００９】駆動に関しては、線順次に行っているた
め、動画などの駆動周波数が高い部分と静止画などの駆
動周波数が低くできる部分との区別がないことから、全
画素に対し画像信号がフレーム毎に必要となるため、消
費電力が画素数増大に伴い増加する。

【００１０】静止画に関しては、駆動周波数を低くする
ことで低消費電力化を行うマルチフィールド駆動方法
（例えば、特願平２‐６９７０６号）が提案されている
が、動画においては残像現象が生じるなどの問題が生じ
ている。

【００１１】

【発明が解決しようとする課題】マルチメディアの普及
に伴い、画像を表示するための表示装置は、大画面化及
び高精細化が必須の条件となり、これに伴って画像表示
の情報量も増え、表示装置はその駆動周波数が高くなら
ざるを得ない。更に、テレビ画像など高速に動く動画表
示と、ＯＡ画像など書き換えをほとんど必要としない静
止画表示とが、同一画面上に表示されるようになると、
応答速度の速い液晶材料が必要になる一方で、消費電力
低減のための表示方式が必要となってくる。

【００１２】高速応答可能な液晶材料としては、強誘電
性液晶、反響誘電性液晶などがあり、単純マトリックス
駆動によって駆動する方法が広く行われている。しか
し、強誘電性液晶は駆動するためには、単純マトリック
ス駆動において、行電極線（行走査線）と列電極線（列
駆動線）との間には２０［Ｖ］、もしくはそれ以上の電
圧を印加する必要がある。

【００１３】実際には、行電圧（行走査線印加電圧）を
スレッシュホールド電圧あたりに設定し、列電圧（列駆
動線印加電圧）によって、スレッシュホールド電圧を越
えるか否かの信号を各画素毎に印加することで、液晶層
を挟む電極間での電圧を制御している。

【００１４】しかし、この方法を用いても、スレッシュ
ホールド電圧を越えるか否かの信号振幅は大きいため、
高耐圧で高速動作可能なドライバが用いられている。よ
って、消費電力が増加することとなり、省エネルギの観
点から、省電力化できる技術の開発が嘱望される。

【００１５】一方、ＴＮを用いたＴＦＴ−ＬＣＤにおい
ては、液晶をフレーム毎に極性反転を行う必要があり、
画面上下で画素電極の保持特性が異なることになって、
クロストークなどの問題が生じる。

【００１６】この他、ＴＦＴと強誘電性液晶を組み合わ
せたディスプレイにおいては、強誘電性液晶の自発分極
によって生じる電荷が配向膜などに蓄積することで分極
が生じ、その影響が反転電流となってコントラストの低
下、前信号残りなどの画質劣化を引き起こす。

【００１７】更に、ＰＳＣＴなどの応答速度が遅い液晶
材料を用いた場合は、画面上下で書込み特性が異なって
くる上、画素電極への書き込み時間に制約が生じ、縦方
向の画素数が限定されることとなる。

【００１８】さらに駆動に関しては、線順次に行ってい
るため、動画などの駆動周波数が高い部分と静止画など
の駆動周波数が低くできる部分との区別がないことか
ら、全画素に対し画像信号がフレーム毎に必要となるた
め、消費電力が画素数増大に伴い増加する。

【００１９】静止画に関しては、駆動周波数を低くする
ことで低消費電力化を行うマルチフィールド駆動法が提
案されているが、動画においては残像現象が生じるなど
の問題が生じている。

【００２０】従って、本発明の目的とするところは、第
１には、駆動電圧が高い液晶材料、容量が大きい液晶材
料、応答速度の遅い液晶材料を用いる液晶表示装置及び
反転電流を伴う液晶表示装置において、画素への書込み
期間を大幅に長くできるようにすることにある。

【００２１】また、本発明の第２の目的は、マトリック
ス状に配列した画素のうち、書き込みを必要としない画
素への画像信号を止めることにより、消費電力を大幅に
低減することにある。

【００２２】また、本発明の第３の目的は、画面上下で
異なる画素への書込み特性及び保持特性を、画面全体で
同時書き込みを行うことにより、画面内で均一な表示を
行い画質を大幅に改善することにある。

【００２３】

【課題を解決するための手段】上記目的を達成するた
め、本発明はつぎのように構成する。すなわち、複数の
画素をマトリックス状に配置すると共に、行走査および
列の信号印加により画素表示駆動することにより、画像
表示する液晶表示装置において、前記画素毎に設けら
れ、行走査信号により自己対応の行が走査されたとき、
動作する第１のスイッチ手段と、この第１のスイッチ手
段を介して自己対応の前記列の信号を受けると共に、こ
の列の信号を保持する信号保持手段と、この信号を保持
手段の保持信号により駆動されて画素駆動用の電圧を自
己対応の画素に印加する第２のスイッチ手段を設け、前
記各信号保持手段の書込みは、夫々に対応する前記第１
のスイッチング素子を介し前記行単位で行われ、前記各
信号保持手段の保持信号による前記第２のスイッチ手段
の駆動は、前記書き込みが行われた行単位の画素群に対
し同時に行う構成であることを特徴とする。

【００２４】また、前記画素には、それぞれ第３のスイ
ッチ手段を備え、前記画素の駆動は、これら第３のスイ
ッチ手段を同時に駆動制御することにより、全画素に対
し同時に行う構成であることを特徴とする。

【００２５】

【発明の実施の形態】本発明にあっては、表示領域内に
おいてマトリックス状に配列した複数の画素と、前記画
素に画像信号を送信する複数の信号線と、前記信号線と
画素電極との間に介在する第１のスイッチング素子と、
前記スイッチング素子を制御する少なくとも一つ以上の
画素選択用のメモリとを具備し、前記メモリへの書き込
みは、夫々に備わっている第２のスイッチング素子を介
し、前記走査線に備わっているメモリ群に行われ、前記
画素電極への書き込みは、前記メモリへの書き込みが行
われた画素群に対し同時に行うことを基本的構成とし
た。

【００２６】また、スイッチング素子及び画素選択用メ
モリ容量が増えたことによる画素の開口率の低下が考え
られるが、画素選択用のメモリ容量は２つのスイッチン
グ素子の間に存在する寄生容量で構成するか、反射型Ｌ
ＣＤ（液晶表示素子）に用いることによって、画素電極
を反射面とし、その裏側にスイッチング素子、画素選択
用メモリ容量を施すことによって、スイッチング素子及
び容量の増加による開口率の低下を解決できる。

【００２７】本発明の第１の視点は、マトリックス状に
配列された複数の画素の内、画素選択用メモリがＯＮ状
態にある画素についてのみ、画像情報の書き込みを行う
ため、書込み動作を複数の走査線にわたり同時に行う場
合においても、前記走査線に備わっている画素群の内、
書き込みを行う画素と行わない画素を選択的に駆動する
ことを特徴とする。

【００２８】本発明の第２の視点は、液晶の電圧に対す
る応答特性がヒステリシスを示さない液晶材料におい
て、第３のスイッチング素子により、画素選択用メモリ
がＯＮ状態にある画素への画像情報の書き込みを同時に
行うことを特徴とする。また、応答特性がヒステリシス
を示す液晶材料においても、反響誘電性液晶材料のよう
に、３つの安定状態をとりうる材料については、画素電
極の一端がある電圧状態になっていたとしても、他端を
ハイインピーダンス状態にできるため、画素への書込み
を制御できる。

【００２９】本発明の第３の視点は、マトリックス状に
配列された前記複数の画素群において、極性反転の必要
がない画素信号保持手段に画像信号を認証し、書込み動
作を複数の走査線にわたり同時に行うため、極性反転に
伴う画素電位への書込み条件、保持条件が画面上下で異
ならないことを特徴とする。この場合、スイッチング素
子及び書き込み用配線の増加により開口率の低下が考え
られるが、書き込み用配線に関しては隣接する信号線を
用いる、または、反射型ＬＣＤに用いることによって解
決できる。

【００３０】液晶材料を駆動する場合において、一般に
直流成分がかからないように極性反転を行っている。こ
の場合極性反転に伴うフリッカによる画質劣化が考えら
れるが、本方式においても、隣接する画素間での補償も
しくは極性反転周期を、視覚特性で視認される領域に当
てはまらないように駆動することで解決できる。

【００３１】本発明の第１の視点によれば、マトリック
ス状に配列した個々の画素について、選択駆動すること
ができる。また、駆動電圧が高い液晶材料に対しては、
液晶を駆動するための電源が信号線から加えられないた
め、信号線ドライバから高電圧を印加する必要がない。
また、液晶容量が大きい液晶材料に対し、画素への書込
み期間を大幅に長くすることができるため、十分な書込
み動作を行うことができる。

【００３２】例えば、強誘電性液晶材料を用いた場合、
高電圧駆動を行う必要があるが、画素選択用の容量に、
一旦、画素へ電圧を印加するか、否かの選択信号が書込
まれるため、画素選択用の容量への書込み電圧は低くで
き、その容量を駆動するための信号線電圧及びゲート線
電圧の低電圧化によって、低耐圧のドライバを使用する
ことができる。

【００３３】この場合、画素選択用の容量と画素電極間
に介在するスイッチング素子のオン抵抗が高くなると考
えられるが、画素書込み期間を大幅に長くとれるため、
画素への書込みは十分に行うことができる。

【００３４】また、液晶容量の大きい液晶材料及び応答
速度の遅い液晶材料を駆動する場合も同様に、画素への
書込み期間を大幅に長くとれるため、画素への書込みは
十分に行うことができる。

【００３５】また、反転電流が生じる場合においても、
書込み時間大幅に長くとれるため、前記画像信号による
電荷が補償され、引き続き所望の画像信号を書込むこと
ができる。

【００３６】本発明の第２の視点によれば、全画素への
一括書込みを制御するための第３のスイッチング素子を
有するため、画素選択用のスイッチング素子がＯＮ状態
にあっても画素電極への書込み動作が行われないため、
画素の書き換えが行われない。よって、画素選択用のス
イッチング素子がＯＮ状態になっていたとしても、実際
の書込みは一括して行われるため、書込み開始時間が異
なることによる画面位置での輝度差を改善できる。

【００３７】本発明の第３の視点によれば、画素信号メ
モリ容量が、スイッチング素子を介在させて画素電極毎
に備わっており、更に画素電極への書込み動作が第３の
スイッチング素子で制御されるため、複数の走査線に備
わっている画素へ一括した書込み動作が行うことがで
き、画面位置による輝度差を改善できる。

【００３８】例えば、黒背景に白のウィンドウを画面中
央に表示させた場合、ウィンドウの画面上部の黒ともし
くは画面下部の黒と、ウィンドウ表示のない信号線での
黒との間に輝度差（以下、クロストークと呼ぶ）が生じ
ることがないため、画質を大幅に改善することができ
る。

【００３９】また、画素信号メモリ容量への書込みに関
しては、極性を反転させる必要がないため、信号線ドラ
イバはより低電圧に、また簡単に構成することができ
る。

【００４０】この場合、画素の書込み期間が一括して行
われるため、極性反転に伴うフリッカの発生が考えられ
るが、マルチフィールド駆動（特願平２‐６９７０６
号）でよく知られているように、全走査線を複数のサブ
フィールドに分割し、走査線群との間で補償ができる構
成にすることで、画質を十分に維持できる。

【００４１】または、１フレームの書込み動作を視覚特
性で視認されない書き換え周波数（通常６０Ｈｚ×２）
にすることによって、画質を充分維持できる。この場合
消費電力の増加が考えられるが、信号線容量を小さくす
ることによって解決できる。

【００４２】以下、本発明の具体例について、その詳細
を図面を参照して説明する。

【００４３】（第１の具体例）第１の具体例は、マトリ
ックス状に配列した複数の画素において、複数の走査線
にわたり前記走査線に備わっている複数画素への選択書
込みを、同時に行うものである。

【００４４】図１の（ａ）に、本発明の第１具体例に係
る液晶表示装置の要部の構成をブロック図で示す。本具
体例の液晶表示装置は、図１（ａ）に示すように、液晶
表示パネル１０と、画素選択信号出力ドライバ１１と、
ゲート線駆動回路１２と、ｎカウンタ回路１３と、液晶
駆動電圧発生部１４とを具備する。

【００４５】液晶表示パネル１０は図１の（ｂ）に示す
ように、複数個の微小な液晶表示セルＣLCをマトリック
ス状に配設したものであり、それぞれの行単位で行駆動
用の行走査線Ｌ_a1，Ｌ_a2〜Ｌ_amを、そして、列単位でそ
れぞれ画素選択線Ｌ_b1，Ｌ_b2〜Ｌ_bnを配してあり、各液
晶表示セルＣ_LCはそれぞれスイッチＳＷ１を介して共通
電源Ｖ_COM ，液晶駆動電源Ｖ_LC（直流とは限らない）が
印加される構成である。コモン電源（共通電源）Ｖ_COM
は共通電位の電源であり、液晶駆動電源Ｖ_LCは液晶を十
分に駆動し得る電圧値の電圧を供給する電源であって、
これらは液晶駆動電圧発生部１４により発生されるよう
になっている。

【００４６】スイッチＳＷ１はそれぞれＴＦＴ（薄膜ト
ランジスタ）であり、そのゲート制御のための端子であ
るゲート端子にはキャパシタによる画素選択メモリＣ_sp
が接続されていて、この画素選択メモリＣ_spの電位に応
じてスイッチＳＷ１はゲート制御されて対応の液晶表示
セルＣ_LCにＶ_COM ‐Ｖ_LC間の電位を与え、駆動すること
ができる構成である。

【００４７】また、各液晶表示セルＣ_LCに対応して、そ
れぞれスイッチＳＷ２が設けてあり、このスイッチＳＷ
２はそれぞれＴＦＴ（薄膜トランジスタ）で構成されて
いて、そのゲート端子は対応する行の行走査線Ｌ_a1（〜
Ｌ_a2〜Ｌ_am）に接続され、当該行走査線の信号によりオ
ンオフ制御される構成である。各スイッチＳＷ２はそれ
ぞれ対応の列の画素選択線Ｌ_b1（〜Ｌ_b2〜Ｌ_bn）と画素
選択メモリＣ_spとの間にソース‐ドレイン間を接続して
画素選択信号出力ドライバ１１出力を、画素選択メモリ
Ｃ_spに与えて保持させることができるようにした構成で
ある。

【００４８】ゲート線駆動回路１２は順次、行走査線Ｌ
_a1，Ｌ_a2〜Ｌ_amに駆動信号を与えて行単位で各液晶表示
セルのスイッチＳＷ２を駆動制御するためのものであ
り、ｎカウンタ回路１３は液晶パネル１０の液晶表示セ
ルの配列構成に合わせて行数分の計数を行うことができ
るカウンタであって、垂直方向（Ｙ方向）に配列した行
走査線Ｌ_a1，Ｌ_a2〜Ｌ_amを全べて走査する時間毎に、ス
タートパルスＳ２を出力する構成である。

【００４９】このような構成において、ゲート線駆動回
路１２は、ゲート線選択信号Ｓ１が与えられることによ
って駆動制御され、ｎカウンタ回路１３より垂直方向に
配列した全ゲート線を走査する時間毎に発生されるスタ
ートパルスＳ２に同期してゲート線駆動信号をＧ１，Ｇ
２，Ｇ３，〜Ｇｍの順に発生する。ゲート線駆動信号Ｇ
１，Ｇ２，Ｇ３，〜Ｇｍの出力端子は行対応にその該当
の行走査線Ｌ_a1，Ｌ_a2〜Ｌ_amに接続されており、従っ
て、当該ゲート線駆動信号が発生された行走査線におい
て、その行に接続されている液晶セルの各スイッチＳＷ
２がオンオフ制御されることになる。

【００５０】このようにして、ゲート線駆動回路１２に
より、各行走査線が順次走査されることになる。

【００５１】一方、画素選択信号出力ドライバ１１で
は、行走査線の走査に対応して、その走査中の行の各画
素の状態を制御すべく、その走査中の行の各画素の表示
信号に合わせて画素選択信号（２値）がそれぞれ各画素
対応に出力され、この各画素選択信号が各画素位置対応
に配された画素選択線Ｌ_b1，Ｌ_b2〜Ｌ_bnに出力される。

【００５２】画素選択信号出力ドライバ１１内には、メ
モリがあり、当該メモリ内に行走査に対応して、その走
査中の行の各画素の情報が保持されるようになっている
ので、これにより、水平方向（Ｘ方向）に配列した画素
対応に、書込みを制御する選択信号が、行走査線の立ち
上がりに同期して出力される。

【００５３】図１（ｂ）に示す如き、本具体例にかかる
液晶パネルにおいては、画素選択期間、行走査線の信号
をＯＮすることによって、その行対応の液晶セルの各Ｓ
Ｗ２がＯＮすると共に、画素選択信号出力ドライバ１１
からの上述のような制御により、走査中の行の各画素対
応の画素選択メモリＣ_spには、表示画像の内容対応の画
素選択信号が画素選択線Ｌ_b1，Ｌ_b2〜Ｌ_bnを介して入力
され、保持されることになる。

【００５４】ここで、このとき、画素選択メモリＣ_spに
保持された信号レベルが、例えばスイッチング素子ＳＷ
１をＯＮ状態とするレベルの信号であったとする。この
場合、スイッチング素子ＳＷ１はＯＮ状態となるので、
液晶セルＣ_LC及びその補助容量Ｃｓには、液晶駆動電圧
発生部１４より入力された電圧、液晶駆動電圧Ｖ_LCが及
びコモン電圧Ｖ_com が、両端の画素電極にかかることに
なる。

【００５５】一方、画素選択メモリＣ_spに保持された信
号レベルが、スイッチＳＷ１をＯＦＦ状態とする信号レ
ベルあったとする。するとこの場合は、スイッチＳＷ１
がオフで液晶セルＣ_LCの一端がハイインピーダンス状態
となるため、液晶セルにかかる電圧は前フィールドでの
電圧状態を保持することになる。

【００５６】ここで、液晶駆動電圧発生部１４から出力
されれる電圧は、液晶を十分に駆動し得る電圧となって
いる。例えば、図２で示される電圧‐透過光量特性を示
す強誘電性液晶材料を用いたパネル構成において、画素
選択メモリＣ_spへの書込み期間においては、 Ｖ_th+ ＞Ｖ_1c−Ｖ_com ＞Ｖ_th- を満たす電圧が、液晶材料には印加されている。

【００５７】液晶への書込み期間では、“状態１”を選
択する場合は、 Ｖ_sat-＞Ｖ_1c−Ｖ_com “状態２”を選択する場合は、 Ｖ_sat+＜Ｖ_1c−Ｖ_com が液晶駆動電圧発生部１４より入力される。

【００５８】図３には各部の信号波形を示す。

【００５９】画素選択メモリＣ_spの書き込み期間である
選択メモリ書込み期間（図３の“丸数字１”（丸で囲ん
だ数字の“１”）の期間）では，ゲート線つまり行走査
線Ｌa1〜Ｌamが線順次に選択されるのに同期して、書込
みを行う画素に対しては、その画素対応の画素選択メモ
リＣ_spへ、スイッチＳＷ１がＯＮするような電圧を印加
して保持させ、また、書込みを行わない画素に対して
は、画素選択メモリＣ_spへ、スイッチＳＷ１がＯＦＦす
るような電圧を印加して保持させる。

【００６０】つぎに、画素電圧印加期間（図３の“丸数
字２”（丸で囲んだ数字の“２”）の期間）では、画像
表示状態が“状態２”となる表示をするための電圧Ｖ
_sat+が印加されることにより、前記ＳＷ１がＯＮされた
画素のみが、“状態２”の状態の画像を表示することに
なる。

【００６１】次に再び選択メモリ書込み期間（図３の
“丸数字３”（丸で囲んだ数字の“３”）の期間）にお
いて、行走査線を介して各画素選択メモリＣ_spへの書き
込みの選択信号（ＳＷ２をＯＮする信号；行走査信号）
が入力される。そして画素電圧印加期間（図３の“丸数
字４”（丸で囲んだ数字の“４”）の期間）では、画素
選択信号ドライバ１１より“状態１”を表示するための
電圧Ｖ_sat-が印加され、選択された画素についてのみ状
態１が表示されることになる。この場合、選択メモリ書
込み期間（図３の“丸数字１”と“丸数字３”の期間）
においては前フィールドに書込まれた表示内容を保持し
ており、図３の“丸数字１”と“丸数字３”の期間で選
択されなかった画素については表示内容を保持している
ことになる。

【００６２】画素選択信号については、いくつかの方法
が考えられる。

【００６３】例えば、画素選択信号出力ドライバ１１内
にフレームメモリを設けて、“状態２”を表示するため
の画素対応のメモリ位置へは“Ｈ”の信号を、また、
“状態１”を表示するための画素対応のメモリ位置へは
“Ｌ”の信号を記録する。但し、ここで“Ｈ”とはスイ
ッチＳＷ１がＯＮとなる電圧を出力することを、また、
“Ｌ”とはスイッチＳＷ１がＯＦＦとなる電圧が出力さ
れることを意味する。また、このフレームメモリは各画
素に対し、１ｂｉｔで良いため、メモリ量としては大き
くならない。

【００６４】選択メモリ書込み期間（“丸数字１”の期
間）では、前記信号に従って、各画素選択メモリＣ_spへ
ＯＮ、ＯＦＦの選択信号が記憶され、引き続き“状態
２”が表示される。次に選択メモリ書込み期間（“丸数
字２”の期間）では前記信号を反転させて画素選択信号
出力ドライバ１１より、各対応の画素選択メモリＣ_spへ
選択信号が入力される。このため、“状態２”を表示し
ない残りの全画素では“状態１”を表示することにな
る。図４に波形図を示してある。

【００６５】この他に、書込みを行う画素についての
み、画素選択信号を入力するようにする方法が考えられ
る。図５にこの方法を適用した場合の各部の波形図を示
してあるが、ここでは画素選択メモリＣ_spへの記録をリ
セットする期間が必要となる。

【００６６】リセット期間（図５の“丸数字３”（丸で
囲んだ数字の“３”）の期間及び“丸数字６”（丸で囲
んだ数字の“６”）の期間）では、全ゲート線すなわち
全行走査線がＯＮすると共に、画素選択メモリＣ_spへは
ＯＦＦの選択信号が入力される。よって、ゲート線駆動
回路内は全ゲート線がＯＮできるスイッチング構成が含
まれている。

【００６７】液晶表示装置の要部構成としては、前フィ
ールドと次フィールドの相関をとるための、照合を行う
ために、少なくとも１フレームの容量を持つフレームメ
モリを有する画像信号照合部２１を設け、この画像信号
照合部２１は、前フィールドと次フィールドの画像の照
合を画素単位でとり、その照合結果により、画像が表示
状態の“状態１”から“状態２”へ切り換える画素につ
いては、選択メモリ書込み期間（“丸数字１”の期間）
に“Ｈ”信号を出力し、“状態２”から“状態１”へ切
り換える画素については、選択メモリ書込み期間（“丸
数字４”の期間）に“Ｈ”信号が出力されるようなデー
タを画素選択信号出力ドライバ１１に与える構成とす
る。

【００６８】図６は本方式の要部構成図である。

【００６９】このような構成において、画像信号照合部
２１は、前フィールドと次フィールドの画像の照合を画
素単位でとり、その照合結果により、画像が表示状態の
“状態１”から“状態２”へ切り換える画素について
は、選択メモリ書込み期間（“丸数字１”の期間）に
“Ｈ”信号を出力し、“状態２”から“状態１”へ切り
換える画素については、選択メモリ書込み期間（“丸数
字４”の期間）に“Ｈ”信号が出力されるようなデータ
を画素選択信号出力ドライバ１１に与える。

【００７０】そして、これを受けた画素選択信号出力ド
ライバ１１では、表示状態の“状態１”から“状態２”
へ切り換える画素については、選択メモリ書込み期間
（“丸数字１”の期間）に“Ｈ”信号を出力し、“状態
２”から“状態１”へ切り換える画素については、選択
メモリ書込み期間（“丸数字４”の期間）に“Ｈ”信号
が出力する。

【００７１】この結果、書込みを行う画素についての
み、画素選択信号を入力するだけで、画像データ対応の
画像を表示できることになる。

【００７２】なお、本具体例において、リセット期間を
設けてあるが、スイッチＳＷ２のＯＦＦ抵抗と画素選択
メモリＣ_spの容量にかかわる保持特性によって、スイッ
チＳＷ１がＯＮ状態となる時定数が決まるため、リーク
に伴うスイッチＳＷ１のＯＦＦがリセット期間中に生じ
ることによって、前記リセット期間中の動作を省略する
ことができる（図７）。

【００７３】ここで画素選択信号ドライバ１１及びゲー
ト線駆動回路１２からの必要な出力電圧、そして、画素
選択メモリＣ_spの必要な容量について説明する。

【００７４】従来の液晶表示装置においては、スイッチ
ング素子のＯＮ抵抗とＯＦＦ抵抗の比（以下、これをＯ
Ｎ−ＯＦＦ比と呼ぶ）比をとるために、ＯＮ時に約２５
［Ｖ］、ＯＦＦ時に約０［Ｖ］の電圧を印加し、液晶を
駆動するために信号線ドライバより、コモン電圧に対し
約±５［Ｖ］の信号を入力している。

【００７５】この場合のゲート電圧であるが、これはパ
ネルの仕様によって決まり、垂直方向の画素数が増える
につれ書込み時間が短くなり、保持期間が長くなるた
め、ＯＮ／ＯＦＦ比を大きくとらなければならない。更
に、これらはスイッチング素子に備わる容量成分（例え
ば液晶容量や補助容量）によっても決まる。

【００７６】本方式においては、液晶を駆動するための
スイッチングが、画素選択用メモリＣ_sp及びスイッチン
グ素子であるスイッチＳＷ２によって行われているた
め、画素選択メモリＣ_spの容量とスイッチング素子であ
るスイッチＳＷ２の時定数によって制御される。

【００７７】ここで画素選択メモリＣ_spの電圧は、画素
選択時にはスイッチＳＷ１がＯＮされている電圧になっ
ていれば良い。よって、スイッチＳＷ２のＯＮ特性とし
ては、選択メモリ書込み期間内に全ての画素選択メモリ
への書込みが行える特性であれば良く、ＯＦＦ特性とし
ては、ゲート線選択時（列走査線の選択時）から画素電
圧印加期間までの間、スイッチＳＷ１がＯＮされている
電圧を保持していれば良いことになる。

【００７８】ただし、画素電圧印加期間は液晶への書込
み動作が終了されるまでの期間であるから、その後、画
素選択メモリＣ_spのリークによってスイッチＳＷ１がＯ
ＦＦ状態となったとしても、問題とならない。つまり、
図５においてリセット期間中にスイッチＳＷ１がＯＦＦ
状態になるのと同じこととなる。

【００７９】これらよりスイッチＳＷ２のＴＦＴ構造、
ゲート電圧、画素選択信号電圧及び画素選択メモリＣ_sp
の容量を定めることができる。

【００８０】例えば、ＴＦＴ構造としてはポリシリコン
が考えられる。ポリシリコンはアモルファスシリコンに
比べ、ＯＮ特性、ＯＦＦ特性、それぞれにおいて、２桁
高い。

【００８１】つまり、ＯＮ動作、ＯＦＦ動作共に、短く
速くできる。よってゲート線が選択されると、短期間に
画素選択メモリが書き込まれて、続けて第１のスイッチ
ＳＷ１を構成しているトランジスタのゲート電位を下
げ、リセット動作が行える。

【００８２】さらにポリシリコンの効果としてゲートド
ライバとアレイをガラス基板上に一体出構成できる。

【００８３】以上は、マトリックス状に配列した複数の
液晶セルからなる液晶表示装置において、その各画素の
表示状態の変更を、行単位で逐次行うようにした液晶表
示装置の例であった。

【００８４】次に、各画素の表示状態の変更を、画面の
全ての行における各画素対応の画素選択メモリＣ_spへの
選択信号の選択書込みを終了した時点で、一斉に行うこ
とができるようにする液晶表示装置について第２具体例
として説明する。

【００８５】（第２の具体例）第２の具体例は、マトリ
ックス状に配列した複数の画素において、複数の走査線
にわたり、前記走査線に備わっている複数画素への選択
書込みを、第３のスイッチング素子の制御によって、同
時に行う構成としたものである。

【００８６】図８に、本具体例にかかる液晶パネルのセ
ル構成を示してある。図８に示すように、この構成では
ゲート線駆動回路１２Ａとして行走査信号（つまり、ス
イッチＳＷ２をＯＮにするためのゲート制御信号）を出
力する端子であるＧ１からＧm までの端子の他に、Ｇm
の次にＯＮとなるＧ_SW端子を設けた構成のものを用いる
ようにしてある。

【００８７】また、各液晶セルに対応してそれぞれ設け
てあるスイッチＳＷ１に直列に電圧印加開閉制御のため
のスイッチであるスイッチＳＷ３を接続して、スイッチ
ＳＷ１がＯＮとなっていてもスイッチＳＷ３がＯＮとな
らない限り、電圧Ｖ_LC１が液晶セルに印加されない構成
とする。スイッチＳＷ３もＴＦＴを使用しており、そし
て、このスイッチＳＷ３のゲート端子をゲート線駆動回
路１２ＡのＧ_SW端子に接続して、Ｇ_SW端子出力によりス
イッチＳＷ３をオンオフ制御できるようにしている。

【００８８】このような構成において、まず、選択メモ
リ書込み期間中に、画素選択期間にわたり、ゲート線駆
動回路１２Ａの端子Ｇ１の出力がＯＮとなることによっ
て、当該端子Ｇ１に接続された行走査線Ｌa1にこの出力
が出され、当該行走査線Ｌa1に接続されている液晶セル
のスイッチＳＷ２がそれぞれＯＮすると共に、当該液晶
セルの画素選択メモリＣ_spに選択信号が入力される。

【００８９】ここでは、第１の具体例と異なり、液晶セ
ルの画素電極はスイッチＳＷ３によってＯＦＦされてい
るため、前フィールドでの画素電位が保持されている。
同様にしてＧm までの端子がＯＮし、それぞれの画素選
択メモリへ画素選択の情報が書込まれると、画素電圧印
加期間となり、第３のスイッチング素子（スイッチＳＷ
３）がＧ_SWからの信号によってＯＮするため、液晶駆動
用電圧の供給がなされる。

【００９０】ここにおいても、各画素選択メモリＣ_spに
印加されている電圧によって各液晶セルの各画素電極へ
の電圧供給は制御されている。図９に各部の電圧波形図
を示す。また、第１の具体例と同様にリセット期間を設
けても良い。

【００９１】本具体例においては第３のスイッチング素
子をＯＮするための走査線がゲート線駆動回路から出力
されているが、別段設けることによって、第３のスイッ
チング素子のゲート電圧を変えても良い。

【００９２】以上により、マトリックス状に配列した複
数の液晶セルからなる液晶表示装置において、その各画
素の表示状態の変更を、複数行を走査し終えて、それぞ
れの走査行における各画素対応の画素選択メモリＣ_spへ
の選択信号の選択書込みを終了した時点で、第３のスイ
ッチング素子の制御によって、一斉に行うことができる
ようにする液晶表示装置が実現できる。

【００９３】図１０に、第２の具体例において採用可能
なその他の液晶パネルのセル構成例を示しておく。図１
０（ａ）はスイッチＳＷ３を介して画素選択メモリＣ_sp
の保持信号をスイッチＳＷ１に与えて、オンオフ制御す
る構成であり、図１０（ｂ）はスイッチＳＷ１とスイッ
チＳＷ３の直列回路を介して液晶セルＣ_LCにＶ_COM ‐Ｖ
_LCを印加する構成であり、図１０（ｃ）は液晶セルＣ_LC
のＶ_COM 印加側にスイッチＳＷ３を介させて液晶セルＣ
_LCにＶ_COM ‐Ｖ_LCを印加する回路を開閉できるようにし
た構成である。

【００９４】このように、第３のスイッチング素子（Ｓ
Ｗ３）に関し、画素電極への液晶駆動電圧の印加（液晶
セルＣ_LCへの液晶駆動電圧の印加）が制御できる構成で
あれば、良く、この具体例に限定されるものではない。

【００９５】本具体例に用いる液晶材料としては、例え
ば図１１のように電圧‐透過光量応答特性がヒステリシ
スを示さないもの、また図１２のように、ヒステリシス
を示すが状態が複数存在するものに適用できる。

【００９６】図１２の例として反強誘電性液晶が考えれ
る。反強誘電性液晶の特徴として、同じ透過光量となる
状態（“状態２”および“状態３”）に正と負の電圧が
可能であるため、極性が偏らず直流成分による分極が生
じないように駆動することができる。本具体例において
液晶駆動電圧Ｖ_1cを複数フィールド毎に反転させること
になる。図１３に各部の波形図を示してある。

【００９７】以上は、各画素の表示状態の変更を、画面
の全ての行における各画素対応の画素選択メモリＣ_spへ
の選択信号の選択書込みを終了した時点で、一斉に行う
ことができるようにする液晶表示装置について説明し
た。

【００９８】そして、第１および第２の具体例はいずれ
も、画素の表示状態を選択する選択信号に基づいて行う
構成であったが、画像信号そのもので行えるようにする
液晶表示装置も必要である。従って次に、各画素の表示
状態の変更を、画像信号対応に行うことができるように
する液晶表示装置について第３具体例として説明する。

【００９９】（第３の具体例）第３の具体例は、各画素
の表示状態の変更を、画像信号対応に行うことができる
ようにするものであり、液晶表示装置画素毎に画像信号
を記録する信号メモリと、複数の走査線にわたり書込み
動作を同時に行うことを可能とする第３のスイッチ素子
を備えており、第３のスイッチング素子がＯＮすると共
に、画素電極へは前記信号メモリの電位に相関のある印
加電圧が入力されることになる。

【０１００】図１４に本発明の第３の具体例に係る液晶
表示装置の要部の構成を、また、図１５には、本具体例
にかかる液晶パネルのセル構成を示す。図１４に示すよ
うに、本具体例の液晶表示装置は、液晶セルを複数、マ
トリックス配列してなる液晶表示パネル１４０と、この
液晶表示パネル１４０の信号線ドライバ１４１と、ゲー
ト線駆動回路１４２と、ｎカウンタ回路１４３と、液晶
駆動電圧発生部１４４とを具備する。

【０１０１】ゲート線駆動回路１４２は第２の具体例で
示したゲート線駆動回路１２Ａと同様であり、また、ｎ
カウンタ回路１４３は第２の具体例で示したｎカウンタ
回路１３と同様であり、また、液晶駆動電圧発生部１４
４も液晶駆動電圧発生部１４と同様である。また、図１
５に示すように液晶表示パネル１４０も基本的にはその
構成は図８に示したものと同様である。

【０１０２】また、信号線ドライバ１４１は、画像信号
を受けてその信号対応に従って、これらの接続関係も第
２の具体例で示したものと同様で良い。

【０１０３】ゲート線駆動回路１４２は、ｎカウンタ回
路１４３より垂直方向に配列した全ゲート線を走査する
時間毎にスタートパルスＳ２を出力する。ゲート線駆動
回路ないではゲート線選択信号Ｓ１によって制御され各
ゲート線の走査が行われる。

【０１０４】図１５には、本具体例にかかる液晶パネル
のセル構成を示してある。まず、信号メモリ書込み期間
にゲート線がＯＮすることによって、スイッチＳＷ２が
ＯＮすると共に、信号線ドライバ１４１からは、各画素
毎（各液晶セル毎）にその画素（液晶セル）の信号メモ
リＣ_sig に対して画像信号が入力され、それぞれ画素対
応にその信号メモリＣ_sig には画像信号が保持されるこ
とになる。そして、本具体例においては、各画素への画
像信号の入力後（書き込み後）、駆動電圧印加期間にお
いて、一斉にスイッチＳＷ３をＯＮさせることにより、
複数行の画素（液晶セル）にわたり同時に画素電極への
電荷供給が行われる。

【０１０５】この結果、液晶セルは複数セル同時にその
セルの画素電極への電荷供給が行われることになるか
ら、各セルの画素電極への電荷を印加するタイミングは
同じであり、画像信号を各信号メモリＣ_sig に順に書き
込みながら、画像表示に供給しつつ、上の行から１行単
位で順に表示する従来の方式と異なり、画像信号を各信
号メモリＣ_sig に順に書き込み、その書き込みが終了し
た段階で、一斉に表示に供する本具体例では、上位位置
の画素と下位位置の画素とで電荷の印加時間は皆等し
い。

【０１０６】また、従来のセル構成を図１８に示すが、
例えば中間調色の背景に黒のウィンドウ表示を行った場
合、画面上下で保持期間中の信号線電位が大きく異なる
ため、スイッチング素子の保持特性が異なり、それに伴
うリークによるクロストークが画質を劣化させている。

【０１０７】図１９はその時のウィンドウ表示“有り”
の場合と“無し”の場合での信号線電位及び画素電位
を、図２０はそれに起因するクロストークを示してあ
る。

【０１０８】しかし、第３の具体例においては、画素の
信号メモリＣ_sig に対しての画素信号の書込みは行単位
で一斉に行われる。画素信号は画像情報であり、極性と
いうものはない。また、画素信号の書込み動作を終了し
た後に、表示は同時一斉に行うため、画素毎での書込み
条件及び画素表示のための電圧印加時間条件はほぼ等し
くなる。

【０１０９】よって、正書き込み、負書き込みはＶ_LCと
Ｖ_COM の電位関係に依存し、書き込みを行う全ての画素
について同極性となり、その後の保持についても同じ条
件となる。そのため、先のクロストークは発生しない。

【０１１０】また、本方式における画素の保持期間は信
号メモリ書込み期間となるため、従来に比べ保持期間を
短くできる。これにより正書込みと負書込みでの輝度差
によるフリッカも小さくできるため、補助容量を小さく
し開口率を大きくしてもよい。

【０１１１】また、フリッカに関しては反転周期を従来
より高くすることによって、視覚特性で視認される領域
に当てはまらないようにすることで解決できる。

【０１１２】この場合信号メモリへの書込み動作を正の
場合と負の場合とで変えることもできるが、第３のスイ
ッチング素子のＯＮ抵抗が第１のスイッチング素子のオ
ン抵抗に比べ充分に小さければ、液晶にかかる電圧は第
１のスイッチング素子のＯＮ抵抗と液晶自体の抵抗の比
となるため、信号メモリへの書き換えを行わずにＶ_1cの
極性を反転するだけでフリッカの周波数を高くすること
もできる。

【０１１３】（第４具体例）第４の具体例は、上記具体
例に関する応用例である。ここでは、液晶パネル内で同
時書込みを行う画素群をブロック分けし、そのブロック
別に表示の最適用途を決めるようにする。これによっ
て、ブロック毎にそのブロックでの表示方法に適した駆
動を行うことができるようになり、このブロック別の最
適駆動制御による表示によって更に低消費電力化を実現
しようとするものである。

【０１１４】例えば、同一画面内で動画と静止画を表示
する場合、動画は画像データに従って高速で表示制御し
なければならないが、静止画は像が動かないから高速表
示制御は不要であるといった具合に、それぞれの画領域
において駆動周波数を変える必要がある。

【０１１５】この場合、動画を表示できる領域を予め固
定しておくと、それ以外の領域は動画は表示できなくな
るが、液晶駆動電圧を与える領域をブロック対応に分割
してそのブロック別に異なる駆動周波数で表示制御が行
えるようになる。

【０１１６】図１６（ａ）には本具体例にかかる画面構
成を、図１６（ｂ）には前記表示方式かかる駆動領域ブ
ロック構成を示す。（ａ）に示すように動画領域と静止
画領域をブロック分割した場合、図１６（ｂ）に示すよ
うに、それぞれのブロック対応に液晶駆動電圧発生部
１，２を設け、動画領域では液晶駆動電圧発生部１によ
り、また、静止画領域では液晶駆動電圧発生部２によ
り、駆動電圧を供給する構成とする。

【０１１７】図１６（ｂ）は、第１の具体例においてＶ
_LCをブロック毎に分割する場合に対応しており、これに
伴い行走査線Ｌa1〜Ｌamを順次、ＯＮするタイミングの
周波数である走査周波数と、画素位置対応の画素表示を
行うための信号を出力する画素選択ドライバの信号出力
周波数は変えることになる。

【０１１８】通常、静止画に比べ動画は画面の書き換え
周波数が高いため、動画を表示するブロックのゲート線
の周波数は高く、更に画素選択信号出力ドライバの信号
出力周波数も高くなる。よって静止画ブロックでは、よ
り低速に書込み動作が行えるため、次書込み動作まで液
晶駆動電圧発生部２の電源をＯＦＦすることも可能であ
る。

【０１１９】また、動画表示部に関しては低周波数駆動
も同時に可能にすることによって前面静止画を表示する
こともできる。

【０１２０】図１６（ｂ）ではコモン電圧を別々に設け
ているが共通にすることも可能である。

【０１２１】また、第２の具体例及び第３の具体例にお
いては、ゲート線駆動回路の出力信号である第３のスイ
ッチング素子を駆動するためのＧ_SW端子を、ブロック別
に配設する構成とし、各ブロック対応に該当のＧ_SW端子
出力を与えることによって、本具体例の表示方法を実施
できる。

【０１２２】また、極性反転を行う場合においても、同
時走査を行う走査線群をブロックに分割することによっ
て、フリッカを補償することができる。例えば、図１７
に示すように液晶駆動電圧を発生する装置として、直流
電圧Ｖ_LC1 とＶＬ_LC2 の２つの出力端子を設けてインタ
ーレースの奇数走査線走査期間、偶数走査線走査期間に
合わせて前者では直流電圧Ｖ_LC1 を、そして、後者では
ＶＬ_LC2 を発生するように切り替える機能を持たせた液
晶駆動電圧発生部１４４Ａを用意する。

【０１２３】そして、行走査線Ｌa1〜Ｌamのうち、奇数
走査線対応の液晶セルのスイッチＳＷ３のソース端子を
液晶駆動電圧発生部１４４ＡのＶ_LC1 ラインに繋ぎ、偶
数走査線対応の液晶セルのスイッチＳＷ３のソース端子
を液晶駆動電圧発生部１４４ＡのＶ_LC2 ラインに繋ぐ。

【０１２４】このようにすると、インターレースで走査
して表示する走査方式に合わせて、奇数走査線の表示期
間ではＶ_LC1 が出力されて、奇数走査線の対応液晶セル
のみが画像表示に供され、また、偶数走査線の表示期間
ではＶ_LC2 が出力されて、偶数走査線の対応液晶セルの
みが画像表示に供される。

【０１２５】このように、インターレースで走査して表
示する走査方式に合わせて、奇数走査線、偶数走査線で
走査線群を分割するかたちになることによって、フィー
ルド単位での画像表示ができると共に、非表示フィール
ドの該当走査線対応液晶セルでは動作を休止することが
でき、極性反転の周波数も低速化できる。これは従来の
水平方向反転方式に比べ、大幅な低減効果となる。

【０１２６】なお、このブロック群はこの例の他に垂直
方向画素群に対し分割することもできるし、ドット反転
が行えるようにブロック群を分割することもできる。

【０１２７】以上、本発明を図示の各具体例に説明した
が、本発明は各具体例に限定されるものではなく、その
要旨を逸脱しない範囲で、種々変形して実施することが
可能である。

【０１２８】

【発明の効果】本発明によれば、画素選択メモリを有
し、それに従って液晶駆動電圧発生部より、液晶を駆動
するための電圧を同時にかけられるため、駆動電圧が高
い液晶材料に対し、駆動電圧を充分に供給できる。これ
は画素選択メモリへの電圧を低くし、低耐圧のドライバ
による高電圧駆動用液晶材料の動作を可能にする上、低
消費電力効果も得られる。

【０１２９】また、本発明によれば、複数の画素群にわ
たり書込み動作を同時に行うことができるため、画素電
極への書込み時間を長くでき、容量が大きい液晶材料、
応答速度の遅い液晶材料、及び反転伝量を伴うＬＣＤに
対し充分の書込み動作を行うことができる。

【０１３０】また、本発明によれば、信号メモリ容量と
画素書込み動作を同時に行うことができるスイッチング
素子を備え、前記のスイッチング素子の制御によって、
複数画素への書込み動作を同時に行うことができるた
め、クロストークを解決できる。

【０１３１】また、本発明によれば、マルチメディア対
応による動画、静止画同時表示方式にたいし、静止画部
の駆動周波数と動画部の駆動周波数を変えて表示できる
ため、消費電力が低減できる。

【図面の簡単な説明】

【図１】本発明の説明をするための図であって、（ａ）
は本発明の第１の具体例に係る液晶表示装置の要部構成
を示すブロック図、ｂ）は同具体例の液晶パネルのセル
構成を示すブロック図。

【図２】ヒステリシス特性を示す液晶材料の電圧‐透過
光量曲線図。

【図３】同具体例に係る各部の信号波形図。

【図４】同具体例の信号変換による出力信号波形図。

【図５】同具体例にリセット期間を有する場合の各部の
信号波形図。

【図６】画像信号照合を行う具体例での液晶表示装置の
要部構成を示すブロック図。

【図７】自然リークによる画素選択メモリＯＦＦを用い
た場合の各部の信号波形図。

【図８】本発明の第２の具体例に係る液晶パネルのセル
構成を示す図。

【図９】同具体例に係る各部の信号波形図。

【図１０】同具体例に係るその他の液晶パネルのセル構
成を示す図。

【図１１】ヒステリシス特性を示さない液晶材料の電圧
−透過光量曲線図。

【図１２】２つのヒステリシス特性を示す液晶材料の電
圧−透過光量曲線図。

【図１３】同具体例に係る極性反転を行わせた場合の各
部の信号波形図。

【図１４】本発明の第３の具体例に係る液晶表示装置の
要部構成を示すブロック図。

【図１５】本発明の第３の具体例に係る液晶パネルのセ
ル構成を示す図。

【図１６】同一パネルで動画静止画を表示するパネル構
成例と第４の具体例にかかるセル構成要部を示す図。

【図１７】本発明の第４の具体例に係る液晶パネルのセ
ル構成を示す図。

【図１８】従来の液晶パネルのセル構成を示す図。

【図１９】従来の液晶におけるウィンドウ表示時での画
素電位変動を示す図。

【図２０】クロストークを示す図。

【符号の説明】

１０…液晶表示パネル １１…画素選択信号出力ドライバ １２，１２Ａ…ゲート線駆動回路 １３…ｎカウンタ回路 １４…液晶駆動電圧発生部 ２１…画像信号照合部 Ｃ_LC…液晶表示セル Ｌ_a1，Ｌ_a2〜Ｌ_am…行走査線 Ｌ_b1，Ｌ_b2〜Ｌ_bn…画素選択線 ＳＷ１，ＳＷ２，ＳＷ３…スイッチ Ｖ_COM …共通電源（コモン電圧） Ｖ_LC，Ｖ_LC1 ，Ｖ_LC2 …直流電源 Ｃ_sp…画素選択メモリ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の画素をマトリックス状に配置する
   と共に、行走査および列の信号印加により画素表示駆動
   することにより、画像表示する液晶表示装置において、 前記画素毎に設けられ、行走査信号により自己対応の行
   が走査されたとき、動作する第１のスイッチ手段と、こ
   の第１のスイッチ手段を介して自己対応の前記列の信号
   を受けると共に、この列の信号を保持する信号保持手段
   と、この信号を保持手段の保持信号により駆動されて画
   素駆動用の電圧を自己対応の画素に印加する第２のスイ
   ッチ手段を設けてなり、 前記各信号保持手段の書込みは、夫々に対応する前記第
   １のスイッチング素子を介し前記行単位で行われ、前記
   各信号保持手段の保持信号による前記第２のスイッチ手
   段の駆動は、前記書き込みが行われた行単位の画素群に
   対し同時に行う構成であることを特徴とする液晶表示装
   置。
2. 【請求項２】 前記画素には、それぞれ第３のスイッチ
   手段を備え、前記画素の駆動は、これら第３のスイッチ
   手段を同時に駆動制御することにより、全画素に対し同
   時に行う構成であることを特徴とする請求項１記載の液
   晶表示装置。
3. 【請求項３】 前記第２のスイッチング素子により、前
   記信号保持手段に書き込みを行うと共に、画素へは前記
   保持信号に従って書き込みを行い、書き込み後は第２の
   スイッチング素子を介して前記保持信号を変えて前記第
   １のスイッチ素子をオフすることで、画素への書き込み
   を終了することを特徴とする請求項１記載の液晶表示装
   置。