JP4580775B2 - 表示装置及びその駆動方法 - Google Patents

Description

本発明は、表示装置及びその駆動方法に係り、特に、ＴＦＴアクティブマトリクスディスプレイに関する。

書籍や新聞など、従来、紙で提供されてきたコンテンツを電子化するためには、印刷物並の表示性能を備えた表示装置が望まれるが、現状の表示装置の精細度は、最も高いものでも高々200ppi(pixels per inch)程度であり、印刷物の精細度には遙かに及ばない。また、従来の表示装置は200ppi程度の精細度においても、画素数の大幅な増大による消費電力の増大が問題である。

消費電力を低減する最も効果的な方法としては、フレーム周波数の低減が挙げられる。それを実現する方法としては、画素にメモリを備える方式が挙げられる。画素にメモリを備える方式の液晶表示装置において、本発明に関連する画素回路構成の従来例としては、例えば、下記特許文献１に開示されている。

また、画素にメモリを備える方式において、下記特許文献２には、ＯＬＥＤ(Organic Light Emitting Diode)の駆動トランジスタであるアモルファスシリコンＴＦＴにて、ゲート電圧とドレイン電圧とを同時にオン・オフさせることで、スレッショルド電圧(Vth)の増加成分を取り除くことが記載されている。

さらに、画素にメモリを備える方式において、下記特許文献３には、有機ＥＬ(Electro Luminescence)素子を用いた表示画素回路において、表示画像の階調数を実質的に低下させずに表示画像の輝度を調整することが記載されている。

また、画素にメモリを備える方式において、下記特許文献４には、有機ＥＬ素子をサブフレーム毎に異なる明るさで発光させ、各サブフレームの画像が視覚的に合成されて、１フレーム中での階調を表現することが記載されている。

さらに、画素にメモリを備える方式において、下記特許文献５には、有機薄膜ＥＬディスプレイにおいて、配線の全長及び交差数を減少させて、断線及び短絡などに起因する欠陥の発生率を減少させることが記載されている。
特開平２−２７２５２１号公報 特開２００３−３０２９３６号公報 特開２００２−３４１８２８号公報 特開平１０−３１９９０９号公報 特開平７−１１１３４１号公報

印刷物並超高精細表示を行うためには、単位面積当たりの画素数を、従来の表示装置に比較して大幅に増大させる必要がある。しかしながら、従来の表示装置の駆動法を用いて超高精細画像表示を行おうとすると、基準となるクロックの周波数を大幅に高める必要があり、消費電力が大幅に増大し現実的でない。

高精細を低消費電力で実現する方法として、画素にメモリを内蔵してフレーム周波数を低減する方式が考えられる。ただし、スタティックＲＡＭ等の複雑な構成のメモリ回路やＣＭＯＳトランジスタ構成のメモリ回路構成とした場合には、高精細を実現することが困難である。

本発明においては、高精細と低消費電力とを、両立させるために、最も単純な構成である単チャネルトランジスタ構成のメモリ内蔵画素方式を選択する。単チャネルトランジスタ構成のメモリ内蔵画素方式は、１画素当たり２つの単チャネルトランジスタで構成される。

これに対して、ＣＭＯＳトランジスタ構成の場合には、２つの基準電源線の一方を選択する方式をとれるが、従来の単チャネルトランジスタ構成の場合には、基準電源線は１本であるため、画像表示に悪影響を与えずに、一方の状態から他方の状態に切り替える方法がこれまでなかった。

そこで、本発明の目的は、単チャネルトランジスタ構成のメモリ内蔵画素方式の表示装置において、表示に悪影響を及ぼさずに、画像信号メモリのリフレッシュと、画像の更新を行い、印刷物並超高精細表示性能と低消費電力性とを兼ね備えた表示装置及びその駆動方法を実現することにある。

本発明の請求項１に記載の表示装置においては、マトリクス状に配置された複数の画素を備え、前記画素は、少なくとも、第１のトランジスタと、第２のトランジスタと、画像信号メモリと、付加容量と、電気光学媒体と、共通電極とを備え、前記画素は、少なくとも信号線と、走査線と、基準電圧線とに接続され、前記第１のトランジスタのドレイン又はソースのいずれか一方は、前記信号線に接続され、前記第１のトランジスタのドレイン又はソースのいずれか他方は、前記第２のトランジスタのゲートに接続され、前記第１のトランジスタのゲートは前記走査線に接続され、前記第２のトランジスタのドレイン又はソースのいずれか一方は、前記電気光学媒体に接続され、前記第２のトランジスタのドレイン又はソースのいずれか他方は、前記基準電圧線に接続され、前記画像信号メモリは、前記第２のトランジスタのゲートと、前記基準電圧線に接続され、前記付加容量は、前記第２のトランジスタのゲートと、前記第２のトランジスタのドレイン又はソースのいずれか一方に接続され、前記電気光学媒体は、前記第２のトランジスタのドレイン又はソースのいずれか一方と、前記共通電極とに接続されるよう構成したことを特徴とする。

本発明の請求項５に記載の駆動方法においては、請求項１に記載の表示装置の駆動方法において、前記画像信号メモリをリフレッシュする走査期間と、前記画像信号メモリに書き込まれた画像信号を保持する画像信号保持期間とを備え、前記画像保持期間においては、前記基準電圧線の駆動波形はある周波数の矩形波であり、前記走査期間における、ある走査線を選択する１走査線の選択期間において、前記電気光学媒体の両端の電圧差を初期化するリセット期間と、前記画像信号メモリに画像信号を書き込む画像信号書き込み期間とを備え、前記リセット期間においては、前記信号線の電圧をハイレベルとし、前記画像信号書き込み期間においては、前記信号線の電圧を画像信号に応じてハイレベル又はローレベルとすることを特徴とする。

本発明によれば、内蔵メモリ画素技術を用いた表示装置において、フリッカを起こさずに、画像信号メモリのリフレッシュと画像の更新を行うことができ、低消費電力の表示装置及びその駆動方法を提供できる。

以下、本発明の実施例について、図面を用いて説明する。

図１は、本発明に係る表示装置のブロック図であって、マトリクス状に配置された複数の画素１０２からなる表示部１０７を備えた、いわゆるアクティブマトリクス基板であるパネル部１０１と、走査線１０９を駆動する走査線駆動回路１０３と、タイミングコントローラ１０５と、信号線１１０を駆動する信号線駆動回路１１１とからなる。

画素１０２は、電気光学媒体１２３を備え、各画素１０２を電気的に独立に制御して、各画素の輝度を制御することにより、任意の画像を表示することができる。

タイミングコントローラ１０５には、図示しない外部機器からのタイミング信号と画像信号が入力される。このタイミングコントローラ１０５は、信号線駆動回路１１１と、走査線駆動回路１０３と、基準電圧回路１０４とを制御する。また、基準電圧回路１０４は基準電圧線１０８を駆動する。

信号線駆動回路１１１やタイミングコントローラ１０５等の制御回路は、図１ではパネル部１０１とは別に設けたが、このパネル部１０１に直接形成してもよい。

図２及び図３は、図１における画素１０２のレイアウト図であって、画素１０２は、信号線１１０と走査線１０９との交差部に第１のトランジスタ１２１を備え、さらに、この第１のトランジスタ１２１の信号線１１０とは反対側のソース電極に、スルーホールコンタクト１４２を介してゲートが接続された第２のトランジスタ１２２を備える。

本実施例における第１のトランジスタ１２１及び第２のトランジスタ１２２は、半導体層としてアモルファスシリコン層１４５を用いたアモルファスシリコンＴＦＴである。

第１のトランジスタ１２１のソース電極と、基準電圧線１０８及び第２のトランジスタ１２２のソース又はドレインとスルーホールコンタクト１４３を介して接続された電極１４４との間で容量を形成し、画像信号メモリ１２４として機能する。

第２のトランジスタ１２２のゲート電極は、そのソース又はドレインの一方の電極との重なり部１５４で容量を形成し、付加容量となる。この第２のトランジスタ１２２のソース又はドレインの一方は、スルーホールコンタクト１４１を介して反射電極１４６（図３）に接続され、他方は、基準電圧線１０８にスルーホールコンタクト１４３を介して接続される。

以上のようなレイアウトで構成される画素１０２の等価回路を図４に示す。第１のトランジスタ１２１は、ゲートがi行目の走査線１０９（i）に接続されドレイン又はソースの一方が、信号線１１０に接続され、ドレイン又はソースの他方が、画像信号メモリ１２４の一方、及び第２のトランジスタ１２２のゲートに接続されている。

画像信号メモリ１２４の他方は、基準電圧線１０８に接続される。第２のトランジスタ１２２のドレイン又はソースの一方は、電気光学媒体１２３に接続され、ドレイン又はソースの他方は、基準電圧線１０８に接続される。

また、第２のトランジスタ１２２のゲートとドレイン又はソースの一方との間には、付加容量１２９が接続される。また、第２のトランジスタ１２２のドレイン又はソースの一方と前段の走査線１０９（i-1）との間には、保持容量１１７が接続される。また、電気光学媒体１２３の第２のトランジスタ１２２と反対側は共通電極１２０に接続される。

電気光学媒体１２３の種類に応じて共通電極１２０はＴＦＴと同一基板上ないしは対向基板上のいずれか一方あるいは双方に設ける。さらに、第１のトランジスタ１２１のゲートとドレイン又はソースの他方との間には、ＴＦＴ寄生容量１１９が存在し、第２のトランジスタ１２２のドレイン又はソースの一方と基準電圧線１０８との間には、画素電極寄生容量１１８が各々存在する。

本実施例におけるトランジスタは薄膜トランジスタ(ＴＦＴ：Thin Film Transistor)である。ＴＦＴとしては、アモルファスシリコンＴＦＴや、ポリシリコンＴＦＴを用いることができる。また、有機半導体を用いた有機ＴＦＴを用いてもよい。

本実施例においては、電気光学媒体１２３として液晶を用いた液晶表示方式を適用した場合について述べる。具体的な液晶表示方式の例としては、反射型ツイストネマティック方式や、ゲストホスト液晶方式、反射型ホメオトロピックＥＣＢ(Electrically Controlled Birefringence)方式等が挙げられる。

あるいはまた、反射型インプレーンスイッチング方式も可能である。その場合には、共通電極１２０はＴＦＴと同一基板上に設ける。

本発明の表示装置の駆動方法について、以下説明する。まず、本発明を分かり易く説明するため、各寄生容量１１８，１１９と付加容量１２９及び保持容量１１７を省いた状態での駆動について、図５を用いて説明し、後で図４を用いて実際の駆動について、説明する。

図５は、基本的な画素回路の回路図であって、第１のトランジスタ１２１は、ゲートがi行目の走査線１０９（i）に接続され、ドレイン又はソースの一方が信号線１１０に接続され、ドレイン又はソースの他方が画像信号メモリ１２４の一方、及び第２のトランジスタ１２２のゲートに接続されている。

画像信号メモリ１２４の他方は、基準電圧線１０８に接続される。第２のトランジスタ１２２のドレイン又はソースの一方は、電気光学媒体１２３に接続され、ドレイン又はソースの他方は、基準電圧線１０８に接続される。また、電気光学媒体１２３の第２のトランジスタ１２２と反対側は共通電極１２０に接続される。

電気光学媒体１２３の種類に応じて共通電極１２０はＴＦＴと同一基板上ないしは対向基板上のいずれか一方あるいは双方に設ける。

図５のように構成された画素を駆動する場合の駆動波形について、黒データ書き込み時と白データ書き込み時に分けて以下説明する。

図６は、黒データ書き込み時の駆動波形を示す図であり、図６（ａ）は、第２のトランジスタのゲート波形（電圧）１３８を、図６（ｂ）は、画素電極電圧１３９を各々示す。

図６において、１３１はゲートパルスであり、電圧Ｖ_GL〜電圧Ｖ_GHのパルス波形である。１３２は信号線の駆動波形であり、電圧Ｖ_DL〜電圧Ｖ_DHのパルス波形である。１３６は基準電圧線の駆動波形であり、電圧Ｖ_RR、電圧Ｖ_RL、電圧Ｖ_RHの３レベルを取りうる波形である。

１３７は共通電圧であり、本実施例では電圧ＶｃｏｍのＤＣ波形である。１３８は第２のトランジスタのゲート波形であり、１３９は画素電極電圧を各々示す。これらは、これ以下の波形図において共通である。

１２６は走査期間を、１２７は画像保持期間を各々示す。走査期間１２６は、画像信号メモリ１２４のリフレッシュ及び電気光学媒体１２３に印加される電圧の状態の更新、すなわち表示画像の更新を行う期間である。また、画像保持期間１２７は、画面の走査を休止して、画像信号メモリ１２４の状態に応じて決まる各画素の表示状態を保持する期間である。

１３３は１走査線の選択期間を示し、１３４はリセット期間を、１３５は画像信号書き込み期間を各々示す。

まずは、走査期間１２６の動作について説明する。黒書き込み時の場合、リセット期間１３４と画像信号書き込み期間１３５における信号線電圧はともにＶ_DHであり、１走査線の選択期間１３３の間は、信号線電圧は常にＶ_DHとなる。

このため、第２のトランジスタ１２２のゲート電圧１３８は、基準電圧線１０８の電圧Ｖ_RRより、Ｖ_DH−Ｖ_RRだけ高い電圧となり、第２のトランジスタはオン状態となる。走査線選択期間１３３の終了後は、第１のトランジスタはオフ状態となるので、第２のトランジスタのゲート電圧１３８は、画像メモリ１２４によって保持される。

画素電極電圧１３９は、オン状態である第２のトランジスタによって基準電圧線１０８に接続されているので、画素電極電圧１３９は、このときの基準電圧線電圧Ｖ_RRとほぼ同電圧となる（図６（ｂ））。

次に、画像保持期間１２７について説明する。黒書き込み時の画像保持期間１２７においては、第１のトランジスタ１２１がオフ状態であるので、第２のトランジスタ１２２のゲートはフローティング状態となっているとともに、画像信号メモリ１２４によって基準電圧線１０８と結ばれている。

このため、基準電圧線１０８の電圧１３６がＶ_RR→Ｖ_RL→Ｖ_RHと変動すると、容量結合によって第２のトランジスタのゲート電圧１３８も同様に変動し、第２のトランジスタはオン状態を保つ。画素電極電圧１３９は、オン状態の第２のトランジスタを通じて、基準電圧線１０８と同電圧となる。

基準電圧線電圧１３６は、一定周期でＶ_RHとＶ_RLを交互に繰り返す波形であり、Ｖｃｏｍ−Ｖ_RHとＶｃｏｍ−Ｖ_RLの絶対値を等しくするよう設定する。基準電圧線電圧１３６をＶ_RH→Ｖ_RLと変化させることによって、液晶駆動の交流化を行う。極性反転の期間は数ｍｓ〜十数ｍｓ毎が適当である。

図７は、白データ書き込み時の駆動波形を示す図であり、図７（ａ）は、第２のトランジスタのゲート波形（電圧）１３８を、図７（ｂ）は、画素電極電圧１３９を各々示す。

白データ書き込み時の場合、リセット期間１３４における信号線電圧はＶ_DHであり、画像信号書き込み期間１３５における信号線電圧はＶ_DLとなる。このため、走査線選択期間１３３の終了時において、第２のトランジスタ１２２のドレイン又はソースの他方の電圧はＶ_RRとなり、第２のトランジスタ１２２のゲート電圧１３８はＶ_DLとなる。

ここで、Ｖ_RR＞Ｖ_DLなので、第２のトランジスタ１２２はオフ状態である。走査線選択期間１３３の前半で第２のトランジスタ１２２がオン状態となり、このオン状態の第２のトランジスタ１２２によって、基準電圧線１０８と画素電極は接続されているので、画素電極電圧１３９はＶ_RRとなる。

走査線選択期間１３３の終了後は、第１のトランジスタ１２１はオフ状態となるので、第２のトランジスタ１２２のゲート電圧１３８は、画像信号メモリ１２４によって保持される。走査線選択期間１３３の終了時に第２のトランジスタ１２２はオフ状態となっていることが、黒書き込み時との違いである。

同様に、白書き込み時の画像保持期間１２７においては、黒データの場合と同じく、画像信号メモリ１２４による容量結合によって、第２のトランジスタ１２２のゲート電圧１３８は、基準電圧線１０８の電圧変動につれて上下して、第２のトランジスタ１２２はオフを保つ。

画素電極電圧１３９は、第２のトランジスタがオフ状態であるので、基準電圧線１０８の電圧１３６の影響を受けず、走査期間１２７中に書き込まれた電圧Ｖ_RR（＝Ｖｃｏｍ）を保持することにより白表示を行う。

ただし、基準電圧線１０８は、全画素共通に結線されており、かつ、図６及び図７で説明したように、走査期間１２６中の基準電圧線電圧Ｖ_RRはＶｃｏｍであるので、走査期間１２６中は、書き込むデータの白／黒に係らず全画面に渡って画素電極電圧１３９はＶｃｏｍとなる。このため、走査期間１２６中は、全画面が白表示となり、これがフリッカとなってしまう。

しかし、図４に示すように、付加容量１２９を付加し、波形を最適に設定することによりこのフリッカを防止することが可能となる。これを以下説明する。

図４に示した実際の画素回路を駆動する場合の駆動波形について、以下説明する。図８（ａ）は、黒データを書き込む場合の第２のトランジスタ１２２のゲート電圧１３８、図８（ｂ）は黒データを書き込む場合の画素電極電圧１３９、図９（ａ）は、白データを書き込む場合の第２のトランジスタ１２２のゲート電圧１３８、図９（ｂ）は白データを書き込む場合の画素電極電圧１３９について各々示す。

基本的な動作は、図６及び図７で説明したものと同様である。ただし、図８（ｂ）及び図９（ｂ）より分かるように、図４に示す各部の容量の影響で、主に３つの画素電極電圧変動要因、ΔＶｐｘｗ、ΔＶｐｘｇ、ΔＶｐｘｒが存在する。

以下、各変動要因について説明する。以下の説明において、Ｃｇｓ１はＴＦＴ寄生容量１１９の容量値を、Ｃｓは保持容量１１７の容量値を、Ｃｐｉｘは画素電極と共通電極の間に電気光学媒体１２３が存在することによる容量（画素容量と呼ぶ）の値を、Ｃｏｐｃは画素電極寄生容量１１８の容量値を、Ｃｍは画像信号メモリ１２４の容量値を、Ｃｂは付加容量１２９の容量値を各々示す。

ΔＶｐｘｇは、白データ書き込み時と黒データ書き込み時の両方で起こり、ゲートパルス信号１３１の電圧変動Ｖ_GH→Ｖ_GLが、ＴＦＴ寄生容量１１９と付加容量１２９の合成容量による容量結合によって、画素電極電圧１３９を変動させるもので、次式（１）で表すことができる。

ただし、ΔＶｔ１ｇは、次式（２）で表すことができる。

また、ΔＶｐｘｗは、白データ書き込み時に発生するもので、第１のトランジスタ１２１がオン状態のときの信号線１１０の電圧変動（Ｖ_DH→Ｖ_DL）が、付加容量１２９による容量結合によって、画素電極電圧１３９を変動させるものであり、次式（３）で表すことができる。

ΔＶｐｘｒは、白データにおける画像保持期間１２７に起き、画像保持期間１２７中の基準電圧線１０８の電圧変動Ｖ_RH→Ｖ_RLが、画素電極寄生容量Ｃｏｐｃと画像信号メモリＣｍ、付加容量Ｃｂの合成容量による容量結合によって、画素電極電圧１３９を変動させるもので、次式（４）で表すことができる。

図９（ｂ）より分かるように、白データ書き込み時は、走査期間１２６中の基準電圧線電圧Ｖ_RHからΔＶｐｘｗ＋ΔＶｐｘｇ分の電圧が低下するのに加えて、走査期間１２６から保持期間１２７への切替え時に、更にΔＶｐｘｒ低下する。

したがって、図７（ｂ）に示すように、走査期間１２６中の基準電圧線電圧Ｖ_RRをＶｃｏｍとすると、保持期間１２７に最大ΔＶｐｘｗ＋ΔＶｐｘｇ＋ΔＶｐｘｒの電圧が液晶に印加され、白表示ができないという問題が生じる。ただし、黒データ書き込み時は、走査線選択期間１３３中に信号線電圧１３２の変動が生じないため、図８（ｂ）に示すように、画素電極電圧１３９（Ｖｐｉｘ）の電圧変動は、ΔＶｐｘｇのみである。

このように白データ書き込み時のみ大きく画素電極電圧１３９が変動する。これを利用して、走査期間中の基準電圧線１０８の電圧Ｖ_RRをＶ_RHと等しくし、白データ書き込み画素の画素電極電圧１３９のみ、前述の電圧変動を利用してＶｃｏｍと概ね等しくできるような条件で駆動すれば、黒データ書き込み画素の画素電極電圧はＶ_RH、白データ書き込み画素の画素電極電圧は、概ねＶｃｏｍとすることができる。これらの画素電極電圧は、保持期間中の画素電極電圧と等しいため、走査期間中のフリッカが一切起きない。つまり、以下の関係式（５）を満たせば、走査期間中のフリッカを防止できる。図８及び図９はその場合について示している。（Ｖ_RR＝Ｖ_RH）

また、液晶には電圧を印加してもその透過率が変わらない領域がある。図１０は、液晶の印加電圧−反射率（輝度）特性の一例を示す図であって、印加電圧が０．７Ｖ程度までは、電圧を印加しても輝度は変化しない。輝度に影響を与えない印加電圧の最大値を液晶不感電圧Ｖｗとする。図９（ｂ）において、Ｖｗ≧ΔＶｐｘｒ／２の場合、以下の関係式（６）、式（７）を共に満たせば、上記の場合と同様にＶ_RR＝Ｖ_RHとすることが可能となり、走査期間中のフリッカを防止できる。

また、このときの注意点として、白データ書き込みの場合、第２のトランジスタ１２２のゲート電圧が走査期間１２６から画像保持期間１２７の切替えの際に、画像信号メモリ１２４の容量結合によって、図９（ａ）に示すように、Ｖ_DLからΔＶｔ１ｇ＋（Ｖ_RH−Ｖ_RL）分だけ電圧降下してしまうことである。

Ｖ_GLは、このときでも第１のトランジスタ１２１を十分にＯＦＦできる電圧でなければならない。オフを保持するためには、ドレイン又はソースの電圧−５Ｖ程度が必要である。よって、次式（８）となる。

以上の式（５）と式（８）を満たす条件、または、式（６）、式（７）、式（８）を全て満たす条件で駆動すれば、走査期間中も全面白表示になることがなく、フリッカのない表示が可能である。

ただし、白データ書き込みの場合、その直前の表示状態によって画素容量Ｃｐｉｘが異なることに注意が必要である。これは液晶材料の誘電率異方性に起因するものである。

式（３）より明らかなように、Ｃｐｉｘが異なるとΔＶｐｘｗの値が異なる。直前の表示が黒であると、Ｃｐｉｘ大となりΔＶｐｘｗは小さくなる。逆に直前の表示が白であると、Ｃｐｉｘ小となりΔＶｐｘｗは大きくなる。

本実施例では、前述したようにΔＶｐｘｗを利用して画素電極電圧１３９を押し下げることにより白を表示するため、ΔＶｐｘｗが小さいと１回のリフレッシュでは表示を完全に黒→白にすることができず、残像のような薄い表示がリフレッシュ２回〜数回に渡って残ることになる。フレーム周波数が１〜２Ｈｚやそれ以下になると、これが数秒に渡り残ってしまうことになる。

図１１は、上記の場合の駆動波形図であって、直前の表示画像が黒であって、それが白に変化するときの画素電極電圧１３９を示す。前述の理由によって、Ｃｐｉｘが大きいため、ΔＶｐｘｗの値が小さく、図９（ｂ）の場合と比較して保持期間１２７中の画素電極電圧１３９が、正方向にシフトしている。

この状態でも、式（７）を満たしていれば問題ないが、そうでない場合は、次の走査期間まで、本来白であるべき画素に、薄いグレー表示が残ってしまう現象が生じる。これの対策として、走査期間１２６を複数回設けることが考えられる。

図１２は、直前の表示画像が黒であって、それが白に変化するとき、走査期間１２６を２回設けた場合の画素電極電圧１３９を示す波形図である。

１回目の走査期間１２６Ａの終了時は、前述の理由により式（５）または式（７）を満足させることができず、薄いグレーの表示が残るが、２回目の走査期間１２６Ｂにより、再度データ書き込みが行われる。

１回目の走査期間と２回目の走査期間では、画素容量Ｃｐｉｘが異なるため、２回目の走査期間１２６Ｂにおけるデータ線電圧変動に伴う画素電極変動ΔＶｐｘｗＢは、一回目の走査期間１２６ＡにおけるΔＶｐｘｗＡより大きい。

このため、式（５）または式（７）を満足させることが容易になる。もし、２回走査しても式（５）または式（７）を満足することができないようであれば、さらに、走査期間を追加することにより、式（５）または式（７）を満足させるように駆動すればよい。

本発明の表示装置のブロック図 反射電極１４６より下層の画素部のレイアウト図 反射電極１４６を含む画素部のレイアウト図 画素１０２の回路構成図 画素１０２の基本的な回路構成図 基本的な駆動シーケンスの図（黒データ書き込み時） 基本的な駆動シーケンスの図（白データ書き込み時） 本発明の駆動シーケンスの図（黒データ書き込み時） 本発明の駆動シーケンスの図（白データ書き込み時） 液晶表示装置の印加電圧−反射率（輝度）特性図 本発明の駆動シーケンスの図（白データ書き込み時） 本発明の別の駆動シーケンスの図（白データ書き込み時）

符号の説明

１０１…パネル部、１０２…画素、１０３…走査線駆動回路、１０５…タイミングコントローラ、１０７…表示部、１０８…基準電圧線、１０９…走査線、１１０…信号線、１１１…信号線駆動回路、１１７…保持容量、１１８…画素電極寄生容量、１１９…ＴＦＴ寄生容量、１２０…共通電極、１２１…第１のトランジスタ、１２２…第２のトランジスタ、１２３…電気光学媒体、１２４…画像信号メモリ、１２６…走査期間、１２７…画像保持期間、１２９…付加容量、１３１…ゲートパルス信号、１３２…信号線の駆動波形、１３３…１走査線の選択期間、１３４…リセット期間、１３５…画像信号書き込み期間、１３６…基準電圧線の駆動波形、１３７…共通電圧、１３８…第２のトランジスタのゲート電圧波形、１３９…画素電極電圧波形、１４１，１４２，１４３…スルーホールコンタクト、１４４…電極、１４５…アモルファスシリコン層、１４６…反射電極、１５４…重なり部

Claims (11)

1. マトリクス状に配置された複数の画素を備え、
   前記画素は、少なくとも、第１のトランジスタと、第２のトランジスタと、画像信号メモリと、付加容量と、電気光学媒体と、共通電極とを備え、
   前記画素は、少なくとも信号線と、走査線と、基準電圧線とに接続され、
   前記第１のトランジスタのドレイン又はソースのいずれか一方は、前記信号線に接続され、
   前記第１のトランジスタのドレイン又はソースのいずれか他方は、前記第２のトランジスタのゲートに接続され、
   前記第１のトランジスタのゲートは前記走査線に接続され、
   前記第２のトランジスタのドレイン又はソースのいずれか一方は、前記電気光学媒体に接続され、
   前記第２のトランジスタのドレイン又はソースのいずれか他方は、前記基準電圧線に接続され、
   前記画像信号メモリは、前記第２のトランジスタのゲートと、前記基準電圧線に接続され、
   前記付加容量は、前記第２のトランジスタのゲートと、前記第２のトランジスタのドレイン又はソースのいずれか一方に接続され、
   前記電気光学媒体は、前記第２のトランジスタのドレイン又はソースのいずれか一方と、前記共通電極とに接続され、
   前記付加容量は、前記第２のトランジスタのゲートと、前記第２のトランジスタのソース又はドレインのいずれか一方との重なり部で形成され、
   前記第２のトランジスタのソース又はドレインのいずれか一方と前段の走査線との間に接続された保持容量と、前記第２のトランジスタのソース又はドレインのいずれか一方と前記基準電圧線との間に画素電極寄生容量が存在することを特徴とする表示装置。
2. マトリクス状に配置された複数の画素を備え、
   前記画素は、少なくとも、第１のトランジスタと、第２のトランジスタと、画像信号メモリと、付加容量と、電気光学媒体と、共通電極とを備え、
   前記画素は、少なくとも信号線と、走査線と、基準電圧線とに接続され、
   前記第１のトランジスタのドレイン又はソースのいずれか一方は、前記信号線に接続され、
   前記第１のトランジスタのドレイン又はソースのいずれか他方は、前記第２のトランジスタのゲートに接続され、
   前記第１のトランジスタのゲートは前記走査線に接続され、
   前記第２のトランジスタのドレイン又はソースのいずれか一方は、前記電気光学媒体に接続され、
   前記第２のトランジスタのドレイン又はソースのいずれか他方は、前記基準電圧線に接続され、
   前記画像信号メモリは、前記第２のトランジスタのゲートと、前記基準電圧線に接続され、
   前記付加容量は、前記第２のトランジスタのゲートと、前記第２のトランジスタのドレイン又はソースのいずれか一方に接続され、
   前記電気光学媒体は、前記第２のトランジスタのドレイン又はソースのいずれか一方と、前記共通電極とに接続されるよう構成した表示装置の駆動方法において、
   前記画像信号メモリをリフレッシュする走査期間と、前記画像信号メモリに書き込まれた画像信号を保持する画像信号保持期間とを備え、
   前記画像保持期間においては、前記基準電圧線の駆動波形はある周波数の矩形波であり、
   前記走査期間における、ある走査線を選択する１走査線の選択期間において、
   前記電気光学媒体の両端の電圧差を初期化するリセット期間と、前記画像信号メモリに画像信号を書き込む画像信号書き込み期間とを備え、
   前記リセット期間においては、前記信号線の電圧をハイレベルとし、
   前記画像信号書き込み期間においては、前記信号線の電圧を画像信号に応じてハイレベル又はローレベルとすることを特徴とする表示装置の駆動方法。
3. 請求項２に記載の表示装置の駆動方法において、
   前記走査期間においては、前記基準電圧線の電圧をハイレベルとすることを特徴とする表示装置の駆動方法。
4. 請求項２に記載の表示装置の駆動方法において、
   前記第１のトランジスタのゲートと前記第１のトランジスタのドレイン又はソースのいずれか他方との間に存在する寄生容量と、
   前記第２のトランジスタのソース又はドレインのいずれか一方と前段の走査線との間に接続された保持容量と、
   前記第２のトランジスタのソース又はドレインのいずれか一方と前記基準電圧線との間に画素電極寄生容量が存在することを特徴とする表示装置の駆動方法。
5. 請求項４に記載の表示装置の駆動方法において、
   前記第２のトランジスタのドレイン又はソースのいずれか一方に接続される前記電気光学媒体の画素電極電圧の変動ΔＶ_pxgが、次式（１）（２）で表せることを特徴とする表示装置の駆動方法。
   

   

   ただし、
   

   

   ここで、Ｃ_gs1は寄生容量値を、Ｃ_sは保持容量値を、Ｃ_pixは電気光学媒体の容量値を、Ｃ_opcは画素電極寄生容量値を、Ｃ_mは画像信号メモリの容量値を、Ｃ_bは付加容量値を、Ｖ_GHとＶ_GLは第１のトランジスタのゲート電圧を表す。
6. 請求項５に記載の表示装置の駆動方法において、
   前記画素電極電圧の変動ΔＶ_pxwが、次式（３）で表せることを特徴とする表示装置の駆動方法。
   

   

   ここで、Ｖ_DHとＶ_DLは信号線の電圧を表す。
7. 請求項６に記載の表示装置の駆動方法において、
   前記画素電極電圧の変動ΔＶ_pxrが、次式（４）で表せることを特徴とする表示装置の駆動方法。
   

   

   ここで、Ｖ_RHとＶ_RLは基準電圧線の電圧を表す。
8. 請求項７に記載の表示装置の駆動方法において、
   走査期間における基準電圧線の電圧Ｖ_RR＝Ｖ_RHとし、次式（５）を満足することを特徴とする表示装置の駆動方法。
   

   

   ここで、Ｖ_comは共通電極の電圧を表す。
9. 請求項７に記載の表示装置の駆動方法において、
   走査期間における基準電圧線の電圧Ｖ_RR＝Ｖ_RH、電気光学媒体の不感電圧をＶ_wとし、次式（６）（７）（８）の条件で駆動することを特徴とする表示装置の駆動方法。
   

   

   

   
10. 請求項２に記載の表示装置の駆動方法において、
    １回の画像保持期間に対して、複数回の走査期間を設けたことを特徴とする表示装置の駆動方法。
11. 請求項１０に記載の表示装置の駆動方法において、
    前記複数回の走査期間における最後の、前記第２のトランジスタのドレイン又はソースのいずれか一方に接続される前記電気光学媒体の画素電極電圧の変動ΔＶ_pxwＢが、最初の前記画素電極電圧の変動ΔＶ_pxwＡより大きいことを特徴とする表示装置の駆動方法。
    
    
    
    
    
    

Images