JP4451052B2 - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置 Download PDF

Info

Publication number
JP4451052B2
JP4451052B2 JP2002279993A JP2002279993A JP4451052B2 JP 4451052 B2 JP4451052 B2 JP 4451052B2 JP 2002279993 A JP2002279993 A JP 2002279993A JP 2002279993 A JP2002279993 A JP 2002279993A JP 4451052 B2 JP4451052 B2 JP 4451052B2
Authority
JP
Japan
Prior art keywords
voltage
display device
source electrode
voltage waveform
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002279993A
Other languages
English (en)
Other versions
JP2004117749A (ja
Inventor
浩二 齊藤
俊洋 柳
武俊 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002279993A priority Critical patent/JP4451052B2/ja
Priority to US10/660,567 priority patent/US7385580B2/en
Priority to KR1020030066253A priority patent/KR100562921B1/ko
Priority to CNB031603610A priority patent/CN1271589C/zh
Priority to TW092126482A priority patent/TWI256610B/zh
Publication of JP2004117749A publication Critical patent/JP2004117749A/ja
Application granted granted Critical
Publication of JP4451052B2 publication Critical patent/JP4451052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0456Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/367Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数の表示モードでの画像表示が可能なアクティブマトリクス型表示装置であって、特に、フリッカの発生を抑制して表示品位を向上させることができるアクティブマトリクス型表示装置に関するものである。
【0002】
【従来の技術】
液晶表示装置は、液晶材料の長寿命化を考慮すれば、交流駆動されることが好ましい。
【0003】
しかし、図9(a)に示すように、ゲート・ドレイン間に寄生容量Cgdがあることで、図9(b)に示すように、ソースに書き込んだ電圧レベルVsは、ゲート電極がON(Vgon)からOFF(Vgoff)に変化する際に引き込まれて変動(ΔV)し、結果としてVdとなる。この変動値は、次式で表される。
ΔV=Cgd/(Clc+Ccs+Cgd)×(Vgon−Vgoff)
(ただし、Clcは液晶容量、Ccsは蓄積容量であるとする)
したがって、上記ΔVを考慮して、共通電極電圧(Vcom)と、ソース側電圧Vsのセンター値をずらして調整する必要が生じる。
【0004】
各画素における液晶層には、共通電極電圧(Vcom)および画素電極電圧(Vd)の電位差が液晶駆動電圧として与えられるため、共通電極電圧の電圧波形の中心と画素電極を構成するソース電極電圧の電圧波形の中心とにずれΔVが生じると、電圧波形における正側と負側とで同じ振幅にならないため液晶駆動電圧が変動し、フリッカが発生する。
【0005】
また、液晶容量Clcは、黒表示時と白表示時とで容量値が異なるため、発生するΔVの値も異なり、さらに調整が必要となる。
【0006】
そこで、図10に示した階調表示時の共通電極に印加される電圧(Vcom)の電圧波形の中心(Vcom1)とソース電極に印加される電圧(Vs)の電圧波形の中心(Vs1またはVs2)とが一致するように、共通電極に印加される電圧波形あるいはソース電極に印加される電圧波形をシフトさせて、液晶駆動電圧の変動に起因するフリッカの発生を防止する必要がある。
【0007】
従来の液晶表示装置50は、図11に示すように、共通電極駆動回路53に接続させた可変抵抗51を備えたオフセット回路52を備えている。
【0008】
上記ΔVの値は、パネルの製造プロセスのばらつき等によって変動するため、このオフセット回路52の可変抵抗51を個別に調整することで、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とが一致するように、共通電極に対して最適印加電圧を印加している。これにより、共通電極電圧の電圧波形をシフトすることができ、フリッカの発生を防止することができる。
【0009】
【発明が解決しようとする課題】
しかしながら、上述のような従来の液晶表示装置50は、以下に示すような問題点を有している。
【0010】
すなわち、近年、明るい場所では消費電力を削減するために、バックライト(以下、BLと示す)をOFFして外部光を利用して表示する反射型モード、暗い場所ではBLを利用して表示する透過型モード等の複数の表示モードを備えた半透過型の液晶表示装置が提案されている。
【0011】
透過型モード等の1つの表示モードで画像表示を行う液晶表示装置については、表示モードの切り替えがないため、一旦、最適印加電圧を設定すると特に問題は生じない。しかし、複数のモードでの表示を行うことが可能な液晶表示装置の場合には、表示モードを切り替えると、光学伝播経路の違いから液晶層容量Clcが異なってくるため、ソース電極電圧の電圧波形の中心もシフトする。
【0012】
例えば、図10に示すように、透過型モードによる表示を行う場合におけるシフト前の、共通電極電圧(Vcom)の電圧波形の中心Vcom1とソース電極電圧(Vs)の電圧波形の最適値の中心をVs1とすると、表示モードを反射型モードに切り替えた場合には、ソース電極電圧の電圧波形の最適値の中心Vs1がVs2にシフトする。このため、切り替え前の表示モードに合わせた設定状態では、最適設定値もシフトしてしまうため、フリッカが発生してしまう。
【0013】
このような、表示モードの切り替えに伴う電圧波形の中心の変動、すなわち最適印加電圧の変動は0.1V〜0.2Vに及び、無視することができない。このため、表示モードの切り替えに伴うフリッカの発生を防止するためには、表示モード切り替え後に改めてVcom1とVs2とを一致させるために印加する最適印加電圧を再設定する必要がある。
【0014】
しかしながら、従来の液晶表示装置50では、フリッカ防止用の最適印加電圧の生成のために搭載したオフセット回路52において、可変抵抗51の抵抗値を調整して一度最適印加電圧を設定すると、液晶表示装置50の動作中に可変抵抗51の抵抗値を再調整して最適印加電圧を変更することはできない。よって、液晶表示装置50の動作中に行われる表示モード切り替えに伴うフリッカの発生を防止することはできない。
【0015】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、複数の表示モード間で表示モードの切り替えを行った場合でも、各表示モード毎に対応する共通電極あるいはソース電極に対する最適印加電圧を再設定し、フリッカの発生を抑制して常に高い表示品位を維持することができるアクティブマトリクス型表示装置を提供することにある。
【0016】
【課題を解決するための手段】
本発明のアクティブマトリクス型表示装置は、上記の課題を解決するために、表示パネルと、該表示パネルを挟むように配置された共通電極とソース電極とを備えており、複数の表示モードを有するアクティブマトリクス型表示装置において、上記各表示モード毎に、上記共通電極に印加されている電圧の電圧波形の中心と上記ソース電極に印加されている電圧の電圧波形の中心とを一致させるために、電圧波形をシフトする側の電極に印加する最適な電圧値を記憶する記憶手段と、上記記憶手段から各表示モードに対応する上記最適な電圧値を読み出して、上記電圧波形をシフトする側の電極に印加する電圧印加手段とを備えていることを特徴としている。
【0017】
上記の構成によれば、各表示モード毎に、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とを一致させるために最適な電圧値を記憶手段から読み出して、それを共通電極あるいはソース電極に印加することで、アクティブマトリクス型表示装置の動作中に表示モードが切り替わっても、フリッカの発生を抑え、常に高い表示品位を維持することができる。
【0018】
例えば、アクティブマトリクス型表示装置が液晶表示装置である場合には、表示パネル中の液晶層を駆動する液晶駆動電圧は、実質的に共通電極に印加されている電圧とソース電極に印加されている電圧とで定まる。このため、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とが一致しない場合には、液晶駆動電圧として与えられる電圧波形が乱れ、フリッカが発生して表示品位を低下させてしまう。特に、反射モード、透過モード等の表示モードの切り替え時においては、表示モードの切り替えに伴って、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とが一致しなくなり、表示品位を低下させる要因となっていた。
【0019】
そこで、本発明のアクティブマトリクス型表示装置では、表示モードごとに、フリッカの発生を防止するために共通電極あるいはソース電極に印加する最適印加電圧を記憶している。
【0020】
これにより、表示モードの切り替える際には、電圧印加手段が記憶手段から該最適印加電圧を読み出して、電圧波形をシフトする方の電極に印加することで、各電圧波形の中心を一致させ、表示パネルの駆動電圧を適正な電圧波形に保つことができる。よって、表示モードの切り替えに伴うフリッカの発生を抑え、常に高い表示品位を維持することができる。
【0021】
上記記憶手段は、共通電極駆動回路に接続されており、上記各表示モード毎に、共通電極に印加される電圧波形をシフトするための複数の電圧値を記憶していることがより好ましい。
【0022】
これにより、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とが一致しない場合でも、ソース電極電圧の電圧波形の中心に対して、共通電極に最適印加電圧を印加して、共通電極電圧の電圧波形の中心を一致させることで、表示モードの切り替えに伴うフリッカの発生を抑制し、常に高い表示品位を保つことができる。
【0023】
上記記憶手段は、ソース電極駆動回路に接続されており、上記各表示モード毎に、ソース電極に印加される電圧波形をシフトするための複数の電圧値を記憶していることがより好ましい。
【0024】
これにより、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とが一致しない場合でも、共通電極電圧の電圧波形の中心に対して、ソース電極に最適印加電圧を印加して、ソース電極電圧の電圧波形の中心を一致させることで、表示モードの切り替えに伴うフリッカの発生を抑制し、常に高い表示品位を保つことができる。
【0025】
なお、この場合には、共通電極に印加されている電圧は交流電圧である必要はなく、直流電圧であってもよい。ソース電極電圧の電圧波形の中心が共通電極に印加されている直流電圧値と一致するように、ソース電極電圧の電圧波形をシフトさせることで、上記と同様に、フリッカの発生を抑制できる。
【0026】
【発明の実施の形態】
本発明のアクティブマトリクス型表示装置の一実施形態を示す液晶表示装置について、図1〜図8に基づいて説明すれば以下のとおりである。
【0027】
本実施形態の液晶表示装置10は、図1に示すように、液晶表示パネル11、行電極駆動回路(走査信号線駆動回路)12、列電極駆動回路(ソース信号線駆動回路、電圧印加手段)13、電源回路14、共通電極駆動回路(電圧印加手段)15およびメモリ(記憶手段)16を備えている。
【0028】
液晶表示パネル11は、1組のガラス基板の間に液晶を封止して構成されている。そして、液晶表示パネル11を挟むように配置された図示しない共通電極とソース電極とにそれぞれ印加される電圧の電位差によって決定される液晶駆動電圧を、マトリクス状に配置された各画素における液晶層に対して印加することにより表示が行われる。
【0029】
行電極駆動回路12は、複数のゲート信号線に接続されており、液晶表示パネル11の各画素に配置されたTFT(Thin Film Transistor)を構成する3端子(ゲート、ソース、ドレイン)のうち、ゲート電極に電圧を印加する。
【0030】
列電極駆動回路13は、上記ゲート信号線に直交する複数のソース信号線に接続されており、TFTを構成する3端子のうち、ソース電極に電圧を印加する。また、列電極駆動回路13は、LCDC(Liquid-crystal Display Controller)を内蔵しており、液晶駆動電圧を制御している。
【0031】
電源回路14は、行電極駆動回路12、列電極駆動回路13および共通電極駆動回路15に接続されており、各駆動回路に対して電源供給を行う。
【0032】
共通電極駆動回路15は、共通電極駆動配線と接続されており、液晶表示パネル11を挟んで画素電極とは反対側に配置された共通電極に電圧を印加する。
【0033】
メモリ16は、コマンドインターフェースによるアクセスが可能な不揮発性のメモリであって、液晶表示装置10が有している反射型モードおよび透過型モードという各表示モードのそれぞれに対応するソース電極電圧に対する最適印加電圧を記憶している。
【0034】
本実施形態の液晶表示装置10は、以上のような構成により、反射型モードから透過型モードへの表示モードの切り替え、あるいはその逆の切り替えが行われた場合に、切り替え後の表示モードにおいて、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とを一致させるための最適印加電圧をメモリ16から選択して読み出すことができる。これにより、ソース電極電圧に対してこの最適印加電圧を印加して、ソース電極電圧の電圧波形をシフトさせることにより、容易に共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とを一致させることができる。この結果、表示モード切り替え時における液晶駆動電圧の変動を防止して、フリッカの発生を抑制し、表示品位を向上させることができる。
【0035】
また、このようにソース電極電圧側をシフトさせる場合には、共通電極電圧は直流電圧であってもよい。このような場合には、ソース電極電圧の電圧波形の中心と直流電圧とが一致するようにソース電極電圧の電圧波形をシフトすることで、上記と同様にフリッカの発生を抑え、表示品位を向上させることができる。
【0036】
なお、シフトさせる電圧波形は、ソース電極側の電圧波形に限定されるものではなく、共通電極側の電圧波形であってもよい。
【0037】
また、本実施形態の液晶表示装置10は、複数の最適印加電圧を記憶することが可能なメモリ16を搭載している。これにより、上述した反射型モードおよび透過型モード以外の表示モードを備えた液晶表示装置であっても、その表示モードに対応する最適印加電圧を記憶させ、該表示モードに切り替えられた際に対応する最適印加電圧を読み出すことができる。この結果、従来の可変抵抗を備えたオフセット回路等の複雑な回路を各表示モード毎に設けることなく、容易に共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とを一致させることができる。よって、3種類以上の表示モードを備えた液晶表示装置であっても、上記と同様に、フリッカの発生を抑えて表示品位を向上させることができる。
【0038】
ここで、各表示モード毎に対応する最適ソース電極電圧を記憶し、モード切り替えに応じて最適ソース電極電圧を教えるメモリへのアクセス手段について説明する。ここでは、不揮発性メモリへのデータ転送方式として、一般的な3線シリアル方式を一例として挙げて説明する。
【0039】
例えば、図2(a)に示すように、メモリ〜ソース電極回路間にチップセレクト(CS)と、3種類の信号線(CK,DI,DO)を用意する。
【0040】
メモリはアドレス空間1・2を備えており、表示モード1の情報はアドレス空間1に記憶し、表示モード2の情報はアドレス空間2に記憶しておくことができるものとする。
【0041】
ここで、図2(b)に示すように、それぞれのアドレス空間に格納できるデータを8ビットとすると、電圧の可変範囲が0〜5Vである場合には、その電圧レベルを2の8乗である128分割して、表示モードに対応した値として記憶することができる。
【0042】
まず、最適印加電圧をメモリに記憶させる処理について、図3を用いて説明する。なお、この処理は表示装置製造段階において一度だけ行われる。
【0043】
表示モード1の最適ソース電極電圧Vs_opt1をメモリに記憶させる場合は、CS信号によって不揮発性メモリを選択した後、クロック(SK)によってデータライン(DI)からWRITEを示すデータ"0101"とアドレスデータ(例えば"00000001")、および記憶させたい最適値電圧データである8ビットの信号を送信する。
【0044】
これにより、表示モード1の最適ソース電極電圧Vs_opt1を、メモリのアドレス空間1に記憶することができる。
【0045】
表示モード2の場合も同様に、最適ソース電極電圧Vs_opt2をメモリのアドレス空間2に記憶することができる。
【0046】
次に、最適印加電圧をメモリから読み出す方法について、図4を用いて説明する。なお、これは表示モードの変更毎に必要となる処理で、表示装置の動作中頻繁に行われる。
【0047】
表示モード1の最適ソース電極電圧Vs_opt1をメモリから読み出す場合は、CS信号によって不揮発性メモリを選択した後、クロック(SK)によってデータライン(DI)からREADを示すデータ"0110"とアドレスデータ(例えば"00000001")を送信する。すると、メモリから該当アドレスに記憶されたデータVs_opt1が、データライン(DO)からクロックSKに同期して出力されるので、ソース駆動回路側でこのデータを取り込むことができる。
【0048】
表示モード2の最適ソース電極電圧Vs_opt2をメモリのアドレス空間2から読み出す場合も同様である。
【0049】
また、ソースあるいはCOM電圧を交流駆動している場合には、データとしては、電位レベルの情報だけでもよいが、電位レベルおよび振幅情報の二つの情報を記憶させておくことがより望ましい。例えば、図5に示すように、表示モード毎に最適ソース電極電圧の最低値:Vclおよび電圧幅:Vcwの二つの情報をメモリに記憶させ、またそれらを読み出し共通電極電圧とともに表示パネルに印加することで、最適な駆動電圧状態で動作させることが可能となる。
【0050】
また、上述したソース駆動回路およびメモリ間のデータ送受信を制御する手法としては、本体−表示装置間がコマンド(CPUバス)インタフェース方式である場合には、データ送受信用のコマンドを設ければよいし、同期信号によるRGBデータバス方式である場合には、別途、制御用の信号入力端子を設けておけばよい。
【0051】
最後に、メモリから読み出されたデータは、図6に示すような電子ボリューム回路の電子ボリューム値として設定される。その結果、各表示モードに対応したソース駆動電圧、もしくはCOM駆動電圧が出力される。なお、図6の電子ボリューム回路は、ソース駆動電圧側を変化させたときの構成例である。
【0052】
また、実際に各表示モードの最適値を設定する環境として、図7に示すように、制御装置であるPC20と、VclとVcwとを変更するための機能を有する信号源システム21とを接続し、本実施形態の表示装置22にフリッカパターンを表示させる。
【0053】
例えば、1Hライン反転駆動の場合には、上記階調表示に起因するフリッカを確認しやすくするために、図8に示すように、1水平ライン毎に黒もしくは白表示と階調表示を繰り返すフリッカパターンを、信号源システム21の表示部22に表示させておくことが好ましい。
【0054】
他の駆動方法の場合にはフリッカパターンは、その都度異なるものとなる。
【0055】
信号源システム21のVcl制御ロータリエンコーダスイッチ23やVcw制御ロータリエンコーダスイッチ24、内蔵された制御プログラム等を用いてVclおよびVcwの値を上下させながら、表示装置22の表示品位を確認し、最もフリッカが発生していない値を、書き込みコマンドを用いて、表示装置22に搭載されている列電極駆動回路13に送信して、そのときのVclとVcwの値を同じく表示装置22に搭載されているメモリ16に記憶させる。これを各表示モード毎に行って、それぞれのVclとVcwを決定する。
【0056】
本実施形態の液晶表示装置10は、以上のように、Vs,Vcomを示す電圧波形の中心を一致させることができる最適印加電圧(Vcl,Vcw)をメモリ16に記憶させることができるため、表示モードを切り替えた場合でも、その表示モードに応じた最適印加電圧をメモリ16から読み出してソース電極に印加することで、常にフリッカの発生を防止して良好な表示品位を保つことが可能となる。
【0057】
なお、本実施形態では、本発明の適用例として、液晶表示装置10を挙げて説明したが、本発明はこれに限定されるものではない。例えば、有機EL、プラズマディスプレイ等のアクティブマトリクス型表示装置であれば、液晶表示装置10と同様の効果を得ることができる。
【0058】
また、本実施形態の液晶表示装置10は、共通電極駆動回路15およびメモリ16が外付けされた状態となっているが、これらはソース電極駆動回路や走査電極駆動回路に内蔵されていてもよい。
【0059】
また、電圧波形のシフトは、表示モードに応じて行われることに限定されるものではなく、例えば、BLの光照射状態に応じて行ってもよい。
【0060】
また、本実施形態では、ソース電極電圧の最適印加電圧を各表示モードに応じて調整する例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、ソース電極電圧の最適印加電圧を調整する替わりに、共通電極電圧の最適印加電圧を調整した場合でも、上記と同様の効果を得ることができる。
【0061】
また、本実施形態では、アクティブマトリクス型表示装置のスイッチング素子としてTFTを用いた例を挙げて説明したが、本発明はこれに限定されるものではなく、例えば、2端子素子であるMIM(Metal Insulator Metal)等であってもよい。
【0062】
また、本実施形態では、メモリへのアクセス手段において上記信号線を用いているが、メモリを制御する手法(インタフェースの仕様)は他にも数多くある。よって、本発明は上述した例のみに限定されるものではなく、他の方法によっても同様の効果を得ることが可能である。
【0063】
さらに、本実施形態では、最適ソース電極電圧を決定するのに、その最低値(Vcl)と電圧幅(Vcw)の二つの情報を用いる場合について説明したが、本発明はこれに限定されるものではない。例えば、最適ソース電極電圧の最高値と電圧幅の2値であったり、中心値と電圧幅の2値等の情報を用いてもよい。
【0064】
なお、本発明は、表示モードの変更毎に上記のようなメモリへのアクセスが可能であれば、表示装置の有するコマンドインターフェース、あるいはデジタルRGBなどの仕様に依存するものではない。
【0065】
さらに、本実施形態では、ソース電極電圧および共通電極電圧がともに交流電圧である場合について説明したが、本発明はこれに限定されるものではない。例えば、共通電極電圧は、グランドに接続されている場合等のように、直流電圧であってもよい。このような場合でも、ソース電極電圧の電圧波形の中心と該直流電圧値とが一致するように、共通電極電圧あるいはソース電極電圧を調整することで、上記と同様の効果を得ることができる。
【0066】
なお、本発明のアクティブマトリクス型表示装置は、電圧レベルの書き込み読み出しが可能な記憶装置と、光源制御装置を備えたアクティブマトリクス型表示装置において、上記光源の状態に応じて、記憶装置に予め記憶させていたソース電圧値を読み出すことで、共通電極電圧と該ソース電圧値とで決まる液晶駆動電圧が、動作中に最適値となるようなレベル変更手段を備えていることを特徴とするアクティブマトリクス型表示装置と表現することもできる。
【0067】
さらに、本発明のアクティブマトリクス型表示装置は、電圧レベルの書き込み読み出しが可能な記憶装置と、光源制御装置を備えたアクティブマトリクス型表示装置において、該表示装置の光源の状態に応じて、記憶装置に予め記憶させていた共通電極電圧値を読み出すことで、ソース電圧と該共通電極電圧値で決まる液晶駆動電圧が、動作中に最適値となるようなレベル変更手段を備えていることを特徴とするアクティブマトリクス型表示装置と表現してもよい。
【0068】
また、上記ソース電極駆動回路は、電子ボリューム回路を内蔵していることがより好ましい。これにより、表示パネルの駆動電圧の制御は、表示モードを切り替えるコマンドや、記憶手段から最適印加電圧の読み出し、書き込みを行うコマンド等のユーザからのコマンドに対応して行うことができ、より容易に駆動電圧の制御を行うことができる。
【0069】
【発明の効果】
本発明のアクティブマトリクス型表示装置は、以上のように、各表示モード毎に、上記共通電極に印加されている電圧の電圧波形の中心と上記ソース電極に印加されている電圧の電圧波形の中心とを一致させるために、電圧波形をシフトする側の電極に印加する最適な電圧値を記憶する記憶手段と、上記記憶手段から各表示モードに対応する上記最適な電圧値を読み出して、上記電圧波形をシフトする側の電極に印加する電圧印加手段とを備えている構成である。
【0070】
それゆえ、各表示モード毎に、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とを一致させるために最適な電圧値を記憶手段から読み出して、それを共通電極あるいはソース電極に印加することで、アクティブマトリクス型表示装置の動作中に表示モードが切り替わっても、フリッカの発生を抑え、常に高い表示品位を維持することができるという効果を奏する。
【0071】
上記記憶手段は、共通電極駆動回路に接続されており、上記各表示モード毎に、共通電極に印加される電圧波形をシフトするための複数の電圧値を記憶していることがより好ましい。
【0072】
それゆえ、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とが一致しない場合でも、ソース電極電圧の電圧波形の中心に対して、共通電極に最適印加電圧を印加して、共通電極電圧の電圧波形の中心を一致させることで、表示モードの切り替えに伴うフリッカの発生を抑制し、常に高い表示品位を保つことができるという効果を奏する。
【0073】
上記記憶手段は、ソース電極駆動回路に接続されており、上記各表示モード毎に、ソース電極に印加される電圧波形をシフトするための複数の電圧値を記憶していることがより好ましい。
【0074】
それゆえ、共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とが一致しない場合でも、共通電極電圧の電圧波形の中心に対して、ソース電極に最適印加電圧を印加して、ソース電極電圧の電圧波形の中心を一致させることで、表示モードの切り替えに伴うフリッカの発生を抑制し、常に高い表示品位を保つことができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明のアクティブマトリクス型表示装置の一実施形態に係る液晶表示装置を示すブロック図である。
【図2】(a)は、各表示モード毎に対応する最適ソース電極電圧を記憶し、モード切り替えに応じて最適ソース電極電圧を教えるメモリへのアクセス手段を示すブロック図であり、(b)は、それぞれのアドレス空間に格納できるデータのビット数と、電圧の可変範囲とを示す図である。
【図3】最適印加電圧をメモリに記憶させる方法について説明するタイミングチャートである。
【図4】最適印加電圧をメモリから読み出す方法について説明するタイミングチャートである。
【図5】最適ソース電極電圧の最低値および電圧幅を示す波形図である。
【図6】図1の液晶表示装置の列電極駆動回路が内蔵している電子ボリューム回路を示す回路図である。
【図7】図1の液晶表示装置が備えているメモリに対して、各表示モードに対応する最適印加電圧を入力する際について説明する斜視図である。
【図8】最適印加電圧を入力する際に液晶表示装置に表示させるフリッカパターンを示す図である。
【図9】(a)はゲート−ドレイン間の寄生容量を示す回路図であり、(b)はソース電極に書き込まれた電圧レベルの、ゲート電極のONからOFFへの切替えの際に生じる変動値ΔVを示す電圧波形図である。
【図10】共通電極電圧の電圧波形の中心とソース電極電圧の電圧波形の中心とのずれを示す電圧波形図である。
【図11】可変抵抗を備えたオフセット回路を有する従来の液晶表示装置を示すブロック図である。
【符号の説明】
10 液晶表示装置(アクティブマトリクス型表示装置)
11 液晶表示パネル
12 行電極駆動回路
13 列電極駆動回路(電圧印加手段)
14 電源回路
15 共通電極駆動回路(電圧印加手段)
16 メモリ(記憶手段)
20 PC(アクティブマトリクス型表示装置)
21 信号源システム
22 表示部
23 Vcl制御ロータリエンコーダスイッチ
24 Vcw制御ロータリエンコーダスイッチ

Claims (3)

  1. 表示パネルと、該表示パネルを挟むように配置された共通電極とソース電極とを備えており、複数の表示モードとして透過型モードおよび反射型モードを有するアクティブマトリクス型表示装置において、
    上記各表示モード毎に、上記共通電極に印加されている電圧の電圧波形の中心と上記ソース電極に印加されている電圧の電圧波形の中心とを一致させるために、上記共通電極および上記ソース電極の何れか一方の電極に印加される電圧の電圧波形をシフトするようになっており、
    電圧波形をシフトする側の電極に印加する最適な電圧値を記憶する記憶手段と、
    上記記憶手段から各表示モードに対応する上記最適な電圧値を読み出して、上記電圧波形をシフトする側の電極に印加する電圧印加手段とを備えていることを特徴とするアクティブマトリクス型表示装置。
  2. 上記記憶手段は、共通電極駆動回路に接続されており、上記各表示モード毎に、共通電極に印加される電圧波形をシフトするための複数の電圧値を記憶していることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。
  3. 上記記憶手段は、ソース電極駆動回路に接続されており、上記各表示モード毎に、ソース電極に印加される電圧波形をシフトするための複数の電圧値を記憶していることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。
JP2002279993A 2002-09-25 2002-09-25 アクティブマトリクス型表示装置 Expired - Fee Related JP4451052B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002279993A JP4451052B2 (ja) 2002-09-25 2002-09-25 アクティブマトリクス型表示装置
US10/660,567 US7385580B2 (en) 2002-09-25 2003-09-12 Active matrix display device for changing voltage based on mode of operation
KR1020030066253A KR100562921B1 (ko) 2002-09-25 2003-09-24 액티브 매트릭스형 표시장치
CNB031603610A CN1271589C (zh) 2002-09-25 2003-09-25 有源矩阵型显示装置
TW092126482A TWI256610B (en) 2002-09-25 2003-09-25 Active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002279993A JP4451052B2 (ja) 2002-09-25 2002-09-25 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JP2004117749A JP2004117749A (ja) 2004-04-15
JP4451052B2 true JP4451052B2 (ja) 2010-04-14

Family

ID=31987112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002279993A Expired - Fee Related JP4451052B2 (ja) 2002-09-25 2002-09-25 アクティブマトリクス型表示装置

Country Status (5)

Country Link
US (1) US7385580B2 (ja)
JP (1) JP4451052B2 (ja)
KR (1) KR100562921B1 (ja)
CN (1) CN1271589C (ja)
TW (1) TWI256610B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123532A1 (ja) * 2005-05-20 2006-11-23 Sharp Kabushiki Kaisha 表示装置の駆動回路および駆動方法
JP4843268B2 (ja) * 2005-07-08 2011-12-21 東芝モバイルディスプレイ株式会社 液晶表示装置の駆動方法及び液晶表示装置
JP5072344B2 (ja) * 2006-01-06 2012-11-14 キヤノン株式会社 液晶表示装置、画像表示システムおよび液晶表示装置の制御方法
KR101246830B1 (ko) * 2006-06-09 2013-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP5045997B2 (ja) * 2007-01-10 2012-10-10 Nltテクノロジー株式会社 半透過型液晶表示装置
JP2008191348A (ja) * 2007-02-05 2008-08-21 Hitachi Displays Ltd 表示装置
JP2008250223A (ja) * 2007-03-30 2008-10-16 Casio Comput Co Ltd 液晶表示装置
CN101577096B (zh) * 2008-05-07 2011-07-27 群康科技(深圳)有限公司 液晶显示装置公共电压调整方法
JP5212304B2 (ja) * 2009-08-03 2013-06-19 カシオ計算機株式会社 液晶表示装置及びその駆動方法
JP5246241B2 (ja) * 2010-10-29 2013-07-24 セイコーエプソン株式会社 プロジェクタおよびその制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183995B2 (ja) 1993-04-09 2001-07-09 シャープ株式会社 液晶表示装置およびその駆動方法
TW290678B (ja) * 1994-12-22 1996-11-11 Handotai Energy Kenkyusho Kk
JP3199978B2 (ja) * 1995-03-31 2001-08-20 シャープ株式会社 液晶表示装置
JP3819113B2 (ja) 1997-06-03 2006-09-06 三菱電機株式会社 液晶表示装置
US6297791B1 (en) * 1997-11-21 2001-10-02 Seiko Epson Corporation Adjustment method of display device
JP4166448B2 (ja) * 2000-10-06 2008-10-15 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその駆動方法
KR100741891B1 (ko) * 2000-12-28 2007-07-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로
JP4111785B2 (ja) * 2001-09-18 2008-07-02 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
TWI256610B (en) 2006-06-11
US7385580B2 (en) 2008-06-10
CN1271589C (zh) 2006-08-23
US20040056834A1 (en) 2004-03-25
CN1497312A (zh) 2004-05-19
JP2004117749A (ja) 2004-04-15
KR100562921B1 (ko) 2006-03-22
TW200411621A (en) 2004-07-01
KR20040027387A (ko) 2004-04-01

Similar Documents

Publication Publication Date Title
JP4580775B2 (ja) 表示装置及びその駆動方法
JP5351974B2 (ja) 表示装置
US8125433B2 (en) Liquid crystal display device and driving method thereof
KR100570317B1 (ko) 표시장치와, 표시시스템 및 표시장치의 구동방법
KR101266762B1 (ko) 액정표시장치 및 그의 구동 방법
KR101082286B1 (ko) 액정표시장치 및 그의 구동방법
KR100937850B1 (ko) 액정 표시 장치
US8144096B2 (en) Liquid crystal display device
WO2010143612A1 (ja) 画素回路および表示装置
JP4451052B2 (ja) アクティブマトリクス型表示装置
JP2015057637A (ja) 集積回路、表示装置、電子機器および表示制御方法
US8207927B2 (en) Liquid crystal display and method of operating the same
KR101266742B1 (ko) 액정표시장치 및 그의 구동 방법
US8928702B2 (en) Display device having a reduced number of signal lines
KR20090005424A (ko) 액정 표시 장치 및 이의 구동 방법
JP5011514B2 (ja) 液晶表示装置の駆動方法及び液晶表示装置
KR101457694B1 (ko) 액정표시장치와 그 구동방법
KR20130018025A (ko) 신호 처리부 및 이를 포함하는 액정표시장치
JP4570103B2 (ja) 液晶表示装置
JP4843268B2 (ja) 液晶表示装置の駆動方法及び液晶表示装置
JP2006011393A (ja) 表示装置
JP2008281982A (ja) 液晶表示装置
JP2006126346A (ja) 液晶表示装置及びその駆動方法
JP2003228346A (ja) 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
KR20080021473A (ko) 표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100127

R150 Certificate of patent or registration of utility model

Ref document number: 4451052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees