KR101266742B1 - 액정표시장치 및 그의 구동 방법 - Google Patents

Abstract

본 발명은 액정패널에서의 표시 데이터의 위치에 따라 피드백 공통전압의 반전 증폭률을 다르게 조정함으로써 공통전압의 왜곡을 최소화할 수 있는 액정표시장치 및 그 구동 방법에 관한 것이다.

본 발명에 따른 액정표시장치는 액정패널; 상기 액정패널에 공급되는 공통전압을 발생하기 위한 공통전압 발생부; 상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 타이밍 콘트롤러; 및 상기 증폭률 제어신호에 응답하여 상기 공통전압을 기준으로 상기 액정패널에서의 표시 데이터의 위치에 따라 상기 액정패널로부터의 피드백 공통전압의 반전 증폭률을 다르게 조정하여 상기 액정패널로 공급하는 공통전압 보상부를 구비한다.

Description

액정표시장치 및 그의 구동 방법{LCD and drive method thereof}

도 1은 일반적인 IPS 모드의 액정표시장치를 개략적으로 도시한 도면.

도 2는 공통전압 신호배선의 구조를 나타내는 도면.

도 3a는 도트 인버젼 구동방식으로 표시되는 특정패턴을 나타낸 도면.

도 3b는 도 3a에 도시된 특정패턴을 위한 구동 파형도.

도 4는 수평기간(H) 단위로 공통전압이 정극성 방향 또는 부극성 방향으로 흔들리는 것을 도시한 파형도.

도 5 및 도 6은 도트 인버젼 방식으로 구동되는 액정패널에서 특정패턴에 의해 수평방향으로 연장되는 주변화면에서의 수평 크로스토크를 설명하기 위한 도면.

도 7은 액정패널의 하부로 갈수록 공통전압의 왜곡이 심화되는 것을 도시한 파형도.

도 8은 본 발명에 따른 액정표시장치의 구성도.

도 9는 본 발명의 제1 실시예에 따른 액정표시장치의 공통전압 보상부를 나타내는 회로도.

도 10은 본 발명의 제2 실시예에 따른 액정표시장치의 공통전압 보상부를 나타내는 회로도.

도 11은 본 발명의 제3 실시예에 따른 액정표시장치의 공통전압 보상부를 나타내는 블럭도.

도 12 내지 도 14는 표시 데이터의 액정패널에서의 위치에 따른 피드백 공통전압의 반전증폭률의 변화를 도시한 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

110: 액정패널 120: 데이터 구동회로

130: 게이트 구동회로 140: 타이밍 콘트롤러

150: 공통전압 발생부 160: 공통전압 보상부

162,262,362: 증폭률 변환부 164,264,364: 반전증폭부

170: 공통전압 신호배선

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로, 특히 액정패널에서의 표시 데이터의 위치에 따라 피드백 공통전압의 반전 증폭률을 다르게 조정함으로써 공통전압의 왜곡을 최소화할 수 있는 액정표시장치 및 그 구동 방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화 상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.

액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차영역마다 액정셀들이 위치하게 된다. 액정셀들 각각에는 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)를 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들로 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 이에 따라, 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이의 액정 배열상태가 변화되어 광투과율을 조절함으로써 액정패널은 화상을 표시한다.

구동회로는 게이트라인들을 구동하기 위한 게이트 구동회로와, 데이터라인들을 구동하기 위한 데이터 구동회로와, 공통전극을 구동하기 위한 공통전압 발생부를 구비한다. 게이트 구동회로는 스캐닝신호, 즉 게이트신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 구동회로는 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 공통전압 발생부는 공통전극에 공통전압신호를 공급한다.

이와 같은 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직방향 전계가 인가되는 TN(Twisted Nematic) 모드와 수평전계가 인가되는 IPS(In Plane Switch) 모드로 대별된다.

TN 모드는 상하부기판에 대향하게 배치된 화소전극과 공통전극 간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면 시야각이 좁은 단점을 가진다. IPS 모드는 하부기판에 나란하게 배치된 화소전극과 공통전극 간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점을 가지는 반면 개구율이 작은 단점을 가진다.

도 1은 일반적인 IPS 모드의 액정표시장치를 개략적으로 도시한 도면이고, 도 2는 공통전압 신호배선의 구조를 나타내는 도면이다.

도 1에 도시된 IPS 모드의 액정표시장치는 다수의 데이터라인들(DLm)과 게이트라인들(GLn)의 교차부마다 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)와 공통전압라인(VcomLn) 사이에 접속된 액정셀을 구비한다.

다수의 게이트라인들(GLn)과 데이터라인들(DLm)은 상호 교차하게 배치된다. 다수의 공통전압라인들(VcomL1 내지 VcomLn)은 각각 게이트라인들(GL0 내지 GLn-1 : 미도시)과 교번하면서 나란하게 배치된다. 게이트라인들(GLn)은 스캔신호를 공급하고, 데이터라인들(DLm)은 데이터신호를 공급한다. 공통전압라인들(VcomLn)은 각각의 액정셀에 기준전압을 공급한다. 이를 위해 공통전압라인들(VcomLn)은 도 2에 도시된 바와 같이 액정패널(40)의 좌우측부에 형성된 공통전압 신호배선(20)에 공통으로 접속된다. 박막트랜지스터(TFT)는 게이트라인들(GLn) 중 어느 하나로부터의 스캔신호에 응답하여 데이터라인들(DLm) 중 어느 하나로부터의 데이터신호가 액정셀에 충전되게 한다. 액정셀(Clc)은 하부기판에 나란하게 형성된 화소전극(Ep)과 공통전극(Ec)으로 구성된 액정 캐패시터(Clc)를 구비한다. 화소전극(Ep) 은 박막트랜지스터(TFT)와 접속되고, 공통전극(Ec)은 공통전압라인들(VcomLn) 중 어느 하나와 접속된다. 그리고, 액정셀은 절연막을 사이에 두고 화소전극(Ep)과 이전단 게이트라인의 중첩부분에 형성되는 스토리지 캐패시터(Cst)를 구비한다. 스토리지 캐패시터(Cst)는 액정 캐패시터(Clc)에 충전된 데이터신호를 한 프레임 동안 유지시킨다. 액정셀은 충전된 데이터신호에 따라 유전이방성을 가지는 액정의 배열상태를 가변시켜 광투과율을 조절함으로써 계조를 구현하게 된다.

이러한 액정표시장치는 액정셀의 열화와 잔상을 방지하기 위하여 데이터신호의 극성을 일정주기마다 반전시키는 인버젼 방식으로 구동된다. 인버젼 방식에는 도트 인버젼(Dot Inversion) 방식, 라인 인버젼(Line Inversion) 방식, 및 프레임 인버젼(Frame Inversion) 방식등이 있다.

프레임 인버젼 방식은 프레임이 변경될 때마다 액정셀들에 공급되는 데이터신호의 극성을 반전시킨다. 라인 인버젼 방식은 액정셀들에 공급되는 데이터신호들의 극성을 라인(로우라인 또는 칼럼라인) 단위로 반전시킴과 아울러 프레임 단위로반전시킨다. 도트 인버젼 방식은 액정셀들에 공급되는 데이터신호를 도트 단위로 반전시킴과 아울러 프레임 단위로 반전시킨다. 이 중 도트 인버젼 방식은 타 방식들에 비하여 뛰어난 화질의 화상을 제공하는 장점을 가진다. 그러나, 도트 인버젼 구동방식은 도 3a에 도시된 특정패턴을 표시하는 경우 수평 크로스토크 현상이 발생하여 화질이 떨어지게 되는 단점을 가진다.

도 3a는 도트 인버젼 구동방식으로 표시되는 특정패턴을 나타낸 도면이고, 도 3b는 도 3a에 도시된 특정패턴을 위한 구동 파형도이다.

도 3a에 도시된 액정셀들 각각은 적, 녹, 청 액정셀(R, G, B) 각각에 해당한다. 적, 녹, 청 액정셀들(R, G, B)은 스트라이프(Strip)형으로 나란하게 배열된다. 이러한 액정셀들(R, G, B)은 도트 인버젼 방식으로 구동됨에 따라 수평방향 및 수직방향으로 인접한 액성셀들간의 데이터신호의 극성이 반전된다. 특히, 액정셀들(R, G, B)은 노멀 블랙모드에서 칼럼라인 단위로 화이트 그레이(예를 들면, 255 그레이)와 블랙 그레이가 교번하는 특정패턴, 즉 세로 줄무늬 패턴을 표시하게 된다.

이를 위하여, i번째 수평라인(Hi)에는 도 3b에 도시된 바와 같이 공통전압(Vcom)을 기준으로 255 그레이에 해당하는 데이터신호(Vd_255)와 블랙 그레이에 해당하는 데이터신호(Vd_0)가 극성을 달리하면서 교번하여 공급된다. 또한, i+1번째 수평라인(Hi+1)에도 도 3b에 도시된 바와 같이 공통전압(Vcom)을 기준으로 255 그레이에 해당하는 데이터신호(Vd_255)와 블랙 그레이에 해당하는 데이터신호(Vd_0)가 극성을 달리하면서 교번하여 공급된다. 여기서, i+1번째 수평라인(Hi+1)에 공급되는 데이터신호(Vd)는 i번째 수평라인(Hi)에 공급되는 데이터신호(Vd)와 상반된 극성을 가지게 된다.

이 경우, i번째 수평라인(Hi)에 공급되는 데이터신호의 평균레벨은 공통전압(Vcom)을 기준으로 부극성에서보다 정극성에서 크게 나타나므로 도 4에 도시된 바와 같이 공통전압(Vcom) 신호는 정극성 데이터신호와의 커패시터 커플링(Capacitor Coupling) 효과에 의해 정극성 방향으로 피크치를 가지고 올라가게 된다. 또한, i+1번째 수평라인(Hi+1)에 공급되는 데이터신호의 평균레벨은 공통전 압(Vcom)을 기준으로 정극성에서보다 부극성에서 크게 나타나므로 도 4에 도시된 바와 같이 공통전압(Vcom) 신호는 부극성 데이터신호와의 커패시터 커플링(Capacitor Coupling) 효과에 의해 부극성 방향으로 피크치를 가지고 내려가게 된다. 이렇게, 특정패턴 표시를 위한 데이터신호를 수평단위로 공급하는 경우 데이터신호의 평균레벨에 따라 도 4에 도시된 바와 같이 수평기간(H) 단위로 공통전압(Vcom)이 정극성 방향 또는 부극성 방향으로 흔들리는 리플(Ripple) 현상이 발생하게 된다. 이러한 공통전압(Vcom) 리플현상은 도 5에 도시된 바와 같이 수평방향으로 연장되는 주변화면에도 영향을 미치게 되어 그 주변화면에서 수평 크로스토크를 발생시키게 된다.

도 5는 도트 인버젼 방식으로 구동되는 액정패널에서 특정패턴에 의해 수평방향으로 연장되는 주변화면에서의 수평 크로스토크를 설명하기 위한 도면이다.

도 5를 참조하면, 액정패널 화상표시부(60)의 일부분에 특정패턴인 세로 줄무늬 패턴을 표시하는 윈도우(B)를 띄우는 경우 그 윈도우(B)의 수평방향으로 연장되는 주변화면(C)에서도 세로 줄무늬 형태의 수평 크로스토크 패턴이 발생하게 됨을 알 수 있다. 이는 윈도우(B)에 표시되는 세로 줄무늬 패턴에 의해 주변화면에서도 수평기간 단위로 데이터신호의 평균레벨에 따라 공통전압이 정극성 또는 부극성 쪽으로 흔들리기 때문이다.

예를 들면, 윈도우(B)에 표시되는 세로 줄무늬 패턴에 의해 i번째 수평라인(Hi)에서 데이터신호의 평균레벨이 정극성이 큰 경우 공통전압은 정극성 쪽으로 피크치를 가지고 흔들리게 된다. 이러한 공통전압레벨의 리플 현상은 윈도우(B) 바 깥영역으로 연장되는 i번째 수평라인(Hi)에 도 6에 도시된 바와 같이 영향을 미치게 된다. 도 6에 있어서, 정극성 데이터신호(Vdo)가 충전되는 기수번째 액정셀은 정극성 쪽으로 흔들리는 공통전압(Vcom)에 의해 정극성 데이터신호(Vdo)와 공통전압(Vcom) 간의 전압차가 상대적으로 줄어들게 됨에 따라 노멀 블랙모드에서 더 어둡게 보이게 된다. 이와 달리, 부극성 데이터신호(Vde)가 충전되는 우수번째 액정셀은 정극성 쪽으로 흔들리는 공통전압(Vcom)에 의해 부극성 데이터신호(Vde)와 공통전압(Vcom) 간의 전압차가 상대적으로 증가됨에 따라 더 밝게 보이게 된다.

또한, 윈도우(B)에 표시되는 세로 줄무늬 패턴에 의해 i+1번째 수평라인(Hi+1)에서 데이터신호의 평균레벨이 부극성이 큰 경우 공통전압은 부극성 쪽으로 피크치를 가지고 흔들리게 된다. 이러한 공통전압레벨의 리플 현상은 윈도우(B) 바깥영역으로 연장되는 i+1번째 수평라인(Hi+1)에서 도 6에 도시된 바와 같이 영향을 미치게 된다. 도 6에 있어서, 부극성 데이터신호(Vdo)가 충전되는 기수번째 액정셀은 부극성 쪽으로 흔들리는 공통전압(Vcom)에 의해 부극성 데이터신호(Vdo)와 공통전압(Vcom) 간의 전압차가 상대적으로 줄어들게 됨에 따라 노멀 블랙모드에서 더 어둡게 보이게 된다. 이와 달리, 정극성 데이터신호(Vde)가 충전되는 우수번째 액정셀은 부극성 쪽으로 흔들리는 공통전압(Vcom)에 의해 정극성 데이터신호(Vde)와 공통전압(Vcom) 간의 전압차가 상대적으로 증가하게 됨에 따라 더 밝게 보이게 된다.

결과적으로 윈도우(B)를 제외한 전 영역(A,C)에 동일한 계조의 데이터신호를 인가하더라도 윈도우(B)에 표시되는 세로 줄무늬 패턴에 의한 공통전압 리플현상이 윈도우(B)의 수평 방향으로의 주변화면(C 영역)에 영향을 미치게 됨에 따라 전술한 바와 같이 "C" 영역에서의 기수번째 액정셀과 우수번째 액정셀 사이에 휘도차가 발생하게 된다. 이로 인해 도 4에 도시된 바와 같이 윈도우(B)의 주변화면(C 영역)에서도 세로 줄무늬와 같은 수평 크로스토크 패턴이 발생하게 되어 화질이 떨어지게 된다.

또한, 이러한 수평 크로스토크 현상이 발생되는 문제점은 도 2에서의 "D" 방향(액정패널의 하부방향)으로 갈수록 공통전압 신호배선(20)의 라인 저항의 증가로 인해 더 심화된다. 이는 증가되는 라인 저항에 비례하여 공통전압 신호의 전류성분이 감소됨으로써 공통전압 신호는 도 7에 도시된 바와 같이 액정패널의 하부 방향으로 갈수록 그만큼 더 데이터 신호의 평균 레벨에 따라 쉽게 왜곡되기 때문이다.

따라서, 본 발명의 목적은 액정패널에서의 표시 데이터의 위치에 따라 피드백 공통전압의 반전 증폭률을 다르게 조정하여 액정패널로 공급함으로써 공통전압의 왜곡을 최소화할 수 있는 액정표시장치 및 그 구동 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 액정패널; 상기 액정패널에 공급되는 공통전압을 발생하기 위한 공통전압 발생부; 상기 액정패 널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 타이밍 콘트롤러; 및 상기 증폭률 제어신호에 응답하여 상기 공통전압을 기준으로 상기 액정패널에서의 표시 데이터의 위치에 따라 상기 액정패널로부터의 피드백 공통전압의 반전 증폭률을 다르게 조정하여 상기 액정패널로 공급하는 공통전압 보상부를 구비한다.

상기 공통전압 보상부는, 상기 액정패널로부터의 피드백 공통전압과 상기 공통전압 발생부로부터의 공통전압을 차동증폭시키고 그 차동증폭된 신호의 위상을 반전시키기 위한 반전증폭부; 및 상기 타이밍 콘트롤러로부터의 증폭률 제어신호에 응답하여 상기 반전증폭부의 증폭률을 변환하기 위한 증폭률 변환부를 구비한다.

상기 반전증폭부는, 상기 피드백 공통전압이 입력되는 반전 입력단과 공통전압이 입력되는 비반전 입력단을 구비한 차동증폭기인 것을 특징으로 한다.

상기 액정패널은 컬러필터 어레이 기판과 이와 대향되는 박막트랜지스터 어레이 기판을 포함하고, 상기 피드백 공통전압은 상기 박막트랜지스터 어레이 기판의 일측에 형성된 공통전압 신호배선으로부터 피드백된다.

상기 공통전압 신호배선은 상기 박막 트랜지스터 기판의 좌우측에 세로 방향으로 서로 분리되어 형성되고, 상기 피드백 공통전압은 상기 공통전압 신호배선들의 양측 하단부로부터 각각 피드백되는 제1 및 제2 피드백 공통전압을 포함한다.

상기 증폭률 변환부는, 상기 차동증폭기의 반전 입력단에 서로 병렬로 접속되고 상기 제1 피드백 공통전압이 인가되는 제1 입력저항과 상기 제2 피드백 공통전압이 인가되는 제2 입력저항; 상기 차동증폭기의 반전 입력단과 상기 차동증폭기 의 출력단 사이에 서로 직렬로 접속되는 제1 내지 제6 부궤환저항; 및 상기 제1 내지 제6 부궤환저항과 각각 병렬로 접속되어 상기 타이밍 콘트롤러로부터의 증폭률 제어신호에 응답하여 각각 스위칭됨으로써 상기 부궤환저항들의 합성 저항값을 결정하는 제1 내지 제6 스위치를 구비한다.

상기 증폭률 제어신호는 6 비트의 디지털 신호이다.

상기 제1 내지 제6 부궤환저항들의 저항값은 서로 다르다.

상기 증폭률 변환부는, 상기 차동증폭기의 반전 입력단에 서로 병렬로 접속되고 상기 제1 피드백 공통전압이 인가되는 제3 입력저항과 상기 제2 피드백 공통전압이 인가되는 제4 입력저항; 상기 차동증폭기의 반전입력단과 상기 차동증폭기의 출력단 사이에 서로 병렬로 접속되는 제7 내지 제12 부궤환저항; 및 상기 제7 내지 제12 부궤환저항과 상기 차동증폭기의 출력단 사이에 각각 직렬로 접속되어 상기 타이밍 콘트롤러로부터의 증폭률 제어신호에 응답하여 스위칭됨으로써 상기 부궤환저항들의 합성 저항값을 결정하는 제7 내지 제12 스위치를 구비한다.

상기 제7 내지 제12 부궤환저항들의 저항값은 서로 다르다.

상기 증폭률 변환부는, 상기 차동증폭기의 반전 입력단에 서로 병렬로 접속되고 상기 제1 피드백 공통전압이 인가되는 제5 입력저항과 상기 제2 피드백 공통전압이 인가되는 제6 입력저항; 상기 증폭률 제어신호에 대응되는 다수의 스위치 제어신호를 저장하는 메모리; 상기 타이밍 콘트롤러로부터의 증폭률 제어신호를 저장하고 이에 대응되는 스위치 제어신호를 발생하는 레지스터; 상기 레지스터로부터의 스위치 제어신호를 디코딩하기 위한 디코더; 상기 디코딩된 스위치 제어신호에 따라 스위칭되는 다수의 스위치 소자; 및 상기 차동증폭기의 반전 입력단과 상기 차동증폭기의 출력단 사이에 서로 직렬로 접속되어 상기 스위칭부의 스위칭에 따라 합성저항 값이 결정되는 다수의 저항들을 포함하는 저항 스트링을 구비한다.

상기 증폭률 제어신호 및 스위치 제어신호는 7 비트의 디지털 신호이다.

상기 디코더의 출력핀은 128개이며, 상기 다수의 스위치 소자는 박막 트랜지스터들로 구성된다.

상기 박막 트랜지스터들의 게이트들은 상기 디코더의 출력핀들과 일대일로 접속되고, 드레인들은 상기 차동증폭기의 반전 입력단에 공통접속되며, 소스들은 상기 저항 스트링에 접속된다.

인접하여 상기 저항 스트링에 접속되는 상기 박막 트랜지스터들의 소스와 소스 사이에는 상기 저항 스트링을 구성하는 저항들이 하나씩 배치된다.

상기 저항들의 저항값은 동일하다.

상기 공통전압 보상부는 외부 데이터에 따라 상기 메모리에 저장된 상기 다수의 스위치 제어신호를 변경하는 인터페이스회로를 더 구비한다.

또한, 본 발명에 따른 액정표시장치의 구동방법은 액정패널에 공통전압을 공급하고 상기 액정패널로부터 피드백 공통전압을 피드백하는 제1 단계; 상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 제2 단계; 및 상기 증폭률 제어신호에 응답하여 상기 공통전압을 기준으로 상기 액정패널에서의 표시 데이터의 위치에 따라 상기 피드백 공통전압의 반전 증폭률을 다르게 조정하여 상기 액정패널로 공급하는 제3 단계를 포함한다.

상기 제3 단계에서는, 상기 증폭률 제어신호에 응답하여 상기 반전 증폭률을 변환하고 이 변환된 증폭률에 따라 상기 공통전압을 기준으로 상기 피드백 공통전압을 반전증폭시킨 후 상기 표시 데이터와 함께 상기 액정패널에 공급한다.

상기 증폭률 제어신호는 디지털 신호로서 액정패널의 크기에 비례하여 그 비트수가 증가한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 8 내지 도 14를 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.

도 8은 본 발명에 따른 액정표시장치의 구성도이다.

도 8을 참조하면, 본 발명의 액정표시장치는, 액정패널(110)과, 액정패널(110)의 데이터라인(DL1 내지 DLm)을 구동하기 위한 데이터 구동회로(120)와, 액정패널(110)의 게이트라인(GL0 내지 GLn)을 구동하기 위한 게이트 구동회로(130)와, 액정패널(110)에 공급되는 공통전압(Vcom)을 발생하기 위한 공통전압 발생부(150)와, 액정패널(110)로부터의 피드백 공통전압(Vcom-F/B)과 공통전압 발생부(150)으로부터의 공통전압(Vcom)과 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)를 이용하여 액정패널(110)의 상하 위치에 따라 피드백 공통전압(Vcom-F/B)의 반전 증폭률을 다르게 조정하는 공통전압 보상부(160)와, 데이터 구동회로(120) 및 게이트 구동회로(130)의 구동 타이밍을 제어함과 아울러 증폭률 제어신호(Φ)를 발생하는 타이밍 콘트롤러(140)를 구비한다.

액정패널(110)은 다수의 게이트라인들(GL0 내지 GLn)과 다수의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)와 다수의 공통전압라인들(VcomL1 내지 VcomLn)들 중 어느 하나에 접속되고 매트릭스 형태로 배열되어진 액정셀(Clc)들과, 액정패널(110)의 좌우측에 일자로 형성된 공통전압 신호배선(170)을 구비한다.

다수의 게이트라인들(GL0 내지 GLn)과 데이터라인들(DL1 내지 DLm)은 상호 교차하게 배치된다. 다수의 공통전압라인들(VcomL1 내지 VcomLn)은 각각 게이트라인들(GL0 내지 GLn-1)과 교번하면서 나란하게 배치된다. 게이트라인들(GL1 내지 GLn)은 스캔신호를 공급하고, 데이터라인들(DL1 내지 DLm)은 데이터신호를 공급한다. 첫번째 게이트라인(GL0)는 다른 게이트라인들(GL1 내지 GLn)과 달리 스토리지 커패시터(Cst) 형성을 위한 것으로서 게이트 로우전압을 공급한다. 공통전압라인들(VcomL1 내지 VcomLn)은 각각의 액정셀(Clc)에 기준전압을 공급한다. 이를 위해 공통전압라인들(VcomL1 내지 VcomLn)은 액정패널(110)의 좌우측부에 형성된 공통전압 신호배선(170)에 공통으로 접속된다. 박막트랜지스터(TFT)는 게이트라인들(GL1 내지 GLn) 중 어느 하나로부터의 스캔신호에 응답하여 데이터라인들(DL1 내지 DLm) 중 어느 하나로부터의 데이터신호가 액정셀에 충전되게 한다. 액정셀(Clc)은 하부기판에 나란하게 형성된 화소전극(Ep)과 공통전극(Ec)으로 구성된 액정 캐패시터(Clc)를 구비한다. 화소전극(Ep)은 박막트랜지스터(TFT)와 접속되고, 공통전극(Ec)은 공통전압라인들(VcomL1 내지 VcomLn) 중 어느 하나와 접속된다. 그리고, 액정셀(Clc)은 절연막을 사이에 두고 화소전극(Ep)과 이전단 게이트라인의 중첩부 분에 형성되는 스토리지 캐패시터(Cst)를 구비한다. 스토리지 캐패시터(Cst)는 액정 캐패시터(Clc)에 충전된 데이터신호를 한 프레임 동안 유지시킨다.

타이밍 콘트롤러(140)는 그래픽 카드(미도시)로부터의 디지털 비디오 데이터(R,G,B)를 중계하여 데이터 구동회로(120)에 공급한다. 또한, 타이밍 콘트롤러(140)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(130)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(120)를 제어하기 위한 데이터 제어신호(DDC) 및 공통전압 보상부(160)의 반전 증폭률을 제어하기 위한 증폭률 제어신호(Φ)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력신호(SOE), 극성신호(POL) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE), 게이트스타트 펄스(GSP) 등을 포함한다. 증폭률 제어신호(Φ)는 액정패널의 상하 위치에 따라 피드백 공통전압의 반전 증폭률이 다르게 구현되도록 표시데이터 신호가 공급되는 액정셀의 위치에 따라 가변되는 디지털 신호로 구성된다. 이 증폭률 제어신호(Φ)는 액정패널의 크기, 액정패널의 상하 위치에 따른 공통전압의 왜곡정도 등에 따라 다른 크기로 결정되는데, 액정패널의 상하 위치에 따라 공통전압의 왜곡정도가 상대적으로 적은 소형 액정패널의 경우에는 2비트, 3비트로 결정될 수 있는데 반해, 액정패널의 상하 위치에 따라 공통전압의 왜곡정도가 상대적으로 큰 대형 액정패널의 경우에는 도 9 및 도 10에서와 같이 6비트로, 도 11에서와 같이 7비트로 결정될 수도 있다.

데이터 구동회로(120)는 타이밍 콘트롤러(140)로부터의 디지털 데이터 신호 를 데이터 제어신호(DDC)에 따라 아날로그 데이터 신호로 변환하여 게이트 라인들(GL1 내지 GLn)에 게이트 하이신호가 공급되는 1 수평주기마다 1 수평라인분의 아날로그 데이터 신호를 데이터 라인들(DL1 내지 DLm)에 공급한다.

게이트 구동회로(130)는 타이밍 콘트롤러(140)로부터의 게이트 제어신호(GDC)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 스캔신호를 공급한다.

공통전압 발생부(150)는 고전위 전원전압을 인가받아 공통전압(Vcom)을 발생하여 액정패널(110) 및 공통전압 보상부(160)로 공급한다.

공통전압 보상부(160)는 액정패널(110)로부터의 피드백 공통전압(Vcom-F/B)과 공통전압 발생부(150)로부터의 공통전압(Vcom)과 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)를 이용하여 액정패널(110)의 상하 위치에 따라 피드백 공통전압(Vcom-F/B)의 반전 증폭률을 다르게 조정한다. 액정패널(110)로부터 피드백되는 피드백 공통전압(Vcom-F/B)은 종래기술의 문제점에서 상술했듯이 도트 인버젼 방식으로 구동되는 경우 데이터신호와의 커패시터 커플링(Capacitor Coupling) 효과에 의해 수평기간(H) 단위로 정극성 방향 또는 부극성 방향으로 흔들리는 상태를 띤다. 더우기, 데이터 구동회로(120)로부터 멀리 떨어진 공통전압라인(VcomL)일수록 그에 공급되는 공통전압의 전류 성분은 공통전압 신호배선(170)의 라인 저항의 증가로 인해 점점 감소하게 되어 해당 액정셀로 공급되는 공통전압은 상대적으로 데이터 구동회로(120)와 가까운 액정셀에 공급되는 공통전압에 비해 더 크게 아래위로 흔들리게 된다.(도 7 참조) 이에 공통전압 보상부(160)는 표시 데이터의 위치 에 따라 결정되는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 액정패널(110)의 일측 하단부로부터 피드백 받은 피드백 공통전압(Vcom-F/B)과 크기는 동일하고 위상이 반대되는 공통전압 보상신호(Vcom')를 생성하고 이를 공통전압 신호배선(170)을 통해 액정패널(110)로 공급하여 공통전압을 안정화 시킨다. 여기서, 피드백 공통전압(Vcom-F/B)은 액정패널(110)의 좌우측 하단부로부터 피드백될 수도 있으며, 별도로 형성된 피드백 전용라인(미도시)을 통해 피드백될 수도 있다. 이러한 공통전압 보상부(160)는 여러가지 형태로 구현될 수 있는바, 이하 도 9 내지 도 11을 참조하여 상술하기로 한다.

도 9는 본 발명의 제1 실시예에 따른 액정표시장치의 공통전압 보상부를 나타내는 회로도이다.

도 9를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치의 공통전압 보상부(160)는 액정패널(110)의 좌우측 하단부로부터의 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)과 공통전압 발생부(150)로부터의 공통전압(Vcom)을 차동증폭시키고 그 차동증폭된 신호의 위상을 반전시켜 공통전압 보상신호(Vcom')를 발생하기 위한 반전증폭부(164)와, 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 상기 반전증폭부(164)의 증폭률을 변환하기 위한 증폭률 변환부(162)를 구비한다.

반전증폭부(164)는 액정패널(110)의 좌우측 하단부로부터 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)이 입력되는 반전(-) 입력단과 공통전압 발생부(150)로부터 공통전압(Vcom)이 입력되는 비반전(+) 입력단을 구비한 차동증폭기(OP-AMP)로 구성된다. 이때, (-) 입력단에 입력되는 피드백 공통전압(Vcom-FB-R, Vcom-FB-L) 은 데이터신호와의 커패시터 커플링(Capacitor Coupling)에 의해 공통전압(Vcom)을 기준으로 아래 위로 스윙되는 교류파를 띠게 된다. 실제로 (-) 입력단에 입력되는 피드백 공통전압(Vcom-FB)은 액정패널(110)의 좌측 하단부로부터의 제1 피드백 공통전압(Vcom-FB-L)과 액정패널(110)의 우측 하단부로부터의 제2 피드백 공통전압(Vcom-FB-R)의 평균값이다. 한편, 피드백 공통전압(Vcom-FB)은 액정패널(110)의 하단부 양측이 아닌 어느 일측으로부터 피드백되는 전압값일 수도 있다. (+) 입력단에 입력되는 공통전압 발생부(150)로부터의 공통전압(Vcom)은 직류이다. 이러한 반전증폭부(164)는 액정패널(110)의 좌우측 하단부로부터의 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)과 공통전압 발생부(150)로부터의 공통전압(Vcom)을 차동증폭시키고 그 차동증폭된 신호의 위상을 반전시켜 공통전압 보상신호(Vcom')를 발생한다.

증폭률 변환부(162)는 반전증폭부(164)의 (-) 입력단에 병렬로 접속되는 제1 및 제2 입력저항(R1,R2)과, 반전증폭부(164)의 (-) 입력단과 출력단(n1) 사이에 직렬로 접속되는 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)과, 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)과 각각 병렬로 접속되어 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 스위칭됨으로써 각 저항 양단을 각각 쇼트시키는 제1 내지 제6 스위치(S1 내지 S6)을 구비한다.

제1 입력저항(R1)과 피드백 공통전압(Vcom-F/B-R)의 입력단 사이에는 제1 커패시터가 접속되어 피드백 공통전압(Vcom-F/B-R)과 제1 입력저항을 커플링시킴으로써 피드백 공통전압(Vcom-F/B-R)에 포함된 직류 노이즈를 제거한다. 제2 입력저항(R2)과 피드백 공통전압(Vcom-F/B-L)의 입력단 사이에는 제2 커패시터가 접속되 어 피드백 공통전압(Vcom-F/B-L)과 제2 입력저항을 커플링시킴으로써 피드백 공통전압(Vcom-F/B-L)에 포함된 직류 노이즈를 제거한다.

제1 내지 제6 부궤환저항(Rf1 내지 Rf6)은 출력단(n1)과 노드(a) 사이에 접속되는 제1 부궤환저항(Rf1)과, 노드(a)와 노드(b) 사이에 접속되는 제2 부궤환저항(Rf2)과, 노드(b)와 노드(c) 사이에 접속되는 제3 부궤환저항(Rf3)과, 노드(c)와 노드(d) 사이에 접속되는 제4 부궤환저항(Rf4)과, 노드(d)와 노드(e) 사이에 접속되는 제5 부궤환저항(Rf5)과, 노드(e)와 반전증폭부(150)의 (-) 입력단 사이에 접속되는 제6 부궤환저항(Rf6)으로 구성된다. 이 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 저항값은 다양한 증폭률을 구현하기 위해 가중치 값이 서로 다르다. 제1 내지 제6 스위치(S1 내지 S6)는 제1 부궤환저항(Rf1)의 양단에 접속되는 제1 스위치(S1)와, 제2 부궤환저항(Rf2)의 양단에 접속되는 제2 스위치(S2)와, 제3 부궤환저항(Rf3)의 양단에 접속되는 제3 스위치(S3)와, 제4 부궤환저항(Rf4)의 양단에 접속되는 제4 스위치(S4)와, 제5 부궤환저항(Rf5)의 양단에 접속되는 제5 스위치(S5)와, 제6 부궤환저항(Rf6)의 양단에 접속되는 제6 스위치(S6)로 구성된다. 이 제1 내지 제6 스위치(S1 내지 S6)는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 스위칭됨으로써 각 저항 양단을 각각 쇼트시킨다. 증폭률 제어신호(Φ)는 본 실시예에서 6 비트의 디지털 신호로 설정될 수 있으며, 각 비트는 도 9에 도시된 D1 내지 D6에 대응된다. 이 6 비트의 디지털 신호는 액정패널의 상하 위치에 따라 64가지의 서로 다른 값으로 타이밍 콘트롤러(140)내에 내장되어 있다. 디지털 신호의 논리값이 "1"일 때는 스위치가 닫혀 해당 저항의 양단은 쇼트되고, "0"일 때는 스위치가 열려 해당 저항을 통해 전류 패스가 형성되게 된다. 예를 들어, 디지털 신호의 논리값이 "111111"이라면 제1 내지 제6 스위치(S1 내지 S6)는 모두 닫히게 되어 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 양단은 쇼트되게 된다. 디지털 신호의 논리값이 "000000"이라면 제1 내지 제6 스위치(S1 내지 S6)는 모두 열리게 된다. 또한, 디지털 신호의 논리값이 "011111"이라면 제6 스위치(S6)만 열리고 제1 내지 제5 스위치(S1 내지 S5)는 닫히게 된다. 여기서, 제1 부궤환저항(Rf1)값이 100Ω, 제2 부궤환저항(Rf2)값이 200Ω, 제3 부궤환저항(Rf3)값이 400Ω, 제4 부궤환저항(Rf4)값이 800Ω, 제5 부궤환저항(Rf5)값이 1600Ω, 제6 부궤환저항(Rf6)값이 3200Ω이라면, 디지털 신호의 논리값이 "111111"의 경우에는 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 합성 저항값은 0Ω이고, 디지털 신호의 논리값이 "000000"인 경우에는 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 합성 저항값은 6300Ω이며, 디지털 신호의 논리값이 "011111"인 경우에는 제1 내지 제6 부궤환저항(Rf1 내지 Rf6)의 합성 저항값은 3200Ω이다. 이러한 합성 저항값은 공통전압 보상부(160)의 반전 증폭률을 결정하는 것으로서 액정패널(110)의 상하 위치에 따라 다르게 결정된다. 즉, 위의 예에서 합성 저항값은 액정패널(110)의 최상단부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 0Ω, 액정패널(110)의 중앙부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 3200Ω, 액정패널(110)의 최하단부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 6300Ω으로 결정될 수 있다. 타이밍 콘트롤러(140)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 표시 데이터의 위치를 판단하고 그 판단 결과에 대응하는 6 비트의 증폭률 제어신호(Φ)를 공통전압 보상부(160)로 공급한다. 이 증폭률 제어신호(Φ)에 따라 제1 내지 제6 스위치(S1 내지 S6)가 스위칭되어 상술한 예에서와 같이 액정패널(110)에서 표시 데이터의 위치에 따라 부궤환 저항값이 결정되게 된다. 그리고, 결정된 부궤환 저항값에 따라 피드백 공통전압(Vcom-F/B)이 반전 증폭되어 공통전압 신호배선(170)을 통해 액정패널(110)의 좌우 상단부로 공급됨으로써 표시 데이터의 위치에 따라 가변되는 공통전압(Vcom)의 왜곡은 최소화될 수 있게 된다.

도 10은 본 발명의 제2 실시예에 따른 액정표시장치의 공통전압 보상부를 나타내는 회로도이다.

도 10을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치의 공통전압 보상부(160)는 액정패널(110)의 좌우측 하단부로부터의 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)과 공통전압 발생부(150)로부터의 공통전압(Vcom)을 차동증폭시키고 그 차동증폭된 신호의 위상을 반전시켜 공통전압 보상신호(Vcom')를 발생하기 위한 반전증폭부(264)와, 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 반전증폭부(264)의 증폭률을 변환하기 위한 증폭률 변환부(262)를 구비한다.

반전증폭부(264)는 액정패널(110)의 좌우측 하단부로부터 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)이 입력되는 (-) 입력단과 공통전압 발생부(150)로부터 공통전압(Vcom)이 입력되는 (+) 입력단을 구비한 차동증폭기(OP-AMP)로 구성된다. 이때, (-) 입력단에 입력되는 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)은 데이터신호와의 커패시터 커플링(Capacitor Coupling)에 의해 공통전압(Vcom)을 기준으로 아래 위로 스윙되는 교류파를 띠게 된다. 실제로 (-) 입력단에 입력되는 피드백 공통전압(Vcom-FB)은 액정패널(110)의 좌측 하단부로부터의 제1 피드백 공통전압(Vcom-FB-L)과 액정패널(110)의 우측 하단부로부터의 제2 피드백 공통전압(Vcom-FB-R)의 평균값이다. 한편, 피드백 공통전압(Vcom-FB)은 액정패널(110)의 하단부 양측이 아닌 어느 일측으로부터 피드백되는 전압값일 수도 있다. (+) 입력단에 입력되는 공통전압 발생부(150)로부터의 공통전압(Vcom)은 직류이다. 이러한 반전증폭부(264)는 액정패널(110)의 좌우측 하단부로부터의 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)과 공통전압 발생부(150)로부터의 공통전압(Vcom)을 차동증폭시키고 그 차동증폭된 신호의 위상을 반전시켜 공통전압 보상신호(Vcom')를 발생한다.

증폭률 변환부(262)는 반전증폭부(264)의 (-) 입력단에 병렬로 접속되는 제3 및 제4 입력저항(R3,R4)과, 반전증폭부(264)의 (-) 입력단과 출력단(n2) 사이에 병렬로 접속되는 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)과, 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)과 각각 직렬로 접속되어 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 스위칭됨으로써 반전증폭부(264)의 (-) 입력단과 출력단(n2) 사이에 각각 형성되는 지로들(a 내지 f)의 전류 패스를 형성하거나 차단하는 제7 내지 제12 스위치(S7 내지 S12)을 구비한다.

제3 입력저항(R3)과 피드백 공통전압(Vcom-F/B-R)의 입력단 사이에는 제3 커패시터가 접속되어 피드백 공통전압(Vcom-F/B-R)과 제3 입력저항을 커플링시킴으로써 피드백 공통전압(Vcom-F/B-R)에 포함된 직류 노이즈를 제거한다. 제4 입력저항(R4)과 피드백 공통전압(Vcom-F/B-L)의 입력단 사이에는 제4 커패시터가 접속되 어 피드백 공통전압(Vcom-F/B-L)과 제4 입력저항을 커플링시킴으로써 피드백 공통전압(Vcom-F/B-L)에 포함된 직류 노이즈를 제거한다.

제7 내지 제12 부궤환저항(Rf7 내지 Rf12)은 반전증폭부(264)의 (-) 입력단과 제7 스위치(S7) 사이에 접속되는 제7 부궤환저항(Rf7)과, 위상반전부(264)의 (-) 입력단과 제8 스위치(S8) 사이에 접속되는 제8 부궤환저항(Rf8)과, 위상반전부(264)의 (-) 입력단과 제9 스위치(S9) 사이에 접속되는 제9 부궤환저항(Rf9)과, 위상반전부(264)의 (-) 입력단과 제10 스위치(S10) 사이에 접속되는 제10 부궤환저항(Rf10)과, 위상반전부(264)의 (-) 입력단과 제11 스위치(S11) 사이에 접속되는 제11 부궤환저항(Rf11)과, 위상반전부(264)의 (-) 입력단과 제12 스위치(S12) 사이에 접속되는 제12 부궤환저항(Rf12)으로 구성된다. 이 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)의 저항값은 다양한 증폭률을 구현하기 위해 가중치 값이 서로 다르다. 제7 내지 제12 스위치(S7 내지 S12)는 제7 부궤환저항(Rf7)과 출력단(n2) 사이에 접속되는 제7 스위치(S7)와, 제8 부궤환저항(Rf8)과 출력단(n2) 사이에 접속되는 제8 스위치(S8)와, 제9 부궤환저항(Rf9)과 출력단(n2) 사이에 접속되는 제9 스위치(S9)와, 제10 부궤환저항(Rf10)과 출력단(n2) 사이에 접속되는 제10 스위치(S10)와, 제11 부궤환저항(Rf11)과 출력단(n2) 사이에 접속되는 제11 스위치(S11)와, 제12 부궤환저항(Rf12)과 출력단(n2) 사이에 접속되는 제12 스위치(S12)로 구성된다. 이 제7 내지 제12 스위치(S7 내지 S12)는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 스위칭됨으로써 반전증폭부(264)의 (-) 입력단과 출력단(n2) 사이에 각각 형성되는 지로들(a 내지 f)의 전류 패스 를 형성하거나 차단한다. 증폭률 제어신호(Φ)는 본 실시예에서 6 비트의 디지털 신호로 설정될 수 있으며, 각 비트는 도 10에 도시된 D7 내지 D12에 대응된다. 이 6 비트의 디지털 신호는 액정패널의 상하 위치에 따라 64가지의 서로 다른 값으로 타이밍 콘트롤러(140)내에 내장되어 있다. 디지털 신호의 논리값이 "1"일 때는 스위치가 닫혀 해당 지로의 전류패스는 형성되게 되고, "0"일 때는 스위치가 열려 해당 지로의 전류 패스는 차단되게 된다. 예를 들어, 디지털 신호의 논리값이 "111111"이라면 제7 내지 제12 스위치(S7 내지 S12)는 모두 닫히게 되어 모든 지로들(a 내지 f)의 전류 패스는 형성되게 된다. 디지털 신호의 논리값이 "100000"이라면 제12 스위치(S12)는 닫히게 되어 지류(f)의 전류 패스가 형성되게 되고, 제7 내지 제11 스위치(S7 내지 S11)는 모두 열리게 되어 나머지 지로들(a 내지 e)의 전류 패스는 차단되게 된다. 또한, 디지털 신호의 논리값이 "010000"이라면 제11 스위치(S11)는 닫혀 지류(e)의 전류 패스가 형성되게 되고, 제7 내지 제10 및 제12 스위치(S7 내지 S10, S12)는 모두 열려 나머지 지로들(a 내지 d, f)의 전류 패스는 차단되게 된다. 여기서, 제7 부궤환저항(Rf7)값이 100Ω, 제8 부궤환저항(Rf8)값이 200Ω, 제9 부궤환저항(Rf9)값이 400Ω, 제10 부궤환저항(Rf10)값이 800Ω, 제11 부궤환저항(Rf11)값이 1600Ω, 제12 부궤환저항(Rf12)값이 3200Ω이라면, 디지털 신호의 논리값이 "111111"의 경우에는 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)의 합성 저항값은 약 50.8Ω이고, 디지털 신호의 논리값이 "100000"인 경우에는 제7 내지 제12 부궤환저항(Rf7 내지 Rf12)의 합성 저항값은 3200Ω이며, 디지털 신호의 논리값이 "010000"인 경우에는 제7 내지 제12 부궤환저항(Rf7 내지 Rf12) 의 합성 저항값은 1600Ω이다. 이러한 합성 저항값은 공통전압 보상부(160)의 반전 증폭률을 결정하는 것으로서 액정패널(110)의 상하 위치에 따라 다르게 결정된다. 즉, 위의 예에서 합성 저항값은 액정패널(110)의 최상단부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 50.8Ω, 액정패널(110)의 중앙부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 1600Ω, 액정패널(110)의 최하단부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 3200Ω으로 결정될 수 있다. 타이밍 콘트롤러(140)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 표시 데이터의 위치를 판단하고 그 판단 결과에 대응하는 6 비트의 증폭률 제어신호(Φ)를 공통전압 보상부(160)로 공급한다. 이 증폭률 제어신호(Φ)에 따라 제7 내지 제12 스위치(S7 내지 S12)가 스위칭되어 상술한 예에서와 같이 액정패널(110)에서 표시 데이터의 위치에 따라 부궤환 저항값이 결정되게 된다. 그리고, 결정된 부궤환 저항값에 따라 피드백 공통전압(Vcom-F/B)이 반전 증폭되어 공통전압 신호배선(170)을 통해 액정패널(110)의 좌우 상단부로 공급됨으로써 표시 데이터의 위치에 따라 가변되는 공통전압(Vcom)의 왜곡은 최소화될 수 있게 된다.

도 11은 본 발명의 제3 실시예에 따른 액정표시장치의 공통전압 보상부를 나타내는 블럭도이다.

도 11을 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치의 공통전압 보상부(160)는 액정패널(110)의 좌우측 하단부로부터의 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)과 공통전압 발생부(150)로부터의 공통전압(Vcom)을 차동증폭시키고 그 차동증폭된 신호의 위상을 반전시켜 공통전압 보상신호(Vcom')를 발생하기 위한 반전증폭부(364)와, 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)에 응답하여 반전증폭부(364)의 증폭률을 변환하기 위한 증폭률 변환부(362)를 구비한다.

반전증폭부(364)는 액정패널(110)의 좌우측 하단부로부터 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)이 입력되는 (-) 입력단과 공통전압 발생부(150)로부터 공통전압(Vcom)이 입력되는 (+) 입력단을 구비한 차동증폭기(OP-AMP)로 구성된다. 이때, (-) 입력단에 입력되는 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)은 데이터신호와의 커패시터 커플링(Capacitor Coupling)에 의해 공통전압(Vcom)을 기준으로 아래 위로 스윙되는 교류파를 띠게 된다. 실제로 (-) 입력단에 입력되는 피드백 공통전압(Vcom-FB)은 액정패널(110)의 좌측 하단부로부터의 제1 피드백 공통전압(Vcom-FB-L)과 액정패널(110)의 우측 하단부로부터의 제2 피드백 공통전압(Vcom-FB-R)의 평균값이다. 한편, 피드백 공통전압(Vcom-FB)은 액정패널(110)의 하단부 양측이 아닌 어느 일측으로부터 피드백되는 전압값일 수도 있다. (+) 입력단에 입력되는 공통전압 발생부(150)로부터의 공통전압(Vcom)은 직류이다. 이러한 반전증폭부(364)는 액정패널(110)의 좌우측 하단부로부터의 피드백 공통전압(Vcom-FB-R, Vcom-FB-L)과 공통전압 발생부(150)로부터의 공통전압(Vcom)을 차동증폭시키고 그 차동증폭된 신호의 위상을 반전시켜 공통전압 보상신호(Vcom')를 발생한다.

증폭률 변환부(362)는 타이밍 콘트롤러(140)로부터의 증폭률 제어신호(Φ)를 저장하고 이에 대응되는 다수의 스위치 제어신호(Φ')를 발생하는 레지스터(363)와, 증폭률 제어신호(Φ)에 대응되는 다수의 스위치 제어신호(Φ')를 저장하는 메 모리(364)와, 외부 데이터(A0,A1)에 따라 메모리(364)에 저장된 다수의 스위치 제어신호(Φ')를 변경하는 인터페이스회로(365)와, 레지스터(363)로부터의 스위치 제어신호(Φ')에 따라 다수의 스위치 소자(S0 내지 S127)를 선택적으로 스위칭시키는 디코더(366)와, 다수의 스위치 소자(S0 내지 S127)를 포함하고 k(k는 0 이상이고 127 이하의 자연수)번째 스위치 소자(Sk)의 게이트(G)는 디코더(366)의 k번째 출력핀(Pk)에 접속되고 드레인(D)은 공통노드(n0)에 접속되며 소스(S)는 k번째 노드(nk)에 접속되는 스위칭부(367)와, 서로 인접하는 스위치 소자들(S0 내지 S127)의 소스(S)와 소스(S) 사이에 각각 접속되고 그 접속된 저항(R)들이 반전증폭부(364)의 (-) 입력단과 출력단(n127) 사이에서 서로 직렬로 접속되어 형성되는 저항 스트링(368)과, 반전증폭부(364)의 (-) 입력단에 병렬로 접속되는 제5 및 제6 입력저항(R5,R6)을 구비한다.

제5 입력저항(R5)과 피드백 공통전압(Vcom-F/B-R)의 입력단 사이에는 제5 커패시터가 접속되어 피드백 공통전압(Vcom-F/B-R)과 제5 입력저항을 커플링시킴으로써 피드백 공통전압(Vcom-F/B-R)에 포함된 직류 노이즈를 제거한다. 제6 입력저항(R6)과 피드백 공통전압(Vcom-F/B-L)의 입력단 사이에는 제6 커패시터가 접속되어 피드백 공통전압(Vcom-F/B-L)과 제6 입력저항을 커플링시킴으로써 피드백 공통전압(Vcom-F/B-L)에 포함된 직류 노이즈를 제거한다.

레지스터(363)는 타이밍 콘트롤러(140)로부터 공급되는 증폭률 제어신호(Φ)인 직렬 제어데이터 신호(SDA)와 직렬 제어클럭 신호(SCL)를 저장하고 이에 대응되는 다수의 스위치 제어신호(Φ')를 발생한다. 이를 위해 레지스터(363)는 직렬 제 어데이터 신호(SDA)를 리드 어드레스로 하여 메모리(364)에 공급하고, 그 리드 어드레스에 따라 메모리(364)로부터 출력된 스위치 제어신호(Φ')를 공급받는다. 타이밍 콘트롤러(140)내에는 현재 데이터가 표시되는 액정패널(110)의 상하 위치에 따라 가변되는 7 비트의 제어신호(Φ)가 내장되어 있다. 이에 따라, 레지스터(363)에 의해 발생되는 스위치 제어신호(Φ')는 7 비트의 디지털 신호로 구성된다.

메모리(364)는 데이터의 갱신 및 소거가 가능한 비휘발성 메모리 예를 들면, EEPROM(Electrically Erasable Programmable Read Only Memory) 및/또는 EDID ROM(Extended Display Identification Data ROM)을 포함하여 액정패널상에서 표시 데이터의 위치에 따라 가변되는 증폭률 제어신호(Φ)와 이 증폭률 제어신호(Φ)에 대응되는 스위치 제어신호(Φ')를 룩업 테이블 형태로 저장한다. 이 저장된 스위치 제어신호(Φ')는 인터페이스회로(365)를 통해 외부 시스템으로부터 인가되는 전기적 신호(A0,A1)에 의해 갱신될 수 있다.

인터페이스회로(365)는 I²C 등의 통신 표준 프로토콜 규격에 맞춰 설계된다. 외부 시스템에서는 이 인터페이스회로(365)를 통해 메모리(364)에 저장된 데이터를 읽어들이거나 수정할 수 있다. 즉, 메모리(364)에 저장된 증폭률 제어신호(Φ)와 스위치 제어신호(Φ')는 공정변화, 적용 모델간 차이 등과 같은 이유에 의해 갱신이 요구되며, 사용자는 갱신하고자 하는 제어데이터들(Φ,Φ')을 외부 시스템을 통해 입력한다. 이 제어데이터들(Φ,Φ')은 도시하지 않은 롬 기록기에 의해 전기적 신호(A0,A1)로 변환되어 인터페이스회로(365)를 통해 메모리(364)에 저장된다.

디코더(366)는 표시데이터가 위치되는 액정패널의 상하 위치에 따라 128개의 서로 다른 스위치 제어신호(Φ'), 즉 7 비트의 디지털 제어신호를 레지스터(363)로부터 공급받고 이를 디코딩하여 해당 출력핀을 통해 스위칭 신호를 출력한다. 디코더(366)에는 7 비트의 디지털 제어신호에 대응되도록 128개의 출력핀들(P0 내지 P127)이 구비되어 있다. 출력핀들(P0 내지 P127) 각각은 스위칭부(367)의 다수의 스위치 소자(S0 내지 S127)의 게이트와 일대일로 접속된다. 이러한, 디코더(366)는 7 비트의 스위치 제어신호(Φ')에 따라 해당 스위치소자의 게이트로 스위칭 신호를 공급하여 그 스위치소자가 스위칭되도록 한다.

스위칭부(367)는 다수의 스위치 소자(S0 내지 S127)로 구성되며, 특히 스위치 소자로는 박막 트랜지스터(Thin Film Transister)가 사용된다. 다수의 스위치 소자(S0 내지 S127) 중에서 k(k는 0 이상이고 127 이하의 자연수)번째 스위치 소자(Sk)의 게이트(G)는 디코더(366)의 k번째 출력핀(Pk)에 접속되고 드레인(D)은 공통노드(n0)에 접속되며 소스(S)는 k번째 노드(nk)에 접속된다. 이러한 스위칭부(367)의 스위칭 작용에 의해 반전증폭부(364)의 (-) 입력단(n0)과 출력 노드(n127) 사이에서 직렬로 접속되어 있는 저항 스트링(368)의 합성 저항값이 결정되어 공통전압 보상부(160)의 반전 증폭률이 결정되게 된다.

저항 스트링(368)은 반전증폭부(364)의 (-) 입력단 노드(n0)와 출력 노드(n127) 사이에서 직렬로 접속되는 다수의 저항(R)들로 구성된다. 다수의 직렬 저항들은 동일한 크기를 가진다. 도 11에 도시된 바와 같이 저항(R)과 저항(R) 사 이에는 노드(n0)와 출력노드(n127)외에 126개의 다른 노드들(n1 내지 n126)이 형성되어 각각 스위치 소자들(S1 내지 S126)의 소스(S)와 일대일로 접속된다. 반전증폭부(364)의 (-)입력단 노드(n0)는 스위치 소자(S0)의 소스(S)와 접속되고, 출력노드(n127)는 스위치 소자(S127)의 소스(S)와 접속된다.

여기서, 저항 스트링(368)을 구성하는 모든 저항들(R)의 저항값이 10Ω이라고 가정하면, 디지털 신호의 논리값이 "1111111"의 경우에는 디코더(366)의 출력핀(P127)에 의해 스위치(S127)가 턴 온 되어 저항 스트링(368)의 합성 저항값은 0Ω으로 결정되고, 디지털 신호의 논리값이 "0000000"인 경우에는 디코더(366)의 출력핀(P0)에 의해 스위치(S0)가 턴 온 되어 저항 스트링(368)의 합성 저항값은 1270Ω으로 결정되며, 디지털 신호의 논리값이 "0111111"인 경우에는 디코더(366)의 출력핀(P63)에 의해 스위치(S63)가 턴 온 되어 저항 스트링(368)의 합성 저항값은 640Ω으로 결정된다. 이러한 합성 저항값은 공통전압 보상부(160)의 반전 증폭률을 결정하는 것으로서 액정패널(110)의 상하 위치에 따라 다르게 결정된다. 즉, 위의 예에서 합성 저항값은 액정패널(110)의 최상단부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 0Ω, 액정패널(110)의 중앙부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 640Ω, 액정패널(110)의 최하단부에 위치하는 수평 방향의 액정셀들에 데이터 신호를 공급하는 경우에는 1270Ω으로 결정될 수 있다. 타이밍 콘트롤러(140)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 표시 데이터의 위치를 판단하고 그 판단 결과에 대응하는 7 비트의 증폭률 제어신호(Φ)를 공통전압 보상부(160)로 공급한다. 이 증폭률 제어신호(Φ)에 따라 다수의 스위치 소자들(S0 내지 S127)이 스위칭되어 상술한 예에서와 같이 액정패널(110)에서 표시 데이터의 위치에 따라 부궤환 저항값이 결정되게 된다. 그리고, 결정된 부궤환 저항값에 따라 피드백 공통전압(Vcom-F/B)이 반전 증폭되어 공통전압 신호배선(170)을 통해 액정패널(110)의 좌우 상단부로 공급됨으로써 표시 데이터의 위치에 따라 가변되는 공통전압(Vcom)의 왜곡은 최소화될 수 있게 된다.

도 12 내지 도 14는 액정패널에서의 표시 데이터의 위치에 따른 증폭률 변화를 설명하기 위한 도면이다.

도 12는 제3 실시예에서와 같이 동일한 저항값을 가지는 다수의 저항들(R)에 의해 표시 데이터가 액정패널(110)의 하부에 위치할수록 피드백 공통전압(Vcom-F/B)의 반전 증폭률이 선형적으로 증가되는 것을 도시하고 있다.

도 13은 제1 및 제2 실시예에서와 같이 서로 다른 저항값을 가지는 다수의 저항들(Rf1 내지 Rf6, Rf7 내지 Rf12)에 의해 표시 데이터가 액정패널(110)의 하부에 위치할수록 피드백 공통전압(Vcom-F/B)의 반전 증폭률을 증가시키되, 공통전압 신호배선(170)의 구조 및 저항값의 분포를 감안하여 반전 증폭률이 비선형적으로 증가되도록 하는 것을 도시하고 있다.

도 14는 별도의 피드백 전용 라인(미도시)을 액정패널(110)의 상하부에 형성하여 반전 증폭된 피드백 공통전압을 액정패널(110)의 상측부 뿐만 아니라 하측부에도 동일하게 인가하는 경우의 반전 증폭률의 변화를 도시하고 있다.

한편, 본 발명의 실시예에서는 IPS 모드를 예로 들어 설명했지만, 본 발명의 기술적 사상은 이에 한정되지 않고 VA(Verticle Alignment) 모드, TN(Twisted Nematic) 모드 등에도 적용가능하다. 또한, 본 발명의 기술적 사상은 도트 인버젼 방식에 의해 구동되는 경우뿐만 아니라 모든 인버젼 방식에 의해 구동되는 경우에도 적용가능하다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법은 액정패널에서의 표시 데이터의 위치에 따라 피드백 공통전압의 반전 증폭률을 다르게 조정하여 액정패널로 공급함으로써 공통전압의 왜곡을 최소화하여 화질이 저하되는 것을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (22)

1. 액정패널;

   상기 액정패널에 공급되는 공통전압을 발생하기 위한 공통전압 발생부;

   상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 타이밍 콘트롤러; 및

   상기 증폭률 제어신호에 응답하여 상기 공통전압을 기준으로 상기 액정패널에서의 표시 데이터의 위치에 따라 상기 액정패널로부터의 피드백 공통전압의 반전 증폭률을 다르게 조정하여 상기 액정패널로 공급하는 공통전압 보상부를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 공통전압 보상부는,

   상기 액정패널로부터의 피드백 공통전압과 상기 공통전압 발생부로부터의 공통전압을 차동증폭시키고 그 차동증폭된 신호의 위상을 반전시키기 위한 반전증폭부; 및

   상기 타이밍 콘트롤러로부터의 증폭률 제어신호에 응답하여 상기 반전증폭부의 증폭률을 변환하기 위한 증폭률 변환부를 구비하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 반전증폭부는,

   비반전 입력단을 통해 입력되는 상기 공통전압을 기준으로 반전 입력단을 통해 입력되는 상기 피드백 공통전압을 반전증폭시키기 위한 차동증폭기인 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 액정패널은 컬러필터 어레이 기판과 이와 대향되는 박막트랜지스터 어레이 기판을 포함하고, 상기 피드백 공통전압은 상기 박막트랜지스터 어레이 기판의 일측에 형성된 공통전압 신호배선으로부터 피드백되는 것을 특징으로 하는 액정표시장치.
5. 제 4 항에 있어서,

   상기 공통전압 신호배선은 상기 박막 트랜지스터 기판의 좌우측 각각에 세로 방향으로 서로 분리되어 형성되고, 상기 피드백 공통전압은 상기 공통전압 신호배선들의 양측 하단부로부터 각각 피드백되는 제1 및 제2 피드백 공통전압을 포함하는 것을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,

   상기 증폭률 변환부는,

   상기 차동증폭기의 반전 입력단에 서로 병렬로 접속되고 상기 제1 피드백 공통전압이 인가되는 제1 입력저항과 상기 제2 피드백 공통전압이 인가되는 제2 입력저항;

   상기 차동증폭기의 반전 입력단과 상기 차동증폭기의 출력단 사이에 서로 직렬로 접속되는 제1 내지 제6 부궤환저항; 및

   상기 제1 내지 제6 부궤환저항과 각각 병렬로 접속되어 상기 타이밍 콘트롤러로부터의 증폭률 제어신호에 응답하여 각각 스위칭됨으로써 상기 부궤환저항들의 합성 저항값을 결정하는 제1 내지 제6 스위치를 구비하는 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 증폭률 제어신호는 6 비트의 디지털 신호인 것을 특징으로 하는 액정표시장치.
8. 제 6 항에 있어서,

   상기 제1 내지 제6 부궤환저항들의 저항값은 서로 다른 것을 특징으로 하는 액정표시장치.
9. 제 5 항에 있어서,

   상기 증폭률 변환부는,

   상기 차동증폭기의 반전 입력단에 서로 병렬로 접속되고 상기 제1 피드백 공통전압이 인가되는 제3 입력저항과 상기 제2 피드백 공통전압이 인가되는 제4 입력저항;

   상기 차동증폭기의 반전 입력단과 상기 차동증폭기의 출력단 사이에 서로 병렬로 접속되는 제7 내지 제12 부궤환저항; 및

   상기 제7 내지 제12 부궤환저항과 상기 차동증폭기의 출력단 사이에 각각 직렬로 접속되어 상기 타이밍 콘트롤러로부터의 증폭률 제어신호에 응답하여 스위칭됨으로써 상기 부궤환저항들의 합성 저항값을 결정하는 제7 내지 제12 스위치를 구비하는 것을 특징으로 하는 액정표시장치.
10. 제 9 항에 있어서,

    상기 증폭률 제어신호는 6 비트의 디지털 신호인 것을 특징으로 하는 액정표시장치.
11. 제 9 항에 있어서,

    상기 제7 내지 제12 부궤환저항들의 저항값은 서로 다른 것을 특징으로 하는 액정표시장치.
12. 제 5 항에 있어서,

    상기 증폭률 변환부는,

    상기 차동증폭기의 반전 입력단에 서로 병렬로 접속되고 상기 제1 피드백 공통전압이 인가되는 제5 입력저항과 상기 제2 피드백 공통전압이 인가되는 제6 입력저항;

    상기 증폭률 제어신호에 대응되는 다수의 스위치 제어신호를 저장하는 메모리;

    상기 타이밍 콘트롤러로부터의 증폭률 제어신호를 저장하고 이에 대응되는 스위치 제어신호를 발생하는 레지스터;

    상기 레지스터로부터의 스위치 제어신호를 디코딩하기 위한 디코더;

    상기 디코딩된 스위치 제어신호에 따라 스위칭되는 다수의 스위치 소자; 및

    상기 차동증폭기의 반전 입력단과 상기 차동증폭기의 출력단 사이에 서로 직렬로 접속되어 상기 스위치 소자의 스위칭에 따라 합성저항 값이 결정되는 다수의 저항들을 포함하는 저항 스트링을 구비하는 것을 특징으로 하는 액정표시장치.
13. 제 12 항에 있어서,

    상기 증폭률 제어신호 및 스위치 제어신호는 7 비트의 디지털 신호인 것을 특징으로 하는 액정표시장치.
14. 제 13 항에 있어서,

    상기 디코더의 출력핀은 128개이며, 상기 다수의 스위치 소자는 박막 트랜지스터들로 구성되는 것을 특징으로 하는 액정표시장치.
15. 제 14 항에 있어서,

    상기 박막 트랜지스터들의 게이트들은 상기 디코더의 출력핀들과 일대일로 접속되고, 드레인들은 상기 차동증폭기의 반전 입력단에 공통접속되며, 소스들은 상기 저항 스트링에 접속되는 것을 특징으로 하는 액정표시장치.
16. 제 15 항에 있어서,

    인접하여 상기 저항 스트링에 접속되는 상기 박막 트랜지스터들의 소스와 소스 사이에는 상기 저항 스트링을 구성하는 저항들이 하나씩 배치되는 것을 특징으로 하는 액정표시장치.
17. 제 16 항에 있어서,

    상기 저항들의 저항값은 동일한 것을 특징으로 하는 액정표시장치.
18. 제 12 항에 있어서,

    외부 데이터에 따라 상기 메모리에 저장된 상기 다수의 스위치 제어신호를 변경하는 인터페이스회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
19. 액정패널에 공통전압을 공급하고 상기 액정패널로부터 피드백 공통전압을 피드백하는 제1 단계;

    상기 액정패널에서의 표시 데이터의 위치에 따라 다른 증폭률 제어신호를 발생하는 제2 단계; 및

    상기 증폭률 제어신호에 응답하여 상기 공통전압을 기준으로 상기 액정패널에서의 표시 데이터의 위치에 따라 상기 피드백 공통전압의 반전 증폭률을 다르게 조정하여 상기 액정패널로 공급하는 제3 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
20. 제 19 항에 있어서,

    상기 제3 단계에서는,

    상기 증폭률 제어신호에 응답하여 상기 반전 증폭률을 변환하고 이 변환된 증폭률에 따라 상기 공통전압을 기준으로 상기 피드백 공통전압을 반전증폭시킨 후 상기 표시 데이터와 함께 상기 액정패널에 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
21. 제 20 항에 있어서,

    상기 증폭률 제어신호는 디지털 신호로서 액정패널의 크기에 비례하여 그 비트수가 증가하는 것을 특징으로 하는 액정표시장치의 구동방법.
22. 제 21 항에 있어서,

    상기 증폭률 제어신호는 6 비트 또는 7 비트인 것을 특징으로 하는 액정표시 장치의 구동방법.

Images