JP4898349B2 - 表示装置 - Google Patents

Description

本発明は表示装置に係り、さらに詳細には表示品質を改善することができる表示装置に関する。

一般的に液晶表示装置は二つの表示基板とその間に介在された液晶層とからなる。液晶表示装置は液晶層に電界を印加して、電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の映像を表示する。
このような液晶表示装置は最近、コンピュータの表示装置だけでなく、テレビの表示画面として広く用いられていることによって、動画を実現する必要性が高くなっている。しかし、従来の液晶表示装置は液晶の応答速度が遅くて動画を実現しにくい。

具体的に、液晶分子の応答速度が遅くて液晶キャパシタに充電される電圧が目標電圧（すなわち、所望の輝度を得ることができる電圧）まで到逹するまでは、一定の時間が必要となる。このような遅延時間は、前段のフレームにおいて液晶キャパシタにあらかじめ充電されている前段電圧と、現在のフレームの目標電圧との電位差によって変わる。
特に、現在のフレームの目標電圧と前段フレームの電圧との差が大きい場合、はじめから目標電圧のみを印加した場合、スイッチング素子がターンオンされる１Ｈ時間の間だけでは、目標電圧に到逹できないおそれがある。

本発明の目的は応答速度を向上させるための表示装置を提供することにある。

本発明１に係る表示装置は、第１映像処理部、第２映像処理部、ガンマ基準電圧発生部、データ駆動部、ゲート駆動部及び表示部を含む。
前記第１映像処理部は第１外部映像信号に応答して第１プレチルト区間の間第１プレチルト階調を出力し、前記第２映像処理部は第２外部映像信号に応答して第２プレチルト区間の間前記第１プレチルト階調より高い第２プレチルト階調を出力する。

前記ガンマ基準電圧発生部は外部から電源電圧が入力されてガンマ基準電圧を出力する。前記データ駆動部は前記ガンマ基準電圧に基づいて前記第１プレチルト区間の間前記第１プレチルト階調を第１プレチルト電圧に変換して出力し、前記第２プレチルト区間の間前記第２プレチルト階調を前記第１プレチルト電圧と同一の第２プレチルト電圧に変換して出力する。前記ゲート駆動部は前記第１プレチルト区間の間第１ゲート信号を出力し、前記第２プレチルト区間の間第２ゲート信号を出力する。

前記表示部は第１及び第２画素を含む多数の画素からなって映像を表示する。前記第１画素は前記第１プレチルト区間の間前記第１ゲート信号に応答して前記第１プレチルト電圧が入力され、前記第２画素は前記第２プレチルト区間の間前記第２ゲート信号に応答して前記第２プレチルト電圧が入力される。
上記の表示装置によれば、第１及び第２プレチルト電圧は、電圧レベルが同じになるように生成される。したがって、第１区間で駆動される第１画素および第２区間で駆動される第２画素において液晶に印加される充電量が同一になり、その結果、第１画素および第２画素において、液晶の充電量の差によって発生する応答速度の低下を防止することができる。つまり、第１画素と第２画素とで充電量を同一にすることで、応答速度が同程度となり、第１画素と第２画素との混合により視認される画像の画質を向上することができる。

なお、特許請求の範囲の第１プレチルト区間、第１階調、第１プレチルト信号、第１プレチルト電圧は、それぞれ第１区間、ハイプレチルト階調、（Ｒ_H’、Ｇ_H’、Ｂ_H’）、ハイプレチルト電圧に相当する。また、特許請求の範囲の第２プレチルト区間、第２階調、第２プレチルト信号、第２プレチルト電圧は、それぞれ第２区間、ロープレチルト階調、（Ｒ_L’、Ｇ_L’、Ｂ_L’）、ロープレチルト電圧に相当する。

本発明２は、発明１において、前記第１映像処理部に次のフレームの第１ハイ映像信号が入力され、あらかじめ貯蔵された現在フレームの第２ハイ映像信号とあらかじめ貯蔵された前段フレームの第３ハイ映像信号に基づいて第１ハイ補正信号を生成し、前記第１ハイ映像信号と前記第１ハイ補正信号に基づいて第２ハイ補正信号を生成する。また、前記第２映像処理部に次のフレームの第１ロー映像信号が入力され、あらかじめ貯蔵された現在フレームの第２ロー映像信号とあらかじめ貯蔵された前段フレームの第３ロー映像信号に基づいて第１ロー補正信号を生成し、前記第１ロー映像信号と前記第１ロー補正信号に基づいて第２ロー補正信号を生成する。

本発明３は、発明２において、前記第１映像処理部は前記第３ハイ映像信号があらかじめ設定された第１基準値より小さく、前記第１ハイ補正信号があらかじめ設定された第２基準値より小さく、前記第１ハイ映像信号があらかじめ設定された第３基準値より大きければ、前記第３ハイ映像信号と同一の前記第１ハイ補正信号及び前記第１ハイ補正信号に第１ハイ補正値が加えられた前記第２ハイ補正信号を生成する。また、前記ロー映像処理部は前記第３ロー映像信号があらかじめ設定された第４基準値より小さく、前記第１ロー補正信号があらかじめ設定された第５基準値より小さく、前記第１ロー映像信号があらかじめ設定された第６基準値より大きければ、前記第３ロー映像信号と同一の第１ロー補正信号及び前記第１ロー補正信号に第１ロー補正値が加えられた前記第２ロー補正信号を生成する。

本発明４は、発明３において、前記第２ハイ補正信号は前記第１プレチルト信号に対応する信号であり、前記第２ロー補正信号は前記第２プレチルト信号に対応する信号である。
本発明５は、発明４において、前記第１ハイ補正値は前記第１ロー補正値より小さい。
本発明６は、発明２において、前記第１映像処理部は前記第３ハイ映像信号があらかじめ設定された第１基準値以上であるか、前記第１ハイ補正信号があらかじめ設定された第２基準値以上であるか、前記第１ハイ映像信号があらかじめ設定された第３基準値以下であれば、前記第２ハイ補正信号より第２ハイ補正値だけオーバーシュートされた前記第１ハイ補正信号及び前記第１ハイ補正信号と同一の値を有する前記第２ハイ補正信号を生成する。また、前記第２映像処理部は前記第３ロー映像信号があらかじめ設定された第４基準値以上であるか、前記第１ロー補正信号があらかじめ設定された第５基準値以上であるか、前記第１ロー映像信号があらかじめ設定された第６基準値以下であれば、前記第２ロー補正信号より第２ロー補正値だけオーバーシュートされた前記第１ロー補正信号及び前記第２ロー補正信号と同一の値を有する前記第２ロー補正信号を生成する。

本発明７は、発明６において、前記データ駆動部は、第１オーバーシュート期間の間前記ガンマ基準電圧に基づいて前記第１映像処理部から出力される前記第２ハイ補正信号をハイガンマ電圧に変換して出力し、第２オーバーシュート期間の間前記ガンマ基準電圧に基づいて前記第１映像処理部から出力される前記第２ハイ補正信号を前記ハイガンマ電圧より低い電圧レベルを有するローガンマ電圧に変換して出力する。

本発明８は、発明１において、前記第１映像処理部は、次のフレームの第１ハイ映像信号が入力されて貯蔵され、あらかじめ貯蔵された現在フレームの第２ハイ映像信号を出力する第１フレームメモリと、あらかじめ貯蔵された前段フレームの前記第３ハイ映像信号を出力し、前記現在フレームの前記第２ハイ映像信号が入力される第２フレームメモリと、前記第２及び第３ハイ映像信号に基づいて第１ハイ補正信号を生成する第１補正部と、前記第１ハイ映像信号と前記第１ハイ補正信号に基づいて前記第１プレチルト信号に対応する第２ハイ補正信号を生成する第２補正部とを含む。

本発明９は、発明１において、前記第２映像処理部は、次のフレームの第１ロー映像信号が入力されて貯蔵され、あらかじめ貯蔵された現在フレームの第２ロー映像信号を出力する第３フレームメモリと、あらかじめ貯蔵された前段フレームの第３ロー映像信号を出力し、前記現在フレームの前記第２ロー映像信号が入力される第４フレームメモリと、前記第２及び第３ロー映像信号に基づいて第１ハイ補正信号を生成する第３補正部と、前記第１ロー映像信号と前記第１ハイ補正信号に基づいて前記第２プレチルト信号に対応する第２ハイ補正信号を生成する第４補正部とを含む。

本発明１０は、発明１において、前記表示部は、前記画素が駆動される１Ｈ時間のうち前記ハイ画素が駆動される初期Ｈ／２期間の間前記第１ゲート信号が入力受ける第１ゲートラインと、前記画素が駆動される１Ｈ時間のうち前記ロー画素が駆動される後期Ｈ／２期間の間前記第２ゲート信号が入力される第１ゲートラインと、前記初期Ｈ／２期間の間前記第１プレチルト電圧が入力され、前記後期Ｈ／２期間の間前記第２プレチルト電圧が入力されるデータラインとをさらに含む。

本発明１１は、発明１０において、前記第１画素は、前記第１ゲートライン及びデータラインに電気的に連結され、前記第１ゲート信号に応答して前記第１プレチルト電圧を出力する第１スイッチング素子と、前記第１プレチルト電圧が充電される第１液晶キャパシタとを含み、前記第２画素は、前記第２ゲートライン及びデータラインに電気的に連結され、前記第２ゲート信号に応答して前記第２プレチルト電圧を出力する第２スイッチング素子と、前記第２プレチルト電圧が充電される第２液晶キャパシタとを含む。

本発明１２は、発明１において、外部から外部制御信号が入力されて前記ゲート駆動部、データ駆動部及びガンマ電圧発生部に第１、第２及び第３制御信号を提供して前記ゲート駆動部、データ駆動部及びガンマ電圧発生部の駆動を制御するタイミングコントローラをさらに含む。
本発明１３は、発明１２において、前記第１及び第２映像処理部は前記タイミングコントローラに内蔵する。

本発明１４に係る表示装置は映像処理部、ガンマ基準電圧発生部、データ駆動部、ゲート駆動部及び表示部を含む。
前記映像処理部は外部映像信号に応答して第１プレチルト区間の間第１階調に対応する第１プレチルト信号を出力し、第２プレチルト区間の間前記第１階調より高い第２階調に対応する第２プレチルト信号を出力する。前記ガンマ基準電圧発生部に外部から電源電圧が入力されて第１及び第２ガンマ基準電圧を出力する。

前記データ駆動部は前記第１ガンマ基準電圧に基づいて前記第１プレチルト区間の間前記第１プレチルト信号を第１プレチルト電圧に変換して出力し、前記第２ガンマ基準電圧に基づいて前記第２プレチルト区間の間前記第２プレチルト信号を前記第１プレチルト電圧と同一の第２プレチルト電圧に変換して出力する。前記ゲート駆動部は前記第１プレチルト区間の間第１ゲート信号を出力し、前記第２プレチルト区間の間第２ゲート信号を出力する。

前記表示部は第１及び第２画素を含む多数の画素からなって映像を表示する。前記第１画素は前記第１プレチルト区間の間前記第１ゲート信号に応答して前記第１プレチルト電圧が入力され、前記第２画素は前記第２プレチルト区間の間前記第２ゲート信号に応答して前記第２プレチルト電圧が入力される。
上記の表示装置によれば、第１及び第２プレチルト電圧は、電圧レベルが同じになるように生成される。したがって、第１区間で駆動される第１画素および第２区間で駆動される第２画素において液晶に印加される充電量が同一になり、その結果、第１画素および第２画素において、液晶の充電量の差によって発生する応答速度の低下を防止することができる。つまり、第１画素と第２画素とで充電量を同一にすることで、応答速度が同程度となり、第１画素と第２画素との混合により視認される画像の画質を向上することができる。

本発明１５は、発明１４において、前記映像処理部は、次のフレームの第１映像信号が入力されて貯蔵され、あらかじめ貯蔵された現在フレームの第２映像信号を出力する第１フレームメモリと、あらかじめ貯蔵された前段フレームの第３映像信号を出力し、前記現在フレームの前記第２映像信号が入力される第２フレームメモリと、前記第２及び第３映像信号に基づいて第１補正信号を生成する第１補正部と、前記第１映像信号と前記第１補正信号に基づいて前記第１プレチルト信号に対応する第２補正信号または前記第２プレチルト信号に対応する第３補正信号を生成する第２補正部とを含むことを特徴とする。

本発明１６は、発明１４において、前記表示部は、前記画素が駆動される１Ｈ時間のうち前記ハイ画素が駆動される初期Ｈ／２期間の間前記第１ゲート信号が入力される第１ゲートラインと、前記画素が駆動される１Ｈ時間のうち前記ロー画素が駆動される後期Ｈ／２期間の間前記第２ゲート信号が入力される第１ゲートラインと、前記初期Ｈ／２期間の間前記第１プレチルト電圧が入力され、前記後期Ｈ／２期間の間前記第２プレチルト電圧が入力されるデータラインとをさらに含む。

本発明１７は、発明１６において、前記第１画素は、前記第１ゲートライン及びデータラインに電気的に連結され、前記第１ゲート信号に応答して前記第１プレチルト電圧を出力する第１スイッチング素子と、前記第１プレチルト電圧が充電される第１液晶キャパシタとを含み、前記第２画素は、前記第２ゲートライン及びデータラインに電気的に連結され、前記第２ゲート信号に応答して前記第２プレチルト電圧を出力する第２スイッチング素子と、前記第２プレチルト電圧が充電される第２液晶キャパシタとを含む。

このような表示装置によれば、第１及び第２画素をプレチルトさせるための第１及び第２区間で液晶には互いに同一の電圧レベルを有する第１及び第２プレチルト電圧が印加されることによって、第１及び第２区間の間で液晶の充電量の差によって発生する応答速度の低下を防止することができる。
本発明の表示装置によれば、ハイ及びロー画素をプレチルトさせるための第１及び第２区間で液晶には互いに同一の電圧レベルを有するハイ及びロープレチルト電圧が印加される。

したがって、第１及び第２区間の間で液晶の充電量の差によって発生する応答速度の低下を防止することができる。その結果、表示装置の表示品質を改善することができる。

以下、添付の図を参照して本発明の望ましい実施形態をより詳細に説明する。
図１は本発明の一実施形態に係る液晶表示装置のブロック図である。
図１を参照すれば、本発明の一実施形態に係る液晶表示装置６００は表示部１００、ゲート駆動部２００、データ駆動部３００、ガンマ基準電圧発生部４００及びタイミングコントローラ５００を含む。

前記表示部１００にはゲート電圧が入力される多数のゲートラインＧＬ１〜ＧＬ２ｎとデータ電圧が入力される多数のデータラインＤＬ１〜ＤＬｍとが具備される。前記多数のゲートラインＧＬ１〜ＧＬ２ｎと多数のデータラインＤＬ１〜ＤＬｍとによって、前記表示部１００にはマトリックス形態で多数の画素領域が定義される。各画素領域にはハイ画素及びロー画素からなる画素１１０が具備される。前記ハイ画素は第１薄膜トランジスタＴｒ１及び第１液晶キャパシタＣ_LC1からなり、ハイ画素には第１画素電極ＰＥ１が対応している。前記ロー画素は第２薄膜トランジスタＴｒ２及び第２液晶キャパシタスＣ_LC2からなり、ロー画素には第２画素電極ＰＥ２が対応している。

前記ゲート駆動部２００は前記表示部１００に具備された多数のゲートラインＧＬ１〜ＧＬ２ｎと電気的に連結されて前記多数のゲートラインＧＬ１〜ＧＬ２ｎに前記ゲート信号を提供する。前記データ駆動部３００は前記表示部１００に具備された多数のデータラインＤＬ１〜ＤＬｍと電気的に連結され、前記多数のデータラインＤＬ１〜ＤＬｍにハイまたはローガンマ電圧を印加する。

前記タイミングコントローラ５００に外部のグラフィック制御器（図示しない）から第１外部映像信号Ｒ_H、Ｇ_H、Ｂ_H、第２外部映像信号Ｒ_L、Ｇ_L、Ｂ_L及び各種の制御信号Ｏ−ＣＳが入力される。前記タイミングコントローラ５００は第１映像処理部５１０を通じて前記第１外部映像信号Ｒ_H、Ｇ_H、Ｂ_Hを補正してハイ補正信号Ｒ'_H、Ｇ'_H、Ｂ'_Hを出力し、前記第２映像処理部５２０を通じて前記第２外部映像信号Ｒ_L、Ｇ_L、Ｂ_Lを補正してロー補正信号Ｒ'_L、Ｇ'_L、Ｂ'_Lを出力する。また、前記タイミングコントローラ５００に前記各種制御信号Ｏ−ＣＳ、例えば垂直同期信号、水平同期信号、メインクロック、データイネーブル信号などが入力されて第１、第２及び第３制御信号ＣＴ１、ＣＴ２、ＣＴ３を出力する。

前記第１制御信号ＣＴ１は前記ゲート駆動部２００の動作を制御するための信号であり、前記ゲート駆動部２００に提供される。前記第１制御信号ＣＴ１は前記ゲート駆動部２００の動作を開始する垂直開始信号、前記ゲート電圧の出力時期を決めるゲートクロック信号及びゲート電圧のオンパルス幅を決める出力イネーブル信号などを含む。
前記ゲート駆動部２００は前記タイミングコントローラ５００からの前記第１制御信号ＣＴ１に応答して前記ゲート信号を前記多数のゲートラインＧＬ１〜ＧＬ２ｎに順次に出力する。

前記第２制御信号ＣＴ２は前記データ駆動部３００の動作を制御する信号であって、前記データ駆動部３００に提供される。前記第２制御信号ＣＴ２は前記データ駆動部３００の動作を開始する水平開始信号、前記データ電圧の極性を反転させる反転信号及び前記データ駆動部３００から前記ハイまたはローガンマ電圧が出力される時期を決める出力指示信号などを含む。

前記タイミングコントローラ５００からの前記第２制御信号ＣＴ２に応答して、一行の画素に対応するハイ補正信号Ｒ'_H、Ｇ'_H、Ｂ'_H及びロー補正信号Ｒ'_L、Ｇ'_L、Ｂ'_Lが、前記データ駆動部３００に順次に入力される。
一方、前記ガンマ基準電圧発生部４００は外部から電源電圧Ｖｐが入力され、前記タイミングコントローラ５００からの前記第３制御信号ＣＴ３に応答してガンマ基準電圧Ｖ_GMMAを生成する。前記データ駆動部３００は、前記ガンマ基準電圧発生部４００からの前記ガンマ基準電圧Ｖ_GMMAに基づいて、前記ハイ画素を駆動する第１区間の間には前記ハイ補正信号Ｒ'_H、Ｇ'_H、Ｂ'_Hをハイガンマ電圧に変換して出力する。一方、前記ロー画素を駆動する第２区間の間には前記ロー補正信号Ｒ'_L、Ｇ'_L、Ｂ'_Lをローガンマ電圧に変換して出力する。ここで、前記ハイガンマ電圧は前記ローガンマ電圧より高い電圧レベルを有する。

図２は図１に示した表示部の一画素を示したレイアウトであり、図３は図２に示した切断線Ｉ−Ｉ'に沿って切断した断面図である。
図２及び図３を参照すれば、表示部(図１に図示)１００はアレイ基板１２０と、前記アレイ基板１２０と向き合うカラーフィルタ基板１３０と、前記アレイ基板１２０及び前記カラーフィルタ基板１３０間に介在された液晶層１４０と、からなって映像を表示する液晶表示パネルからなる。

前記アレイ基板１２０の第１ベース基板１２１には第１方向Ｄ１に延長された第１及び第２ゲートラインＧＬ１、ＧＬ２と、前記第１方向Ｄ１と直交する第２方向Ｄ２に延長された第１データラインＤＬ１とによって画素領域が定義される。また、図３に示したように、前記アレイ基板は前記第１及び第２ゲートラインＧＬ１、ＧＬ２上に形成されるゲート絶縁膜１２２、保護膜１２３及び有機絶縁膜１２４をさらに含む。有機絶縁膜１２４上には、第１及び第２画素電極ＰＥ１、ＰＥ２を含む画素電極が形成されている。ここで、第１画素電極ＰＥ１は、１つの画素領域のほぼ中央部に形成されており、データラインＤＬ１及びＤＬ２に平行な辺を有する、概ね台形状に形成されるとともに、データラインＤＬ１と平行な辺が一部切り欠かれている。また、画素電極ＰＥ１において、データラインＤＬ１及びＤＬ２に平行な辺以外の２辺は、ゲートラインＧＬ１等と概ね±４５度をなしている。さらに、第２画素電極ＰＥ２は、図２に示すように、第１画素電極ＰＥ１と所定の距離をおいて、１つの画素領域の残りの部分に対応するように形成されている。

前記画素領域にはハイ画素とロー画素からなる画素が具備される。特に、前記アレイ基板１２０で前記ハイ画素は第１薄膜トランジスタＴｒ１及び第１液晶キャパシタＣ_LC1の第１電極である第１画素電極ＰＥ１からなり、前記ロー画素は第２薄膜トランジスタＴＲ２及び第２液晶キャパシタＣ_LC2の第１電極である第２画素電極ＰＥ２からなる。
前記第１薄膜トランジスタＴｒ１のゲート電極は前記第１ゲートラインＧＬ１から分岐され、前記第２薄膜トランジスタＴｒ２のゲート電極は前記第２ゲートラインＧＬ２から分岐される。前記第１及び第２薄膜トランジスタＴｒ１、Ｔｒ２のソース電極は前記第１データラインＤＬ１から分岐される。前記第１薄膜トランジスタＴｒ１のドレイン電極は前記第１画素電極ＰＥ１に連結され、前記第２薄膜トランジスタＴｒ２のドレイン電極は前記第２画素電極ＰＥ２に電気的に連結される。
一方、前記カラーフィルタ基板１３０は、第２ベース基板１３１上にブラックマトリックス１３２、カラーフィルタ層１３３及び共通電極１３４が形成された基板である。前記ブラックマトリックス１３２は、前記第１及び第２ゲートラインＧＬ１、ＧＬ２が形成された領域のような非有効表示領域に形成されており、光漏れ現象を防止する。前記カラーフィルタ層１３３は赤色、緑色及び青色の画素からなって前記液晶層１４０を通過した光を所定の色に発現させる。

前記共通電極１３４は前記第１及び第２液晶キャパシタＣ_LC1、Ｃ_LC2の第２電極であって、前記カラーフィルタ層１３３上に形成される。前記共通電極１３４は、図２に示すように、前記第１画素電極ＰＥ１の中央部に対応する部分が部分的に除去され、さらに第２画素電極ＰＥ２の中央部に対応する部分が部分的に除去される。したがって、前記共通電極１３４には、前記第１画素電極ＰＥ１の中央部に対応して第１開口部ＯＰ１が形成され、前記第２画素電極ＰＥ２の中央部に対応して第２開口部ＯＰ２が形成される。したがって、前記画素領域には前記液晶層１４０に含まれた液晶分子が互いに異なる方向に配列される８個のドメインが形成される。ここで、第１開口部ＯＰ１、第２開口部ＯＰ２は、ゲートラインＧＬ１等と概ね±４５度をなしている。

図４は図２に示した第１データライン、第１及び第２ゲートラインに印加される信号を示した波形図であり、図５は階調によるハイ及びロー画素の透過率を示したグラフである。ただ、図５でｘ軸は階調を示し、ｙ軸は透過率％を示す。
図４を参照すれば、第１ゲートラインＧＬ１には、一画素が駆動される１Ｈ時間のうちハイ画素が駆動される初期のＨ／２時間の間、ハイ状態を維持する第１ゲート信号が印加される。また、前記第２ゲートラインＧＬ２には１Ｈ時間のうちロー画素が駆動される後期のＨ／２時間の間、ハイ状態を維持する第２ゲート信号が印加される。

前記第１薄膜トランジスタＴｒ１は、前記第１ゲート信号に応答して、前記第１データラインＤＬ１に印加されたハイガンマ電圧Ｖ_Hを、前記第１画素電極ＰＥ１（図２に図示）に出力する。以後、前記第２薄膜トランジスタＴｒ２は、前記第２ゲート信号に応答して、前記第１データラインＤＬ１に印加され、前記ハイガンマ電圧Ｖ_Hより低い電圧レベルを有するローガンマ電圧Ｖ_Lを、前記第２画素電極ＰＥ２（図２に図示）に出力する。

一方、前記共通電極１３４（図３に図示）には共通電圧が印加される。したがって、前記第１液晶キャパシタＣ_LC1には前記ハイガンマ電圧Ｖ_Hと前記共通電圧との電位差に対応する電圧が充電される。一方、前記第２液晶キャパシタＣ_LC2には、前記ローガンマ電圧Ｖ_Lと前記共通電圧との電位差に対応する電圧が充電される。
図５において、第１グラフＧ１はハイ画素での階調対透過率特性を示し、第２グラフＧ２はロー画素での階調対透過率特性を示し、第３グラフＧ３は前記第１及び第２グラフＧ１、Ｇ２が重畳された状態を示す。

図４及び図５に示したように、ハイ画素とロー画素にそれぞれハイガンマ電圧Ｖ_Hとローガンマ電圧Ｖ_Lとを印加すれば、画素電極ＰＥ１に対応する部分と画素電極ＰＥに対応する部分とで、階調別の透過率が互いに異なるようになる。すなわち、同一の階調ではハイ画素での透過率がロー画素での透過率より高い。又、同一の透過率を有する場合、ロー画素での階調はハイ画素での階調に比べて高い。この時、液晶表示パネルを見る人の目は、ハイガンマ電圧Ｖ_Hとローガンマ電圧Ｖ_Lの中間値を認識する。つまり、ユーザの目は、第１及び第２グラフＧ１、Ｇ２が重畳された第３グラフＧ３により画像を認識する。これにより、中間階調以下でガンマ曲線が歪曲されて側面視野角が低下することを防止する。ハイ画素に対するガンマ曲線（第１グラフＧ１）及びロー画素に対するガンマ曲線（第２グラフＧ２）は、それぞれ図５に示すように直線的ではなく歪曲が著しい。しかしながら、１水平期間（１Ｈ）において、ハイ画素がＨ／２期間駆動され、ロー画素がＨ／２期間駆動されることで、液晶表示装置のユーザはハイ画素とロー画素とが混合された第３グラフＧ３のガンマ曲線のように映像を視認することができる。第３グラフＧ３のガンマ曲線は、第１グラフＧ１及び第２グラフＧ２に比べて、より直線的なガンマ曲線であるため、色再現性が向上し好ましい。さらに、２つの第１画素電極ＰＥ１及び第２画素電極ＰＥ２に、それぞれ異なるハイガンマ電圧及びローガンマ電圧を印加することで、ハイ画素及びロー画素における液晶分子の傾斜角度を異ならせ、輝度を異ならせることができる。よって、側面から眺める映像を正面から眺める映像に最大限近くすることができ、これによって側面視認性を向上することができる。

図６は図１に示した第１及び第２映像処理部の内部ブロック図である。
図６を参照すれば、第１映像処理部５１０は、第１フレームメモリ５１１、第２フレームメモリ５１２、第１補正部５１３及び第２補正部５１４からなる。前記第２映像処理部５２０は、第３フレームメモリ５２１、第４フレームメモリ５２２、第３補正部５２３及び第４補正部５２４からなる。

前記第１フレームメモリ５１１及び第２補正部５１４に次のフレーム（ｎ＋１番目のフレーム）の第１ハイ映像信号ＨＧｎ＋１が入力されて貯蔵される。そして、第１フレームメモリ５１１は、あらかじめ貯蔵された現在フレーム（ｎ番目のフレーム）の第２ハイ映像信号ＨＧｎを第２フレームメモリ５１２及び第１補正部５１３に出力する。次に、前記第２フレームメモリ５１２は、あらかじめ貯蔵された前段フレーム（ｎ−１番目のフレーム）の第３ハイ映像信号ＨＧｎ−１を第１補正部５１３に出力し、前記第２ハイ映像信号ＨＧｎを貯蔵する。したがって、前記第１及び第２フレームメモリ５１１、５１２には、順にフレーム単位でハイ映像信号が貯蔵される。

前記第１補正部５１３は、前記第２及び第３ハイ映像信号ＨＧｎ、ＨＧｎ−１に基づいて第１ハイ補正信号ＨＧｎ'を生成し、第２補正部５１４に出力する。前記第２補正部５１４は、前記第１ハイ映像信号ＨＧｎ＋１と前記第１ハイ補正信号ＨＧｎ'に基づいて第２ハイ補正信号ＨＧｎ”を生成する。
具体的に、前記第１補正部５１３は、前記第２ハイ映像信号ＨＧｎと前記第３ハイ映像信号ＨＧｎ−１との差分値があらかじめ設定された第１基準値より大きければ、前記第２ハイ映像信号ＨＧｎにあらかじめ設定された第１補正値αを加えて第１ハイ補正信号ＨＧｎ'を生成する。ここで、信号の差分値とは、信号電圧の差分値を意味する。しかし、前記第１補正部５１３は前記第２及び第３ハイ映像信号ＨＧｎ、ＨＧｎ−１の差分値が前記第１基準値以下であれば、前記第２ハイ映像信号ＨＧｎと同一の第１ハイ補正信号ＨＧｎ'を生成する。

以後、生成された前記第１ハイ補正信号ＨＧｎ'は前記第２補正部５１４に提供される。前記第２補正部５１４は、前記第１ハイ映像信号ＨＧｎ＋１があらかじめ設定された第２基準値より大きく、前記第１ハイ補正信号ＨＧｎ'があらかじめ設定された第３基準値より小さければ、前記第１ハイ補正信号ＨＧｎ'に第２補正値βを加えて第２ハイ補正信号ＨＧｎ”を生成する。ここで、前記第１ハイ補正信号ＨＧｎ'に前記第２補正値βが加えられた前記第２ハイ補正信号ＨＧｎ”はハイプレチルト階調で定義される。

一方、前記第２補正部５１４は、前記第１ハイ映像信号ＨＧｎ＋１が前記第２基準値以下であるか、前記第１ハイ補正信号ＨＧｎ'が前記第３基準値以上であれば、前記第１ハイ補正信号ＨＧｎ'と同一の第２ハイ補正信号ＨＧｎ”を生成する。
次に、前記第２映像処理部５２０において、前記第３フレームメモリ５２１及び第４補正部５２４に次のフレームの第１ロー映像信号ＬＧｎ＋１が入力されて貯蔵される。第３フレームメモリ５２１は、あらかじめ貯蔵された現在フレームの第２ロー映像信号ＬＧｎを第４フレームメモリ５２２及び第３補正部５２３に出力する。前記第４フレームメモリ５２２は、あらかじめ貯蔵された前段フレームの第３ロー映像信号ＬＧｎ−１を第３補正部５２３に出力し、前記第２ロー映像信号ＬＧｎを貯蔵する。したがって、前記第３及び第４フレームメモリ５２１、５２２には順にフレーム単位でロー映像信号が貯蔵される。

前記第３補正部５２３は前記第２及び第３ロー映像信号ＬＧｎ、ＬＧｎ−１に基づいて第１ロー補正信号ＬＧｎ'を生成し、前記第４補正部５２４は前記第１ロー映像信号ＬＧｎ＋１と前記第１ロー補正信号ＬＧｎ'に基づいて第２ロー補正信号ＬＧｎ”を生成する。
具体的に、前記第３補正部５２３は、前記第２ロー映像信号ＬＧｎと前記第３ロー映像信号ＬＧｎ−１の差分値があらかじめ設定された第４基準値より大きければ、前記第２ロー映像信号ＬＧｎにあらかじめ設定された第３補正値γを加えて第１ロー補正信号ＬＧｎ'を生成する。しかし、前記第３補正部５２３は、前記第２及び第３ロー映像信号ＬＧｎ、ＬＧｎ−１の差分値が前記第４基準値以下であれば、前記第２ロー映像信号ＬＧｎと同一の第１ロー補正信号ＬＧｎ'を生成する。

以後、生成された前記第１ロー補正信号ＬＧｎ'は前記第４補正部５２４に提供される。前記第４補正部５２４は、前記第１ロー映像信号ＬＧｎ＋１があらかじめ設定された第５基準値より大きく、前記第１ロー補正信号ＬＧｎ'があらかじめ設定された第６基準値より小さければ、前記第１ロー補正信号ＬＧｎ'にあらかじめ設定された第４補正値δを加えて第２ロー補正信号ＬＧｎ”を生成する。一方、前記第４補正部５２４は、前記第１ロー映像信号ＬＧｎ＋１が前記第５基準値以下であるか、前記第１ロー補正信号ＬＧｎ'が前記第６基準値以上であれば、前記第１ロー補正信号ＬＧｎ'と同一の第２ロー補正信号ＬＧｎ”を生成する。

ここで、前記第１ロー補正信号ＬＧｎ'に前記第４補正値δが加えられた前記第２ロー補正信号ＬＧｎ”はロープレチルト階調で定義される。図５に示したように、前記ロープレチルト階調ａ１は前記ハイプレチルト階調ａ２より高い。したがって、ロー画素には前記ロープレチルト階調ａ１に対応するロープレチルト電圧Ｐ１が印加され、ハイ画素には前記ハイプレチルト階調ａ２に対応して、前記ロープレチルト電圧と同一の電圧レベルを有するハイプレチルト電圧Ｐ１が印加される。

なお、ハイプレチルト電圧は、ガンマ基準電圧Ｖ_GMMAに基づいて、第２ハイ補正信号ＨＧｎ’’を変換することで生成される。また、ロープレチルト電圧は、ガンマ基準電圧Ｖ_GMMAに基づいて、第２ロー補正信号ＬＧｎ’’を変換することで生成される。
すなわち、前記ハイ及びロー画素に同一のプレチルト電圧が印加されることによって、前記ハイ及びロー画素がそれぞれ駆動される第１及び第２区間で液晶に印加される充電量が同一になる。結果的に、第１及び第２区間の間で液晶の充電量の差によって発生する応答速度の低下を防止することができる。

図７は図６に示した第１映像処理部の入／出力信号を示したグラフであり、図８は図６に示した第２映像処理部の入／出力信号を示したグラフである。ただ、図７及び図８でｘ軸はフレームであり、ｙ軸は電圧Ｖである。
図７に示した第５グラフＧ５は第１映像処理部５１０（図６に図示）に入力される入力信号Ｒ_H、Ｇ_H、Ｂ_Hを示し、第６グラフＧ６は前記第１映像処理部２００によって補正された出力信号Ｒ_H’、Ｇ_H’、Ｂ_H’を示す。図８に示した第７グラフＧ７は第２映像処理部５２０（図６に図示）に入力される入力信号Ｒ_L、Ｇ_L、Ｂ_Lを示し、第８グラフＧ８は前記第２映像処理部５２０によって補正された出力信号Ｒ_L’、Ｇ_L’、Ｂ_L’を示す。

ここで、入力信号Ｒ_H、Ｇ_H、Ｂ_Hは、図６の各フレームに入力される第１ハイ映像信号ＨＧｎ＋１に相当し、出力信号Ｒ_H’、Ｇ_H’、Ｂ_H’は、図６の各フレームから出力される第２ハイ補正信号ＨＧｎ’’に相当する。また、入力信号Ｒ_L、Ｇ_L、Ｂ_Lは、図６の各フレームに入力される第１ロー映像信号ＬＧｎ＋１に相当し、出力信号Ｒ_L’、Ｇ_L’、Ｂ_L’は、図６の各フレームから出力される第２ロー補正信号ＬＧｎ’’に相当する。よって、データ駆動部３００は、ガンマ基準電圧Ｖ_GMMAに基づいて、ハイ画素を駆動する第１区間の間には第２ハイ補正信号ＨＧｎ’’をハイガンマ電圧に変換して出力する。一方、ロー画素を駆動する第２区間の間には第２ロー補正信号ＬＧｎ’’をローガンマ電圧に変換して出力する。

図７の第５グラフＧ５に示したように、前記入力信号はｎ−１番目及びｎ番目のフレームで２Ｖに維持され、ｎ＋１番目乃至ｎ＋４番目のフレームで６Ｖに維持される。ここで、電圧Ｖは絶対値として表示される。
第６グラフＧ６に示したように、ｎ番目のフレームの第２ハイ映像信号ＨＧｎ（２Ｖ）とｎ−１番目のフレームの第３ハイ映像信号ＨＧｎ−１（２Ｖ）が２Ｖとして互いに同一であるため、第１補正部５１３（図６に図示）は前記第２ハイ映像信号ＨＧｎ（２Ｖ）と同一の第１ハイ補正信号ＨＧｎ’（２Ｖ）を出力する。以後、第２補正部５１４（図６に図示）はｎ＋１番目のフレームの第１ハイ映像信号ＨＧｎ＋１（６Ｖ）と前記第１ハイ補正信号ＨＧｎ’（２Ｖ）とを比較する。比較の結果、前記第１ハイ映像信号ＨＧｎ＋１（６Ｖ）はあらかじめ設定された第２基準値（例えば、５Ｖ）より大きい。かつ、前記第１ハイ補正信号ＨＧｎ’（２Ｖ）はあらかじめ設定された第３基準値（例えば、３Ｖ）より小さくい。よって、前記第２補正部５１４は、前記第１ハイ補正信号ＨＧｎ’（２Ｖ）にあらかじめ設定された第２補正値β（例えば、０．５Ｖ）を加えて、２．５Ｖの第２ハイ補正信号ＨＧｎ’’（２．５Ｖ）を生成して出力する。ここで、前記第２ハイ補正信号ＨＧｎ’’ （２．５Ｖ）はｎ番目のフレームでハイ画素に印加されるハイプレチルト電圧である。

次に、ｎ＋１番目のフレームの第１ハイ映像信号ＨＧｎ＋１（６Ｖ）とｎ番目のフレームの第２ハイ映像信号ＨＧｎ（２Ｖ）との電圧差は４Ｖであり、あらかじめ設定された第１基準値３Ｖより大きい。よって、前記第１補正部５１３は、ｎ＋１番目のフレームの前記第１ハイ映像信号ＨＧｎ＋１（６Ｖ）より第１補正値α（例えば、０．５Ｖ）だけオーバーシュートされた６．５Ｖの第１ハイ補正信号ＨＧｎ’（６．５Ｖ）を出力する。以後、前記第２補正部５１４はｎ＋２番目のフレームの第４ハイ映像信号ＨＧｎ＋２（６Ｖ）と前記第１ハイ補正信号ＨＧｎ’（６．５Ｖ）とを比べる。比較の結果、前記第４ハイ映像信号ＨＧｎ＋２（６Ｖ）はあらかじめ設定された第２基準値（例えば、５Ｖ）より大きいが、前記第１ハイ補正信号ＨＧｎ’（６．５Ｖ）はあらかじめ設定された第３基準値（例えば、３Ｖ）より大きい。そのため、前記第２補正部５１４は前記第１ハイ補正信号ＨＧｎ’（６．５Ｖ）と同一の第２ハイ補正信号ＨＧｎ’’（６．５Ｖ）を生成して出力する。

図８の第７グラフＧ７に示したように、前記入力信号はｎ−１番目及びｎ番目のフレームで１Ｖに維持され、ｎ＋１番目乃至ｎ＋４番目のフレームで４Ｖに維持される。ここで、電圧Ｖは絶対値として表示される。
第８グラフＧ８に示したように、ｎ番目フレームの第２ロー映像信号ＬＧｎ（１Ｖ）とｎ−１番目のフレームＬＧｎ−１（１Ｖ）の第３ロー映像信号とが１Ｖとして互いに同一である。そのため、第３補正部５２３（図６に図示）は、前記第２ロー映像信号ＬＧｎ（１Ｖ）と同一の第１ロー補正信号ＬＧｎ'（１Ｖ）を出力する。以後、第４補正部５２４（図６に図示）は、ｎ＋１番目のフレームの第１ロー映像信号ＬＧｎ＋１（４Ｖ）と前記第１ロー補正信号ＬＧｎ'（１Ｖ）とを比較する。比較の結果、前記第１ロー映像信号ＬＧｎ＋１（４Ｖ）はあらかじめ設定された第５基準値（例えば、３．５Ｖ）より大きく、前記第１ロー補正信号ＬＧｎ'（１Ｖ）はあらかじめ設定された第６基準値（例えば、２Ｖ）より小さい。そのため、前記第４補正部５２４は、前記第１ロー補正信号ＬＧｎ'（１Ｖ）にあらかじめ設定された第４補正値δ（例えば、１．５Ｖ）を加えて２．５Ｖの第２ロー補正信号ＬＧｎ’'（２．５Ｖ）を生成して出力する。ここで、前記第２ロー補正信号ＬＧｎ’'（２．５Ｖ）はｎ番目のフレームでロー画素に印加されるロープレチルト電圧である。

次に、ｎ＋１番目のフレームの第１ロー映像信号ＬＧｎ＋１（４Ｖ）とｎ番目のフレームの第２ロー映像信号ＬＧｎ（１Ｖ）の電圧差が３Ｖであり、あらかじめ設定された第１基準値２．５Ｖより大きい。そのため、前記第３補正部５２３は、前記第１ロー映像信号ＬＧｎ＋１（４Ｖ）より第３補正値γ（例えば、０．５Ｖ）だけオーバーシュートされた４．５Ｖの第１ロー補正信号ＬＧｎ'（４．５Ｖ）を出力する。以後、前記第４補正部５２４は、ｎ＋２番目のフレームの第４ロー映像信号ＬＧｎ＋２（４Ｖ）と前記第１ロー補正信号ＬＧｎ'（４．５Ｖ）とを比較する。比較の結果、前記第４ロー映像信号ＬＧｎ＋２（４Ｖ）はあらかじめ設定された第５基準値（例えば、３．５Ｖ）より大きいが、前記第１ロー補正信号ＬＧｎ'（４．５Ｖ）はあらかじめ設定された第６基準値（例えば、２Ｖ）より大きい。よって、前記第４補正部５２４は、前記第１ロー補正信号ＬＧｎ'（４．５Ｖ）と同一の第２ロー補正信号ＬＧｎ'’（４．５Ｖ）を生成して出力する。

ここでは、図７及び図８に示したように、前記第４補正値δ（１．５Ｖ）を前記第２補正値β（０．５Ｖ）より１Ｖ大きくすることによって、ｎ番目のフレームで前記ハイ及びロー画素にそれぞれ印加されるハイ及びロープレチルト電圧の電圧レベルが同一になる。
まとめると、ハイ画素において、例えば次のフレームの映像信号の電圧レベルが現在のフレームの映像信号の電圧レベルよりも非常に高い場合、各フレームにおける各映像信号ＨＧｎ＋１、ＨＧｎ、ＨＧｎ−１の差分値が所定値以上となる。このような場合、次のフレームを高い電圧レベルで駆動し、充電量を大きくするには時間がかかってしまう。そこで、現在のフレームでは、次のフレームの電圧レベルを考慮し、現在のフレームでの入力電圧（Ｇ４：Ｒ_H、Ｇ_H、Ｂ_H）よりも高い出力電圧（Ｇ５：Ｒ_H’、Ｇ_H’、Ｂ_H’）を生成し、これに応じたハイガンマ電圧、つまりハイプレチルト電圧をハイ画素の第１画素電極ＰＥ１に印加する。これにより、高い電圧レベルで駆動される次のフレームの応答速度を速くすることができる。

ロー画素においても同様に考えることができ。例えば次のフレームの映像信号の電圧レベルが現在のフレームの映像信号の電圧レベルよりも非常に高い場合、各フレームにおける各映像信号ＬＧｎ＋１、ＬＧｎ、ＬＧｎ−１の差分値が所定値以上となる。このような場合、次のフレームを高い電圧レベルで駆動し、充電量を大きくするには時間がかかってしまう。そこで、現在のフレームでは、次のフレームの電圧レベルを考慮し、現在のフレームでの入力電圧（Ｇ６：Ｒ_L、Ｇ_L、Ｂ_L）よりも高い出力電圧（Ｇ７：Ｒ_L’、Ｇ_L’、Ｂ_L’）を生成し、これに応じたローガンマ電圧、つまりロープレチルト電圧をロー画素の第２画素電極ＰＥ２に印加する。これにより、高い電圧レベルで駆動される次のフレームの応答速度を速くすることができる。

ここで、本発明では、ハイプレイチルト電圧とロープレチルト電圧との電圧レベルを同じにする。したがって、前記ハイ及びロー画素がそれぞれ駆動される第１及び第２区間において液晶に印加される充電量が互いに同一になり、その結果、ハイ及びロー画素の間で応答速度の差異が発生せず、これによって、液晶表示装置の全体応答速度を向上することができる。このとき、ハイ画素とロー画素とで充電量を同一にすることで、ハイ画素とロー画素とで応答速度が同程度となり、ハイ画素とロー画素との混合により視認される画像の画質を向上することができる。

また、ハイ画素において、各フレームにおける各映像信号ＨＧｎ＋１、ＨＧｎ、ＨＧｎ−１の差分値が所定値以下である場合は、第１外部映像信号Ｒ_H、Ｇ_H、Ｂ_H、つまりハイ補正信号Ｒ'_H、Ｇ'_H、Ｂ'_Hに応じたハイガンマ電圧を第１画素電極ＰＥ１に印加する。ロー画素において、各フレームにおける各映像信号ＬＧｎ＋１、ＬＧｎ、ＬＧｎ−１の差分値が所定値以下である場合は、第２外部映像信号Ｒ_L、Ｇ_L、Ｂ_L、つまりハロー補正信号Ｒ'_L、Ｇ'_L、Ｂ'_Lに応じたローガンマ電圧（ハイガンマ電圧よりも小さい）を第２画素電極ＰＥ２に印加する。

なお、上記では、ハイ及びロープレチルト電圧の電圧レベルを同一にするために、第４補正値δを１．５Ｖとし第２補正値βを０．５Ｖとすることで、第４補正値δを第２補正値βより１Ｖ大きくした。しかし、これに限定されず、連続するフレーム間において入力される信号に所定以上の差分値がある場合において、ハイ画素及びロー画素に印加されるハイ及びロープレチルト電圧の電圧レベルが同一になるように第４補正値δ及び第２補正値βが設定されれば良い。

図９は本発明の他の実施形態に係る液晶表示装置のブロック図である。ただ、図９に示した構成要素のうち図１に示した構成要素と同じ構成要素に対しては同じ参照符号を付して、それに対する具体的な説明は略する。
図９を参照すれば、本発明の他の実施形態に係る液晶表示装置６５０は表示部１００、ゲート駆動部２００、データ駆動部３００、ガンマ基準電圧発生部４５０及びタイミングコントローラ５５０を含む。

前記表示部１００には多数のゲートラインＧＬ１〜ＧＬ２ｎと多数のデータラインＤＬ１〜ＤＬｍによって多数の画素領域が定義され、各画素領域にはハイ画素及びロー画素からなる画素１１０が具備される。
前記ゲート駆動部２００は前記表示部１００に具備された多数のゲートラインＧＬ１〜ＧＬ２ｎと電気的に連結されて前記多数のゲートラインＧＬ１〜ＧＬ２ｎに前記ゲート信号を提供する。前記データ駆動部３００は前記表示部１００に具備された多数のデータラインＤＬ１〜ＤＬｍと電気的に連結され、前記多数のデータラインＤＬ１〜ＤＬｍにハイまたはローガンマ電圧を印加する。

前記タイミングコントローラ５５０に外部のグラフィック制御器（図示しない）から外部映像信号Ｒ、Ｇ、Ｂ及び各種の制御信号Ｏ−ＣＳが入力される。前記タイミングコントローラ５５０は前記外部映像信号Ｒ、Ｇ、Ｂを補正して補正信号Ｒ'、Ｇ'、Ｂ'を出力する映像処理部５５１を含む。
また、前記タイミングコントローラ５５０に前記各種制御信号Ｏ−ＣＳ、例えば垂直同期信号、水平同期信号、メインクロック、データイネーブル信号などが入力されて第１、第２及び第４制御信号ＣＴ１、ＣＴ２、ＣＴ４を出力する。

前記第１制御信号ＣＴ１は前記ゲート駆動部２００の動作を制御するための信号であって、前記ゲート駆動部２００に提供される。したがって、前記ゲート駆動部２００は前記タイミングコントローラ５００からの前記第１制御信号ＣＴ１に応答して前記ゲート信号を前記多数のゲートラインＧＬ１〜ＧＬ２ｎに順次に出力する。
前記第２制御信号ＣＴ２は前記データ駆動部３００の動作を制御する信号であって、前記データ駆動部３００に提供される。したがって、前記データ駆動部３００に前記タイミングコントローラ５００からの前記第２制御信号ＣＴ２に応答して一行の画素に対応する補正信号Ｒ'、Ｇ'、Ｂ'が入力される。

一方、前記ガンマ基準電圧発生部４５０に外部から電源電圧Ｖｐが入力され、前記タイミングコントローラ５５０からの前記第４制御信号ＣＴ４に応答してハイ及びローガンマ基準電圧Ｖ_HGMMA、Ｖ_LGMMAを出力する。具体的に、前記ガンマ基準電圧発生部４５０は前記ハイ画素が駆動される第１区間の間前記第４制御信号ＣＴ４に応答して前記ハイガンマ基準電圧Ｖ_HGMMAを出力し、前記ロー画素が駆動される第２区間の間前記第４制御信号ＣＴ４に応答して前記ローガンマ基準電圧Ｖ_LGMMAを出力する。

前記映像処理部５５１は前記ハイ画素が駆動される第１区間及び前記ロー画素が駆動される第２区間の間には前記補正信号を出力し、前記データ駆動部は前記ハイガンマ基準電圧Ｖ_HGMMAに基づいて前記第１区間の間には前記補正信号Ｒ'、Ｇ'、Ｂ'をハイガンマ電圧に変換して出力し、前記第２区間の間には前記補正信号Ｒ'、Ｇ'、Ｂ'をローガンマ電圧に変換して出力する。ここで、前記ハイガンマ電圧は前記ローガンマ電圧より高い電圧レベルを有する。

一方、前記映像処理部５５１は前記ハイ画素のプレチルト区間の間ハイプレチルト階調を出力し、前記ロー画素のプレチルト区間の間ロープレチルト階調を出力する。
図５に示したように、前記ハイプレチルト階調ａ２は前記ロープレチルト階調ａ１より低い。したがって、前記データ駆動部３００は前記ハイガンマ基準電圧Ｖ_HGMMAに基づいて前記ハイプレチルト階調ａ２に対応するハイプレチルト電圧を出力し、前記ローガンマ基準電圧Ｖ_LGMMAに基づいて前記ロープレチルト階調ａ１に対応するロープレチルト電圧を出力する。ここで、前記ハイ及びロープレチルト電圧は互いに同一の電圧レベルを有する。

したがって、前記ハイ及びロー画素がそれぞれ駆動される第１及び第２区間で液晶に印加される充電量が同一になり、その結果、第１及び第２区間の間で液晶の充電量の差によって発生する応答速度の低下を防止することができる。
以上、実施形態を参照して説明したが、該当の技術分野の熟練された当業者は特許請求の範囲に記載した本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解することができるであろう。

本発明は、液晶表示装置など表示装置に適用可能である。

本発明の一実施形態に係る液晶表示装置のブロック図である。 図１に示した表示部の一画素を示したレイアウトである。 図２に示した切断線Ｉ−Ｉ'に沿って切断した断面図である。 図２に示した第１データライン、第１及び第２ゲートラインに印加される信号を示した波形図である。 階調によるハイ及びロー画素の透過率を示したグラフである。 図１に示した第１及び第２映像処理部の内部ブロック図である。 図６に示した第１映像処理部の入／出力信号を示したグラフである。 図６に示した第２映像処理部の入／出力信号を示したグラフである。 本発明の他の実施形態に係る液晶表示装置のブロック図である。

符号の説明

１００ 表示部
２００ ゲート駆動部
３００ データ駆動部
４００、４５０ ガンマ基準電圧発生部
５００、５５０ タイミングコントローラ
５１０ 第１映像処理部
５２０ 第２映像処理部
５１３ 第１補正部
５１４ 第２補正部
５２３ 第３補正部
５２４ 第４補正部
６００、６５０ 液晶表示装置

Claims (10)

1. 第１外部映像信号に応答して第１プレチルト区間の間第１階調に対応する第１プレチルト信号を出力する第１映像処理部と、
   第２外部映像信号に応答して第２プレチルト区間の間前記第１階調より高い第２階調に対応する第２プレチルト信号を出力する第２映像処理部と、
   外部から電源電圧が入力されてガンマ基準電圧を出力するガンマ電圧発生部と、
   前記ガンマ基準電圧に基づいて前記第１プレチルト区間の間前記第１プレチルト信号を第１プレチルト電圧に変換して出力し、前記第２プレチルト区間の間前記第２プレチルト信号を前記第１プレチルト電圧と同一の第２プレチルト電圧に変換して出力するデータ駆動部と、
   前記第１プレチルト区間の間第１ゲート信号を出力し、前記第２プレチルト区間の間第２ゲート信号を出力するゲート駆動部と、
   前記第１プレチルト区間の間前記第１ゲート信号に応答して前記第１プレチルト電圧が入力される第１画素及び前記第２プレチルト区間の間前記第２ゲート信号に応答して前記第２プレチルト電圧が入力される第２画素を含む多数の画素からなる映像を表示する表示部とを含むことを特徴とする表示装置。
2. 前記第１映像処理部に次のフレームの第１ハイ映像信号が入力され、あらかじめ貯蔵された現在フレームの第２ハイ映像信号とあらかじめ貯蔵された前段フレームの第３ハイ映像信号に基づいて第１ハイ補正信号を生成し、前記第１ハイ映像信号と前記第１ハイ補正信号に基づいて第２ハイ補正信号を生成し、
   前記第２映像処理部に次のフレームの第１ロー映像信号が入力され、あらかじめ貯蔵された現在フレームの第２ロー映像信号とあらかじめ貯蔵された前段フレームの第３ロー映像信号に基づいて第１ロー補正信号を生成し、前記第１ロー映像信号と前記第１ロー補正信号に基づいて第２ロー補正信号を生成することを特徴とする請求項１に記載の表示装置。
3. 前記第１映像処理部は前記第３ハイ映像信号があらかじめ設定された第１基準値より小さく、前記第１ハイ補正信号があらかじめ設定された第２基準値より小さく、前記第１ハイ映像信号があらかじめ設定された第３基準値より大きければ、前記第３ハイ映像信号と同一の前記第１ハイ補正信号及び前記第１ハイ補正信号に第１ハイ補正値が加えられた前記第２ハイ補正信号を生成し、
   前記ロー映像処理部は前記第３ロー映像信号があらかじめ設定された第４基準値より小さく、前記第１ロー補正信号があらかじめ設定された第５基準値より小さく、前記第１ロー映像信号があらかじめ設定された第６基準値より大きければ、前記第３ロー映像信号と同一の第１ロー補正信号及び前記第１ロー補正信号に第１ロー補正値が加えられた前記第２ロー補正信号を生成することを特徴とする請求項２に記載の表示装置。
4. 前記第２ハイ補正信号は前記第１プレチルト信号に対応する信号であり、
   前記第２ロー補正信号は前記第２プレチルト信号に対応する信号であることを特徴とする請求項３に記載の表示装置。
5. 前記第１ハイ補正値は前記第１ロー補正値より小さいことを特徴とする請求項４に記載の表示装置。
6. 前記第１映像処理部は前記第３ハイ映像信号があらかじめ設定された第１基準値以上であるか、前記第１ハイ補正信号があらかじめ設定された第２基準値以上であるか、前記第１ハイ映像信号があらかじめ設定された第３基準値以下であれば、前記第２ハイ補正信号より第２ハイ補正値だけオーバーシュートされた前記第１ハイ補正信号及び前記第１ハイ補正信号と同一の値を有する前記第２ハイ補正信号を生成し、
   前記第２映像処理部は前記第３ロー映像信号があらかじめ設定された第４基準値以上であるか、前記第１ロー補正信号があらかじめ設定された第５基準値以上であるか、前記第１ロー映像信号があらかじめ設定された第６基準値以下であれば、前記第２ロー補正信号より第２ロー補正値だけオーバーシュートされた前記第１ロー補正信号及び前記第２ロー補正信号と同一の値を有する前記第２ロー補正信号を生成することを特徴とする請求項２に記載の表示装置。
7. 前記データ駆動部は、
   第１オーバーシュート期間の間前記ガンマ基準電圧に基づいて前記第１映像処理部から出力される前記第２ハイ補正信号をハイガンマ電圧に変換して出力し、
   第２オーバーシュート期間の間前記ガンマ基準電圧に基づいて前記第１映像処理部から出力される前記第２ハイ補正信号を前記ハイガンマ電圧より低い電圧レベルを有するローガンマ電圧に変換して出力することを特徴とする請求項６に記載の表示装置。
8. 前記第１映像処理部は、
   次のフレームの第１ハイ映像信号が入力されて貯蔵され、あらかじめ貯蔵された現在フレームの第２ハイ映像信号を出力する第１フレームメモリと、
   あらかじめ貯蔵された前段フレームの前記第３ハイ映像信号を出力し、前記現在フレームの前記第２ハイ映像信号が入力される第２フレームメモリと、
   前記第２及び第３ハイ映像信号に基づいて第１ハイ補正信号を生成する第１補正部と、
   前記第１ハイ映像信号と前記第１ハイ補正信号に基づいて前記第１プレチルト信号に対応する第２ハイ補正信号を生成する第２補正部とを含むことを特徴とする請求項１に記載の表示装置。
9. 前記第２映像処理部は、
   次のフレームの第１ロー映像信号が入力されて貯蔵され、あらかじめ貯蔵された現在フレームの第２ロー映像信号を出力する第３フレームメモリと、
   あらかじめ貯蔵された前段フレームの第３ロー映像信号を出力し、前記現在フレームの前記第２ロー映像信号が入力される第４フレームメモリと、
   前記第２及び第３ロー映像信号に基づいて第１ハイ補正信号を生成する第３補正部と、
   前記第１ロー映像信号と前記第１ハイ補正信号に基づいて前記第２プレチルト信号に対応する第２ハイ補正信号を生成する第４補正部とを含むことを特徴とする請求項１に記載の表示装置。
10. 前記表示部は、
    前記画素が駆動される１Ｈ時間のうち前記ハイ画素が駆動される初期Ｈ／２期間の間前記第１ゲート信号が入力受ける第１ゲートラインと、
    前記画素が駆動される１Ｈ時間のうち前記ロー画素が駆動される後期Ｈ／２期間の間前記第２ゲート信号が入力される第１ゲートラインと、
    前記初期Ｈ／２期間の間前記第１プレチルト電圧が入力され、前記後期Ｈ／２期間の間前記第２プレチルト電圧が入力されるデータラインとをさらに含むことを特徴とする請求項１に記載の表示装置。
    

Images