JP2003228346A - 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 - Google Patents

Abstract

(57)【要約】 【課題】 表示品位を損なうことなく、低消費電力で駆
動可能な液晶表示装置ならびにこれを備える携帯電話機
および携帯情報端末機器を提供する。 【解決手段】 データ保持ノードＮｍに書込まれた画像
データ信号ＤＡＴに応じてオン・オフするｎ型ＴＦＴ３
４と、セット線６の活性化に応答してオンするｎ型ＴＦ
Ｔ３５とは、一方の駆動電位供給線１０および画素電極
Ｎｐｘの間に直列に接続される。セット線５に先立って
活性化されるリセット線６に応じてオン・オフするｎ型
ＴＦＴ３６は、他方の駆動電位供給線８および画素電極
Ｎｐｘの間に直列に接続される。容量性素子３２Ａは、
データ保持ノードＮｍの電位を保持するとともに、セッ
ト線６の活性化期間に対応して、データ保持ノードＮｍ
の保持データに応じて、データ保持ノードＮｍを選択的
に昇圧する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表示品位の劣化
を招くことなく低消費電力駆動が可能な液晶表示装置な
らびにそれを備える携帯電話機および携帯情報端末機器
に関する。

【０００２】

【従来の技術】パーソナルコンピュータ、テレビジョン
受像機、携帯電話機および携帯情報端末機器などのディ
スプレイパネルとして、液晶表示装置が用いられるよう
になってきている。液晶表示装置は、従来のディスプレ
イ装置と比較して、低消費電力化や小型軽量化の面でメ
リットが大きい。

【０００３】図３０は、従来の液晶表示装置１０００の
全体構成を説明する概略ブロック図である。

【０００４】図３０を参照して、従来の液晶表示装置１
０００は、行列状に配置された複数の画素１００１を有
する液晶表示部１００２を備える。カラー液晶表示装置
においては、Ｒ（赤）、Ｇ（緑）およびＢ（青）の３原
色のそれぞれを表示するためのＲ画素、Ｇ画素およびＢ
画素から１つの表示単位が構成される。したがって、液
晶表示部１００２全体で見れば、複数の表示単位が行列
状に配置されていることになる。

【０００５】液晶表示装置１０００は、さらに、行ドラ
イバ回路１００３を備える。行ドライバ回路１００３
は、液晶表示部１００２において、１つの画素行（ライ
ン）を選択するための回路であり、シフトレジスタ回路
１００４およびバッファ回路１００５を含む。

【０００６】液晶表示装置１０００は、さらに、列ドラ
イバ回路１００６を備える。列ドライバ回路１００６
は、シフトレジスタ回路１００７と、バッファ回路１０
０８と、スイッチ１００９とを有する。列ドライバ回路
１００６は、液晶表示部の１つの列に画像を表示するた
めの信号を供給する。

【０００７】液晶表示部１００２において、画素の各ラ
インごとに走査線１０１０が配置され、画素の各列ごと
にデータ線１０１１が配置される。さらに、共通電位Ｖ
ｃｏｍを供給するための共通電位供給線１０１２が、た
とえば画素の各ラインごとに配置される。液晶表示部１
００２における表示画素を示すための画像データ信号
は、画像信号線１０１３によって伝達される。

【０００８】図３１は、各画素１００１の構成を説明す
る回路図である。図３１を参照して、各画素に対応し
て、ＴＦＴ（Thin Film Transistor）１１０１と、液晶
表示素子１１０２と、コンデンサ１１０３とが配置され
る。

【０００９】ＴＦＴ１１０１は、走査線１０１０と結合
されるゲートを有し、データ線１０１１と液晶表示素子
１１０２との間に電気的に結合される。液晶表示素子１
１０２は、ＴＦＴ１１０１と結合される画素電極と、対
向電極電位ＶＬＣＣＯＭが印加される対向電極とを有し
ている。コンデンサ１１０３は、画素電極と共通電位供
給線１０１２との間に接続される。

【００１０】再び図３０を参照して、行ドライバ回路１
００３は、所定の垂直走査周期に基づいて、走査線１０
１０を１本ずつ順に活性化することによって、ライン走
査を実行する。

【００１１】列ドライバ回路１００６は、スイッチ１０
０９のオン・オフを制御することにより、画像信号線１
０１３に伝達される画素データ信号を、水平走査の対象
となる画素列に対応するデータ線１０１１に供給する。

【００１２】いわゆる点順次駆動の場合には、垂直走査
の対象となる１つのラインに属する各画素は、列ドライ
バ回路１００６によって順次選択されて、データ線１０
１１を介して順次画像データ信号の供給を受ける。

【００１３】垂直走査の対象となったラインにおいて
は、対応する走査線１０１０がハイレベル（以下、単に
「Ｈレベル」と表記する）に活性化されることによっ
て、ＴＦＴ１１０１がオンする。これにより、列ドライ
バ回路１００６によってデータ線１０１１に供給された
画像データ信号は、液晶表示素子１１０２の画素電極に
書込まれる。

【００１４】液晶表示素子１１０２においては、画素電
極と対向電極との間の電位差に応じて液晶の配向性が変
化することにより、液晶表示素子の輝度（反射率）が変
化する。したがって、画像データ信号に応じた輝度（反
射率）を液晶表示素子１１０２に表示することができ
る。

【００１５】１つのラインに属するすべての画素に対し
て水平走査が行なわれた後に、行ドライバ回路１００３
によって、これまで選択されていた走査線はローレベル
（以下、単に「Ｌレベル」と表記する）非活性化され
て、次の走査線が活性化される。これに応じて、ＴＦＴ
１１０１はオフされるが、ＴＦＴ１１０１のオフ期間に
おいても、コンデンサ１１０３が画素電極の電位を保持
する。

【００１６】同様の水平走査が、次のラインに対しても
順次実行され、すべてのラインが走査（これを１フレー
ムとも称する）された後に、再び先頭の走査線が活性化
される。このように、すべての画素に対して、１フレー
ムごとに画素データ信号を液晶表示素子の画素電極に書
込むことによって、画像表示が実行される。

【００１７】

【発明が解決しようとする課題】液晶表示装置は以上の
ように構成されるので、１つの液晶表示素子、すなわち
画素に画像データ信号が書込まれ、再び書込が実施され
るまでの間、すなわち１フレーム周期において、液晶表
示素子およびコンデンサの静電容量によって、画素電極
の電位を維持する必要がある。しかしながら、液晶表示
素子の両極板間に存在する有限の抵抗率や、ＴＦＴのリ
ーク等によって画素電極の電位が低下して、表示輝度の
変動によってフリッカが視認される等の表示品位の低下
が生じてしまう。

【００１８】図３２は、画素電極の電位変動による表示
品位の低下を説明するための概念図である。

【００１９】図３２（ａ）には、通常の６０Ｈｚのフレ
ーム周波数で、液晶表示素子に同一輝度を表示する場合
における液晶表示素子の反射率の推移を示している。

【００２０】各液晶表示装置は、フレーム周期である１
／６０秒に１度、同一電位の書込動作が実行されるた
め、画素電極電位の低下も僅かなものである。したがっ
て、各画素の反射率（輝度）は大きく変化せず、フリッ
カやコントラスト低下といった表示品位の低下は見られ
ない。

【００２１】ところで、液晶表示装置の消費電力は、フ
レーム周波数×垂直走査線（図３０における走査線１０
１０）数の周波数で動作する行ドライバ回路１００３、
およびフレーム周波数×垂直走査線数×水平走査線（図
３０におけるデータ線１０１１）数の周波数で動作する
列ドライバ回路１００６において、高速で動作するシフ
トレジスタ回路１００４，１００７の電力が大部分を占
める。したがって、液晶表示装置の低消費電力化を図る
には、動作周波数の低減、あるいは行ドライバ回路およ
び列ドライバ回路の間欠的な動作を実行させることが有
効である。

【００２２】図３２（ｂ）には、消費電力を低減するた
めに、行ドライバ回路および列ドライバ回路の動作周波
数を低下させて液晶表示素子に同一輝度を表示する場合
における液晶表示素子の反射率の推移を示している。

【００２３】図３２（ｂ）を参照して、フレーム周期が
長くなると、各画素において液晶表示素子に対する書込
動作の実行間隔が長くなり、その間に画素電極で生じる
電位低下は大きくなってしまう。

【００２４】したがって、画素電極の電位が大きく変化
するために、各画素における反射率（輝度）が大きく変
化して、フリッカとして観測される。また、フレーム期
間における平均電位も低下するために、十分なコントラ
ストが得られないなど、表示品位が低下するという問題
点が生じてしまう。

【００２５】この発明は、このような問題点を解決する
ためになされたものであって、表示品位を損なうことな
く、低消費電力で駆動可能な液晶表示装置ならびにこれ
を備える携帯電話機および携帯情報端末機器を提供する
ことである。

【００２６】

【課題を解決するための手段】この発明に従う液晶表示
装置は、行列状に配置される複数の画素を備え、複数の
画素の各々は、画素電極と対向電極との間の電位差に応
じた光学応答を示す液晶表示素子を有する。薄膜磁性体
記憶装置は、最大輝度および最小輝度の一方に相当する
第１の液晶駆動電位を伝達するための第１の駆動電位供
給線と、最大輝度および最小輝度の他方に相当する第２
の液晶駆動電位を伝達するための第２の駆動電位供給線
と、複数の画素の行にそれぞれ対応して設けられる、複
数の走査線、複数の第１の制御線、および複数の第２の
制御線と、複数の画素の列にそれぞれ対応して設けら
れ、各々が画像データ信号を伝達するための複数のデー
タ線と、複数の画素にそれぞれ対応して設けられ、各々
が画像データ信号に応じて、対応する画素電極の電位を
駆動するための複数の液晶駆動回路とをさらに備える。
各液晶駆動回路は、画像データ信号を保持するためのデ
ータ保持ノードと対応するデータ線との間に電気的に結
合され、対応する走査線の活性化に応答してオンするメ
モリスイッチと、第１の駆動電位供給線と対応する画素
電極との間に電気的に結合され、対応する第１の制御線
の活性化に応答してオンする第１の駆動スイッチと、第
２の駆動電位供給線と対応する画素電極との間に電気的
に結合され、対応する第２の制御線の活性化に応答して
オンする第２の駆動スイッチと、第２の駆動電位供給線
と対応する画素電極との間に、第２の駆動スイッチと直
列に接続され、データ保持ノードの電位に応じてオン・
オフする第３の駆動スイッチと、データ保持ノードの電
位を保持するとともに、第２の制御線の活性化期間に対
応して、データ保持ノードに保持される画像データ信号
のレベルに応じて、データ保持ノードを選択的に昇圧す
るための昇圧保持部とを含む。

【００２７】好ましくは、昇圧保持部は、データ保持ノ
ードおよび昇圧信号線の間に電気的に結合され、自己の
両端子間の電位差に応じて容量値が変化する容量性素子
を有する。昇圧信号線の電位は、第２の制御線の活性化
期間中に、通常時よりも上昇する。

【００２８】また好ましくは、昇圧保持部は、データ保
持ノードおよび対応する第２の制御線の間に電気的に結
合され、自己の両端子間の電位差に応じて容量値が変化
する容量性素子を有する。

【００２９】さらに好ましくは、第１の液晶駆動電位
は、一定レベルの直流電位であり、第２の液晶駆動電位
は、第１の液晶駆動電位よりも高い第１の電位および、
第２の液晶駆動電位よりも低い第２の電位を周期的に繰
り返す。

【００３０】あるいは、さらに好ましくは、第２の液晶
駆動電位は、一定レベルの直流電位であり、第１の液晶
駆動電位は、第２の液晶駆動電位よりも高い第１の電位
および、第２の液晶駆動電位よりも低い第２の電位を周
期的に繰り返す。

【００３１】また好ましくは、昇圧保持部は、データ保
持ノードおよび第２の駆動電位供給線の間に電気的に結
合され、自己の両端子間の電位差に応じて容量値が変化
する容量性素子を有する。第１の液晶駆動電位は、一定
レベルの直流電位であり、第２の液晶駆動電位は、第１
の液晶駆動電位よりも高い第１の電位および、第１の液
晶駆動電位よりも低い第２の電位を周期的に繰り返す。

【００３２】あるいは好ましくは、メモリスイッチのオ
ンによる画像データ信号の書込は、第２の液晶駆動電位
が第２の電位である期間を選んで実行される。

【００３３】特にこのような構成においては、容量性素
子は、ｎ型ＴＦＴ構造を有する。また、特にこのような
構成においては、容量性素子は、ｐ型ＴＦＴ構造を有す
る。

【００３４】好ましくは、画像書込時において、第２の
駆動スイッチは、第１の駆動スイッチが所定期間オンし
た後にオンするように、第１および第２の制御線の活性
化期間は設定される。

【００３５】また好ましくは、昇圧保持部は、データ保
持ノードが第３の駆動スイッチのオンに対応する画像デ
ータ信号を保持している場合に、第２の制御線の活性化
期間に対応してデータ保持ノードを昇圧する。

【００３６】あるいは好ましくは、第１および第２の液
晶駆動電位の一方は、第１の電位と第２の電位とを周期
的に繰り返す。第１および第２の電位供給線の一方は、
第１および第２の電位を互いに相補に供給するための、
複数の第１および第２の駆動電位補助供給線を含み、複
数の第１および第２の駆動電位補助供給線は、奇数行お
よび偶数行にそれぞれ対応して配置され、第１および第
２の電位の切換周期は、表示フレーム周期に相当する。

【００３７】また好ましくは、第１および第２の液晶駆
動電位の一方は、第１の電位と第２の電位とを周期的に
繰り返し、対向電極の電位は、第１の電位の書込み後に
おける画素電極の電位と、第２の電位の書込み後におけ
る画素電極の電位との平均値に相当する。

【００３８】好ましくは、画素は、並列に配置されるＬ
個（Ｌ：２以上の整数）の副画素に分割される。画素電
極は、最大輝度の表示時におけるそれぞれの表示輝度
が、２ ⁰：・・・：２^(L-1)となるように分割され、行の各
々において、複数の走査線は、副画素にそれぞれ対応し
てＬ本ずつ設けられるとともに、第１および第２の制御
線は、副画素に共通して設けられる。各画素において、
液晶駆動回路は、副画素の各々ごとに独立に設けられ
る。

【００３９】さらに好ましくは、薄膜磁性体記憶装置
は、行の各々に対応して設けられる、補助走査線をさら
に備える。各液晶駆動回路は、対応するデータ線とデー
タ保持ノードとの間に、メモリスイッチと直列に接続さ
れ、対応する補助走査線の活性化に応答してオンする第
１のリーク防止スイッチをさらに含む。

【００４０】このような構成においては、補助走査線の
活性化期間は、Ｌ個の副画素にそれぞれ対応するＬ本の
走査線の活性化期間の全てを含むように設定される。

【００４１】特に、行の各々において、Ｌ本の複数の走
査線のうちの少なくとも２つは同時に活性化される。各
液晶駆動回路は、対応するデータ線とデータ保持ノード
との間に、メモリスイッチと直列に接続され、対応する
走査線と同時に活性化される、同一の行に対応する他の
走査線の活性化に応答してオンする第２のリーク防止ス
イッチをさらに含む。

【００４２】さらに、第１および第２の制御線は、他の
行に対応するＬ本の走査線のうちの、活性化期間が重な
り合わない２本の走査線を用いて構成される。

【００４３】この発明に従う携帯電話機は、画面表示機
能を備える携帯電話機であって、画面表示を実行するた
めの液晶表示装置を備える。液晶表示装置は、行列状に
配置される複数の画素を有する液晶表示部を含む。複数
の画素の各々は、画素電極と対向電極との間の電位差に
応じた光学応答を示す液晶表示素子を有する。液晶表示
装置は、最大輝度および最小輝度の一方に相当する第１
の液晶駆動電位を伝達するための第１の駆動電位供給線
と、最大輝度および最小輝度の他方に相当する第２の液
晶駆動電位を伝達するための第２の駆動電位供給線と、
複数の画素の行にそれぞれ対応して設けられる、複数の
走査線、複数の第１の制御線、および複数の第２の制御
線と、複数の画素の列にそれぞれ対応して設けられ、各
々が画像データ信号を伝達するための複数のデータ線
と、複数の画素にそれぞれ対応して設けられ、各々が画
像データ信号に応じて、対応する画素電極の電位を駆動
するための複数の液晶駆動回路とをさらに含む。各液晶
駆動回路は、画像データ信号を保持するためのデータ保
持ノードと対応するデータ線との間に電気的に結合さ
れ、対応する走査線の活性化に応答してオンするメモリ
スイッチと、第１の駆動電位供給線と対応する画素電極
との間に電気的に結合され、対応する第１の制御線の活
性化に応答してオンする第１の駆動スイッチと、第２の
駆動電位供給線と対応する画素電極との間に電気的に結
合され、対応する第２の制御線の活性化に応答してオン
する第２の駆動スイッチと、第２の駆動電位供給線と対
応する画素電極との間に、第２の駆動スイッチと直列に
接続され、データ保持ノードの電位に応じてオン・オフ
する第３の駆動スイッチと、データ保持ノードの電位を
保持するとともに、第２の制御線の活性化期間に対応し
て、データ保持ノードに保持される画像データ信号のレ
ベルに応じて、データ保持ノードを選択的に昇圧するた
めの昇圧保持部とを有する。

【００４４】この発明に従う携帯情報端末機器は、画面
表示機能を備える携帯情報端末機器であって、画面表示
を実行するための液晶表示装置を備える。液晶表示装置
は、行列状に配置される複数の画素を有する液晶表示部
を含む。複数の画素の各々は、画素電極と対向電極との
間の電位差に応じた光学応答を示す液晶表示素子を有す
る。液晶表示部は、最大輝度および最小輝度の一方に相
当する第１の液晶駆動電位を伝達するための第１の駆動
電位供給線と、最大輝度および最小輝度の他方に相当す
る第２の液晶駆動電位を伝達するための第２の駆動電位
供給線と、複数の画素の行にそれぞれ対応して設けられ
る、複数の走査線、複数の第１の制御線、および複数の
第２の制御線と、複数の画素の列にそれぞれ対応して設
けられ、各々が画像データ信号を伝達するための複数の
データ線と、複数の画素にそれぞれ対応して設けられ、
各々が画像データ信号に応じて、対応する画素電極の電
位を駆動するための複数の液晶駆動回路とをさらに含
む。各液晶駆動回路は、画像データ信号を保持するため
のデータ保持ノードと対応するデータ線との間に電気的
に結合され、対応する走査線の活性化に応答してオンす
るメモリスイッチと、第１の駆動電位供給線と対応する
画素電極との間に電気的に結合され、対応する第１の制
御線の活性化に応答してオンする第１の駆動スイッチ
と、第２の駆動電位供給線と対応する画素電極との間に
電気的に結合され、対応する第２の制御線の活性化に応
答してオンする第２の駆動スイッチと、第２の駆動電位
供給線と対応する画素電極との間に、第２の駆動スイッ
チと直列に接続され、データ保持ノードの電位に応じて
オン・オフする第３の駆動スイッチと、データ保持ノー
ドの電位を保持するとともに、第２の制御線の活性化期
間に対応して、データ保持ノードに保持される画像デー
タ信号のレベルに応じて、データ保持ノードを選択的に
昇圧するための昇圧保持部とを有する。

【００４５】

【発明の実施の形態】以下において、本発明の実施の形
態について図面を参照して詳しく説明する。なお、図中
同一符号は同一または相当部分を示すものとする。

【００４６】［実施の形態１］ （実施の形態１の基礎となる液晶表示装置の構成）ま
ず、本発明の実施の形態１に従う液晶表示装置の基礎と
なる低消費電力型液晶表示装置の構成について説明す
る。

【００４７】図１は、本発明の実施の形態１に従う液晶
表示装置の基礎となる低消費電力型液晶表示装置１の全
体構成を示す概略ブロック図である。

【００４８】図１を参照して、液晶表示装置１は、液晶
表示部２を備える。液晶表示部２には、行列状に配置さ
れた複数の画素３が配置される。画素の行（以下、「ラ
イン」とも称する）の各々に対応して、走査線５、セッ
ト線６、リセット線７、液晶駆動電位ＶＲＥＦを伝達す
る駆動電位供給線８、共通電位ＶＣＯＭ１を伝達する共
通電位供給線９、および液晶駆動電位ＶＣＯＭ２を伝達
する駆動電位供給線１０が配置される。また、画素の列
の各々に対応して、データ線１１が配置される。

【００４９】走査線５、セット線６およびリセット線７
は、対応するラインが活性化された場合に、所定のタイ
ミングでＨレベルに活性化される、アドレス信号ＡＤ
Ｄ、セット信号ＳＴおよびリセット信号ＲＳＴをそれぞ
れ伝達する。

【００５０】液晶駆動電位ＶＣＯＭ２が一定レベルの直
流電位であるのに対して、液晶駆動電位ＶＲＥＦは、一
定周期ごとに＋Ｖｌｃ（高電位状態）および−Ｖｌｃ
（低電位状態）を繰り返す。＋Ｖｌｃおよび−Ｖｌｃ
は、対向電極電位ＶＬＣＣＯＭに対してそれぞれ異なる
極性を有する。この結果、液晶駆動電位ＶＲＥＦの極性
は一定周期ごとに反転されて、液晶表示素子における焼
き付きの発生が抑制される。各画素は、液晶駆動電位Ｖ
ＲＥＦおよび液晶駆動電位ＶＣＯＭ２を書込まれた場合
に、最大輝度および最小輝度の一方ずつを表示する。

【００５１】なお、図１に示されるように、液晶駆動電
位ＶＲＥＦ、共通電位ＶＣＯＭ１および液晶駆動電位Ｖ
ＣＯＭ２を、駆動電位供給線８、共通電位供給線９およ
び駆動電位供給線１０のそれぞれの両端側から供給する
構成とすることにより、同一の電位供給線上における電
位変動を抑制することができる。

【００５２】液晶表示装置１は、垂直走査回路１５ｏお
よび１５ｅと、水平走査回路２０と、スイッチ部２５と
をさらに備える。垂直走査回路１５ｏおよび１５ｅは、
同期信号の供給を受けて動作する。水平走査回路２０
は、同期信号および画像信号の供給を受けて動作する。
なお、同期信号は、それぞれの画像信号の水平および垂
直同期タイミングを示す水平同期信号および垂直同期信
号、ならびに画素信号の有効期間を表わす画素信号イネ
ーブル信号等を総称的に示している。

【００５３】垂直走査回路１５ｏは、垂直同期周期に基
づいて、奇数ラインに対応する、走査線５、セット線６
およびリセット線７を選択的に活性化する。垂直走査回
路１５ｅは、垂直同期信号に基づいて、偶数ラインに対
応する、走査線５、セット線６およびリセット線７を選
択的に活性化する。具体的には、垂直走査回路１５ｏお
よび１５ｅは、各走査線５、各セット線６および各リセ
ット線７によってそれぞれ伝達される、アドレス信号Ａ
ＤＤ、セット信号ＳＴおよびリセット信号ＲＳＴの活性
化期間を制御する。

【００５４】奇数ラインに対応する垂直走査回路１５ｏ
および偶数ラインに対応する垂直走査回路１５ｅを、液
晶表示部２を挟んで対向する領域に分割配置することに
よって、液晶表示部２における画素の列方向におけるピ
ッチ制約を緩和して、高精細表示化を図ることができ
る。

【００５５】水平走査回路２０は、供給された画像信号
を処理して、所定タイミングにおける画像データ信号Ｄ
ＡＴに展開する。スイッチ部２５は、水平走査回路２０
とデータ線１１との間にそれぞれ配置される複数のスイ
ッチユニットによって構成される。水平走査回路２０
は、水平走査周期に基づいて、複数のスイッチユニット
をオンして、画像データ信号ＤＡＴをデータ線１１に供
給する。

【００５６】いわゆる点順次駆動の場合には、水平走査
回路２０は、スイッチ部２５を構成する複数のスイッチ
ユニットを順にオンする。この結果、垂直走査の対象と
なる１つのラインに属する各画素は、対応するスイッチ
ユニットの選択的なオンによって順次水平走査の対象と
なり、画像データ信号の供給を受ける。あるいは、ライ
ンごとに一括駆動する構成とすることも可能であり、こ
の場合には、データ線１１の各々を用いて、走査された
ラインに属する各画素に対して画像データ信号が並列に
供給される。

【００５７】図２は、図１に示される各画素の構成を示
す回路図である。図２を参照して、画素３は、液晶表示
素子ＰＸと、液晶駆動回路３０とを含む。液晶表示素子
ＰＸは、画素電極Ｎｐｘと対向電極Ｎｃｍとを有する。
液晶表示素子ＰＸには、メモリセルを有しないたとえば
ＴＮ（Twisted Nematic）液晶を用いる。

【００５８】液晶表示素子ＰＸは、画素電極Ｎｐｘの電
位である画素電極電位Ｖｐｘと対向電極Ｎｃｍに印加さ
れる対向電極電位ＶＬＣＣＯＭとの電位差に相当する液
晶印加電位に応じた光学応答を示す。したがって、液晶
表示素子ＰＸが反射型の場合には、当該液晶印加電位に
応じて反射率（輝度）が変化する。また、液晶表示素子
ＰＸが透過型の場合には、液晶印加電位に応じて透過率
（輝度）が変化する。

【００５９】液晶駆動回路３０は、データ線１１および
データ保持ノードＮｍの間に電気的に結合されるｎ型Ｔ
ＦＴ３１と、駆動電位供給線１０およびデータ保持ノー
ドＮｍの間に接続されるコンデンサ３２とを有する。ｎ
型ＴＦＴ３１のゲートは走査線５と結合される。

【００６０】走査線５が走査の対象となってＨレベル電
位に活性化されると、ｎ型ＴＦＴ３１はオンする。反対
に、対応する走査線５は、走査の対象でない場合にはＬ
レベル電位に非活性化されるので、ｎ型ＴＦＴ３１はオ
フする。したがって、ｎ型ＴＦＴ３１は、走査線５の活
性化に応答してオンするスイッチ素子として動作する。

【００６１】液晶駆動回路３０は、駆動電位供給線１０
と画素電極Ｎｐｘとの間に直列に結合されるｎ型ＴＦＴ
３３および３４と、画素電極Ｎｐｘおよび共通電位供給
線９との間に接続されるコンデンサ３５と、駆動電位供
給線８および画素電極電位の間に電気的に結合されるｎ
型ＴＦＴ３６とをさらに含む。

【００６２】ｎ型ＴＦＴ３３は、セット線６と結合され
たゲートを有し、セット線６の活性化に応答してオンす
るスイッチ素子として動作する。ｎ型ＴＦＴ３４は、デ
ータ保持ノードＮｍと結合されたゲートを有し、データ
保持ノードＮｍの電位に応じてオン・オフするスイッチ
素子として動作する。ｎ型ＴＦＴ３６は、リセット線７
と結合されたゲートを有し、リセット線７の活性化に応
答してオンするスイッチ素子として動作する。

【００６３】走査線５の活性化（Ｈレベル）期間中、す
なわち対応するラインが走査対象となっている場合にお
いては、水平走査回路２０によってデータ線１１に供給
された画像データ信号ＤＡＴは、ｎ型ＴＦＴ３１のオン
によって、データ保持ノードＮｍに伝達される。いわゆ
る点順次駆動の場合には、１つのラインにおける全部の
画素を走査した後に、垂直走査回路１５ｏ，１５ｅによ
って、走査線５の電位がＬレベルに設定されるため、こ
れに対応してｎ型ＴＦＴ３１はオフ状態になると、コン
デンサ３２によってデータ保持ノードＮｍの電位が保持
される。

【００６４】この結果、ｎ型ＴＦＴ３１およびコンデン
サ３２は、データ線１１によって供給される画像データ
信号ＤＡＴのレベルを保持する一種のＤＲＡＭ（Dynami
c Random Access Memory）として動作する。

【００６５】リセット線７を活性化することによって、
画素電極Ｎｐｘは駆動電位供給線８と結合されて、画素
電極電位Ｖｐｘは液晶駆動電位ＶＲＥＦにリセットされ
る。

【００６６】さらに、リセット線７の非活性化後に、セ
ット線６を活性化した場合には、データ保持ノードＮｍ
に保持される電位に応じてｎ型ＴＦＴ３４がオンすると
きには、画素電極Ｎｐｘは駆動電位供給線１０と結合さ
れて、画素電極電位Ｖｐｘは、液晶駆動電位ＶＣＯＭ２
に設定される。一方、データ保持ノードＮｍに保持され
る電位に応じてｎ型ＴＦＴ３４がオフするときには、画
素電極Ｎｐｘは駆動電位供給線１０と結合されないの
で、画素電極電位Ｖｐｘは、リセット時の液晶駆動電位
ＶＲＥＦを維持する。

【００６７】ここで、消費電力の低減を図るために、垂
直走査回路１５ｏ，１５ｅおよび水平走査回路２０の動
作周波数を低下させ、データ保持ノードＮｍに対する書
込間隔を長くした場合には、データ保持ノードＮｍの電
位は、ｎ型ＴＦＴ３１のリーク等によって低下する。

【００６８】しかし、データ保持ノードＮｍの電位は、
ｎ型ＴＦＴ３４のオン・オフを制御するための電位であ
るので、データ保持ノードＮｍの電位がこれらのＴＦＴ
のしきい値電位を超えて変化しない限り、ｎ型ＴＦＴ３
１の状態は維持される。したがって、セット線６および
リセット線７を定期的に活性化すれば、データ保持ノー
ドＮｍの電位、保持された画像データ信号ＤＡＴのレベ
ルに応じて、液晶駆動電位ＶＲＥＦもしくは液晶駆動電
位ＶＣＯＭ２を画素電極Ｎｐｘに印加して書込むことが
できる。

【００６９】以下、本明細書では、液晶表示素子ＰＸ
は、ノーマリ・ホワイト・モードの液晶表示を実行する
ものとする。また、表示コントラストが大きくなるよう
に、画素電極Ｎｐｘに液晶駆動電位ＶＲＥＦが印加され
たとき（以下、「非点灯状態」とも称する）に概ね最小
輝度Ｌｍｉｎを表示し、画素電極Ｎｐｘに液晶駆動電位
ＶＣＯＭ２が印加されたとき（以下、「点灯状態」とも
称する）に概ね最大輝度Ｌｍａｘが得られるように各電
位を設定するものとする。

【００７０】すなわち、点灯状態に設定される画素に対
しては、ｎ型ＴＦＴ３４をオンさせるために、Ｈレベル
（たとえばＶｌｃ）の画像データ信号ＤＡＴがデータ保
持ノードＮｍに書込まれる。これに対して、非点灯状態
に設定される画素に対しては、ｎ型ＴＦＴ３４をオフさ
せるために、Ｌレベル（たとえば０：接地電圧）の画像
データ信号ＤＡＴがデータ保持ノードＮｍに書込まれ
る。

【００７１】このような構成とすることにより、液晶表
示素子ＰＸに液晶電極電位を印加する、液晶電極電位の
書込動作を実行する場合において、各画面の表示フレー
ムを２つの表示モードから構成することができる。

【００７２】第１の表示モードは、走査線５の活性化に
応答して、データ線１１に供給された画像データ信号Ｄ
ＡＴの取込みを伴う書込動作を行なって、液晶表示素子
ＰＸの表示状態を更新する表示モード（以降、「リフレ
ッシュ・モード」とも称する）である。

【００７３】これに対して、第２の表示モードは、走査
線５の活性化を伴わず、セット線６およびリセット線７
の活性化に応答して、データ保持ノードＮｍに保持され
た画像データ信号ＤＡＴ基づいた再書込動作を行なっ
て、リフレッシュ・モードで指定された液晶表示素子Ｐ
Ｘの表示状態を更新することなく保持するモード（以
降、「ホールド・モード」とも称する）である。

【００７４】図３は、低消費電力型液晶表示装置１にお
ける表示フレーム期間の構成を示す概念図である。

【００７５】図３を参照して、低消費電力型液晶表示装
置１における１つの表示フレームは、入力画像信号に応
じて液晶表示部２の表示をリフレッシュ（更新）するた
めのリフレッシュ・サブフレームと、液晶表示部２の表
示をホールド（保持）するためのホールド・サブフレー
ムとから構成される。

【００７６】リフレッシュ・サブフレームにおいては、
各液晶駆動回路３０が上述のリフレッシュ・モードで動
作し、またホールドサブフレームにおいては、上述のホ
ールド・モードで動作する。

【００７７】すなわち、リフレッシュ・モードにおいて
は、垂直走査回路１５ｏ，１５ｅによって、走査線５、
セット線６およびリセット線７が走査されるとともに、
水平走査回路２０によって、データ線１１へ画像データ
信号ＤＡＴが伝達される。

【００７８】一方、ホールド・モードにおいては、垂直
走査回路１５ｏ，１５ｅによって、セット線６およびリ
セット線７を周期的に活性化することによって、データ
保持ノードＮｍに保持された画像データ信号ＤＡＴに応
じて、画素電極電位の再書込を実行することができる。
この結果、水平走査回路２０におけるデータ線１１に画
像データ信号を供給する動作を停止させることができ
る。したがって、水平走査回路２０をリフレッシュ・サ
ブフレームのみ動作するような間欠駆動を行って、ホー
ルド・サブフレームにおいては、水平走査回路２０の動
的（交流的）に電力を消費する部分の動作を停止させる
ことができる。

【００７９】すなわち、１つの表示フレームを、Ｎ個
（Ｎ：自然数）のサブフレームから構成する場合におい
て、水平走査回路の消費電力Ｗａｒは、下式で示され
る。

【００８０】 Ｗａｒ＝（１／Ｎ）×Ｗｒ＋（（Ｎ−１）／Ｎ）×Ｗｈ ここで、Ｗｒは、リフレッシュ・サブフレーム期間にお
ける平均消費電力、すなわち動的（交流的）消費電力と
静的（直流的）消費電力の和の平均を示し、Ｗｈは、ホ
ールド・サブフレームにおける平均消費電力、すなわち
静的消費電力の平均値を示すものとする。

【００８１】水平走査回路２０をＣＭＯＳ回路で構成す
れば、静的消費電力は極めて小さくすることができるの
で、Ｗａｒ≒（１／Ｎ）×Ｗｒとなる。すなわち、間欠
駆動を行なわない従来の液晶表示装置に比べて、水平走
査回路２０の消費電力を、ほぼ１／Ｎに低減することが
できる。

【００８２】水平走査回路２０の駆動周波数は、垂直走
査回路１５ｏ，１５ｅの駆動周波数に比べるとはるかに
高く、たとえば液晶表示部の水平画素数を１００程度と
しても、前者が後者の約１００倍に達する。このため、
水平走査回路２０の消費電力も、垂直走査回路１５ｏ，
１５ｅに比べてはるかに高くなる。

【００８３】したがって、水平走査回路２０を間欠駆動
してその消費電力を低減することは、液晶表示装置全体
の低消費電力化に大きな効果をもたらす。なお、各表示
フレームを１つのリフレッシュ・サブフレームと３つの
ホールド・サブフレームから構成して、合計４個（Ｎ＝
４）のサブフレームから構成するようにしたが、１つの
表示フレームに含まれるホールド・サブフレームの個数
は、各液晶駆動回路３０において、データ保持ノードＮ
ｍに保持する電位が、ｎ型ＴＦＴ３４のしきい値電位を
超えないように維持可能な範囲で任意に設定することが
可能である。

【００８４】図４は、低消費電力型液晶表示装置１のリ
フレッシュ・モード時における画素電極電位の書込動作
を示すタイミングチャートである。図４においては、第
２ｎ（２ｎ：偶数）ライン・第ｍ列（ｍ：自然数）の画
素（以下、画素３ａと称する）、および第（２ｎ−１）
ライン・第ｍ列の画素（以下、画素３ｂと称する）に対
する書込動作が示される。

【００８５】図４を参照して、期間Ｔ０、Ｔ１およびＴ
２において、第（２ｎ−１）、２ｎおよび（２ｎ＋１）
ラインのそれぞれが垂直走査対象に選択される。

【００８６】期間Ｔ０においては、画素３ｂにおける画
像データ信号の取込動作が実行される。期間Ｔ１におい
ては、画素３ｂにおける画素電極電位の書込動作およ
び、画素３ａにおける画像データ信号ＤＡＴ（ｍ）の取
込動作が実行される。期間Ｔ２においては、画素３ｂに
おける画素電極電位の書込動作が実行される。このよう
に、各ラインに対する画素電極電位の書込動作は、次の
ラインに対する画像データ信号の取込動作と並列に実行
される。

【００８７】液晶駆動電位ＶＲＥＦは、期間Ｔ０〜Ｔ２
の各々において極性が反転し、＋Ｖｌｃもしくは−Ｖｌ
ｃに設定される。＋Ｖｌｃおよび−Ｖｌｃは、対向電極
電位ＶＬＣＣＯＭに対してそれぞれ異なる極性を有す
る。この結果、液晶駆動電位ＶＲＥＦの極性は一定周期
ごとに反転されて、液晶表示素子における焼き付きの発
生が抑制される。＋Ｖｌｃおよび−Ｖｌｃの平均値、す
なわち液晶駆動電位ＶＲＥＦの振幅の中心値は電位０で
示される。

【００８８】同一フレーム内において、各表示ラインご
とに液晶駆動電位ＶＲＥＦの極性を反転する。たとえ
ば、図４に示されるように、連続するラインにそれぞれ
属する画素３ｂおよび３ａに対する書込がそれぞれ実行
される期間Ｔ０およびＴ１において、液晶駆動電位ＶＲ
ＥＦは、それぞれ−Ｖｌｃおよび＋Ｖｌｃに設定されて
おり、その極性は反転されている。この結果、ラインご
とに画素電極電位の極性を分散することができるので、
表示輝度のリップル、すなわちフリッカが低減される。

【００８９】さらに、各ラインの極性を表示フレームご
とに反転することによって、表示フレームの各々におい
て、ラインごとに画素電極電位の極性を分散することが
できる。この結果、表示フレームの切替わりに起因する
表示輝度のリップル、すなわちフリッカがさらに低減さ
れる。

【００９０】期間Ｔ０において、第（２ｎ−１）ライン
に対応する走査線５によって伝達されるアドレス信号Ａ
ＤＤ（２ｎ−１）の活性化に応答して、画素３ｂのｎ型
ＴＦＴ３１がオンする。これにより、Ｈレベルの画像デ
ータ信号ＤＡＴ（ｍ）が画素３ｂに取込まれ、画素３ｂ
のデータ保持ノードＮｍ（２ｎ−１）の電位がＬレベル
からＨレベルに変化する。

【００９１】期間Ｔ１においては、第２ｎラインに対応
する走査線５によって伝達されるアドレス信号ＡＤＤ
（２ｎ）の活性化に応答して、画素３ａのｎ型ＴＦＴ３
１がオンする。これにより、Ｌレベルの画像データ信号
ＤＡＴ（ｍ）が画素３ａに取込まれ、画素３ａのデータ
保持ノードＮｍ（２ｎ）の電位がＨレベルからＬレベル
に変化する。

【００９２】画素３ａにおける画像データ信号の取込動
作と並列に、画素３ｂにおいて、期間Ｔ０で取込まれた
画像データ信号に基づく画素電極電位の書込動作が実行
される。まず、画素３ｂに対応するリセット信号ＲＳＴ
（２ｎ−１）が所定期間活性化されて、画素３ｂの画素
電極Ｎｐｘは駆動電位供給線８と結合される。これに応
じて、画素電極電位Ｖｐｘ（２ｎ−１）は、液晶駆動電
位ＶＲＥＦで駆動されて、−Ｖｌｃに向かって変化す
る。すなわち、画素３ｂは、リセット信号ＲＳＴ（２ｎ
−１）の活性化に応答して、データ保持ノードＮｍに保
持されるデータレベルにかかわらず、一旦非点灯状態に
設定される。

【００９３】対応するリセット信号ＲＳＴ（２ｎ−１）
がＨレベルからＬレベルへ変化するタイミングにおい
て、リセット線７と画素電極Ｎｐｘとの間の容量結合等
の影響によって生じるフィードスルーと呼ばれる電位変
動によって、画素電極電位Ｖｐｘ（２ｎ−１）は、Ｖｆ
−に変化する。一方、液晶駆動電位の極性が逆である場
合には、画素電極電位Ｖｐｘ（２ｎ−１）は、図中に点
線で示されるように逆の極性で変化し、フィードスルー
の影響後には、Ｖｆ＋に達する。

【００９４】対応するリセット信号ＲＳＴ（２ｎ−１）
が非活性された後に、セット信号ＳＴ（２ｎ−１）が活
性化される。画素３ｂにおいては、データ保持ノードＮ
ｍ（２ｎ−１）にＨレベルが保持されているので、セッ
ト信号ＳＴ（２ｎ−１）の活性化に応答して、画素３ｂ
の画素電極Ｎｐｘは駆動電位供給線１０と結合される。
これに応じて、画素電極電位Ｖｐｘ（２ｎ−１）は、液
晶駆動電位ＶＣＯＭ２によって駆動される。これによ
り、画素３ｂは、非点灯状態に設定されて、最大輝度を
表示する。さらに、セット信号ＳＴ（２ｎ−１）がＨレ
ベルからＬレベルへ変化するタイミングにおいて、セッ
ト線６と画素電極Ｎｐｘとの間の容量結合等の影響によ
って生じるフィードスルーによって、画素電極電位Ｖｐ
ｘ（２ｎ−１）は、液晶駆動電位ＶＣＯＭ２からＶｆ０
に変化する。

【００９５】期間Ｔ２においては、まず、画素３ａに対
応するリセット信号ＲＳＴ（２ｎ）が所定期間活性化さ
れて、画素３ａは、期間Ｔ１における画素３ｂと同様
に、、データ保持ノードＮｍに保持されるデータレベル
にかかわらず、一旦非点灯状態に設定される。この結
果、フィードスルーの影響を受けた後、画素電極電位Ｖ
ｐｘ（２ｎ−１）は、Ｖｆ＋に達する。

【００９６】一方、液晶駆動電位の極性が逆である場合
には、画素電極電位Ｖｐｘ（２ｎ−１）は、図中に点線
で示されるように逆の極性で変化し、フィードスルーの
影響後には、Ｖｆ−に達する。

【００９７】リセット信号ＲＳＴ（２ｎ）が非活性され
た後に、セット信号ＳＴ（２ｎ）が活性化される。画素
３ａにおいては、データ保持ノードＮｍ（２ｎ）にＬレ
ベルが保持されているので、セット信号ＳＴ（２ｎ）が
活性化されても、画素３ｂの画素電極Ｎｐｘは駆動電位
供給線１０と結合されない。したがって、画素電極電位
Ｖｐｘ（２ｎ−１）は、セット信号ＳＴ（２ｎ）の活性
化および非活性化に伴うフィードスルーの影響を受けた
後に、リセット信号ＲＳＴ（２ｎ）の活性化に伴う液晶
駆動電位ＶＲＥＦの駆動後における電位Ｖｆ＋に復帰す
る。これにより、画素３ａは、非点灯状態に設定されて
最小輝度を表示する。

【００９８】図示しないが、次のラインである第（２ｎ
＋１）ラインにおける画像データ信号の取込動作が、期
間Ｔ２において並列に実行される。

【００９９】なお、対向電極電位ＶＬＣＣＯＭを、液晶
駆動電位ＶＲＥＦの駆動後における画素電極電位Ｖｆ＋
およびＶｆ−の平均値に、すなわち下式に従って設定す
る。

【０１００】 ＶＬＣＣＯＭ＝｛（Ｖｆ−）＋（Ｖｆ＋）｝／２ また、液晶駆動電位ＶＣＯＭ２は、フィードスルー等に
よる電位変動を考慮して、図４に示されるＶｆ０が対向
電極電位ＶＬＣＣＯＭと等しくなるように、液晶駆動電
位ＶＲＥＦの振幅の中心値（図４における電位０）およ
び対向電極電位ＶＬＣＣＯＭとは異なるレベルに設定さ
れる。

【０１０１】これにより、非点灯状態においては、液晶
駆動電位ＶＲＥＦの極性にかかわらず、画素電極Ｎｐｘ
と対向電極Ｎｃｍとの間の電位差を一定にすることがで
き、点灯状態においては、画素電極Ｎｐｘと対向電極Ｎ
ｃｍとの間の電位差を０にすることができる。この結
果、点灯時および非点灯時のいずれにおいても、液晶表
示素子に焼付きを発生させることなく、フリッカ等の発
生を防止して高い表示品位を維持することができる。

【０１０２】図５は、低消費電力型液晶表示装置１のホ
ールド・モード時における画素電極電位の書込動作を示
すタイミングチャートである。

【０１０３】図５を参照して、期間Ｔ４においては、画
素３ｂにおいて、データ保持ノードＮｍ（２ｎ−１）の
電位に応じた画素電極電位の再書込動作が実行される。
期間Ｔ５においては、画素３ａにおいて、データ保持ノ
ードＮｍ（２ｎ）の電位に応じた画素電極電位の再書込
動作が実行される。

【０１０４】既に説明したように、ホールド・モード時
には、走査線５は非活性状態に維持されて、画像データ
信号ＤＡＴの供給は実行されない。したがって、データ
線１１の電位は、たとえばＬレベルに固定される。

【０１０５】期間Ｔ３においては、セット線６およびリ
セット線７はいずれも非活性化（Ｌレベル）されてお
り、画素３ａおよび３ｂにおいて、画素電極電位は維持
される。

【０１０６】期間Ｔ４においては、まず、画素３ｂに対
応するリセット信号ＲＳＴ（２ｎ−１）が所定期間活性
化されて、画素３ｂは、期間Ｔ１における画素３ｂと同
様に、データ保持ノードＮｍに保持されるデータレベル
にかかわらず、一旦非点灯状態に設定される。この結
果、画素電極電位Ｖｐｘ（２ｎ−１）は、−Ｖｌｃに設
定された液晶駆動電位ＶＲＥＦによって駆動され、フィ
ードスルーの影響を受けた後Ｖｆ−に達する。

【０１０７】リセット信号ＲＳＴ（２ｎ−１）が非活性
された後に、セット信号ＳＴ（２ｎ−１）が活性化され
る。画素３ｂにおいては、データ保持ノードＮｍ（２ｎ
−１）にＨレベルが保持されているので、セット信号Ｓ
Ｔ（２ｎ−１）の活性化に応答して、画素３ｂの画素電
極Ｎｐｘ（２ｎ−１）は、液晶駆動電位ＶＣＯＭ２に駆
動される。これにより、画素３ｂは、点灯状態に再度設
定されて、最大輝度の表示を保持する。

【０１０８】期間Ｔ５においては、まず、画素３ａに対
応するリセット信号ＲＳＴ（２ｎ）が所定期間活性化さ
れて、画素３ａは、データ保持ノードＮｍに保持される
データレベルにかかわらず、画素電極Ｎｐｘ（２ｎ）が
液晶駆動電位ＶＲＥＦに駆動されて、一旦非点灯状態に
設定される。その後、リセット信号ＲＳＴ（２ｎ）の非
活性化に伴うフィードスルーによって、画素電極電位Ｖ
ｐｘ（２ｎ）は、Ｖｆ＋に達する。

【０１０９】リセット信号ＲＳＴ（２ｎ）が非活性され
た後に、セット信号ＳＴ（２ｎ）が活性化される。画素
３ａにおいては、データ保持ノードＮｍ（２ｎ）にＬレ
ベルが保持されているので、セット信号ＳＴ（２ｎ）が
活性化されても、画素３ｂの画素電極Ｎｐｘは駆動電位
供給線１０と結合されない。したがって、画素電極電位
Ｖｐｘ（２ｎ）には、液晶駆動電位ＶＲＥＦへの駆動後
の電位（Ｖｆ＋）が維持される。これにより、画素３ａ
は、非点灯状態に再設定されて、最小輝度の表示を保持
する。

【０１１０】このような構成とすることにより、ホール
ド・サブフレームにおいて画像データ信号の供給動作を
停止した上で、各サブフレームにおいて、点灯状態およ
び非点灯状態に設定される画素のそれぞれについて、液
晶駆動電位ＶＲＥＦおよび液晶駆動電位ＶＣＯＭ２によ
って画素電極電位を駆動することができる。この結果、
同一画像を長期間表示する場合においても、画素電極電
位の変動に起因する焼付きの発生やコントラストの低下
を防止して、表示品位を損なうことなく低消費電力化を
図ることができる。

【０１１１】（図１に示された低消費電力型液晶表示装
置の問題点）しかしながら、以上説明した低消費電力型
液晶表示装置を実機化する場合には、液晶駆動電位ＶＲ
ＥＦの低電位状態（−Ｖｌｃ）に対応する負電源が必要
となる。さらに、図２に示したｎ型ＴＦＴ３６を確実に
オフさせるために、この−Ｖｌｃよりもさらに深い負電
圧が必要となってしまう。このように必要な電源電圧数
が増えることにより、電源回路の大型化や消費電力の増
大が問題となる。この点は、小型軽量化・低消費電力化
の要求が強い携帯電話機や情報端末機器に搭載される場
合に、大きな影響を及ぼす。

【０１１２】したがって、図１に示した低消費電力型液
晶表示装置１を実機化する場合には、液晶駆動電位ＶＲ
ＥＦの低電位状態および高電位状態を、−Ｖｌｃおよび
＋Ｖｌｃではなく、０（接地電圧）および＋２Ｖｌｃ
（以下、単に“２Ｖｌｃ”と表記する）として、電源数
を削減する方式が用いられる。この方式では、図２に示
したｎ型ＴＦＴ３６をオフさせるための電源も、他の信
号と同様に接地電圧で共用できるので、効果的である。

【０１１３】しかしながら、液晶駆動電位ＶＲＥＦを上
記の方式で設定した場合には、もう一方の液晶駆動電位
ＶＣＯＭ２は、０（接地電圧）および２Ｖｌｃの平均値
であるＶｌｃ近傍のレベルとなる。これに応じて、図２
に示したｎ型ＴＦＴ３４をオンさせるためには、データ
保持ノードＮｍの電位ＶＮｍを、下式（１）に示される
ように維持することが必要となる。

【０１１４】ＶＮｍ≧ＶＴＮ＋Ｖｌｃ …（１） なお、（１）式中において、ＶＴＮは、ｎ型ＴＦＴ３４
のしきい値電圧を示している。すなわち、液晶駆動電位
ＶＲＥＦが＋Ｖｌｃおよび−Ｖｌｃを周期的に繰返す方
式と比較すると、データ保持ノードＮｍの電圧をＶｌｃ
分だけ上昇させる必要がある。この結果、ｎ型ＴＦＴ３
４をオンさせるための画像データ信号ＤＡＴ（Ｈレベ
ル）をデータ保持ノードＮｍに保持する場合に、データ
保持時間が短くなってしまうという問題が生ずる。

【０１１５】データ保持時間を確保するためには、画像
データ信号ＤＡＴのＨレベルをＶｌｃ上昇させることも
有効であるが、この場合には、画像データ信号書込時に
おけるデータ線１１での消費電力が増大してしまう。し
たがって、電源電圧数を削減しつつ、さらに図１に示し
た液晶表示装置１で実現される低消費電力化および高品
位表示化といったメリットを両立するためには、このよ
うな問題点を考慮した構成が必要とされる。 （実施の形態１に従う液晶表示装置の構成）図６は、実
施の形態１に従う液晶表示装置に備えられた各画素の構
成を示す回路図である。

【０１１６】実施の形態１に従う液晶表示装置において
は、図１に示した低消費電力型液晶表示装置１の構成に
おいて、各画素３に代えて画素３Ａが各々配置される。
また、液晶駆動電位ＶＲＥＦが、０、すなわち接地電圧
（低電位状態）および２Ｖｌｃ（高電位状態）に周期的
に設定される。これに伴い、液晶駆動電位ＶＣＯＭ２は
Ｖｌｃ近傍に設定され、共通電位ＶＣＯＭ１および対向
電極電位ＶＬＣＣＯＭのレベルも変更されるため、外部
から供給される電源電圧レベルが異なってくる。

【０１１７】図６を参照して、実施の形態１に従う画素
３Ａは、図２に示した画素３と比較して、液晶駆動回路
３０に代えて液晶駆動回路３０Ａを含む点で異なる。さ
らに、実施の形態１に従う構成においては、データ保持
ノードＮｍを昇圧するタイミングを規定するための昇圧
信号ＢＳを伝達する昇圧信号線６Ａが配置される。

【０１１８】実施の形態１に従う液晶駆動回路３０Ａ
は、図２に示された液晶駆動回路３０と比較して、コン
デンサ３２に代えて容量性素子３２Ａを含む点で異な
る。容量性素子３２Ａは、データ保持ノードＮｍおよび
昇圧信号線６Ａの間に接続される。容量性素子３２Ａ
は、昇圧信号線６Ａの活性化（Ｈレベル）期間におい
て、データ保持ノードＮｍの保持データのレベルに応じ
て、選択的にデータ保持ノードＮｍを昇圧する。

【０１１９】具体的には、保持データがＨレベルである
場合に、容量性素子３２Ａは、昇圧信号線６Ａの活性化
に応答してデータ保持ノードＮｍを昇圧するが、保持デ
ータがＬレベルである場合には、昇圧信号線６Ａが活性
化されてもデータ保持ノードＮｍを昇圧しない。

【０１２０】昇圧信号線６Ａの非活性化（Ｌレベル）期
間中においては、容量性素子３２Ａは、データ保持ノー
ドＮｍの電位レベルを保持するためのキャパシタとして
動作する。

【０１２１】図７は、図６に示された容量性素子３２Ａ
の構造例を示す断面図である。図７を参照して、容量性
素子３２Ａは、ｎ型ＴＦＴと同様の構造を有し、ガラス
基板２１上に形成される。容量性素子３２Ａは、ｎ型ポ
リシリコン膜２２Ａ、真性ポリシリコン膜２３Ａ、Ｓｉ
Ｏ₂等から形成されるゲート絶縁膜２４Ａ、ゲート絶縁
膜２４Ａ上にクロム等で形成されたゲート電極２５Ａ、
ＳｉＯ₂等から形成される層間絶縁膜２６Ａ、およびア
ルミニウム等から形成される電極２７Ａ，２７Ｂを有す
る。電極２７Ａは、ゲート電極２５Ａと電気的に結合さ
れ、電極２７Ｂは、ｎ型ポリシリコン膜２２Ａと電気的
に結合される。さらに、電極２７Ａは、データ保持ノー
ドＮｍと接続され、電極２７Ｂは、昇圧信号線６Ａと接
続される。

【０１２２】容量性素子３２Ａは、ゲート電極２５Ａと
真性ポリシリコン膜２３Ａとの間に形成されるオーバー
ラップ部分２８を有する。この構造の容量は、いわゆる
チャネル容量と呼ばれるもので、ゲート電極に相当する
電極２７Ａと、ソース電極に相当する電極２７Ｂとの間
に、ソース電極を基準にｎ型ＴＦＴのしきい値電圧より
も大きな電圧を印加することによって、真性ポリシリコ
ン膜２３Ａのゲート電極２５Ａ下部分の表面にｎ型のチ
ャネル層が形成される。これにより、ゲート電極２５Ａ
とチャネル、すなわちデータ保持ノードＮｍおよび昇圧
信号線６Ａとの間に静電容量（チャネル容量）が形成さ
れる。これは、データ保持ノードＮｍにＨレベルデータ
が保持されている場合の動作に対応する。

【０１２３】これに対して、データ保持ノードＮｍにＬ
レベルデータが保持されている場合には、電極２７Ａお
よび２７Ｂ間の電圧が、ｎ型ＴＦＴのしきい値電圧より
も小さくなるので、チャネル容量は形成されない。この
ため、この場合においては、容量性素子３２Ａは、オー
バーラップ部分２８に存在する微小な寄生容量のみを容
量値として有することになる。このように、容量性素子
３２Ａは、電極２７Ａおよび２７Ｂ間、すなわち自己の
両端間の電位差に応じて、その容量値が変化する。

【０１２４】再び図６を参照して、容量性素子３２Ａの
オーバーラップ部分に存在する寄生容量を符号３２Ａ′
で示している。また、寄生容量３２Ｓは、データ保持ノ
ードＮｍに存在する寄生容量を示し、寄生容量３２Ｇ
は、ｎ型ＴＦＴ３４のゲート容量を示している。

【０１２５】以上で説明した部分以外の構成および動作
については、図１から図５で説明した低消費電力型液晶
表示装置１と同様であるので、詳細な説明は繰り返さな
い。

【０１２６】次に、実施の形態１に従う液晶表示装置１
の動作について説明する。図８は、実施の形態１に従う
液晶表示装置のリフレッシュ・モード時における画素電
極電位の書込動作を示すタイミングチャートである。図
８においても、図４と同様に、第２ｎライン・第ｍ列の
画素、および第（２ｎ−１）ライン・第ｍ列の画素に対
する書込動作が示される。

【０１２７】図８を参照して、昇圧信号線６Ａによって
伝達される昇圧信号ＢＳは、セット信号ＳＴの活性化期
間に対応して活性化され、その電圧レベルがΔＶＢＳ上
昇する。データ保持ノードＮｍにＨレベル（Ｖｌｃ）の
データが保持されている場合には、容量性素子３２Ａの
オーバーラップ部分２８において、チャネル容量が形成
されている。したがって、この場合には、期間Ｔ１にお
けるデータ保持ノードＮｍ（２ｎ−１）に示されるよう
に、昇圧信号ＢＳの立上がりに応答して電圧上昇量ΔＶ
ＢＳがデータ保持ノードＮｍと容量結合することによっ
て、データ保持ノードＮｍの電位はΔＶｍだけ昇圧され
るする。ここで、昇圧量ΔＶｍは下式（２）で示され
る。

【０１２８】 ΔＶｍ＝ΔＶＢＳ・(Ｃ３２Ａ+Ｃ３２Ａ′)／(Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３２Ｓ +Ｃ３４Ｇ） ≒ΔＶＢＳ・Ｃ３２Ａ／(Ｃ３２Ａ+Ｃ３４Ｇ) …（２） （２）式に基づいて、ΔＶｍがＶｌｃに相当するように
ΔＶＢＳを設定すれば、データ保持ノードＮｍにＨレベ
ルデータを保持する液晶駆動回路において、セット信号
ＳＴの活性化期間に応答して、ｎ型ＴＦＴ３４をターン
オンすることができる。この結果、画素データ信号ＤＡ
ＴのＨレベル電位を上昇させることなく、すなわちデー
タ線における消費電力を増大させることなく、データ保
持ノードＮｍにおけるデータ保持時間を確保することが
できる。

【０１２９】これに対して、Ｌレベル（０：接地電圧）
の画像データ信号を保持している保持ノードＮｍ（２
ｎ）においては、対応する容量性素子３２Ａにおいてチ
ャネル層が形成されない。このため、昇圧信号ＢＳが活
性化されて電圧がΔＶＢＳ上昇しても、データ保持ノー
ドＮｍの電位は、容量性素子３２Ａ中の寄生容量３２
Ａ′による結合によって、僅かに上昇するのみであるの
で、誤ってｎ型ＴＦＴ３４がオンするようなことはな
い。

【０１３０】このように、図６および７に示した容量性
素子３２Ａは、データ保持ノードＮｍの電位を保持する
とともに、セット信号ＳＴの活性化期間に対応して、そ
の保持データに応じてデータ保持ノードＮｍを選択的に
昇圧するための昇圧保持部として動作する。

【０１３１】画素電極電位の書込動作において、Ｈレベ
ルデータを保持するデータ保持ノードＮｍが選択的に昇
圧される点を除いては、画像データ信号の取込動作、お
よび画素電極電位の書込動作は、図４と基本的に同様で
あるので、詳細な説明は繰り返さない。なお、高電位状
態の液晶駆動電位ＶＲＥＦが書込まれた画素電極のフィ
ードスルー影響後の到達電位であるＶｆ＋および、低電
位状態の液晶駆動電位ＶＲＥＦが書込まれた画素電極の
フィードスルー影響後の到達電位であるＶｆ−のレベル
は、液晶駆動電位ＶＲＥＦの高電位状態および低電位状
態の電位設定の変更によって図４とは異なってくるが、
説明の都合上、以下においても同一の符号で表記するも
のとする。

【０１３２】図９は、実施の形態１に従う液晶表示装置
のホールド・モード時における画素電極電位の書込動作
を示すタイミングチャートである。

【０１３３】図９を参照して、ホールド・モード時にお
いても、図５の場合と同様に、データ保持ノードＮｍの
保持データに基づいた画素電極電位の再書込動作が実行
される。特に、セット信号ＳＴの活性化期間において
は、昇圧信号ＢＳの電圧上昇量ΔＶＢＳに応じて、図８
と同様にデータ保持ノードＮｍの昇圧動作が実行され
る。画素電極電位の再書込動作は、Ｈレベルデータを保
持するデータ保持ノードＮｍが選択的に昇圧される点を
除いては、図５と基本的に同様であるので、詳細な説明
は繰り返さない。

【０１３４】このように、実施の形態１に従う構成にお
いては、画像データ信号ＤＡＴのＨレベル電位を抑制し
た上で、データ保持ノードＮｍにおけるデータ保持時間
を確保することができる。この結果、電源電圧数の増加
を防ぐために、周期的に変化する液晶駆動電位ＶＲＥＦ
の振幅を０および２Ｖｌｃとした場合においても、画像
データ信号を伝達するデータ線における消費電力を増大
させることなく、画像データ信号の保持時間を確保し
て、低消費電力駆動かつ高品位表示が可能な液晶表示装
置を提供することができる。

【０１３５】［実施の形態２］図１０は、実施の形態２
に従う液晶表示装置に備えられた各画素の構成を示す回
路図である。実施の形態２に従う液晶表示装置において
は、実施の形態１に従う液晶表示装置の構成において、
各画素３Ａに代えて画素３Ｂが各々配置される。

【０１３６】図１０を参照して、実施の形態２に従う画
素３Ｂは、液晶駆動回路３０Ａに代えて液晶駆動回路３
０Ｂを含む点で、実施の形態１に従う画素３Ａと異な
る。さらに、実施の形態２に従う構成においては、昇圧
信号ＢＳを供給するための昇圧信号線６Ａの配置は省略
され、容量性素子３２Ａは、データ保持ノードＮｍおよ
びセット線６の間に接続される。液晶駆動回路３０Ｂの
その他の部分の構成は、液晶駆動回路３０Ａと同様であ
るので、詳細な説明は繰り返さない。

【０１３７】したがって、活性化時におけるセット信号
ＳＴの電圧上昇量をΔＶＳＴとすると、上記（２）式と
同様にして、データ保持ノードＮｍの電圧上昇量ΔＶｍ
は、下式（３）のように示される。

【０１３８】 ΔＶｍ＝ＶＳＴ・(Ｃ３２Ａ+Ｃ３２Ａ′)／(Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３２Ｓ+ Ｃ３４Ｇ） ≒ＶＳＴ・Ｃ３２Ａ／(Ｃ３２Ａ+Ｃ３４Ｇ) …（３） リフレッシュ・モード時およびホールド・モード時で
の、実施の形態２に従う液晶表示装置における画素電極
電位の書込動作は、図８および図９と同様であるので、
詳細な説明は繰り返さない。

【０１３９】すなわち、活性化時におけるセット信号Ｓ
Ｔの電圧上昇量ΔＶＳＴを、実施の形態１における電圧
上昇量ΔＶＢＳと同様に決定することによって、実施の
形態１に従う液晶表示装置と同様の動作を行なうことが
できる。さらに、実施の形態２に従う液晶表示装置にお
いては、昇圧信号線６Ａの配置を省略できるので、画素
面積を縮小して、高解像度化や小型軽量化を図ることが
可能となる。

【０１４０】［実施の形態３］図１１は、実施の形態３
に従う液晶表示装置に備えられた各画素の構成を示す回
路図である。実施の形態３に従う液晶表示装置において
は、実施の形態２に従う液晶表示装置の構成において、
各画素３Ｂに代えて画素３Ｃが各々配置される。

【０１４１】図１１を参照して、実施の形態３に従う画
素３Ｃは、液晶駆動回路３０Ｂに代えて液晶駆動回路３
０Ｃを含む点で、実施の形態２に従う画素３Ｂと異な
る。

【０１４２】実施の形態３に従う液晶駆動回路３０Ｃ
は、図１０に示した液晶駆動回路３０Ｂと比較して、液
晶駆動電位ＶＲＥＦを供給する駆動電位供給線８および
液晶駆動電位ＶＣＯＭ２を供給する駆動電位供給線１０
の配置が入替えられる点で異なる。その他の部分の構成
は、液晶駆動回路３０Ｂと同様であるので、詳細な説明
は繰り返さない。

【０１４３】すなわち、セット信号ＳＴの活性化に応答
してオンするｎ型ＴＦＴ３３および、データ保持ノード
Ｎｍの電位に応じてオンするｎ型ＴＦＴ３４は、画素電
極Ｎｐｘおよび駆動電位供給線８の間に直列に接続さ
れ、リセット信号ＲＳＴの活性化に応答してオンするｎ
型ＴＦＴ３６は、画素電極Ｎｐｘおよび駆動電位供給線
１０の間に接続される。

【０１４４】液晶駆動回路３０Ｃにおいては、液晶駆動
電位ＶＲＥＦのレベルが低電位状態（０：接地電圧）で
ある期間中、データ保持ノードＮｍの保持データがＨレ
ベルであるときには、ｎ型ＴＦＴ３４はオンする。した
がって、液晶駆動電位ＶＲＥＦが、低電位状態（０）か
ら高電位状態（２Ｖｌｃ）へ変化する際に、この電圧上
昇量２Ｖｌｃがｎ型ＴＦＴ３４のゲート容量３４Ｇによ
ってデータ保持ノードＮｍに結合される。すなわち、ゲ
ート容量３４Ｇが昇圧容量として作用して、データ保持
ノードＮｍを下式（４）に示すΔＶ１だけ昇圧させる。

【０１４５】 ΔＶ１＝２Ｖｌｃ・Ｃ３４Ｇ／(Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３２Ｓ+Ｃ３４Ｇ） …（４） さらに、セット信号ＳＴがＬレベルからＨレベルに活性
化された場合には、その電圧上昇量ΔＶＳＴを用いて、
容量性素子３２Ａは、下式（５）に示すΔＶ２だけデー
タ保持ノードＮｍの電位を昇圧させる。

【０１４６】 ΔＶ２＝ＶＳＴ・(Ｃ３２Ａ+Ｃ３２Ａ′)／(Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３２Ｓ+ Ｃ３４Ｇ） …（５） したがって、液晶駆動回路３０Ｃにおけるデータ保持ノ
ードＮｍの昇圧量ΔＶ´は、（４）式および（５）式の
和として、下式（６）で与えられる。

【０１４７】 ΔＶ′＝ΔＶ１＋ΔＶ２ ＝２Ｖｌｃ・Ｃ３４Ｇ／(Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３２Ｓ+Ｃ３４Ｇ） +ΔＶＳＴ・(Ｃ３２Ａ+Ｃ３２Ａ′)／(Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３２Ｓ+Ｃ ３４Ｇ） ＝［２Ｖｌｃ・Ｃ３４Ｇ+ΔＶＳＴ・(３２Ａ+Ｃ３２Ａ′)］／（Ｃ３２Ａ+ Ｃ３２Ａ′+Ｃ３２Ｓ+Ｃ３４Ｇ) ≒［２Ｖｌｃ・Ｃ３４Ｇ+ΔＶＳＴ・Ｃ３２Ａ］／(Ｃ３４Ａ＋Ｃ３４Ｇ) …（６） ここで、実施の形態２に従う液晶駆動回路３０Ｂにおけ
る昇圧量との差を求めるために、（６）式のΔＶ´と
（４）式のΔＶｍとの差とを計算すると、下式（７）式
が与えられる。

【０１４８】 ΔＶ´−ΔＶｍ＝［２Ｖｌｃ・Ｃ３４Ｇ+ＶＳＴ・Ｃ３２Ａ］／（Ｃ３２Ａ+Ｃ ３４Ｇ)−ＶＳＴ・Ｃ３２Ａ／(Ｃ３２Ａ+Ｃ３４Ｇ)＝２Ｖｌｃ・Ｃ３４Ｇ／(Ｃ ３２Ａ+Ｃ３４Ｇ) …（７） 液晶駆動電位ＶＲＥＦのＨレベルが２Ｖｌｃであるの
で、実施の形態３に従う液晶駆動回路３０Ｃにおけるデ
ータ保持ノードＮｍの昇圧量ΔＶ´は、実施の形態１お
よび２における昇圧量ΔＶｍと比較して、Ｖｌｃ以上高
くする必要がある。すなわち、Ｈレベルデータを保持す
るデータ保持ノードＮｍの電位が、昇圧時に２Ｖｌｃ＋
ＶＴＮを超えるように、（６）式を考慮して、容量値Ｃ
３２Ａやセット信号の電圧上昇量ΔＶＳＴを設計する必
要がある。

【０１４９】ゲート容量３４Ｇの容量値を昇圧用の容量
性素子３２Ａの容量値よりも大きくなるように設定した
場合、Ｃ３４Ｇ＞Ｃ３２Ａが成立する。したがって、下
式に示すように、昇圧量の差である（ΔＶ´−ΔＶｍ）
は、Ｖｌｃよりも大きくなる。

【０１５０】ΔＶ´−ΔＶｍ＝２Ｖｌｃ・Ｃ３４Ｇ／
（Ｃ３２Ａ+Ｃ３４Ｇ)＞Ｖｌｃ すなわち、実施の形態３に従う液晶駆動回路３０Ｃにお
いても、セット信号ＳＴの活性化期間に対応させて、Ｈ
レベルデータを保持するデータ保持ノードＮｍの電位を
十分に昇圧することによって、実施の形態１に従う液晶
表示装置と同様の動作を行なうことができる。

【０１５１】さらに実施の形態３に従う液晶駆動回路３
０Ｃにおいては、実施の形態１および２にそれぞれ従う
液晶駆動回路３０Ａおよび３０Ｂの場合と比較して、デ
ータ保持ノードＮｍをより高く昇圧することができる。
これにより、データ保持ノードＮｍにおける画像データ
信号の保持期間を長くすることができるので、液晶表示
装置のさらなる低消費電力化を図ることが可能となる。

【０１５２】［実施の形態４］図１２は、実施の形態４
に従う液晶表示装置に備えられた各画素の構成を示す回
路図である。実施の形態４に従う液晶表示装置において
は、実施の形態３に従う液晶表示装置の構成において、
各画素３Ｃに代えて画素３Ｄが各々配置される。

【０１５３】図１２を参照して、実施の形態４に従う画
素３Ｄは、液晶駆動回路３０Ｃに代えて液晶駆動回路３
０Ｄを含む点で、実施の形態３に従う画素３Ｃと異な
る。液晶駆動回路３０Ｄは、実施の形態３に従う液晶駆
動回路３０Ｃと比較して、昇圧用の容量性素子３２Ａ
が、データ保持ノードＮｍと、液晶駆動電位ＶＲＥＦを
供給する駆動電位供給線８との間に接続される点で異な
る。その他の部分の構成は、液晶駆動回路３０Ｃと同様
であるので、詳細な説明は繰り返さない。

【０１５４】すなわち、実施の形態４に従う構成におい
ては、低電位状態（０：接地電位）および高電位状態
（２Ｖｌｃ）を周期的に繰返す液晶駆動電位ＶＲＥＦを
用いて、容量性素子３２Ａによる昇圧動作が行なわれ
る。すなわち、液晶駆動電位ＶＲＥＦが低電位状態から
高電位状態へ２Ｖｌｃ上昇すると、Ｈレベルデータを保
持するデータ保持ノードＮｍの昇圧量ΔＶ´は、上記
（６）式におけるΔＶＳＴを２Ｖｌｃで置き換えて得ら
れる、下記（８）式で示される。

【０１５５】 ΔＶ′＝ΔＶ１＋ΔＶ２ ＝２Ｖｌｃ・Ｃ３４Ｇ／(Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３２Ｓ+Ｃ３４Ｇ） +２Ｖｌｃ・(Ｃ３２Ａ+Ｃ３２Ａ′)／(Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３２Ｓ+Ｃ ３４Ｇ） ＝［２Ｖｌｃ・Ｃ３４Ｇ+２Ｖｌｃ・(３２Ａ+Ｃ３２Ａ′)］／（Ｃ３２Ａ+ Ｃ３２Ａ′+Ｃ３２Ｓ+Ｃ３４Ｇ) ＝２Ｖｌｃ・(Ｃ３４Ｇ+Ｃ３２Ａ+３２Ａ′)／（Ｃ３２Ａ+Ｃ３２Ａ′+Ｃ３ ２Ｓ+Ｃ３４Ｇ) ≒２Ｖｌｃ・(Ｃ３４Ｇ+Ｃ３２Ａ)／(Ｃ３４Ａ＋Ｃ３４Ｇ) ＝２Ｖｌｃ …（８） このように、実施の形態４に従う構成においては、デー
タ保持ノードＮｍの昇圧量は液晶駆動電位ＶＲＥＦの変
化分である２Ｖｌｃに相当し、データ保持ノードＮｍを
さらに高く昇圧することができる。これにより、データ
保持ノードＮｍにおける画像データ信号の保持期間を長
くすることができるので、液晶表示装置のさらなる低消
費電力化を図ることが可能となる。

【０１５６】反対に、液晶駆動電位ＶＲＥＦが高電位状
態から低電位状態へ２Ｖｌｃだけ下降する際には、デー
タ保持ノードＮｍは昇圧されないが、液晶駆動電位ＶＲ
ＥＦが低電位状態（電位０）であることから、昇圧動作
を行なわなくても、Ｈレベルを保持データとする液晶駆
動回路において、ｎ型ＴＦＴ３４をターンオンさせるこ
とができる。

【０１５７】なお、液晶駆動回路３０Ｄにおける、走査
線５の活性化に伴う画像データ信号ＤＡＴの書込動作
は、液晶駆動電位ＶＲＥＦが低電位状態（０：接地電
圧）である期間に実行する必要がある。容量性素子３２
Ａがデータ保持ノードＮｍおよび駆動電位供給線８との
間に接続されるため、液晶駆動電位ＶＲＥＦの高電位状
態（２Ｖｌｃ）期間中に書込動作を実行すると、データ
保持ノードＮｍの電位がｎ型ＴＦＴ３４をオンさせるレ
ベルまで到達しないからである。

【０１５８】また、実施の形態４に従う液晶駆動回路３
０Ｄにおいては、液晶駆動回路３０Ｃの回路構成と比較
して、駆動電位供給線８とデータ保持ノードＮｍの間の
配線交差がなくなるので、画素パターンのレイアウトが
容易になる。

【０１５９】図１３は、実施の形態４に従う液晶表示装
置のリフレッシュ・モード時における画素電極電位の書
込動作を示すタイミングチャートである。図１３におい
ても、図４と同様に、第２ｎライン・第ｍ列の画素、お
よび第（２ｎ−１）ライン・第ｍ列の画素に対する書込
動作が示される。

【０１６０】すでに説明したように、実施の形態４に従
う構成においては、液晶駆動電位ＶＲＥＦの低電位状態
期間に対応させて画像データ信号ＤＡＴを書込む必要が
ある。このため、ラインごとに実行される書込動作を連
続的に実行するために、液晶駆動電位ＶＲＥＦは、１ラ
インごとに互いに位相が反転するように供給される。以
下においては、駆動電位供給線８ｏによって奇数ライン
に供給される液晶駆動電位をＶＲＥＦｏで示し、駆動電
位供給線８ｅによって偶数ラインに供給される液晶駆動
電位をＶＲＥＦｅで示す。液晶駆動電位ＶＲＥＦｏおよ
びＶＲＥＦｅは、互いに位相が１８０度ずれており、水
平走査期間単位でその極性は反転される。液晶駆動電位
ＶＲＥＦｏおよびＶＲＥＦｅをそれぞれ伝達するための
駆動電位供給線８ｏおよび８ｅは独立に配置される。

【０１６１】液晶駆動電位ＶＲＥＦｏが低電位状態であ
る期間Ｔ０において、第（２ｎ−１）ラインに対応する
走査線５によって伝達されるアドレス信号ＡＤＤ（２ｎ
−１）の活性化に応答して、データ保持ノードＮｍ（２
ｎ−１）へＨレベルの画素データ信号ＤＡＴが書込まれ
る。期間Ｔ０の初期において、液晶駆動電位ＶＲＥＦｅ
は低電位状態から高電位状態へ上昇するのに応答して、
Ｈレベルデータを保持するデータ保持ノードＮｍ（２
ｎ）は、２Ｖｌｃだけ昇圧される。

【０１６２】次に、液晶駆動電位ＶＲＥＦｅが低電位状
態に設定される期間Ｔ１において、第（２ｎ）ラインに
対応する走査線５によって伝達されるアドレス信号ＡＤ
Ｄ（２ｎ）の活性化に応答して、データ保持ノードＮｍ
（２ｎ）へＬレベルの画素データ信号ＤＡＴが書込まれ
る。

【０１６３】期間Ｔ１の初期において、液晶駆動電位Ｖ
ＲＥＦｏが低電位状態から高電位状態へ上昇するのに応
答して、期間Ｔ０で書込まれたＨレベルデータを保持す
るデータ保持ノードＮｍ（２ｎ−１）は、２Ｖｌｃだけ
昇圧される。これにより、ｎ型ＴＦＴ３４がターンオン
する。続いて、期間Ｔ１においては、リセット信号ＲＳ
Ｔ（２ｎ−１）およびセット信号ＳＴ（２ｎ−１）が所
定期間ずつ順次活性化される。

【０１６４】リセット信号ＲＳＴ（２ｎ−１）の活性化
に応答して、画素電極は駆動電位供給線１０と接続され
るので、画素電極電位Ｖｐｘ（２ｎ−１）は、液晶駆動
電位ＶＣＯＭ２へ変化する。その後、セット信号ＳＴ
（２ｎ−１）の活性化期間においては、ｎ型ＴＦＴ３３
および３４のオンによって、画素電極は、駆動電位供給
線８と接続されるので、画素電極電位Ｖｐｘ（２ｎ−
１）は２Ｖｌｃに変化し、フィードスルーの影響後にＶ
ｆ＋へ達する。

【０１６５】また、期間Ｔ１において、第２ｎラインに
対応する走査線５によって伝達されるアドレス信号ＡＤ
Ｄ（２ｎ）の活性化に応答して、データ保持ノードＮｍ
（２ｎ）へＬレベルの画素データ信号ＤＡＴが書込まれ
る。

【０１６６】次の期間Ｔ２において、液晶駆動電位ＶＲ
ＥＦｅは、低電位状態から高電位状態へ上昇する。しか
し、データ保持ノードＮｍ（２ｎ）の保持データは、期
間Ｔ１で書込まれたＬレベルであるため、データ保持ノ
ードＮｍ（２ｎ）は昇圧されない。したがって、ｎ型Ｔ
ＦＴ３４はオフされる。続いて、期間Ｔ２においては、
リセット信号ＲＳＴ（２ｎ）およびセット信号ＳＴ（２
ｎ）が所定期間ずつ順次活性化される。

【０１６７】リセット信号ＲＳＴ（２ｎ）の活性化に応
答して、画素電極は駆動電位供給線１０と接続されるの
で、画素電極電位Ｖｐｘ（２ｎ）は、液晶駆動電位ＶＣ
ＯＭ２へ変化する。その後、セット信号ＳＴ（２ｎ）の
活性化期間においても、ｎ型ＴＦＴ３４がオフされてい
るため、画素電極電位Ｖｐｘ（２ｎ）は液晶駆動電位Ｖ
ＣＯＭ２に相当するレベルに維持され、フィードスルー
の影響後にＶｆ０へ達する。

【０１６８】このように、リフレッシュ・モード時にお
いて、データ保持ノードＮｍの昇圧動作を伴って、最大
輝度または最小輝度を表示させるための画素データ信号
を各画素に書込むことができる。

【０１６９】図１４は、実施の形態４に従う液晶表示装
置のホールド・モード時における画素電極電位の書込動
作を示すタイミングチャートである。

【０１７０】図１４を参照して、ホールド・モード時に
おいても、図９の場合と同様に、データ保持ノードＮｍ
の保持データに基づいた画素電極電位の再書込動作が実
行される。

【０１７１】すなわち、期間Ｔ４において、画素電極電
位Ｖｐｘ（２ｎ−１）は、リセット信号ＲＳＴ（２ｎ−
１）の活性化に応答して一旦液晶駆動電位ＶＣＯＭ２に
設定された後に、２Ｖｌｃ昇圧されたデータ保持ノード
Ｎｍ（２ｎ−１）の電位に応じて、高電位状態（２Ｖｌ
ｃ）の液晶駆動電位ＶＲＥＦへ再書込される。

【０１７２】一方、期間Ｔ５において、再書込対象とな
る画素における画素電極電位Ｖｐｘ（２ｎ）は、Ｌレベ
ルデータを保持するデータ保持ノードＮｍ（２ｎ）が昇
圧されないため、セット信号ＳＴ（２ｎ）が活性化され
ても駆動電位供給線８と画素電極とが接続されず、リセ
ット信号ＲＳＴ（２ｎ）の活性化時に画素電極と接続さ
れる駆動電位供給線１０によって、液晶駆動電位ＶＣＯ
Ｍ２へ再書込される。

【０１７３】このように、ホールド・モード時では、各
画素において、リフレッシュ・モード時にデータ保持ノ
ードＮｍに書込まれた画像データ信号に基づいて、液晶
駆動電位の再書込動作を実行できる。

【０１７４】なお、実施の形態１から４に従う液晶駆動
回路３０Ａ〜３０Ｄにおいては、昇圧用の容量性素子３
２Ａをｎ型ＴＦＴ構造で形成した例を示したが、容量性
素子３２Ａはｐ型ＴＦＴ構造で形成することも可能であ
る。この場合には、容量性素子３２Ａにおける端子接続
が逆になる。たとえば、液晶駆動回路３０Ａにｐ型ＴＦ
Ｔ構造の容量性素子を用いる場合には、図７に示した構
造図において、ゲート側の電極２７Ａを昇圧信号線６Ａ
と接続し、ソース側の電極２７Ｂをデータ保持ノードＮ
ｍと接続する構成とすればよい。

【０１７５】［実施の形態５］実施の形態５において
は、実施の形態１から４に示した、データ保持ノードＮ
ｍの昇圧機能を有する画素を備える液晶表示装置におい
て、液晶駆動電位ＶＲＥＦの生成に要する消費電力を低
減するための構成について説明する。

【０１７６】図１５は、実施の形態５に従う液晶表示装
置における液晶駆動電位ＶＲＥＦの供給を説明する回路
図である。

【０１７７】図１５には、偶数ラインに相当する第２ｎ
ラインに対応する画素３ａと、隣接する奇数ラインに相
当する第（２ｎ−１）ラインに対応する画素３ｂとが代
表的に示される。

【０１７８】画素３ａは、液晶表示素子ＰＸａおよび液
晶駆動回路３０Ｂａを含む。画素３ｂは、液晶表示素子
ＰＸｂおよび液晶駆動回路３０Ｂｂを含む。液晶駆動回
路３０Ｂａおよび３０Ｂｂの各々は、図１０に示した液
晶駆動回路３０Ｂと同様の構成を有する。

【０１７９】実施の形態５に従う構成においては、液晶
駆動電位ＶＲＥＦは、１ラインごとに互いに位相が反転
するように供給される。奇数ラインに供給される液晶駆
動電位をＶＲＥＦｏおよび、偶数ラインに供給される液
晶駆動電位ＶＲＥＦｅは、互いに位相が１８０度ずれて
おり、表示フレーム単位でその極性は反転される。

【０１８０】液晶駆動電位ＶＲＥＦｏおよびＶＲＥＦｅ
をそれぞれ伝達するための駆動電位供給線８ｏおよび８
ｅは独立に配置される。奇数ラインに属する画素３ｂに
対しては、駆動電位供給線８ｏによって、液晶駆動電位
ＶＲＥＦｏが供給され、偶数ラインに属する画素３ａに
対しては、駆動電位供給線８ｅによって、液晶駆動電位
ＶＲＥＦｅが供給される。

【０１８１】図１６は、実施の形態５に従う液晶表示装
置のリフレッシュ・モード時での画素電極電位の書込動
作を示すタイミングチャートである。

【０１８２】図１６を図８と比較して、液晶駆動電位Ｖ
ＲＥＦｏおよびＶＲＥＦｅは、期間Ｔ０〜Ｔ２におい
て、−Ｖｌｃおよび＋Ｖｌｃにそれぞれ維持される。図
示しないが、次の表示フレーム期間において、液晶駆動
電位ＶＲＥＦｏおよびＶＲＥＦｅは、＋Ｖｌｃおよび−
Ｖｌｃにそれぞれ維持される。

【０１８３】画像データ信号の取込動作、データ保持ノ
ードＮｍの昇圧動作、および画素電極電位の書込動作
は、図８と同様であるので、詳細な説明は繰り返さな
い。

【０１８４】図１７は、実施の形態５に従う液晶表示装
置のホールド・モード時での画素電極電位の書込動作を
示すタイミングチャートである。

【０１８５】図１７を図９と比較して、液晶駆動電位Ｖ
ＲＥＦｏおよびＶＲＥＦｅは、期間Ｔ３〜Ｔ５におい
て、−Ｖｌｃおよび＋Ｖｌｃにそれぞれ維持される。図
示しないが、次の表示フレーム期間において、液晶駆動
電位ＶＲＥＦｏおよびＶＲＥＦｅは、＋Ｖｌｃおよび−
Ｖｌｃにそれぞれ維持される。画像データ信号の取込動
作、データ保持ノードＮｍの昇圧動作、および画素電極
電位の書込動作は、図９と同様であるので、詳細な説明
は繰り返さない。

【０１８６】このように、１ラインごとに極性が互いに
異なる液晶駆動電位ＶＲＥＦｏ，ＶＲＥｆｅを独立に供
給する構成とすることによって、液晶駆動電位の周波数
を表示フレーム周期相当の低周波数としても、実施の形
態１から４で示したように水平走査周期に相当する周波
数で液晶駆動電位ＶＲＥＦを生成した場合と同様の表示
品位を得ることができる。この結果、液晶駆動電位の生
成に要する消費電力を低減できる。

【０１８７】［実施の形態６］実施の形態６において
は、データ保持ノードＮｍの昇圧機能を有する画素を備
える液晶表示装置において、各画素を複数の副画素に分
割して、階調表示を実行する構成について説明する。

【０１８８】図１８は、実施の形態６に従う液晶表示装
置に備えられた各画素の構成を示す回路図である。

【０１８９】図１８を参照して、図１０に示した画素３
Ｂは４個の副画素４ａ〜４ｄに分割される。液晶表示素
子ＰＸは、副画素４ａ〜４ｄにそれぞれ対応して、副液
晶表示素子ＳＰＸａ〜ＳＰＸｄに分割される。副液晶表
示素子ＳＰＸａ〜ＳＰＸｄは、副画素電極Ｎｐｘａ〜Ｎ
ｐｘｄをそれぞれ有する。副液晶表示素子ＳＰＸａ〜Ｓ
ＰＸｄ各々の対向電極には、共通電極電位ＶＬＣＣＯＭ
が印加される。

【０１９０】副液晶表示素子ＳＰＸａ〜ＳＰＸｄは、最
大輝度表示時における表示輝度の比が、下式（９）とな
るように分割される。

【０１９１】 ＳＰＸａ：ＳＰＸｂ：ＳＰＸｃ：ＳＰＸｄ＝２⁰：２¹：２²：２³ …（９） さらに、副画素４ａ〜４ｄにおける点灯状態／非点灯状
態をデジタル的に設定することによって、画素３の表示
輝度を、４ビットデータに基づいた２⁴＝１６段階に設
定して、階調表示を実行できる。

【０１９２】なお、各画素における副画素の分割数を４
個としたのは例示にすぎず、分割数は、任意のＬ個
（Ｌ：２以上の整数）とすることができる。この場合に
は、最大輝度表示時における副画素４ａ〜４ｄの表示輝
度の比が、２⁰：…：２^(L-1)となるように液晶表示素子
を分割することによって、Ｌビットデータに基づいた２
^L段階の階調表示を実行できる。

【０１９３】各ラインにおいて、走査線５は、副画素４
ａ〜４ｄにそれぞれ対応する独立の走査線５ａ〜５ｄに
分割される。走査線５ａ〜５ｄは、各ラインの走査期間
において、副画素４ａ〜４ｄが選択される期間にそれぞ
れ活性化（Ｈレベル）されるアドレス信号ＡＤＤａ〜Ａ
ＤＤｄをそれぞれ伝達する。

【０１９４】一方、セット線６、リセット線７、駆動電
位供給線８ｏ，８ｅ、共通電位供給線９および駆動電位
供給線１０は、副画素４ａ〜４ｄに共通に、各ラインご
とに設けられる。

【０１９５】なお、図１８に示される画素は偶数ライン
に属しており、駆動電位供給線８ｅによって、液晶駆動
電位ＶＲＥＦｅが供給されるものとする。これに対し
て、奇数ラインに属する画素においては、駆動電位供給
線８ｅに代えて駆動電位供給線８ｏが設けられる（図示
せず）。

【０１９６】副液晶表示素子ＳＰＸａ〜ＳＰＸｄにそれ
ぞれ対応して、液晶駆動回路４０ａ〜４０ｄがそれぞれ
配置される。液晶駆動回路４０ａ〜４０ｄの各々の構成
は同様であるので、液晶駆動回路４０ａの構成について
代表的に説明する。

【０１９７】液晶駆動回路４０ａは、図１０に示した液
晶駆動回路３０Ｂと同様に、ｎ型ＴＦＴ３１，３３，３
４，３６と、データ保持ノードＮｍを選択的に昇圧する
ための容量性素子３２Ａと、コンデンサ３５とを有す
る。液晶駆動回路４０ａは、リーク電流抑制のためのｎ
型ＴＦＴ４１および４２をさらに有する。

【０１９８】ｎ型ＴＦＴ４１は、駆動電位供給線１０と
副画素電極Ｎｐｘａとの間にｎ型ＴＦＴ３３と直列に結
合されて、ｎ型ＴＦＴ３３と同様に、セット線６の活性
化に応答してオンするスイッチ素子として動作する。ｎ
型ＴＦＴ４２は、駆動電位供給線８ｅおよび画素電極電
位の間にｎ型ＴＦＴ３６と直列に結合されて、ｎ型ＴＦ
Ｔ３６と同様に、リセット線７の活性化に応答してオン
するスイッチ素子として動作する。このような構成とす
ることにより、各画素３Ｂにおいて、副画素電極Ｎｐｘ
ａ〜Ｎｐｘｄからのリーク電流を抑制して、表示輝度の
変動を防止することができる。

【０１９９】図１９は、実施の形態６に従う液晶表示装
置のリフレッシュ・モード時での画素電極電位の書込動
作を示すタイミングチャートである。

【０２００】図１９を参照して、第２ｎライン・第ｍ列
に位置する画素が垂直走査対象となる期間Ｔ１におい
て、副画素４ａ〜４ｄにおける画像データ信号の取込動
作が実行される。なお、液晶駆動電位ＶＲＥＦｏおよび
ＶＲＥＦｅは、図１６と同様に設定される。

【０２０１】期間Ｔ１において、アドレス信号ＡＤＤａ
（２ｎ）〜ＡＤＤｄ（２ｎ）をそれぞれ伝達する走査線
５ａ〜５ｄは、一定期間ずつ順に活性化される。データ
線１１は、アドレス信号ＡＤＤａ（２ｎ）〜ＡＤＤｄ
（２ｎ）の活性化期間と同期しするように、副画素４ａ
〜４ｄに書込まれる画像データ信号ＤＡＴ（ｍ）を伝達
する。

【０２０２】図１９においては、副画素４ａ〜４ｄに対
して、“１”、“０”、“１”、および“０”の画像デ
ータ信号ＤＡＴ（ｍ）がそれぞれ書込まれる場合が例示
される。すなわち、走査線５ａ〜５ｄの活性化にそれぞ
れ応答して、データ保持ノードＮｍａ（２ｎ）〜Ｎｍｄ
（２ｎ）は、Ｈレベル、Ｌレベル、ＨレベルおよびＬレ
ベルにそれぞれ設定される。

【０２０３】図８および図１６の場合と同様に、第（２
ｎ＋１）ラインが垂直走査対象となる期間Ｔ２におい
て、第２ｎラインに属する画素において、画素電極電位
の書込動作が実行される。各ラインごとに、副画素４ａ
〜４ｄに共通に設けられるリセット線７およびセット線
６によって、リセット信号ＲＳＴ（２ｎ）およびセット
信号ＳＴ（２ｎ）が所定期間ずつ順に活性化される。

【０２０４】副画素電極Ｎｐｘａ〜Ｎｐｘｄは、リセッ
ト信号ＲＳＴ（２ｎ）の活性化に応答して、高電位状態
の液晶駆動電位ＶＲＥＦｅと結合される。これに応じ
て、副画素電極電位Ｖｐｘａ〜Ｖｐｘｄは、電位２Ｖｌ
ｃに向かって変化する。

【０２０５】一旦、液晶駆動電位ＶＲＥＦｅへの書込が
行なわれた後に、セット信号ＳＴ（２ｎ）の活性化に応
答して、副画素電極Ｎｐｘａ〜Ｎｐｘｄは、データ保持
ノードＮｍａ（２ｎ）〜Ｎｍｄ（２ｎ）の電位に応じ
て、液晶駆動電位ＶＲＥＦｅもしくは液晶駆動電位ＶＣ
ＯＭ２の供給を受ける。この際に、Ｈレベルデータを保
持するデータ保持ノードＮｍａ（２ｎ）およびＮｍｃ
（２ｎ）は昇圧されるが、Ｌレベルデータを保持するデ
ータ保持ノードＮｍｂ（２ｎ）およびＮｍｄ（２ｎ）は
昇圧されない。

【０２０６】この結果、期間Ｔ２における副画素電極電
位の書込動作の終了時において、副画素電極Ｎｐｘａ〜
Ｎｐｘｄは、電位Ｖｆ０、Ｖｆ＋、Ｖｆ０およびＶｆ＋
に設定される。

【０２０７】図２０は、実施の形態６に従う液晶表示装
置のホールド・モード時での画素電極電位の書込動作を
示すタイミングチャートである。

【０２０８】図２０を参照して、ホールド・モード時に
おいては、リフレッシュ・モード時の期間Ｔ１において
データ保持ノードＮｍａ（２ｎ）〜Ｎｍｄ（２ｎ）に書
込まれた画像データ信号に基づく再書込動作が、各副画
素において実行される。

【０２０９】すなわち、第２ｎラインに属する画素が再
書込動作の対象となる期間Ｔ５において、リセット信号
ＲＳＴ（２ｎ）の活性化に応答して、副画素電極Ｎｐｘ
ａ〜Ｎｐｘｄは、液晶駆動電位ＶＲＥＦｅと一旦結合さ
れる。さらに、セット信号ＳＴ（２ｎ）の活性化に応答
して、副画素電極Ｎｐｘａ〜Ｎｐｘｄは、データ保持ノ
ードＮｍａ（２ｎ）〜Ｎｍｄ（２ｎ）の電位に応じて、
液晶駆動電位ＶＲＥＦｅもしくは液晶駆動電位ＶＣＯＭ
２の供給を受ける。

【０２１０】この結果、期間Ｔ５における副画素電極電
位の再書込動作の終了時において、副画素電極Ｎｐｘａ
〜Ｎｐｘｄは、リフレッシュ・モード時の期間Ｔ２終了
後と同様の電位Ｖｆ０、Ｖｆ＋、Ｖｆ０およびＶｆ＋に
再設定される。

【０２１１】このような構成とすることにより、実施の
形態２と同様のデータ書込を、複数ビットデータに基づ
いて各画素で階調表示を実行する場合にも実行できる。

【０２１２】さらに、液晶駆動回路４０ａ〜４０ｄの各
々において、リーク電流抑制のためのｎ型ＴＦＴ４１お
よび４２を設けているので、書込動作もしくは再書込動
作後における副画素電極電位の変動を抑制して、各画素
における表示輝度の変動を防止して、表示品位の向上を
図ることができる。

【０２１３】［実施の形態７］図２１は、実施の形態７
に従う液晶表示装置に備えられた各画素の構成を示す回
路図である。

【０２１４】図２１を参照して、実施の形態７に従うに
構成おいては、図１８に示される実施の形態６に従う構
成と比較して、走査線５ｚがさらに配置される点と、液
晶駆動回路４０ａ〜４０ｄに代えて液晶駆動回路５０ａ
〜５０ｄが配置される点とが異なる。

【０２１５】走査線５ｚは、各ラインごとに、副画素４
ａ〜４ｄに共通に設けられ、対応するラインが垂直走査
対象に選択されている期間において、走査線５ａ〜５ｄ
のそれぞれの活性化期間を全て含む活性化期間を有す
る。液晶駆動回路５０ａ〜５０ｄの各々は同様の構成を
有するので、液晶駆動回路５０ａの構成について代表的
に説明する。

【０２１６】液晶駆動回路５０ａは、図１８に示した液
晶表示回路４０ａと同様に、ｎ型ＴＦＴ３１，３３，３
４，３６，４１，４２と、データ保持ノードＮｍを選択
的に選択的に昇圧するための容量性素子３２Ａと、コン
デンサ３５とを有する。液晶駆動回路５０ａは、リーク
電流防止のためのｎ型ＴＦＴ５１をさらに有する。

【０２１７】ｎ型ＴＦＴ５１は、データ保持ノードＮｍ
ａとデータ線１１との間にｎ型ＴＦＴ３１と直列に結合
されて、走査線５ｚの活性化に応答してオンするスイッ
チ素子として動作する。

【０２１８】図２２は、実施の形態７に従う液晶表示装
置のリフレッシュ・モード時での画素電極電位の書込動
作を示すタイミングチャートである。

【０２１９】図２２を参照して、走査線５ｚによって伝
達されるアドレス信号ＡＤＤｚ（ｎ）は、第２ｎライン
が垂直走査対象となる期間Ｔ１において、順に活性化さ
れるアドレス信号ＡＤＤａ（２ｎ）〜ＡＤＤｄ（２ｎ）
のそれぞれの活性化期間を全て含むように活性化され
る。

【０２２０】この結果、データ線１１とデータ保持ノー
ドＮｍａ（２ｎ）〜Ｎｍｄ（２ｎ）との間に接続される
複数のｎ型ＴＦＴが全てオンして、図１９の場合と同様
に、副画素４ａ〜４ｄに対する画像データ信号ＤＡＴ
（ｍ）の書込が実行される。

【０２２１】期間Ｔ２においては、期間Ｔ１でデータ保
持ノードＮｍａ（２ｎ）〜Ｎｍｄ（２ｎ）に書込まれた
画像データ信号に応じて、副画素電極Ｎｐｘａ〜Ｎｐｘ
ｄに対して、図１９の場合と同様の書込動作が実行され
る。

【０２２２】図２３は、実施の形態６に従う液晶表示装
置のホールド・モード時での画素電極電位の書込動作を
示すタイミングチャートである。

【０２２３】図２３を参照して、ホールド・モードにお
いては、走査線５ｚは、走査線５ａ〜５ｄと同様に非活
性状態に維持される。この結果、データ保持ノードＮｍ
ａ（２ｎ）〜Ｎｍｄ（２ｎ）の各々とデータ線１１との
間には、オフされた複数のｎ型ＴＦＴが直列に結合され
る。

【０２２４】第２ｎラインに属する画素が再書込動作の
対象となる期間Ｔ５における、副画素電極Ｎｐｘａ〜Ｎ
ｐｘｄに対する再書込動作は、図２０と同様であるので
詳細な説明は繰り返さない。

【０２２５】このような構成とすることにより、各画素
３Ｂにおいて、データ保持ノードＮｍａ〜Ｎｍｄからの
リーク電流を抑制できる。この結果、同一画像を表示す
る場合において、図３に示した表示フレーム期間を長く
して画像データ信号の書込周期を拡大することによっ
て、さらなる低消費電力化を図ることができる。

【０２２６】なお、液晶駆動回路５０ａ〜５０ｄにおい
て、ｎ型ＴＦＴ５１に相当するＴＦＴを複数個に配置す
ることも可能である。この場合には、データ保持ノード
Ｎｍａ〜Ｎｍｄからのリーク電流をさらに強力に抑制で
きる。

【０２２７】［実施の形態８］図２４は、実施の形態８
に従う液晶表示装置に備えられた各画素の構成を示す回
路図である。

【０２２８】図２４を参照して、実施の形態８に従う構
成においては、図２１に示される実施の形態７に従う構
成と比較して、セット線６およびリセット線７が各ライ
ンごとに配置される専用の信号線ではなく、他のライン
に対応する走査線によって共用される点が異なる。

【０２２９】副液晶表示素子ＳＰＸａ〜ＳＰＸｄにそれ
ぞれ対応して、図２１と同様の液晶駆動回路５０ａ〜５
０ｄがそれぞれ配置される。実施の形態８においては、
走査線５ａ〜５ｄを他のラインに対応するセット線６お
よびリセット線７として共用するために、アドレス信号
ＡＤＤａ（２ｎ）〜ＡＤＤｄ（２ｎ）の活性化タイミン
グが異なる。

【０２３０】図２５は、実施の形態８に従う液晶表示装
置のリフレッシュ・モード時での画素電極電位の書込動
作を示すタイミングチャートである。

【０２３１】図２５を参照して、第２ｎラインに対応す
るアドレス信号ＡＤＤａ（２ｎ）〜ＡＤＤｄ（２ｎ）
は、同時に２つずつが順に活性化されるように、その信
号レベルが設定される。

【０２３２】図２５に示される例においては、第２ｎラ
インが垂直走査対象に選択される期間Ｔ１において、ま
ず、アドレス信号ＡＤＤａ（２ｎ）およびＡＤＤｂ（２
ｎ）が同時に活性化される。その後、アドレス信号ＡＤ
Ｄｂ（２ｎ）およびＡＤＤｃ（２ｎ）が同時に活性化さ
れた後に、ＡＤＤｃ（２ｎ）およびＡＤＤｄ（２ｎ）が
同時に活性化され、最後にＡＤＤｄ（２ｎ）およびＡＤ
Ｄａ（２ｎ）が同時に活性化される。

【０２３３】これにより、アドレス信号ＡＤＤｂ（２
ｎ）およびＡＤＤｄ（２ｎ）は、期間Ｔ１内において、
活性化期間が重なり合うことなく順に活性化される。し
たがって、アドレス信号ＡＤＤｂ（２ｎ）およびＡＤＤ
ｄ（２ｎ）は、期間Ｔ１において第２ｎラインに対する
画像データ信号の書込と並列に実行される、第（２ｎ−
１）ラインに対する画素電極電位の書込動作において、
リセット信号ＲＳＴ（２ｎ−１）およびセット信号ＳＴ
（２ｎ−１）としてもそれぞれ共用することができる。

【０２３４】期間Ｔ１におけるデータ保持ノードＮｍａ
（２ｎ）〜Ｎｍｄ（２ｎ）に対する画像データ信号の書
込動作、および期間Ｔ２における副画素電極Ｎｐｘａ〜
Ｎｐｘｄに対する書込動作は、図２２と同様に実行され
るので、詳細な説明は繰り返さない。

【０２３５】図２６は、実施の形態８に従う液晶表示装
置のホールド・モード時での画素電極電位の書込動作を
示すタイミングチャートである。

【０２３６】図２６を参照して、ホールド・モードにお
いて、他のラインのリセット信号ＲＳＴ（２ｎ−１）お
よびセット信号ＳＴ（２ｎ−１）として共用される、ア
ドレス信号ＡＤＤｂ（２ｎ）およびＡＤＤｄ（２ｎ）
は、期間Ｔ４において、リフレッシュ・モード時の期間
Ｔ２と同様のタイミングで活性化される。

【０２３７】第２ｎラインに属する画素が再書込動作の
対象となる期間Ｔ５においては、第（２ｎ＋１）ライン
に対応するアドレス信号ＡＤＤｂ（２ｎ＋１）およびＡ
ＤＤｄ（２ｎ＋１）を、リセット信号ＲＳＴ（２ｎ）お
よびセット信号ＳＴ（２ｎ）としてそれぞれ用いて、副
画素電極Ｎｐｘａ〜Ｎｐｘｄに対して、図２３と同様の
再書込動作が実行される。

【０２３８】このような構成とすることにより、実施の
形態７に従う構成と比較して、各ラインごとに配置され
る信号線の本数を２本ずつ削減することができる。この
結果、垂直走査回路１５ｏ，１５ｅの構成をコンパクト
化するとともに、画素配置における列方向のレイアウト
制約を緩和して、画素を高集積配置することができる。

【０２３９】［実施の形態９］図２７は、実施の形態９
に従う液晶表示装置に備えられた各画素の構成を示す回
路図である。

【０２４０】図２７を参照して、実施の形態９に従う構
成おいては、図２４に示される実施の形態８に従う構成
と比較して、液晶駆動回路５０ａ〜５０ｄに代えて液晶
駆動回路６０ａ〜６０ｄが配置される点が異なる。走査
線５ａ〜５ｄおよび５ｚの活性化タイミングは、図２５
および図２６と同様に設定される。液晶駆動回路６０ａ
〜６０ｄの各々の構成は同様であるので、液晶駆動回路
６０ａの構成について代表的に説明する。

【０２４１】液晶駆動回路６０ａは、図２１に示した液
晶表示回路５０ａと同様に、ｎ型ＴＦＴ３１，３３，３
４，３６，４１，４２，５１と、データ保持ノードＮｍ
を選択的に昇圧するための容量性素子３２Ａと、コンデ
ンサ３５とを有する。液晶駆動回路６０ａは、リーク電
流の抑制を強化するためのｎ型ＴＦＴ６１，６２，６３
をさらに有する。

【０２４２】ｎ型ＴＦＴ６１，６２，６３は、データ線
１１とデータ保持ノードＮｍａとの間に、ｎ型ＴＦＴ３
１および５１と直列に接続される。ｎ型ＴＦＴ６１は、
ｎ型ＴＦＴ３１と同様に、副画素４ａに対応する走査線
５ａの活性化に応答してオンするスイッチ素子として動
作する。

【０２４３】ｎ型ＴＦＴ６２および６３は、他の副画素
４ｂ〜４ｃに対応する走査線５ｂ〜５ｃのうちの走査線
５ａと重なり合う活性化期間を有する１本の活性化に応
答してオンするスイッチ素子として動作する。図２５お
よび図２６に示されるように、アドレス信号ＡＤＤａ
（２ｎ）とＡＤＤｂ（２ｎ）との活性化期間は重なり合
うので、ｎ型ＴＦＴ６２および６３は、走査線５ｂの活
性化に応答してオンするスイッチ素子として動作する。

【０２４４】なお、同一の走査線に対応する、ｎ型ＴＦ
Ｔ３１および６１と、ｎ型ＴＦＴ６２および６３とのそ
れぞれを、往復電流パスを形成するように並列に配置す
ることによって、これらのｎ型ＴＦＴを効率的に配置で
きる。

【０２４５】このような構成とすることによって、セッ
ト線６およびリセット線７を走査線５ａ〜５ｄの一部に
よって共用することによって、ホールド・モード時にお
いて、データ線１１とデータ保持ノードＮｍａ〜Ｎｍｄ
との間において、オンするｎ型ＴＦＴが存在する構成に
おいても、データ保持ノードＮｍａ〜Ｎｍｄからのリー
ク電流を抑制できる。

【０２４６】なお、液晶駆動回路６０ａ〜６０ｄにおい
て、ｎ型ＴＦＴ６１，６２，６３に相当するＴＦＴを複
数個ずつ配置することも可能である。この場合には、デ
ータ保持ノードＮｍａ〜Ｎｍｄからのリーク電流をさら
に強力に抑制できる。

【０２４７】また、実施の形態１から９において、共通
電位ＶＣＯＭ１と液晶駆動電位ＶＣＯＭ２とを互いに独
立した電位としたが、これらの電位は、共通の電位に設
定することもできる。この場合には、さらに、信号線を
削減することができる。

【０２４８】さらに、隣接する３個ずつの画素によっ
て、Ｒ（赤）、Ｇ（緑）およびＢ（青）の３原色のそれ
ぞれを表示して、当該３個ずつの画素によって１つの表
示単位を構成すれば、実施の形態１から９に従う構成の
液晶表示装置において、カラー表示を行なうことができ
る。

【０２４９】なお、実施の形態５から９においては、実
施の形態２に従う液晶駆動回路３０Ｂの構成を基礎とし
て改良をそれぞれ加えた構成を示したが、実施の形態
１、３および４にそれぞれ従う液晶駆動回路３０Ａ、３
０Ｃおよび３０Ｄを基礎として、同様の改良を加えるこ
とも可能である。すなわち、実施の形態５から９の各々
は、実施の形態１、３および４の各々と組合せて適用す
ることができる。

【０２５０】［実施の形態１０］以上述べたように、実
施の形態１から９に従う液晶表示装置は、実機化時に必
要な電源電圧数を削減して、低消費電力かつ高品位の画
像表示を行なうことができる。したがって、このような
液晶表示装置は、小型軽量化および低消費電力化の要求
が高い携帯電話機や携帯情報端末機器等のバッテリ駆動
機器に適している。

【０２５１】図２８は、本発明の実施の形態１０に従う
携帯電話機１００の構成を示す概念図である。

【０２５２】図２８を参照して、携帯電話機１００は、
実施の形態１から９のいずれかに従う液晶表示装置１＃
の液晶表示部２を表示パネルとして備える。液晶表示装
置１＃の構成の詳細については既に説明したとおりであ
るので繰返さない。この結果、携帯電話機に要求される
小型軽量化、高品位表示化および低消費電力化にマッチ
した構成とすることができる。

【０２５３】図２９は、本発明の実施の形態１０に従う
携帯情報端末機器１１０の構成を示す概念図である。

【０２５４】図２９を参照して、携帯情報端末機器１１
０は、実施の形態１から９のいずれかに従う液晶表示装
置１＃の液晶表示部２を表示パネルとして備える。これ
により、携帯情報端末機器１１０は、携帯電話機１００
と同様に、小型軽量化、高品位表示化および低消費電力
化を図ることが可能となる。

【０２５５】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【０２５６】

【発明の効果】請求項１、２、５、８、９、１０、およ
び１１に記載の液晶表示装置は、画像データ信号を保持
するための保持ノードを、その保持データに応じて選択
的に昇圧し、昇圧された保持ノードの電位を用いて画素
電極と駆動電位供給線との間の接続を制御する。したが
って、画像データ信号のＨレベル電位を抑制した上で、
データ保持ノードにおけるデータ保持時間を確保するこ
とができる。この結果、画像データ信号を伝達するデー
タ線における消費電力を増大させることなく画像データ
信号の保持時間を確保して、同一画像を長期間連続表示
する場合の低消費電力化および高品位表示化を図ること
ができる。

【０２５７】請求項３に記載の液晶表示装置は、新たな
信号線を配置することなく昇圧タイミングを指示できる
ので、請求項１に記載の液晶表示装置が奏する効果に加
えて、画素面積を縮小して、高解像度化や小型軽量化を
図ることが可能となる。

【０２５８】請求項４に記載の液晶表示装置は、請求項
２または３に記載の液晶表示装置と比較して、データ保
持ノードをより高く昇圧することができる。これによ
り、データ保持ノードにおける画像データ信号の保持期
間を長くすることができるので、液晶表示装置のさらな
る低消費電力化を図ることが可能となる。

【０２５９】請求項６および７に記載の液晶表示装置
は、請求項１に記載の液晶表示装置と比較して、データ
保持ノードをより高く昇圧することができる。これによ
り、データ保持ノードにおける画像データ信号の保持期
間を長くすることができるので、液晶表示装置のさらな
る低消費電力化を図ることが可能となる。さらに、第２
の駆動電位供給線とデータ保持ノードの間の配線交差が
なくなるので、画素パターンのレイアウトが容易にな
る。

【０２６０】請求項１２に記載の液晶表示装置は、請求
項１に記載の液晶表示装置が奏する効果に加えて、一方
の液晶駆動電位の電位切換周波数を表示フレーム周期相
当の低周波数としても、焼付きを防止した上でラインご
とに画素電極電位の極性を分散できる。したがって、当
該一方の液晶駆動電位の生成に要する消費電力を低減し
た上で、表示輝度のリップル、すなわちフリッカを抑制
することができる。

【０２６１】請求項１３に記載の液晶表示装置は、請求
項１に記載の液晶表示装置が奏する効果に加えて、同一
画像を長期間表示する場合においても、画素電極電位の
変動に起因する焼付きの発生やコントラストの低下を防
止して、表示品位の低下を抑制できる。

【０２６２】請求項１４に記載の液晶表示装置は、請求
項１に記載の液晶表示装置が奏する効果に加えて、各画
素においてＬビットのデジタルデータに基づいた階調表
示を実行できる。

【０２６３】請求項１５、１６および１７に記載の液晶
表示装置は、データ保持ノードからのリーク電流を抑制
することができる。この結果、請求項１４に記載の液晶
表示装置が奏する効果に加えて、同一画像を表示する場
合において、画像データ信号の書込周期を拡大すること
によって、さらなる低消費電力化を図ることができる。

【０２６４】請求項１８に記載の液晶表示装置は、請求
項１７に記載の液晶表示装置が奏する効果に加えて、各
ラインごとに配置される信号線の本数を削減することが
できる。この結果、画素配置におけるレイアウト制約を
緩和して、画素を高集積配置することができる。

【０２６５】請求項１９に記載の携帯電話機は、画像デ
ータ信号を保持するための保持ノードを、その保持デー
タに応じて選択的に昇圧し、昇圧された保持ノードの電
位を用いて画素電極と駆動電位供給線との間の接続を制
御することが可能な液晶表示装置によって画面表示を実
行する。この結果、画像データ信号のＨレベル電位を抑
制した上で、データ保持ノードにおけるデータ保持時間
を確保することができる。この結果、画像データ信号を
伝達するデータ線における消費電力を増大させることな
く、画像データ信号の保持時間を確保して、同一画像を
長期間連続表示する場合の低消費電力化および高品位表
示化を図ることができる。

【０２６６】請求項２０に記載の携帯情報端末機器は、
画像データ信号を保持するための保持ノードを、その保
持データに応じて選択的に昇圧し、昇圧された保持ノー
ドの電位を用いて画素電極と駆動電位供給線との間の接
続を制御することが可能な液晶表示装置によって画面表
示を実行する。この結果、画像データ信号のＨレベル電
位を抑制した上で、データ保持ノードにおけるデータ保
持時間を確保することができる。この結果、画像データ
信号を伝達するデータ線における消費電力を増大させる
ことなく、画像データ信号の保持時間を確保して、同一
画像を長期間連続表示する場合の低消費電力化および高
品位表示化を図ることができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に従う液晶表示装置の
基礎となる低消費電力型液晶表示装置の全体構成を示す
概略ブロック図である。

【図２】 図１に示された各画素の構成を示す回路図で
ある。

【図３】 図１に示された低消費電力型液晶表示装置に
おける表示フレーム期間の構成を示す概念図である。

【図４】 図１に示された低消費電力型液晶表示装置の
リフレッシュ・モード時における画素電極電位の書込動
作を示すタイミングチャートである。

【図５】 図１に示された低消費電力型液晶表示装置の
ホールド・モード時における画素電極電位の書込動作を
示すタイミングチャートである。

【図６】 実施の形態１に従う液晶表示装置に備えられ
た各画素の構成を示す回路図である。

【図７】 図６に示された容量性素子の構造例を示す断
面図である。

【図８】 実施の形態１に従う液晶表示装置のリフレッ
シュ・モード時における画素電極電位の書込動作を示す
タイミングチャートである。

【図９】 実施の形態１に従う液晶表示装置のホールド
・モード時における画素電極電位の書込動作を示すタイ
ミングチャートである。

【図１０】 実施の形態２に従う液晶表示装置に備えら
れた各画素の構成を示す回路図である。

【図１１】 実施の形態３に従う液晶表示装置に備えら
れた各画素の構成を示す回路図である。

【図１２】 実施の形態４に従う液晶表示装置に備えら
れた各画素の構成を示す回路図である。

【図１３】 実施の形態４に従う液晶表示装置のリフレ
ッシュ・モード時における画素電極電位の書込動作を示
すタイミングチャートである。

【図１４】 実施の形態４に従う液晶表示装置のホール
ド・モード時における画素電極電位の書込動作を示すタ
イミングチャートである。

【図１５】 実施の形態５に従う液晶表示装置における
液晶駆動電位の供給を説明する回路図である。

【図１６】 実施の形態５に従う液晶表示装置のリフレ
ッシュ・モード時での画素電極電位の書込動作を示すタ
イミングチャートである。

【図１７】 実施の形態５に従う液晶表示装置のホール
ド・モード時での画素電極電位の書込動作を示すタイミ
ングチャートである。

【図１８】 実施の形態６に従う液晶表示装置に備えら
れた各画素の構成を示す回路図である。

【図１９】 実施の形態６に従う液晶表示装置のリフレ
ッシュ・モード時での画素電極電位の書込動作を示すタ
イミングチャートである。

【図２０】 実施の形態６に従う液晶表示装置のホール
ド・モード時での画素電極電位の書込動作を示すタイミ
ングチャートである。

【図２１】 実施の形態７に従う液晶表示装置に備えら
れた各画素の構成を示す回路図である。

【図２２】 実施の形態７に従う液晶表示装置のリフレ
ッシュ・モード時での画素電極電位の書込動作を示すタ
イミングチャートである。

【図２３】 実施の形態７に従う液晶表示装置のホール
ド・モード時での画素電極電位の書込動作を示すタイミ
ングチャートである。

【図２４】 実施の形態８に従う液晶表示装置に備えら
れた各画素の構成を示す回路図である。

【図２５】 実施の形態８に従う液晶表示装置のリフレ
ッシュ・モード時での画素電極電位の書込動作を示すタ
イミングチャートである。

【図２６】 実施の形態８に従う液晶表示装置のホール
ド・モード時での画素電極電位の書込動作を示すタイミ
ングチャートである。

【図２７】 実施の形態９に従う液晶表示装置に備えら
れた各画素の構成を示す回路図である。

【図２８】 実施の形態１０に従う携帯電話機の構成を
示す概念図である。

【図２９】 実施の形態１０に従う携帯情報端末機器の
構成を示す概念図である。

【図３０】 従来の液晶表示装置の全体構成を説明する
概略ブロック図である。

【図３１】 図３０に示された各画素の構成を説明する
回路図である。

【図３２】 画素電極の電位変動による表示品位の低下
を説明するための概念図である。

【符号の説明】

１ 低消費電力型液晶表示装置、１＃ 液晶表示装置、
２ 液晶表示部、３，３ａ，３ｂ，３Ａ，３Ｂ，３Ｃ，
３Ｄ 画素、４ａ〜４ｄ 副画素、５，５ａ〜５ｄ，５
ｚ 走査線、６ セット線、６Ａ 昇圧信号線、７ リ
セット線、８，８ｏ，８ｅ 駆動電位供給線、９ 共通
電位供給線、１０ 駆動電位供給線、１１ データ線、
１５ｏ，１５ｅ 垂直走査回路、２０ 水平走査回路、
２１ ガラス基板、２２Ａ ｎ型ポリシリコン膜、２３
Ａ 真性ポリシリコン膜、２４Ａゲート絶縁膜、２５Ａ
ゲート電極、２６Ａ 層間絶縁膜、２７Ａ，２７Ｂ電
極、２８ オーバーラップ部分、２５ スイッチ部、３
０，３０ａ，３０ｂ，３０Ａ，３０Ｂ，３０Ｂａ，３０
Ｂｂ，３０Ｃ，３０Ｄ，４０ａ〜４０ｄ，５０ａ〜５０
ｄ，６０ａ〜６０ｄ 液晶駆動回路、３１，３３，３
４，３６，４１，４２，５１，６１，６２，６３ ｎ型
ＴＦＴ、３２，３５ コンデンサ、３２Ａ容量性素子、
３２Ａ´，３２Ｓ，３４Ｇ 寄生容量、１００ 携帯電
話機、１１０ 携帯情報端末機器、ＡＤＤａ〜ＡＤＤ
ｄ，ＡＤＤｚ アドレス信号、ＢＳ昇圧信号、ＤＡＴ
画像データ信号、Ｎｃｍ 対向電極、Ｎｍ，Ｎｍａ〜Ｎ
ｍｄ データ保持ノード、Ｎｐｘ 画素電極、Ｎｐｘａ
〜Ｎｐｘｄ 副画素電極、ＰＸ，ＰＸａ，ＰＸｂ 液晶
表示素子、ＲＳＴ リセット信号、ＳＴ セット信号、
ＶＣＯＭ２，ＶＲＥＦ，ＶＲＥＦｏ，ＶＲＥＦｅ 液晶
駆動電位、ＶＬＣＣＯＭ 対向電極電位、ΔＶＢＳ，Δ
ＶＳＴ 電圧上昇量、ΔＶｍ，ΔＶ´ データ保持ノー
ド昇圧量。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｅ ６８０ ６８０Ｓ ６８０Ｔ (72)発明者 時岡 秀忠 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2H093 NC34 NC35 ND04 ND10 ND39 5C006 AA12 AA14 AA22 AC24 AF44 BB16 BC02 BC03 BC06 BC12 BC20 BF34 BF46 FA23 FA36 FA47 FA54 5C080 AA10 BB05 CC03 DD06 DD26 EE28 FF11 GG12 JJ02 JJ03 JJ04 JJ05 JJ06 KK07 KK47

Claims (20)

【特許請求の範囲】
1. 【請求項１】 行列状に配置される複数の画素を備え、 前記複数の画素の各々は、画素電極と対向電極との間の
   電位差に応じた光学応答を示す液晶表示素子を有し、 前記最大輝度および最小輝度の一方に相当する第１の液
   晶駆動電位を伝達するための第１の駆動電位供給線と、 前記最大輝度および最小輝度の他方に相当する第２の液
   晶駆動電位を伝達するための第２の駆動電位供給線と、 前記複数の画素の行にそれぞれ対応して設けられる、複
   数の走査線、複数の第１の制御線、および複数の第２の
   制御線と、 前記複数の画素の列にそれぞれ対応して設けられ、各々
   が画像データ信号を伝達するための複数のデータ線と、 前記複数の画素にそれぞれ対応して設けられ、各々が前
   記画像データ信号に応じて、対応する前記画素電極の電
   位を駆動するための複数の液晶駆動回路とをさらに備
   え、 各前記液晶駆動回路は、 前記画像データ信号を保持するためのデータ保持ノード
   と対応するデータ線との間に電気的に結合され、対応す
   る前記走査線の活性化に応答してオンするメモリスイッ
   チと、 前記第１の駆動電位供給線と対応する画素電極との間に
   電気的に結合され、対応する第１の制御線の活性化に応
   答してオンする第１の駆動スイッチと、 前記第２の駆動電位供給線と前記対応する画素電極との
   間に電気的に結合され、対応する第２の制御線の活性化
   に応答してオンする第２の駆動スイッチと、 前記第２の駆動電位供給線と前記対応する画素電極との
   間に、前記第２の駆動スイッチと直列に接続され、前記
   データ保持ノードの電位に応じてオン・オフする第３の
   駆動スイッチと、 前記データ保持ノードの電位を保持するとともに、前記
   第２の制御線の活性化期間に対応して、前記データ保持
   ノードに保持される前記画像データ信号のレベルに応じ
   て、前記データ保持ノードを選択的に昇圧するための昇
   圧保持部とを含む、液晶表示装置。
2. 【請求項２】 前記昇圧保持部は、前記データ保持ノー
   ドおよび昇圧信号線の間に電気的に結合され、自己の両
   端子間の電位差に応じて容量値が変化する容量性素子を
   有し、 前記昇圧信号線の電位は、前記第２の制御線の前記活性
   化期間中に、通常時よりも上昇する、請求項１に記載の
   液晶表示装置。
3. 【請求項３】 前記昇圧保持部は、前記データ保持ノー
   ドおよび前記対応する第２の制御線の間に電気的に結合
   され、自己の両端子間の電位差に応じて容量値が変化す
   る容量性素子を有する、請求項１に記載の液晶表示装
   置。
4. 【請求項４】 前記第１の液晶駆動電位は、一定レベル
   の直流電位であり、 前記第２の液晶駆動電位は、前記第１の液晶駆動電位よ
   りも高い第１の電位および、前記第２の液晶駆動電位よ
   りも低い第２の電位を周期的に繰り返す、請求項２また
   は請求項３に記載の液晶表示装置。
5. 【請求項５】 前記第２の液晶駆動電位は、一定レベル
   の直流電位であり、 前記第１の液晶駆動電位は、前記第２の液晶駆動電位よ
   りも高い第１の電位および、前記第２の液晶駆動電位よ
   りも低い第２の電位を周期的に繰り返す、請求項２また
   は請求項３に記載の液晶表示装置。
6. 【請求項６】 前記昇圧保持部は、前記データ保持ノー
   ドおよび前記第２の駆動電位供給線の間に電気的に結合
   され、自己の両端子間の電位差に応じて容量値が変化す
   る容量性素子を有し、 前記第１の液晶駆動電位は、一定レベルの直流電位であ
   り、 前記第２の液晶駆動電位は、前記第１の液晶駆動電位よ
   りも高い第１の電位および、前記第１の液晶駆動電位よ
   りも低い第２の電位を周期的に繰り返す、請求項１に記
   載の液晶表示装置。
7. 【請求項７】 前記メモリスイッチのオンによる前記画
   像データ信号の書込は、前記第２の液晶駆動電位が前記
   第２の電位である期間を選んで実行される、請求項６に
   記載の液晶表示装置。
8. 【請求項８】 前記容量性素子は、ｎ型ＴＦＴ構造を有
   する、請求項２から７のいずれか１項に記載の液晶表示
   装置。
9. 【請求項９】 前記容量性素子は、ｐ型ＴＦＴ構造を有
   する、請求項２から７のいずれか１項に記載の液晶表示
   装置。
10. 【請求項１０】 画像書込時において、前記第２の駆動
    スイッチは、前記第１の駆動スイッチが所定期間オンし
    た後にオンするように、前記第１および第２の制御線の
    活性化期間は設定される、請求項１記載の液晶表示装
    置。
11. 【請求項１１】 前記昇圧保持部は、前記データ保持ノ
    ードが前記第３の駆動スイッチのオンに対応する前記画
    像データ信号を保持している場合に、前記第２の制御線
    の活性化期間に対応して前記データ保持ノードを昇圧す
    る、請求項１に記載の液晶表示装置。
12. 【請求項１２】 第１および第２の液晶駆動電位の一方
    は、第１の電位と第２の電位とを周期的に繰り返し、 前記第１および第２の電位供給線の一方は、 前記第１および前記第２の電位を互いに相補に供給する
    ための、複数の第１および第２の駆動電位補助供給線を
    含み、 前記複数の第１および第２の駆動電位補助供給線は、奇
    数行および偶数行にそれぞれ対応して配置され、 前記第１および前記第２の電位の切換周期は、表示フレ
    ーム周期に相当する、請求項１に記載の液晶表示装置。
13. 【請求項１３】 前記第１および第２の液晶駆動電位の
    一方は、第１の電位と第２の電位とを周期的に繰り返
    し、 前記対向電極の電位は、前記第１の電位の書込み後にお
    ける前記画素電極の電位と、前記第２の電位の書込み後
    における前記画素電極の電位との平均値に相当する、請
    求項１に記載の液晶表示装置。
14. 【請求項１４】 前記画素は、並列に配置されるＬ個
    （Ｌ：２以上の整数）の副画素に分割され、 前記画素電極は、前記最大輝度の表示時におけるそれぞ
    れの表示輝度が、２⁰：・・・：２^(L-1)となるように分割
    され、 前記行の各々において、前記複数の走査線は、前記副画
    素にそれぞれ対応してＬ本ずつ設けられるとともに、前
    記第１および第２の制御線は、前記副画素に共通して設
    けられ、 各前記画素において、前記液晶駆動回路は、前記副画素
    の各々ごとに独立に設けられる、請求項１に記載の液晶
    表示装置。
15. 【請求項１５】 前記行の各々に対応して設けられる、
    補助走査線をさらに備え、 各前記液晶駆動回路は、 対応する前記データ線と前記データ保持ノードとの間
    に、前記メモリスイッチと直列に接続され、対応する前
    記補助走査線の活性化に応答してオンする第１のリーク
    防止スイッチをさらに含む、請求項１４に記載の液晶表
    示装置。
16. 【請求項１６】 前記補助走査線の活性化期間は、前記
    Ｌ個の副画素にそれぞれ対応するＬ本の走査線の活性化
    期間の全てを含むように設定される、請求項１５に記載
    の液晶表示装置。
17. 【請求項１７】 前記行の各々において、Ｌ本の前記複
    数の走査線のうちの少なくとも２つは同時に活性化さ
    れ、 各前記液晶駆動回路は、 前記対応する前記データ線と前記データ保持ノードとの
    間に、前記メモリスイッチと直列に接続され、対応する
    前記走査線と同時に活性化される、同一の前記行に対応
    する他の走査線の活性化に応答してオンする第２のリー
    ク防止スイッチをさらに含む、請求項１５に記載の液晶
    表示装置。
18. 【請求項１８】 前記第１および第２の制御線は、他の
    前記行に対応するＬ本の走査線のうちの、活性化期間が
    重なり合わない２本の走査線を用いて構成される、請求
    項１７に記載の液晶表示装置。
19. 【請求項１９】 画面表示機能を備える携帯電話機であ
    って、 画面表示を実行するための液晶表示装置を備え、 前記液晶表示装置は、 行列状に配置される複数の画素を有する液晶表示部を含
    み、 前記複数の画素の各々は、画素電極と対向電極との間の
    電位差に応じた光学応答を示す液晶表示素子を有し、 前記液晶表示装置は、 前記最大輝度および最小輝度の一方に相当する第１の液
    晶駆動電位を伝達するための第１の駆動電位供給線と、 前記最大輝度および最小輝度の他方に相当する第２の液
    晶駆動電位を伝達するための第２の駆動電位供給線と、 前記複数の画素の行にそれぞれ対応して設けられる、複
    数の走査線、複数の第１の制御線、および複数の第２の
    制御線と、 前記複数の画素の列にそれぞれ対応して設けられ、各々
    が画像データ信号を伝達するための複数のデータ線と、 前記複数の画素にそれぞれ対応して設けられ、各々が前
    記画像データ信号に応じて、対応する前記画素電極の電
    位を駆動するための複数の液晶駆動回路とをさらに備
    え、 各前記液晶駆動回路は、 前記画像データ信号を保持するためのデータ保持ノード
    と対応するデータ線との間に電気的に結合され、対応す
    る前記走査線の活性化に応答してオンするメモリスイッ
    チと、 前記第１の駆動電位供給線と対応する画素電極との間に
    電気的に結合され、対応する第１の制御線の活性化に応
    答してオンする第１の駆動スイッチと、 前記第２の駆動電位供給線と前記対応する画素電極との
    間に電気的に結合され、対応する第２の制御線の活性化
    に応答してオンする第２の駆動スイッチと、 前記第２の駆動電位供給線と前記対応する画素電極との
    間に、前記第２の駆動スイッチと直列に接続され、前記
    データ保持ノードの電位に応じてオン・オフする第３の
    駆動スイッチと、 前記データ保持ノードの電位を保持するとともに、前記
    第２の制御線の活性化期間に対応して、前記データ保持
    ノードに保持される前記画像データ信号のレベルに応じ
    て、前記データ保持ノードを選択的に昇圧するための昇
    圧保持部とを含む、携帯電話機。
20. 【請求項２０】 画面表示機能を備える携帯情報端末機
    器であって、 画面表示を実行するための液晶表示装置を備え、 前記液晶表示装置は、 行列状に配置される複数の画素を有する液晶表示部を含
    み、 前記複数の画素の各々は、画素電極と対向電極との間の
    電位差に応じた光学応答を示す液晶表示素子を有し、 前記液晶表示装置は、 前記最大輝度および最小輝度の一方に相当する第１の液
    晶駆動電位を伝達するための第１の駆動電位供給線と、 前記最大輝度および最小輝度の他方に相当する第２の液
    晶駆動電位を伝達するための第２の駆動電位供給線と、 前記複数の画素の行にそれぞれ対応して設けられる、複
    数の走査線、複数の第１の制御線、および複数の第２の
    制御線と、 前記複数の画素の列にそれぞれ対応して設けられ、各々
    が画像データ信号を伝達するための複数のデータ線と、 前記複数の画素にそれぞれ対応して設けられ、各々が前
    記画像データ信号に応じて、対応する前記画素電極の電
    位を駆動するための複数の液晶駆動回路とをさらに備
    え、 各前記液晶駆動回路は、 前記画像データ信号を保持するためのデータ保持ノード
    と対応するデータ線との間に電気的に結合され、対応す
    る前記走査線の活性化に応答してオンするメモリスイッ
    チと、 前記第１の駆動電位供給線と対応する画素電極との間に
    電気的に結合され、対応する第１の制御線の活性化に応
    答してオンする第１の駆動スイッチと、 前記第２の駆動電位供給線と前記対応する画素電極との
    間に電気的に結合され、対応する第２の制御線の活性化
    に応答してオンする第２の駆動スイッチと、 前記第２の駆動電位供給線と前記対応する画素電極との
    間に、前記第２の駆動スイッチと直列に接続され、前記
    データ保持ノードの電位に応じてオン・オフする第３の
    駆動スイッチと、 前記データ保持ノードの電位を保持するとともに、前記
    第２の制御線の活性化期間に対応して、前記データ保持
    ノードに保持される前記画像データ信号のレベルに応じ
    て、前記データ保持ノードを選択的に昇圧するための昇
    圧保持部とを含む、携帯情報端末機器。