JP2008040478A - 有機発光表示装置 - Google Patents
有機発光表示装置 Download PDFInfo
- Publication number
- JP2008040478A JP2008040478A JP2007164810A JP2007164810A JP2008040478A JP 2008040478 A JP2008040478 A JP 2008040478A JP 2007164810 A JP2007164810 A JP 2007164810A JP 2007164810 A JP2007164810 A JP 2007164810A JP 2008040478 A JP2008040478 A JP 2008040478A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- display device
- emitting display
- organic light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 103
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 230000004044 response Effects 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000002425 crystallisation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 238000007789 sealing Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000000565 sealant Substances 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 4
- 239000007790 solid phase Substances 0.000 claims description 4
- 230000001404 mediated effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 45
- 238000005401 electroluminescence Methods 0.000 abstract description 8
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000003054 catalyst Substances 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229920005601 base polymer Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000003230 hygroscopic agent Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013008 moisture curing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920001021 polysulfide Polymers 0.000 description 1
- 239000005077 polysulfide Substances 0.000 description 1
- 150000008117 polysulfides Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Recrystallisation Techniques (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】工程時間の短縮及びコスト低減が可能な、有機発光表示装置を提供する。
【解決手段】データラインと、スキャンラインと、第１電源電圧部と、第２電源電圧部と、初期化電圧部と、有機電界発光素子に電流を供給する第１トランジスタと、第１トランジスタをダイオード接続させる第２トランジスタと、データラインと第１トランジスタとに接続される第３トランジスタと、第１電源電圧部と初期化電圧部とに接続される第１容量性素子と、第１容量性素子と初期化電圧部とに接続される第４トランジスタと、第１電源電圧部と第２トランジスタとに接続される第５トランジスタと、第１トランジスタと有機電界発光素子とに接続される第６トランジスタと、第３トランジスタと第１トランジスタとに接続される第２容量性素子と、を備え、第１容量性素子の第１電極または第２電極は、真性半導体からなることを特徴とする。
【選択図】図６
【解決手段】データラインと、スキャンラインと、第１電源電圧部と、第２電源電圧部と、初期化電圧部と、有機電界発光素子に電流を供給する第１トランジスタと、第１トランジスタをダイオード接続させる第２トランジスタと、データラインと第１トランジスタとに接続される第３トランジスタと、第１電源電圧部と初期化電圧部とに接続される第１容量性素子と、第１容量性素子と初期化電圧部とに接続される第４トランジスタと、第１電源電圧部と第２トランジスタとに接続される第５トランジスタと、第１トランジスタと有機電界発光素子とに接続される第６トランジスタと、第３トランジスタと第１トランジスタとに接続される第２容量性素子と、を備え、第１容量性素子の第１電極または第２電極は、真性半導体からなることを特徴とする。
【選択図】図６
Description
本発明は、有機電界発光素子、トランジスタ、及び容量性素子からなる画素回路を有する、有機発光表示装置に関するものである。
最近、電子産業の発達と情報量の増加によって、大画面ディスプレイ素子の研究開発が活発に進行されており、電力消耗が少なくて大画面の実現が可能なＬＣＤ、ＰＤＰまたは有機電界発光表示装置などの平板ディスプレイが開発されている。特に、多くのディスプレイ素子のうち、超薄型化が可能であり、色再現能力に優れた平板表示装置として、有機電界発光表示素子（以下、有機電界発光素子という）を用いたディスプレイ装置が注目を浴びている。
このような有機電界発光装置は、ＬＣＤのような液晶表示装置に比べて応答速度が早く、自己発光形態であるため輝度に優れ、構造が簡単であって生産が容易であり、軽量薄形の長所を持っていて、バックライト、携帯用端末機、自動航法システム、ノートパソコン、大型ＴＶなど、多様な分野に用いることができる。
図１は、従来の有機発光表示装置の画素回路である。図１に示すように、従来の有機発光表示装置の画素回路は、有機電界発光素子ＯＬＥＤ、スイッチングトランジスタＳ１、ダイオード接続トランジスタＳ２、駆動トランジスタＳ３及び２つの容量性素子（第１キャパシタＣ１、第２キャパシタＣ２）を有している。ここで、スイッチングトランジスタＳ１はＮ型トランジスタになっており、ダイオード接続トランジスタＳ２はＮ型トランジスタになっており、駆動トランジスタＳ３はＰ型トランジスタで構成されるが、ゲートラインに印加されるゲート信号に応じて、導電型は反対でもよい。
図１のようなスレッショルド電圧補償手段を備えた従来の画素回路の動作を調べれば次の通りである。まず、スキャンラインＧＬ１に選択信号を印加することによって、スイッチングトランジスタＳ１が導通すれば、ノードＡ１にデータ電圧Ｖｄａｔａが印加される。
次に、スイッチングトランジスタＳ１が導通した状態で、第２ゲートラインＧＬ２の第２ゲートライン信号によって、ダイオード接続トランジスタＳ２が導通すれば、駆動トランジスタＳ３はゲートとドレインとが接続されて、ダイオード型トランジスタになる。そうすれば、第１電源電圧ＶＤＤと第２電源電圧ＶＳＳとの間の電流経路には、２個のダイオード（有機電界発光素子ＯＬＥＤ及び駆動トランジスタＳ３）が電気的に接続され、ノードＡ２の電圧は、第１電源電圧に駆動トランジスタＳ３のスレッショルド電圧（Ｖｔｈ：極性付き）を加えた電圧（ＶＤＤ＋Ｖｔｈ）になる。
この時、この電圧は駆動トランジスタＳ３のゲート端子に同時に印加され、第１キャパシタＣ１の一端に印加されるようになる。次に、第２ゲートラインＧＬ２の第２ゲートライン信号によってダイオード接続トランジスタＳ２が遮断され、データ電圧Ｖｄａｔａを第１キャパシタＣ１の他端に印加するようになる。
この時、第１キャパシタＣ１には、補償段階でスレッショルド電圧が充電されているので、駆動トランジスタＳ３のサチュレーション時間に到達する時間が短縮する。駆動トランジスタＳ３が動作すれば、データ信号ｄａｔａに対応して、駆動トランジスタＳ３を通じて、有機電界発光素子ＯＬＥＤに電流が流れて発光が行われる。
この時、第１キャパシタＣ１の両端に印加される電圧は、ノードＡ１を基準正極として見る時、電圧（Ｖｄａｔａ−ＶＤＤ−Ｖｔｈ）になり、第２キャパシタＣ２の両端に印加される電圧は、第１電源電圧ＶＤＤの電源ラインを基準正極として見る時、電圧（ＶＤＤ−Ｖｄａｔａ）になって、結果的に駆動トランジスタＳ３のゲートとソース電極との間に印加される電圧Ｖｇｓは、第１キャパシタＣ１と第２キャパシタＣ２との電圧が直列接続されて発生する電圧になる。この時、有機電界発光素子に供給される電流と電圧Ｖｇｓとの関係は以下の数式１の通りである。
図２〜図５は、従来の有機発光表示装置において、Ｐ型駆動トランジスタ（駆動トランジスタＳ３）、及びキャパシタ（第１キャパシタＣ１または第２キャパシタＣ２）を形成する工程を説明する工程断面図である。
まず、図２に示すように、支持基板１上にバッファ層２を形成する。バッファ層２は、シリコン酸化膜（ＳｉＯ２）或いはシリコン窒化膜（ＳｉＮｘ）として形成されてもよく、シリコン酸化膜とシリコン窒化膜の２重層（ＳｉＯ２／ＳｉＮｘ）であってもよい。バッファ層２は、支持基板１上に流入できる酸素（Ｏ２）、水素（Ｈ２）、水分（Ｈ２Ｏ）を阻止する機能をする。次に、非晶質シリコン（ａ−Ｓｉ）膜を形成し、高性能化するために更に多結晶化させてポリシリコン層３を形成する。
次に、ポリシリコン層３上にゲート絶縁膜４を形成し、ゲート絶縁膜４はＰ型駆動トランジスタのポリシリコン層３とゲート電極との間に介される。この時、キャパシタはＰ型駆動トランジスタと同一な工程で形成される。
図３では、図２の構造で形成されたゲート絶縁膜４上でＰ型駆動トランジスタ上にフォトレジスト層５を形成する。次に、Ｎ型不純物を基板全面にドーピングするが、この時Ｐ型駆動トランジスタにおいては、フォトレジスト層５がマスクの役割をして、選択的にキャパシタにだけＮ型不純物がドーピングされる。
図４は、ゲート電極６を形成する工程について示された断面図である。ゲート電極６が形成された後に、ＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）工程を追加して実施すれば、ゲート電極６がマスクの役割を果たし、半導体素子のリーク電流を遮断して、より速い応答速度を有する素子を完成できる。
図５は、ＬＤＤ工程後に実施されるＰ型不純物ドーピング工程について示された断面図である。この時、キャパシタ上にフォトレジスト層７を形成し、Ｐ型不純物をドーピングすると、駆動トランジスタはＰ型駆動トランジスタになり、キャパシタはフォトレジスト層７がマスクの役割を果たしてＮ型ドーピング素子（Ｎ型キャパシタ）として残る。
しかし、従来のＮ型キャパシタを使う回路は、Ｎ型不純物ドーピング工程とＰ型不純物ドーピング工程と両方を使うＣＭＯＳ工程を採択しなければならないので、追加工程及びマスク形成工程が必要になって、コスト上昇及び工程時間増加を招く問題点があった。
そこで、本発明は、このような問題に鑑みてなされたもので、その目的とするところは、有機発光表示装置のキャパシタを形成する工程をできるだけ削減し、工程時間の短縮、及びコスト低減が可能な、有機発光表示装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、データ電圧を印加するデータラインと、スキャン電圧を印加するスキャンラインと、第１電源電圧を供給する第１電源電圧部と、第２電源電圧を供給する第２電源電圧部と、初期化電圧を供給する初期化電圧部と、有機電界発光素子に電流を供給する第１トランジスタと、第１トランジスタをダイオード接続させる第２トランジスタと、データラインに第１電極が接続され、第１トランジスタの第２電極に第２電極が接続される第３トランジスタと、第１電源電圧部と初期化電圧部とに電気的に接続される第１容量性素子と、第１容量性素子に第１電極が電気的に接続され、初期化電圧部に第２電極が電気的に接続される第４トランジスタと、第１電源電圧部に第１電極が接続され、第２トランジスタの第１電極に第２電極が電気的に接続される第５トランジスタと、第１トランジスタの第２電極に第１電極が電気的に接続され、有機電界発光素子の第１電極に第２電極が電気的に接続される第６トランジスタと、第３トランジスタの制御電極と第１トランジスタの制御電極とに電気的に接続される第２容量性素子と、を備え、第１容量性素子の第１電極または第２電極は、真性半導体からなることを特徴とする、有機発光表示装置が提供される。
従来の容量性素子はトランジスタ（Ｐ型）と同一な工程で形成され、トランジスタ領域をマスクして、容量性素子領域だけにＮ型不純物がドーピングされてＮ型の容量性素子として形成されるが、本願発明の第１容量性素子の一方の電極（第１電極または第２電極を）を真性半導体（真性多結晶半導体層）で形成することにより、Ｎ型不純物を選択的にドーピングするための、マスク工程及びドーピング工程を削除することができるので、有機発光表示装置の画素回路の製造工程時間の短縮、及びコスト低減を可能とすることができる。
ここで、第１トランジスタは、駆動トランジスタであることができ、ゲートとソースとの間に印加された電圧を電流に変換することができる。また、第１トランジスタは、Ｐチャンネルタイプのトランジスタであることができる。この場合、第１トランジスタのＰ型半導体層の不純物は、Ｓｂ、Ｐ、Ａｓであることができる。
また、第６トランジスタの制御電極に電気的に接続される発光制御線をさらに備えることができる。第６トランジスタは、発光制御線に印加される発光制御信号に応じて、第１トランジスタから出力される電流を有機電界発光素子に選択的に遮断することができる。
第５トランジスタは、制御電極が発光制御線に接続されており、発光制御線の信号に応答して、第１電源電圧を第１トランジスタの第１電極に印加することができる。また、第３トランジスタは、スイッチングトランジスタであり、スキャン電圧に応答してデータ電圧を前記第１トランジスタの第２電極に伝達することができる。
第２トランジスタは、スキャン電圧に応答して導通し、第１トランジスタをダイオード接続させることができる。第４トランジスタは、スキャン電圧が制御電極に印加され、スキャン電圧に応答して、初期化電圧を第１容量性素子に印加することができる。
真性半導体からなる第１容量性素子の第１電極または第２電極は、エキシマレーザーアニーリング法（ＥＬＡ法）によって結晶化された多結晶半導体であることができる。ＥＬＡ法はエキシマレーザーを非晶質シリコン上に照射して結晶化する方法であり、工程が簡単であり、これによって形成される真性多結晶半導体層は、電流移動度が優れている。
真性半導体からなる第１容量性素子の第１電極または第２電極は、固相結晶化法（ＳＰＣ法）によって結晶化された多結晶半導体であることができる。ＳＰＣ法は非晶質シリコンを高温でアニーリング処理して、真性多結晶半導体層を形成するものであり、工程が単純であり、ＥＬＡ法より高い電子移動度を有する真性多結晶半導体層を得ることができる。
真性半導体からなる第１容量性素子の第１電極または第２電極は、金属誘導結晶化法（ＭＩＣ法）によって結晶化された多結晶半導体であることができる。ＭＩＣ法は非晶質シリコンに金属触媒をスパッタやスピンコーティングの方法で塗布して、相対的に低い温度でアニーリング処理することによって結晶化を誘導する方法である。
真性半導体からなる第１容量性素子の第１電極または第２電極は、金属誘導の側面結晶化法（ＭＩＬＣ法）によって結晶化された多結晶半導体であることができる。ＭＩＬＣ法はソース及びドレイン領域に金属触媒を蒸着して金属誘導結晶化を誘導し、これをシードにして、ゲート下部の活性化領域で側面成長する方法である。
真性半導体からなる第１容量性素子の第１電極または第２電極は、金属媒介結晶化法（ＭＩＣＣ法）によって結晶化された多結晶半導体であることができる。ＭＩＣＣ法は非晶質シリコンと金属触媒との間に無機質のキャップレイヤを形成して、半導体層に浸透する金属触媒の大きさを制限する方法であり、金属触媒による汚染を減らし、均一な大きさを有する結晶粒からなった真性多結晶半導体層を製作することができる。
上記課題を解決するために、本発明の別の観点によれば、データ電圧を印加するデータラインと、スキャン電圧を印加するスキャンラインと、第１電源電圧を供給する第１電源電圧部と、第２電源電圧を供給する第２電源電圧部と、初期化電圧を供給する初期化電圧部と、有機電界発光素子に電流を供給する第１トランジスタと、第１トランジスタをダイオード接続させる第２トランジスタと、データラインに第１電極が接続され、第１トランジスタの第２電極に第２電極が接続される第３トランジスタと、第１電源電圧部と初期化電圧部とに電気的に接続される第１容量性素子と、第１容量性素子に第１電極が電気的に接続され、初期化電圧部に第２電極が電気的に接続される第４トランジスタと、第１電源電圧部に第１電極が接続され、第２トランジスタの第１電極に第２電極が電気的に接続される第５トランジスタと、第１トランジスタの第２電極に第１電極が電気的に接続され、有機電界発光素子の第１電極に第２電極が電気的に接続される第６トランジスタと、第３トランジスタの制御電極と第１トランジスタの制御電極とに電気的に接続される第２容量性素子と、を備え、第１容量性素子の第１電極または第２電極は真性半導体であり、下部基板と上部封止基板との間は、弾性材質のシーラントによって密封されることを特徴とする、有機発光表示装置が提供される。
従来の容量性素子はトランジスタ（Ｐ型）と同一な工程で形成され、トランジスタ領域をマスクして、容量性素子領域だけにＮ型不純物がドーピングされてＮ型の容量性素子として形成されるが、本願発明の第１容量性素子の一方の電極（第１電極または第２電極を）を真性半導体（真性多結晶半導体層）で形成することにより、Ｎ型不純物を選択的にドーピングするための、マスク工程及び工程を削除することができるので、有機発光表示装置の画素回路の製造工程時間の短縮、及びコスト低減を可能とすることができる。また、下部基板と上部封止基板との間をシーラントで密封することにより、外部から流入される水分と酸素とによって、特性が劣化するのを防止することができる。
ここで、第１トランジスタは、駆動トランジスタであることができ、ゲートとソースとの間に印加された電圧を電流に変換することができる。また、第１トランジスタは、Ｐチャンネルタイプのトランジスタであることができる。この場合、第１トランジスタのＰ型半導体層の不純物は、Ｓｂ、Ｐ、Ａｓであることができる。
第６トランジスタの制御電極に電気的に接続される発光制御線をさらに備えることができる。第６トランジスタは、発光制御線に印加される発光制御信号に応じて、第１トランジスタから出力される電流を有機電界発光素子に選択的に遮断することができる。
第５トランジスタは、制御電極が発光制御線に接続されており、発光制御線の信号に応答して、第１電源電圧を第１トランジスタの第１電極に印加することができる。また、第３トランジスタは、スイッチングトランジスタであり、スキャン電圧に応答してデータ電圧を前記第１トランジスタの第２電極に伝達することができる。
第２トランジスタは、スキャン電圧に応答して導通し、第１トランジスタをダイオード接続させることができる。第４トランジスタは、スキャン電圧が制御電極に印加され、スキャン電圧に応答して、初期化電圧を第１容量性素子に印加することができる。
上記課題を解決するために、本発明のさらに別の観点によれば、データ電圧を印加するデータラインと、スキャン電圧を印加するスキャンラインと、第１電源電圧を供給する第１電源電圧部と、第２電源電圧を供給する第２電源電圧部と、初期化電圧を供給する初期化電圧部と、有機電界発光素子に電流を供給する第１トランジスタと、第１トランジスタをダイオード接続させる第２トランジスタと、データラインに第１電極が接続され、第１トランジスタの第２電極に第２電極が接続される第３トランジスタと、第１電源電圧部と初期化電圧部に電気的に接続される第１容量性素子と、第１容量性素子に第１電極が電気的に接続され、初期化電圧部に第２電極が電気的に接続される第４トランジスタと、第１電源電圧部に第１電極が接続され、第２トランジスタの第１電極に第２電極が電気的に接続される第５トランジスタと、第１トランジスタの第２電極に第１電極が電気的に接続され、有機電界発光素子の第１電極に第２電極が電気的に接続される第６トランジスタと、第３トランジスタの制御電極と第１トランジスタの制御電極とに電気的に接続される第２容量性素子と、を備え、第１容量性素子の第１電極または第２電極は真性半導体であり、下部基板と上部封止基板との間は、シリコン酸化物を含有するフリットによって密封されることを特徴とする、有機発光表示装置が提供される。
従来の容量性素子はトランジスタ（Ｐ型）と同一な工程で形成され、トランジスタ領域をマスクして、容量性素子領域だけにＮ型不純物がドーピングされてＮ型の容量性素子として形成されるが、本願発明の第１容量性素子の一方の電極（第１電極または第２電極を）を真性半導体（真性多結晶半導体層）で形成することにより、Ｎ型不純物を選択的にドーピングするための、マスク工程及び工程を削除することができるので、有機発光表示装置の画素回路の製造工程時間の短縮、及びコスト低減を可能とすることができる。下部基板と上部封止基板との間をフリットで密封することにより、外部から流入される水分と酸素とによって、特性が劣化するのを防止することができる。
ここで、第１トランジスタは、駆動トランジスタであることができ、ゲートとソースとの間に印加された電圧を電流に変換することができる。また、第１トランジスタは、Ｐチャンネルタイプのトランジスタであることができる。この場合、第１トランジスタのＰ型半導体層の不純物は、Ｓｂ、Ｐ、Ａｓであることができる。
第６トランジスタの制御電極に電気的に接続される発光制御線をさらに備えることができる。第６トランジスタは、発光制御線に印加される発光制御信号に応じて、第１トランジスタから出力される電流を有機電界発光素子に選択的に遮断することができる。
第５トランジスタは、制御電極が発光制御線に接続されており、発光制御線の信号に応答して、第１電源電圧を第１トランジスタの第１電極に印加することができる。また、第３トランジスタは、スイッチングトランジスタであり、スキャン電圧に応答してデータ電圧を前記第１トランジスタの第２電極に伝達することができる。
第２トランジスタは、スキャン電圧に応答して導通し、第１トランジスタをダイオード接続させることができる。第４トランジスタは、スキャン電圧が制御電極に印加され、スキャン電圧に応答して、初期化電圧を第１容量性素子に印加することができる。
以上詳述したように本発明によれば、有機発光表示装置の画素回路において、容量性素子（キャパシタ）の片側電極に真性半導体を採用した構造とすることにより、従来のＮ型不純物を選択的にドーピングするための、マスク工程及びドーピング工程が不要になるため、製造時間の短縮、及び製造原価の節減ができる効果がある。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
また、明細書全体で、ある部分が他の部分と接続されているとする時、これは直接的に接続されている場合だけでなく、その中間に他の素子を間において電気的に接続されている場合も含むこととする。
以下、添付した図面を参照して、本実施の形態を詳細に説明する。図６は、本実施の形態による有機発光表示装置の画素回路を示す図面である。図６に示すように、本実施の形態による有機発光表示装置の画素回路は、データ信号を印加するデータラインＤＡＴＡ（ｍ）、及びデータラインＤＡＴＡ（ｍ）と交差して形成され、走査信号を印加するスキャンラインＳＣＡＮ（ｎ）に接続されている。
画素回路はスキャンラインＳＣＡＮ（ｎ）にゲート電極（制御電極）が電気的に接続される第３トランジスタＴ３を備え、第３トランジスタＴ３のソース電極（第１電極）はデータラインＤＡＴＡ（ｍ）と電気的に接続され、ドレイン電極（第２電極）は第１トランジスタＴ１のドレイン電極（第２電極）と電気的に接続される。第１トランジスタＴ１は、ゲート電極（制御電極）が第２容量性素子Ｃ１２の一端と電気的に接続され、第２容量性素子Ｃ１２の他端は第３トランジスタＴ３のゲート電極とスキャンラインＳＣＡＮ（ｎ）とに電気的に接続される。
第１トランジスタＴ１のソース電極（第１電極）は、第２トランジスタＴ２のドレイン電極と電気的に接続され、第５トランジスタＴ５のドレイン電極（第２電極）にも電気的に接続される。第２トランジスタＴ２のゲート電極は、スキャンラインＳＣＡＮ（ｎ）と電気的に接続される。第５トランジスタＴ５のソース電極（第１電極）は、第１電源電圧部ＥＬＶＤＤと電気的に接続され、ゲート電極（制御電極）は第６トランジスタＴ６のゲート電極（制御電極）と電気的に接続される。
また、第６トランジスタＴ６は、第１トランジスタＴ１と有機電界発光素子ＯＬＥＤのアノード電極（第１電極）との間に位置し、第６トランジスタＴ６のゲート電極は発光制御ラインＥＭ（ｎ）に電気的に接続されている。有機電界発光素子ＯＬＥＤのカソード電極は、第２電源電圧部ＥＬＶＳＳに接続されている。第１トランジスタＴ１のゲート電極は、第４トランジスタＴ４のソース電極（第１電極）に電気的に接続され、第１容量性素子Ｃｓｔの一端とも電気的に接続され、第１容量性素子Ｃｓｔの他端電極は、初期化電圧Ｖｉｎｉｔライン（初期化電圧部）と電気的に接続される。
また第４トランジスタＴ４のドレイン電極（第２電極）は、初期化電圧Ｖｉｎｉｔラインと電気的に接続され、第４トランジスタＴ４のゲート電極（制御電極）は、直前スキャンラインＳＣＡＮ（ｎ−１）と電気的に接続される。
第１トランジスタＴ１は、ゲートとソースとの間に印加された電圧を電流に変換する駆動トランジスタであり、第２トランジスタＴ２は、第１トランジスタＴ１をダイオード接続させるダイオード接続トランジスタである。また、第３トランジスタＴ３は、スキャンラインＳＣＡＮ（ｎ）に印加されるスキャン信号に応じてデータラインに印加されるデータ電圧を第１トランジスタＴ１に印加するスイッチングトランジスタである。
第４トランジスタＴ４は、初期化ラインに印加される初期化電圧Ｖｉｎｉｔを第１容量性素子Ｃｓｔに印加するスイッチングトランジスタであり、第５トランジスタＴ５は、第１電源電圧部ＥＬＶＤＤを第１トランジスタＴ１のソース電極に印加するスイッチングトランジスタである。また第６トランジスタＴ６は、発光制御ラインＥＭ（ｎ）に印加される発光制御信号に応じて、第１トランジスタＴ１から出力される電流を有機電界発光素子ＯＬＥＤに選択的に遮断するスイッチングトランジスタである。
また、第２容量性素子Ｃ１２は、第１トランジスタＴ１のスレッショルド電圧を保持して、第１トランジスタＴ１のスレッショルド電圧による偏差を補償するキャパシタである。第１容量性素子Ｃｓｔは、第１トランジスタＴ１のゲート電極とソース電極との間に印加されたデータ電圧の降下を防止する役割を遂行する。
図７は、本実施の形態による画素回路における第１容量性素子Ｃｓｔを示した図面である。図７に示すように第１容量性素子Ｃｓｔの一端の電極（第１電極または第２電極）は、真性多結晶半導体層（真性半導体）であり、他端の電極（第２電極または第１電極）は他のトランジスタのゲート電極と同様なゲート電極で形成されている。
図８に示すように、真性多結晶半導体層を一端の電極として使うキャパシタを用いた有機発光表示装置の画素回路の駆動領域を調べると、駆動電圧範囲が−３Ｖ〜−６Ｖであることが分かる。つまり、駆動電圧に対するキャパシタの容量の特性のうち、キャパシタンスが一定した領域で、有機発光表示装置のピクセル回路（画素回路）を駆動させることによって、真性多結晶半導体を用いた容量性素子の使用が可能になる。
図８において、グラフａは、キャパシタに印加される交流電圧の周波数が１００Ｈｚである場合であり、グラフｂは１００ＫＨｚの場合を示したものである。図８に示すようにキャパシタに入力される交流電圧の周波数範囲が１００Ｈｚ〜１００ＫＨｚの間であれば、−３Ｖ〜−６Ｖの間にほぼ一定したキャパシタンスを有することができる。
真性多結晶半導体層は、非晶質シリコンをレーザーアニーリング工程、固相結晶化工程或いは触媒金属結晶化工程（ＭＩＣ）等によって、ポリシリコン（Ｐｏｌｙ−Ｓｉ）層で結晶化して得られる。
このように、本実施の形態による画素回路は、真性多結晶半導体層を一電極として有するキャパシタを用いることにより、従来のキャパシタにおけるＮ型半導体層を得るためのＮ型不純物を選択的にドーピングするためのマスク工程及びドーピング工程を削除することができるので、画素回路の製造工程を減らすことができる。以下、真性多結晶半導体層を形成する方法について説明する。
本実施の形態における真性多結晶半導体層は、エキシマレーザーアニーリング（ＥＬＡ）法、固相結晶化（ＳＰＣ）法、金属誘導結晶化（ＭＩＣ）法、金属誘導側面結晶化（ＭＩＬＣ）法、及び金属媒介結晶化（ＭＩＣＣ）法のうちの何れか一方法によって形成できる。
図９は、ＥＬＡ法による真性多結晶半導体層２０の形成方法を示す概略説明図である。図９に示すように、ＥＬＡ法はエキシマレーザーを非晶質シリコン１０上に照射して結晶化する方法である。このようなＥＬＡ法は、工程が簡単であり、これによって形成される真性多結晶半導体層２０は、電流移動度が優れている長所がある。
図１０は、ＳＰＣ法による真性多結晶半導体層２０の形成方法を示す概略説明図である。図１０に示すように、ＳＰＣ法は非晶質シリコン１０を高温でアニーリング処理して、真性多結晶半導体層２０を形成する。このようなＳＰＣ法は、工程が単純であり、ＥＬＡ法より高い電子移動度を有する真性多結晶半導体層２０を得ることができる長所がある。
図１１は、ＭＩＣ法による真性多結晶半導体層２０の形成方法を示す概略説明図である。図１１に示すように、ＭＩＣ法は非晶質シリコン１０に金属触媒３０をスパッタやスピンコーティングの方法で塗布して、相対的に低い温度でアニーリング処理することによって結晶化を誘導する方法である。この時、金属触媒はＮｉ、Ｐｄ、Ｃｏなどになることができる。
図１２は、ＭＩＬＣ法による真性多結晶半導体層２０の形成方法を示す概略説明図である。図１２に示すように、ＭＩＬＣ法はソース及びドレイン領域に金属触媒３０を蒸着して金属誘導結晶化を誘導し、これをシードにして、ゲート下部の活性化領域で側面成長する方法である。
図１３は、ＭＩＣＣ法による真性多結晶半導体層２０の形成方法を示す概略図である。図１３に示すように、ＭＩＣＣ法は非晶質シリコン１０と金属触媒３０との間に無機質のキャップレイヤ４０を形成して、半導体層に浸透する金属触媒３０の大きさを制限する方法である。この方法によれば、金属触媒３０による汚染を減らし、均一な大きさを有する結晶粒からなった真性多結晶半導体層２０を製作できる。この場合、無機質のキャップレイヤ４０は、窒化シリコン（ＳｉＮｘ）または酸化珪素（ＳｉＯ２）からなることができる。
上記のような結晶化方法によって、形成された真性多結晶半導体層２０は、非晶質シリコンに比べて電流移動度に優れ、信頼性に優れた特性を持つようになる。
図１４は、真性多結晶半導体層が使用された第１容量性素子Ｃｓｔを含む有機発光表示装置の実施形態を示した説明図である。図１４に示すように、外部から流入される水分と酸素とによって、特性が劣化されることを防止するため、下部基板５０と上部封止基板６０との間にシーラント７０を形成する。また、内部に流入した酸素または水分を吸収するために吸湿剤を使うことができる。
シーラント７０は、各種接合部や分かれた透き間に対する水密、気密を維持するために充填され、弾性を有する物質からなることができる。シーラント７０の材料としては、シリコン系（湿気硬化型）及びアクリル系（乾燥硬化型）を含む１成分型と、変成シリコン系、ポリスルフィド系、及びポリウレタン系（反応硬化型）を含む２成分型を用いることができる。ここで、１成分型はカートリッジのように硬化剤とベースポリマーとが既に一つの容器に混合されていて現場で直ちに使うことができるように包装された製品のことを言い、２成分型は硬化剤とベースポリマーが別途の容器に包装されていて、使用直前に混合して使う製品をいう。
図１５は、真性多結晶半導体層が使われた第１容量性素子Ｃｓｔを含む有機発光表示装置の他の実施例を示したものである。この有機発光表示装置は、シリコン酸化物（ＳｉＯ２）が主成分からなるフリット８０によって密封される。この場合、フリット８０はシリコン酸化物、転移金属と共に低い転移温度（ＣＴＥ）を有するフィラーを含有できる。また、フリット８０は低温で局部的にレーザーを照射して密封するレーザー密封フリット方法によって形成できる。このような方法によって、有機発光素子に温度ダメージを最少化でき、完全な密封によって、有機発光表示装置内に汚染物が流入されることを事前に防止することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、有機電界発光素子、トランジスタ、及び容量性素子からなる画素回路を有する、有機発光表示装置に適用可能である。
Ｃｓｔ 第１容量性素子
Ｃ１２ 第２容量性素子
ＯＬＥＤ 有機電界発光素子
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ
Ｔ５ 第５トランジスタ
Ｔ６ 第６トランジスタ
ＶＤＤ 第１電源電圧
ＶＳＳ 第１電源電圧
Ｖｉｎｉｔ 初期化電圧
ＤＡＴＡ（ｍ）データライン
ＥＭ（ｎ） 発光制御ライン
ＳＣＡＮ（ｎ）スキャンライン
Ｃ１２ 第２容量性素子
ＯＬＥＤ 有機電界発光素子
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ
Ｔ５ 第５トランジスタ
Ｔ６ 第６トランジスタ
ＶＤＤ 第１電源電圧
ＶＳＳ 第１電源電圧
Ｖｉｎｉｔ 初期化電圧
ＤＡＴＡ（ｍ）データライン
ＥＭ（ｎ） 発光制御ライン
ＳＣＡＮ（ｎ）スキャンライン
Claims (30)
- データ電圧を印加するデータラインと、
スキャン電圧を印加するスキャンラインと、
第１電源電圧を供給する第１電源電圧部と、
第２電源電圧を供給する第２電源電圧部と、
初期化電圧を供給する初期化電圧部と、
有機電界発光素子に電流を供給する第１トランジスタと、
前記第１トランジスタをダイオード接続させる第２トランジスタと、
前記データラインに第１電極が接続され、前記第１トランジスタの第２電極に第２電極が接続される第３トランジスタと、
前記第１電源電圧部と前記初期化電圧部とに電気的に接続される第１容量性素子と、
前記第１容量性素子に第１電極が電気的に接続され、前記初期化電圧部に第２電極が電気的に接続される第４トランジスタと、
前記第１電源電圧部に第１電極が接続され、前記第２トランジスタの第１電極に第２電極が電気的に接続される第５トランジスタと、
前記第１トランジスタの第２電極に第１電極が電気的に接続され、前記有機電界発光素子の第１電極に第２電極が電気的に接続される第６トランジスタと、
前記第３トランジスタの制御電極と第１トランジスタの制御電極とに電気的に接続される第２容量性素子と、
を備え、
前記第１容量性素子の第１電極または第２電極は、真性半導体からなることを特徴とする、有機発光表示装置。 - 前記第１トランジスタは、駆動トランジスタであることを特徴とする、請求項１に記載の有機発光表示装置。
- 前記第１トランジスタは、Ｐチャンネルタイプのトランジスタであることを特徴とする、請求項１または２に記載の有機発光表示装置。
- 前記第１トランジスタのＰ型半導体層の不純物は、Ｓｂ、Ｐ、Ａｓであることを特徴とする、請求項３に記載の有機発光表示装置。
- 前記第６トランジスタの制御電極に電気的に接続される発光制御線をさらに備えることを特徴とする、請求項３または４に記載の有機発光表示装置。
- 前記第５トランジスタは、制御電極が前記発光制御線に接続されており、前記発光制御線の信号に応答して、前記第１電源電圧を前記第１トランジスタの第１電極に印加することを特徴とする、請求項５に記載の有機発光表示装置。
- 前記第３トランジスタは、スイッチングトランジスタであり、前記スキャン電圧に応答して前記データ電圧を前記第１トランジスタの第２電極に伝達することを特徴とする、請求項６に記載の有機発光表示装置。
- 前記第２トランジスタは、前記スキャン電圧に応答して導通し、前記第１トランジスタをダイオード接続させることを特徴とする、請求項７に記載の有機発光表示装置。
- 前記第４トランジスタは、前記スキャン電圧が制御電極に印加され、前記スキャン電圧に応答して、前記初期化電圧を前記第１容量性素子に印加することを特徴とする、請求項８に記載の有機発光表示装置。
- 真性半導体からなる前記第１容量性素子の第１電極または第２電極は、エキシマレーザーアニーリング法によって結晶化された多結晶半導体であることを特徴とする、請求項３〜９のいずれかに記載の有機発光表示装置。
- 真性半導体からなる前記第１容量性素子の第１電極または第２電極は、固相結晶化法によって結晶化された多結晶半導体であることを特徴とする、請求項〜９のいずれかに記載の有機発光表示装置。
- 真性半導体からなる前記第１容量性素子の第１電極または第２電極は、金属誘導結晶化法によって結晶化された多結晶半導体であることを特徴とする、請求項３〜９のいずれかに記載の有機発光表示装置。
- 真性半導体からなる前記第１容量性素子の第１電極または第２電極は、金属誘導の側面結晶化法によって結晶化された多結晶半導体であることを特徴とする、請求項３〜９のいずれかに記載の有機発光表示装置。
- 真性半導体からなる前記第１容量性素子の第１電極または第２電極は、金属媒介結晶化法によって結晶化された多結晶半導体であることを特徴とする、請求項３〜９のいずれかに記載の有機発光表示装置。
- データ電圧を印加するデータラインと、
スキャン電圧を印加するスキャンラインと、
第１電源電圧を供給する第１電源電圧部と、
第２電源電圧を供給する第２電源電圧部と、
初期化電圧を供給する初期化電圧部と、
有機電界発光素子に電流を供給する第１トランジスタと、
前記第１トランジスタをダイオード接続させる第２トランジスタと、
前記データラインに第１電極が接続され、前記第１トランジスタの第２電極に第２電極が接続される第３トランジスタと、
前記第１電源電圧部と前記初期化電圧部とに電気的に接続される第１容量性素子と、
前記第１容量性素子に第１電極が電気的に接続され、前記初期化電圧部に第２電極が電気的に接続される第４トランジスタと、
前記第１電源電圧部に第１電極が接続され、前記第２トランジスタの第１電極に第２電極が電気的に接続される第５トランジスタと、
前記第１トランジスタの第２電極に第１電極が電気的に接続され、前記有機電界発光素子の第１電極に第２電極が電気的に接続される第６トランジスタと、
前記第３トランジスタの制御電極と第１トランジスタの制御電極とに電気的に接続される第２容量性素子と、
を備え、
前記第１容量性素子の第１電極または第２電極は真性半導体であり、下部基板と上部封止基板との間は、弾性材質のシーラントによって密封されることを特徴とする、有機発光表示装置。 - 前記第１トランジスタは、駆動トランジスタであり、Ｐチャンネルタイプのトランジスタであることを特徴とする、請求項１５に記載の有機発光表示装置。
- 前記第１トランジスタのＰ型半導体層の不純物はＳｂ、Ｐ、Ａｓであることを特徴とする、請求項１６に記載の有機発光表示装置。
- 前記第６トランジスタの制御電極に電気的に接続される発光制御線をさらに備えることを特徴とする、請求項１６または１７に記載の有機発光表示装置。
- 前記第５トランジスタは、前記発光制御線に制御電極が接続されており、前記発光制御線の信号に応答して、前記第１電源電圧を前記第１トランジスタの第１電極に印加することを特徴とする、請求項１８に記載の有機発光表示装置。
- 前記第３トランジスタは、スイッチングトランジスタであり、前記スキャン電圧に応答して前記データ電圧を前記第１トランジスタの第２電極に伝達することを特徴とする、請求項１９に記載の有機発光表示装置。
- 前記第２トランジスタは、前記スキャン電圧に応答して導通し、前記第１トランジスタをダイオード接続させることを特徴とする、請求項２０に記載の有機発光表示装置。
- 前記第４トランジスタは、前記スキャン電圧が制御電極に印加され、前記スキャン電圧に応答して、前記初期化電圧を前記第１容量性素子に印加することを特徴とする、請求項２１に記載の有機発光表示装置。
- データ電圧を印加するデータラインと、
スキャン電圧を印加するスキャンラインと、
第１電源電圧を供給する第１電源電圧部と、
第２電源電圧を供給する第２電源電圧部と、
初期化電圧を供給する初期化電圧部と、
有機電界発光素子に電流を供給する第１トランジスタと、
前記第１トランジスタをダイオード接続させる第２トランジスタと、
前記データラインに第１電極が接続され、前記第１トランジスタの第２電極に第２電極が接続される第３トランジスタと、
前記第１電源電圧部と初期化電圧部に電気的に接続される第１容量性素子と、
前記第１容量性素子に第１電極が電気的に接続され、前記初期化電圧部に第２電極が電気的に接続される第４トランジスタと、
前記第１電源電圧部に第１電極が接続され、前記第２トランジスタの第１電極に第２電極が電気的に接続される第５トランジスタと、
前記第１トランジスタの第２電極に第１電極が電気的に接続され、前記有機電界発光素子の第１電極に第２電極が電気的に接続される第６トランジスタと、
前記第３トランジスタの制御電極と第１トランジスタの制御電極とに電気的に接続される第２容量性素子と、
を備え、
前記第１容量性素子の第１電極または第２電極は真性半導体であり、下部基板と上部封止基板との間は、シリコン酸化物を含有するフリットによって密封されることを特徴とする、有機発光表示装置。 - 前記第１トランジスタは駆動トランジスタであり、Ｐチャンネルタイプのトランジスタであることを特徴とする、請求項２３に記載の有機発光表示装置。
- 前記第１トランジスタのＰ型半導体層の不純物はＳｂ、Ｐ、Ａｓであることを特徴とする、請求項２４に記載の有機発光表示装置。
- 前記第６トランジスタの制御電極に電気的に接続される発光制御線をさらに備えることを特徴とする、請求項２４または２５に記載の有機発光表示装置。
- 前記第５トランジスタは、前記発光制御線に制御電極が接続されており、前記発光制御線の信号に応答して、前記第１電源電圧を前記第１トランジスタの第１電極に印加することを特徴とする、請求項２６に記載の有機発光表示装置。
- 前記第３トランジスタは、スイッチングトランジスタであり、前記スキャン電圧に応答して前記データ電圧を前記第１トランジスタの第２電極に伝達することを特徴とする、請求項２７に記載の有機発光表示装置。
- 前記第２トランジスタは、前記スキャン電圧に応答して導通し、前記第１トランジスタをダイオード接続させることを特徴とする、請求項２８に記載の有機発光表示装置。
- 前記第４トランジスタは、前記スキャン電圧が制御電極に印加され、前記スキャン電圧に応答して、前記初期化電圧部の電圧を前記第１容量性素子に印加することを特徴とする、請求項２９に記載の有機発光表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060075177A KR100778514B1 (ko) | 2006-08-09 | 2006-08-09 | 유기 발광 표시 장치 |
| KR10-2006-0075177 | 2006-08-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008040478A true JP2008040478A (ja) | 2008-02-21 |
| JP5030682B2 JP5030682B2 (ja) | 2012-09-19 |
Family
ID=38668993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007164810A Active JP5030682B2 (ja) | 2006-08-09 | 2007-06-22 | 有機発光表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7777700B2 (ja) |
| EP (1) | EP1887625A3 (ja) |
| JP (1) | JP5030682B2 (ja) |
| KR (1) | KR100778514B1 (ja) |
| CN (1) | CN100590881C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010139809A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 表示装置および電子機器 |
| US8570245B2 (en) | 2008-12-11 | 2013-10-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| JP2014203081A (ja) * | 2013-04-01 | 2014-10-27 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 有機発光表示装置、該有機発光表示装置のリペア方法及び該有機発光表示装置の駆動方法 |
| JP2014228867A (ja) * | 2013-05-22 | 2014-12-08 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 有機発光表示装置及びそのリペア方法 |
| KR101788432B1 (ko) | 2014-11-13 | 2017-10-19 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 픽셀 회로, 유기 전계 발광 표시 패널, 표시 장치 및 그 구동 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101064452B1 (ko) * | 2010-02-17 | 2011-09-14 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| JP2011175103A (ja) * | 2010-02-24 | 2011-09-08 | Sony Corp | 画素回路、表示装置およびその駆動方法ならびに電子機器 |
| KR101223725B1 (ko) | 2011-01-10 | 2013-01-17 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| KR102051103B1 (ko) * | 2012-11-07 | 2019-12-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP6042187B2 (ja) * | 2012-11-30 | 2016-12-14 | 株式会社ジャパンディスプレイ | Ｏｌｅｄ表示装置 |
| KR102175811B1 (ko) | 2014-09-17 | 2020-11-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251702A (ja) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
| JPH0697443A (ja) * | 1991-07-12 | 1994-04-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH07209666A (ja) * | 1994-01-12 | 1995-08-11 | Hitachi Ltd | 液晶表示装置 |
| JPH09283443A (ja) * | 1996-04-15 | 1997-10-31 | Casio Comput Co Ltd | 半導体薄膜の製造方法 |
| JPH1117185A (ja) * | 1997-06-20 | 1999-01-22 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| JP2000068205A (ja) * | 1993-09-07 | 2000-03-03 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2000228368A (ja) * | 1999-02-05 | 2000-08-15 | Sony Corp | 基板の製造方法および半導体装置の製造方法 |
| JP2002151525A (ja) * | 2000-09-01 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2003140612A (ja) * | 2001-11-02 | 2003-05-16 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
| WO2003067316A1 (fr) * | 2002-02-06 | 2003-08-14 | Mitsubishi Denki Kabushiki Kaisha | Unite d'affichage d'image |
| JP2003228346A (ja) * | 2002-02-06 | 2003-08-15 | Mitsubishi Electric Corp | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
| JP2004012897A (ja) * | 2002-06-07 | 2004-01-15 | Casio Comput Co Ltd | 表示装置及び表示装置の駆動制御方法 |
| JP2004029791A (ja) * | 2002-06-11 | 2004-01-29 | Samsung Sdi Co Ltd | 発光表示装置及びその表示パネルと駆動方法 |
| WO2004034368A1 (ja) * | 2002-10-11 | 2004-04-22 | Mitsubishi Denki Kabushiki Kaisha | 表示装置 |
| JP2004214616A (ja) * | 1993-09-07 | 2004-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2005175257A (ja) * | 2003-12-12 | 2005-06-30 | Sharp Corp | 結晶性膜の製造方法 |
| JP2005258436A (ja) * | 2004-03-04 | 2005-09-22 | Seiko Epson Corp | 画素回路及び画素回路の駆動方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3556307B2 (ja) | 1995-02-01 | 2004-08-18 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| JPH11135796A (ja) | 1997-10-30 | 1999-05-21 | Sharp Corp | 液晶表示装置 |
| US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| JP3449363B2 (ja) | 2001-05-07 | 2003-09-22 | 株式会社日立製作所 | アクティブマトリクス型表示装置 |
| KR100497247B1 (ko) | 2003-04-01 | 2005-06-23 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 표시 패널과 구동 방법 |
| KR101006439B1 (ko) * | 2003-11-12 | 2011-01-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR100611886B1 (ko) | 2004-06-25 | 2006-08-11 | 삼성에스디아이 주식회사 | 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 |
| KR100592641B1 (ko) * | 2004-07-28 | 2006-06-26 | 삼성에스디아이 주식회사 | 화소 회로 및 그것을 채용한 유기 발광 표시 장치 |
| US7557369B2 (en) * | 2004-07-29 | 2009-07-07 | Samsung Mobile Display Co., Ltd. | Display and method for manufacturing the same |
| US7589707B2 (en) * | 2004-09-24 | 2009-09-15 | Chen-Jean Chou | Active matrix light emitting device display pixel circuit and drive method |
| US20060071887A1 (en) * | 2004-10-01 | 2006-04-06 | Chen-Jean Chou | Active matrix display and drive method thereof |
| JP2006156035A (ja) * | 2004-11-26 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| KR101112549B1 (ko) * | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR100700648B1 (ko) * | 2005-01-31 | 2007-03-27 | 삼성에스디아이 주식회사 | 전면발광 유기전계발광표시장치 |
| KR100624314B1 (ko) | 2005-06-22 | 2006-09-19 | 삼성에스디아이 주식회사 | 발광표시장치 및 박막트랜지스터 |
| US8044891B2 (en) * | 2005-08-05 | 2011-10-25 | Chimei Innolux Corporation | Systems and methods for providing threshold voltage compensation of pixels |
| KR100674243B1 (ko) | 2005-09-07 | 2007-01-25 | 비오이 하이디스 테크놀로지 주식회사 | 유기 전계발광 표시장치 |
| US7636074B2 (en) * | 2006-06-28 | 2009-12-22 | Eastman Kodak Company | Active matrix display compensating apparatus |
-
2006
- 2006-08-09 KR KR1020060075177A patent/KR100778514B1/ko active IP Right Grant
-
2007
- 2007-04-11 US US11/783,710 patent/US7777700B2/en active Active
- 2007-04-29 CN CN200710102147A patent/CN100590881C/zh active Active
- 2007-06-22 JP JP2007164810A patent/JP5030682B2/ja active Active
- 2007-07-13 EP EP07252804A patent/EP1887625A3/en not_active Ceased
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697443A (ja) * | 1991-07-12 | 1994-04-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH05251702A (ja) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
| JP2004214616A (ja) * | 1993-09-07 | 2004-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2000068205A (ja) * | 1993-09-07 | 2000-03-03 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH07209666A (ja) * | 1994-01-12 | 1995-08-11 | Hitachi Ltd | 液晶表示装置 |
| JPH09283443A (ja) * | 1996-04-15 | 1997-10-31 | Casio Comput Co Ltd | 半導体薄膜の製造方法 |
| JPH1117185A (ja) * | 1997-06-20 | 1999-01-22 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| JP2000228368A (ja) * | 1999-02-05 | 2000-08-15 | Sony Corp | 基板の製造方法および半導体装置の製造方法 |
| JP2002151525A (ja) * | 2000-09-01 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2003140612A (ja) * | 2001-11-02 | 2003-05-16 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
| JP2003228346A (ja) * | 2002-02-06 | 2003-08-15 | Mitsubishi Electric Corp | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
| WO2003067316A1 (fr) * | 2002-02-06 | 2003-08-14 | Mitsubishi Denki Kabushiki Kaisha | Unite d'affichage d'image |
| JP2004012897A (ja) * | 2002-06-07 | 2004-01-15 | Casio Comput Co Ltd | 表示装置及び表示装置の駆動制御方法 |
| JP2004029791A (ja) * | 2002-06-11 | 2004-01-29 | Samsung Sdi Co Ltd | 発光表示装置及びその表示パネルと駆動方法 |
| WO2004034368A1 (ja) * | 2002-10-11 | 2004-04-22 | Mitsubishi Denki Kabushiki Kaisha | 表示装置 |
| JP2005175257A (ja) * | 2003-12-12 | 2005-06-30 | Sharp Corp | 結晶性膜の製造方法 |
| JP2005258436A (ja) * | 2004-03-04 | 2005-09-22 | Seiko Epson Corp | 画素回路及び画素回路の駆動方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9847384B2 (en) | 2008-12-11 | 2017-12-19 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| US9299762B2 (en) | 2008-12-11 | 2016-03-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| US10431645B2 (en) | 2008-12-11 | 2019-10-01 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| US10170533B2 (en) | 2008-12-11 | 2019-01-01 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| US8988330B2 (en) | 2008-12-11 | 2015-03-24 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| US9136285B2 (en) | 2008-12-11 | 2015-09-15 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| US8570245B2 (en) | 2008-12-11 | 2013-10-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| US9496324B2 (en) | 2008-12-11 | 2016-11-15 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
| JP2010139809A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 表示装置および電子機器 |
| JP2014203081A (ja) * | 2013-04-01 | 2014-10-27 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 有機発光表示装置、該有機発光表示装置のリペア方法及び該有機発光表示装置の駆動方法 |
| JP2014228867A (ja) * | 2013-05-22 | 2014-12-08 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 有機発光表示装置及びそのリペア方法 |
| USRE49484E1 (en) | 2013-05-22 | 2023-04-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of repairing the same |
| US9953569B2 (en) | 2014-11-13 | 2018-04-24 | Boe Technology Group Co., Ltd. | Pixel circuit, organic electroluminescent display panel, display apparatus and driving method thereof |
| KR101788432B1 (ko) | 2014-11-13 | 2017-10-19 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 픽셀 회로, 유기 전계 발광 표시 패널, 표시 장치 및 그 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101123266A (zh) | 2008-02-13 |
| EP1887625A3 (en) | 2011-04-27 |
| KR100778514B1 (ko) | 2007-11-22 |
| JP5030682B2 (ja) | 2012-09-19 |
| CN100590881C (zh) | 2010-02-17 |
| EP1887625A2 (en) | 2008-02-13 |
| US7777700B2 (en) | 2010-08-17 |
| US20080035931A1 (en) | 2008-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5030682B2 (ja) | 有機発光表示装置 | |
| US7812796B2 (en) | Pixel circuit of organic light emitting display | |
| KR101197768B1 (ko) | 유기전계발광표시장치의 화소 회로 | |
| US7859491B2 (en) | Pixel circuit of organic light emitting display | |
| US8212247B2 (en) | Organic light emitting display device and fabricating method thereof | |
| US8928564B2 (en) | Pixel circuit of a flat panel display device and method of driving the same | |
| US11004384B2 (en) | Display apparatus | |
| JP2020021097A (ja) | 表示装置 | |
| KR102629437B1 (ko) | 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치 | |
| US20050258466A1 (en) | Capacitor and light emitting display using the same | |
| JP2006018277A (ja) | 発光表示装置 | |
| KR20140092275A (ko) | 반도체 장치, 표시 장치, 표시 모듈 및 전자 기기 | |
| JP2009003405A (ja) | 有機電界発光表示装置及びその製造方法 | |
| CN111477173B (zh) | 显示装置 | |
| CN102473737A (zh) | 发光显示装置及其制造方法 | |
| CN106652910B (zh) | 像素电路及其驱动方法和有机发光显示器 | |
| JP2016099629A (ja) | トランジスタ、これを具備する有機発光表示装置、及び有機発光表示装置の製造方法 | |
| US9916792B2 (en) | Pixel driving circuit and driving method thereof and display apparatus | |
| KR102717257B1 (ko) | 박막 트랜지스터 어레이 기판 및 표시장치 | |
| US12022691B2 (en) | Organic light emitting display device with shielding pattern configured to improve light transmittance | |
| CN115376461A (zh) | 像素驱动电路及其驱动方法、显示面板 | |
| KR102273542B1 (ko) | 표시장치 | |
| US12010872B2 (en) | Display device | |
| TWI413062B (zh) | 有機發光二極體顯示裝置、有機發光二極體顯示面板、畫素架構及電壓補償方法 | |
| JP2005031648A (ja) | 素子基板及び発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5030682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |