KR102629437B1 - 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치 - Google Patents

박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치 Download PDF

Info

Publication number
KR102629437B1
KR102629437B1 KR1020170140194A KR20170140194A KR102629437B1 KR 102629437 B1 KR102629437 B1 KR 102629437B1 KR 1020170140194 A KR1020170140194 A KR 1020170140194A KR 20170140194 A KR20170140194 A KR 20170140194A KR 102629437 B1 KR102629437 B1 KR 102629437B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
capacitor
electrode
active layer
Prior art date
Application number
KR1020170140194A
Other languages
English (en)
Other versions
KR20190046414A (ko
Inventor
허진희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170140194A priority Critical patent/KR102629437B1/ko
Priority to CN201811202004.2A priority patent/CN109727996B/zh
Priority to US16/170,925 priority patent/US10615235B2/en
Priority to TW107137927A priority patent/TWI690104B/zh
Publication of KR20190046414A publication Critical patent/KR20190046414A/ko
Application granted granted Critical
Publication of KR102629437B1 publication Critical patent/KR102629437B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터의 게이트전극에 연결되는 제 2 박막트랜지스터와 커패시터, 및 상기 커패시터에 연결되는 제 3 박막트랜지스터를 포함하는 박막트랜지스터 어레이 기판에 있어서, 상기 제 3 박막트랜지스터의 액티브층을 덮는 제 1 게이트절연막 상에 배치되는 상기 커패시터의 제 1 커패시터 전극, 상기 제 1 커패시터 전극을 덮는 제 2 게이트절연막 상에 배치되는 상기 제 2 박막트랜지스터의 액티브층, 상기 제 2 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되는 상기 제 2 박막트랜지스터의 게이트전극, 및 상기 중간절연막 상에 배치되고 상기 제 1 커패시터 전극에 중첩하는 상기 커패시터의 제 2 커패시터 전극을 포함하는 박막트랜지스터 어레이 기판을 제공한다.

Description

박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치{THIN FILM TRANSISTOR ARRAY SUBSTRATEAND ORGANIC LIGHT EMITTING DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 둘 이상의 박막트랜지스터 및 이들 중 적어도 하나에 연결되는 커패시터를 포함하는 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치에 관한 것이다.
표시장치(Display Device)는 TV, 휴대폰, 노트북 및 태블릿 등과 같은 다양한 전자기기에 적용된다. 이에 표시장치의 박형화, 경량화 및 저소비전력화 등을 개발시키기 위한 연구가 계속되고 있다.
표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.
이러한 표시장치들은 상호 대향 합착된 한 쌍의 기판 사이에 배치된 편광물질 또는 발광물질을 포함하는 것이 일반적이다. 여기서, 한 쌍의 기판 중 어느 하나는 실질적으로 영상이 표시되는 표시영역에 복수의 화소에 대응하는 복수의 화소영역을 정의하고 각 화소를 구동하는 박막트랜지스터 어레이 기판일 수 있다.
예시적으로, 유기발광표시장치의 경우, 박막트랜지스터 어레이 기판은 각 화소영역의 유기발광소자에 구동전류를 공급하는 구동 박막트랜지스터, 유기발광소자의 휘도에 대응한 데이터신호를 공급하는 스위칭 박막트랜지스터 및 데이터신호로 충전되는 커패시터를 포함할 수 있다. 또한, 유기발광표시장치의 박막트랜지스터 어레이 기판은 구동 박막트랜지스터의 문턱전압을 보상하기 위한 샘플링 박막트랜지스터를 더 포함할 수 있다.
그런데, 최근 더욱 선명한 화질을 위한 표시장치의 고해상도화가 요구되고 있으며, 그로 인해 각 화소영역의 면적이 축소되는 추세이다. 특히, 3D VR 장치(3-Demension Virtual Reality Device)의 경우, 각 화소영역의 면적은 일반적인 표시장치에 비해 1/20배 이상 축소될 수 있다.
이와 같이 각 화소영역의 면적이 축소될수록, 각 화소영역에 대응한 복수의 박막트랜지스터와 커패시터 각각에 할당되는 면적이 축소됨으로써, 소자 특성이 저하될 수 있는 문제점이 있다.
예를 들어, 샘플링 박막트랜지스터의 경우, 축소된 면적에 따라 액티브층의 길이(Length)가 감소됨으로써 임계 이상의 누설전류가 용이하게 발생될 수 있는 문제점이 있다. 이러한 샘플링 박막트랜지스터의 누설전류로 인해 유기발광소자의 오동작이 발생됨으로써, 얼룩 및 이상 휘도가 유발되므로, 화질이 저하되는 문제점이 있다.
또한, 커패시터의 경우, 축소된 면적에 따라 용량이 감소되므로, 각 프레임 동안 구동 박막트랜지스터에 의한 구동전류의 공급이 안정적으로 유지될 수 없는 문제점이 있다. 이러한 구동전류의 불안정한 공급으로 인해, 유기발광소자의 휘도가 낮아짐으로써 화질이 저하되는 문제점이 있다.
본 발명은 화소영역의 축소된 면적으로 인해 각 화소영역에 대응하는 소자들의 특성이 저하되는 것을 방지할 수 있는 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치를 제공하기 위한 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 일 예시는 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터의 게이트전극에 연결되는 제 2 박막트랜지스터와 커패시터, 및 상기 커패시터에 연결되는 제 3 박막트랜지스터를 포함하는 박막트랜지스터 어레이 기판에 있어서, 상기 제 3 박막트랜지스터의 액티브층을 덮는 제 1 게이트절연막 상에 배치되는 상기 커패시터의 제 1 커패시터 전극, 상기 제 1 커패시터 전극을 덮는 제 2 게이트절연막 상에 배치되는 상기 제 2 박막트랜지스터의 액티브층, 상기 제 2 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되는 상기 제 2 박막트랜지스터의 게이트전극, 및 상기 중간절연막 상에 배치되고 상기 제 1 커패시터 전극에 중첩하는 상기 커패시터의 제 2 커패시터 전극을 포함하는 박막트랜지스터 어레이 기판을 제공한다.
상기 박막트랜지스터 어레이 기판은 상기 제 1 게이트절연막 상에 배치되고 상기 제 3 박막트랜지스터의 액티브층의 일부에 중첩하는 상기 제 3 박막트랜지스터의 게이트전극을 더 포함할 수 있고, 여기서 상기 제 1 커패시터 전극은 상기 제 3 박막트랜지스터의 게이트전극으로부터 이격된다.
상기 박막트랜지스터 어레이 기판은 상기 제 1 및 제 2 커패시터 전극이 중첩하는 영역 중 일부에 대응하고 상기 제 2 게이트절연막을 관통하는 커패시터홀을 더 포함할 수 있다.
상기 제 3 박막트랜지스터의 액티브층은 폴리실리콘반도체물질로 이루어지고, 상기 제 2 박막트랜지스터의 액티브층은 산화물반도체물질로 이루어질 수 있다.
본 발명의 다른 일 예시는 각 화소영역에 대응하는 유기발광소자, 상기 유기발광소자에 구동전류를 공급하는 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터의 게이트전극에 연결되는 커패시터와 제 2 박막트랜지스터, 상기 커패시터에 연결되는 제 3 박막트랜지스터를 포함하는 유기발광표시장치에 있어서, 기판 상에 배치되는 상기 제 3 박막트랜지스터의 액티브층, 상기 제 3 박막트랜지스터의 액티브층을 덮는 제 1 게이트절연막, 상기 제 1 게이트절연막 상에 배치되고 상기 제 3 박막트랜지스터의 액티브층의 일부에 중첩되는 상기 제 3 박막트랜지스터의 게이트전극, 상기 제 1 게이트절연막 상에 배치되고 상기 제 3 박막트랜지스터의 게이트전극으로부터 이격되는 상기 커패시터의 제 1 커패시터 전극, 상기 제 3 박막트랜지스터의 게이트전극과 상기 커패시터의 제 1 커패시터 전극을 덮는 제 2 게이트절연막, 상기 제 2 게이트절연막 상에 배치되는 상기 제 2 박막트랜지스터의 액티브층, 상기 제 2 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되는 상기 제 2 박막트랜지스터의 게이트전극, 및 상기 중간절연막 상에 배치되고 상기 제 1 커패시터 전극에 중첩하는 상기 커패시터의 제 2 커패시터 전극을 포함하는 유기발광표시장치를 제공한다.
상기 유기발광표시장치는 상기 제 1 및 제 2 커패시터 전극이 중첩하는 영역 중 일부에 대응하고 상기 제 2 게이트절연막을 관통하는 커패시터홀을 더 포함할 수 있다.
상기 제 1 박막트랜지스터의 액티브층은 상기 제 3 박막트랜지스터의 액티브층과 동일층에 배치되고, 상기 제 1 박막트랜지스터의 게이트전극은 상기 제 1 게이트절연막 상에 배치되고 상기 제 1 커패시터 전극에 연결될 수 있다.
이 경우, 상기 제 1 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 제 1 전원라인에 연결되고 다른 나머지 하나는 상기 유기발광소자에 연결되며, 상기 제 2 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 상기 커패시터와 상기 제 1 박막트랜지스터의 게이트전극 사이의 제 1 노드에 연결되고 다른 나머지 하나는 상기 제 1 박막트랜지스터와 상기 유기발광소자 사이의 제 2 노드에 연결되며, 상기 제 3 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 데이터라인에 연결되고 다른 나머지 하나는 상기 커패시터의 제 2 커패시터 전극에 연결되며, 상기 유기발광소자의 애노드전극은 상기 제 2 노드에 연결되고 상기 유기발광소자의 캐소드전극은 제 2 전원라인에 연결된다.
또는, 상기 제 1 박막트랜지스터의 액티브층은 상기 제 2 게이트절연막 상에 배치되고, 상기 제 1 박막트랜지스터의 게이트전극은 상기 제 1 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되며 상기 제 2 커패시터 전극에 연결될 수 있다.
이 경우, 상기 제 1 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 제 1 전원라인에 연결되고 다른 나머지 하나는 상기 유기발광소자에 연결되며, 상기 커패시터의 제 1 커패시터 전극은 상기 제 1 박막트랜지스터의 게이트전극과 상기 제 3 박막트랜지스터 사이의 제 1 노드에 연결되고, 상기 커패시터의 제 2 커패시터 전극은 상기 제 1 박막트랜지스터와 상기 유기발광소자 사이의 제 2 노드에 연결되며, 상기 제 2 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 상기 제 1 노드에 연결되고 다른 나머지 하나는 상기 제 1 전원라인과 상기 제 1 박막트랜지스터 사이의 제 3 노드 사이에 연결되며, 상기 제 3 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 데이터라인에 연결되고 다른 나머지 하나는 상기 제 1 노드에 연결되며, 상기 유기발광소자의 애노드전극은 상기 제 2 노드에 연결되고 상기 유기발광소자의 캐소드전극은 제 2 전원라인에 연결될 수 있다.
상기 제 3 박막트랜지스터의 액티브층은 폴리실리콘반도체물질로 이루어지고, 상기 제 2 박막트랜지스터의 액티브층은 산화물반도체물질로 이루어질 수 있다.
본 발명의 각 실시예에 따르면, 각 화소에 대응하는 제 1, 제 2 및 제 3 박막트랜지스터와 커패시터를 포함하는 박막트랜지스터 어레이 기판에 있어서, 제 3 박막트랜지스터의 액티브층을 덮는 제 1 게이트절연막 상에 배치되는 제 3 박막트랜지스터의 게이트전극과 제 1 커패시터 전극, 제 1 커패시터 전극을 덮는 제 2 게이트절연막 상에 배치되는 제 2 박막트랜지스터의 액티브층, 제 2 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되는 제 2 박막트랜지스터의 게이트전극, 및 제 1 커패시터 전극에 중첩되고 중간절연막 상에 배치되는 제 2 커패시터 전극을 포함한다. 이와 같이, 제 3 박막트랜지스터의 게이트전극과 동일층인 제 1 커패시터 전극과 제 2 박막트랜지스터의 게이트전극과 동일층인 제 2 커패시터 전극을 통해, 커패시터가 구현될 수 있다. 즉, 커패시터의 구현을 위한 별도의 도전층이 불필요하므로, 박막트랜지스터 어레이 기판의 구조가 간단해질 수 있는 장점이 있다.
그리고, 본 발명의 각 실시예에 따르면, 제 1 및 제 2 커패시터 전극이 중첩되는 영역 중 일부에 대응하고 제 2 게이트절연막을 관통하는 커패시터홀을 더 포함한다. 이러한 커패시터홀에 의해, 제 1 및 제 2 커패시터 전극 사이의 중첩 면적에 대응한 커패시터의 용량이 증가될 수 있다. 이로써, 화소영역의 면적이 축소되어, 커패시터에 할당되는 면적이 감소되더라도, 커패시터의 용량이 감소되는 것을 최소화할 수 있으므로, 고해상도의 유기발광표시장치를 구현하는 데에 용이해질 수 있는 장점이 있다.
또한, 본 발명의 각 실시예에 따르면, 유기발광소자에 구동전류를 공급하는 제 1 박막트랜지스터의 문턱전압을 보상하기 위한 제 2 박막트랜지스터가 산화물반도체물질의 액티브층을 포함하는 구조로 이루어진다. 이로써, 제 2 박막트랜지스터의 누설전류로 인한 유기발광소자의 오동작이 최소화될 수 있으므로, 유기발광표시장치의 휘도 저하가 방지될 수 있다.
도 1은 본 발명의 각 실시예에 따른 유기발광표시장치를 나타낸 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 유기발광표시장치에 있어서, 어느 하나의 화소에 대응하는 등가회로를 나타낸 도면이다.
도 3은 도 2의 제 1, 제 2 및 제 3 박막트랜지스터와 커패시터를 포함하는 박막트랜지스터 어레이 기판의 평면에 대한 일 예시를 나타낸 도면이다.
도 4는 도 3의 A-A'에 대한 단면을 나타낸 도면이다.
도 5는 도 3의 B-B'에 대한 단면을 나타낸 도면이다.
도 6은 본 발명의 제 2 실시예에 따른 유기발광표시장치에 있어서, 어느 하나의 화소에 대응하는 등가회로를 나타낸 도면이다.
도 7은 도 6의 제 1, 제 2 및 제 3 박막트랜지스터와 커패시터를 포함하는 박막트랜지스터 어레이 기판의 평면에 대한 일 예시를 나타낸 도면이다.
도 8은 도 7의 C-C'에 대한 단면을 나타낸 도면이다.
도 9는 도 7의 D-D'에 대한 단면을 나타낸 도면이다.
도 10 내지 도 20은 본 발명의 제 2 실시예에 따른 박막트랜지스터 어레이 기판을 제조하는 방법의 과정들을 나타낸 도면이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
이하, 본 발명의 각 실시예에 따른 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치에 대하여 첨부한 도면들을 참고로 하여 상세히 설명하기로 한다.
먼저, 도 1을 참조하여, 본 발명의 각 실시예에 따른 유기발광표시장치에 대해 설명한다.
도 1은 본 발명의 각 실시예에 따른 유기발광표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 각 실시예에 따른 유기발광표시장치는 복수의 화소(PXL)를 포함하는 표시패널(10)과, 표시패널(10)의 데이터라인(14)을 구동하는 데이터구동회로(12)와, 표시패널(10)의 제 1 및 제 2 스캔라인(15a, 15b)을 구동하는 게이트구동회로(13)와, 데이터구동회로(12) 및 게이트구동회로(13)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(11)를 포함한다.
도 1에 상세히 도시되지 않았으나, 표시패널(10)은 상호 대향 합착되는 한 쌍의 기판(미도시)과 한 쌍의 기판 사이에 배치되는 박막트랜지스터 어레이 및 유기발광소자 어레이를 포함한다. 예시적으로, 한 쌍의 기판 중 어느 하나는 박막트랜지스터 어레이가 배치된 박막트랜지스터 어레이 기판일 수 있다. 그리고, 한 쌍의 기판 중 다른 나머지 하나는 박막트랜지스터 어레이 상에 배치되는 유기발광소자 어레이를 밀봉하는 봉지기판일 수 있다.
표시패널(10)의 박막트랜지스터 어레이 기판은 기판과, 기판 상에 제 1 방향(도 1의 좌우방향)으로 연장된 형태로 배치되는 제 1 및 제 2 스캔라인(15a, 15b)과, 기판 상에 제 2 방향(도 1의 상하방향)으로 연장된 형태로 배치되는 데이터라인(14)을 포함한다. 이때, 복수의 화소(PXL)에 대응하는 복수의 화소영역은 제 1 및 제 2 스캔라인(15a, 15b) 중 어느 하나와 데이터라인(14) 사이의 교차영역으로 정의될 수 있다. 이러한 복수의 화소영역은 실질적으로 영상이 표시되는 표시영역에 매트릭스 형태로 배열된다.
그리고, 표시패널(10)의 박막트랜지스터 어레이 기판은 복수의 화소(PXL)에 제 1 구동전원(EVDD)을 공급하는 제 1 전원라인(미도시)과, 제 1 구동전원(EVDD)보다 낮은 전위의 제 2 구동전원(EVSS)을 공급하는 제 2 전원라인(미도시)을 더 포함한다.
타이밍 콘트롤러(11)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 재정렬하고, 재정렬된 디지털 비디오 데이터(RGB')를 데이터 구동회로(12)에 공급한다.
그리고, 타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 공급한다.
데이터 구동회로(12)는 데이터 제어신호(DDC)에 기초하여 재정렬된 디지털 비디오 데이터(RGB')를 아날로그 데이터전압으로 변환한다. 그리고, 데이터 구동회로(12)는 재정렬된 디지털 비디오 데이터(RGB')에 기초하여 각 수평기간 동안 각 수평라인의 화소들에 데이터신호(VDATA)를 공급한다.
게이트 구동회로(13)는 게이트 제어신호(GDC)에 기초하여 제 1 및 제 2 스캔신호(SCAN1, SCAN2)를 생성할 수 있다. 게이트 구동회로(13)는 복수의 수평라인에 순차적으로 제 1 및 제 2 스캔신호(SCAN1, SCAN2)를 공급할 수 있다. 이때, 게이트 구동회로(13)는 각 수평기간 동안 제 1 스캔라인(15a)에 제 1 스캔신호(SCAN1)를 공급하고, 제 2 스캔라인(15b)에 제 2 스캔신호(SCAN2)를 공급한다.
이러한 게이트 구동회로(13)는 GIP(Gate-driver In Panel) 방식으로, 표시패널(10)의 비표시영역에 배치될 수 있다.
다음, 도 2 내지 도 5를 참조하여, 본 발명의 제 1 실시예에 따른 박막트랜지스터 어레이 기판에 대해 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 유기발광표시장치에 있어서, 어느 하나의 화소에 대응하는 등가회로를 나타낸 도면이다. 도 3은 도 2의 제 1, 제 2 및 제 3 박막트랜지스터와 커패시터를 포함하는 박막트랜지스터 어레이 기판의 평면에 대한 일 예시를 나타낸 도면이다. 도 4는 도 3의 A-A'에 대한 단면을 나타낸 도면이다. 도 5는 도 3의 B-B'에 대한 단면을 나타낸 도면이다.
도 2에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 유기발광표시장치에 있어서, 복수의 화소(PXL) 각각은 유기발광소자(OLED), 유기발광소자(OLED)에 구동전류를 공급하는 제 1 박막트랜지스터(T1), 제 1 박막트랜지스터(T1)의 게이트전극에 연결되는 커패시터(Cst)와 제 2 박막트랜지스터(T2), 커패시터(Cst)에 연결되는 제 3 박막트랜지스터(T3)를 포함한다.
제 1 박막트랜지스터(T1)는 제 1 구동전원(EVDD)을 공급하는 제 1 전원라인과 제 2 구동전원(EVSS)을 공급하는 제 2 전원라인 사이에, 유기발광소자(OLED)와 직렬로 연결된다.
즉, 제 1 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 어느 하나는 제 1 구동전원(EVDD)을 공급하는 제 1 전원라인에 연결되고, 다른 나머지 하나는 유기발광소자(OLED)의 애노드전극에 연결된다. 그리고, 유기발광소자(OLED)의 캐소드전극은 제 2 구동전원(EVSS)을 공급하는 제 2 전원라인에 연결된다.
커패시터(Cst)는 제 1 박막트랜지스터(T1)의 게이트전극과 제 3 박막트랜지스터(T3) 사이에 연결된다. 이러한 커패시터(Cst)는 턴온된 제 3 박막트랜지스터(T2)를 통해 공급되는 데이터전압(VDATA)으로 충전된다.
제 2 박막트랜지스터(T2)는 제 1 박막트랜지스터(T1)의 문턱전압을 보상하기 위한 것이다. 즉, 제 2 박막트랜지스터(T2)는 유기발광소자(OLED)에 공급되는 구동전류가 제 1 박막트랜지스터(T1)의 문턱전압의 영향을 받지 않도록 하기 위한 것이다.
이러한 제 2 박막트랜지스터(T2)는 제 1 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 유기발광소자(OLED)에 연결된 어느 하나와 제 1 박막트랜지스터(T1)의 게이트전극 사이에 연결될 수 있다. 그리고, 제 2 박막트랜지스터(T2)의 게이트전극은 제 2 스캔신호(SCAN2)를 공급하는 제 2 스캔라인(15b)에 연결된다.
즉, 제 2 박막트랜지스터(T2)의 소스전극 및 드레인전극 중 어느 하나는 제 1 박막트랜지스터(T1)의 게이트전극과 커패시터(Cst) 사이의 제 1 노드(N1)에 연결되고 다른 나머지 하나는 제 1 박막트랜지스터(T1)와 유기발광소자(OLED) 사이의 제 2 노드(N2)에 연결된다. 이러한 제 2 박막트랜지스터(T2)는 제 2 스캔신호(SCAN2)에 기초하여 턴온하면, 제 1 노드(N1)와 제 2 노드(N2) 사이를 연결한다.
제 3 박막트랜지스터(T3)는 제 1 박막트랜지스터(T1)를 구동하기 위한 데이터신호를 커패시터(Cst) 및 그에 연결되는 제 1 박막트랜지스터(T1)의 게이트전극에 공급하기 위한 것이다.
이러한 제 3 박막트랜지스터(T3)는 데이터신호(VDATA)를 공급하는 데이터라인(14)과 커패시터(Cst) 사이에 연결된다. 즉, 제 3 박막트랜지스터(T3)의 소스전극 및 드레인전극 중 어느 하나는 데이터신호(VDATA)를 공급하는 데이터라인(14)에 연결되고 다른 나머지 하나는 커패시터(Cst)에 연결된다. 그리고, 제 3 박막트랜지스터(T3)의 게이트전극은 제 1 스캔신호(SCAN1)를 공급하는 제 1 스캔라인(15a)에 연결된다. 이러한 제 3 박막트랜지스터(T3)는 제 1 스캔신호(SCAN1)에 기초하여 턴온하면, 커패시터(Cst)에 데이터신호(VDATA)를 공급한다.
이러한 제 1, 제 2 및 제 3 박막트랜지스터(T1, T2, T3)를 포함하는 박막트랜지스터 어레이 기판에 있어서, 유기발광표시장치의 고해상도 구현을 위해 각 화소영역의 면적이 축소될 수 있다. 이 경우, 각 박막트랜지스터에 할당되는 면적이 축소됨에 따라, 누설전류 증가 등과 같이 박막트랜지스터의 특성 저하가 유발될 수 있는 문제점이 있다.
예시적으로, 제 2 박막트랜지스터(T2)의 누설전류가 용이하게 발생할 수 있으며, 이때 제 2 박막트랜지스터(T2)의 누설전류에 의해 제 1 박막트랜지스터(T1)가 턴온함으로써 유기발광소자(OLED)의 오동작이 유발될 수 있다.
이를 방지하기 위하여, 제 2 박막트랜지스터(T2)는 저온성장 폴리실리콘반도체물질(LTPS; Low-temperature polycrystalline silicon semiconductor material)보다 누설전류 방지 특성이 높은 산화물반도체물질(Oxide semiconductor material)로 이루어진 액티브층을 포함할 수 있다.
반면, 제 3 박막트랜지스터(T3)는 ON-OFF 스위칭의 빠른 응답속도를 위하여 저온성장 폴리실리콘반도체물질(LTPS)로 이루어진 액티브층을 포함할 수 있다.
그리고, 제 1 실시예에 따르면, 제 1 박막트랜지스터(T1)는 제 3 박막트랜지스터(T3)와 마찬가지로, 저온성장 폴리실리콘반도체물질(LTPS)로 이루어진 액티브층을 포함할 수 있다.
이 경우, 공정 상 용이성을 위하여, 저온성장 폴리실리콘반도체물질(LTPS)의 액티브층을 포함하는 제 1 및 제 3 박막트랜지스터(T1, T3)는 PMOS로 구현되고, 산화물반도체물질의 액티브층을 포함하는 제 2 박막트랜지스터(T2)는 NMOS로 구현될 수 있다.
도 3에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 박막트랜지스터 어레이 기판(100)은 각 화소영역에 배치되는 제 1, 제 2 및 제 3 박막트랜지스터(T1, T2, T3)와 커패시터(Cst)를 포함한다.
그리고, 박막트랜지스터 어레이 기판(100)은 제 1 방향(도 3의 좌우방향)의 제 1 및 제 2 스캔라인(15a, 15b), 제 2 방향(도 3의 상하방향)의 데이터라인(14)과 제 1 전원라인(16)을 더 포함할 수 있다.
또한, 박막트랜지스터 어레이 기판(100)은 제 3 박막트랜지스터(T3)와 커패시터(Cst) 사이를 연결하는 제 1 연결패턴(151), 제 2 박막트랜지스터(T2)와 커패시터(Cst) 사이를 연결하는 제 2 연결패턴(152) 및 제 1 박막트랜지스터(T1)와 제 2 박막트랜지스터(T2) 사이를 연결하는 제 3 연결패턴(153)을 더 포함할 수 있다.
제 1 박막트랜지스터(T1)의 액티브층(112)의 양단은 제 1 전원라인(16) 및 제 2 박막트랜지스터(T2)에 연결된다.
제 2 박막트랜지스터(T2)의 액티브층(131)의 양단은 제 1 박막트랜지스터(T1)와 커패시터(Cst)에 연결된다. 제 2 박막트랜지스터(T2)의 게이트전극은 제 2 박막트랜지스터(T2)의 액티브층(131)의 일부에 중첩하는 제 2 스캔라인(15b)의 일부로 이루어진다.
제 3 박막트랜지스터(T3)의 액티브층(111)의 양단은 데이터라인(14) 및 커패시터(Cst)에 연결된다. 제 3 박막트랜지스터(T3)의 게이트전극은 제 3 박막트랜지스터(T3)의 액티브층(111)의 일부에 중첩하는 제 1 스캔라인(15a)의 일부로 이루어진다.
커패시터(Cst)는 상호 중첩하는 제 1 및 제 2 커패시터 전극(121, 141)을 포함한다.
제 1 커패시터 전극(121)은 제 2 연결패턴(152)을 통해 제 2 박막트랜지스터(T2)에 연결된다. 그리고, 제 1 박막트랜지스터(T1)의 액티브층(112)의 일부에 중첩하는 제 1 커패시터 전극(121)의 일부는 제 1 박막트랜지스터(T1)의 게이트전극이 된다. 이에, 제 1 박막트랜지스터(T1)의 게이트전극, 제 1 커패시터 전극(121) 및 제 2 박막트랜지스터(T2)이 연결되는 제 2 연결패턴(152)은 도 2의 제 1 노드(N1)에 대응한다.
제 2 커패시터 전극(141)은 제 1 연결패턴(151)을 통해 제 3 박막트랜지스터(T3)에 연결된다.
그리고, 커패시터홀(Cst_H)은 제 1 및 제 2 커패시터 전극(121, 141)이 중첩하는 영역의 일부에 배치된다.
도 4에 도시한 바와 같이, 박막트랜지스터 어레이 기판(100)은 기판(101)의 일면을 덮는 버퍼막(102), 버퍼막(102) 상에 배치되는 제 3 박막트랜지스터(T3)의 액티브층(111), 제 3 박막트랜지스터(T3)의 액티브층(111)을 덮는 제 1 게이트절연막(103), 제 1 게이트절연막(103) 상에 배치되는 제 3 박막트랜지스터(T3)의 게이트전극(15a), 제 1 게이트절연막(103) 상에 배치되고 제 3 박막트랜지스터(T3)의 게이트전극(15a)으로부터 이격되는 커패시터(Cst)의 제 1 커패시터 전극(121), 제 3 박막트랜지스터(T3)의 게이트전극(15a)과 커패시터(Cst)의 제 1 커패시터 전극(121)을 덮는 제 2 게이트절연막(104), 제 1 커패시터 전극(121)의 일부에 대응하고 제 2 게이트절연막(104)을 관통하는 커패시터홀(Cst_H), 제 2 게이트절연막(104) 상에 배치되는 제 2 박막트랜지스터(T2)의 액티브층(131), 제 2 박막트랜지스터(T2)의 액티브층(131)의 일부를 덮는 중간절연막(105) 상에 배치되는 제 2 박막트랜지스터(T2)의 게이트전극(15b), 중간절연막(105) 상에 배치되고 제 1 커패시터 전극(121)에 중첩하는 커패시터(Cst)의 제 2 커패시터 전극(141), 제 2 박막트랜지스터(T2)의 액티브층(131)과 게이트전극(15b) 및 커패시터(Cst)의 제 2 커패시터 전극(141)을 덮는 층간절연막(106) 및 층간절연막(106) 상에 배치되는 데이터라인(14)과 제 1 전원라인(16)과 제 1, 제 2 및 제 3 연결패턴(151, 152, 153)을 포함한다.
달리 설명하면, 제 3 박막트랜지스터(T3)는 기판(101) 또는 버퍼막(102) 상에 배치되는 액티브층(111)과, 제 1 게이트절연막(103) 상에 배치되고 액티브층(111)의 일부에 중첩되는 제 1 스캔라인(15a)의 일부로 이루어진 게이트전극(15a)을 포함한다.
여기서, 기판(101) 또는 버퍼막(102) 상에 배치되는 액티브층(111)은 저온성장폴리실리콘물질(LTPS)로 이루어질 수 있다. 그리고, 액티브층(111)은 게이트전극(15a)에 중첩하는 채널영역(111a)과, 채널영역(111a)의 양측에 배치되는 소스영역(111b) 및 드레인영역(111c)을 포함한다. 제 3 박막트랜지스터(T3)의 소스전극 및 드레인전극은 액티브층(111)의 소스영역(111b) 및 드레인영역(111c)에 대응한다. 예시적으로, 액티브층(111)의 소스영역(111b) 및 드레인영역(111c)은 도펀트가 채널영역(111a)보다 높은 농도로 도핑된 영역일 수 있다.
그리고, 제 3 박막트랜지스터(T3)의 소스전극(111b) 및 드레인전극(111c) 중 어느 하나(도 4의 소스전극(111b))은 층간절연막(106) 상에 배치되는 데이터라인(14)에 연결되고, 다른 나머지 하나(도 4의 드레인전극(111c))는 층간절연막(106) 상에 배치되는 제 1 연결패턴(151)을 통해 커패시터(Cst)의 제 1 커패시터 전극(121)에 연결될 수 있다.
커패시터(Cst)는 제 1 게이트절연막(102) 상에 배치되고 제 1 스캔라인(15a)로부터 이격되는 제 1 커패시터 전극(121), 및 적어도 중간절연막(105) 상에 배치되고 제 1 커패시터 전극(121)에 중첩하는 제 2 커패시터 전극(141)을 포함한다. 그리고, 본 발명의 제 1 실시예에 따른 커패시터(Cst)는 제 1 및 제 2 커패시터 전극(121, 141)의 중첩영역 중 일부에 대응하며 제 2 게이트절연막(104)을 관통하는 커패시터홀(Cst_H)을 포함한다.
제 1 커패시터 전극(121)의 일부는 제 1 박막트랜지스터(T1)의 게이트전극이 되고, 제 2 캐패시터 전극(122)은 층간절연막(106) 상의 제 1 연결패턴(151)을 통해 제 3 박막트랜지스터(T3)에 연결된다.
제 2 캐패시터 전극(122) 아래의 중간절연막(105)은 제 2 게이트절연막(104) 상에 배치된다. 이에, 제 2 커패시터 전극(104) 중 커패시터홀(Cst_H)에 대응하는 일부는 중간절연막(105)에만 중첩하고, 다른 나머지 일부는 제 2 게이트절연막(104) 및 중간절연막(105)에 중첩한다. 즉, 제 2 커패시터 전극(141) 아래에 배치되는 중간절연막(105) 중 커패시터홀(Cst_H)에 대응하는 일부는 제 1 및 제 2 커패시터 전극(121, 141)에 접한다.
이와 같이, 제 1 및 제 2 커패시터 전극(121, 141) 사이의 중첩영역 중 커패시터홀(Cst_H)에 대응하는 일부에는 중간절연막(105)만이 배치된다. 이때, 제 1 및 제 2 커패시터 전극(121, 141)에 의한 커패시터(Cst)의 용량은 제 1 및 제 2 커패시터 전극(121, 141) 사이의 이격거리에 반비례한다. 그러므로, 커패시터홀(Cst_H)을 통해, 제 1 및 제 2 커패시터 전극(121, 141) 사이에 중간절연막(105)만이 배치되는 영역을 증가시키면, 한정된 면적에서도 커패시터(Cst)의 용량이 증가될 수 있다.
제 2 박막트랜지스터(T2)는 제 3 박막트랜지스터(T3)의 게이트전극(15a)과 커패시터(Cst)의 제 1 커패시터 전극(121)을 덮는 제 2 게이트절연막(104) 상에 배치되는 액티브층(131)과, 액티브층(131)의 일부를 덮는 중간절연막(105) 상에 배치되고 액티브층(131)의 일부에 중첩되는 제 2 스캔라인(15b)의 일부로 이루어진 게이트전극(15b)을 포함한다.
여기서, 제 2 게이트절연막(104) 상에 배치되는 액티브층(131)은 산화물반도체물질로 이루어질 수 있다. 그리고, 액티브층(131)은 게이트전극(15b)에 중첩하는 채널영역(131a)과, 채널영역(131a)의 양측에 배치되는 소스영역(131b) 및 드레인영역(131c)을 포함한다. 제 2 박막트랜지스터(T2)의 소스전극 및 드레인전극은 액티브층(131)의 소스영역(131b) 및 드레인영역(131c)에 대응한다. 예시적으로, 액티브층(131)의 소스영역(131b) 및 드레인영역(131c)은 채널영역(131a)보다 높은 도전성을 갖도록 도체화 처리된 영역일 수 있다.
제 2 박막트랜지스터(T2)의 소스전극(131b) 및 드레인전극(131c) 중 어느 하나(도 4의 소스전극(131b))은 층간절연막(106) 상에 배치되는 제 2 연결패턴(152)을 통해 제 1 커패시터 전극(121)에 연결되고, 다른 나머지 하나(도 4의 드레인전극(131c)은 층간절연막(106) 상에 배치되는 제 3 연결패턴(153)을 통해 제 1 박막트랜지스터(T1)의 액티브층(112)에 연결된다.
그리고, 도 5에 도시한 바와 같이, 제 1 박막트랜지스터(T1)는 기판(101) 또는 버퍼막(102) 상에 배치되는 액티브층(112)과, 제 1 게이트절연막(103) 상에 배치되고 액티브층(112)의 일부에 중첩되는 제 1 커패시터 전극(121)의 일부로 이루어진 게이트전극(121)을 포함한다.
제 3 박막트랜지스터(T3)의 액티브층(111)과 마찬가지로, 제 1 박막트랜지스터(T1)의 액티브층(112)은 저온성장폴리실리콘물질(LTPS)로 이루어질 수 있다. 그리고, 액티브층(112)은 게이트전극(121)에 중첩하는 채널영역(112a)과, 채널영역(112a)의 양측에 배치되는 소스영역(112b) 및 드레인영역(112c)을 포함한다. 제 1 박막트랜지스터(T1)의 소스전극 및 드레인전극은 액티브층(112)의 소스영역(112b) 및 드레인영역(112c)에 대응한다. 예시적으로, 액티브층(112)의 소스영역(112b) 및 드레인영역(112c)은 도펀트가 채널영역(112a)보다 높은 농도로 도핑된 영역일 수 있다.
그리고, 제 1 박막트랜지스터(T1)의 소스전극(112b) 및 드레인전극(112c) 중 어느 하나(도 4의 소스전극(112b))은 층간절연막(106) 상에 배치되는 제 1 전원라인(16)에 연결되고, 다른 나머지 하나(도 4의 드레인전극(112c))는 층간절연막(106) 상에 배치되는 제 3 연결패턴(153)을 통해 제 2 박막트랜지스터(T2)에 연결될 수 있다.
이상과 같이, 본 발명의 제 1 실시예에 따르면, 제 1, 제 2 및 제 3 박막트랜지스터(T1, T2, T3) 중 제 3 박막트랜지스터(T3)는 기판(101) 상의 액티브층(111)과 액티브층(111)을 덮는 제 1 게이트절연막(103) 상의 게이트전극(15a)을 포함하고, 제 2 박막트랜지스터(T2)는 제 3 박막트랜지스터(T3)의 게이트전극(15a)을 덮는 제 2 게이트절연막(104) 상의 액티브층(131)과 액티브층(131)의 일부를 덮는 중간절연막 상의 게이트전극(121)을 포함한다. 그리고, 커패시터(Cst)는 제 1 게이트절연막(103) 상에 배치되는 제 1 커패시터 전극(121)과 제 2 게이트절연막(104) 상에 배치되는 제 2 커패시터 전극(141) 사이의 중첩 영역에서 발생된다.
이와 같이, 제 3 박막트랜지스터(T3)의 게이트전극과 동일층인 제 1 커패시터 전극(121)과 제 2 박막트랜지스터(T2)의 게이트전극과 동일층인 제 2 커패시터 전극(141)을 통해, 커패시터(Cst)가 구현될 수 있다. 이로써, 별도의 도전층을 부가하지 않더라도, 커패시터(Cst)가 배치될 수 있으므로, 박막트랜지스터 어레이 기판(100)의 구조가 간단해질 수 있는 장점이 있다.
또한, 본 발명의 제 1 실시예에 따르면, 커패시터(Cst)는 제 1 및 제 2 커패시터 전극(121, 141)이 중첩되는 영역 중 일부에 대응하는 커패시터홀(Cst_H)를 포함한다. 이때, 커패시터홀(Cst_H)에 의해, 제 1 및 제 2 커패시터 전극(121, 141) 사이에는 중간절연막(105)만이 배치된다. 이에 따라, 제 1 및 제 2 커패시터 전극(121, 141) 사이의 중첩 영역의 면적에 대한 커패시터(Cst)의 용량이 증가될 수 있는 장점이 있다. 이로써, 화소영역의 면적이 축소되어, 커패시터(Cst)에 할당되는 면적이 감소되더라도, 커패시터(Cst)의 용량이 감소되는 것을 최소화할 수 있으므로, 고해상도의 유기발광표시장치를 구현하는 데에 용이해질 수 있는 장점이 있다.
한편, 제 1 실시예에 따르면, 유기발광소자(OLED)의 오동작으로 인한 화질 저하를 방지하기 위하여, 제 1, 제 2 및 제 3 박막트랜지스터(T1, T2, T3) 중 제 2 박막트랜지스터(T2)가 산화물반도체물질의 액티브층(131)을 포함하는 구조로 이루어진다.
또는, 유기발광소자(OLED)에 구동전류를 공급하는 제 1 박막트랜지스터(T1)도, 제 2 박막트랜지스터(T2)와 마찬가지로, 산화물반도체물질의 액티브층을 포함하는 구조로 이루어질 수 있다.
이하에서는, 도 6 내지 도 9를 참조하여, 제 2 실시예에 따른 박막트랜지스터 어레이 기판에 대해 설명한다. 제 2 실시예에 따른 박막트랜지스터 어레이 기판은 산화물반도체물질의 액티브층을 포함하는 구조로 이루어진 제 1 및 제 2 박막트랜지스터(T1, T2)를 포함한다.
도 6은 본 발명의 제 2 실시예에 따른 유기발광표시장치에 있어서, 어느 하나의 화소에 대응하는 등가회로를 나타낸 도면이다. 도 7은 도 6의 제 1, 제 2 및 제 3 박막트랜지스터와 커패시터를 포함하는 박막트랜지스터 어레이 기판의 평면에 대한 일 예시를 나타낸 도면이다. 도 8은 도 7의 C-C'에 대한 단면을 나타낸 도면이다. 도 9는 도 7의 D-D'에 대한 단면을 나타낸 도면이다.
도 6에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 유기발광표시장치는 각 화소(PXL)에 대응하는 커패시터(Cst)가 제 1 및 제 2 노드(N1, N2) 사이에 연결되고, 제 2 박막트랜지스터(T2)가 제 1 전원라인(16)과 제 1 박막트랜지스터(T1) 사이의 제 3 노드(N3)와 제 1 노드(N1) 사이에 연결되는 점을 제외하면, 도 2의 제 1 실시예와 동일하므로, 이하에서 중복 설명을 생략한다.
구체적으로, 제 2 실시예에 따르면, 제 1 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 어느 하나는 제 1 구동전원(EVDD)을 공급하는 제 1 전원라인에 연결되고, 다른 나머지 하나는 유기발광소자(OLED)의 애노드전극에 연결된다. 그리고, 유기발광소자(OLED)의 캐소드전극은 제 2 구동전원(EVSS)을 공급하는 제 2 전원라인에 연결된다.
커패시터(Cst)는 제 1 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 유기발광소자(OLED)에 연결된 어느 하나와 제 1 박막트랜지스터(T1)의 게이트전극 사이에 연결된다. 즉, 커패시터(Cst)의 제 1 및 제 2 커패시터 전극 중 어느 하나는 제 1 박막트랜지스터(T1)의 게이트전극과 제 3 박막트랜지스터(T3) 사이의 제 1 노드(N1)에 연결되고, 다른 나머지 하나는 제 1 박막트랜지스터(T1)와 유기발광소자(OLED) 사이의 제 2 노드(N2)에 연결된다.
제 2 박막트랜지스터(T2)는 제 1 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 제 1 전원라인(16)에 연결된 다른 나머지 하나와 제 1 박막트랜지스터(T1)의 게이트전극 사이에 연결된다. 그리고, 제 2 박막트랜지스터(T2)의 게이트전극은 제 2 스캔신호(SCAN2)를 공급하는 제 2 스캔라인(15b)에 연결된다.
즉, 제 2 박막트랜지스터(T2)의 소스전극 및 드레인전극 중 어느 하나는 제 1 박막트랜지스터(T1)의 게이트전극과 제 1 전원라인(16) 사이의 제 3 노드(N3)에 연결되고 다른 나머지 하나는 제 1 노드(N1)에 연결된다. 이러한 제 2 박막트랜지스터(T2)는 제 2 스캔신호(SCAN2)에 기초하여 턴온하면, 제 1 노드(N1)와 제 3 노드(N3) 사이를 연결한다.
제 3 박막트랜지스터(T3)는 데이터신호(VDATA)를 공급하는 데이터라인(14)과 제 1 노드(N1) 사이에 연결된다. 즉, 제 3 박막트랜지스터(T3)의 소스전극 및 드레인전극 중 어느 하나는 데이터신호(VDATA)를 공급하는 데이터라인(14)에 연결되고 다른 나머지 하나는 제 1 노드(N1)에 연결된다. 그리고, 제 3 박막트랜지스터(T3)의 게이트전극은 제 1 스캔신호(SCAN1)를 공급하는 제 1 스캔라인(15a)에 연결된다. 이러한 제 3 박막트랜지스터(T3)는 제 1 스캔신호(SCAN1)에 기초하여 턴온하면, 제 1 노드(N1)에 데이터신호(VDATA)를 공급한다.
도 7에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 박막트랜지스터 어레이 기판(100')은 각 화소영역에 배치되는 제 1, 제 2 및 제 3 박막트랜지스터(T1, T2, T3)와 커패시터(Cst)를 포함한다. 특히, 도 3의 제 1 실시예와 달리, 제 2 실시예에 따른 제 1 박막트랜지스터(T1)의 액티브층(132)는 제 2 박막트랜지스터(T2)의 액티브층(131)과 동일층에 배치된다.
그리고, 박막트랜지스터 어레이 기판(100')은 제 1 방향(도 7의 좌우방향)의 제 1 및 제 2 스캔라인(15a, 15b), 제 2 방향(도 7의 상하방향)의 데이터라인(14)과 제 1 전원라인(16)을 더 포함할 수 있다.
또한, 박막트랜지스터 어레이 기판(100')은 제 2 및 제 3 박막트랜지스터(T2, T3)와 커패시터(Cst) 사이를 연결하는 제 4 연결패턴(154) 및 제 1 박막트랜지스터(T1)와 커패시터(Cst) 사이를 연결하는 제 5 연결패턴(155)을 더 포함할 수 있다.
제 1 박막트랜지스터(T1)의 액티브층(132)의 양단은 제 1 전원라인(16) 및 커패시터(Cst)에 연결된다.
제 2 박막트랜지스터(T2)의 액티브층(131)의 양단은 제 1 박막트랜지스터(T1)와 제 1 박막트랜지스터(T1)에 연결된다. 제 2 박막트랜지스터(T2)의 게이트전극은 제 2 박막트랜지스터(T2)의 액티브층(131)의 일부에 중첩하는 제 2 스캔라인(15b)의 일부로 이루어진다.
제 3 박막트랜지스터(T3)의 액티브층(111)의 양단은 데이터라인(14) 및 제 2 박막트랜지스터(T2)에 연결된다. 제 3 박막트랜지스터(T3)의 게이트전극은 제 3 박막트랜지스터(T3)의 액티브층(111)의 일부에 중첩하는 제 1 스캔라인(15a)의 일부로 이루어진다.
커패시터(Cst)는 상호 중첩하는 제 1 및 제 2 커패시터 전극(121, 141)을 포함한다.
제 1 커패시터 전극(121)은 제 5 연결패턴(155)을 통해 제 1 박막트랜지스터(T1)와 유기발광소자(OLED) 사이의 제 2 노드(도 6의 N2)에 연결된다.
제 2 커패시터 전극(141)은 제 4 연결패턴(154)을 통해 제 1 박막트랜지스터(T1)의 게이트전극, 제 2 박막트랜지스터(T2), 제 3 박막트랜지스터(T3) 사이의 제 1 노드(도 6의 N1)에 연결된다. 여기서, 제 1 박막트랜지스터(T1)의 액티브층(132)의 일부에 중첩하는 제 2 커패시터 전극(141)의 일부는 제 1 박막트랜지스터(T1)의 게이트전극이 된다.
그리고, 커패시터홀(Cst_H)은 제 1 및 제 2 커패시터 전극(121, 141)이 중첩하는 영역의 일부에 배치된다.
도 8에 도시한 바와 같이, 박막트랜지스터 어레이 기판(100')은 기판(101)의 일면을 덮는 버퍼막(102), 버퍼막(102) 상에 배치되는 제 3 박막트랜지스터(T3)의 액티브층(111), 제 3 박막트랜지스터(T3)의 액티브층(111)을 덮는 제 1 게이트절연막(103), 제 1 게이트절연막(103) 상에 배치되는 제 3 박막트랜지스터(T3)의 게이트전극(15a), 제 1 게이트절연막(103) 상에 배치되고 제 3 박막트랜지스터(T3)의 게이트전극(15a)으로부터 이격되는 커패시터(Cst)의 제 1 커패시터 전극(121), 제 3 박막트랜지스터(T3)의 게이트전극(15a)과 커패시터(Cst)의 제 1 커패시터 전극(121)을 덮는 제 2 게이트절연막(104), 제 1 커패시터 전극(121)의 일부에 대응하고 제 2 게이트절연막(104)을 관통하는 커패시터홀(Cst_H) 및 중간절연막(105) 상에 배치되고 제 1 커패시터 전극(121)에 중첩하는 커패시터(Cst)의 제 2 커패시터 전극(141)을 포함한다.
그리고, 도 9에 도시한 바와 같이, 박막트랜지스터 어레이 기판(100')은 제 2 게이트절연막(104) 상에 배치되는 제 2 박막트랜지스터(T2)의 액티브층(131)과 제 1 박막트랜지스터(T1)의 액티브층(132), 제 2 박막트랜지스터(T2)의 액티브층(131)의 일부를 덮는 중간절연막(105) 상에 배치되는 제 2 박막트랜지스터(T2)의 게이트전극(15b) 및 제 1 박막트랜지스터(T1)의 액티브층(132)의 일부를 덮는 중간절연막(105) 상에 배치되는 제 1 박막트랜지스터(T1)의 게이트전극(141)을 더 포함한다.
또한, 도 8 및 도 9에 도시한 바와 같이, 박막트랜지스터 어레이 기판(100')은 제 2 박막트랜지스터(T2)의 액티브층(131)과 게이트전극(15b) 및 커패시터(Cst)의 제 2 커패시터 전극(141)을 덮는 층간절연막(106) 및 층간절연막(106) 상에 배치되는 데이터라인(14)과 제 1 전원라인(16)과 제 4 및 제 5 연결패턴(154, 155)을 더 포함한다.
도 8 및 도 9의 도시와 같이, 제 2 실시예(100')에 따른 제 2 및 제 3 박막트랜지스터(T2, T3)는 도 4의 제 1 실시예(100)와 동일하므로, 이하에서는 중복 설명을 생략한다.
제 2 실시예(100')에 따르면, 커패시터(Cst)는 제 1 게이트절연막(102) 상에 배치되고 제 1 스캔라인(15a)로부터 이격되는 제 1 커패시터 전극(121), 및 적어도 중간절연막(105) 상에 배치되고 제 1 커패시터 전극(121)에 중첩하는 제 2 커패시터 전극(141)을 포함한다. 그리고, 본 발명의 제 2 실시예에 따른 커패시터(Cst)는 제 1 및 제 2 커패시터 전극(121, 141)의 중첩영역 중 일부에 대응하며 제 2 게이트절연막(104)을 관통하는 커패시터홀(Cst_H)을 포함한다.
도 9의 도시와 같이, 제 1 커패시터 전극(121)은 층간절연막(106) 상의 제 5 연결패턴(155)을 통해 제 1 박막트랜지스터(T1)과 유기발광소자(OLED) 사이의 제 2 노드(도 6의 N2)에 연결된다.
도 8의 도시와 같이, 제 2 커패시터 전극(141)의 일부는 제 1 박막트랜지스터(T1)의 게이트전극이 된다. 그리고, 도 7 및 도 8의 도시와 같이, 제 2 커패시터 전극(141)은 층간절연막(106) 상의 제 4 연결패턴(154)을 통해 제 2 및 제 3 박막트랜지스터(T2, T3) 사이의 제 1 노드(N1)에 연결된다.
제 1 실시예(100)와 마찬가지로, 제 2 실시예(100')에 따른 커패시터(Cst)는 제 1 및 제 2 커패시터 전극(121, 141) 사이의 중첩영역 중 일부에 대응하고 제 2 게이트절연막(104)을 관통하는 커패시터홀(Cst_H)을 포함함에 따라, 한정된 면적에서도 증가된 용량을 가질 수 있다.
도 9의 도시와 같이, 제 2 실시예(100')에 따르면, 제 1 박막트랜지스터(T1)는 제 2 박막트랜지스터(T2)와 마찬가지로, 제 3 박막트랜지스터(T3)의 게이트전극(15a)과 커패시터(Cst)의 제 1 커패시터 전극(121)을 덮는 제 2 게이트절연막(104) 상에 배치되는 액티브층(132)과, 액티브층(132)의 일부를 덮는 중간절연막(105) 상에 배치되고 액티브층(132)의 일부에 중첩되는 제 2 커패시터 전극(141)의 일부로 이루어진 게이트전극(141)을 포함한다.
제 2 박막트랜지스터(T2)의 액티브층(131)과 마찬가지로, 제 1 박막트랜지스터(T1)의 액티브층(132)은 산화물반도체물질로 이루어질 수 있다. 그리고, 액티브층(132)은 게이트전극(141)에 중첩하는 채널영역(132a)과, 채널영역(132a)의 양측에 배치되는 소스영역(132b) 및 드레인영역(132c)을 포함한다. 제 1 박막트랜지스터(T1)의 소스전극 및 드레인전극은 액티브층(132)의 소스영역(132b) 및 드레인영역(132c)에 대응한다. 예시적으로, 액티브층(132)의 소스영역(132b) 및 드레인영역(132c)은 채널영역(132a)보다 높은 도전성을 갖도록 도체화 처리된 영역일 수 있다.
그리고, 제 1 박막트랜지스터(T1)의 소스전극(132b) 및 드레인전극(132c) 중 어느 하나(도 9의 소스전극(132b))은 층간절연막(106) 상에 배치되는 제 1 전원라인(16)에 연결되고, 다른 나머지 하나(도 9의 드레인전극(132c))는 층간절연막(106) 상에 배치되는 제 5 연결패턴(155)을 통해 커패시터(Cst)의 제 1 커패시터 전극(121) 및 유기발광소자(도 6의 OLED)에 연결될 수 있다.
이상과 같이, 본 발명의 제 2 실시예에 따르면, 유기발광소자(OLED)에 구동전류를 공급하는 제 1 박막트랜지스터(T1)가 산화물반도체물질의 액티브층(132)을 포함하는 구조로 이루어진다. 이에 따라, 제 1 박막트랜지스터(T1)의 전압-전류 특성 기울기가 작아질 수 있으므로, 각 화소(PXL)의 계조 제어가 용이해질 수 있는 장점이 있다.
다음, 도 10 내지 도 20을 참조하여, 본 발명의 제 2 실시예에 따른 박막트랜지스터 어레이 기판의 제조방법에 대해 설명한다.
도 10 내지 도 20은 본 발명의 제 2 실시예에 따른 박막트랜지스터 어레이 기판을 제조하는 방법의 과정들을 나타낸 도면이다.
도 10 및 도 11에 도시한 바와 같이, 기판(101)의 일면 상에 버퍼막(102)을 배치된다. 그리고, 버퍼막(102) 상에 제 3 박막트랜지스터의 액티브층(111)이 배치되고, 제 3 박막트랜지스터의 액티브층(111)을 덮는 제 1 게이트절연막(103)이 배치된다.
이어서, 제 1 게이트절연막(103) 상에 제 1 스캔라인(15a) 및 제 1 커패시터 전극(121)이 배치된다. 여기서, 제 1 스캔라인(15a) 중 제 3 박막트랜지스터의 액티브층(111)에 중첩되는 일부는 제 3 박막트랜지스터의 게이트전극(도 11의 15a)이 된다.
이후, 제 3 박막트랜지스터의 게이트전극(도 11의 15a)을 마스크로 이용한 상태에서, 제 3 박막트랜지스터의 액티브층(111)에 대한 도펀트 주입 공정을 실시한다. 이로써, 제 3 박막트랜지스터의 액티브층(111)은 게이트전극(15a)에 중첩하는 채널영역(111a)과, 채널영역(111a)의 양측에 배치되는 소스영역(111b) 및 드레인영역(111c)을 포함하는 구조가 된다.
도 12 및 도 13에 도시한 바와 같이, 제 3 박막트랜지스터의 게이트전극(15a) 및 제 1 커패시터 전극(121)을 덮는 제 2 게이트절연막(104)을 배치한다. 그리고, 제 2 게이트절연막(104)을 관통하여 제 1 커패시터 전극(121)의 일부를 노출하는 커패시터홀(Cst_H)을 배치한다.
이어서, 제 2 게이트절연막(104) 상에 제 2 박막트랜지스터의 액티브층(131) 및 제 1 박막트랜지스터의 액티브층(132)을 배치한다.
다음, 제 2 박막트랜지스터의 액티브층(131) 및 제 1 박막트랜지스터의 액티브층(132) 상에 순차 적층된 절연막(미도시)과 도전층(미도시)을 일괄적으로 패터닝한다.
이로써, 도 14 및 도 15에 도시한 바와 같이, 중간절연막(105)과, 그 위에 배치되는 제 2 스캔라인(15b) 및 제 2 스토리지 전극(141)이 마련된다.
여기서, 제 2 스캔라인(15b) 중 제 2 박막트랜지스터의 액티브층(131)에 중첩되는 일부는 제 2 박막트랜지스터의 게이트전극(도 15의 15b)이 된다.
그리고, 제 2 스토리지 전극(141) 중 제 1 박막트랜지스터의 액티브층(132)에 중첩되는 일부는 제 1 박막트랜지스터의 게이트전극(도 15의 141)이 된다.
즉, 도 15의 도시와 같이, 제 2 박막트랜지스터의 액티브층(131)의 일부를 덮는 중간절연막(105)과 그 위에 배치되는 제 2 박막트랜지스터의 게이트전극(도 15의 15b), 및 제 1 박막트랜지스터의 액티브층(132)의 일부를 덮는 중간절연막(105)과 그 위에 배치되는 제 1 박막트랜지스터의 게이트전극(도 15의 141)이 마련된다.
도 16에 도시한 바와 같이, 제 1 및 제 2 박막트랜지스터의 게이트전극(141)(15b)을 마스크로 이용한 상태에서, 제 1 및 제 2 박막트랜지스터의 액티브층(132)(131)에 대한 도체화 처리 공정을 실시한다. 이로써, 제 1 박막트랜지스터의 액티브층(132)은 게이트전극(141)에 중첩하는 채널영역(132a)과, 채널영역(132a)의 양측에 배치되는 소스영역(132b) 및 드레인영역(132c)을 포함하는 구조가 된다. 그리고, 제 2 박막트랜지스터의 액티브층(131)은 게이트전극(15b)에 중첩하는 채널영역(131a)과, 채널영역(131a)의 양측에 배치되는 소스영역(131b) 및 드레인영역(131c)을 포함하는 구조가 된다.
도 17 및 도 18에 도시한 바와 같이, 제 1 및 제 2 박막트랜지스터의 게이트전극(141)(15b)을 덮는 층간절연막(106)을 마련한 후, 층간절연막(106)과 제 1 및 제 2 게이트절연막(103, 104) 중 적어도 층간절연막(106)을 포함한 하나 이상의 절연막에 패터닝을 실시한다.
이로써, 제 1, 제 2 및 제 3 박막트랜지스터의 액티브층의 소스영역 및 드레인영역에 대응하는 복수의 콘택홀(H1, H2, H3, H4, H5, H6)이 배치된다.
도 19 및 도 20에 도시한 바와 같이, 층간절연막(106) 상에 데이터라인(14), 제 1 전원라인(16), 제 4 및 제 5 연결패턴(154, 155)이 배치된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
100, 100': 박막트랜지스터 어레이 기판
T1, T2, T3: 제 1, 제 2, 제 3 박막트랜지스터
Cst: 커패시터
OLED: 유기발광소자
14: 데이터라인
15a, 15b: 제 1, 제 2 스캔라인
16: 제 1 전원라인
Cst_H: 커패시터홀
111: 제 3 박막트랜지스터의 액티브층
131: 제 2 박막트랜지스터의 액티브층
112, 132: 제 1 박막트랜지스터의 액티브층
121: 제 1 커패시터 전극
141: 제 2 커패시터 전극
103, 104: 제 1, 제 2 게이트절연막
105: 중간절연막
106: 층간절연막

Claims (15)

  1. 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터의 게이트전극에 연결되는 제 2 박막트랜지스터와 커패시터, 및 상기 커패시터에 연결되는 제 3 박막트랜지스터를 포함하는 박막트랜지스터 어레이 기판에 있어서,
    상기 제 3 박막트랜지스터의 액티브층을 덮는 제 1 게이트절연막 상에 배치되고, 상기 제 3 박막트랜지스터의 액티브층의 일부에 중첩하도록 배치된 상기 제 3 박막트랜지스터의 게이트전극;
    상기 제 3 박막트랜지스터의 게이트전극과 동일층에 배치되는 상기 커패시터의 제 1 커패시터 전극;
    상기 제3 박막트랜지스터의 게이트전극 및 상기 제 1 커패시터 전극을 덮는 제 2 게이트절연막 상에 배치되는 상기 제 2 박막트랜지스터의 액티브층;
    상기 제 2 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되는 상기 제 2 박막트랜지스터의 게이트전극; 및
    상기 제 2 박막트랜지스터의 게이트전극과 동일층에, 상기 제 1 커패시터 전극에 중첩하도록 배치된 상기 커패시터의 제 2 커패시터 전극을 포함하며,
    상기 커패시터는 상기 제 1 커패시터 전극 및 상기 제 2 커패시터 전극이 상호 중첩하는 영역에 대응하고,
    상기 제 1 박막트랜지스터의 액티브층은 상기 제 3 박막트랜지스터의 액티브층과 동일층에 배치되고,
    상기 제 1 박막트랜지스터의 게이트전극은 상기 제 1 게이트절연막 상에 배치되고 상기 제 1 커패시터 전극에 연결되는 박막트랜지스터 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 커패시터 전극은 상기 제 3 박막트랜지스터의 게이트전극으로부터 이격되는 박막트랜지스터 어레이 기판.
  3. 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터의 게이트전극에 연결되는 제 2 박막트랜지스터와 커패시터, 및 상기 커패시터에 연결되는 제 3 박막트랜지스터를 포함하는 박막트랜지스터 어레이 기판에 있어서,
    상기 제 3 박막트랜지스터의 액티브층을 덮는 제 1 게이트절연막 상에 배치되는 상기 커패시터의 제 1 커패시터 전극;
    상기 제 1 커패시터 전극을 덮는 제 2 게이트절연막 상에 배치되는 상기 제 2 박막트랜지스터의 액티브층;
    상기 제 2 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되는 상기 제 2 박막트랜지스터의 게이트전극; 및
    상기 중간절연막 상에 배치되고 상기 제 1 커패시터 전극에 중첩하는 상기 커패시터의 제 2 커패시터 전극을 포함하며,
    상기 제 1 및 제 2 커패시터 전극이 중첩하는 영역 중 일부에 대응하고 상기 제 2 게이트절연막을 관통하는 커패시터홀을 더 포함하는 박막트랜지스터 어레이 기판.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 3 박막트랜지스터의 액티브층은 폴리실리콘반도체물질로 이루어지고,
    상기 제 2 박막트랜지스터의 액티브층은 산화물반도체물질로 이루어지는 박막트랜지스터 어레이 기판.
  8. 각 화소영역에 대응하는 유기발광소자, 상기 유기발광소자에 구동전류를 공급하는 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터의 게이트전극에 연결되는 커패시터와 제 2 박막트랜지스터, 상기 커패시터에 연결되는 제 3 박막트랜지스터를 포함하는 유기발광표시장치에 있어서,
    기판 상에 배치되는 상기 제 3 박막트랜지스터의 액티브층;
    상기 제 3 박막트랜지스터의 액티브층을 덮는 제 1 게이트절연막;
    상기 제 1 게이트절연막 상에 배치되고 상기 제 3 박막트랜지스터의 액티브층의 일부에 중첩되는 상기 제 3 박막트랜지스터의 게이트전극;
    상기 제 3 박막트랜지스터의 게이트전극과 동일층에 배치되고, 상기 제 3 박막트랜지스터의 게이트전극으로부터 이격되는 상기 커패시터의 제 1 커패시터 전극;
    상기 제 3 박막트랜지스터의 게이트전극과 상기 커패시터의 제 1 커패시터 전극을 덮는 제 2 게이트절연막;
    상기 제 2 게이트절연막 상에 배치되는 상기 제 2 박막트랜지스터의 액티브층;
    상기 제 2 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되는 상기 제 2 박막트랜지스터의 게이트전극; 및
    상기 제 2 박막트랜지스터의 게이트전극과 동일층에 배치되고 상기 제 1 커패시터 전극에 중첩하는 상기 커패시터의 제 2 커패시터 전극을 포함하며,
    상기 커패시터는 상기 제 1 커패시터 전극 및 상기 제 2 커패시터 전극이 상호 중첩하는 영역에 대응하고,
    상기 제 1 박막트랜지스터의 액티브층은 상기 제 3 박막트랜지스터의 액티브층과 동일층에 배치되고,
    상기 제 1 박막트랜지스터의 게이트전극은 상기 제 1 게이트절연막 상에 배치되고 상기 제 1 커패시터 전극에 연결되는 유기발광표시장치.
  9. 각 화소영역에 대응하는 유기발광소자, 상기 유기발광소자에 구동전류를 공급하는 제 1 박막트랜지스터, 상기 제 1 박막트랜지스터의 게이트전극에 연결되는 커패시터와 제 2 박막트랜지스터, 상기 커패시터에 연결되는 제 3 박막트랜지스터를 포함하는 유기발광표시장치에 있어서,
    기판 상에 배치되는 상기 제 3 박막트랜지스터의 액티브층;
    상기 제 3 박막트랜지스터의 액티브층을 덮는 제 1 게이트절연막;
    상기 제 1 게이트절연막 상에 배치되고 상기 제 3 박막트랜지스터의 액티브층의 일부에 중첩되는 상기 제 3 박막트랜지스터의 게이트전극;
    상기 제 1 게이트절연막 상에 배치되고 상기 제 3 박막트랜지스터의 게이트전극으로부터 이격되는 상기 커패시터의 제 1 커패시터 전극;
    상기 제 3 박막트랜지스터의 게이트전극과 상기 커패시터의 제 1 커패시터 전극을 덮는 제 2 게이트절연막;
    상기 제 2 게이트절연막 상에 배치되는 상기 제 2 박막트랜지스터의 액티브층;
    상기 제 2 박막트랜지스터의 액티브층의 일부를 덮는 중간절연막 상에 배치되는 상기 제 2 박막트랜지스터의 게이트전극; 및
    상기 중간절연막 상에 배치되고 상기 제 1 커패시터 전극에 중첩하는 상기 커패시터의 제 2 커패시터 전극을 포함하며
    상기 제 1 및 제 2 커패시터 전극이 중첩하는 영역 중 일부에 대응하고 상기 제 2 게이트절연막을 관통하는 커패시터홀을 더 포함하는 유기발광표시장치.
  10. 삭제
  11. 제 8 항에 있어서,
    상기 제 1 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 제 1 전원라인에 연결되고 다른 나머지 하나는 상기 유기발광소자에 연결되며,
    상기 제 2 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 상기 커패시터와 상기 제 1 박막트랜지스터의 게이트전극 사이의 제 1 노드에 연결되고 다른 나머지 하나는 상기 제 1 박막트랜지스터와 상기 유기발광소자 사이의 제 2 노드에 연결되며,
    상기 제 3 박막트랜지스터의 소스전극 및 드레인전극 중 어느 하나는 데이터라인에 연결되고 다른 나머지 하나는 상기 커패시터의 제 2 커패시터 전극에 연결되며,
    상기 유기발광소자의 애노드전극은 상기 제 2 노드에 연결되고 상기 유기발광소자의 캐소드전극은 제 2 전원라인에 연결되는 유기발광표시장치.
  12. 삭제
  13. 삭제
  14. 제 11 항에 있어서,
    상기 제 2 박막트랜지스터의 게이트전극 및 상기 커패시터의 제 2 커패시터 전극을 덮는 층간절연막을 더 포함하고,
    상기 제 1 전원라인 및 상기 데이터라인은 상기 층간절연막 상에 배치되는 유기발광표시장치.
  15. 제 8 항에 있어서,
    상기 제 3 박막트랜지스터의 액티브층은 폴리실리콘반도체물질로 이루어지고,
    상기 제 2 박막트랜지스터의 액티브층은 산화물반도체물질로 이루어지는 유기발광표시장치.
KR1020170140194A 2017-10-26 2017-10-26 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치 KR102629437B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170140194A KR102629437B1 (ko) 2017-10-26 2017-10-26 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
CN201811202004.2A CN109727996B (zh) 2017-10-26 2018-10-16 薄膜晶体管阵列基板和具有其的有机发光显示装置
US16/170,925 US10615235B2 (en) 2017-10-26 2018-10-25 Thin film transistor array substrate and organic light emitting display device having same
TW107137927A TWI690104B (zh) 2017-10-26 2018-10-26 薄膜電晶體陣列基板與有機發光顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170140194A KR102629437B1 (ko) 2017-10-26 2017-10-26 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치

Publications (2)

Publication Number Publication Date
KR20190046414A KR20190046414A (ko) 2019-05-07
KR102629437B1 true KR102629437B1 (ko) 2024-01-24

Family

ID=66244281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170140194A KR102629437B1 (ko) 2017-10-26 2017-10-26 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치

Country Status (4)

Country Link
US (1) US10615235B2 (ko)
KR (1) KR102629437B1 (ko)
CN (1) CN109727996B (ko)
TW (1) TWI690104B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102435135B1 (ko) * 2018-02-05 2022-08-25 삼성디스플레이 주식회사 지문 센싱 유닛 및 이를 포함하는 표시 장치
KR102612405B1 (ko) * 2019-07-09 2023-12-12 엘지디스플레이 주식회사 전자장치
KR20210040202A (ko) * 2019-10-02 2021-04-13 삼성디스플레이 주식회사 표시 장치
KR20210061484A (ko) * 2019-11-19 2021-05-28 삼성디스플레이 주식회사 표시 장치
KR102649412B1 (ko) * 2019-12-26 2024-03-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
KR20210107961A (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 표시 패널
KR102260970B1 (ko) * 2020-03-26 2021-06-03 연세대학교 산학협력단 표시 영역 하부의 주변 회로 구조를 적용한 제로 베젤 디스플레이 장치 및 제조 방법
KR20220091899A (ko) 2020-12-24 2022-07-01 엘지디스플레이 주식회사 표시패널과 이를 포함하는 표시장치 및 이의 제조방법
CN113097232B (zh) * 2021-03-30 2024-06-11 合肥维信诺科技有限公司 一种显示面板、显示面板的制作方法及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152134B1 (ko) 2005-08-26 2012-06-15 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101799601B1 (ko) * 2008-10-16 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102205856B1 (ko) * 2014-06-11 2021-01-21 삼성디스플레이 주식회사 센서를 포함하는 유기 발광 표시 장치
KR102467574B1 (ko) * 2014-08-29 2022-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102567317B1 (ko) * 2015-12-29 2023-08-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device

Also Published As

Publication number Publication date
TWI690104B (zh) 2020-04-01
US20190131370A1 (en) 2019-05-02
US10615235B2 (en) 2020-04-07
CN109727996B (zh) 2023-07-11
KR20190046414A (ko) 2019-05-07
CN109727996A (zh) 2019-05-07
TW201924111A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
KR102629437B1 (ko) 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
US11348522B2 (en) Display device and method for driving the same
US10211270B2 (en) Thin film transistor and display panel using the same having serially connected gates
US10157971B2 (en) Organic light-emitting diode display
CN107819005B (zh) 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
US10614740B2 (en) Display device and method of driving the same
US10903250B2 (en) Display device having power line electrically connected to electrode layers located above and below transistor
US9368064B2 (en) Display panel, display apparatus, and electronic system
JP6996855B2 (ja) 表示装置の駆動方法
US8854283B2 (en) Display apparatus, pixel layout method for display apparatus, and electronic device
US10008517B2 (en) Display device having reduced parasitic capacitance and cross-talk and method of manufacturing the same
KR102578163B1 (ko) 유기발광표시장치 및 그의 제조방법
KR20160032792A (ko) 유기 발광 표시 장치
KR20180079082A (ko) 유기발광 표시패널 및 이를 이용한 유기발광 표시장치
KR20180061720A (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법
KR20160001584A (ko) 플렉서블 유기발광 표시패널 및 그 제조방법
KR102584150B1 (ko) 박막트랜지스터 및 그를 포함하는 유기발광표시장치
KR20180078018A (ko) 전계 발광 표시 장치 및 그 제조 방법
KR102536731B1 (ko) 유기발광표시장치
KR102510401B1 (ko) 표시 장치 및 그 제조 방법
KR20190048557A (ko) 유기 발광 다이오드 디스플레이 장치
US20240268146A1 (en) Method of manufacturing display device
US12010872B2 (en) Display device
KR102702938B1 (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR20180061723A (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant