KR20160032792A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20160032792A
KR20160032792A KR1020140122926A KR20140122926A KR20160032792A KR 20160032792 A KR20160032792 A KR 20160032792A KR 1020140122926 A KR1020140122926 A KR 1020140122926A KR 20140122926 A KR20140122926 A KR 20140122926A KR 20160032792 A KR20160032792 A KR 20160032792A
Authority
KR
South Korea
Prior art keywords
electrode
driving
thin film
film transistor
gate electrode
Prior art date
Application number
KR1020140122926A
Other languages
English (en)
Other versions
KR102270081B1 (ko
Inventor
윤주원
이일정
이지선
임충열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140122926A priority Critical patent/KR102270081B1/ko
Priority to US14/674,707 priority patent/US9754533B2/en
Publication of KR20160032792A publication Critical patent/KR20160032792A/ko
Priority to US15/693,762 priority patent/US10255853B2/en
Priority to US16/377,627 priority patent/US10818229B2/en
Priority to US17/024,627 priority patent/US11620943B2/en
Application granted granted Critical
Publication of KR102270081B1 publication Critical patent/KR102270081B1/ko
Priority to US18/110,971 priority patent/US11990092B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 가시 광선을 구현하는 유기 발광 소자, 상기 유기 발광 소자를 구동하도록 형성되고 구동 게이트 전극, 구동 반도체층, 구동 소스 전극 및 구동 드레인 전극을 구비하는 구동 박막 트랜지스터 및 상기 구동 박막 트랜지스터의 문턱 전압을 보상하도록 상기 구동 박막 트랜지스터와 전기적으로 연결되는 보상 박막 트랜지스터를 포함하고, 상기 보상 박막 트랜지스터는 보상 게이트 전극, 보상 반도체층, 보상 소스 전극 및 보상 드레인 전극을 구비하고, 상기 보상 게이트 전극은 제1 게이트 전극 및 상기 제1 게이트 전극과 전기적으로 연결된 제2 게이트 전극을 구비하고, 상기 보상 드레인 전극은 상기 구동 박막 트랜지스터의 상기 구동 게이트 전극과 전기적으로 연결되고, 상기 보상 반도체층은 상기 제1 게이트 전극과 중첩된 제1 반도체 영역 및 상기 제2 게이트 전극과 중첩되고 상기 제1 반도체 영역보다 상기 보상 드레인 전극으로부터 멀리 떨어지도록 배치된 제2 반도체 영역을 구비하고, 상기 제1 반도체 영역의 면적은 상기 제2 반도체 영역의 면적보다 작은 유기 발광 표시 장치를 개시한다.

Description

유기 발광 표시 장치{Organic light emitting display apparatus}
본 실시예는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하며, 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기 발광 표시 장치(예컨대, 액티브 매트릭스형 유기 발광 표시 장치)는 복수의 게이트 라인, 복수의 소스 라인 및 복수의 전원 라인과, 상기 라인들에 연결되어 매트릭스 형태로 배열되는 복수의 화소들을 포함한다. 상기 라인들은 복수의 화소들을 개별적으로 구동시키기 위해서 다양한 신호들을 각 화소에 전달한다.
한편, 고해상도 구현을 위하여 복수의 화소들 각각의 크기가 작아지고, 이들에 구동하기 위한 라인들의 폭이 줄어들고 서로의 간격이 줄어들어서 복수의 화소들을 균일하게 구동하기 용이하지 않다. 이를 통하여 유기 발광 표시 장치의 화질 특성을 향상하는 데 한계가 있다.
본 실시예는 화질 특성을 향상하는 유기 발광 표시 장치를 제공할 수 있다.
본 발명의 일 실시예는 가시 광선을 구현하는 유기 발광 소자, 상기 유기 발광 소자를 구동하도록 형성되고 구동 게이트 전극, 구동 반도체층, 구동 소스 전극 및 구동 드레인 전극을 구비하는 구동 박막 트랜지스터 및 상기 구동 박막 트랜지스터의 문턱 전압을 보상하도록 상기 구동 박막 트랜지스터와 전기적으로 연결되는 보상 박막 트랜지스터를 포함하고, 상기 보상 박막 트랜지스터는 보상 게이트 전극, 보상 반도체층, 보상 소스 전극 및 보상 드레인 전극을 구비하고, 상기 보상 게이트 전극은 제1 게이트 전극 및 상기 제1 게이트 전극과 전기적으로 연결된 제2 게이트 전극을 구비하고, 상기 보상 드레인 전극은 상기 구동 박막 트랜지스터의 상기 구동 게이트 전극과 전기적으로 연결되고, 상기 보상 반도체층은 상기 제1 게이트 전극과 중첩된 제1 반도체 영역 및 상기 제2 게이트 전극과 중첩되고 상기 제1 반도체 영역보다 상기 보상 드레인 전극으로부터 멀리 떨어지도록 배치된 제2 반도체 영역을 구비하고, 상기 제1 반도체 영역의 면적은 상기 제2 반도체 영역의 면적보다 작은 유기 발광 표시 장치를 개시한다.
본 실시예에 있어서 상기 제1 반도체 영역의 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향의 길이는 상기 제2 반도체 영역의 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향의 길이보다 짧게 형성될 수 있다.
본 실시예에 있어서 상기 제1 반도체 영역의 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향에 수직한 폭은 상기 제2 반도체 영역의 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향의 폭보다 작게 형성될 수 있다.
본 실시예에 있어서 상기 보상 게이트 전극의 제1 게이트 전극은 일 배선의 일 영역에 대응하고, 상기 제2 게이트 전극은 상기 일 배선으로부터 돌출된 형태를 가질 수 있다.
본 실시예에 있어서 상기 보상 제1 게이트 전극의 영역 중 상기 제1 반도체 영역에 중첩하고 상기 보상 소스 전극으로부터 상기 보상 드레인 전극을 향하는 방향의 길이에 대응하는 영역의 폭은 상기 보상 제2 게이트 전극의 영역 중 상기 제2 반도체 영역에 중첩하고 상기 보상 소스 전극으로부터 상기 보상 드레인 전극을 향하는 방향의 길이에 대응하는 영역의 폭보다 작을 수 있다.
본 실시예에 있어서 상기 보상 게이트 전극의 제1 게이트 전극이 대응되는 일 배선은 상기 유기 발광 소자를 구동하기 위하여 필요한 주사 신호를 인가하는 주사선일 수 있다.
본 실시예에 있어서 상기 주사선과 연결되고 스위칭 게이트 전극, 스위칭 반도체층, 스위칭 소스 전극 및 스위칭 드레인 전극을 구비하는 스위칭 박막 트랜지스터를 더 포함할 수 있다.
본 실시예에 있어서 상기 보상 반도체층은 굴곡되어 상기 제1 반도체 영역과 상기 제2 반도체 영역이 나란하지 않게 배치될 수 있다.
본 실시예에 있어서 상기 구동 게이트 전극과 상기 보상 드레인 전극을 전기적으로 연결하는 제1 도전 부재를 더 포함하고, 상기 제1 도전 부재는 상기 구동 게이트 전극에 대응되도록 형성된 제1 콘택홀에 배치되고 상기 보상 드레인 전극에 대응되도록 형성된 제2 콘택홀에 배치되도록 길게 연장된 형태를 가질 수 있다.
본 실시예에 있어서 상기 보상 드레인 전극과 전기적으로 연결된 제1 전극 및 구동 전압선과 연결된 제2 전극을 구비하는 스토리지 캐패시터를 더 포함할 수 있다.
본 실시예에 있어서 상기 스토리지 캐패시터의 제1 전극은 상기 구동 게이트 전극과 연결되도록 형성될 수 있다.
본 실시예에 있어서 상기 제2 전극은 적어도 상기 제1 전극과 중첩되는 영역에 형성된 개구를 포함할 수 있다.
본 실시예에 있어서 상기 제2 전극은 적어도 상기 화소들 중 서로 인접한 적어도 2 개의 화소에 대하여 연결되도록 형성될 수 있다.
본 실시예에 있어서 상기 제2 전극에 구동 전압선이 연결될 수 있다.
본 실시예에 있어서 상기 보상 소스 전극은 상기 구동 드레인 전극과 전기적으로 연결될 수 있다.
본 실시예에 있어서 발광 제어선을 통해 전달받은 발광 제어 신호에 따라 동작하는 발광 제어 박막 트랜지스터를 더 포함하고, 상기 보상 소스 전극은 상기 발광 제어 박막 트랜지스터를 경유하여 상기 유기 발광 소자의 화소 전극에 전기적으로 연결될 수 있다.
본 실시예에 있어서 발광 제어선을 통해 전달받은 발광 제어 신호에 따라 동작하는 발광 제어 박막 트랜지스터를 더 포함하고, 상기 구동 소스 전극은 상기 발광 제어 박막 트랜지스터를 경유하여 구동 전압선에 전기적으로 연결될 수 있다.
본 실시예에 있어서 상기 보상 소스 전극 및 상기 보상 드레인 전극은 상기 보상 반도체층에 불순물을 도핑하여 형성될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 실시예의 유기 발광 표시 장치는 화질 특성이 용이하게 향상될 수 있다.
도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 블록도이다.
도 2는 본 발명의 일 실시예에 관한 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 관한 화소를 나타낸 개략적인 평면도이다.
도 4는 도 3의 K의 확대도이다.
도 5는 도 4의 Ⅴ-Ⅴ'선을 따라 절취한 단면도이다.
도 6 및 도 7은 본 발명의 일 실시예에 관한 유기 발광 표시 장치에 구비된 보상 박막 트랜지스터를 설명하기 위한 그래프들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치(1000)를 개략적으로 나타낸 블록도이다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치(1000)는 복수의 화소(1)를 포함하는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 제어부(50)를 포함할 수 있다.
선택적 실시예로서 발광 제어 구동부(40)은 생략될 수도 있다.
표시부(10)는 복수의 주사선(SL1 내지 SLn+1), 복수의 데이터선(DL1 내지 DLm), 및 복수의 발광 제어선(EL1 내지 ELn)의 교차부에 위치되어, 대략 행렬 형태로 배열된 복수의 화소(1)를 포함한다. 복수의 주사선(SL1 내지 SLn+1) 및 복수의 발광 제어선(EL1 내지 ELn)은 도 1의 행 방향인 제2방향으로 연장되고, 복수의 데이터선(DL1 내지 DLm) 및 구동 전압선(ELVDDL)은 도 1의 열 방향인 제1방향으로 연장되어 있다. 하나의 화소 라인에서 복수의 주사선(SL1 내지 SLn+1)의 n 값은 복수의 발광 제어선(EL1 내지 ELn)의 n 값과 상이할 수 있다.
전술한 것과 같이, 선택적 실시예로서 발광 제어 구동부(40)가 생략될 경우 복수의 발광 제어선(EL1 내지 ELn)은 생략될 수 있다.
각 화소(1)는 표시부(10)에 전달되는 복수의 주사선(SL1 내지 SLn+1) 중 세 개의 주사선에 연결될 수 있다. 선택적 실시예로서 하나 또는 두 개의 주사선에 각 화소(1)가 연결될 수도 있다.
주사 구동부(20)는 복수의 주사선(SL1 내지 SLn+1)을 통해 각 화소(1)에 세 개의 주사 신호를 생성하여 전달할 수 있다. 즉, 주사 구동부(20)는 제1주사선(SL2~SLn), 제2주사선(SL1~SLn-1) 또는 제3주사선(SL3~ SLn+1)으로 주사 신호를 순차적으로 공급한다. 초기화 전압선(IL)은 외부의 전원 공급원(VINT)으로부터 표시부(10) 초기화 전압을 인가받을 수 있다.
또한, 각 화소(1)는 표시부(10)에 연결되는 복수의 데이터선(DL1 내지 DLm) 중 하나의 데이터선, 표시부(10)에 연결되는 복수의 발광 제어선(EL1 내지 ELn) 중 하나의 발광 제어선에 연결될 수 있다.
데이터 구동부(30)는 복수의 데이터선(DL1 내지 DLm)을 통해 각 화소(1)에 데이터 신호를 전달한다. 데이터 신호는 제1주사선(SL2~SLn+1)으로 주사 신호가 공급될 때마다 주사 신호에 의해 선택된 화소(1)로 공급된다.
발광 제어 구동부(40)는 복수의 발광 제어선(EL1 내지 ELn)을 통해 각 화소에 발광 제어 신호를 생성하여 전달한다. 발광 제어 신호는 화소(1)의 발광 시간을 제어한다. 전술한 것과 같이 선택적 실시예로서 발광 제어 구동부(40)는 생략될 수도 있다.
제어부(50)는 외부에서 전달되는 복수의 영상 신호(R, G, B)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(50)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 상기 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(SCS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 구동부(40)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다.
복수의 화소(1) 각각은 외부의 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)을 공급받는다. 제1전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2전원전압(ELVSS)은 상기 제1전원전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다. 제1전원전압(ELVDD)은 구동 전압선(ELVDDL)을 통해 각 화소(1)로 공급된다.
복수의 화소(1) 각각은 복수의 데이터선(DL1 내지 DLm)을 통해 전달된 데이터 신호에 따라 발광 소자로 공급되는 구동 전류에 의해 소정 휘도의 빛을 발광한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1000)의 하나의 화소(1)의 등가 회로도이다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치(1000)의 하나의 화소(1)는 복수의 박막 트랜지스터(T1 내지 T7) 및 적어도 하나의 스토리지 캐패시터(storage capacitor, Cst)를 포함하는 화소 회로(2)를 포함할 수 있다. 그리고 화소(1)는 화소 회로(2)를 통해 구동 전류를 전달받아 발광하는 유기 발광 소자(organic light emitting diode, OLED)를 포함한다.
복수의 박막 트랜지스터는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 제1초기화 박막 트랜지스터(T4), 제1발광 제어 박막 트랜지스터(T5), 제2발광 제어 박막 트랜지스터(T6) 및 제2초기화 박막 트랜지스터(T7)를 포함할 수 있다.
선택적 실시예로서 복수의 박막 트랜지스터는 제1 초기화 박막 트랜지스터(T4), 제1발광 제어 박막 트랜지스터(T5), 제2발광 제어 박막 트랜지스터(T6) 및 제2초기화 박막 트랜지스터(T7) 중 적어도 어느 하나를 생략할 수 있다.
화소(1)는 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)에 제1주사 신호(Sn)를 전달하는 제1주사선(14), 제1초기화 박막 트랜지스터(T4)에 제2주사 신호(Sn-1)를 전달하는 제2주사선(24), 제2초기화 박막 트랜지스터(T7)에 제3주사신호(Sn+1)를 전달하는 제3주사선(34), 제1발광 제어 박막 트랜지스터(T5) 및 제2발광 제어 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(15), 데이터 신호(Dm)를 전달하는 데이터선(16), 제1전원전압(ELVDD)을 전달하는 구동 전압선(26), 구동 박막 트랜지스터(T1)를 초기화하는 초기화 전압(VINT)을 전달하는 초기화 전압선(22)을 포함할 수 있다.
전술한 것과 같이 제1 초기화 박막 트랜지스터(T4), 제1발광 제어 박막 트랜지스터(T5), 제2발광 제어 박막 트랜지스터(T6) 및 제2초기화 박막 트랜지스터(T7) 중 적어도 어느 하나를 생략하는 경우, 이에 대응하는 제2주사선(24) 및 제3주사선(34)중 적어도 어느 하나는 생략될 수 있다.
구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)은 스토리지 캐패시터(Cst)의 제1전극(C1)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 구동 소스 전극(S1)은 제1발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결될 수 있다. 구동 박막 트랜지스터(T1)의 구동 드레인 전극(D1)은 제2발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 화소 전극과 전기적으로 연결되어 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류(Id)를 공급한다.
스위칭 박막 트랜지스터(T2)의 스위칭 게이트 전극(G2)은 제1주사선(14)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 스위칭 소스 전극(S2)은 데이터선(16)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 스위칭 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 구동 소스 전극(S1)과 연결되어 있으면서 제1발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결되어 있다. 이러한 스위칭 박막 트랜지스터(T2)는 제1주사선(14)을 통해 전달받은 제1주사 신호(Sn)에 따라 턴 온되어 데이터선(16)으로 전달된 데이터 신호(Dm)를 구동 박막 트랜지스터(T1)의 구동 소스 전극(S1)으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 박막 트랜지스터(T3)의 보상 게이트 전극(G31, G32)은 제1주사선(14)에 연결되어 있다. 보상 박막 트랜지스터(T3)의 보상 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 구동 드레인 전극(D1)과 연결될 수 있다.
또한, 선택적 실시예로서 보상 박막 트랜지스터(T3)의 보상 소스 전극(S3)은제2발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 화소 전극과 전기적으로 연결될 수 있다.
보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3)은 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)에 전기적으로 연결된다.
또한, 보상 드레인 전극(D3)은 스토리지 캐패시터(Cst)의 제1전극(C1)에 전기적으로 연결될 수 있다.
선택적 실시예로서, 보상 드레인 전극(D3)은 제1초기화 박막 트랜지스터(T4)의 제1초기화 소스 전극(S4)에 전기적으로 연결될 수 있다.
보상 박막 트랜지스터(T3)는 제1주사선(14)을 통해 전달받은 제1주사 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)과 구동 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막 트랜지스터(T4)의 제1초기화 게이트 전극(G4)은 제2주사선(24)과 연결될 수 있다. 제1초기화 박막 트랜지스터(T4)의 제1초기화 드레인 전극(D4)은 초기화 전압선(22)과 연결될 수 있다. 제1초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 스토리지 캐패시터(Cst)의 제1전극(C1), 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)과 함께 연결될 수 있다. 제1초기화 박막 트랜지스터(T4)는 제2주사선(24)을 통해 전달받은 제2주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(VINT)을 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
제1발광 제어 박막 트랜지스터(T5)의 제1발광 제어 게이트 전극(G5)은 발광 제어선(15)과 연결될 수 있다. 제1발광 제어 박막 트랜지스터(T5)의 제1발광 소스 전극(S5)은 구동 전압선(26)과 연결될 수 있다. 제1발광 제어 박막 트랜지스터(T5)의 제1발광 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 구동 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 스위칭 드레인 전극(D2)과 연결될 수 있다.
제2발광 제어 박막 트랜지스터(T6)의 제2발광 제어 게이트 전극(G6)은 발광 제어선(15)과 연결될 수 있다. 제2발광 제어 박막 트랜지스터(T6)의 제2발광 소스 전극(S6)은 구동 박막 트랜지스터(T1)의 구동 드레인 전극(D1) 및 보상 박막 트랜지스터(T3)의 보상 소스 전극(S3)과 연결될 수 있다. 제2발광 제어 박막 트랜지스터(T6)의 제2발광 제어 드레인 전극(D6)은 유기 발광 소자(OLED)의 화소 전극과 전기적으로 연결될 수 있다. 제1발광 제어 박막 트랜지스터(T5) 및 제2발광 제어 박막 트랜지스터(T6)는 발광 제어선(15)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 제1전원전압(ELVDD)이 유기 발광 소자(OLED)에 전달되어 유기 발광 소자(OLED)에 구동 전류(Id)가 흐르게 된다.
제2초기화 박막 트랜지스터(T7)의 제2초기화 게이트 전극(G7)은 제3주사선(34)에 연결될 수 있다. 제2초기화 박막 트랜지스터(T7)의 제2초기화 소스 전극(S7)은 유기 발광 소자(OLED)의 화소 전극과 연결될 수 있다. 제2초기화 박막 트랜지스터(T7)의 제2초기화 드레인 전극(D7)은 초기화 전압선(22)과 연결될 수 있다. 제2초기화 박막 트랜지스터(T7)는 제3주사선(34)을 통해 전달받은 제3주사신호(Sn+1)에 따라 턴 온되어 유기 발광 소자(OLED)의 화소 전극을 초기화시킨다.
스토리지 캐패시터(Cst)의 제2전극(C2)은 구동 전압선(26)과 연결될 수 있다. 스토리지 캐패시터(Cst)의 제1전극(C1)은 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1), 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3) 및, 제1초기화 박막 트랜지스터(T4)의 제1초기화 소스 전극(S4)에 함께 연결될 수 있다.
유기 발광 소자(OLED)의 대향 전극은 제2전원전압(ELVSS)과 연결될 수 있다. 유기 발광 소자(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1000)의 화소(1)를 나타낸 개략적인 평면도이다. 도 3은 설명의 편의를 위하여 인접하는 두 개의 화소(1)를 도시하였다.
도 3을 참조하면, 화소(1)에는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 제1초기화 박막 트랜지스터(T4), 제1발광 제어 박막 트랜지스터(T5), 제2발광 제어 박막 트랜지스터(T6), 제2초기화 박막 트랜지스터(T7), 스토리지 캐패시터(Cst)가 형성되어 있다.
전술한 대로 선택적 실시예로서, 제1초기화 박막 트랜지스터(T4), 제1발광 제어 박막 트랜지스터(T5), 제2발광 제어 박막 트랜지스터(T6) 및 제2초기화 박막 트랜지스터(T7) 중 적어도 하나 이상을 생략할 수 있다. 즉 제1초기화 박막 트랜지스터(T4), 제1발광 제어 박막 트랜지스터(T5), 제2발광 제어 박막 트랜지스터(T6) 및 제2초기화 박막 트랜지스터(T7)를 모두 생략할 수도 있다.
설명의 편의를 위하여 도 3에 유기 발광 소자(OLED)는 도시하지 않았다.
구동 박막 트랜지스터(T1)는 구동 반도체층(A1), 구동 게이트 전극(G1), 구동 소스 전극(S1) 및 구동 드레인 전극(D1)을 포함한다. 구동 소스 전극(S1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 소스 영역에 해당하고, 구동 드레인 전극(D1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 드레인 영역에 해당한다. 구동 게이트 전극(G1)은 스토리지 캐패시터(Cst)의 제1전극(C1), 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3), 및 제1초기화 박막 트랜지스터(T4)의 제1초기화 소스 전극(S4)과 연결된다. 보다 상세하게, 구동 게이트 전극(G1)은 제1전극(C1)과 동일한 층에 일체(一體)로 형성될 수 있다. 구동 게이트 전극(G1)과 보상 드레인 전극(D3) 은 제1콘택홀(51) 및 제2콘택홀(52)에 배치된 제1 도전 부재(CM1)에 의해 전기적으로 연결될 수 있다. 즉, 제1콘택홀(51)은 구동 게이트 전극(G1)에 대응되도록 형성되고, 제2콘택홀(52)은 보상 드레인 전극(D3)에 대응되도록 형성된다. 제1 도전 부재(CM1)는 길게 연장된 형태를 갖고 제1콘택홀(51) 및 제2콘택홀(52)에 배치되도록 형성되어, 제2 콘택홀(52)에 대응되는 위치에서 보상 드레인 전극(D3)과 접하고, 제1 콘택홀(51)에 대응되는 위치에서 구동 게이트 전극(G1)과 접한다.
또한, 구동 게이트 전극(G1)과 제1초기화 소스 전극(S4)도 제1콘택홀(51) 및 제2콘택홀(52)에 배치된 제1 도전 부재(CM1)에 의해 전기적으로 연결된다.
스위칭 박막 트랜지스터(T2)는 스위칭 반도체층(A2), 스위칭 게이트 전극(G2), 스위칭 소스 전극(S2) 및 스위칭 드레인 전극(D2)을 포함한다. 스위칭 소스 전극(S2)은 스위칭 반도체층(A2)에서 불순물이 도핑된 스위칭 소스 영역에 해당하고, 스위칭 드레인 전극(D2)은 스위칭 반도체층(A2)에서 불순물이 도핑된 스위칭 드레인 영역에 해당한다. 스위칭 소스 전극(S2)은 제3콘택홀(53)을 통해 데이터선(16)과 연결된다. 스위칭 드레인 전극(D2)은 구동 박막 트랜지스터(T1) 및 제1발광 제어 박막 트랜지스터(T5)와 연결될 수 있다. 스위칭 게이트 전극(G2)은 제1주사선(14)의 일부로 형성된다.
보상 박막 트랜지스터(T3)는 보상 반도체층(A3), 보상 게이트 전극(G3), 보상 소스 전극(S3) 및 보상 드레인 전극(D3)을 포함한다. 보상 소스 전극(S3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 소스 영역에 해당하고, 보상 드레인 전극(D3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 드레인 영역에 해당한다.
보상 게이트 전극(G3)은 제1주사선(14)의 일부와 제1주사선(14)으로부터 돌출되어 연장된 배선의 일부에 의해 듀얼 게이트 전극을 형성하여 누설 전류(leakage current)를 방지한다.
도 4는 도 3의 K를 확대한 도면이다. 도 4를 참조하면 보상 박막 트랜지스터(T3)는 듀얼 게이트 전극 구조로서, 보상 게이트 전극(G3)은 제1 게이트 전극(G31) 및 제2 게이트 전극(G32)를 구비한다.
제1 게이트 전극(G31)은 제1 주사선(14)으로부터 돌출된 영역으로서, 보상 드레인 전극(D3)과 인접한 영역이다.
제2 게이트 전극(G32)는 제1 주사선(14)의 일 영역으로서 보상 소스 전극(S3)과 인접한 영역이다.
보상 반도체층(A3)은 적어도 제1 게이트 전극(G31)과 중첩되는 제1 반도체 영역(A31) 및 제2 게이트 전극(G32)과 중첩되는 제2 반도체 영역(A32)을 구비한다.
제1 반도체 영역(A31) 및 제2 반도체 영역(A32)은 보상 박막 트랜지스터(T3)의 일종의 채널 영역일 수 있다.
선택적 실시예로서 제1 반도체 영역(A31) 및 제2 반도체 영역(A32)은 각각 제1 게이트 전극(G31) 및 제2 게이트 전극(G32)에 대응되도록 나란하게 형성되지 않고, 굴곡된 형태를 갖는다. 이를 통하여 최소의 영역에 보상 반도체층(A3)을 포함한 보상 박막 트랜지스터(T3)를 용이하게 형성할 수 있다.
제1 반도체 영역(A31)은 폭(W31) 및 길이(L31)를 갖는다. 이러한 폭(W31) 및 길이(L31)는 제1 반도체 영역(A31)의 채널로서의 사이즈에 대응하는 값이다. 즉, 길이(L31)는 보상 소스 전극(S3)으로부터 보상 드레인 전극(D3)을 향하는 방향에 대응한다. 그리고 폭(W31)은 길이(L31)에 직교하는 방향에 대응한다.
제2 반도체 영역(A32)은 폭(W32) 및 길이(L32)를 갖는다. 이러한 폭(W32) 및 길이(L32)는 제2 반도체 영역(A32)의 채널로서의 사이즈에 대응하는 값이다. 즉, 길이(L32)는 보상 소스 전극(S3)으로부터 보상 드레인 전극(D3)을 향하는 방향에 대응한다. 그리고 폭(W32)은 길이(L32)에 직교하는 방향에 대응한다.
제1 반도체 영역(A31)의 면적은 제2 반도체 영역(A32)의 면적보다 작다. 즉, 제1 반도체 영역(A31)의 폭(W31)과 길이(L31)의 곱은 제2 반도체 영역(A32)의 폭(W32)과 길이(L32)의 곱보다 작다.
선택적 실시예로서 제1 반도체 영역(A31)의 폭(W31)은 제2 반도체 영역(A32)의 폭(W32)보다 작다. 또한, 제1 게이트 전극(G31)의 폭은 제2 게이트 전극(G32)의 폭보다 작다.
선택적 실시예로서 제1 반도체 영역(A31)의 길이(L31)는 제2 반도체 영역(A32)의 길이(L32)보다 작다.
보상 박막 트랜지스터(T3)는 구동 박막 트랜지스터(T1)의 문턱 전압의 편차가 발생하는 것을 보상하도록, 보상 전압을 구동 박막 트랜지스터(T1)으로 전달한다.
구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)과 구동 소스 전극(S1)간의 기생 용량 등에 의하여 전압 쉬프트, 즉 킥백 전압이 발생할 수 있다. 그리고, 이러한 킥백 전압이 유기 발광 표시 장치(1000)의 영역 별로 다를 경우, 각 영역에 배치된 화소(1)에서 발생하는 화상에 편차가 발생할 수 있다.
본 실시예에서는 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 전기적으로 연결되는 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3)과 인접한 제1 반도체 영역(A31)을 제2 반도체 영역(A32)보다 작게 형성한다. 이를 통하여 구동 박막 트랜지스터(T1)에서의 킥백 전압의 편차를 최소화한다.
이에 대한 더 구체적인 내용은 도 6 및 도 7을 참조하면서 후술하기로 한다.
제1초기화 박막 트랜지스터(T4)는 제1초기화 반도체층(A4), 제1초기화 게이트 전극(G4), 제1초기화 소스 전극(S4) 및 제1초기화 드레인 전극(D4)을 포함한다. 제1초기화 소스 전극(S4)은 제1초기화 반도체층(A4)에서 불순물이 도핑된 제1초기화 소스 영역에 해당하고, 제1초기화 드레인 전극(D4)은 제1초기화 반도체층(A4)에서 불순물이 도핑된 제1초기화 드레인 영역에 해당한다. 제1초기화 드레인 전극(D4)은 제2초기화 박막 트랜지스터(T7)와 연결될 수 있고 제1초기화 소스 전극(S4)은 제2콘택홀(52) 및 제1콘택홀(51)에 구비된 제1 도전 부재(CM1)을 통해 구동 게이트 전극(G1) 및 스토리지 캐패시터(Cst)의 제1전극(C1)과 연결될 수 있다. 제1초기화 게이트 전극(G4)은 제2주사선(24)의 일부로 형성된다. 제1초기화 반도체층(A4)은 제1초기화 게이트 전극(G4)과 두 번 오버랩 될 수 있다.
제1발광 제어 박막 트랜지스터(T5)는 제1발광 제어 반도체층(A5), 제1발광 제어 게이트 전극(G5), 제1발광 제어 소스 전극(S5) 및 제1발광 제어 드레인 전극(D5)을 포함한다. 제1발광 제어 소스 전극(S5)은 제1발광 제어 반도체층(A5)에서 불순물이 도핑된 제1발광 제어 소스 영역에 해당하고, 제1발광 제어 드레인 전극(D5)은 제1발광 제어 반도체층(A5)에서 불순물이 도핑된 제1발광 제어 드레인 영역에 해당한다. 제1발광 제어 소스 전극(S5)은 제4콘택홀(54)을 통해 구동 전압선(26)과 연결될 수 있다. 제1발광 제어 게이트 전극(G5)은 발광 제어선(15)의 일부로 형성된다.
제2발광 제어 박막 트랜지스터(T6)는 제2발광 제어 반도체층(A6), 제2발광 제어 게이트 전극(G6), 제2발광 제어 소스 전극(S6) 및 제2발광 제어 드레인 전극(D6)을 포함한다. 제2발광 제어 소스 전극(S6)은 제2발광 제어 반도체층(A6)에서 불순물이 도핑된 제2발광 제어 소스 영역에 해당하고, 제2발광 제어 드레인 전극(D6)은 제2발광 제어 반도체층(A6)에서 불순물이 도핑된 제2발광 제어 드레인 영역에 해당한다. 제2발광 제어 드레인 전극(D6)은 제5콘택홀(55)과 연결된 제2 도전 부재(CM2)과 제2 도전 부재(CM2)과 연결된 비아홀(VIA)을 통해 유기 발광 소자(OLED)의 화소 전극과 연결된다. 제2발광 제어 게이트 전극(G6)은 발광 제어선(15)의 일부로 형성된다.
제2초기화 박막 트랜지스터(T7)는 제2초기화 반도체층(A7), 제2초기화 게이트 전극(G7), 제2초기화 소스 전극(S7) 및 제2초기화 드레인 전극(D7)을 포함한다. 제2초기화 소스 전극(S7)은 제2초기화 반도체층(A7)에서 불순물이 도핑된 제2초기화 소스 영역에 해당하고, 제2초기화 드레인 전극(D7)은 제2초기화 반도체층(A7)에서 불순물이 도핑된 제2초기화 드레인 영역에 해당한다. 제2초기화 소스 전극(S7)은 제6콘택홀(56)을 통해 초기화 전압선(22)과 연결될 수 있고, 제2초기화 드레인 전극(D7)은 제5콘택홀(55)과 연결된 제2 도전 부재(CM2)과 제2 도전 부재(CM2)과 연결된 비아홀(VIA)을 통해 유기 발광 소자(OLED)의 화소 전극과 연결된다. 제2초기화 게이트 전극(G7)은 제3주사선(34)의 일부로 형성된다.
스토리지 캐패시터(Cst)의 제1전극(C1)은 구동 게이트 전극(G1)과 직접 연결되며, 제1콘택홀(51) 및 제2콘택홀(52)에 구비된 제1 도전 부재(CM1)을 통해 제1초기화 박막 트랜지스터(T4) 및 보상 박막 트랜지스터(T3)와 연결된다. 제1전극(C1)은 플로팅 전극 형태를 가질 수 있으며 구동 반도체층(A1)과 중첩하도록 배치된다.
스토리지 캐패시터(Cst)의 제2전극(C2)은 제1전극(C1)과 중첩하나, 제2전극(C2)이 제1전극(C1)을 완전히 가리도록 중첩하는 것은 아니다. 제2전극(C2)은 선택적인 실시예로서 제1전극(C1)의 일부를 노출하는 개구(op)를 포함할 수 있고, 이 개구(op) 내에 제1콘택홀(51)이 형성된다. 인접하는 두 개의 화소(1)들에 포함된 제2전극(C2)은 서로 연결될 수 있다. 구동 전압선(26)은 인접하는 두 개의 화소(1)들에 공통으로 포함된 제2전극(C2)의 중앙 부분과 제7콘택홀(57)을 통해 연결되어 두 개의 화소(1)들에 구동 전압(ELVDD)을 동시에 전달할 수 있다. 즉, 인접하는 두 개의 화소(1)들은 공통으로 형성된 제2전극(C2)에 의해 하나의 구동 전압선(26)으로부터 구동 전압(ELVDD)을 인가받는다.
선택적 실시예로서 제1주사선(14), 제2주사선(24), 제3주사선(34) 및 발광 제어선(15)은 모두 동일한 층에 형성될 수 있고, 제2방향으로 연장될 수 있다. 제1주사선(14), 제2주사선(24), 제3주사선(34) 및 발광 제어선(15)은 스토리지 캐패시터(Cst)의 제1전극(C1)과 동일한 층에 형성될 수 있다.
데이터선(16), 구동 전압선(26) 및 초기화 전압선(22)은 모두 동일한 층에 형성되며 제1방향으로 연장될 수 있다.
선택적 실시예로서 인접하는 두 개의 화소(1)들은 구동 전압선(26)을 공유할 수 있다. 구동 전압선은 인접하는 두 개의 화소(1)들 사이에 배치되며 제1방향으로 연장되고, 제4콘택홀(54)을 통해 인접하는 두 개의 화소(1)들에 각각 포함된 제1발광 제어 박막 트랜지스터(T5)와 연결되고 제7콘택홀(57)을 통해 인접하는 두 개의 화소(1)들에 공통으로 포함된 스토리지 캐패시터(Cst)의 제2전극(C2)과 연결된다. 인접하는 두 개의 화소(1)들이 구동 전압선(26)을 공유함으로써, 인접하는 두 개의 화소(1)들이 구동 전압선(26)을 기준으로 대칭 구조를 형성할 수 있다. 이에 따라 구동 전압선(26)의 개수를 줄일 수 있고, 배선의 숫자 감소에 따라 설계 공간 확보가 용이한 특징이 있다.
도 5는 도 4의 Ⅴ-Ⅴ'선을 따라 절취한 단면도이다.
도 5를 참조하면 유기 발광 표시 장치(1000)는 기판(100)을 포함할 수 있다.
기판(100)상에 버퍼층(101)이 형성된다. 기판(100)은 SiO2를 주성분으로 하는 유리 재질로 이루어질 수 있다. 선택적 실시예로서 기판(100)은 플라스틱 재질로 형성할 수도 있다. 또한, 선택적 실시예로서 기판(100)은 금속 박막으로 형성할 수도 있다.
버퍼층(101)은 기판(100)을 통한 불순 원소의 침투를 방지하며 기판(100)상부에 평탄한 면을 제공하는 것으로서, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 버퍼층(101)은 선택적 구성 요소이므로 생략할 수도 있다.
버퍼층(101) 상에는 보상 반도체층(A3), 보상 소스 전극(S3) 및 보상 드레인 전극(D3)이 배치된다.
도시하지 않았으나, 선택적 실시예로서 버퍼층(101)상에는 구동 박막 트랜지스터(T1)의 구동 반도체층(A1), 및 제2발광 제어 박막 트랜지스터(T6)의 제2발광 제어 반도체층(A6)이 형성될 수 있다.
선택적 실시예로서 반도체층(A1, 및 A6)은 폴리 실리콘으로 이루어질 수 있으며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함할 수 있다. 여기서, 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다. 도시되지 않았으나, 스위칭 박막 트랜지스터(T2)의 스위칭 반도체층(A2), 보상 박막 트랜지스터(T3)의 보상 반도체층(A3), 제1초기화 박막 트랜지스터(T4)의 제1초기화 반도체층(A4), 제2초기화 박막 트랜지스터(T7)의 제2초기화 반도체층(A7), 제1발광 제어 박막 트랜지스터(T5)의 제1발광 제어 반도체층(A5) 또한 구동 반도체층(A1), 및 제2발광 제어 반도체층(A6)과 연결되어 동시에 형성될 수 있다.
보상 반도체층(A3)은 제1 게이트 전극(G31)과 중첩되는 제1 반도체 영역(A31) 및 제2 게이트 전극(G32)과 중첩되는 제2 반도체 영역(A32)을 구비한다.
선택적 실시예로서 제1 반도체 영역(A31)의 길이(L31)는 제2 반도체 영역(A32)의 길이(L32)보다 작다.
보상 소스 전극(S3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 소스 영역에 해당하고, 제2 반도체 영역(A32)에 인접하도록 배치된다.
보상 드레인 전극(D3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 드레인 영역에 해당하고, 제1 반도체 영역(A31)에 인접하도록 배치된다.
제1절연층(141)이 보상 반도체층(A3), 보상 소스 전극(S3) 및 보상 드레인 전극(D3)상에 형성될 수 있다.
보상 게이트 전극(G3)이 제1 절연층(141)상에 형성된다. 보상 게이트전극(G3)은 제1 게이트 전극(G31) 및 제2 게이트 전극(G32)를 구비한다.
전술한 대로 제1 게이트 전극(G31)은 제1 반도체 영역(A31)과 중첩되고 제2 게이트 전극(G32)은 제2 반도체 영역(A32)과 중첩된다.
도시하지 않았으나, 선택적 실시예로서 제1 절연층(141)상에 구동 게이트전극(G1), 스위칭 게이트전극(G2), 제1 주사선(14), 제2 주사선(24), 제3 주사선(34), 발광 제어선(15)이 위치할 수 있다.
또한, 선택적 실시예로서 제1 절연막(141)상에 제2발광 제어 박막 트랜지스터(T6)의 제2발광 제어 게이트 전극(G6), 스토리지 캐패시터(Cst)의 제1전극(C1)이 형성될 수 있다.
제2절연층(142)은 제1 게이트 전극(G31) 및 제2 게이트 전극(G32)을 덮도록 형성된다.
도시하지 않았으나 선택적 실시예로서 제2 절연층(142) 상에 스토리지 캐패시터(Cst)의 제2전극(C2)이 배치될 수 있다.
선택적 실시예로서 스토리지 캐패시터 제2전극(C2)은 제1전극(C1)의 일부를 노출하는 개구부(op)를 포함한다. 이 개구부(op) 내에 형성된 제1콘택홀(51)을 통해 제1전극(C1)은 보상 박막 트랜지스터(T3) 및 제1초기화 박막 트랜지스터(T4)와 연결될 수 있다.
선택적 실시예로서, 스토리지 캐패시터(Cst)는 구동 박막 트랜지스터(T1)와 중첩하여 형성된다. 상세히, 구동 게이트 전극(G1)과 제1전극(C1)이 일체(一體)로 형성되므로 스토리지 캐패시터(Cst)와 구동 박막 트랜지스터(T1)가 중첩하여 배치될 수 있다. 스토리지 캐패시터(Cst)를 구동 박막 트랜지스터(T1)와 중첩하여 배치하고 있어서, 스토리지 캐패시터(Cst)의 저장 용량을 충분히 확보할 수 있다.
층간 절연층(160)이 제2 절연층(142)상에 형성될 수 있다. 선택적 실시예로서 층간 절연층(160)은 캐패시터(Cst)의 제2전극(C2) 및 초기화 전압선(22)상에 형성될 수 있다.
도시하지 않았으나, 선택적 실시예로서 층간 절연층(160)상에 데이터선(16), 구동 전압선(26) 및 초기화 전압선(22)이 배치될 수 있다.
층간 절연층(160)상에 제1 연결 부재(CM1)가 배치되고, 제1 연결 부재(CM1)는 제2 콘택홀(52)을 통하여 보상 드레인 전극(D3)과 연결된다. 그리고 제1 연결 부재(CM1)은 도 3에 도시한 것과 같이 제1 콘택홀(51)을 통하여 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)과 연결된다.
도시하지 않았으나, 선택적 실시예로서 제1 연결 부재(CM1)상에 보호막 또는 평탄화막(미도시) 등이 배치되고, 이 보호막 또는 평탄화막 상에 유기 발광 소자의 화소 전극(미도시)이 형성될 수 있다. 화소 전극(미도시)은 비아홀(VIA,도 3 참고)을 통하여 노출된 제2 연결 부재(CM2)과 연결되고, 제2 연결 부재(CM2)는 제5 콘택홀(55)을 통하여 제2 발광 제어 드레인 전극(D6)과 연결된다. 이를 통하여 화소 전극(미도시)은 제2 발광 제어 드레인 전극(D6)과 전기적으로 연결될 수 있다.
기타 다른 부재들에 대한 구체적인 내용을 설명한다.
데이터선(16)은 제3콘택홀(53)을 통하여 스위칭 소스 전극(S2)과 연결된다. 제1 연결 부재(CM1)는 제2콘택홀(52)를 통하여 제1 초기화 소스 전극(S4)과 연결된다.
스위칭 소스 전극(S2) 및 제1 초기화 소스 전극(S4)은 반도체층에 불순물을 도핑하여 형성된 것일 수 있다.
기판(100) 상에는 데이터선(16)과 이격되어 배치되는 제1 초기화 드레인 전극(D4)이 배치될 수 있다.
한편, 유기 발광 소자는 화소 전극, 중간층 및 대향 전극을 포함하고, 중간층은 화소 전극과 대향 전극의 사이에 배치된다. 중간층은 가시 광선을 발생할 수 있도록 적어도 발광층을 구비한다. 발광층은 유기물에 의해서 형성될 수 있다.
선택적 실시예로서 중간층은 발광층과 함께, 정공 주입층(HIL: Hole Injection Layer), 정공 수송층(HTL: Hole Transport Layer), 전자 수송층(ETL: Electron Transport Layer),및 전자 주입층(EIL: Electron Injection Layer) 중 적어도 하나를 더 구비할 수 있다.
화소 전극은 애노드 전극일 수 있고, 대향 전극은 캐소드 전극일 수 있다. 다른 예로서 화소 전극이 캐소드 전극이도 대향 전극이 애노드 전극일 수도 있다.
한편, 전술한 박막 트랜지스터들의 소스 전극 및 드레인 전극은 반도체층 각각과 동일한 층으로 형성될 수 있다. 즉, 각 박막 트랜지스터의 소스 전극 및 드레인 전극은 선택적으로 도핑 물질이 도핑된 폴리 실리콘으로 형성될 수 있다.
그러나, 본 실시예는 이에 한정되지 않고, 전술한 박막 트랜지스터들의 소스 전극 및 드레인 전극 각각이 반도체층 각각과 다른 층으로 형성되고, 소스 전극 및 드레인 전극이 콘택홀에 의해 반도체층의 소스 영역 및 드레인 영역과 연결될 수 있다.
도 6 및 도 7은 본 발명의 일 실시예에 관한 유기 발광 표시 장치에 구비된 보상 박막 트랜지스터를 설명하기 위한 그래프들이다.
도 6은 전술한 보상 박막 트랜지스터(T3)의 제1 반도체 영역(A31)의 길이(L31) 및 폭(W31)의 변화에 따른 유기 발광 표시 장치(1000)의 영역 별 전류의 산포를 나타낸다.
도 6의 X축은 제1 반도체 영역(A31), 즉 보상 반도체층(A3)중 보상 게이트 전극(G3)의 제1 게이트 전극(G31)과 중첩된 영역의 길이(L31)이고, Y축은 전류의 산포를 나타낸다.
도 6을 참조하면, 제1 반도체 영역(A31)의 폭(W31)이 1.8마이크로미터, 2.8 마이크로 미터, 3.8마이크로 미터 및 4.8 마이크로 미터인 4개의 그래프가 도시되어 있다.
전류의 산포는 제1 반도체 영역(A31)의 폭(W31)의 크기가 작을수록 줄어든다. 즉, 제1 반도체 영역(A31)의 폭(W31)이 1.8 마이크로미터인 경우 전류의 산포가 가장 작다.
또한, 도 6에 도시된 네 개의 그래프 모두에 있어서, 제1 반도체 영역(A31)의 길이(L31)가 작을수록 전류의 산포는 줄어든다.
즉, 보상 박막 트랜지스터(T3)의 제1 반도체 영역(A31)의 폭(W31) 및 길이(L31)가 줄어들수록 전류의 산포는 줄어든다.
도 7은 전술한 보상 박막 트랜지스터(T3)의 제2 반도체 영역(A32)의 길이(L32) 및 폭(W32)의 변화에 따른 유기 발광 표시 장치(1000)의 영역 별 전류의 산포를 나타낸다.
도 7의 X축은 제2 반도체 영역(A32), 즉 보상 반도체층(A3)중 보상 게이트 전극(G3)의 제2 게이트 전극(G32)과 중첩된 영역의 길이(L32)이고, Y축은 전류의 산포를 나타낸다.
도 7을 참조하면, 제2 반도체 영역(A32)의 폭(W32)이 1.8마이크로미터, 2.8 마이크로 미터, 3.8마이크로 미터 및 4.8 마이크로 미터인 4개의 그래프가 도시되어 있다.
전류의 산포는 제2 반도체 영역(A32)의 폭(W32)의 크기가 작을수록 줄어든다. 즉, 제2 반도체 영역(A32)의 폭(W32)이 1.8 마이크로미터인 경우 전류의 산포가 가장 작다. 다만, 제2 반도체 영역(A32)의 폭(W32)의 크기의 변화에 따른 전류의 산포의 변화는 제1 반도체 영역(A31)의 폭(W31)의 크기의 변화에 따른 전류의 산포의 변화에 비하여 크지 않다.
또한, 도 7에 도시된 네 개의 그래프 모두에 있어서, 제2 반도체 영역(A32)의 길이(L32)가 커질수록 전류의 산포는 감소한다.
즉, 보상 박막 트랜지스터(T3)의 제2 반도체 영역(A32)의 길이(L32)가 증가할수록 전류의 산포는 줄어든다. 또한, 제1 반도체 영역(A31)과 비교할 때 상대적으로 작은 양이나, 제2 반도체 영역(A32)의 폭(W32)이 작아질수록 전류의 산포는 줄어든다.
본 실시예는 보상 박막 트랜지스터(T3)의 제1 반도체 영역(A31)의 폭(W31) 및 길이(L31)를 작게 하여 전류의 산포를 감소하고, 제2 반도체 영역(A32)의 길이(L32)를 증가하여 전류의 산포를 감소할 수 있다. 이러한 유기 발광 표시 장치의 전체 영역의 화소별 전류의 산포를 감소하여 영역 별 균일한 화질 특성을 갖는 화소를 구현할 수 있다. 또한, 얼룩과 같은 불량을 용이하게 감소 또는 제거할 수 있다.
즉, 본 실시예는 보상 박막 트랜지스터(T3)의 제1 반도체 영역(A31)의 면적을 제2 반도체 영역(A32)보다 작게하여 화질 특성을 개선할 수 있다. 특히, 보상 박막 트랜지스터(T3)의 제1 반도체 영역(A31)의 면적이 너무 작으면 보상 박막 트랜지스터(T3)의 전기적 작동이 비정상적으로 구현될 수 있으므로 제1 반도체 영역(A31)의 폭(W31) 및 길이(L31)를 작게 하되, 제2 반도체 영역(A32)의 면적보다 작은 조건을 만족하도록 하여 보상 박막 트랜지스터(T3)의 비정상적 전기적 작동을 방지하는 범위내에서 전류의 산포를 감소하도록 제1 반도체 영역(A31)의 폭(W31) 및 길이(L31)를 작게 할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
T1: 구동 박막 트랜지스터
T3: 보상 박막 트랜지스터
G3: 보상 게이트 전극
G31: 제1 게이트 전극
G32: 제2 게이트 전극
A3: 보상 반도체층
A31: 제1 반도체 영역
A32: 제2 반도체 영역
S3: 보상 소스 전극
D3: 보상 드레인 전극
CM1: 제1 연결 부재
1: 화소
1000: 유기 발광 표시 장치

Claims (18)

  1. 가시 광선을 구현하는 유기 발광 소자;
    상기 유기 발광 소자를 구동하도록 형성되고 구동 게이트 전극, 구동 반도체층, 구동 소스 전극 및 구동 드레인 전극을 구비하는 구동 박막 트랜지스터; 및
    상기 구동 박막 트랜지스터의 문턱 전압을 보상하도록 상기 구동 박막 트랜지스터와 전기적으로 연결되는 보상 박막 트랜지스터를 포함하고,
    상기 보상 박막 트랜지스터는 보상 게이트 전극, 보상 반도체층, 보상 소스 전극 및 보상 드레인 전극을 구비하고,
    상기 보상 게이트 전극은 제1 게이트 전극 및 상기 제1 게이트 전극과 전기적으로 연결된 제2 게이트 전극을 구비하고,
    상기 보상 드레인 전극은 상기 구동 박막 트랜지스터의 상기 구동 게이트 전극과 전기적으로 연결되고,
    상기 보상 반도체층은 상기 제1 게이트 전극과 중첩된 제1 반도체 영역 및 상기 제2 게이트 전극과 중첩되고 상기 제1 반도체 영역보다 상기 보상 드레인 전극으로부터 멀리 떨어지도록 배치된 제2 반도체 영역을 구비하고, 상기 제1 반도체 영역의 면적은 상기 제2 반도체 영역의 면적보다 작은 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 반도체 영역의 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향의 길이는 상기 제2 반도체 영역의 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향의 길이보다 짧게 형성된 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 반도체 영역의 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향에 수직한 폭은 상기 제2 반도체 영역의 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향의 폭보다 작게 형성된 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 보상 게이트 전극의 제1 게이트 전극은 일 배선의 일 영역에 대응하고, 상기 제2 게이트 전극은 상기 일 배선으로부터 돌출된 형태를 갖는 유기 발광 표시 장치.
  5. 제1 항에 있어서,
    상기 보상 제1 게이트 전극의 영역 중 상기 제1 반도체 영역에 중첩하고 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향의 길이에 대응하는 영역의 폭은 상기 보상 제2 게이트 전극의 영역 중 상기 제2 반도체 영역에 중첩하고 상기 보상 소스 전극으로부터 상기 드레인 전극을 향하는 방향의 길이에 대응하는 영역의 폭보다 작은 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제5 항에 있어서,
    상기 보상 게이트 전극의 제1 게이트 전극이 대응되는 일 배선은 상기 유기 발광 소자를 구동하기 위하여 필요한 주사 신호를 인가하는 주사선인 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제6 항에 있어서,
    상기 주사선과 연결되고 스위칭 게이트 전극, 스위칭 반도체층, 스위칭 소스 전극 및 스위칭 드레인 전극을 구비하는 스위칭 박막 트랜지스터를 더 포함하는 유기 발광 표시 장치.
  8. 제1 항에 있어서,
    상기 보상 반도체층은 굴곡되어 상기 제1 반도체 영역과 상기 제2 반도체 영역이 나란하지 않게 배치되는 유기 발광 표시 장치.
  9. 제1 항에 있어서,
    상기 구동 게이트 전극과 상기 보상 드레인 전극을 전기적으로 연결하는 제1 도전 부재를 더 포함하고,
    상기 제1 도전 부재는 상기 구동 게이트 전극에 대응되도록 형성된 제1 콘택홀에 배치되고 상기 보상 드레인 전극에 대응되도록 형성된 제2 콘택홀에 배치되도록 길게 연장된 형태를 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제1 항에 있어서,
    상기 보상 드레인 전극과 전기적으로 연결된 제1 전극 및 구동 전압선과 연결된 제2 전극을 구비하는 스토리지 캐패시터를 더 포함하는 유기 발광 표시 장치.
  11. 제10 항에 있어서,
    상기 스토리지 캐패시터의 제1 전극은 상기 구동 게이트 전극과 연결되도록 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제10 항에 있어서,
    상기 제2 전극은 적어도 상기 제1 전극과 중첩되는 영역에 형성된 개구를 포함하는 유기 발광 표시 장치.
  13. 제10 항에 있어서,
    상기 제2 전극은 적어도 상기 화소들 중 서로 인접한 적어도 2 개의 화소에 대하여 연결되도록 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제10 항에 있어서,
    상기 제2 전극에 구동 전압선이 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제1 항에 있어서,
    상기 보상 소스 전극은 상기 구동 드레인 전극과 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제1 항에 있어서,
    발광 제어선을 통해 전달받은 발광 제어 신호에 따라 동작하는 발광 제어 박막 트랜지스터를 더 포함하고,
    상기 보상 소스 전극은 상기 발광 제어 박막 트랜지스터를 경유하여 상기 유기 발광 소자의 화소 전극에 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제1 항에 있어서,
    발광 제어선을 통해 전달받은 발광 제어 신호에 따라 동작하는 발광 제어 박막 트랜지스터를 더 포함하고,
    상기 구동 소스 전극은 상기 발광 제어 박막 트랜지스터를 경유하여 구동 전압선에 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제1 항에 있어서,
    상기 보상 소스 전극 및 상기 보상 드레인 전극은 상기 보상 반도체층에 불순물을 도핑하여 형성된 것을 특징으로 하는 유기 발광 표시 장치.
KR1020140122926A 2014-09-16 2014-09-16 유기 발광 표시 장치 KR102270081B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140122926A KR102270081B1 (ko) 2014-09-16 2014-09-16 유기 발광 표시 장치
US14/674,707 US9754533B2 (en) 2014-09-16 2015-03-31 Organic light-emitting display apparatus
US15/693,762 US10255853B2 (en) 2014-09-16 2017-09-01 Organic light-emitting display apparatus
US16/377,627 US10818229B2 (en) 2014-09-16 2019-04-08 Organic light-emitting display apparatus
US17/024,627 US11620943B2 (en) 2014-09-16 2020-09-17 Organic light-emitting display apparatus
US18/110,971 US11990092B2 (en) 2014-09-16 2023-02-17 Organic light-emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140122926A KR102270081B1 (ko) 2014-09-16 2014-09-16 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160032792A true KR20160032792A (ko) 2016-03-25
KR102270081B1 KR102270081B1 (ko) 2021-06-29

Family

ID=55455309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122926A KR102270081B1 (ko) 2014-09-16 2014-09-16 유기 발광 표시 장치

Country Status (2)

Country Link
US (5) US9754533B2 (ko)
KR (1) KR102270081B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116597A (ko) * 2018-04-03 2019-10-15 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2024124848A1 (zh) * 2022-12-15 2024-06-20 云谷（固安）科技有限公司 栅极驱动电路和显示面板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102270081B1 (ko) * 2014-09-16 2021-06-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102490623B1 (ko) * 2015-06-26 2023-01-25 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
KR20170125160A (ko) * 2016-05-03 2017-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7200418B2 (ja) 2016-06-22 2023-01-06 株式会社半導体エネルギー研究所 半導体装置
CN106024844B (zh) * 2016-07-27 2019-01-22 京东方科技集团股份有限公司 有机发光器件及其制备方法、显示装置
KR102586938B1 (ko) 2016-09-05 2023-10-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN109410778B (zh) * 2018-10-31 2021-01-15 武汉天马微电子有限公司 一种显示面板和显示装置
CN110752248A (zh) * 2019-11-20 2020-02-04 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN113811812B (zh) 2020-03-25 2023-01-13 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
WO2021189304A1 (zh) 2020-03-25 2021-09-30 京东方科技集团股份有限公司 显示基板和显示装置
CN113950744B (zh) * 2020-03-25 2024-04-19 京东方科技集团股份有限公司 显示基板和显示装置
KR20210134178A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025510A (ko) * 2003-09-08 2005-03-14 삼성에스디아이 주식회사 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
KR20130092229A (ko) * 2012-02-10 2013-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
US20140070184A1 (en) * 2012-09-13 2014-03-13 Samsung Display Co., Ltd. Organic light emitting diode display

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575544B1 (ko) 2003-10-24 2006-05-03 재단법인서울대학교산학협력재단 비대칭 듀얼 게이트를 갖는 박막 트랜지스터 및 그 제조방법
KR100624314B1 (ko) * 2005-06-22 2006-09-19 삼성에스디아이 주식회사 발광표시장치 및 박막트랜지스터
JP2007287945A (ja) * 2006-04-18 2007-11-01 Mitsubishi Electric Corp 薄膜トランジスタ
KR101242576B1 (ko) 2010-06-28 2013-03-19 인하대학교 산학협력단 산화티탄 및 금속이온이 첨가된 주석산화물의 복합 구조체의 광촉매제 및 이의 제조방법
KR20120008360A (ko) 2010-07-16 2012-01-30 삼성모바일디스플레이주식회사 플렉서블 디스플레이용 기판 및 그 제조 방법
KR101794648B1 (ko) 2010-12-28 2017-11-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101941438B1 (ko) 2011-08-16 2019-01-23 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그의 제조방법
KR101899477B1 (ko) * 2011-11-18 2018-09-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 유기 발광 표시장치
KR101924996B1 (ko) * 2012-03-29 2018-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101959506B1 (ko) * 2012-10-26 2019-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102270081B1 (ko) * 2014-09-16 2021-06-29 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025510A (ko) * 2003-09-08 2005-03-14 삼성에스디아이 주식회사 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
KR20130092229A (ko) * 2012-02-10 2013-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
US20140070184A1 (en) * 2012-09-13 2014-03-13 Samsung Display Co., Ltd. Organic light emitting diode display
KR20140035156A (ko) * 2012-09-13 2014-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116597A (ko) * 2018-04-03 2019-10-15 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2024124848A1 (zh) * 2022-12-15 2024-06-20 云谷（固安）科技有限公司 栅极驱动电路和显示面板

Also Published As

Publication number Publication date
US9754533B2 (en) 2017-09-05
US20190237016A1 (en) 2019-08-01
US20210005141A1 (en) 2021-01-07
US20170365216A1 (en) 2017-12-21
US20230197006A1 (en) 2023-06-22
US11990092B2 (en) 2024-05-21
KR102270081B1 (ko) 2021-06-29
US20160078809A1 (en) 2016-03-17
US10255853B2 (en) 2019-04-09
US10818229B2 (en) 2020-10-27
US11620943B2 (en) 2023-04-04

Similar Documents

Publication Publication Date Title
KR102270081B1 (ko) 유기 발광 표시 장치
US10211274B2 (en) Organic light emitting display device
KR102313855B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10181480B2 (en) Thin film transistor substrate and display apparatus
CN107342292B (zh) 显示设备
US20170025487A1 (en) Organic light emitting display device
CN109727996B (zh) 薄膜晶体管阵列基板和具有其的有机发光显示装置
US10008517B2 (en) Display device having reduced parasitic capacitance and cross-talk and method of manufacturing the same
KR20180081655A (ko) 유기발광 표시장치
TW201607004A (zh) 顯示設備
KR20140127070A (ko) 유기 발광 표시 장치
KR20160052943A (ko) 박막 트랜지스터 기판
CN110660355A (zh) 显示装置
KR20160089596A (ko) 유기 발광 표시 장치
KR20170031313A (ko) 디스플레이 장치
US8847943B2 (en) Organic light emitting display
KR20220097678A (ko) 디스플레이 장치
JP2016080798A (ja) 表示装置
KR102510401B1 (ko) 표시 장치 및 그 제조 방법
US20240090263A1 (en) Display panel
KR102594291B1 (ko) 유기발광 표시장치 및 그의 구동 방법
KR20150085385A (ko) 박막 트랜지스터의 리페어 방법, 리페어된 박막 트랜지스터를 포함하는 장치, 및 유기 발광 표시 장치
JP2019032557A (ja) 表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant