CN110660355A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110660355A
CN110660355A CN201910572327.9A CN201910572327A CN110660355A CN 110660355 A CN110660355 A CN 110660355A CN 201910572327 A CN201910572327 A CN 201910572327A CN 110660355 A CN110660355 A CN 110660355A
Authority
CN
China
Prior art keywords
electrode
transistor
electrode layer
pixel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910572327.9A
Other languages
English (en)
Inventor
黄荣仁
吉蔼利
金成虎
金应泽
梁容豪
王盛民
李珍雅
曹柱铉
秋性伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110660355A publication Critical patent/CN110660355A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Abstract

本公开涉及一种显示装置，所述显示装置包括：第一电极层；半导体层，所述半导体层包括源区、漏区以及沟道区，其中，所述源区或所述漏区的至少一部分与所述第一电极层重叠；第二电极层，所述第二电极层布置为与所述沟道区相邻；第三电极层，所述第三电极层与所述第二电极层以及所述源区或所述漏区的至少一部分重叠；以及电源线，所述电源线电连接到所述第一电极层和所述第三电极层。

Description

显示装置
技术领域
本发明的示例性实施方式一般地涉及显示装置，并且更具体地涉及具有能够补偿滞后的像素结构的显示装置。
背景技术
诸如有机发光显示装置或液晶显示装置等显示装置包括阵列基底，所述阵列基底包括薄膜晶体管(TFT)、电容器以及多个布线。阵列基底由诸如TFT、电容器以及布线的精细图案形成，并且显示装置通过TFT、电容器以及布线之间的复杂连接而工作。
近来，随着对小型且高分辨率显示装置的需求增加，对包括在这样的显示装置中的TFT、电容器以及布线的高效空间布置、连接结构和驱动方法以及所实现的图像的质量的改善的需求越来越多。
在本背景技术部分中公开的以上信息仅用于对发明构思的背景的理解，因此，以上信息可以包含不构成现有技术的信息。
发明内容
申请人发现小型且高分辨率显示装置中的诸如颜色拖尾的亮度问题可能由滞后导致。根据本发明的示例性实施方式构造的显示装置能够通过补偿滞后来减小或防止颜色拖尾现象。例如，在显示装置的像素驱动电路中的补偿电容器可以通过稳压来补偿滞后。
更具体地，根据本发明的示例性实施方式构造的显示装置可以包括补偿电容器使得可以增加所述驱动晶体管的导通偏置电压，所述补偿电容器具有作为驱动晶体管的源区或漏区的至少一部分的第一电极和连接到接收第一电源电压的电源线的第二电极。可以通过进一步提供一对并联连接的补偿电容器来进一步增加所述驱动晶体管的所述导通偏置电压。
此外，根据本发明的示例性实施方式构造的显示装置可以通过经由控制所述补偿电容器的对电极的面积(宽度)而进行的电容容量控制来区分用于每个彩色像素的所述导通偏置电压。因此，可以为每个彩色像素控制所述导通偏置电压以调节每个彩色像素的发光量和发光时间点。因此，根据示例性实施方式的显示装置可以减小彩色像素之间的发光延迟的偏差，从而改善颜色拖尾和/或色模糊。
附加方面将在随后的描述中被部分地阐述，并且将部分地从描述中显现出来，或者可以通过对所提供的示例性实施例的实践而习得。
根据一个或多个示例性实施例，显示装置包括：第一电极层；半导体层，所述半导体层包括源区、漏区以及沟道区，其中，所述源区或所述漏区的至少一部分与所述第一电极层重叠；第二电极层，所述第二电极层与所述沟道区相邻；第三电极层，所述第三电极层与所述第二电极层以及所述源区或所述漏区的至少一部分重叠；以及电源线，所述电源线电连接到所述第一电极层和所述第三电极层。
所述第一电极层可以与所述沟道区重叠。
所述第一电极层可以设置在所述半导体层的下层上，并且所述第三电极层可以设置在所述半导体层的上层上。
所述电源线可以接收基本上恒定的电压。
所述半导体层的所述沟道区可以是弯曲的。
所述显示装置还可以包括：第一绝缘层，所述第一绝缘层设置在所述第一电极层和所述半导体层之间；第二绝缘层，所述第二绝缘层设置在所述半导体层和所述第二电极层之间；第三绝缘层，所述第三绝缘层设置在所述第二电极层和所述第三电极层之间；以及第四绝缘层，所述第四绝缘层设置在所述第三电极层和所述电源线之间。
根据一个或多个示例性实施例，显示装置包括：第一驱动晶体管，所述第一驱动晶体管在基底的第一像素区中并且具有第一半导体层和第一栅电极，其中，所述第一半导体层包括第一源区、第一漏区以及第一沟道区；第二驱动晶体管，所述第二驱动晶体管在所述基底的与所述第一像素区相邻的第二像素区中并且具有第二半导体层和第二栅电极，其中，所述第二半导体层包括第二源区、第二漏区以及第二沟道区；第一电极层，所述第一电极层面对所述第一源区或所述第一漏区的至少一部分；第二电极层，所述第二电极层面对所述第一栅电极以及所述第一源区或所述第一漏区的至少一部分；第三电极层，所述第三电极层面对所述第二源区或所述第二漏区的至少一部分；第四电极层，所述第四电极层面对所述第二栅电极以及所述第二源区或所述第二漏区的至少一部分；以及电源线，所述电源线电连接到所述第一电极层、所述第二电极层、所述第三电极层以及所述第四电极层。
所述第三电极层的与所述第二源区或所述第二漏区重叠的面积可以大于所述第一电极层的与所述第一源区或所述第一漏区重叠的面积。
所述第二源区或所述第二漏区的与所述第三电极层重叠的面积可以大于所述第一源区或所述第一漏区的与所述第一电极层重叠的面积。
所述第四电极层的与所述第二源区或所述第二漏区重叠的面积可以大于所述第二电极层的与所述第一源区或所述第一漏区重叠的面积。
所述第四电极层的与所述第二源区或所述第二漏区重叠的面积可以大于所述第二电极层的与所述第一源区或所述第一漏区重叠的面积。
所述第四电极层的面积可以大于所述第二电极层的面积。
所述显示装置还可以包括：第三驱动晶体管，所述第三驱动晶体管可以在所述基底的与所述第二像素区相邻的第三像素区中并且具有第三半导体层和第三栅电极，其中，所述第三半导体层可以包括第三源区、第三漏区以及第三沟道区；第五电极层，所述第五电极层面对所述第三源区或所述第三漏区的至少一部分；以及第六电极层面对所述第三栅电极以及所述第三源区或所述第三漏区的至少一部分，其中，所述第五电极层和所述第六电极层可以电连接到所述电源线。
所述第五电极层的与所述第三源区或所述第三漏区重叠的面积可以等于所述第一电极层的与所述第一源区或所述第一漏区重叠的面积。
所述第五电极层的与所述第三源区或所述第三漏区重叠的面积可以等于所述第三电极层的与所述第二源区或所述第二漏区重叠的面积。
根据一个或多个示例性实施例，显示装置包括：第一像素电路，所述第一像素电路在所述基底的所述第一像素区中，并且包括第一驱动晶体管、第一电容器以及第二电容器，所述第一驱动晶体管具有第一半导体层和第一栅电极，其中，所述第一半导体层包括第一源区和第一漏区，所述第一电容器包括第一下电极和第一上电极并且所述第二电容器包括第二下电极和第二上电极；和电源线，所述电源线电连接到所述第一上电极和所述第二下电极，其中，所述第一下电极和所述第二上电极是所述第一源区的一部分或所述第一漏区的一部分，所述第一上电极设置在所述第一半导体层的上层上，并且所述第二下电极设置在所述第一半导体层的下层上。
所述第二下电极可以与所述第一半导体层的沟道区重叠。
所述第一像素电路还可以包括：第三电容器，所述第三电容器具有第三下电极和第三上电极，其中，所述第三上电极可以电连接到所述电源线，并且所述第三下电极可以是所述第一栅电极的一部分。
所述显示装置还可以包括：第二像素电路，所述第二像素电路在所述基底的与所述第一像素区相邻的第二像素区中，并且包括第二驱动晶体管、第四电容器以及第五电容器，所述第二驱动晶体管包括第二半导体层和第二栅电极，其中，所述第二半导体层包括第二源区和第二漏区，所述第四电容器包括第四下电极和第四上电极，并且所述第五电容器包括第五下电极和第五上电极，其中，所述第四上电极和所述第五下电极可以电连接到所述电源线，所述第四下电极和所述第五上电极可以是所述第二源区的一部分或所述第二漏区的一部分，所述第四上电极可以设置在所述第二半导体层的上层上，并且所述第五下电极可以设置在所述第二半导体层的下层上。
所述第四下电极的面积可以大于所述第一下电极的面积。
将理解的是，前面的一般性描述和下面的详细描述都是示例性和说明性的，并且旨在提供对所要求保护的本发明的进一步说明。
附图说明
包括附图以提供对本发明的进一步理解，将附图包括在本说明书中并构成本说明书的一部分，附图示出了本发明的示例性实施例，并与描述一起用于解释发明构思。
图1是根据本发明的示例性实施例构造的显示装置的平面图；
图2是根据示例性实施例构造的图1的显示装置的代表性像素的等效电路图；
图3是示出根据示例性实施例的图2的像素的驱动的时序图；
图4是示出根据比较示例的图2的像素的驱动的时序图；
图5是示出薄膜晶体管的滞后特性的曲线图；
图6是示出由于薄膜晶体管的滞后特性导致的显示装置的亮度问题的曲线图；
图7是根据示例性实施例构造的图2中所示的像素的像素电路的平面图；
图8是图7的第一晶体管、存储电容器以及补偿电容器的放大平面图；
图9是沿着图8的线A-A'截取的剖视图；
图10是根据示例性实施例构造的不同的彩色像素的像素电路的平面图；
图11是图10的第一晶体管、存储电容器以及补偿电容器的放大平面图；
图12是沿着图11的线B-B'和线C-C'截取的剖视图；
图13是根据另一示例性实施例构造的第一晶体管、存储电容器以及补偿电容器的放大平面图；
图14是沿着图13的线D-D'和线E-E'截取的剖视图；
图15是根据另一示例性实施例构造的图2中所示的像素的像素电路的平面图；
图16是图15的第一晶体管、存储电容器以及补偿电容器的放大平面图；
图17是沿着图16的线F-F'截取的剖视图；
图18是根据另一示例性实施例构造的不同的彩色像素的像素电路的平面图；
图19是图18的第一晶体管、存储电容器以及补偿电容器的放大平面图；
图20是沿着图19的线G-G'和线H-H'截取的剖视图；
图21是根据另一示例性实施例构造的第一晶体管、存储电容器以及补偿电容器的放大平面图；并且
图22是沿着图21的线I-I'和线J-J'截取的剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多具体细节以提供对本发明的各种示例性实施例或实施方式的全面的理解。如文中所使用的，“实施例”和“实施方式”是作为采用文中公开的一个或多个发明构思的装置或方法的非限制示例的可互换词语。然而，明显的是，在不具有这些具体细节或者具有一个或多个等同布置的情况下，可以实践各种示例性实施例。在其它情况下，以框图形式示出了公知的结构和装置，以避免使各种示例性实施例不必要地模糊。此外，各种示例性实施例可以是不同的，但不必是排他的。例如，在不脱离发明构思的情况下，示例性实施例的具体形状、配置和特性可以在另一示例性实施例中使用或实施。
除非另有说明，否则示出的示例性实施例将被理解为提供其中可以在实践中实施发明构思的一些方式的不同细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或共同地称作“元件”)可以另外组合、分离、互换和/或重新布置。
交叉影线和/或阴影在附图中的使用通常被提供为使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或表明对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其它特性、属性或性能等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以与描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与描述的顺序相反的顺序执行。另外，同样的附图标记表示同样的元件。
当元件或层被描述为“在”另一元件或另一层“上”、“连接到”另一元件或另一层或“结合到”另一元件或另一层时，所述元件或层可以直接在所述另一元件或另一层上、直接连接到所述另一元件或另一层或直接结合到所述另一元件或另一层，或者可以存在中间元件或中间层。然而，当元件或层被描述为“直接在”另一元件或另一层“上”、“直接连接到”另一元件或另一层或“直接结合到”另一元件或另一层时，不存在中间元件或中间层。为此，术语“连接”可以指在具有或不具有中间元件的情况下的物理连接、电连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于诸如x轴、y轴和z轴的直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或者诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括相关所列项中的一个或多个的任何组合和所有组合。
尽管文中可以使用术语“第一”和“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
为了描述的目的，在文中可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”或“侧”(例如，如在“侧壁”中)等空间相对术语，从而描述如附图中示出的一个(一些)元件与另一(另一些)元件的关系。除了附图中描绘出的方位之外，空间相对术语还旨在包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可以包含上方和下方两种方位。此外，设备可以被另外定位(例如，旋转90度或者在其它方位处)，如此，相应地解释在文中使用的空间相对描述语。
在文中使用的术语是为了描述具体实施例的目的，而非旨在限制。如文中所使用的，除非上下文另外明确指示，否则单数形式“一个”、“一种”和“所述”也旨在包括复数形式。另外，当在本说明书中使用术语“包括”时，所述术语说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或多个其它特征、其它整体、其它步骤、其它操作、其它元件、其它组件和/或它们的组。还应注意的是，如文中所使用的，术语“基本上”、“大约”和其它相似术语用作近似术语而不是程度术语，如此，术语“基本上”、“大约”和其它相似术语用于解释本领域普通技术人员能认识到的测量值、计算值和/或提供值的固有偏差。
在文中参照作为理想化的示例性实施例和/或中间结构的示意图的剖视图和/或分解图描述了各种示例性实施例。如此，将预期由于例如制造技术和/或公差导致的图示的形状的变化。因此，文中公开的示例性实施例不应当被必然解释为限于区域的具体示出的形状，而是将包括由例如制造导致的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，附图中示出的区域不必旨在是限制性的。
除非另外定义，否则文中使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域中的普通技术人员所通常理解的含义相同的含义。除非在文中明确地如此定义，否则诸如在通用字典中定义的术语的术语应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，而不应当以理想化或者过于形式化的含义来解释所述术语。
图1是根据本发明的示例性实施例构造的显示装置1的平面图。
参照图1，根据示例性实施例的显示装置1包括基底10。基底10包括显示区域DA和在显示区域DA外部的外围区域PA。
在基底10的显示区域DA中可以布置有多个像素PX。用于传输待施加到显示区域DA的电信号的各种布线可以在基底10的外围区域PA中。
像素PX可以包括发射第一颜色的光的第一子像素、发射第二颜色的光的第二子像素以及发射第三颜色的光的第三子像素。在文中，还可以将子像素称作“彩色像素”。第一像素可以是红色像素，第二像素可以是绿色像素，并且第三像素可以是蓝色像素。然而，示例性实施例不限于此，并且显示装置1可以包括具有发射不同颜色的光的子像素的一个或多个像素。
图2是根据示例性实施例构造的图1的显示装置1的代表性像素的等效电路图。
像素PX包括发光的发光器件和从多个布线接收信号并且驱动发光器件的像素电路。在下文中，将具有作为发光器件的有机发光器件OLED的像素PX作为示例来描述，但是本发明的原理可以适用于如将由本领域技术人员认可的其它类型的发光器件。
布线可以包括用于传输第一扫描信号GI的第一扫描线GIL、用于传输第二扫描信号GW的第二扫描线GWL、用于传输第三扫描信号GB的第三扫描线GBL、用于传输数据信号DATA的数据线DL以及用于传输第一电源电压ELVDD的电源线PL。本公开还可以包括但是不限于用于传输初始化电压Vint的初始化线VL和用于传输发光控制信号EM的发光控制线EML。
像素PX的像素电路可以包括多个晶体管T1、T2、T3、T4、T5、T6和T7以及电容器Cst和Cse1、Cse2。图2的第一电极E11、E21、E31、E41、E51、E61和E71以及第二电极E12、E22、E32、E42、E52、E62和E72根据晶体管的类型(p型或n型)和/或工作条件可以是源电极(源区)或漏电极(漏区)。
第一晶体管T1包括连接到存储电容器Cst的第一电极Cst1的栅电极G1、经由第五晶体管T5连接到电源线PL的第一电极E11以及经由第六晶体管T6电连接到有机发光器件OLED的像素电极的第二电极E12。第一晶体管T1用作驱动晶体管，并且根据第二晶体管T2的开关操作接收数据信号DATA以将电流供应到有机发光器件OLED。
第二晶体管T2包括连接到第二扫描线GWL的栅电极G2、连接到数据线DL的第一电极E21以及连接到第一晶体管T1的第一电极E11的第二电极E22。第二晶体管T2响应于通过第二扫描线GWL接收的第二扫描信号GW而导通，并且执行开关操作以将传输到数据线DL的数据信号DATA传输到第一晶体管T1的第一电极E11。
第三晶体管T3包括连接到第二扫描线GWL的栅电极G3、连接到第一晶体管T1的第二电极E12的第一电极E31以及连接到第四晶体管T4的第二电极E42、存储电容器Cst的第一电极Cst1和第一晶体管T1的栅电极G1的第二电极E32。第三晶体管T3响应于通过第二扫描线GWL接收的第二扫描信号GW而导通以便以二极管方式连接第一晶体管T1。
第四晶体管T4包括连接到第一扫描线GIL的栅电极G4、连接到初始化线VL的第一电极E41以及连接到第三晶体管T3的第二电极E32、存储电容器Cst的第一电极Cst1和第一晶体管T1的栅电极G1的第二电极E42。第四晶体管T4响应于通过第一扫描线GIL接收的第一扫描信号GI而导通以将初始化电压Vint传输到第一晶体管T1的栅电极G1并且初始化第一晶体管T1的栅极电压。
第五晶体管T5包括连接到发射控制线EML的栅电极G5、连接到电源线PL的第一电极E51以及连接到第一晶体管T1的第一电极E11和第二晶体管T2的第二电极E22的第二电极E52。
第六晶体管T6包括连接到发射控制线EML的栅电极G6、连接到第一晶体管T1的第二电极E12和第三晶体管T3的第一电极E31的第一电极E61以及连接到有机发光器件OLED的像素电极的第二电极E62。
第五晶体管T5和第六晶体管T6响应于通过发光控制线EML接收的发光控制信号EM而同时导通，使得电流流到有机发光器件OLED。
第七晶体管T7包括连接到第三扫描线GBL的栅电极G7、连接到第六晶体管T6的第二电极E62和有机发光器件OLED的像素电极的第一电极E71以及连接到初始化线VL的第二电极E72。第七晶体管T7响应于通过第三扫描线GBL接收的第三扫描信号GB而导通以将初始化电压Vint传输到有机发光器件OLED的像素电极并且初始化有机发光器件OLED的像素电极的电压。
连接到第七晶体管T7的栅电极G7的第三扫描线GBL可以是下一行或前一行的第一扫描线GIL或第二扫描线GWL，并且第三扫描信号GB可以是下一行或前一行的第一扫描信号GI或第二扫描信号GW。可以省略第七晶体管T7。
存储电容器Cst包括连接到第一晶体管T1的栅电极G1的第一电极Cst1和连接到电源线PL的第二电极Cst2。存储电容器Cst的第一电极Cst1还连接到第三晶体管T3的第二电极E32和第四晶体管T4的第二电极E42。
第一补偿电容器Cse1包括连接到第一晶体管T1的第一电极E11的第一电极Cse11和连接到电源线PL的第二电极Cse12。第一补偿电容器Cse1的第一电极Cse11还连接到第二晶体管T2的第二电极E22和第五晶体管T5的第二电极E52。
第二补偿电容器Cse2与第一补偿电容器Cse1并联连接。第二补偿电容器Cse2包括连接到第一晶体管T1的第一电极E11的第一电极Cse21和连接到电源线PL的第二电极Cse22。第二补偿电容器Cse2的第一电极Cse21还连接到第二晶体管T2的第二电极E22和第五晶体管T5的第二电极E52。
有机发光器件OLED包括像素电极和面对像素电极的公共电极，并且公共电极可以接收第二电源电压ELVSS。
中间层在有机发光器件OLED的像素电极和公共电极之间。中间层包括发光的有机发射层，此外还可以包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)以及电子注入层(EIL)中的至少一个。然而，所示出的实施例不限于此，并且各种功能层可以在像素电极和公共电极之间。
有机发射层可以发射红光、绿光或蓝光。然而，本公开不限于此，并且有机发射层可以发射白光。在此情况下，有机发射层可以包括其中堆叠有发射红光的发光材料、发射绿光的发光材料和发射蓝光的发光材料的结构，或者可以包括其中混合有发射红光的发光材料、发射绿光的发光材料和发射蓝光的发光材料的结构。
有机发光器件OLED从第一晶体管T1接收驱动电流Ioled并且发射预定颜色的光以显示图像。
图3是示出根据示例性实施例的图2的像素的驱动的时序图。
参照图3，像素PX在一帧内执行从第一时段t1至第四时段t4的滞后补偿(hysteresis compensation)、在第五时段t5中的初始化、在第六时段t6中的阈值电压补偿和数据写入以及在第八时段t8中的发光。在用于发光的第八时段t8之前，还可以执行在第七时段t7中的发光器件的初始化。
在从第一时段t1至第四时段t4的滞后补偿期间，对像素PX重复执行初始化和阈值电压补偿。
在第一时段t1和第三时段t3中，将第一扫描信号GI供应到第一扫描线GIL，并且通过响应于第一扫描信号GI而导通的第四晶体管T4将初始化电压Vint供应到第一晶体管Tl的栅电极G1。
此外，在第二时段t2和第四时段t4中，将第二扫描信号GW供应到第二扫描线GWL，并且通过响应于第二扫描信号GW而导通的第三晶体管T3以二极管方式连接第一晶体管T1，以补偿第一晶体管T1的阈值电压。
在第一时段t1至第四时段t4期间，在将数据信号施加到像素PX之前，将导通偏置电压施加到第一晶体管T1的栅电极G1，并且执行第一晶体管T1的滞后补偿。
此后，在第五时段t5中，将第一扫描信号GI供应到第一扫描线GIL，并且通过响应于第一扫描信号GI而导通的第四晶体管T4将初始化电压Vint供应到第一晶体管Tl的栅电极G1。第一补偿电容器Cse1防止第一晶体管T1的第一电极E11的电压降。
然后，在第六时段t6中，将第二扫描信号GW供应到第二扫描线GWL，并且第二晶体管T2和第三晶体管T3导通。当第三晶体管T3导通时，以二极管方式连接第一晶体管T1。当以二极管方式连接第一晶体管T1时，将与数据信号DATA对应的补偿电压和第一晶体管T1的阈值电压施加到第一晶体管T1的栅电极G1。这里，将与在第一电源电压ELVDD和补偿电压之间的差对应的电荷存储在存储电容器Cst中。
在第七时段t7中，将第三扫描信号GB供应到第三扫描线GBL，并且第七晶体管T7导通。通过第七晶体管T7将初始化电压Vint供应到有机发光器件OLED的像素电极。
在第八时段t8中，通过从发光控制线EML供应的发光控制信号EM使第五晶体管T5和第六晶体管T6导通。因此，在第一晶体管T1中产生根据第一晶体管T1的栅电极G1的电压和第一电源电压ELVDD之间的电压差的驱动电流Ioled，并且通过第六晶体管T6将驱动电流Ioled供应到有机发光器件OLED。
在图3的示例性实施例中，在第七时段t7中，将第三扫描信号GB供应到第三扫描线GBL，但是本公开不限于此。第七时段t7与第二时段t2、第四时段t4和第六时段t6中的至少一个重叠，并且可以将第二扫描信号GW供应到第三扫描线GBL。
图4是示出根据比较示例的图2的像素的驱动的时序图。图5是示出薄膜晶体管的滞后特性的曲线图，并且图6是示出由于薄膜晶体管的滞后特性导致的显示装置的亮度问题的曲线图。
当显示装置显示图像时，发生预定颜色的颜色拖尾(余像)，所述颜色拖尾是由其中通过发射不同颜色的光的像素(下文中，称作‘彩色像素’)发光的时间点之间的差和薄膜晶体管的滞后特性所导致。
根据图4的比较示例的像素驱动方法执行第一晶体管T1的初始化(t5')、阈值电压补偿和数据写入(t6')、发光器件的初始化(t7')以及发光(t8')，而没有根据图3的示例性实施例的像素驱动方法的滞后补偿(t1至t4)。
参照图5和图6，当将第二扫描信号GW供应到第二扫描线GWL时，施加数据信号并且补偿第一晶体管T1的阈值电压。这里，由于薄膜晶体管的滞后特性，阈值电压根据前一发光状态是导通状态还是截止状态而改变。
因此，当像素从黑色显示变为白色显示时，在其中第一晶体管T1在截止状态下接收数据信号的第一帧的白色亮度和其中第一晶体管T1在导通状态下接收数据信号的第二帧的白色亮度之间发生亮度差。
为了解决由薄膜晶体管的滞后特性导致的问题，在用于使第一晶体管T1的阈值电压在相同的方向上偏移并且补偿滞后的阈值电压补偿之前，示例性实施例将任意的导通偏置电压以预定的次数施加到第一晶体管T1。偏置电压Vgs表示介于第一晶体管T1的栅电极G1的电压Vgate和第一电极E11的电压Vsource之间的差(Vsource-Vgate＝Vgs)。导通偏置电压是大于阈值电压Vth的偏置电压。
转到图3的时序图，当在第五时段t5中将初始化电压Vint施加到第一晶体管T1的栅电极G1时，第一晶体管T1的栅电极G1的电压Vgate是介于在初始化电压施加之前的电压和初始化电压Vint之间的差。通过第一晶体管T1的寄生电容，第一晶体管T1的栅电极G1的电压下降，并且第一晶体管T1的第一电极E11的电压也下降。这里，第一晶体管T1的偏置电压下降。因此，可以减小第一晶体管T1的输出电流。
因此，为了像素PX的电源线PL和第一晶体管T1的第一电极E11之间的电压稳定性，示例性实施例添加了第一补偿电容器Cse1和第二补偿电容器Cse2。第一补偿电容器Cse1和第二补偿电容器Cse2可以减小第一晶体管T1的第一电极E11中的电压波动，使得可以确保导通偏置电压。导通偏置电压越高，由像素发射的光的量越大，并且在显示黑色之后的显示白色的第一帧的亮度和第二帧的亮度之间的偏差可以减小。
所示出的实施例公开了第一补偿电容器Cse1和第二补偿电容器Cse2的并联连接，但是不限于此。示例性实施例可以包括第一补偿电容器Cse1和第二补偿电容器Cse2中的仅一个。相比于仅包括一个补偿电容器的示例性实施例，其中第一补偿电容器Cse1和第二补偿电容器Cse2彼此并联连接的示出的实施例可以增加补偿电容器的电容容量以进一步增强余像改善效果。
图7是根据示例性实施例构造的图2中所示的像素的像素电路的平面图。图8是图7的第一晶体管T1、存储电容器Cst以及补偿电容器Cse1和Cse2的放大平面图。图9是沿着图8的线A-A'截取的剖视图。
像素PX布置在其中在第一方向上延伸的多个布线和在与第一方向交叉的第二方向上延伸的多个布线彼此交叉的点处。第一扫描线GIL、第二扫描线GWL、第三扫描线GBL、初始化线VL以及发光控制线EML在第二方向上延伸。数据线DL和电源线PL在第一方向上延伸。
第一晶体管T1至第七晶体管T7中的每个包括：半导体层，所述半导体层包括源区、漏区以及介于源区和漏区之间的沟道区；和栅电极，所述栅电极布置为在与沟道区对应的位置处与半导体层绝缘。源区可以是图2中所示的第一电极和第二电极中的一个，并且漏区可以是第一电极和第二电极中的另一个。在下文中，为便于描述，将源区和漏区称作第一电极和第二电极。
在基底10上，半导体层可以形成在第一绝缘层12上。
基底10可以是柔性基底。基底10可以是塑料基底。基底10可以形成为有机层和无机层的堆叠结构。例如，基底10可以是有机层/无机层/有机层/无机层的堆叠结构。作为基底10的最上层的无机层可以是屏障层。
半导体层例如由多晶硅制成，并且包括未掺杂有杂质的沟道区以及掺杂有杂质的第一电极和第二电极。杂质可以根据晶体管的类型而改变，并且可以包括n型杂质或p型杂质。第一晶体管T1至第七晶体管T7的半导体层可以布置在相同的层上，并且可以在被彼此连接时弯曲成各种形状。
用作第二补偿电容器Cse2的第二电极Cse22的导电层110可以布置在基底10和半导体层之间。导电层110可以布置在缓冲层11(见图9)上。可以省略缓冲层11。
在半导体层和栅电极之间布置有第二绝缘层13(见图9)。
第一扫描线GIL、第二扫描线GWL、第三扫描线GBL以及发光控制线EML在与第一晶体管T1至第七晶体管T7的栅电极G1至G7的层相同的层上方在第二方向上延伸。第三绝缘层14(见图9)在第一晶体管T1至第七晶体管T7的栅电极G1至G7上。
第一晶体管T1包括半导体层和栅电极G1，所述半导体层包括第一电极E11、第二电极E12和沟道区C1。在平面图中，第一晶体管T1的栅电极G1与沟道区C1重叠。第一晶体管T1的半导体层在第一电极E11和第二电极E12之间具有曲线，使得沟道区C1可以形成得长，并且施加到栅电极G1的栅极电压的驱动范围可以变宽。第一晶体管T1的半导体层的形状可以具有各种形状，诸如曲线形状‘C’、
Figure BDA0002111218060000151
、‘S’、‘M’或‘W’等。
第二晶体管T2包括半导体层和栅电极G2，所述半导体层包括第一电极E21、第二电极E22以及沟道区C2。在平面图中，第二晶体管T2的栅电极G2与沟道区C2重叠。第二晶体管T2的第一电极E21通过第二绝缘层13至第四绝缘层15(见图9)的接触孔电连接到数据线DL。第二晶体管T2的第二电极E22连接到第一晶体管T1的第一电极E11。
第三晶体管T3包括半导体层和栅电极G3，所述半导体层包括第一电极E31、第二电极E32以及沟道区C3。在平面图中，第三晶体管T3的栅电极G3与沟道区C3重叠，并且通过第二扫描线GWL的一部分形成。第三晶体管T3的第一电极E31连接到第一晶体管T1的第二电极E12，并且第二电极E32通过连接电极电连接到第一晶体管T1的栅电极G1。连接电极通过第二绝缘层13至第四绝缘层15的暴露第三晶体管T3的第二电极E32的接触孔和第三绝缘层14和第四绝缘层15的暴露第一晶体管T1的栅电极G1的接触孔将第三晶体管T3的第二电极E32连接到第一晶体管T1的栅电极G1。
第四晶体管T4包括半导体层和栅电极G4，所述半导体层包括第一电极E41、第二电极E42以及沟道区C4。在平面图中，第四晶体管T4的栅电极G4与沟道区C4重叠，并且通过第一扫描线GIL的一部分形成。第四晶体管T4的第一电极E41通过连接电极电连接到初始化线VL，并且第二电极E42电连接到第三晶体管T3的第二电极E32和第一晶体管T1的栅电极G1。连接电极通过第二绝缘层13至第四绝缘层15的暴露第四晶体管T4的第一电极E41的接触孔和第四绝缘层15的暴露初始化线VL的接触孔将初始化线VL连接到第四晶体管T4的第一电极E41。初始化线VL布置在与存储电容器Cst的第二电极Cst2的层相同的层上方。
第五晶体管T5包括半导体层和栅电极G5，所述半导体层包括第一电极E51、第二电极E52以及沟道区C5。在平面图中，第五晶体管T5的栅电极G5与沟道区C5重叠，并且由发光控制线EML的一部分形成。第五晶体管T5的第一电极E51通过第二绝缘层13至第四绝缘层15的暴露第一电极E51的一部分的接触孔电连接到电源线PL，并且第二电极E52连接到第一晶体管T1的第一电极E11。
第六晶体管T6包括半导体层和栅电极G6，所述半导体层包括第一电极E61、第二电极E62以及沟道区C6。在平面图中，第六晶体管T6的栅电极G6与沟道区C6重叠，并且由发光控制线EML的一部分形成。第六晶体管T6的第一电极E61连接到第一晶体管T1的第二电极E12，并且第二电极E62电连接到有机发光器件OLED的像素电极。第六晶体管T6的第二电极E62通过第二绝缘层13至第四绝缘层15的暴露第二电极E62的一部分的接触孔电连接到第四绝缘层15上方的连接电极。像素电极通过经由在连接到第六晶体管T6的第二电极E62的连接电极上方的第五绝缘层的过孔电连接到连接电极而电连接到第六晶体管T6的第二电极E62。
第七晶体管T7包括半导体层和栅电极G7，所述半导体层包括第一电极E71、第二电极E72以及沟道区C7。在平面图中，第七晶体管T7的栅电极G7与沟道区C7重叠，并且由第三扫描线GBL的一部分形成。第七晶体管T7的第二电极E72连接到第四晶体管T4的第一电极E41，并且第一电极E71连接到第六晶体管T6的第二电极E62。
存储电容器Cst的第一电极Cst1是第一晶体管T1的栅电极G1。即，能够理解的是，存储电容器Cst的第一电极Cst1和第一晶体管T1的栅电极G1成为一体。存储电容器Cst的第一电极Cst1以正方形形状与相邻的像素分离形成，并且形成在与第一扫描线GIL、第二扫描线GWL、第三扫描线GBL以及发光控制线EML的层相同的层上方，并且由与第一扫描线GIL、第二扫描线GWL、第三扫描线GBL以及发光控制线EML的材料相同的材料形成。
存储电容器Cst的第二电极Cst2连接到在第二方向上彼此相邻的像素、即在相同行上的像素的第二电极Cst2。存储电容器Cst的第二电极Cst2与第一电极Cst1重叠以便覆盖整个第一电极Cst1，并且根据平面图和剖视图与第一晶体管T1垂直地重叠。存储电容器Cst的第一电极Cst1和第二电极Cst2之间的第三绝缘层14用作介电层。存储电容器Cst的第二电极Cst2在与暴露第一电极Cst1的一部分的接触孔对应的位置处具有开口。
第四绝缘层15在存储电容器Cst的第二电极Cst2上方。在第四绝缘层15上方，数据线DL和电源线PL在第一方向上延伸。电源线PL与存储电容器Cst的第二电极Cst2部分地重叠。
存储电容器Cst的第二电极Cst2通过第四绝缘层15的暴露第二电极Cst2的一部分的接触孔CH1电连接到电源线PL。因此，电源线PL用作在第一方向上的电源线，并且存储电容器Cst的第二电极Cst2用作在第二方向上的电源线。因此，电源线PL作为整体可以具有网格结构。电源线PL电连接到第五晶体管T5的第一电极E51。
第一补偿电容器Cse1的第一电极Cse11是第一晶体管T1的第一电极E11的至少一部分。即，能够理解的是，第一补偿电容器Cse1的第一电极Cse11和第一晶体管T1的第一电极E11成为一体。
第一补偿电容器Cse1的第二电极Cse12是从存储电容器Cst的第二电极Cst2延伸并且覆盖第一晶体管T1的第一电极E11的至少一部分的电极层。即，能够理解的是，第一补偿电容器Cse1的第二电极Cse12和存储电容器Cst的第二电极Cst2成为一体。因此，第一补偿电容器Cse1的第二电极Cse12电连接到电源线PL。
第二补偿电容器Cse2的第一电极Cse21是第一晶体管T1的第一电极E11的至少一部分。即，能够理解的是，第二补偿电容器Cse2的第一电极Cse21和第一晶体管T1的第一电极E11成为一体。
第二补偿电容器Cse2的第二电极Cse22是布置在第一晶体管T1的第一电极E11下方以便与第一晶体管T1的第一电极E11重叠的电极层110。第二补偿电容器Cse2的第二电极Cse22不与第一晶体管T1的沟道区C1重叠。第二补偿电容器Cse2的第二电极Cse22通过第一绝缘层12至第三绝缘层14的接触孔CH2电连接到第一补偿电容器Cse1的第二电极Cse12。因此，第二补偿电容器Cse2的第二电极Cse22电连接到电源线PL。
在与存储电容器Cst的第二电极Cst2的层相同的层上方，初始化线VL在第二方向上延伸。在第四绝缘层15(见图9)上方，数据线DL和电源线PL在第一方向上延伸。
像素PX可以包括遮光构件120，所述遮光构件120覆盖第二晶体管T2的第一电极E21和第二电极E22中的至少一个的一部分、和/或第三晶体管T3的第一电极E31和第二电极E32中的至少一个的一部分、和/或第四晶体管T4的第一电极E41和第二电极E42中的至少一个的一部分。
遮光构件120可以在与初始化线VL的层相同的层上方。遮光构件120可以包括与初始化线VL的材料相同的材料。遮光构件120可以电连接到电源线PL或初始化线VL。遮光构件120连接到电源线PL或初始化线VL并且接收恒定电压，使得可以防止第二晶体管T2、第三晶体管T3以及第四晶体管T4被其它外围电信号影响。即，遮光构件120可以改善像素PX的电路的工作特性。
参照图8和图9，像素PX的第一晶体管T1包括：半导体层，所述半导体层包括第一电极E11、第二电极E12以及沟道区C1；和栅电极G1，所述栅电极G1对应于沟道区C1。在平面图和剖视图中，存储电容器Cst、第一补偿电容器Cse1以及第二补偿电容器Cse2与第一晶体管T1垂直地重叠。存储电容器Cst包括作为下电极的第一电极Cst1和作为上电极的第二电极Cst2。第一补偿电容器Cse1包括作为下电极的第一电极Cse11和作为上电极的第二电极Cse12。第二补偿电容器Cse2包括作为下电极的第二电极Cse22和作为上电极的第一电极Cse21。
电极层110至少与第一晶体管T1的第一电极E11重叠。电极层111至少包括至少与第一晶体管T1的栅电极G1重叠的第一区111-1和至少与第一晶体管T1的第一电极E11重叠的第二区111-2。电极层110的一部分和电极层111的第二区111-2与数据线DL重叠。
电极层111的第一区111-1用作存储电容器Cst的第二电极Cst2。电极层111的第二区111-2用作第一补偿电容器Cse1的第二电极Cse12。电极层111通过接触孔CH1电连接到电源线PL。
存储电容器Cst由作为第一晶体管T1的栅电极G1的第一电极Cst1和与第一电极Cst1相对的第二电极Cst2形成。第一补偿电容器Cse1由作为第一晶体管T1的第一电极E11的第一电极Cse11和与第一电极Cse11相对的第二电极Cse12形成。存储电容器Cst的第二电极Cst2和第一补偿电容器Cse1的第二电极Cse12通过第四绝缘层15的接触孔CH1电连接到电源线PL。
电极层110用作第二补偿电容器Cse2的第二电极Cse22。电极层110通过接触孔CH2电连接到电源线PL。第二补偿电容器Cse2由作为第一晶体管T1的第一电极E11的第一电极Cse21和与第一电极Cse21相对的第二电极Cse22形成。
在示例性实施例中，为每个彩色像素不同地设计第一补偿电容器Cse1和第二补偿电容器Cse2的电容容量，并且可以不同地设置用于每个彩色像素的导通偏置电压，使得可以调节用于每个彩色像素的发光量。因此，可以减小由于每个彩色像素的输出电流的偏差所导致的其中发光的时间点之间的差异。通过改变电极的面对面积(重叠面积)的量，可以实现用于每个彩色像素的第一补偿电容器Cse1和第二补偿电容器Cse2的电容容量。
图10是根据示例性实施例构造的不同的彩色像素的像素电路的平面图。图11是图10的第一晶体管T1、存储电容器Cst以及补偿电容器Cse1和Cse2的放大平面图。图12是沿着图11的线B-B'和线C-C'截取的剖视图。在下文中，将省略与参照图7至图9描述的内容重复的内容的详细描述。
图10示出其中在基底10的第一像素区中布置有第一像素PX1并且在与第一像素区相邻的第二像素区中布置有第二像素PX2的示例。在与第二像素区相邻的第三像素区中可以布置有第三像素PX3。第一像素区至第三像素区可以沿着第二方向依次布置。如图2中所示，第一像素PX1至第三像素PX3中的每个包括发光器件和连接到发光器件的像素电路。在图10中，为便于说明，第一像素PX1的像素电路布置在第一像素区中，并且第二像素PX2的像素电路布置在第二像素区中。
在图11和图12中，为便于说明，不同的附图标记用于在第一像素PX1的像素电路和第二像素PX2的像素电路之间进行区分。
第一像素PX1的电极层110a的长度和宽度(或面积)与第二像素PX2的电极层110b的长度和宽度(或面积)基本上相同。第一像素PX1的电极层111a的长度和宽度(或面积)与第二像素PX2的电极层111b的长度和宽度(或面积)基本上相同。这里，长度在第一方向上并且宽度在第二方向上。
第二像素PX2的第一晶体管T1的第一电极E11_2的宽度W2或面积大于第一像素PX1的第一晶体管T1的第一电极E11_1的宽度W1或面积。因此，第二像素PX2的第一晶体管T1的第一电极E11_2与电极层110b和电极层111b中的每个的面对面积大于第一像素PX1的第一晶体管T1的第一电极E11_1与电极层110a和电极层111a中的每个的面对面积。因此，第二像素PX2的第一补偿电容器Cse1的电容容量大于第一像素PX1的第一补偿电容器Cse1的电容容量，并且第二像素PX2的第二补偿电容器Cse2的电容容量大于第一像素PX1的第二补偿电容器Cse2的电容容量。
通过调节第一像素PX1和第二像素PX2的第一晶体管T1的第一电极E11的宽度或面积，所示出的实施例可以通过使用第一像素PX1和第二像素PX2的第一补偿电容器Cse1和第二补偿电容器Cse2之间的电容容量差异来导出第一像素PX1和第二像素PX2之间的导通偏置电压偏差。因此，将强的导通偏置电压施加到第二像素PX2而不是第一像素PX1以加快响应速率，从而减小像素之间的发光延迟的差异。
在第三像素区中的第三像素PX3的第一补偿电容器Cse1和第二补偿电容器Cse2的电容容量可以与第一像素PX1的第一补偿电容器Cse1和第二补偿电容器Cse2的电容容量或者第二像素PX2的第一补偿电容器Cse1和第二补偿电容器Cse2的电容容量基本上相同或不同。即，第三像素PX3的第一晶体管T1的第一电极E11的宽度或面积可以与第一像素PX1或第二像素PX2的第一晶体管T1的第一电极E11的宽度或面积基本上相同或不同。第一像素PX1的第一晶体管T1的第一电极E11_1与电极层(第一电极层)110a和电极层(第二电极层)111a中的每个的面对面积可以与第三像素PX3的第一晶体管的第一电极与第三像素PX3的第一电极层和第二电极层中的每个的面对面积基本上相同或不同。第二像素PX2的第一晶体管T1的第一电极E11_2与电极层110b和电极层111b中的每个的面对面积可以与第三像素PX3的第一晶体管T1的第一电极与第三像素PX3的第一电极层和第二电极层中的每个的面对面积基本上相同或不同。
图13是根据另一示例性实施例构造的第一晶体管T1、存储电容器Cst以及补偿电容器Cse1和Cse2的放大平面图。图14是沿着图13的线D-D'和线E-E'截取的剖视图。在下文中，将主要描述与上述示例性实施例不同的内容以避免多余。
图13和图14中所示的示例性实施例与图11和图12中所示的示例性实施例的不同之处在于，第一像素PX1的电极层111a的尺寸(面积)不同于第二像素PX2的电极层111b。
第二像素PX2的电极层111b的宽度W4或面积大于第一像素PX1的电极层111a的宽度W3或面积。第二像素PX2的电极层111b覆盖第一晶体管T1的栅电极G1_2和第一电极E11_2两者，而第一像素PX1的电极层111a覆盖第一晶体管T1的栅电极G1_1和第一晶体管T1的第一电极E11_1的一部分。第二像素PX2的第一晶体管T1的第一电极E11_2的宽度大于第一像素PX1的第一晶体管T1的第一电极E11_1的宽度。在另一示例性实施例中，第一像素PX1的第一晶体管T1的第一电极E11_1的宽度与第二像素PX2的第一晶体管T1的第一电极E11_2的宽度基本上相同。
因此，第二像素PX2的第一晶体管T1的第一电极E11_2与电极层111b的面对面积大于第一像素PX1的第一晶体管T1的第一电极E11_1与电极层111a的面对面积。因此，第二像素PX2的第一补偿电容器Cse1的电容容量大于第一像素PX1的第一补偿电容器Cse1的电容容量。
通过调节第一像素PX1和第二像素PX2的第一补偿电容器Cse1的第二电极Cse12的宽度或面积，所示出的实施例可以通过使用第一像素PX1和第二像素PX2的第一补偿电容器Cse1和第二补偿电容器Cse2之间的电容容量差异来导出第一像素PX1和第二像素PX2之间的导通偏置电压偏差。因此，将强的导通偏置电压施加到第二像素PX2而不是第一像素PX1以加快响应速率，从而减小像素之间的发光延迟的差异。
第三像素区中的第三像素PX3的第一补偿电容器Cse1的电容容量可以与第一像素PX1的第一补偿电容器Cse1的电容容量或者第二像素PX2的第一补偿电容器Cse1的电容容量基本上相同或不同。即，第三像素PX3的第一补偿电容器Cse1的第二电极Cse12的宽度或面积可以与第一像素PX1或第二像素PX2的第一补偿电容器Cse1的第二电极Cse12的宽度或面积基本上相同或不同。第二像素PX2的第一晶体管T1的第一电极E11_2与电极层(第二电极层)111b的面对面积可以与第三像素PX3的第一晶体管的第一电极与第三像素PX3的第二电极层的面对面积基本上相同或不同。
图15是根据另一示例性实施例构造的图2中所示的像素的像素电路的平面图。图16是图15的第一晶体管T1、存储电容器Cst以及补偿电容器Cse1和Cse2的放大平面图。图17是沿着图16的线F-F'截取的剖视图。在下文中，将主要描述与图7至图9的示例性实施例不同的内容以避免多余。
图15至图17的示例性实施例与图7至图9的示例性实施例的不同之处在于，像素PX的电极层110与第一晶体管T1的第一电极E11和沟道区C1重叠。
电极层110包括：至少与第一晶体管T1的第一电极E11重叠的第一区110-1和从第一区110-1延伸并与第一晶体管T1的沟道区C1重叠的第二区110-2。
电极层110的第一区110-1用作第二补偿电容器Cse2的第二电极Cse22。电极层110的第二区110-2用作底栅电极，所述底栅电极用于与第一晶体管T1的栅电极G1一起控制沟道区C1的载流子运动。由于电极层110接收第一电源电压ELVDD，因此可以进一步确保第一晶体管T1的导通偏置电压。
图18是根据另一示例性实施例构造的不同的彩色像素的像素电路的平面图。图19是图18的第一晶体管T1、存储电容器Cst和补偿电容器Cse1和Cse2的放大平面图。图20是沿着图19的线G-G'和线H-H'截取的剖视图。
图18至图20的实施例与图10至图12的实施例的不同之处在于，像素PX的电极层110与第一晶体管T1的第一电极E11和沟道区C1重叠。
在图18至图20的示出的实施例中，第二像素PX2的第一晶体管T1的第一电极E11_2的宽度W2或面积大于第一像素PX1的第一晶体管T1的第一电极E11_1的宽度W1或面积。即，通过调节第一像素PX1和第二像素PX2的第一晶体管T1的第一电极E11的宽度或面积，所示出的实施例可以通过使用第一像素PX1和第二像素PX2的第一补偿电容器Cse1和第二补偿电容器Cse2之间的电容容量差异来导出第一像素PX1和第二像素PX2之间的导通偏置电压偏差。因此，将强的导通偏置电压施加到第二像素PX2而不是第一像素PX1以加快响应速率，从而减小像素之间的发光延迟的差异。
此外，在所示出的实施例中，电极层110与第一晶体管T1的第一电极E11和沟道区C1重叠，使得电极层110的一部分用作第二补偿电容器Cse2的第二电极Cse22，并且其它部分用作用于控制沟道区C1的载流子运动的底栅电极。因此，由于电极层110接收第一电源电压ELVDD，因此可以进一步确保第一晶体管T1的导通偏置电压。
图21是根据另一示例性实施例的第一晶体管T1、存储电容器Cst以及补偿电容器Cse1和Cse2的放大平面图。图22是沿着图21的线I-I'和线J-J'截取的剖视图。在下文中，将主要描述与上述示例性实施例不同的内容以避免多余。
图21和图22中所示的实施例与图19和图20中所示的实施例的不同之处在于，第一像素PX1的电极层111a的尺寸(面积)不同于第二像素PX2的电极层111b。
第二像素PX2的电极层111b的宽度W4或面积大于第一像素PX1的电极层111a的宽度W3或面积。即，通过调节第一像素PX1和第二像素PX2的第一补偿电容器Cse1的第二电极Cse12的宽度或面积，所示出的实施例可以通过使用第一像素PX1和第二像素PX2的第一补偿电容器Cse1之间的电容容量差异来导出第一像素PX1和第二像素PX2之间的导通偏置电压偏差。因此，将强的导通偏置电压施加到第二像素PX2而不是第一像素PX1以加快响应速率，从而减小像素之间的发光延迟的差异。
而且，第三像素区中的第三像素PX3的第一补偿电容器Cse1和第二补偿电容器Cse2的电容容量可以与第一像素PX1的第一补偿电容器Cse1和第二补偿电容器Cse2的电容容量或者第二像素PX2的第一补偿电容器Cse1和第二补偿电容器Cse2的电容容量基本上相同或不同。即，第三像素PX3的第一晶体管T1的第一电极E11的宽度或面积可以与第一像素PX1或第二像素PX2的第一晶体管T1的第一电极E11的宽度或面积基本上相同或不同。或者，第三像素PX3的第一补偿电容器Cse1的第二电极Cse12的宽度或面积可以与第一像素PX1或第二像素PX2的第一补偿电容器Cse1的第二电极Cse12的宽度或面积基本上相同或不同。
此外，在所示出的实施例中，电极层110与第一晶体管T1的第一电极E11和沟道区C1重叠，使得电极层110的一部分用作第二补偿电容器Cse2的第二电极Cse22，并且其它部分用作用于控制沟道区C1的载流子运动的底栅电极。因此，由于电极层110接收第一电源电压ELVDD，因此可以进一步确保第一晶体管T1的导通偏置电压。
根据示例性实施例的显示装置包括补偿电容器，所述补偿电容器包括作为驱动晶体管的源区或漏区的至少一部分的第一电极和连接到接收第一电源电压的电源线的第二电极，使得可以增加驱动晶体管的导通偏置电压。可以通过进一步提供一对并联连接的补偿电容器，进一步增加驱动晶体管的导通偏置电压。
此外，根据示例性实施例的显示装置可以通过经由控制补偿电容器的对电极的面积(宽度)而进行的电容容量控制来区分用于每个彩色像素的导通偏置电压。因此，可以为每个彩色像素控制导通偏置电压以调节用于每个彩色像素的发光量和发光时间点。因此，根据示例性实施例的显示装置可以减小彩色像素之间的发光延迟的偏差，从而改善颜色拖尾和/或色模糊。
根据示例性实施例的显示装置可以减小或防止颜色拖尾现象并且提供高质量图像。
尽管在文中已经描述了特定示例性实施例和实施方式，但是从该描述中，其它实施例和修改将是明显的。因此，如对于本领域普通技术人员而言明显的是，发明构思不限于这些实施例，而是限于各种明显修改和等同布置的更宽的范围。

Claims (15)

1.一种显示装置，其中，所述显示装置包括：
第一电极层；
半导体层，所述半导体层包括源区、漏区以及沟道区，其中，所述源区或所述漏区的至少一部分与所述第一电极层重叠；
第二电极层，所述第二电极层布置为对应于所述沟道区；
第三电极层，所述第三电极层与所述第二电极层以及所述源区或所述漏区的至少一部分重叠；以及
电源线，所述电源线电连接到所述第一电极层和所述第三电极层。
2.根据权利要求1所述的显示装置，其中，所述第一电极层与所述沟道区重叠。
3.根据权利要求1所述的显示装置，其中，所述第一电极层设置在所述半导体层的下层上，并且
所述第三电极层设置在所述半导体层的上层上。
4.根据权利要求1所述的显示装置，其中，所述电源线接收恒定的电压。
5.根据权利要求1所述的显示装置，其中，所述半导体层的所述沟道区是弯曲的。
6.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
第一绝缘层，所述第一绝缘层设置在所述第一电极层和所述半导体层之间；
第二绝缘层，所述第二绝缘层设置在所述半导体层和所述第二电极层之间；
第三绝缘层，所述第三绝缘层设置在所述第二电极层和所述第三电极层之间；以及
第四绝缘层，所述第四绝缘层设置在所述第三电极层和所述电源线之间。
7.一种显示装置，其中，所述显示装置包括：
第一驱动晶体管，所述第一驱动晶体管在基底的第一像素区中并且具有第一半导体层和第一栅电极，其中，所述第一半导体层包括第一源区、第一漏区以及第一沟道区；
第二驱动晶体管，所述第二驱动晶体管在所述基底的与所述第一像素区相邻的第二像素区中并且具有第二半导体层和第二栅电极，其中，所述第二半导体层包括第二源区、第二漏区以及第二沟道区；
第一电极层，所述第一电极层面对所述第一源区或所述第一漏区的至少一部分；
第二电极层，所述第二电极层面对所述第一栅电极以及所述第一源区或所述第一漏区的至少一部分；
第三电极层，所述第三电极层面对所述第二源区或所述第二漏区的至少一部分；
第四电极层，所述第四电极层面对所述第二栅电极以及所述第二源区或所述第二漏区的至少一部分；以及
电源线，所述电源线电连接到所述第一电极层、所述第二电极层、所述第三电极层以及所述第四电极层。
8.根据权利要求7所述的显示装置，其中，所述第三电极层的与所述第二源区或所述第二漏区重叠的面积大于所述第一电极层的与所述第一源区或所述第一漏区重叠的面积。
9.根据权利要求7所述的显示装置，其中，所述第二源区或所述第二漏区的与所述第三电极层重叠的面积大于所述第一源区或所述第一漏区的与所述第一电极层重叠的面积。
10.根据权利要求7所述的显示装置，其中，所述第四电极层的与所述第二源区或所述第二漏区重叠的面积大于所述第二电极层的与所述第一源区或所述第一漏区重叠的面积。
11.根据权利要求7所述的显示装置，其中，所述第二源区或所述第二漏区的与所述第四电极层重叠的面积大于所述第一源区或所述第一漏区的与所述第二电极层重叠的面积。
12.根据权利要求10所述的显示装置，其中，所述第四电极层的面积大于所述第二电极层的面积。
13.根据权利要求7所述的显示装置，其中，所述显示装置还包括：
第三驱动晶体管，所述第三驱动晶体管在所述基底的与所述第二像素区相邻的第三像素区中并且具有第三半导体层和第三栅电极，其中，所述第三半导体层包括第三源区、第三漏区以及第三沟道区；
第五电极层，所述第五电极层与所述第三源区或所述第三漏区的至少一部分重叠；以及
第六电极层，所述第六电极层与所述第三栅电极以及所述第三源区或所述第三漏区的至少一部分重叠，
其中，所述第五电极层和所述第六电极层电连接到所述电源线。
14.根据权利要求13所述的显示装置，其中，所述第五电极层的与所述第三源区或所述第三漏区重叠的面积等于所述第一电极层的与所述第一源区或所述第一漏区重叠的面积。
15.根据权利要求13所述的显示装置，其中，所述第五电极层的与所述第三源区或所述第三漏区重叠的面积等于所述第三电极层的与所述第二源区或所述第二漏区重叠的面积。
CN201910572327.9A 2018-06-29 2019-06-28 显示装置 Pending CN110660355A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180075937A KR102651596B1 (ko) 2018-06-29 2018-06-29 표시장치
KR10-2018-0075937 2018-06-29

Publications (1)

Publication Number Publication Date
CN110660355A true CN110660355A (zh) 2020-01-07

Family

ID=69028714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910572327.9A Pending CN110660355A (zh) 2018-06-29 2019-06-28 显示装置

Country Status (3)

Country Link
US (3) US10903250B2 (zh)
KR (2) KR102651596B1 (zh)
CN (1) CN110660355A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968573A (zh) * 2020-08-31 2020-11-20 合肥维信诺科技有限公司 像素电路及显示装置
US11638385B2 (en) 2020-11-12 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method for driving the same, and display device
US11985861B2 (en) 2020-08-17 2024-05-14 Beijing Boe Technology Development Co., Ltd. Display panel and display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192140B (zh) * 2018-09-27 2020-11-24 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示装置
DE102019106527A1 (de) 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum betrieb einer optischen anzeigevorrichtung und optische anzeigevorrichtung
CN112309332B (zh) * 2019-07-31 2022-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示面板
AU2020376100B2 (en) * 2019-10-29 2022-12-08 Boe Technology Group Co., Ltd. Display substrate and method for manufacturing same, and display apparatus
WO2021103007A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR20210128560A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치
CN111383600B (zh) * 2020-04-28 2022-04-19 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
KR20220034280A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20230071861A (ko) * 2021-11-15 2023-05-24 삼성디스플레이 주식회사 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467876A (zh) * 2010-10-28 2012-05-23 三星移动显示器株式会社 像素和使用该像素的有机发光显示器
CN104376813A (zh) * 2013-11-26 2015-02-25 苹果公司 用于显示器像素单元阈值电压补偿电路的电容器结构
KR20160001584A (ko) * 2014-06-25 2016-01-06 엘지디스플레이 주식회사 플렉서블 유기발광 표시패널 및 그 제조방법
US20160133191A1 (en) * 2014-11-12 2016-05-12 Samsung Display Co., Ltd. Display apparatus and method of driving the same
CN105609521A (zh) * 2014-11-17 2016-05-25 三星显示有限公司 有机发光显示装置和制造有机发光显示装置的方法
US20170011685A1 (en) * 2015-07-07 2017-01-12 Samsung Display Co., Ltd. Organic light-emitting diode display
CN106469745A (zh) * 2015-08-19 2017-03-01 三星显示有限公司 有机发光二极管显示器及其制造方法
CN106935627A (zh) * 2015-12-29 2017-07-07 Nlt科技股份有限公司 显示设备及显示设备的制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488557B2 (ja) 1999-09-29 2010-06-23 三洋電機株式会社 Ｅｌ表示装置
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP4512177B2 (ja) 2003-05-15 2010-07-28 株式会社 日立ディスプレイズ 表示装置
JP4324441B2 (ja) 2003-10-09 2009-09-02 シャープ株式会社 素子基板、表示装置
KR100570696B1 (ko) 2004-06-16 2006-04-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
CN1822385B (zh) * 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP2007109868A (ja) 2005-10-13 2007-04-26 Sanyo Electric Co Ltd 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置
KR101242030B1 (ko) 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
KR20080045886A (ko) * 2006-11-21 2008-05-26 삼성전자주식회사 유기막 증착용 마스크 및 그 제조방법, 이를 포함하는유기전계 발광표시장치의 제조방법
KR101016759B1 (ko) * 2007-11-06 2011-02-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
KR102279392B1 (ko) * 2014-02-24 2021-07-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102367274B1 (ko) * 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
JP6425114B2 (ja) * 2014-07-02 2018-11-21 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 折り畳み式表示装置及び電気機器
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102631445B1 (ko) 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102517446B1 (ko) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR102448030B1 (ko) * 2017-09-21 2022-09-28 삼성디스플레이 주식회사 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467876A (zh) * 2010-10-28 2012-05-23 三星移动显示器株式会社 像素和使用该像素的有机发光显示器
CN104376813A (zh) * 2013-11-26 2015-02-25 苹果公司 用于显示器像素单元阈值电压补偿电路的电容器结构
KR20160001584A (ko) * 2014-06-25 2016-01-06 엘지디스플레이 주식회사 플렉서블 유기발광 표시패널 및 그 제조방법
US20160133191A1 (en) * 2014-11-12 2016-05-12 Samsung Display Co., Ltd. Display apparatus and method of driving the same
CN105609521A (zh) * 2014-11-17 2016-05-25 三星显示有限公司 有机发光显示装置和制造有机发光显示装置的方法
US20170011685A1 (en) * 2015-07-07 2017-01-12 Samsung Display Co., Ltd. Organic light-emitting diode display
CN106469745A (zh) * 2015-08-19 2017-03-01 三星显示有限公司 有机发光二极管显示器及其制造方法
CN106935627A (zh) * 2015-12-29 2017-07-07 Nlt科技股份有限公司 显示设备及显示设备的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11985861B2 (en) 2020-08-17 2024-05-14 Beijing Boe Technology Development Co., Ltd. Display panel and display device
CN111968573A (zh) * 2020-08-31 2020-11-20 合肥维信诺科技有限公司 像素电路及显示装置
US11638385B2 (en) 2020-11-12 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method for driving the same, and display device

Also Published As

Publication number Publication date
KR20240034178A (ko) 2024-03-13
US11855104B2 (en) 2023-12-26
KR20200003333A (ko) 2020-01-09
US20240079419A1 (en) 2024-03-07
KR102651596B1 (ko) 2024-03-27
US20200006401A1 (en) 2020-01-02
US20210074740A1 (en) 2021-03-11
US10903250B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
US11855104B2 (en) Display device having power line electrically connected to electrode layers located above and below transistor
CN109545129B (zh) 显示装置
KR102494729B1 (ko) 유기 발광 표시 장치
KR102455618B1 (ko) 유기 발광 표시 장치
KR101947163B1 (ko) 유기 발광 표시 장치
US11610546B2 (en) Organic light emitting diode display
US7834557B2 (en) Organic light emitting display and method of manufacturing the same
KR102624623B1 (ko) 유기 발광 표시 장치
KR20210108352A (ko) 유기 발광 표시 장치
KR102047513B1 (ko) 표시 장치
US11682353B2 (en) Organic light emitting diode display device
US9660009B2 (en) Organic light emitting diode display
US10847597B2 (en) Display device
US11864430B2 (en) Organic light emitting diode display device
KR20180133280A (ko) 표시 장치
US20240090263A1 (en) Display panel
CN114447047A (zh) 晶体管衬底和包括晶体管衬底的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination