JP4488557B2

JP4488557B2 - Ｅｌ表示装置

Info

Publication number: JP4488557B2
Application number: JP27708599A
Authority: JP
Inventors: 龍司西川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-09-29
Filing date: 1999-09-29
Publication date: 2010-06-23
Anticipated expiration: 2019-09-29
Also published as: JP2001100655A

Description

【０００１】
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と称する。）素子を用いたＥＬ表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されており、例えば、そのＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する。）を備えたＥＬ表示装置の研究開発も進められている。
【０００３】
図７に有機ＥＬ表示装置の表示画素を示し、図８に有機ＥＬ表示装置の等価回路図を示す。また、図９に図７のＡ−Ａ線に沿った断面図を示し、図１０に図７のＢ−Ｂ線に沿った断面図を示す。
【０００４】
図に示すように、ゲートラインＧＬとドレインラインＤＬとに囲まれた領域に表示画素２０が形成されている。両信号線の交点付近にはスイッチング素子である第１のＴＦＴ１が備えられており、そのＴＦＴ１のソースは、保持容量電極２と容量を構成する容量電極３を兼ねるとともに、有機ＥＬ素子を駆動する第２のＴＦＴ４のゲート５に接続されている。第２のＴＦＴ４のソースは有機ＥＬ素子の陽極６に接続され、他方のドレインは有機ＥＬ素子を駆動する駆動ラインＶＬに接続されている。
【０００５】
また、前記保持容量電極２はクロム等から成っており、上層のゲート絶縁膜７を介して第１のＴＦＴ１のソースと一体の容量電極３と重畳し、前記ゲート絶縁膜７を誘電体層として電荷を蓄積している。この保持容量８は、第２のＴＦＴ４のゲート５に印加される電圧を保持している。
【０００６】
続いて、スイッチング用の第１のＴＦＴ１について図７と図９を参照しながら説明する。
【０００７】
まず石英ガラス、無アルカリガラス等からなる透明な絶縁性基板１０上に、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなる第１のゲート電極１１が設けられている。この第１のゲート電極１１は、図７のようにゲートラインＧＬと一体で例えば左右に複数本平行に延在されている。また図９の第１のゲート電極１１の右隣には、第１のゲート電極１１と同一工程で作られた保持容量電極２が形成されている。この保持容量電極は、容量８を構成するため、図７の様に第１のＴＦＴ１と第２のＴＦＴ２の間で、拡大された部分を有し、これらは左右に延在された保持容量ラインＣＬと一体で構成されている。
【０００８】
続いて、ゲート絶縁膜７を介して多結晶シリコン（ｐ−Ｓｉと称する。）膜からなる第１の能動層１２が形成されている。この能動層１２は、ＬＤＤ（Lightly Doped Drain）構造が採用されている。即ち、ゲートの両側に低濃度領域が設けられ、更に外側には、高濃度のソース領域及びドレイン領域が設けられている。前記能動層１２の上には、ストッパ絶縁膜１３が設けられている。このストッパ絶縁膜１３は、能動層１２へのイオン注入阻止膜であり、ここではＳｉ酸化膜から成る。
【０００９】
そして、ゲート絶縁膜７、能動層１２及びストッパ絶縁膜１３上には、例えば、順にＳｉＯ₂膜、ＳｉＮ膜及びＳｉＯ₂膜が積層された層間絶縁膜１４が設けられ、ドレインに設けたコンタクトホールＣ１介してドレイン電極と成るドレインラインＤＬが電気的に接続されている。更に全面には、表面の凹凸を平坦にするため、例えば絶縁性有機樹脂から成る平坦化膜ＰＬＮが形成されている。ＥＬ表示装置は、電流駆動なので、ＥＬ層が均一な膜厚でなければならない。膜厚が薄い部分で電流集中が発生するからである。従って少なくともこの形成領域は、かなりの平坦性が要求されるため、前記平坦化膜ＰＬＮが採用される。
【００１０】
次に、有機ＥＬ素子を駆動する第２のＴＦＴ４について図７と図１０を参照して説明する。
【００１１】
前述した絶縁性基板１０上には、前記第１のゲート１１と同一材料の第２のゲート電極１５が設けられており、ゲート絶縁膜７を介して第２の能動層１６が設けられている。前述と同様に能動層の上にはストッパ絶縁膜１７が設けられている。
【００１２】
前記能動層１６には、ゲート電極１５上方に真性又は実質的に真性であるチャネルと、このチャネルの両側に、ｐ型不純物のソース領域及びドレイン領域が設けられｐ型チャネルＴＦＴを構成している。
【００１３】
そして全面には、前述した層間絶縁膜１４が形成されている。そしてコンタクトホールＣ２を介して駆動ラインＶＬが電気的に接続されている。更に全面には、前述した平坦化膜PLNが形成され、コンタクトホールＣ３によりソースが露出されている。そしてこのコンタクトホールを介してＩＴＯ（Indium Thin Oxide）から成る透明電極（有機ＥＬ素子の陽極）６が形成されている。
【００１４】
有機ＥＬ素子２０は、前記陽極６、ＭＴＤＡＴＡ（4,4-bis(3-methy lphenylphenylamino)biphenyl）から成る第１ホール輸送層２１、及びＴＰＤ（4,4,4-tris(3-methylphenylphenylamino)triphenylanine）からなる第２ホール輸送層２２、キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層２３及びＢｅｂｑ2から成る電子輸送層２４からなる発光素子層ＥＭ、マグネシウム・インジウム合金から成る陰極２５がこの順番で積層形成された構造であり、有機ＥＬ素子の実質全面に設けられている。
【００１５】
有機ＥＬ素子の発光原理および動作は、陽極６から注入されたホールと、陰極２５から注入された電子とが発光層ＥＭの内部で再結合し、発光層ＥＭを形成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光層ＥＭから光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００１６】
このように、第１のＴＦＴ１のソースＳから供給された電荷が保持容量８に蓄積され、第２のＴＦＴ４のゲート１５に印加され、その電圧に応じて有機ＥＬ素子を電流駆動し、発光する。
【００１７】
【発明が解決しようとする課題】
ところが、図８に示すように有機ＥＬ素子を駆動する駆動ラインＶＬは、表示画素領域外に設けた駆動電源入力端子Ｔに接続されており、そして縦に並んだ表示画素ごとに接続されて配置されている。そのため、駆動電源入力端子Ｔから遠ざかるにつれて駆動ラインＶＬの抵抗がその長さに応じて大きくなるので、駆動電源入力端子Ｔから遠い位置にある表示画素の有機ＥＬ素子には本来供給されるべき電流が供給されなくなり、表示が暗くなり、表示ムラが発生する欠点があった。
【００１８】
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、駆動ラインＶＬの抵抗による電源電流の低下を抑制し、本来供給されるべき電流がＥＬ素子に供給して、明るい表示を得ることができるＥＬ表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、前述したように各表示画素に位置する駆動ラインの抵抗をより均一にするもので、
第１、第２の両者共に、表示画素に対応する領域が開口された遮光膜と駆動ラインとを電気的に接続することで解決するものである。遮光膜は、画素の部分だけがくり抜かれた全面ベタの導電膜であるため、全域に渡り非常に抵抗値が低く、これとコンタクトすることにより駆動電源入力端子から遠ざかっても、抵抗値の下がる割合は、従来のものよりも抑制される。
【００２０】
第３に、この構造をボトムゲート型薄膜トランジスタに設けることで解決するものである。
【００２１】
第４に、この構造をトップゲート型薄膜トランジスタに設けることで解決するものである。
【００２２】
第５に、前記駆動ラインと前記遮光膜とのコンタクト孔は、前記表示画素毎に形成される事で解決するものである。
【００２３】
表示画素毎にコンタクト孔が無いと、その有無により表示画素のムラがやはり発生する。ここでは、これを更に抑制する。
【００２４】
第６に、駆動ラインを省略し、駆動電源入力端子を遮光膜と接続し、前記遮光膜と前記第２のＴＦＴのドレインを電気的に接続する事で解決するものである。実質全面に形成されているため、駆動電源入力端子から前記第２のＴＦＴまでの抵抗値が低く、しかも駆動ラインを省略でき、その分他の構成要素の拡大が可能となる。
【００２５】
【発明の実施の形態】
本発明のＥＬ表示装置について説明する。図１は、ボトムゲート型ＥＬ表示装置の表示画素を平面図で示したもので、点線で囲まれ点でハッチングした領域は、ゲート材料で形成された領域、実線で囲まれハッチングされていない部分は、Ｐ−Ｓｉ層、実線で囲まれ斜め点でハッチングした部分は、透明電極で成る部分である。更に実線で囲まれ斜め線でハッチングされた部分が、Ａｌを主成分とする電極材料で形成された部分である。
【００２６】
図２は、図１のＡ−Ａ線断面図であり、図３は、Ｂ−Ｂ線断面図である。更に図４は、その等価回路図である。尚図４中、点線で囲まれた部分は、表示画素領域を示す。
【００２７】
なお、本実施の形態においては、第１、第２のＴＦＴ１、４ともに、ボトムゲート型のＴＦＴを採用しており、能動層としてｐ−Ｓｉ膜を用いている。またゲート電極１１、１５は、ダブルゲート構造である。
【００２８】
では、図１〜図３を参照し、有機ＥＬ表示装置を具体的に説明していく。
【００２９】
まず、少なくとも表面が絶縁性を有する透明基板１０がある。本実施の形態では、ＥＬ素子を水分から保護するため、メタルキャップ（カン）がＥＬ材料を封止するように取り付けられている。ただし図面上では省略した。そのため発光光は、前記透明基板１０から取り出すため、基板１０は、透明である必要があるが、発光光を上方から取り出す場合は、透明である必要はない。ここでは、ガラスや合成樹脂などから成る透明基板１０を採用している。
【００３０】
この透明基板１０の上には、図１の表示画素領域の上側辺に沿って、左右にゲートラインＧＬが延在されている。また保持容量８の下層電極として作用する保持容量電極２が設けられると共に、この保持容量電極２をつなぐため、保持容量ラインＣＬが左右に延在されている。両ラインＧＬ、ＣＬは、同層でなるため、点でハッチングしてある。また材料としては、上層にＰ−Ｓｉを採用する理由からＣｒやＴａ等の高融点金属が採用される。ここでは、約１０００〜２０００ÅのＣｒがスパッタリングにて形成されている。またパターニングの際は、ステップカバレージが考慮され、側辺はテーパー形状に加工されている。
【００３１】
続いて、全面にはゲート絶縁膜７および能動層が積層されて形成されている。ここでは、ゲート絶縁膜と、動層１２、１６および保持容量８の上層電極である容量電極３の材料であるａ−ＳｉがプラズマＣＶＤで形成されている。具体的には、下層より約５００ÅのＳｉ窒化膜、約１３００ÅのＳｉ酸化膜および約５００Åのａ−Ｓｉが連続プラズマＣＶＤで形成される。
【００３２】
このａ−Ｓｉは、約４００度の窒素雰囲気中で脱水素アニールが行われ、その後、エキシマレーザによりＰ−Ｓｉ化される。また符号１３、１７は、Ｓｉ酸化膜から成るストッパ絶縁膜であり、能動層１２、１６のイオン注入時のマスクとなる。第１のＴＦＴ１は、このストッパ絶縁膜１３を介してＰ（リン）イオンが注入され、Ｎチャンネル型のソース、ドレインが形成され、第２のＴＦＴ４は、Ｂイオンが注入されてＰチャンネル型のソース、ドレインが形成されている。
【００３３】
また図１のように、Ｐ−Ｓｉ化された膜は、ホトリソグラフィ技術によりパターニングされている。つまり第１のＴＦＴ１のＰ−Ｓｉ層は、ゲートラインＧＬとドレインラインＤＬの左上交差部近傍で、ドレインラインＤＬと重畳し、ゲート電極１１の上を延在した後、保持容量電極２と重畳する容量電極３として延在されている。またこの容量電極３は、第２のＴＦＴ４のゲート電極１５と電気的に接続するために用いられる接続配線３０右端の下層に延在される。一方、第２のＴＦＴ４のＰ−Ｓｉ層は、右側の駆動ラインＶＬの下層から第２のゲート電極１５の上層を延在し、透明電極から成る陽極６の下層に延在されている。
【００３４】
そして全面には、層間絶縁膜１４が形成されている。この層間絶縁膜１４は、下層から約１０００ÅのＳｉ酸化膜、約３０００ÅのＳｉ窒化膜、１０００ÅのＳｉ酸化膜の三層構造が連続ＣＶＤで形成されている。この層間絶縁膜は、少なくとも一層有れば良く、膜厚もこれに限らない。
【００３５】
次に、層間絶縁膜１４の上には、図１の斜め線でハッチングしたドレインラインＤＬ、駆動ラインＶＬおよび接続配線３０が形成される。当然コンタクトが形成され、ドレインラインＤＬと第１のＴＦＴ１の能動層とのコンタクト孔Ｃ１、駆動ラインＶＬと第２のＴＦＴ４の能動層とのコンタクト孔Ｃ２、接続配線３０と容量電極３とのコンタクト孔Ｃ４は、それぞれの半導体層が露出されている。また接続配線３０と第２のゲート電極１５のコンタクト孔Ｃ５、本発明の特徴となる駆動ラインＶＬと遮光膜ＢＭのコンタクト孔Ｃ６は、前述のコンタクト孔とは異なり、ゲート絶縁膜が余分に積層されているため、更にエッチングされＣｒが露出されている。このライン材料は、下層に１０００ÅのＭｏ、上層に７０００ÅのＡｌが積層された構造であり、Ｍｏは、バリア層である。
【００３６】
更に約２〜３μｍの絶縁材料から成る平坦化膜ＰＬＮが全面に形成されている。この平坦化膜ＰＬＮの採用の理由の一つとして、従来例でも述べた有機ＥＬ用の膜にある。この膜は、第１のホール輸送層２１、第２ホール輸送層２２、発光層２３及び電子輸送層２４から成る。またホール輸送層は、一層から構成されても良い。これらＥＬ材料は、非常に薄い膜の積層体である。またＥＬ素子は、電流駆動であるため、これらの膜厚が極めて均一に形成されないと、膜厚の薄い部分を介して電流が大量に流れ、その部分にひときわ輝く輝点が発生すると同時に、このポイントは、有機膜の劣化を発生し、最悪の場合破壊に至る。従って、この破壊を防止するには、陽極６を含む全面ができるだけ平坦である必要がある。ここではアクリル系の液状樹脂が塗布され、硬化後は平坦になる。もちろんこの平坦化膜ＰＬＮは、これに限らない事は言うまでもない。
【００３７】
ここでは、陽極６と第２のＴＦＴ４のソースが接続されるため、平坦化膜ＰＬＮおよび層間絶縁膜１４が開口され、第２の能動層１６が露出されたコンタクト孔Ｃ３が形成されている。
【００３８】
更に少なくとも陽極６上には、ＥＬ素子を構成する有機膜が形成されている。まず陽極６の上には、
ＭＴＤＡＴＡ（4,4-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層２１、
及びＴＰＤ（4,4,4-tris(3-methylphenylphenylamino)triphenylanine）からなる第２ホール輸送層２２、
キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層２３及びＢｅｂｑ2から成る電子輸送層２４からなる発光素子層ＥＭ、
マグネシウム・インジウム合金、ＡｌとＴｉの合金またはＬｉＦ等から成る陰極２５がこの順番で積層形成された構造である。また、陰極２５はＡｌとＬｉＦの積層体（ＬｉＦが非常に薄く実質合金と成っている）を採用している。
【００３９】
ここで陽極６は、画素毎にパターニングされる必要があるが、陽極６の上の膜は、構造により区別される。
▲１▼：陽極６から陰極２５まで画素毎にパターニングされる第１の構造
▲２▼：▲１▼に於いて、陰極２５は、パターニングされず、実質的に表示領域全域にベタで形成される第２の構造。
▲３▼：陽極６だけが図１の様に画素毎にパターニングされ、陽極の上層から陰極までは、前記ベタの第３の構造。
【００４０】
ただし、陰極６は、わざわざパターニングすることもないので一般には全面ベタ構造を採用している。また図面では、陽極６と陰極２５が短絡してる如く図示されているが、ＥＬ素子の有機膜は、陽極６周辺も含み完全に覆われているので短絡は防止されている。これは従来例でも同じである。また陽極６のエッジをカバーするように、平坦化膜ＰＬＮの上に更に別の平坦化膜が形成されても良い。
【００４１】
更に、表示領域のＥＬ層、または全てのＥＬ層をカバーするメタルキャップ（カン）が形成されている。ＥＬ層は、水を吸湿すると劣化し、水の浸入に対して保護が必要となるからである。従ってＥＬ層を劣化させず、耐湿性の高い膜、例えば樹脂膜でキャップの代用としても良いし、更にこの上にメタルキャップをしても良い。
【００４２】
有機ＥＬ素子の発光原理および動作は、陽極６から注入されたホールと、陰極２５から注入された電子とが発光層ＥＭの内部で再結合し、発光層ＥＭを形成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光層ＥＭから光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００４３】
本発明の特徴は、図１に太いラインで示す遮光膜ＢＭにある。この遮光膜ＢＭは、透明基板１０の上に直接被着され、ＥＬ素子２０（陽極６）を露出するように開口部が形成されている。材料としては、高融点金属材料が好ましく、ここでは１０００〜２０００ÅのＣｒが採用されている。そして上層のゲート電極１１、１５、ゲートラインＧＬ、保持容量電極２および保持容量ラインＣＬとの絶縁を確保するため、絶縁層ＩＬが形成されている。ここでは、下から５００ÅのＳｉ窒化膜、１０００ÅのＳｉ酸化膜が積層されて構成されている。
【００４４】
この遮光膜ＢＭは、陽極６の部分が露出開口されて、それ以外は実質全面に形成されているので、その抵抗値は非常に小さく、そのバラツキも少ない。従ってこの遮光膜ＢＭと駆動電源入力端子Ｔとを電気的に接続させ、この遮光膜ＢＭと第２のＴＦＴ４を接続させればておけば、各画素に印加される電圧は、従来の構造と比べより均一となる。尚この駆動電源入力端子Ｔは、駆動電源に接続されている。
【００４５】
図１は、遮光膜ＢＭがまずコンタクト孔Ｃ６を介して駆動ラインＶＬと接続され、この駆動ラインＶＬがコンタクト孔Ｃ２を介して第２の能動層１６と電気的に接続されている。
【００４６】
図４の等価回路からも明らかなように、駆動ラインＶＬは、表示領域内において、列方向に延在しており、列方向の各表示画素に接続されて駆動電流を供給している。この表示領域は、かなりの長さになり、解決しようとする課題の欄にも述べたように抵抗分が発生するが、遮光膜ＢＭと接続させることで、隣接する表示画素には実質同電位の電圧が印加されることになる。また電流も遮光膜ＢＭから供給されることになり、各表示画素に設けられた有機ＥＬ素子に本来供給すべき電流を供給することができるので、前述した抵抗分による表示劣化、表示の明るさの低下を防止することができる。
【００４７】
更に遮光膜ＢＭのコンタクト孔の数について述べる。つまり図４において、遮光膜ＢＭの全域においてコンタクト孔は、少なくとも一カ所で形成されれば、抵抗の減少は抑制できる。しかし各画素毎に配置すれば、抵抗の分布、電圧の分布が更に均一となり、本来流れる電流、すなわち発光すべき輝度をより忠実に再現させることができる。このコンタクト孔が符号Ｃ６で示されている。
【００４８】
以上、ボトムゲート型構造で説明してきたが、本発明は、トップゲート型構造でも採用でき、第２の実施の形態として以下に説明する。
【００４９】
トップゲート型構造の平面パターンは、ボトムゲート型構造と実質同じであるので図１を代用する。また図１のＡ−Ａ線に対応する断面図を図５に、Ｂ−Ｂ線に対応する断面図を図６に示した。これよりトップゲート型の図面は、符号の下二桁を前実施の形態と同じ数字にしている。
【００５０】
簡単に説明すれば、透明基板１１０の上に遮光膜が形成され、ＥＬ素子２０の所だけ開口部ＯＰが形成されている。そして全面には絶縁層ＩＬが形成される。
【００５１】
この絶縁層ＩＬは、下層に５００ÅのＳｉ窒化膜、上層に１０００ÅのＳｉ酸化膜が積層されたものである。尚、Ｓｉ窒化膜は、ガラスから溶出する不純物のストッパとして働く。
【００５２】
続いて、第１のＴＦＴ１０１の能動層１１２、この能動層１１２が延在されて成る保持容量８の下層電極、第２のＴＦＴ１０４の第２の能動層１１６の形成部分に半導体層（Ｐ−Ｓｉまたはａ−Ｓｉ）が形成されている。
【００５３】
更には、全面にゲート絶縁膜１０７が積層されこの上にゲート電極１１１、ゲート電極１１１と一体のゲートラインＧＬが形成されると同時に、保持容量１０８の上層電極として、前記ゲート電極と同一材料で形成されている。この保持容量１０８の上層電極は、図１の保持容量電極２に相当し、保持容量ラインＣＬも含めて一体で左右に延在して形成される。ここでゲート電極材料は、前述した高融点金属材料の他にＡｌを主成分とした材料を用いても良い。Ａｌが使用できる理由として、層間絶縁膜１１４がプラズマＣＶＤ等で低温成膜できるからである。
【００５４】
また能動層である半導体層は、前記ゲート電極材料で形成されたパターンをマスクとして不純物が注入される。もちろんＰチャンネルとＮチャンネルのＴＦＴがあるため、一方はレジストにてマスクされる。そして不純物が注入された後に半導体層がパターニングされる。また保持容量電極１０２の下層の半導体層は、不純物が注入されない。しかしここに前記第１のゲート電極１１１に加わる電圧、あるいはそれ以上の電圧を加え、半導体層にチャンネルを発生させることで電極として活用している。
【００５５】
更に層間絶縁膜１１４が形成された後、ドレインラインＤＬや駆動ラインＶＬが形成され、その上に平坦化膜ＰＬＮが形成された後に陽極１０６として透明電極が形成される。この陽極１０６と第２のＴＦＴ１０４とのコンタクトは、二通りあり、図６のようにソース電極に透明電極がコンタクトしても良いし、透明電極１０６が直接能動層とコンタクトしても良い。
【００５６】
またＥＬ素子２０は、前実施の形態と同様なので説明は省略する。
【００５７】
このトップゲート型でも、透明基板１０の上に遮光膜ＢＭが形成され、この遮光膜ＢＭが駆動ラインＶＬとコンタクトし、この駆動ラインＶＬを介して第２のＴＦＴと接続されているため、前実施の形態と同様に駆動ラインＶＬだけの従来構造に比べ、抵抗または電圧分布無くなり、本来の表示特性を示すことになる。
【００５８】
続いて、第３の実施の形態について図１１、図１２および図１３を参照して説明する。図１１は、ボトムゲート型の平面図であるが、実質トップゲートも同じなのでこれを採用する。また図１２は、ボトムゲート型で図１１のＢ−Ｂ線に対応する断面図であり、図１３は、トップゲート型で図１１のＢ−Ｂ線に対応する断面図である。
【００５９】
本実施の形態では、図１の駆動ラインＶＬを省略したものであり、コンタクト構造が若干異なる程度なので詳細な説明は省略する。
【００６０】
本発明のポイントは、前実施の形態と同様に遮光膜ＢＭを全面に形成し、これが駆動電源入力端子Ｔと接続されているため、図１に示された第２のＴＦＴ４と接続されている駆動ラインＶＬを省略できる事にある。
【００６１】
遮光膜ＢＭと第２のＴＦＴとの接続は、主に以下の３つのコンタクト構造により実現される。
【００６２】
▲１▼：Ｃ２のコンタクト孔のサイズを変える構造、
▲２▼：コンタクト孔の数を増やす構造、
▲３▼：能動層を直接遮光膜ＢＭにコンタクトする構造
そして駆動ラインＶＬが省略できる分、ＴＦＴのサイズやＥＬ素子のサイズを大きくできたり、逆にその分画素サイズの縮小を実現できる。
【００６３】
まず▲１▼の構造は、図１１と図１２で、ボトムゲート型の図で説明してあり、コンタクトＣ２のサイズを大きく取り、一つのコンタクト孔Ｃ２で、能動層１６も遮光膜ＢＭも露出するようにする。そしてここに電極材料を埋めることで接続が実現される。もちろんトップゲート型でも応用でき、この構造を図１３に転用すればよい。
【００６４】
次に▲２▼の構造は、図１３に図で説明してあり、第２の能動層１１６と遮光膜ＢＭが別々に露出された２つのコンタクト孔を採用する構造である。もちろんボトムゲート型でも応用でき、この構造を図１２に転用すればよい。
【００６５】
更に▲３▼の構造は、第２の能動層のソースが延在される領域に、絶縁層ＩＬを開口し遮光膜ＢＭが露出されるコンタクト孔を形成すれば、能動層を直接遮光膜ＢＭに接続することができる。この構造は、やはりトップでもボトムゲート型でも実施できる。
【００６６】
上述の実施の形態においては、半導体膜としてｐ−Ｓｉ膜を用いたが、微結晶シリコン膜又は非晶質シリコン膜等の半導体膜を用いても良い。
【００６７】
また遮光膜ＢＭは、陽極よりも内側に形成することで、開口部ＯＰの内側に非発光領域が設けられないため、光っている画素の周囲を鮮明にさせると同時に、開口部が狭くなる分、遮光膜ＢＭ全体の抵抗値をより下げることができる。
【００６８】
更に、上述の実施の形態においては、有機ＥＬ表示装置について説明したが、本発明はそれに限定されるものではなく、発光層ＥＭが無機材料から成る無機ＥＬ表示装置にも適用が可能であり、同様の効果が得られる。
【００６９】
【発明の効果】
以上の説明からも明らかなように、第１に、遮光膜は、画素の部分だけがくり抜かれた全面ベタの導電膜であるため、非常に抵抗値が低く、これと第２のＴＦＴがコンタクトすることにより、駆動電源入力端子から遠ざかっても、抵抗値の下がる割合は、従来のものよりも抑制でき、本来の表示特性を維持することができる。
【００７０】
また表示画素毎にコンタクト孔を設けることで、実質全ての表示画素のムラを抑制できる。
【００７１】
更には、駆動ラインを別途設けることなく、駆動電源入力端子を遮光膜と接続し、前記遮光膜と前記第２のＴＦＴのドレインを電気的に接続する事で、前述同様に抵抗値のバラツキを抑えることができ、しかも駆動ラインを省略できる分、他の構成要素の拡大が可能となったり、その分画素サイズを小さくすることができる。
【００７２】
最後に全ての実施の形態で言えることであるが、駆動ラインＶＬとして代用する遮光膜を採用しているので、各画素毎にクッキリと表示され、映像の鮮明さの向上、混色の防止が実現できる。
【図面の簡単な説明】
【図１】本発明のＥＬ表示装置の表示画素の平面図である。
【図２】図１のＡ−Ａ線の断面図である。
【図３】図１のＢ−Ｂ線の断面図である。
【図４】本発明のＥＬ表示装置の等価回路図である。
【図５】図１のＡ−Ａ線の断面に相当し、トップゲート型ＴＦＴを採用したＥＬ表示装置の断面図である。
【図６】図１のＢ−Ｂ線の断面に相当し、トップゲート型ＴＦＴを採用したＥＬ表示装置の断面図である。
【図７】従来のＥＬ表示装置の表示画素の平面図である。
【図８】従来のＥＬ表示装置の等価回路図である。
【図９】図７のＡ−Ａ線の断面図である。
【図１０】図７のＢ−Ｂ線の断面図である。
【図１１】図１に於いて駆動ラインＶＬを省略して実現したＥＬ表示装置の平面図である。
【図１２】図１１のＢ−Ｂ線の断面に相当し、ボトムゲート型ＴＦＴを採用したＥＬ表示装置の断面図である。
【図１３】図１１のＢ−Ｂ線の断面に相当し、トップゲート型ＴＦＴを採用したＥＬ表示装置の断面図である。
【符号の説明】
１第１のＴＦＴ
２保持容量電極
３容量電極
４第２のＴＦＴ
６陽極
７ゲート絶縁膜
８保持容量
１４層間絶縁膜
２０ＥＬ素子
ＧＬゲートライン
ＤＬドレインライン
ＣＬ保持容量ライン
ＶＬ駆動ラインＶＬ
ＢＭ遮光膜

Claims

陽極と陰極との間に発光層を有するＥＬ素子と、
半導体膜から成る能動層のドレインがドレインラインに接続され、ゲートがゲートラインにそれぞれ接続された第１の薄膜トランジスタと、
前記半導体膜からなる能動層のドレインが前記ＥＬ表示装置の駆動電源入力端子と電気的に接続され、ゲートが前記第１の薄膜トランジスタのソースに接続され、ソースが前記ＥＬ素子に接続された第２の薄膜トランジスタとを備えた表示画素がマトリクス状に配列して成るＥＬ表示装置であり、
前記駆動電源入力端子は、前記薄膜トランジスタが実装される透明基板に形成され前記陽極に対応する領域が開口された遮光膜と接続され、前記遮光膜と前記第２の薄膜トランジスタのドレインが電気的に接続される事を特徴としたＥＬ表示装置。
前記第２の薄膜トランジスタのドレインと前記遮光膜との接続は、前記第２の薄膜トランジスタのドレインとなる能動層と前記遮光膜が露出する一つのコンタクト孔に電極材料が埋め込まれて、また前記第２の薄膜トランジスタのドレインとなる能動層と遮光膜がそれぞれ露出される２つのコンタクト孔に前記電極材料が埋め込まれて構成される請求項１に記載のＥＬ表示装置。
前記遮光膜は、透明基板上に直接形成され、絶縁層を介してボトムゲート型薄膜トランジスタが設けられる請求項１または請求項２に記載のＥＬ表示装置。
前記遮光膜は、透明基板上に直接形成され、絶縁層を介してトップ型薄膜トランジスタが設けられる請求項１または請求項２に記載のＥＬ表示装置。
前記第２の薄膜トランジスタのドレインと前記遮光膜とのコンタクト孔は、前記表示画素毎に形成される請求項１、請求項２、請求項３または請求項４に記載のＥＬ表示装置。
前記第２の薄膜トランジスタのドレインは、前記遮光膜と直接接続される請求項５に記載のＥＬ表示装置。
前記遮光膜の開口部は、陽極よりも内側に形成される請求項１、請求項２、請求項３、請求項４、請求項５または請求項６に記載のＥＬ表示装置。