JP4581408B2

JP4581408B2 - 表示装置

Info

Publication number: JP4581408B2
Application number: JP2004009951A
Authority: JP
Inventors: 幸人飯田; 和夫中村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-01-19
Filing date: 2004-01-19
Publication date: 2010-11-17
Anticipated expiration: 2024-01-19
Also published as: JP2005202254A

Description

本発明は表示装置に関する。詳しくは、有機ＥＬ素子によって代表される発光素子を画素とした、アクティブマトリクス型の自発光表示装置に関する。更に詳しくは、発光素子とともに各画素に形成される信号保持用の容量素子の構造に関する。

アクティブマトリクス型の自発光表示装置は、現在有機ＥＬ素子が有望であり、盛んに開発が進められている。有機ＥＬ素子は有機薄膜に電界を掛けると発光する現象を利用したものである。有機ＥＬ素子は、印加電圧が１０Ｖ以下で発光する為、低電圧駆動・低消費電力である。又、有機ＥＬ素子は自発光素子である為、バックライトなどの照明部品を必要とせず、軽量化及び薄型化が可能である。更に、有機ＥＬ素子の応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬ素子を用いた平面自発光表示装置の中でも、取り分け画素回路を構成する能動素子として薄膜トランジスタを用いたアクティブマトリクス型平面自発光表示装置の開発が盛んであり、以下の特許文献１に記載されている。
特開平１４−１５６９２３号公報

図１０は従来の表示装置の一例を示す模式的な回路図である。図示する様に、従来の表示装置は、行状の走査配線１と、列状の信号配線２と、各走査配線１及び信号配線２が交差する部分に配された画素３と、各画素３に電源を供給する電源供給配線４，５とを含む。画素３は、発光素子６と保持容量７とサンプリング用の薄膜トランジスタ８と駆動用の薄膜トランジスタ９を含む。サンプリング用トランジスタ８は、走査配線１によって選択された時動作し、信号配線２から映像信号をサンプリングして保持容量７に保持する。駆動用トランジスタ９は、保持容量７に保持された映像信号に応じて発光素子６を駆動する。

図１１は、図１０に示した表示装置の動作説明に供するタイミングチャートである。走査配線が高電位に遷移することで、サンプリング用トランジスタはオン状態となり、信号配線から供給された映像信号電位を保持容量に充電する。すると駆動用トランジスタのゲート電位は上昇を開始し、ドレイン電流を流し始める。その為有機ＥＬ素子などからなるダイオード型発光素子のアノード電位は上昇し発光を開始する。そして走査配線が低電位に遷移すると、保持容量に映像信号電位が保持され、駆動用トランジスタのゲート電位は一定に維持される。これにより発光素子の発光輝度は次のフレームまで一定に維持される。

現在、図１０に示したアクティブマトリクス型平面自発光表示装置の高精細化が市場で大きく望まれている。画素数の増大に伴い、個々の画素サイズが細かくなる。しかしながら、画素サイズが狭ピッチとなった場合や回路素子が多くなった場合、信号配線のレイアウト配置が困難となるだけでなく、保持容量を十分に確保することができなくなる。又、保持容量上に映像信号配線を配置すると、映像信号配線と保持容量との間に形成される寄生容量カップリングの為、保持電位が変動し発光輝度が変化してしまう。この発光輝度の変動は表示画面上でいわゆる縦クロストークとして現われるという課題がある。

上述した従来の技術の課題に鑑み、本発明は容量カップリングに起因する保持電位の変動を抑制することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち、行状の走査配線と、列状の信号配線と、各走査配線及び信号配線が交差する部分に配された画素と、各画素に電源を供給する電源供給配線及び共通電源供給配線とを含む表示装置であって、前記画素は、発光素子と保持容量とサンプリング用の能動素子と駆動用の能動素子を含み、前記発光素子のアノードは該駆動用の能動素子を介して該電源供給配線に接続されている一方、前記発光素子のカソードは該共通電源供給配線に接続されており、前記サンプリング用の能動素子は、該走査配線によって選択されたとき動作し、該信号配線から映像信号をサンプリングして該保持容量に保持し、前記駆動用の能動素子は、該保持容量に保持された映像信号に応じて該発光素子を駆動し、前記保持容量は、誘電体膜を上部電極と下部電極とで挟んだ積層構造を有し、該信号配線と重なる様に、該信号配線と基板との間に配されているとともに、前記下部電極は該サンプリング用の能動素子に接続されている一方、前記上部電極は該共通電源供給配線に接続されており、前記サンプリング用の能動素子は、ゲート電極の上にゲート絶縁膜を介して半導体薄膜を重ねた積層構造を有する薄膜トランジスタからなり、前記保持容量は、該上部電極が該半導体薄膜と同層で、該下部電極が該ゲート電極と同層で、該誘電体膜が該ゲート絶縁膜と同層の積層構造を有することを特徴とする。
好ましくは、前記発光素子は有機ＥＬ素子である。

本発明によれば、保持容量の上部電極を電源供給配線に接続することで、映像信号配線回りのノイズから保持容量を電気的に遮蔽している。映像信号配線と保持容量間で容量カップリングを引き起こしても、画質への影響は見られなくなる。これにより、映像信号配線に重ねてその下部に保持容量を形成できる為、十分な容量値を確保できるとともに、狭ピッチ又は多素子の画素回路のデバイス設計及びレイアウト設計の簡易化が図れる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係るアクティブマトリクス型自発光表示装置の基本的な構成を示す回路図である。図示する様に、本表示装置は行状の走査配線１と、列状の信号配線２と、各走査配線１及び信号配線２が交差する部分に配された画素３と、各画素３に電源を供給する電源供給配線４，５とを含む。画素３は、有機ＥＬ素子によって代表される発光素子６と保持容量７とサンプリング用の能動素子と駆動用の能動素子を含む。サンプリング用の能動素子はサンプリング用トランジスタ８（Ｎ型の薄膜トランジスタＴＦＴ）からなり、走査配線１によって選択された時動作し、信号配線２から映像信号をサンプリングして保持容量７に保持する。駆動用の能動素子は駆動用トランジスタ９（Ｎ型の薄膜トランジスタＴＦＴ）からなり、保持容量７に保持された映像信号に応じて発光素子６を駆動する。保持容量７は、誘電体膜を上部電極７Ｔと下部電極７Ｂとで挟んだ積層構造を有する。図示しないが、この積層構造は信号配線２と重なる様にその下方に配されている。特徴事項として、下部電極７Ｂはサンプリング用トランジスタ８に接続されている一方、上部電極７Ｔは共通電源供給配線４に接続されている。映像信号配線２の下に保持容量７が配置されると、映像信号配線２と保持容量７の上部電極７Ｔとの間に積層された層間絶縁膜の為、寄生容量Ｃｐが形成される。ここで、保持容量７の上部電極７Ｔを共通の電源供給配線４と接続することで、信号配線２と保持容量７間で寄生容量Ｃｐに起因する容量カップリングを引き起こしても、画質への悪影響を防ぐことができる。

走査配線１が高電位に遷移すると、サンプリング用トランジスタ８はオン状態となり、信号配線２から供給される映像信号を保持容量７に充電する。すると、駆動用トランジスタ９のゲート電位は上昇を開始し、ドレイン電流を流し始める。その為、発光素子６のアノード電位は上昇し発光を開始する。そして、走査配線１が低電位に遷移すると、保持容量７に映像信号がそのまま保持され、駆動用トランジスタ９のゲート電位は一定となり、発光輝度は次のフレームまで一定となる。

図２は、図１に示した画素の模式的な平面図である。画素３は、直交配列された走査配線１と映像信号配線２の交差部にサンプリング用トランジスタ８が配されている。サンプリング用トランジスタ８のゲートＧと走査配線１が接続され、ドレインＤと映像信号配線８が接続されている。サンプリング用トランジスタ８のソースＳには保持容量７の下部電極７Ｂとさらに駆動用トランジスタ９のゲートＧが接続される。駆動用トランジスタ９のドレインＤには電源供給配線５が接続され、ソースＳには発光素子のアノード６Ａが接続される。保持容量７の上部電極７Ｔと発光素子のカソード（図示せず）が共通電源供給配線４に接続される。本発明の特徴事項として、走査配線１と直交した映像信号配線２の下に保持容量７が配置されているとともに、保持容量７の上部電極７ＴがコンタクトＣＯＮを介して共通電源供給配線４に接続されている。

図３の（Ａ）は、サンプリング用薄膜トランジスタ８の断面構造を示す模式図である。図示する様に、サンプリング用トランジスタ８は、ゲート電極Ｇの上にゲート絶縁膜２１を介して半導体薄膜２２を重ねた積層構造を有する薄膜トランジスタからなる。具体的には、ガラスなどの絶縁基板２０に金属モリブデンなどからなるゲート電極Ｇがパタニングされており、その上をＳｉＯ_２／ＳｉＮなどからなるゲート絶縁膜２１が被覆している。ゲート絶縁膜２１の上には多結晶シリコンなどからなる半導体薄膜２２が形成されている。係る構成を有する薄膜トランジスタは層間絶縁膜２３により被覆されている。トランジスタ８のドレインＤは層間絶縁膜２３に開口したコンタクトホールを介して信号配線２に接続している。ソースＳも層間絶縁膜２３に開口したコンタクトホールを介して他の配線に接続される。

（Ｂ）は保持容量７の構造を表わしている。図示する様に、保持容量７は絶縁基板２０の上に形成されており、下から順に下部電極７Ｂ、誘電体膜７Ｍ、上部電極７Ｔを重ねた積層構造を有する。保持容量７は層間絶縁膜２３で覆われており、その上に信号配線２が形成されている。信号配線２は例えばＴｉ／Ａｌからなる。本実施例では、薄膜トランジスタ８と薄膜容量７は同時に形成可能である。すなわち保持容量７は、上部電極７Ｔが半導体薄膜２２と同層で、下部電極７Ｂがゲート電極Ｇと同層で、誘電体膜７Ｍがゲート絶縁膜２１と同層の積層構造を有する。

図４は、本発明に係る表示装置の全体構成を示すブロック図である。図示する様に、本表示装置は表示アレイ１２を構成するパネルと、周辺の駆動回路とで構成されている。周辺の駆動回路は垂直ドライバ１５と水平ドライバ１６を含む。表示アレイ１２は画素３をマトリクス状に配列したものである。前述した様に各画素３は、走査配線１と信号配線２の交差部に配され、発光素子６、保持容量７、サンプリング用トランジスタ８、駆動用トランジスタ９などを含んでいる。信号配線２と保持容量７の上部電極との間に寄生容量Ｃｐが形成されている。保持容量７の上部電極は共通の電源供給配線４に接続されている。垂直ドライバ１５は、パネルの表示アレイ１２に画像を表示する際の描画タイミングを指示する走査パルスを、各走査配線１に順次出力する。一方水平ドライバ１６はパネルの表示アレイ１２に画像を表示する際の描画データに基づく映像信号を、各信号配線２に供給している。

図５は、図４に示した表示装置の動作説明に供するタイミングチャートであり、１画素分に着目したものである。着目した画素において、サンプリング期間に所定の映像信号をサンプリングする。サンプリングされた映像信号は保持期間中保持される。保持期間では着目した画素以外の他の画素への映像信号が、映像信号配線に供給される。ここで保持期間に映像信号配線電位が低電位側や高電位側に遷移すると、前述した寄生容量Ｃｐを介して保持容量の保持電位（駆動用トランジスタのゲート電位）が減少または増加する。これを容量カップリングと呼ぶ。何ら対策を施さないと、この容量カップリングにより駆動用トランジスタのゲート電位が変動してしまう。これに対処する為本発明では保持容量の上部電極を共通電源供給配線に接続している。すなわち寄生容量Ｃｐが映像信号配線と共通電源供給配線との間に形成されている。この為容量カップリングにより保持電位が変動しても即座に変動前の保持電位に戻る。この為発光輝度は一定に保たれる。これにより、発光輝度に影響を与えることなく映像信号配線下に保持容量を配置できる為、十分な容量値を確保できるとともに、狭ピッチの有機ＥＬ画素や多素子の有機ＥＬ画素回路のデバイス設計及びレイアウト設計の簡易化が図れる。

図６はアクティブマトリクス型平面自発光表示装置の参考例を示す画素回路図である。理解を容易にする為、図１に示した本発明に係る表示装置の画素回路と対応する部分には対応する参照番号を付してある。異なる点は、保持容量７の上部電極７Ｔが駆動用トランジスタ９のゲートに接続する一方、下部電極７Ｂが共通電源供給配線４に接続されていることである。この結果信号配線２の下方に保持容量７を配置すると、駆動用トランジスタ９のゲートに接続された上部電極７Ｔと信号配線２との間に寄生容量Ｃｐが発生することになる。

図７は、図６に示した画素回路に含まれる各素子のレイアウトを示した模式図である。理解を容易にする為、図２に示した本発明の画素のレイアウトと対応する部分には対応する参照番号を付してある。保持容量７が信号配線２の下部に重ねて配されている点は共通している。異なる点は、保持容量７の下部電極７ＢがコンタクトＣＯＮを介して共通電源供給配線４に接続されている一方、上部電極７Ｔがサンプリング用トランジスタ８のソースＳ及び駆動用トランジスタ９のゲートＧに接続されていることである。この結果、層間絶縁膜を介して、信号配線２と上部電極７Ｔとの間に寄生容量が発生し、且つこの寄生容量が直接駆動用トランジスタ９のゲートＧに接続されていることになる。

図８は参考例に係る表示装置の全体構成を示すブロック図であり、中央の表示アレイ１２を構成するパネルと、周辺の垂直ドライバ１５及び水平ドライバ１６とで構成されている。基本的には、図４に示した本発明の構成と同様であり、対応する部分には対応する参照番号を付してある。異なる点は、表示アレイ１２に含まれる個々の画素３に形成される寄生容量Ｃｐが、信号配線２と駆動用トランジスタ９のゲートとの間に形成されることである。

図９は、図８に示した参考例に係る表示装置の動作説明に供するタイミングチャートである。ある特定の画素において、高電位の映像信号をサンプリングする。保持期間中には他の画素への映像信号が信号配線に供給される。図示する様に保持期間中に映像信号配線電位が低電位に遷移すると、寄生容量Ｃｐを介して保持容量の保持電位（駆動用トランジスタのゲート電位）が減少する。逆に保持期間中信号配線電位が高電位に遷移すると、同じく寄生容量Ｃｐを介して保持容量の保持電位が増大する。これを容量カップリングと呼ぶ。ここで保持容量の上部電極が共通電源供給配線に接続されていない場合には、係る保持電位の変動は映像信号配線が次の映像信号電位に切り換わるまで維持される。保持電位の変動は駆動用トランジスタのゲート電位の変動につながる。駆動用トランジスタのゲート電位の減少は発光素子に供給される駆動電流を減少させ、発光輝度を減少させる。逆に保持期間中更に高電位の映像信号が供給されると、容量カップリングにより保持電位が増加する。保持容量の増加は発光素子に供給される駆動電流を増加させ、発光輝度の増大を招く。これら容量カップリングによる発光輝度の変動は表示パネルに縦クロストークとして現われる。映像信号配線下に保持容量を配置しなければ容量カップリングを回避できるが、弊害として十分な保持容量を確保できない為保持電位のリークを引き起こす。パネルに表示する画像の絵柄によっては、保持期間中信号配線に常に低電位又は高電位の映像信号が印加される場合もある。この時には、寄生容量を介した容量カップリングにより駆動用トランジスタのゲート電位の変動が顕著となる為、クロストークが目立つ。

本発明に係る表示装置の構成を示す画素回路図である。本発明に係る表示装置の画素回路レイアウトを示す模式的な平面図である。本発明に係る表示装置の断面構造を示す模式図である。本発明に係る表示装置の全体構成を示すブロック図である。本発明に係る表示装置の動作説明に供するタイミングチャートである。参考例に係る表示装置の画素構成を示す回路図である。参考例に係る表示装置の画素レイアウトを示す平面図である。参考例に係る表示装置の全体構成を示すブロック図である。参考例に係る表示装置の動作説明に供するタイミングチャートである。従来の表示装置の一例を示す画素回路図である。従来の表示装置の動作説明に供するタイミングチャートである。

符号の説明

１・・・走査配線、２・・・信号配線、３・・・画素、４・・・共通電源供給配線、５・・・電源供給配線、６・・・発光素子（ＥＬ）、７・・・保持容量、７Ｔ・・・上部電極、７Ｂ・・・下部電極、８・・・サンプリング用トランジスタ、９・・・駆動用トランジスタ

Claims

行状の走査配線と、列状の信号配線と、各走査配線及び信号配線が交差する部分に配された画素と、各画素に電源を供給する電源供給配線及び共通電源供給配線とを含む表示装置であって、
前記画素は、発光素子と保持容量とサンプリング用の能動素子と駆動用の能動素子を含み、
前記発光素子のアノードは該駆動用の能動素子を介して該電源供給配線に接続されている一方、前記発光素子のカソードは該共通電源供給配線に接続されており、
前記サンプリング用の能動素子は、該走査配線によって選択されたとき動作し、該信号配線から映像信号をサンプリングして該保持容量に保持し、
前記駆動用の能動素子は、該保持容量に保持された映像信号に応じて該発光素子を駆動し、
前記保持容量は、誘電体膜を上部電極と下部電極とで挟んだ積層構造を有し、該信号配線と重なる様に、該信号配線と基板との間に配されているとともに、
前記下部電極は該サンプリング用の能動素子に接続されている一方、前記上部電極は該共通電源供給配線に接続されており、
前記サンプリング用の能動素子は、ゲート電極の上にゲート絶縁膜を介して半導体薄膜を重ねた積層構造を有する薄膜トランジスタからなり、
前記保持容量は、該上部電極が該半導体薄膜と同層で、該下部電極が該ゲート電極と同層で、該誘電体膜が該ゲート絶縁膜と同層の積層構造を有する
ことを特徴とする表示装置。
前記発光素子は有機ＥＬ素子であることを特徴とする請求項１記載の表示装置。