JP2009122196A - アクティブマトリクス型表示装置およびその駆動方法 - Google Patents
アクティブマトリクス型表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2009122196A JP2009122196A JP2007293565A JP2007293565A JP2009122196A JP 2009122196 A JP2009122196 A JP 2009122196A JP 2007293565 A JP2007293565 A JP 2007293565A JP 2007293565 A JP2007293565 A JP 2007293565A JP 2009122196 A JP2009122196 A JP 2009122196A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- pixel
- terminal
- driving
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】表示装置は、複数の画素部の列毎に接続された映像信号線Xと、映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、を具備している。各画素回路18は、映像信号線から画素スイッチSSTを通して駆動トランジスタDRTの制御端子に階調映像電圧信号を書込む信号書込み期間と、書込み期間の後、第1スイッチTCTにより駆動トランジスタの制御端子と第2端子とを接続し駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、キャンセル期間の後、書込まれた階調映像電圧信号に対応する駆動電流を駆動トランジスタから表示素子に出力する発光期間と、を有している。
【選択図】図2
Description
前記各画素回路は、第1端子が電圧電源に接続され第2端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第1端子と制御端子との間に接続された保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第2端子との間の接続、非接続を制御する第1スイッチと、前記駆動トランジスタのドレインと前記表示素子との間に接続された出力スイッチと、前記駆動トランジスタの制御端子と前記映像信号線との間に接続された画素スイッチと、を備え、
前記映像信号線から前記画素スイッチを通して前記駆動トランジスタの制御端子に階調映像電圧信号を書込む信号書込み期間と、前記書込み期間の後、前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、前記キャンセル期間の後、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力する発光期間と、を有している。
前記映像信号線から前記画素スイッチを通して前記駆動トランジスタの制御端子に階調映像電圧信号を書込み、前記映像電圧信号の書込み後、前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルし、前記オフセットのキャンセル後、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力し前記表示素子を発光させる駆動方法である。
図1は、有機EL表示装置を概略的に示す平面図である。図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10およびこの有機ELパネル10の動作を制御するコントローラ12を備えている。
駆動トランジスタDRTを構成するPチャネル型の薄膜トランジスタは、絶縁基板8上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極(ソース)Sおよびドレイン電極(ドレイン)Dが設けられている。ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。駆動トランジスタDRTのドレイン電極Dは、層間絶縁膜54上に形成された配線を介して出力スイッチBCTに接続されている。
上述した信号書込み動作、キャンセル動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
図11は、第2の実施形態に係る有機EL表示装置における表示画素PXの等価回路を示している。画素回路18は、画素スイッチSST、駆動トランジスタDRT、第1スイッチTCT、キャパシタとしての保持容量C1、保持容量C2(第2保持容量)、出力スイッチBCTを備えている。
上述した信号書込み動作、キャンセル動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
14…走査線駆動回路、15…信号線駆動回路、16…有機EL素子、
18…画素回路、34…電圧供給部、SST…画素スイッチ、
DRT…駆動トランジスタ、TCT…第1スイッチ、BCT…出力スイッチ、
C1、C2…保持容量、X…映像信号線
Claims (7)
- 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された映像信号線と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素回路は、第1端子が電圧電源に接続され第2端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第1端子と制御端子との間に接続された保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第2端子との間の接続、非接続を制御する第1スイッチと、前記駆動トランジスタのドレインと前記表示素子との間に接続された出力スイッチと、前記駆動トランジスタの制御端子と前記映像信号線との間に接続された画素スイッチと、を備え、
前記映像信号線から前記画素スイッチを通して前記駆動トランジスタの制御端子に階調映像電圧信号を書込む書込み期間と、前記書込み期間の後、前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、前記キャンセル期間の後、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力する発光期間と、を有しているアクティブマトリクス型表示装置。 - 前記第1スイッチは、前記駆動トランジスタの制御端子に接続された第1端子と前記駆動トランジスタの第2端子に接続された第2端子と、を有し、
前記各画素回路は、一方の電極が前記第1スイッチの第1端子に接続され、他方の電極が基準電圧電源に接続された第2保持容量を備えている請求項1に記載のアクティブマトリクス型表示装置。 - 前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項1又は2に記載のアクティブマトリクス型表示装置。
- 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された映像信号線と、前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素回路は、第1端子が電圧電源に接続され第2端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第1端子と制御端子との間に接続された保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第2端子との間の接続、非接続を制御する第1スイッチと、前記駆動トランジスタのドレインと前記表示素子との間に接続された出力スイッチと、前記駆動トランジスタの制御端子と前記映像信号線との間に接続された画素スイッチと、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記映像信号線から前記画素スイッチを通して前記駆動トランジスタの制御端子に階調映像電圧信号を書込み、
前記映像電圧信号の書込み後、前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルし、
前記オフセットのキャンセル後、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力し前記表示素子を発光させるアクティブマトリクス型表示装置の駆動方法。 - 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された映像信号線と、前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素回路は、第1端子が電圧電源に接続され第2端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第1端子と制御端子との間に接続された第1保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子に接続された第1端子と前記駆動トランジスタの第2端子に接続された第2端子と、を有し、前記駆動トランジスタの制御端子と第2端子との間の接続、非接続を制御する第1スイッチと、前記駆動トランジスタのドレインと前記表示素子との間に接続された出力スイッチと、前記駆動トランジスタの制御端子と前記映像信号線との間に接続された画素スイッチと、一方の電極が前記第1スイッチの第1端子に接続され、他方の電極が基準電位電源に接続された第2保持容量と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記映像信号線から前記画素スイッチを通して前記駆動トランジスタの制御端子に階調映像電圧信号を書込み、
前記映像電圧信号の書込み後、前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルし、
前記オフセットのキャンセル後、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力し前記表示素子を発光させるアクティブマトリクス型表示装置の駆動方法。 - 前記映像電圧信号の書込み期間において、前記画素スイッチをオン、前記第1スイッチをオフ、前記出力スイッチをオフとし、前記キャンセル期間において、前記画素スイッチをオフ、前記第1スイッチをオン、前記出力スイッチをオフとし、前記発光期間において、前記画素スイッチをオフ、前記第1スイッチをオフ、前記出力スイッチをオンとする請求項4又は5に記載のアクティブマトリクス型表示装置の駆動方法。
- 前記映像電圧信号の書込み期間において、前記画素スイッチをオン、前記第1スイッチをオン、前記出力スイッチをオフとし、前記キャンセル期間において、前記画素スイッチをオフ、前記第1スイッチをオン、前記出力スイッチをオフとし、前記発光期間において、前記画素スイッチをオフ、前記第1スイッチをオフ、前記出力スイッチをオンとする請求項4又は5に記載のアクティブマトリクス型表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007293565A JP2009122196A (ja) | 2007-11-12 | 2007-11-12 | アクティブマトリクス型表示装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007293565A JP2009122196A (ja) | 2007-11-12 | 2007-11-12 | アクティブマトリクス型表示装置およびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009122196A true JP2009122196A (ja) | 2009-06-04 |
Family
ID=40814464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007293565A Pending JP2009122196A (ja) | 2007-11-12 | 2007-11-12 | アクティブマトリクス型表示装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009122196A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011002815A (ja) * | 2009-06-16 | 2011-01-06 | Samsung Electronics Co Ltd | ディスプレイ装置およびその制御方法 |
JP2011133652A (ja) * | 2009-12-24 | 2011-07-07 | Sony Corp | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
JP2013105086A (ja) * | 2011-11-15 | 2013-05-30 | Seiko Epson Corp | 画素回路、電気光学装置、および電子機器 |
JP2019113728A (ja) * | 2017-12-25 | 2019-07-11 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255897A (ja) * | 2002-03-05 | 2003-09-10 | Nec Corp | 画像表示装置及び該画像表示装置に用いられる制御方法 |
-
2007
- 2007-11-12 JP JP2007293565A patent/JP2009122196A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255897A (ja) * | 2002-03-05 | 2003-09-10 | Nec Corp | 画像表示装置及び該画像表示装置に用いられる制御方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011002815A (ja) * | 2009-06-16 | 2011-01-06 | Samsung Electronics Co Ltd | ディスプレイ装置およびその制御方法 |
JP2011133652A (ja) * | 2009-12-24 | 2011-07-07 | Sony Corp | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
JP2013105086A (ja) * | 2011-11-15 | 2013-05-30 | Seiko Epson Corp | 画素回路、電気光学装置、および電子機器 |
JP2019113728A (ja) * | 2017-12-25 | 2019-07-11 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7048305B2 (ja) | 2017-12-25 | 2022-04-05 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4467910B2 (ja) | アクティブマトリクス型表示装置 | |
US8570245B2 (en) | Display device, method for driving the same, and electronic apparatus | |
JP5719571B2 (ja) | 表示装置および表示装置の駆動方法 | |
KR20070037147A (ko) | 표시 장치 및 그 구동 방법 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
KR20060096857A (ko) | 표시 장치 및 그 구동 방법 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP6116186B2 (ja) | 表示装置 | |
KR20070040149A (ko) | 표시 장치 및 그 구동 방법 | |
JP5548503B2 (ja) | アクティブマトリクス型表示装置 | |
JP2007140276A (ja) | アクティブマトリクス型表示装置 | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2007316513A (ja) | アクティブマトリクス型表示装置 | |
JP2008134345A (ja) | アクティブマトリクス型表示装置のリペア方法 | |
US8094110B2 (en) | Active matrix display device | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
JP2004341351A (ja) | アクティブマトリクス型表示装置 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP5127499B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
JP4550372B2 (ja) | アクティブマトリクス型表示装置 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP6082563B2 (ja) | 表示装置 | |
JP2009069395A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2007316512A (ja) | アクティブマトリクス型表示装置 | |
JP2009025413A (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130528 |