JP2003255897A - 画像表示装置及び該画像表示装置に用いられる制御方法 - Google Patents

画像表示装置及び該画像表示装置に用いられる制御方法

Info

Publication number
JP2003255897A
JP2003255897A JP2002059553A JP2002059553A JP2003255897A JP 2003255897 A JP2003255897 A JP 2003255897A JP 2002059553 A JP2002059553 A JP 2002059553A JP 2002059553 A JP2002059553 A JP 2002059553A JP 2003255897 A JP2003255897 A JP 2003255897A
Authority
JP
Japan
Prior art keywords
electrode
transistor
signal
source electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002059553A
Other languages
English (en)
Other versions
JP3750616B2 (ja
Inventor
Isao Sasaki
勇男 佐々木
Koichi Iguchi
康一 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002059553A priority Critical patent/JP3750616B2/ja
Priority to US10/506,371 priority patent/US7876294B2/en
Priority to PCT/JP2003/002578 priority patent/WO2003075256A1/ja
Publication of JP2003255897A publication Critical patent/JP2003255897A/ja
Application granted granted Critical
Publication of JP3750616B2 publication Critical patent/JP3750616B2/ja
Priority to US12/877,068 priority patent/US20100328294A1/en
Priority to US12/976,757 priority patent/US8519918B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 画像表示装置の各画素の輝度のばらつきを低
減して画質を改善する。 【解決手段】 画像表示部５０3,2 において、リセット
トランジスタ５８3,2 をオン状態にして保持コンデンサ
５４3,2 及び寄生容量５７3,2 を放電する。この後、選
択トランジスタ５３3,2 をオン状態にして信号線Ｘ3 か
ら保持コンデンサ５４3,2 へ階調画素データを書き込
み、書き込まれた階調画素データの電荷を駆動トランジ
スタ５５3,2 を介して一定時間放電する。選択トランジ
スタ５３3,2をオフ状態にし、駆動トランジスタ５５
3,2 のゲート電極をフローティングにして保持コンデン
サ５４3,2 に蓄積された階調画素データの電荷を保持す
る。隣接する画素５０2,2 ，５０4,2 でも、同様の処理
が行われる。このため、駆動トランジスタ５５2,2 ，５
５3,2 ，５５4,2 の電流のばらつきが小さくなり、画素
表示素子５６2,2 ，５６3,2 ，５６4,2 の輝度階調のば
らつきが小さくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、画像表示装置及
び該画像表示装置に用いられる制御方法に係り、例え
ば、有機ＥＬ（エレクトロ・ルミネセンス）ディスプレ
イなど、階調画素データに基づいて電流駆動される画素
表示素子を用いた画像表示装置及び該画像表示装置に用
いられる制御方法に関する。
【０００２】
【従来の技術】有機ＥＬディスプレイなどのように、電
流駆動される画素表示素子を用いた画像表示装置では、
同画素表示素子を駆動するための駆動トランジスタが１
画素毎に設けられている。そして、駆動トランジスタの
ゲート・ソース間に接続された保持コンデンサに階調画
素データが書き込まれ、表示期間中保持される。この場
合、保持コンデンサには、画素の表示輝度に対応した信
号電荷が書き込まれ、この信号電荷に応じた電流が駆動
トランジスタから画素表示素子に供給される。
【０００３】この種の画像表示装置は、従来では例えば
図３７に示すように、表示パネル１０と、制御回路２０
と、信号線ドライバ３０と、走査線ドライバ４０とから
構成されている。表示パネル１０は、例えば、有機ＥＬ
ディスプレイなどで構成され、階調画素データＤが印加
される複数の信号線Ｘ1 ，…，Ｘi ，…，Ｘn 、走査信
号Ｖが印加される複数の走査線Ｙ1 ，…，Ｙj ，…，Ｙ
m 、及び各信号線Ｘ1，…，Ｘi ，…，Ｘn と各走査線
Ｙ1 ，…，Ｙj ，…，Ｙm との交差箇所に設けられた複
数の画素１０ij（ｉ＝１，２，…，ｎ、ｊ＝１，２，
…，ｍ）を有し、これらの画素１０ijのうちの走査信号
Ｖによって選択された走査線上の画素に階調画素データ
Ｄを供給することによって画像を表示する。
【０００４】制御回路２０は、外部から供給される画像
入力信号ＶＤを信号線ドライバ３０に供給するととも
に、垂直走査信号ＰＶを走査線ドライバ４０に供給す
る。信号線ドライバ３０は、画像入力信号ＶＤに応じた
階調画素データＤを各信号線Ｘ１，…，Ｘi ，…，Ｘｎ
に印加する。走査線ドライバ４０は、制御回路２から供
給される垂直走査信号ＰＶに同期したタイミングで走査
信号Ｖを順次生成し、表示パネル１０の対応する走査線
Ｙ１，…，Ｙj ，…，Ｙｍに順次印加する。
【０００５】図３８は、図３７中の画素１０i,j （例え
ば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
る。この画素１０3,2 は、同図に示すように、電源ライ
ン１１と、グランドライン１２と、ｎチャネル型ＭＯＳ
ＦＥＴ（以下、「ｎＭＯＳ」という）で構成された選択
トランジスタ１３3,2 と、保持コンデンサ１４3,2 と、
ｐチャネル型ＭＯＳＦＥＴ（以下、「ｐＭＯＳ」とい
う）で構成された駆動トランジスタ１５3,2 と、画素表
示素子１６3,2 と、寄生容量１７3,2 とから構成されて
いる。また、画素１０3,2 に隣接する図示しない画素１
０4,2 ，１０5,2 など、他の画素１０i, j も、同様の構
成になっている。
【０００６】この画素１０3,2 では、選択期間中、すな
わち、走査信号Ｖが走査線Ｙ２に印加されたとき、選択
トランジスタ１３3,2 がオン状態となり、信号線Ｘ3 に
入力された階調画素データＤが駆動トランジスタ１５
3,2 のゲート・ソース間に印加される。このとき、保持
コンデンサ１４3,2 が充電される。次に、選択期間から
非選択期間に切り替わったとき、選択トランジスタ１３
3,2 がオフ状態になる。駆動トランジスタ１５3,2 のゲ
ート・ソース間電圧ＶＧＳは、保持コンデンサ１４3,2
によって保持されるため、非選択期間中も、書き込まれ
た階調画素データＤに応じた電流ＩＬ3,2 が駆動トラン
ジスタ１５3,2 から画素表示素子１６3,2に供給され
る。また、画素１０3,2 に隣接する画素１０4,2 ，１０
5,2 などでも、同様の動作が行われる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の画像表示装置では、次のような問題点があった。す
なわち、図３９に示すように、画素１０3,2 の駆動トラ
ンジスタ１５3,2 、画素１０4,2 の駆動トランジスタ１
５4,2 、及び画素１０5,2 の駆動トランジスタ１５5,2
のＶＧＳ−ＩＤＳ（ゲート・ソース間電圧−ドレイン・
ソース間電流）特性は、個々のｐＭＯＳによってばらつ
きがある。特に、しきい値のばらつきが大きく、駆動ト
ランジスタ１５3,2 ，１５4,2 ，１５5,2 の各ゲート・
ソース間に同一の階調画素データＤを印加しても、各ド
レイン・ソース間電流ＩＤＳは、ＩＬ3,2 ，ＩＬ4,2 ，
ＩＬ5,2 となり、それぞれ異なる。このため、画素１０
3,2 の画素表示素子１６3,2 、画素１０4,2 の画素表示
素子１６4,2 、及び画素１０5,2 の画素表示素子１６
5,2 に流れる電流がばらつくので、これらの画素表示素
子１６3,2 ，１６4,2 ，１６5,2 の発光輝度にばらつき
が発生し、表示画面の画質が低下するという問題点があ
った。
【０００８】この発明は、上述の事情に鑑みてなされた
もので、各画素表示素子の発光輝度のばらつきを抑え、
表示画面の画質が向上する画像表示装置及び該画像表示
装置に用いられる制御方法を提供することを目的として
いる。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、該当する階調画素データが
印加される複数の信号線、設定された順序で走査信号が
印加される複数の走査線、及び前記各信号線と前記各走
査線との交差箇所に設けられた複数の画素を有する表示
パネルと、画像入力信号に基づいて前記階調画素データ
を前記各信号線に印加する信号線ドライバと、前記走査
信号を前記各走査線に印加する走査線ドライバとを備え
てなる画像表示装置に係り、前記各画素は、第１のドレ
イン電極、第１のソース電極、及び第１のゲート電極を
有する選択トランジスタと、第２のドレイン電極、第２
のソース電極、及び第２のゲート電極を有する駆動トラ
ンジスタと、前記第２のゲート電極と前記第２のソース
電極との間の電圧を保持する保持コンデンサと、第１の
電極及び第２の電極を有する画素表示素子とから構成さ
れ、前記選択トランジスタは、前記第１のドレイン電極
／第１のソース電極が前記信号線に接続され、前記第１
のソース電極／第１のドレイン電極が前記駆動トランジ
スタの前記第２のゲート電極に接続され、前記第１のゲ
ート電極が前記走査線に接続され、前記走査信号に基づ
いて前記信号線と前記第２のゲート電極との間の導通状
態をオン／オフ制御し、前記駆動トランジスタは、前記
第２のドレイン電極に第１の電源電圧が印加され、前記
第２のソース電極が前記画素表示素子の前記第１の電極
に接続され、前記保持コンデンサが保持する電圧に基づ
いて制御される出力電流を前記第２のソース電極から前
記第１の電極へ流し、前記画素表示素子は、前記第２の
電極に第２の電源電圧が印加され、前記駆動トランジス
タの前記出力電流に基づいた階調の画素を表示する構成
とされ、前記選択トランジスタをオン状態にすることに
より、前記信号線から前記保持コンデンサへ前記階調画
素データを書き込み、前記保持コンデンサに書き込まれ
た前記階調画素データの電荷を前記駆動トランジスタを
介して一定時間放電し、この後、前記駆動トランジスタ
の前記第２のゲート電極をフローティングにすることに
より前記保持コンデンサに蓄積された前記階調画素デー
タの電荷を保持する制御手段が設けられていることを特
徴としている。
【００１０】請求項２記載の発明は、該当する階調画素
データが印加される複数の信号線、走査信号が印加され
る複数の走査線、リセット信号が印加される複数のリセ
ット信号線、及び前記各信号線と前記各走査線との交差
箇所に設けられた複数の画素を有する表示パネルと、画
像入力信号に基づいて前記階調画素データを前記各信号
線に印加する信号線ドライバと、前記走査信号を前記各
走査線に印加する走査線ドライバと、前記リセット信号
を前記各リセット信号線に印加するリセット信号線ドラ
イバとを備えてなる画像表示装置に係り、前記各画素
は、第１のドレイン電極、第１のソース電極、及び第１
のゲート電極を有する選択トランジスタと、第２のドレ
イン電極、第２のソース電極、及び第２のゲート電極を
有する駆動トランジスタと、第３のドレイン電極、第３
のソース電極、及び第３のゲート電極を有するリセット
トランジスタと、前記第２のゲート電極と前記第２のソ
ース電極との間の電圧を保持する保持コンデンサと、第
１の電極及び第２の電極を有すると共に前記第１の電極
と前記第２の電極との間に寄生容量を有する画素表示素
子とから構成され、前記選択トランジスタは、前記第１
のドレイン電極／第１のソース電極が前記信号線に接続
され、前記第１のソース電極／第１のドレイン電極が前
記駆動トランジスタの前記第２のゲート電極に接続さ
れ、前記第１のゲート電極が前記走査線に接続され、前
記走査信号に基づいて前記信号線と前記第２のゲート電
極との間の導通状態をオン／オフ制御し、前記駆動トラ
ンジスタは、前記第２のドレイン電極に第１の電源電圧
が印加され、前記第２のソース電極が前記画素表示素子
の前記第１の電極に接続され、前記保持コンデンサが保
持する電圧に基づいて制御される出力電流を前記第２の
ソース電極から前記第１の電極へ流し、前記リセットト
ランジスタは、前記第３のドレイン電極／第３のソース
電極が前記第２のソース電極に接続され、前記第３のソ
ース電極／第３のドレイン電極に第２の電源電圧が印加
され、前記第３のゲート電極が前記リセット信号線に接
続され、前記リセット信号に基づいて前記第２のソース
電極と前記第２の電源電圧との間の導通状態をオン／オ
フ制御し、前記画素表示素子は、前記第２の電極に前記
第２の電源電圧が印加され、前記駆動トランジスタの前
記出力電流に基づいた階調の画素を表示する構成とさ
れ、前記リセットトランジスタをオン状態にすることに
より、前記保持コンデンサ及び寄生容量を放電させ、こ
の後、前記選択トランジスタをオン状態にすることによ
り、前記信号線から前記保持コンデンサへ前記階調画素
データを書き込み、前記保持コンデンサに書き込まれた
前記階調画素データの電荷を前記駆動トランジスタを介
して一定時間放電し、前記選択トランジスタをオフ状態
にすることにより、前記駆動トランジスタの前記第２の
ゲート電極をフローティングにして前記保持コンデンサ
に蓄積された階調画素データの電荷を保持する制御手段
が設けられていることを特徴としている。
【００１１】請求項３記載の発明は、該当する階調画素
データが印加される複数の信号線、走査信号が印加され
る複数の走査線、リセット信号が印加される複数のリセ
ット信号線、及び前記各信号線と前記各走査線との交差
箇所に設けられた複数の画素を有する表示パネルと、画
像入力信号に基づいて前記階調画素データを前記各信号
線に印加する信号線ドライバと、前記走査信号を前記各
走査線に印加する走査線ドライバと、前記リセット信号
を前記各リセット信号線に印加するリセット信号線ドラ
イバとを備えてなる画像表示装置に係り、前記各画素
は、第１のドレイン電極、第１のソース電極、及び第１
のゲート電極を有する選択トランジスタと、第２のドレ
イン電極、第２のソース電極、及び第２のゲート電極を
有する駆動トランジスタと、第３のドレイン電極、第３
のソース電極、及び第３のゲート電極を有するリセット
トランジスタと、前記第２のゲート電極と前記第２のソ
ース電極との間の電圧を保持する保持コンデンサと、第
１の電極及び第２の電極を有すると共に前記第１の電極
と前記第２の電極との間に寄生容量を有する画素表示素
子とから構成され、前記選択トランジスタは、前記第１
のドレイン電極／第１のソース電極が前記信号線に接続
され、前記第１のソース電極／第１のドレイン電極が前
記駆動トランジスタの前記第２のゲート電極に接続さ
れ、前記第１のゲート電極が前記走査線に接続され、前
記走査信号に基づいて前記信号線と前記第２のゲート電
極との間の導通状態をオン／オフ制御し、前記駆動トラ
ンジスタは、前記第２のドレイン電極に第１の電源電圧
が印加され、前記第２のソース電極が前記画素表示素子
の前記第１の電極に接続され、前記保持コンデンサが保
持する電圧に基づいて制御される出力電流を前記第２の
ソース電極から前記第１の電極へ流し、前記リセットト
ランジスタは、前記第３のドレイン電極／第３のソース
電極が前記第２のゲート電極に接続され、前記第３のソ
ース電極／第３のドレイン電極に第２の電源電圧が印加
され、前記第３のゲート電極が前記リセット信号線に接
続され、前記リセット信号に基づいて前記第２のゲート
電極と前記第２の電源電圧との間の導通状態をオン／オ
フ制御し、前記画素表示素子は、前記第２の電極に前記
第２の電源電圧が印加され、前記駆動トランジスタの前
記出力電流に基づいた階調の画素を表示する構成とさ
れ、前記リセットトランジスタをオン状態にすることに
より、前記保持コンデンサ及び寄生容量を放電させ、こ
の後、前記選択トランジスタをオン状態にすることによ
り、前記信号線から前記保持コンデンサへ前記階調画素
データを書き込み、前記保持コンデンサに書き込まれた
前記階調画素データの電荷を前記駆動トランジスタを介
して一定時間放電し、前記選択トランジスタをオフ状態
にすることにより、前記駆動トランジスタの前記第２の
ゲート電極をフローティングにして前記保持コンデンサ
に蓄積された階調画素データの電荷を保持する制御手段
が設けられていることを特徴としている。
【００１２】請求項４記載の発明は、該当する階調画素
データが印加される複数の信号線、走査信号が印加され
る複数の走査線、及び前記各信号線と前記各走査線との
交差箇所に設けられた複数の画素を有する表示パネル
と、画像入力信号に基づいて前記階調画素データを前記
各信号線に印加する信号線ドライバと、前記走査信号を
前記各走査線に印加する走査線ドライバとを備えてなる
画像表示装置に係り、前記各画素は、第１のドレイン電
極、第１のソース電極、及び第１のゲート電極を有する
選択トランジスタと、第２のドレイン電極、第２のソー
ス電極、及び第２のゲート電極を有する駆動トランジス
タと、前記第２のゲート電極と前記第２のソース電極と
の間の電圧を保持する保持コンデンサと、第１の電極及
び第２の電極を有すると共に前記第１の電極と前記第２
の電極との間に寄生容量を有する画素表示素子とから構
成され、前記選択トランジスタは、前記第１のドレイン
電極／第１のソース電極が前記信号線に接続され、前記
第１のソース電極／第１のドレイン電極が前記駆動トラ
ンジスタの前記第２のゲート電極に接続され、前記第１
のゲート電極が前記走査線に接続され、前記走査信号に
基づいて前記信号線と前記第２のゲート電極との間の導
通状態をオン／オフ制御し、前記駆動トランジスタは、
前記第２のドレイン電極に第１の電源電圧が印加され、
前記第２のソース電極が前記画素表示素子の前記第１の
電極に接続され、前記保持コンデンサが保持する電圧に
基づいて制御される出力電流を前記第２のソース電極か
ら前記第１の電極へ流し、前記画素表示素子は、前記第
２の電極に前記第２の電源電圧が印加され、前記駆動ト
ランジスタの前記出力電流に基づいた階調の画素を表示
する構成とされ、前記選択トランジスタをオン状態にす
ると共に前記信号線からリセット信号電圧を入力するこ
とにより、前記保持コンデンサ及び寄生容量を放電さ
せ、この後、前記選択トランジスタをオン状態にするこ
とにより、前記信号線から前記保持コンデンサへ前記階
調画素データを書き込み、前記保持コンデンサに書き込
まれた前記階調画素データの電荷を前記駆動トランジス
タを介して一定時間放電し、前記選択トランジスタをオ
フ状態にすることにより、前記駆動トランジスタの前記
第２のゲート電極をフローティングにして前記保持コン
デンサに蓄積された前記階調画素データの電荷を保持す
る制御手段が設けられていることを特徴としている。
【００１３】請求項５記載の発明は、該当する階調画素
データが印加される複数の信号線、走査信号が印加され
る複数の走査線、及び前記各信号線と前記各走査線との
交差箇所に設けられた複数の画素を有する表示パネル
と、画像入力信号に基づいて前記階調画素データを前記
各信号線に印加する信号線ドライバと、前記走査信号を
前記各走査線に印加する走査線ドライバと、第１の電源
電圧及び第２の電源電圧を前記表示パネルへ供給する電
源供給回路とを備えてなる画像表示装置に係り、前記各
画素は、第１のドレイン電極、第１のソース電極、及び
第１のゲート電極を有する選択トランジスタと、第２の
ドレイン電極、第２のソース電極、及び第２のゲート電
極を有する駆動トランジスタと、前記第２のゲート電極
と前記第２のソース電極との間の電圧を保持する保持コ
ンデンサと、第１の電極及び第２の電極を有すると共に
前記第１の電極と前記第２の電極との間に寄生容量を有
する画素表示素子とから構成され、前記選択トランジス
タは、前記第１のドレイン電極／第１のソース電極が前
記信号線に接続され、前記第１のソース電極／第１のド
レイン電極が前記駆動トランジスタの前記第２のゲート
電極に接続され、前記第１のゲート電極が前記走査線に
接続され、前記走査信号に基づいて前記信号線と前記第
２のゲート電極との間の導通状態をオン／オフ制御し、
前記駆動トランジスタは、前記第２のドレイン電極に第
１の電源電圧が印加され、前記第２のソース電極が前記
画素表示素子の前記第１の電極に接続され、前記保持コ
ンデンサが保持する電圧に基づいて制御される出力電流
を前記第２のソース電極から前記第１の電極へ流し、前
記画素表示素子は、前記第２の電極に前記第２の電源電
圧が印加され、前記駆動トランジスタの前記出力電流に
基づいた階調の画素を表示する構成とされ、前記第１の
電源電圧をリセット信号電圧とすることにより、前記保
持コンデンサ及び寄生容量を放電させ、この後、前記選
択トランジスタをオン状態にすることにより、前記信号
線から前記保持コンデンサへ前記階調画素データを書き
込み、前記保持コンデンサに書き込まれた前記階調画素
データの電荷を前記駆動トランジスタを介して一定時間
放電し、前記選択トランジスタをオフ状態にすることに
より、前記駆動トランジスタの前記第２のゲート電極を
フローティングにして前記保持コンデンサに蓄積された
前記階調画素データの電荷を保持する制御手段が設けら
れていることを特徴としている。
【００１４】請求項６記載の発明は、該当する階調画素
データが印加される複数の信号線、走査信号が印加され
る複数の走査線、制御線駆動信号が印加される複数の制
御線、及び前記各信号線と前記各走査線との交差箇所に
設けられた複数の画素を有する表示パネルと、画像入力
信号に基づいて前記階調画素データを前記各信号線に印
加する信号線ドライバと、前記走査信号を前記各走査線
に印加する走査線ドライバと、前記制御線駆動信号を前
記各制御線に印加する制御線ドライバとを備えてなる画
像表示装置に係り、前記各画素は、第１のドレイン電
極、第１のソース電極、及び第１のゲート電極を有する
選択トランジスタと、第２のドレイン電極、第２のソー
ス電極、及び第２のゲート電極を有する駆動トランジス
タと、前記第２のゲート電極と前記第２のソース電極と
の間の電圧を保持する保持コンデンサと、第３のドレイ
ン電極、第３のソース電極、及び第３のゲート電極を有
する制御トランジスタと、第１の電極及び第２の電極を
有すると共に前記第１の電極と前記第２の電極との間に
寄生容量を有する画素表示素子とから構成され、前記選
択トランジスタは、前記第１のドレイン電極／第１のソ
ース電極が前記信号線に接続され、前記第１のソース電
極／第１のドレイン電極が前記駆動トランジスタの前記
第２のゲート電極に接続され、前記第１のゲート電極が
前記走査線に接続され、前記走査信号に基づいて前記信
号線と前記第２のゲート電極との間の導通状態をオン／
オフ制御し、前記駆動トランジスタは、前記第２のソー
ス電極に第１の電源電圧が印加され、前記保持コンデン
サが保持する電圧に基づいて制御される出力電流を前記
第２のドレイン電極から前記画素表示素子の前記第１の
電極へ流し、前記制御トランジスタは、前記第３のドレ
イン電極／第３のソース電極が前記第２のゲート電極に
接続され、前記第３のソース電極／第３のドレイン電極
が前記第２のドレイン電極に接続され、前記第３のゲー
ト電極が前記制御線に接続され、前記制御線駆動信号に
基づいて前記第２のゲート電極と前記第２のドレイン電
極との間の導通状態をオン／オフ制御し、前記画素表示
素子は、前記第２の電極に第２の電源電圧が印加され、
前記駆動トランジスタの前記出力電流に基づいた階調の
画素を表示する構成とされ、前記選択トランジスタをオ
ン状態とし、かつ前記制御トランジスタをオフ状態とす
ることにより、前記信号線から前記保持コンデンサへ前
記階調画素データを書き込み、前記選択トランジスタを
オフ状態とし、かつ前記制御トランジスタをオン状態と
することにより、前記保持コンデンサに書き込まれた前
記階調画素データの電荷を前記駆動トランジスタを介し
て一定時間放電し、この後、前記制御トランジスタをオ
フ状態にすることにより、前記駆動トランジスタの前記
第２のゲート電極をフローティングにして前記保持コン
デンサに蓄積された前記階調画素データの電荷を保持す
る制御手段が設けられていることを特徴としている。
【００１５】請求項７記載の発明は、該当する階調画素
データが印加される複数の信号線、走査信号が印加され
る複数の走査線、制御線駆動信号が印加される複数の制
御線、及び前記各信号線と前記各走査線との交差箇所に
設けられた複数の画素を有する表示パネルと、画像入力
信号に基づいて前記階調画素データを前記各信号線に印
加する信号線ドライバと、前記走査信号を前記各走査線
に印加する走査線ドライバと、前記制御線駆動信号を前
記各制御線に印加する制御線ドライバとを備えてなる画
像表示装置に係り、前記各画素は、第１のドレイン電
極、第１のソース電極、及び第１のゲート電極を有する
選択トランジスタと、第２のドレイン電極、第２のソー
ス電極、及び第２のゲート電極を有する駆動トランジス
タと、前記第２のゲート電極と前記第２のソース電極と
の間の電圧を保持する保持コンデンサと、第３のドレイ
ン電極、第３のソース電極、及び第３のゲート電極を有
する制御トランジスタと、第１の電極及び第２の電極を
有すると共に前記第１の電極と前記第２の電極との間に
寄生容量を有する画素表示素子とから構成され、前記選
択トランジスタは、前記第１のドレイン電極／第１のソ
ース電極が前記信号線に接続され、前記第１のソース電
極／第１のドレイン電極が前記駆動トランジスタの前記
第２のゲート電極に接続され、前記第１のゲート電極が
前記走査線に接続され、前記走査信号に基づいて前記信
号線と前記第２のゲート電極との間の導通状態をオン／
オフ制御し、前記駆動トランジスタは、前記第２のソー
ス電極に第１の電源電圧が印加され、前記保持コンデン
サが保持する電圧に基づいて制御される出力電流を前記
第２のドレイン電極から前記画素表示素子の前記第１の
電極へ流し、前記制御トランジスタは、前記第３のドレ
イン電極／第３のソース電極が前記第２のゲート電極に
接続され、前記第３のソース電極／第３のドレイン電極
が前記第２のドレイン電極に接続され、前記第３のゲー
ト電極が前記制御線に接続され、前記制御線駆動信号に
基づいて前記第２のゲート電極と前記第２のドレイン電
極との間の導通状態をオン／オフ制御し、前記画素表示
素子は、前記第２の電極に第２の電源電圧が印加され、
前記駆動トランジスタの前記出力電流に基づいた階調の
画素を表示する構成とされ、前記選択トランジスタをオ
ン状態とし、かつ前記制御トランジスタをオン状態とす
ることにより、前記信号線から前記保持コンデンサへ前
記階調画素データを書き込み、前記選択トランジスタを
オフ状態とし、かつ前記制御トランジスタをオン状態と
することにより、前記保持コンデンサに書き込まれた前
記階調画素データの電荷を前記駆動トランジスタを介し
て一定時間放電し、この後、前記制御トランジスタをオ
フ状態にすることにより、前記駆動トランジスタの前記
第２のゲート電極をフローティングにして前記保持コン
デンサに蓄積された前記階調画素データの電荷を保持す
る制御手段が設けられていることを特徴としている。
【００１６】請求項８記載の発明は、該当する階調画素
データが印加される複数の信号線、走査信号が印加され
る複数の走査線、制御線駆動信号が印加される複数の制
御線、及び前記各信号線と前記各走査線との交差箇所に
設けられた複数の画素を有する表示パネルと、画像入力
信号に基づいて前記階調画素データを前記各信号線に印
加する信号線ドライバと、前記走査信号を前記各走査線
に印加する走査線ドライバと、前記制御線駆動信号を前
記各制御線に印加する制御線ドライバとを備えてなる画
像表示装置に係り、前記各画素は、第１のドレイン電
極、第１のソース電極、及び第１のゲート電極を有する
選択トランジスタと、第２のドレイン電極、第２のソー
ス電極、及び第２のゲート電極を有する駆動トランジス
タと、前記第２のゲート電極と前記第２のソース電極と
の間の電圧を保持する保持コンデンサと、第３のドレイ
ン電極、第３のソース電極、及び第３のゲート電極を有
する制御トランジスタと、第１の電極及び第２の電極を
有すると共に前記第１の電極と前記第２の電極との間に
寄生容量を有する画素表示素子とから構成され、前記選
択トランジスタは、前記第１のドレイン電極／第１のソ
ース電極が前記信号線に接続され、前記第１のソース電
極／第１のドレイン電極が前記駆動トランジスタの前記
第２のドレイン電極に接続され、前記第１のゲート電極
が前記走査線に接続され、前記走査信号に基づいて前記
信号線と前記第２のドレイン電極との間の導通状態をオ
ン／オフ制御し、前記駆動トランジスタは、前記第２の
ソース電極に第１の電源電圧が印加され、前記保持コン
デンサが保持する電圧に基づいて制御される出力電流を
前記第２のドレイン電極から前記画素表示素子の前記第
１の電極へ流し、前記制御トランジスタは、前記第３の
ドレイン電極／第３のソース電極が前記第２のゲート電
極に接続され、前記第３のソース電極／第３のドレイン
電極が前記第２のドレイン電極に接続され、前記第３の
ゲート電極が前記制御線に接続され、前記制御線駆動信
号に基づいて前記第２のゲート電極と前記第２のドレイ
ン電極との間の導通状態をオン／オフ制御し、前記画素
表示素子は、前記第２の電極に第２の電源電圧が印加さ
れ、前記駆動トランジスタの前記出力電流に基づいた階
調の画素を表示する構成とされ、前記選択トランジスタ
をオン状態とし、かつ前記制御トランジスタをオン状態
とすることにより、前記信号線から前記保持コンデンサ
へ前記階調画素データを書き込み、前記選択トランジス
タをオフ状態とし、かつ前記制御トランジスタをオン状
態とすることにより、前記保持コンデンサに書き込まれ
た前記階調画素データの電荷を前記駆動トランジスタを
介して一定時間放電し、この後、前記制御トランジスタ
をオフ状態にすることにより、前記駆動トランジスタの
前記第２のゲート電極をフローティングにして前記保持
コンデンサに蓄積された前記階調画素データの電荷を保
持する制御手段が設けられていることを特徴としてい
る。
【００１７】請求項９記載の発明は、該当する階調画素
データが印加される複数の信号線、走査信号が印加され
る複数の走査線、制御線駆動信号が印加される複数の制
御線、及び前記各信号線と前記各走査線との交差箇所に
設けられた複数の画素を有する表示パネルと、画像入力
信号に基づいて前記階調画素データを前記各信号線に印
加する信号線ドライバと、前記走査信号を前記各走査線
に印加する走査線ドライバと、前記制御線駆動信号を前
記各制御線に印加する制御線ドライバとを備えてなる画
像表示装置に係り、前記各画素は、第１のドレイン電
極、第１のソース電極、及び第１のゲート電極を有する
選択トランジスタと、第２のドレイン電極、第２のソー
ス電極、及び第２のゲート電極を有する出力駆動トラン
ジスタと、前記第２のゲート電極と前記第２のソース電
極との間の電圧を保持する保持コンデンサと、第３のド
レイン電極、第３のソース電極、及び第３のゲート電極
を有する制御トランジスタと、第４のドレイン電極、第
４のソース電極、及び第４のゲート電極を有する入力駆
動トランジスタと、第１の電極及び第２の電極を有する
と共に前記第１の電極と前記第２の電極との間に寄生容
量を有する画素表示素子とから構成され、前記選択トラ
ンジスタは、前記第１のドレイン電極／第１のソース電
極が前記信号線に接続され、前記第１のソース電極／第
１のドレイン電極が前記制御トランジスタの前記第３の
ドレイン電極／第３のソース電極に接続され、前記第１
のゲート電極が前記走査線に接続され、前記走査信号に
基づいて前記信号線と前記第３のドレイン電極／第３の
ソース電極との間の導通状態をオン／オフ制御し、前記
出力駆動トランジスタは、前記第２のソース電極に第１
の電源電圧が印加され、前記保持コンデンサが保持する
電圧に基づいて制御される第１の出力電流を前記第２の
ドレイン電極から前記画素表示素子の前記第１の電極へ
流し、前記制御トランジスタは、前記第３のドレイン電
極／第３のソース電極が前記第１のソース電極／第１の
ドレイン電極に接続され、前記第３のソース電極／第３
のドレイン電極が前記第２のゲート電極に接続され、前
記第３のゲート電極が前記制御線に接続され、前記制御
線駆動信号に基づいて前記第１のソース電極／第１のド
レイン電極と前記第２のゲート電極との間の導通状態を
オン／オフ制御し、前記入力駆動トランジスタは、前記
第４のソース電極に第１の電源電圧が印加され、前記第
４のドレイン電極が前記第１のソース電極／第１のドレ
イン電極に接続され、前記第４のゲート電極が前記第２
のゲート電極に接続され、前記第４のソース電極と前記
第４のゲート電極との間の電圧に基づいて制御される第
２の出力電流を前記第４のソース電極から前記第４のド
レイン電極へ流し、前記画素表示素子は、前記第２の電
極に第２の電源電圧が印加され、前記出力駆動トランジ
スタの前記第１の出力電流に基づいた階調の画素を表示
する構成とされ、前記選択トランジスタをオン状態と
し、かつ前記制御トランジスタをオン状態とすることに
より、前記信号線から前記保持コンデンサへ前記階調画
素データを書き込み、前記選択トランジスタをオフ状態
とし、かつ前記制御トランジスタをオン状態とすること
により、前記保持コンデンサに書き込まれた前記階調画
素データの電荷を前記入力駆動トランジスタを介して一
定時間放電し、この後、前記制御トランジスタをオフ状
態にすることにより、前記出力駆動トランジスタの前記
第２のゲート電極をフローティングにして前記保持コン
デンサに蓄積された前記階調画素データの電荷を保持す
る制御手段が設けられていることを特徴としている。
【００１８】請求項１０記載の発明は、該当する階調画
素データが印加される複数の信号線、走査信号が印加さ
れる複数の走査線、制御線駆動信号が印加される複数の
制御線、及び前記各信号線と前記各走査線との交差箇所
に設けられた複数の画素を有する表示パネルと、画像入
力信号に基づいて前記階調画素データを前記各信号線に
印加する信号線ドライバと、前記走査信号を前記各走査
線に印加する走査線ドライバと、前記制御線駆動信号を
前記各制御線に印加する制御線ドライバとを備えてなる
画像表示装置に係り、前記各画素は、第１のドレイン電
極、第１のソース電極、及び第１のゲート電極を有する
選択トランジスタと、第２のドレイン電極、第２のソー
ス電極、及び第２のゲート電極を有する出力駆動トラン
ジスタと、前記第２のゲート電極と前記第２のソース電
極との間の電圧を保持する保持コンデンサと、第３のド
レイン電極、第３のソース電極、及び第３のゲート電極
を有する制御トランジスタと、第４のドレイン電極、第
４のソース電極、及び第４のゲート電極を有する入力駆
動トランジスタと、第１の電極及び第２の電極を有する
と共に前記第１の電極と前記第２の電極との間に寄生容
量を有する画素表示素子とから構成され、前記選択トラ
ンジスタは、前記第１のドレイン電極／第１のソース電
極が前記信号線に接続され、前記第１のソース電極／第
１のドレイン電極が前記制御トランジスタの前記第３の
ドレイン電極／第３のソース電極に接続され、前記第１
のゲート電極が前記走査線に接続され、前記走査信号に
基づいて前記信号線と前記第３のドレイン電極／第３の
ソース電極との間の導通状態をオン／オフ制御し、前記
出力駆動トランジスタは、前記第２のソース電極に第１
の電源電圧が印加され、前記保持コンデンサが保持する
電圧に基づいて制御される第１の出力電流を前記第２の
ドレイン電極から前記画素表示素子の前記第１の電極へ
流し、前記制御トランジスタは、前記第３のドレイン電
極／第３のソース電極が前記第１のソース電極／第１の
ドレイン電極に接続されると共に前記第４のゲート電極
に接続され、前記第３のソース電極／第３のドレイン電
極が前記第２のゲート電極に接続され、前記第３のゲー
ト電極が前記制御線に接続され、前記制御線駆動信号に
基づいて前記第１のソース電極／第１のドレイン電極と
前記第２のゲート電極との間の導通状態をオン／オフ制
御し、前記入力駆動トランジスタは、前記第４のソース
電極に第１の電源電圧が印加され、前記第４のドレイン
電極が前記第１のソース電極／第１のドレイン電極に接
続され、前記第４のゲート電極が前記第４のドレイン電
極に接続され、前記第４のソース電極と前記第４のゲー
ト電極との間の電圧に基づいて制御される第２の出力電
流を前記第４のソース電極から前記第４のドレイン電極
へ流し、前記画素表示素子は、前記第２の電極に第２の
電源電圧が印加され、前記出力駆動トランジスタの前記
第１の出力電流に基づいた階調の画素を表示する構成と
され、前記選択トランジスタをオン状態とし、かつ前記
制御トランジスタをオン状態とすることにより、前記信
号線から前記保持コンデンサへ前記階調画素データを書
き込み、前記選択トランジスタをオフ状態とし、かつ前
記制御トランジスタをオン状態とすることにより、前記
保持コンデンサに書き込まれた前記階調画素データの電
荷を前記入力駆動トランジスタを介して一定時間放電
し、この後、前記制御トランジスタをオフ状態にするこ
とにより、前記出力駆動トランジスタの前記第２のゲー
ト電極をフローティングにして前記保持コンデンサに蓄
積された前記階調画素データの電荷を保持する制御手段
が設けられていることを特徴としている。
【００１９】請求項１１記載の発明は、請求項１乃至１
０記載の画像表示装置に係り、前記画素表示素子は、有
機ＥＬで構成されていることを特徴としている。
【００２０】請求項１２記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、設定された順序で走査信号が
印加される複数の走査線、及び前記各信号線と前記各走
査線との交差箇所に設けられた複数の画素を有する表示
パネルと、画像入力信号に基づいて前記階調画素データ
を前記各信号線に印加する信号線ドライバと、前記走査
信号を前記各走査線に印加する走査線ドライバとを備
え、前記各画素は、第１のドレイン電極、第１のソース
電極、及び第１のゲート電極を有する選択トランジスタ
と、第２のドレイン電極、第２のソース電極、及び第２
のゲート電極を有する駆動トランジスタと、前記第２の
ゲート電極と前記第２のソース電極との間の電圧を保持
する保持コンデンサと、第１の電極及び第２の電極を有
する画素表示素子とから構成され、前記選択トランジス
タは、前記第１のドレイン電極／第１のソース電極が前
記信号線に接続され、前記第１のソース電極／第１のド
レイン電極が前記駆動トランジスタの前記第２のゲート
電極に接続され、前記第１のゲート電極が前記走査線に
接続され、前記走査信号に基づいて前記信号線と前記第
２のゲート電極との間の導通状態をオン／オフ制御し、
前記駆動トランジスタは、前記第２のドレイン電極に第
１の電源電圧が印加され、前記第２のソース電極が前記
画素表示素子の前記第１の電極に接続され、前記保持コ
ンデンサが保持する電圧に基づいて制御される出力電流
を前記第２のソース電極から前記第１の電極へ流し、前
記画素表示素子は、前記第２の電極に第２の電源電圧が
印加され、前記駆動トランジスタの前記出力電流に基づ
いた階調の画素を表示する構成とされる画像表示装置に
おいて、前記選択トランジスタをオン状態にすることに
より、前記信号線から前記保持コンデンサへ前記階調画
素データを書き込む画素データ書込み処理と、前記保持
コンデンサに書き込まれた前記階調画素データの電荷を
前記駆動トランジスタを介して一定時間放電する放電処
理と、前記放電処理の後、前記駆動トランジスタの前記
第２のゲート電極をフローティングにすることにより前
記保持コンデンサに蓄積された前記階調画素データの電
荷を保持する画素データ保持処理とを行うことを特徴と
している。
【００２１】請求項１３記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、リセット信号が印加される複数のリセット信号
線、及び前記各信号線と前記各走査線との交差箇所に設
けられた複数の画素を有する表示パネルと、画像入力信
号に基づいて前記階調画素データを前記各信号線に印加
する信号線ドライバと、前記走査信号を前記各走査線に
印加する走査線ドライバと、前記リセット信号を前記各
リセット信号線に印加するリセット信号線ドライバとを
備え、前記各画素は、第１のドレイン電極、第１のソー
ス電極、及び第１のゲート電極を有する選択トランジス
タと、第２のドレイン電極、第２のソース電極、及び第
２のゲート電極を有する駆動トランジスタと、第３のド
レイン電極、第３のソース電極、及び第３のゲート電極
を有するリセットトランジスタと、前記第２のゲート電
極と前記第２のソース電極との間の電圧を保持する保持
コンデンサと、第１の電極及び第２の電極を有すると共
に前記第１の電極と前記第２の電極との間に寄生容量を
有する画素表示素子とから構成され、前記選択トランジ
スタは、前記第１のドレイン電極／第１のソース電極が
前記信号線に接続され、前記第１のソース電極／第１の
ドレイン電極が前記駆動トランジスタの前記第２のゲー
ト電極に接続され、前記第１のゲート電極が前記走査線
に接続され、前記走査信号に基づいて前記信号線と前記
第２のゲート電極との間の導通状態をオン／オフ制御
し、前記駆動トランジスタは、前記第２のドレイン電極
に第１の電源電圧が印加され、前記第２のソース電極が
前記画素表示素子の前記第１の電極に接続され、前記保
持コンデンサが保持する電圧に基づいて制御される出力
電流を前記第２のソース電極から前記第１の電極へ流
し、前記リセットトランジスタは、前記第３のドレイン
電極／第３のソース電極が前記第２のソース電極に接続
され、前記第３のソース電極／第３のドレイン電極に第
２の電源電圧が印加され、前記第３のゲート電極が前記
リセット信号線に接続され、前記リセット信号に基づい
て前記第２のソース電極と前記第２の電源電圧との間の
導通状態をオン／オフ制御し、前記画素表示素子は、前
記第２の電極に前記第２の電源電圧が印加され、前記駆
動トランジスタの前記出力電流に基づいた階調の画素を
表示する構成とされる画像表示装置において、前記リセ
ットトランジスタをオン状態にすることにより、前記保
持コンデンサ及び寄生容量を放電させる第１の放電処理
と、前記第１の放電処理の後、前記選択トランジスタを
オン状態にすることにより、前記信号線から前記保持コ
ンデンサへ前記階調画素データを書き込む画素データ書
込み処理と、前記保持コンデンサに書き込まれた前記階
調画素データの電荷を前記駆動トランジスタを介して一
定時間放電する第２の放電処理と、前記選択トランジス
タをオフ状態にすることにより、前記駆動トランジスタ
の前記第２のゲート電極をフローティングにして前記保
持コンデンサに蓄積された階調画素データの電荷を保持
する画素データ保持処理とを行うことを特徴としてい
る。
【００２２】請求項１４記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、リセット信号が印加される複数のリセット信号
線、及び前記各信号線と前記各走査線との交差箇所に設
けられた複数の画素を有する表示パネルと、画像入力信
号に基づいて前記階調画素データを前記各信号線に印加
する信号線ドライバと、前記走査信号を前記各走査線に
印加する走査線ドライバと、前記リセット信号を前記各
リセット信号線に印加するリセット信号線ドライバとを
備え、前記各画素は、第１のドレイン電極、第１のソー
ス電極、及び第１のゲート電極を有する選択トランジス
タと、第２のドレイン電極、第２のソース電極、及び第
２のゲート電極を有する駆動トランジスタと、第３のド
レイン電極、第３のソース電極、及び第３のゲート電極
を有するリセットトランジスタと、前記第２のゲート電
極と前記第２のソース電極との間の電圧を保持する保持
コンデンサと、第１の電極及び第２の電極を有すると共
に前記第１の電極と前記第２の電極との間に寄生容量を
有する画素表示素子とから構成され、前記選択トランジ
スタは、前記第１のドレイン電極／第１のソース電極が
前記信号線に接続され、前記第１のソース電極／第１の
ドレイン電極が前記駆動トランジスタの前記第２のゲー
ト電極に接続され、前記第１のゲート電極が前記走査線
に接続され、前記走査信号に基づいて前記信号線と前記
第２のゲート電極との間の導通状態をオン／オフ制御
し、前記駆動トランジスタは、前記第２のドレイン電極
に第１の電源電圧が印加され、前記第２のソース電極が
前記画素表示素子の前記第１の電極に接続され、前記保
持コンデンサが保持する電圧に基づいて制御される出力
電流を前記第２のソース電極から前記第１の電極へ流
し、前記リセットトランジスタは、前記第３のドレイン
電極／第３のソース電極が前記第２のゲート電極に接続
され、前記第３のソース電極／第３のドレイン電極に第
２の電源電圧が印加され、前記第３のゲート電極が前記
リセット信号線に接続され、前記リセット信号に基づい
て前記第２のゲート電極と前記第２の電源電圧との間の
導通状態をオン／オフ制御し、前記画素表示素子は、前
記第２の電極に前記第２の電源電圧が印加され、前記駆
動トランジスタの前記出力電流に基づいた階調の画素を
表示する構成とされる画像表示装置において、前記リセ
ットトランジスタをオン状態にすることにより、前記保
持コンデンサ及び寄生容量を放電させる第１の放電処理
と、前記第１の放電処理の後、前記選択トランジスタを
オン状態にすることにより、前記信号線から前記保持コ
ンデンサへ前記階調画素データを書き込む画素データ書
込み処理と、前記保持コンデンサに書き込まれた前記階
調画素データの電荷を前記駆動トランジスタを介して一
定時間放電する第２の放電処理と、前記選択トランジス
タをオフ状態にすることにより、前記駆動トランジスタ
の前記第２のゲート電極をフローティングにして前記保
持コンデンサに蓄積された階調画素データの電荷を保持
する画素データ保持処理とを行うことを特徴としてい
る。
【００２３】請求項１５記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、及び前記各信号線と前記各走査線との交差箇所
に設けられた複数の画素を有する表示パネルと、画像入
力信号に基づいて前記階調画素データを前記各信号線に
印加する信号線ドライバと、前記走査信号を前記各走査
線に印加する走査線ドライバとを備え、前記各画素は、
第１のドレイン電極、第１のソース電極、及び第１のゲ
ート電極を有する選択トランジスタと、第２のドレイン
電極、第２のソース電極、及び第２のゲート電極を有す
る駆動トランジスタと、前記第２のゲート電極と前記第
２のソース電極との間の電圧を保持する保持コンデンサ
と、第１の電極及び第２の電極を有すると共に前記第１
の電極と前記第２の電極との間に寄生容量を有する画素
表示素子とから構成され、前記選択トランジスタは、前
記第１のドレイン電極／第１のソース電極が前記信号線
に接続され、前記第１のソース電極／第１のドレイン電
極が前記駆動トランジスタの前記第２のゲート電極に接
続され、前記第１のゲート電極が前記走査線に接続さ
れ、前記走査信号に基づいて前記信号線と前記第２のゲ
ート電極との間の導通状態をオン／オフ制御し、前記駆
動トランジスタは、前記第２のドレイン電極に第１の電
源電圧が印加され、前記第２のソース電極が前記画素表
示素子の前記第１の電極に接続され、前記保持コンデン
サが保持する電圧に基づいて制御される出力電流を前記
第２のソース電極から前記第１の電極へ流し、前記画素
表示素子は、前記第２の電極に前記第２の電源電圧が印
加され、前記駆動トランジスタの前記出力電流に基づい
た階調の画素を表示する構成とされる画像表示装置にお
いて、前記選択トランジスタをオン状態にすると共に前
記信号線からリセット信号電圧を入力することにより、
前記保持コンデンサ及び寄生容量を放電させる第１の放
電処理と、前記第１の放電処理の後、前記選択トランジ
スタをオン状態にすることにより、前記信号線から前記
保持コンデンサへ前記階調画素データを書き込む画素デ
ータ書込み処理と、前記保持コンデンサに書き込まれた
前記階調画素データの電荷を前記駆動トランジスタを介
して一定時間放電する第２の放電処理と、前記選択トラ
ンジスタをオフ状態にすることにより、前記駆動トラン
ジスタの前記第２のゲート電極をフローティングにして
前記保持コンデンサに蓄積された前記階調画素データの
電荷を保持する画素データ保持処理とを行うことを特徴
としている。
【００２４】請求項１６記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、及び前記各信号線と前記各走査線との交差箇所
に設けられた複数の画素を有する表示パネルと、画像入
力信号に基づいて前記階調画素データを前記各信号線に
印加する信号線ドライバと、前記走査信号を前記各走査
線に印加する走査線ドライバと、第１の電源電圧及び第
２の電源電圧を前記表示パネルへ供給する電源供給回路
とを備え、前記各画素は、第１のドレイン電極、第１の
ソース電極、及び第１のゲート電極を有する選択トラン
ジスタと、第２のドレイン電極、第２のソース電極、及
び第２のゲート電極を有する駆動トランジスタと、前記
第２のゲート電極と前記第２のソース電極との間の電圧
を保持する保持コンデンサと、第１の電極及び第２の電
極を有すると共に前記第１の電極と前記第２の電極との
間に寄生容量を有する画素表示素子とから構成され、前
記選択トランジスタは、前記第１のドレイン電極／第１
のソース電極が前記信号線に接続され、前記第１のソー
ス電極／第１のドレイン電極が前記駆動トランジスタの
前記第２のゲート電極に接続され、前記第１のゲート電
極が前記走査線に接続され、前記走査信号に基づいて前
記信号線と前記第２のゲート電極との間の導通状態をオ
ン／オフ制御し、前記駆動トランジスタは、前記第２の
ドレイン電極に第１の電源電圧が印加され、前記第２の
ソース電極が前記画素表示素子の前記第１の電極に接続
され、前記保持コンデンサが保持する電圧に基づいて制
御される出力電流を前記第２のソース電極から前記第１
の電極へ流し、前記画素表示素子は、前記第２の電極に
前記第２の電源電圧が印加され、前記駆動トランジスタ
の前記出力電流に基づいた階調の画素を表示する構成と
される画像表示装置において、前記第１の電源電圧をリ
セット信号電圧とすることにより、前記保持コンデンサ
及び寄生容量を放電させる第１の放電処理と、前記第１
の放電処理の後、前記選択トランジスタをオン状態にす
ることにより、前記信号線から前記保持コンデンサへ前
記階調画素データを書き込む画素データ書込み処理と、
前記保持コンデンサに書き込まれた前記階調画素データ
の電荷を前記駆動トランジスタを介して一定時間放電す
る第２の放電処理と、前記選択トランジスタをオフ状態
にすることにより、前記駆動トランジスタの前記第２の
ゲート電極をフローティングにして前記保持コンデンサ
に蓄積された前記階調画素データの電荷を保持する画素
データ保持処理とを行うことを特徴としている。
【００２５】請求項１７記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、制御線駆動信号が印加される複数の制御線、及
び前記各信号線と前記各走査線との交差箇所に設けられ
た複数の画素を有する表示パネルと、画像入力信号に基
づいて前記階調画素データを前記各信号線に印加する信
号線ドライバと、前記走査信号を前記各走査線に印加す
る走査線ドライバと、前記制御線駆動信号を前記各制御
線に印加する制御線ドライバとを備え、前記各画素は、
第１のドレイン電極、第１のソース電極、及び第１のゲ
ート電極を有する選択トランジスタと、第２のドレイン
電極、第２のソース電極、及び第２のゲート電極を有す
る駆動トランジスタと、前記第２のゲート電極と前記第
２のソース電極との間の電圧を保持する保持コンデンサ
と、第３のドレイン電極、第３のソース電極、及び第３
のゲート電極を有する制御トランジスタと、第１の電極
及び第２の電極を有すると共に前記第１の電極と前記第
２の電極との間に寄生容量を有する画素表示素子とから
構成され、前記選択トランジスタは、前記第１のドレイ
ン電極／第１のソース電極が前記信号線に接続され、前
記第１のソース電極／第１のドレイン電極が前記駆動ト
ランジスタの前記第２のゲート電極に接続され、前記第
１のゲート電極が前記走査線に接続され、前記走査信号
に基づいて前記信号線と前記第２のゲート電極との間の
導通状態をオン／オフ制御し、前記駆動トランジスタ
は、前記第２のソース電極に第１の電源電圧が印加さ
れ、前記保持コンデンサが保持する電圧に基づいて制御
される出力電流を前記第２のドレイン電極から前記画素
表示素子の前記第１の電極へ流し、前記制御トランジス
タは、前記第３のドレイン電極／第３のソース電極が前
記第２のゲート電極に接続され、前記第３のソース電極
／第３のドレイン電極が前記第２のドレイン電極に接続
され、前記第３のゲート電極が前記制御線に接続され、
前記制御線駆動信号に基づいて前記第２のゲート電極と
前記第２のドレイン電極との間の導通状態をオン／オフ
制御し、前記画素表示素子は、前記第２の電極に第２の
電源電圧が印加され、前記駆動トランジスタの前記出力
電流に基づいた階調の画素を表示する構成とされる画像
表示装置において、前記選択トランジスタをオン状態と
し、かつ前記制御トランジスタをオフ状態とすることに
より、前記信号線から前記保持コンデンサへ前記階調画
素データを書き込む画素データ書込み処理と、前記選択
トランジスタをオフ状態とし、かつ前記制御トランジス
タをオン状態とすることにより、前記保持コンデンサに
書き込まれた前記階調画素データの電荷を前記駆動トラ
ンジスタを介して一定時間放電する放電処理と、前記放
電処理の後、前記制御トランジスタをオフ状態にするこ
とにより、前記駆動トランジスタの前記第２のゲート電
極をフローティングにして前記保持コンデンサに蓄積さ
れた前記階調画素データの電荷を保持する画素データ保
持処理とを行うことを特徴としている。
【００２６】請求項１８記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、制御線駆動信号が印加される複数の制御線、及
び前記各信号線と前記各走査線との交差箇所に設けられ
た複数の画素を有する表示パネルと、画像入力信号に基
づいて前記階調画素データを前記各信号線に印加する信
号線ドライバと、前記走査信号を前記各走査線に印加す
る走査線ドライバと、前記制御線駆動信号を前記各制御
線に印加する制御線ドライバとを備え、前記各画素は、
第１のドレイン電極、第１のソース電極、及び第１のゲ
ート電極を有する選択トランジスタと、第２のドレイン
電極、第２のソース電極、及び第２のゲート電極を有す
る駆動トランジスタと、前記第２のゲート電極と前記第
２のソース電極との間の電圧を保持する保持コンデンサ
と、第３のドレイン電極、第３のソース電極、及び第３
のゲート電極を有する制御トランジスタと、第１の電極
及び第２の電極を有すると共に前記第１の電極と前記第
２の電極との間に寄生容量を有する画素表示素子とから
構成され、前記選択トランジスタは、前記第１のドレイ
ン電極／第１のソース電極が前記信号線に接続され、前
記第１のソース電極／第１のドレイン電極が前記駆動ト
ランジスタの前記第２のゲート電極に接続され、前記第
１のゲート電極が前記走査線に接続され、前記走査信号
に基づいて前記信号線と前記第２のゲート電極との間の
導通状態をオン／オフ制御し、前記駆動トランジスタ
は、前記第２のソース電極に第１の電源電圧が印加さ
れ、前記保持コンデンサが保持する電圧に基づいて制御
される出力電流を前記第２のドレイン電極から前記画素
表示素子の前記第１の電極へ流し、前記制御トランジス
タは、前記第３のドレイン電極／第３のソース電極が前
記第２のゲート電極に接続され、前記第３のソース電極
／第３のドレイン電極が前記第２のドレイン電極に接続
され、前記第３のゲート電極が前記制御線に接続され、
前記制御線駆動信号に基づいて前記第２のゲート電極と
前記第２のドレイン電極との間の導通状態をオン／オフ
制御し、前記画素表示素子は、前記第２の電極に第２の
電源電圧が印加され、前記駆動トランジスタの前記出力
電流に基づいた階調の画素を表示する構成とされる画像
表示装置において、前記選択トランジスタをオン状態と
し、かつ前記制御トランジスタをオン状態とすることに
より、前記信号線から前記保持コンデンサへ前記階調画
素データを書き込む画素データ書込み処理と、前記選択
トランジスタをオフ状態とし、かつ前記制御トランジス
タをオン状態とすることにより、前記保持コンデンサに
書き込まれた前記階調画素データの電荷を前記駆動トラ
ンジスタを介して一定時間放電する放電処理と、前記放
電処理の後、前記制御トランジスタをオフ状態にするこ
とにより、前記駆動トランジスタの前記第２のゲート電
極をフローティングにして前記保持コンデンサに蓄積さ
れた前記階調画素データの電荷を保持する画素データ保
持処理とを行うことを特徴としている。
【００２７】請求項１９記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、制御線駆動信号が印加される複数の制御線、及
び前記各信号線と前記各走査線との交差箇所に設けられ
た複数の画素を有する表示パネルと、画像入力信号に基
づいて前記階調画素データを前記各信号線に印加する信
号線ドライバと、前記走査信号を前記各走査線に印加す
る走査線ドライバと、前記制御線駆動信号を前記各制御
線に印加する制御線ドライバとを備え、前記各画素は、
第１のドレイン電極、第１のソース電極、及び第１のゲ
ート電極を有する選択トランジスタと、第２のドレイン
電極、第２のソース電極、及び第２のゲート電極を有す
る駆動トランジスタと、前記第２のゲート電極と前記第
２のソース電極との間の電圧を保持する保持コンデンサ
と、第３のドレイン電極、第３のソース電極、及び第３
のゲート電極を有する制御トランジスタと、第１の電極
及び第２の電極を有すると共に前記第１の電極と前記第
２の電極との間に寄生容量を有する画素表示素子とから
構成され、前記選択トランジスタは、前記第１のドレイ
ン電極／第１のソース電極が前記信号線に接続され、前
記第１のソース電極／第１のドレイン電極が前記駆動ト
ランジスタの前記第２のドレイン電極に接続され、前記
第１のゲート電極が前記走査線に接続され、前記走査信
号に基づいて前記信号線と前記第２のドレイン電極との
間の導通状態をオン／オフ制御し、前記駆動トランジス
タは、前記第２のソース電極に第１の電源電圧が印加さ
れ、前記保持コンデンサが保持する電圧に基づいて制御
される出力電流を前記第２のドレイン電極から前記画素
表示素子の前記第１の電極へ流し、前記制御トランジス
タは、前記第３のドレイン電極／第３のソース電極が前
記第２のゲート電極に接続され、前記第３のソース電極
／第３のドレイン電極が前記第２のドレイン電極に接続
され、前記第３のゲート電極が前記制御線に接続され、
前記制御線駆動信号に基づいて前記第２のゲート電極と
前記第２のドレイン電極との間の導通状態をオン／オフ
制御し、前記画素表示素子は、前記第２の電極に第２の
電源電圧が印加され、前記駆動トランジスタの前記出力
電流に基づいた階調の画素を表示する構成とされる画像
表示装置において、前記選択トランジスタをオン状態と
し、かつ前記制御トランジスタをオン状態とすることに
より、前記信号線から前記保持コンデンサへ前記階調画
素データを書き込む画素データ書込み処理と、前記選択
トランジスタをオフ状態とし、かつ前記制御トランジス
タをオン状態とすることにより、前記保持コンデンサに
書き込まれた前記階調画素データの電荷を前記駆動トラ
ンジスタを介して一定時間放電する放電処理と、前記放
電処理の後、前記制御トランジスタをオフ状態にするこ
とにより、前記駆動トランジスタの前記第２のゲート電
極をフローティングにして前記保持コンデンサに蓄積さ
れた前記階調画素データの電荷を保持する画素データ保
持処理とを行うことを特徴としている。
【００２８】請求項２０記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、制御線駆動信号が印加される複数の制御線、及
び前記各信号線と前記各走査線との交差箇所に設けられ
た複数の画素を有する表示パネルと、画像入力信号に基
づいて前記階調画素データを前記各信号線に印加する信
号線ドライバと、前記走査信号を前記各走査線に印加す
る走査線ドライバと、前記制御線駆動信号を前記各制御
線に印加する制御線ドライバとを備え、前記各画素は、
第１のドレイン電極、第１のソース電極、及び第１のゲ
ート電極を有する選択トランジスタと、第２のドレイン
電極、第２のソース電極、及び第２のゲート電極を有す
る出力駆動トランジスタと、前記第２のゲート電極と前
記第２のソース電極との間の電圧を保持する保持コンデ
ンサと、第３のドレイン電極、第３のソース電極、及び
第３のゲート電極を有する制御トランジスタと、第４の
ドレイン電極、第４のソース電極、及び第４のゲート電
極を有する入力駆動トランジスタと、第１の電極及び第
２の電極を有すると共に前記第１の電極と前記第２の電
極との間に寄生容量を有する画素表示素子とから構成さ
れ、前記選択トランジスタは、前記第１のドレイン電極
／第１のソース電極が前記信号線に接続され、前記第１
のソース電極／第１のドレイン電極が前記制御トランジ
スタの前記第３のドレイン電極／第３のソース電極に接
続され、前記第１のゲート電極が前記走査線に接続さ
れ、前記走査信号に基づいて前記信号線と前記第３のド
レイン電極／第３のソース電極との間の導通状態をオン
／オフ制御し、前記出力駆動トランジスタは、前記第２
のソース電極に第１の電源電圧が印加され、前記保持コ
ンデンサが保持する電圧に基づいて制御される第１の出
力電流を前記第２のドレイン電極から前記画素表示素子
の前記第１の電極へ流し、前記制御トランジスタは、前
記第３のドレイン電極／第３のソース電極が前記第１の
ソース電極／第１のドレイン電極に接続され、前記第３
のソース電極／第３のドレイン電極が前記第２のゲート
電極に接続され、前記第３のゲート電極が前記制御線に
接続され、前記制御線駆動信号に基づいて前記第１のソ
ース電極／第１のドレイン電極と前記第２のゲート電極
との間の導通状態をオン／オフ制御し、前記入力駆動ト
ランジスタは、前記第４のソース電極に第１の電源電圧
が印加され、前記第４のドレイン電極が前記第１のソー
ス電極／第１のドレイン電極に接続され、前記第４のゲ
ート電極が前記第２のゲート電極に接続され、前記第４
のソース電極と前記第４のゲート電極との間の電圧に基
づいて制御される第２の出力電流を前記第４のソース電
極から前記第４のドレイン電極へ流し、前記画素表示素
子は、前記第２の電極に第２の電源電圧が印加され、前
記出力駆動トランジスタの前記第１の出力電流に基づい
た階調の画素を表示する構成とされる画像表示装置にお
いて、前記選択トランジスタをオン状態とし、かつ前記
制御トランジスタをオン状態とすることにより、前記信
号線から前記保持コンデンサへ前記階調画素データを書
き込みむ画素データ書込み処理と、前記選択トランジス
タをオフ状態とし、かつ前記制御トランジスタをオン状
態とすることにより、前記保持コンデンサに書き込まれ
た前記階調画素データの電荷を前記入力駆動トランジス
タを介して一定時間放電する放電処理と、前記放電処理
の後、前記制御トランジスタをオフ状態にすることによ
り、前記出力駆動トランジスタの前記第２のゲート電極
をフローティングにして前記保持コンデンサに蓄積され
た前記階調画素データの電荷を保持する画素データ保持
処理とを行うことを特徴としている。
【００２９】請求項２１記載の発明は、画像表示装置に
用いられる制御方法に係り、該当する階調画素データが
印加される複数の信号線、走査信号が印加される複数の
走査線、制御線駆動信号が印加される複数の制御線、及
び前記各信号線と前記各走査線との交差箇所に設けられ
た複数の画素を有する表示パネルと、画像入力信号に基
づいて前記階調画素データを前記各信号線に印加する信
号線ドライバと、前記走査信号を前記各走査線に印加す
る走査線ドライバと、前記制御線駆動信号を前記各制御
線に印加する制御線ドライバとを備え、前記各画素は、
第１のドレイン電極、第１のソース電極、及び第１のゲ
ート電極を有する選択トランジスタと、第２のドレイン
電極、第２のソース電極、及び第２のゲート電極を有す
る出力駆動トランジスタと、前記第２のゲート電極と前
記第２のソース電極との間の電圧を保持する保持コンデ
ンサと、第３のドレイン電極、第３のソース電極、及び
第３のゲート電極を有する制御トランジスタと、第４の
ドレイン電極、第４のソース電極、及び第４のゲート電
極を有する入力駆動トランジスタと、第１の電極及び第
２の電極を有すると共に前記第１の電極と前記第２の電
極との間に寄生容量を有する画素表示素子とから構成さ
れ、前記選択トランジスタは、前記第１のドレイン電極
／第１のソース電極が前記信号線に接続され、前記第１
のソース電極／第１のドレイン電極が前記制御トランジ
スタの前記第３のドレイン電極／第３のソース電極に接
続され、前記第１のゲート電極が前記走査線に接続さ
れ、前記走査信号に基づいて前記信号線と前記第３のド
レイン電極／第３のソース電極との間の導通状態をオン
／オフ制御し、前記出力駆動トランジスタは、前記第２
のソース電極に第１の電源電圧が印加され、前記保持コ
ンデンサが保持する電圧に基づいて制御される第１の出
力電流を前記第２のドレイン電極から前記画素表示素子
の前記第１の電極へ流し、前記制御トランジスタは、前
記第３のドレイン電極／第３のソース電極が前記第１の
ソース電極／第１のドレイン電極に接続されると共に前
記第４のゲート電極に接続され、前記第３のソース電極
／第３のドレイン電極が前記第２のゲート電極に接続さ
れ、前記第３のゲート電極が前記制御線に接続され、前
記制御線駆動信号に基づいて前記第１のソース電極／第
１のドレイン電極と前記第２のゲート電極との間の導通
状態をオン／オフ制御し、前記入力駆動トランジスタ
は、前記第４のソース電極に第１の電源電圧が印加さ
れ、前記第４のドレイン電極が前記第１のソース電極／
第１のドレイン電極に接続され、前記第４のゲート電極
が前記第４のドレイン電極に接続され、前記第４のソー
ス電極と前記第４のゲート電極との間の電圧に基づいて
制御される第２の出力電流を前記第４のソース電極から
前記第４のドレイン電極へ流し、前記画素表示素子は、
前記第２の電極に第２の電源電圧が印加され、前記出力
駆動トランジスタの前記第１の出力電流に基づいた階調
の画素を表示する構成とされる画像表示装置において、
前記選択トランジスタをオン状態とし、かつ前記制御ト
ランジスタをオン状態とすることにより、前記信号線か
ら前記保持コンデンサへ前記階調画素データを書き込み
む画素データ書込み処理と、前記選択トランジスタをオ
フ状態とし、かつ前記制御トランジスタをオン状態とす
ることにより、前記保持コンデンサに書き込まれた前記
階調画素データの電荷を前記入力駆動トランジスタを介
して一定時間放電する放電処理と、前記放電処理の後、
前記制御トランジスタをオフ状態にすることにより、前
記出力駆動トランジスタの前記第２のゲート電極をフロ
ーティングにして前記保持コンデンサに蓄積された前記
階調画素データの電荷を保持する画素データ保持処理と
を行うことを特徴としている。
【００３０】請求項２２記載の発明は、請求項１２乃至
２１記載の制御方法に係り、前記画素表示素子は、有機
ＥＬで構成されていることを特徴としている。
【００３１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。第１の実施形態 図１は、この発明の第１の実施形態である画像表示装置
の電気的構成を示すブロック図である。この形態の画像
表示装置は、同図に示すように、表示パネル５０と、制
御回路６０と、信号線ドライバ７０と、走査線ドライバ
８０と、リセット信号線ドライバ９０とから構成されて
いる。表示パネル５０は、例えば、有機ＥＬディスプレ
イなどで構成され、階調画素データＤが印加される複数
の信号線Ｘ1 ，…，Ｘi，…，Ｘn 、走査信号Ｖが印加
される複数の走査線Ｙ1 ，…，Ｙj ，…，Ｙm 、リセッ
ト信号Ｑが印加される複数のリセット信号線Ｒ1 ，…，
Ｒj ，…，Ｒm 、及び各信号線Ｘ1 ，…，Ｘi ，…，Ｘ
n と各走査線Ｙ1 ，…，Ｙj ，…，Ｙm との交差箇所に
設けられた複数の画素５０i,j （ｉ＝１，２，…，ｎ、
ｊ＝１，２，…，ｍ）を有し、これらの画素５０i,j の
うちの走査信号Ｖによって選択された走査線上の画素に
階調画素データＤを供給することによって画像を表示す
る。
【００３２】制御回路６０は、外部から供給される画像
入力信号ＶＤを信号線ドライバ７０、垂直走査信号ＰＶ
を走査線ドライバ８０、及びリセット制御信号ＲＡをリ
セット信号線ドライバ９０に供給する。信号線ドライバ
７０は、画像入力信号ＶＤに応じた階調画素データＤを
各信号線Ｘ1 ，…，Ｘi ，…，Ｘn に印加する。走査線
ドライバ８０は、制御回路６０から供給される垂直走査
信号ＰＶに同期したタイミングで走査信号Ｖを順次生成
し、表示パネル１０の対応する走査線Ｙ1 ，…，Ｙj ，
…，Ｙm に例えば線順次で印加する。リセット信号線ド
ライバ９０は、リセット制御信号ＲＡに基づいてリセッ
ト信号Ｑを各リセット信号線Ｒ1 ，…，Ｒj ，…，Ｒm
に印加する。
【００３３】図２は、図１中の画素５０i,j （例えば、
ｉ＝３，ｊ＝２）及び隣接する画素５０i,j の電気的構
成を示す回路図である。この画素５０3,2 は、図２に示
すように、電源ライン５１と、グランドライン５２と、
選択トランジスタ５３3,2 と、保持コンデンサ５４3,2
と、駆動トランジスタ５５3,2 と、画素表示素子５６
3,2 と、寄生容量５７3,2 と、リセットトランジスタ５
８3,2 とから構成されている。電源ライン５１には、グ
ランドライン５２を基準として電源電圧Ｖｃｃが供給さ
れる。選択トランジスタ５３3,2 は、例えばｎＭＯＳで
構成され、ドレイン電極が信号線Ｘ3 、ソース電極がノ
ードＮ１、及びゲート電極が走査線Ｙ2 に接続され、走
査信号Ｖに基づいて信号線Ｘ 3 とノードＮ１との間の導
通状態をオン／オフ制御する。
【００３４】保持コンデンサ５４3,2 は、ノードＮ１と
ノードＮ２との間に接続され、駆動トランジスタ５５
3,2 のソース電極とゲート電極との間の電圧を保持す
る。駆動トランジスタ５５3,2 は、例えばｎＭＯＳで構
成され、ドレイン電極が電源ライン５１（電源電圧Ｖｃ
ｃ）、ソース電極がノードＮ２、及びゲート電極がノー
ドＮ１に接続され、ソース電極とゲート電極との間の電
圧に基づいて制御される出力電流ＩＬを電源電圧Ｖｃｃ
からノードＮ２へ流す。画素表示素子５６3,2 は、アノ
ードがノードＮ２、及びカソードがグランドライン５２
に接続されると共に、アノードとカソードとの間に寄生
容量５７3,2 を有し、駆動トランジスタ５５ 3,2 の出力
電流ＩＬに基づいた階調の画素を表示する。リセットト
ランジスタ５８3,2 は、例えばｎＭＯＳで構成され、ド
レイン電極がノードＮ２、ソース電極がグランドライン
５２、及びゲート電極がリセット信号線Ｒ2 に接続さ
れ、リセット信号Ｑに基づいてノードＮ２とグランドラ
イン５２との間の導通状態をオン／オフ制御する。ま
た、画素５０3,2 に隣接する画素５０2,2 ，５０
4,2 も、それぞれ選択トランジスタ５３2,2 、駆動トラ
ンジスタ５５2,2 、選択トランジスタ５３4,2 、駆動ト
ランジスタ５５4,2 などを有し、同様の構成になってい
る。他の画素５０i,j も、同様の構成になっている。
【００３５】図３は図２の画像表示部５０3,2 の動作を
説明するためのタイムチャート、図４が駆動トランジス
タ５５3,2 のＩＤＳ−ＶＧＳ特性を示す特性図、図５は
画素表示素子５６3,2 のＶＬ−ＩＬ特性を示す特性図、
図６が駆動トランジスタ５５ 3,2 ，５５2,2 ，５５4,2
のＩＤＳ−ＶＧＳ特性を示す特性図、図７は駆動トラン
ジスタ５５3,2 ，５５2,2 ，５５4,2 のＶＧＳの過渡特
性を示す特性図、図８が駆動トランジスタ５５3,2 ，５
５2,2 ，５５4,2 のＩＤＳの過渡特性を示す特性図、図
９は駆動トランジスタ５５3,2 ，５５2,2 ，５５4,2 の
ＩＤＳ−ＶＧＳ特性を示す特性図、及び図１０が駆動ト
ランジスタ５５3,2 ，５５2,2 ，５５4, 2 のＩＤＳ−Ｖ
ＧＳ特性を示す特性図である。これらの図を参照して、
この形態の画像表示装置の制御方法について説明する。
非選択期間Ｔ１では、選択トランジスタ５３3,2 及びリ
セットトランジスタ５８3,2 は、オフ（遮断）状態にな
っている。時刻ｔ１において選択期間Ｔ２が開始する
と、走査信号Ｖが走査線Ｙ2 に印加されて選択トランジ
スタ５３3,2 がオフ状態からオン（導通）状態になり、
かつ、リセット信号Ｑがリセット信号線Ｒ 2 に印加され
てリセットトランジスタ５８3,2 オフ状態からオン（導
通）状態になる。このとき、信号線Ｘ3 に入力される電
圧Ｖｘは、グランドレベルと同一の０Ｖである。選択ト
ランジスタ５３3,2 及びリセットトランジスタ５８3,2
がオン状態であるため、保持コンデンサ５４3,2 及び寄
生容量５７3,2 の電荷が放電され、駆動トランジスタ５
５3,2 のゲート電圧ＶＧ及びソース電圧ＶＳが０Ｖとな
る（第１の放電処理）。また、駆動トランジスタ５５
3,2 のゲート・ソース間電圧ＶＧＳが０Ｖであるため、
同駆動トランジスタ５５3,2 のドレイン・ソース間には
電流が流れない。
【００３６】次に、時刻ｔ２において、リセットトラン
ジスタ５８3,2 がオン状態からオフ状態になると共に、
信号線Ｘ3 の電圧Ｖｘが０ＶからＶＤＡＴＡに遷移し、
階調画素データＤが書き込まれる（画素データ書込み処
理）。この直後では、駆動トランジスタ５５3,2 のゲー
ト・ソース間電圧ＶＧＳは、 ＶＧＳ＝ＶＤＡＴＡ×ＣＬ／（ＣＨ＋ＣＬ） ただし、 ＣＨ；保持コンデンサ５４3,2 の容量値 ＣＬ；寄生容量５７3,2 の容量値 となる。また、駆動トランジスタ５５3,2 のソース電圧
ＶＳは、 ＶＳ＝ＶＤＡＴＡ×ＣＨ／（ＣＨ＋ＣＬ） となる。
【００３７】このとき、駆動トランジスタ５５3,2 のゲ
ート・ソース間電圧ＶＧＳは、図４に示すＶＧＳ−ＩＤ
Ｓ特性において、同駆動トランジスタ５５3,2 のしきい
値ＶＴよりも大きくなっている（すなわち、ＶＧＳ＞Ｖ
Ｔ）。また、画素表示素子５６3,2 の端子間電圧ＶＬ、
すなわち駆動トランジスタ５５3,2 のソース電圧ＶＳ
は、図５に示すＶＬ−ＩＬ特性において、電流ＩＬが流
れ始める電圧ＶＯＦＦよりも小さくなっている（すなわ
ち、ＶＳ＜ＶＯＦＦ）。駆動トランジスタ５５3, 2 のゲ
ート・ソース間電圧ＶＧＳは、しきい値ＶＴよりも大き
い（ＶＧＳ＞ＶＴ）ため、同駆動トランジスタ５５3,2
のドレイン・ソース間に電流ＩＬが流れる。この電流Ｉ
Ｌによって寄生容量５７3,2 に電荷が充電され、画素表
示素子５６ 3,2 の端子間電圧ＶＬ、すなわち駆動トラン
ジスタ５５3,2 のソース電圧ＶＳが上昇する。同時に、
駆動トランジスタ５５3,2 のゲート電圧ＶＧが一定値の
ＶＤＡＴＡであるため、同駆動トランジスタ５５3,2 の
ゲート・ソース間電圧ＶＧＳは、減少しつつ、しきい値
ＶＴに近づく。すなわち、駆動トランジスタ５５3,2の
ソース電圧ＶＳは、［ＶＤＡＴＡ−ＶＴ］に近づく。
【００３８】ここで、駆動トランジスタ５５3,2 及び図
２中の駆動トランジスタ５５2,2 ，５５4,2 は、図示し
ないガラス基板上に形成される薄膜トランジスタなどで
あるため、ドレイン・ソース間電流ＩＤＳとゲート・ソ
ース間電圧ＶＧＳの関係を示すＩＤＳ−ＶＧＳ特性に
は、図６に示すように、個々の駆動トランジスタ５５2,
2 ，５５3,2 ，５５4,2 によってばらつきがある。例え
ば、図７に示すように、信号線Ｘ3 の電圧Ｖｘが０Ｖか
らＶＤＡＴＡに遷移してから十分な時間が経過すると、
駆動トランジスタ５５2,2 ，５５3,2 ，５５4,2 のゲー
ト・ソース間電圧ＶＧＳは、それぞれ駆動トランジスタ
５５2,2 ，５５3,2 ，５５4,2 のしきい値ＶＴａ，ＶＴ
ｂ，ＶＴｃになる。また、駆動トランジスタ５５2,2 ，
５５3,2 ，５５4,2 の各ドレイン・ソース間電流ＩＤＳ
は、図８に示すように、画素データの書込み直後の電流
値から次第に減少して０に近づく。
【００３９】この実施形態では、個々の駆動トランジス
タ５５2,2 ，５５3,2 ，５５4,2 のゲート・ソース間電
圧ＶＧＳがしきい値ＶＴａ，ＶＴｂ，ＶＴｃになる時刻
ｔａ，ｔｂ，ｔｃより前の任意の時刻ｔｓにおいて、選
択トランジスタ５３2,2 ，５３3,2 ，５３4,2 をオフ状
態にして保持コンデンサ５４2,2 ，５４3,2 ，５４4, 2
に蓄積された電荷の放電を停止し（第２の放電処理）、
非選択期間Ｔ３に移る。この場合、保持コンデンサ５４
2,2 ，５４3,2 ，５４4,2 に信号電荷が書き込まれた
後、蓄積された信号電荷は駆動トランジスタ５５2,2 ，
５５3,2 ，５５4, 2 を介してドレイン・ソース間電流と
して放電される。このとき、駆動トランジスタ５
５2,2 ，５５3,2 ，５５4,2 のうちの電流能力の大きい
トランジスタは、より大きい放電電流を流すので、ゲー
ト・ソース間電圧ＶＧＳはより早く減少し、電流の減少
速度が大きい。一方、電流能力の小さいトランジスタで
は、より小さな放電電流が流れるので、より遅くゲート
・ソース間電圧ＶＧＳが減少し、電流の減少速度が小さ
い。
【００４０】例えば、図９に示すように、設定された階
調電流に対応する一定の信号電圧ＶＧＳ１が保持コンデ
ンサ５４2,2 ，５４3,2 ，５４4,2 に書き込まれたと
き、電流能力の大きいトランジスタでは電流値ＩＤＳｈ
の電流が流れ、電流能力の小さいトランジスタでは電流
値ＩＤＳｌの電流が流れる。このため、平均的な電流能
力のトランジスタの電流値をＩＤ１とすると、ΔＩＤＳ
１／ＩＤＳ１（ただし、ΔＩＤＳ１＝ＩＤＳｈ−ＩＤＳ
ｌ）のばらつきが発生する。この実施形態では、図１０
に示すように、設定された階調電流に対応する信号電圧
ＶＧＳ１より大きい信号電圧ＶＧＳ２が駆動トランジス
タ５５2,2 ，５５3,2 ，５５4,2 のゲート電極に書き込
まれ、保持コンデンサ５４2,2 ，５４3,2 ，５４4,2 に
電荷が蓄積される。このときの電流ＩＬのばらつきをΔ
ＩＤＳ２／ＩＤＳ２とする。
【００４１】この後、保持コンデンサ５４2,2 ，５４
3,2 ，５４4,2 に蓄積された電荷は、駆動トランジスタ
５５2,2 ，５５3,2 ，５５4,2 を介して一定時間放電さ
れ、ゲート・ソース間電圧ＶＧＳは、図１０中の各矢印
で示された方向に減少する。ゲート・ソース間電圧ＶＧ
Ｓは、電流能力の大きいトランジスタでは早く減少し、
電流能力の小さいトランジスタでは遅く減少するので、
放電停止後の電流のばらつきΔＩＤＳ３／ＩＤＳ３は、
信号電圧の書込み直後の電流のばらつきΔＩＤＳ２／Ｉ
ＤＳ２よりも小さくなる。
【００４２】駆動トランジスタ５５2,2 ，５５3,2 ，５
５4,2 の特性は、一般にゲート・ソース間電圧の大きい
方がドレイン・ソース間の電流のばらつきが小さいの
で、ばらつきΔＩＳＤ２／ＩＤＳ２も、ばらつきΔＩＤ
Ｓ１／ＩＤＳ１より小さくなり、電流のばらつきがより
低減される。その結果、時刻ｔ２から一定時間後（時刻
ｔｓ）に放電を停止させ、非選択期間Ｔ３に切り替わっ
たとき、平均的な電流に対する電流のばらつき、すなわ
ち［（電流能力の大きいトランジスタを流れる電流−電
流能力の小さいトランジスタを流れる電流）／平均的な
トランジスタを流れる電流］が画素データの書込み後の
電流ＩＬのばらつきよりも小さくなる。
【００４３】非選択期間Ｔ３に移ると、選択トランジス
タ５３2,2 ，５３3,2 ，５３4,2 がオフ状態に遷移し、
駆動トランジスタ５５2,2 ，５５3,2 ，５５4,2 の各ゲ
ート電極がフローティング状態になり、これらの駆動ト
ランジスタ５５2,2 ，５５3, 2 ，５５4,2 の各ゲート・
ソース間電圧ＶＧＳは、保持コンデンサ５４2,2 ，５４
3,2 ，５４4,2 によってそれぞれ保持される（電荷保持
処理）。すなわち、駆動トランジスタ５５2,2 ，５５
3,2 ，５５4,2 の各ソース電圧ＶＳは、寄生容量５７
2,2 ，５７3,2 ，５７4,2 に電荷が充電されるにつれて
上昇し、同駆動トランジスタ５５2,2 ，５５3,2 ，５５
4,2 のゲート電圧ＶＧも保持コンデンサ５４ 2,2 ，５４
3,2 ，５４4,2 を介してゲート・ソース電圧ＶＧＳを一
定に維持したまま同時に上昇する。
【００４４】画素表示素子５６2,2 ，５６3,2 ，５６
4,2 の端子間電圧ＶＬ（＝ＶＳ）が、駆動トランジスタ
５５2,2 ，５５3,2 ，５５4,2 のゲート・ソース間電圧
ＶＧＳによって決まる電流ＩＬを流すのに充分な電圧に
到達すると、同駆動トランジスタ５５2,2 ，５５3,2 ，
５５4,2 のゲート電圧ＶＧ及びソース電圧ＶＳの上昇が
停止し、一定となる。この後、駆動トランジスタ５５
2,2 ，５５3,2 ，５５4,2のゲート・ソース間電圧ＶＧ
Ｓが保持コンデンサ５４2,2 ，５４3,2 ，５４4,2によ
って保持されるため、画素表示素子５６2,2 ，５
６3,2 ，５６4,2 に一定の電流ＩＬが流れ続ける。非選
択期間Ｔ３に画素表示素子５６2,2 ，５６3,2 ，５６
4,2 に流れる電流ＩＬの大きさは、保持コンデンサ５４
2,2 ，５４3,2 ，５４ 4,2 に書き込まれる信号電荷と、
設定された放電時間（時刻ｔ２〜ｔｓ）とに基づいて調
整され、輝度階調に相当する電流ＩＬが流れるように設
定される。
【００４５】以上のように、この第１の実施形態では、
設定された階調電流に対応する信号電圧ＶＧＳ１より大
きい信号電圧ＶＧＳ２が駆動トランジスタ５５2,2 ，５
５3, 2 ，５５4,2 のゲート電極に書き込まれ、保持コン
デンサ５４2,2 ，５４3,2 ，５４4,2 に蓄積された電荷
は、駆動トランジスタ５５2,2 ，５５3,2 ，５５4,2を
介して一定時間放電されるので、駆動トランジスタ５５
2,2 ，５５3,2 ，５５ 4,2 のドレイン・ソース間の電流
のばらつきが小さくなる。このため、画素表示素子５６
2,2 ，５６3,2 ，５６4,2 に流れる電流のばらつきが小
さくなり、同画素表示素子５６2,2 ，５６3,2 ，５６
4,2 で表示される画素の輝度階調のばらつきが小さくな
って表示画面の画質が向上する。
【００４６】第２の実施形態 図１１は、この発明の第２の実施形態である画像表示装
置の電気的構成を示すブロック図であり、第１の実施形
態を示す図１中の要素と共通の要素には共通の符号が付
されている。この形態の画像表示装置では、図１中の制
御回路６０及び表示パネル５０に代えて、異なる機能を
有する制御回路６０Ｂ及び異なる構成の表示パネル５０
Ｂが設けられている。制御回路６０Ｂは、図１中のリセ
ット制御信号ＲＡとは異なるタイミングのリセット制御
信号ＲＢをリセット信号線ドライバ９０に供給する。表
示パネル５０Ｂは、図１中の画素５０i,j に代えて、異
なる構成の画素５０Ｂ i,j が設けられている。他は、図
１と同様の構成である。
【００４７】図１２は、図１１中の画素５０Ｂi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第１の実施形態を示す図２中の要素と共通の要素に
は共通の符号が付されている。この画素５０Ｂ3,2 で
は、図１２に示すように、リセットトランジスタ５８3,
2 は、ドレイン電極がノードＮ１に接続され、リセット
信号Ｑに基づいてノードＮ１とグランドライン５２との
間の導通状態をオン／オフ制御する。他は、図２と同様
の構成になっている。また、画素５０Ｂ3,2 に隣接する
図示しない画素５０Ｂ2,2 ，５０Ｂ4,2 なども、同様の
構成になっている。
【００４８】図１３は、図１２の画像表示部５０Ｂ3,2
の動作を説明するためのタイムチャートである。この図
１３を参照して、この形態の画像表示装置の表示制御方
法について説明する。非選択期間Ｔ１では、選択トラン
ジスタ５３3,2 はオフ状態であり、時刻ｔ１においてリ
セット信号Ｑがリセット信号線Ｒ2 に印加されてリセッ
トトランジスタ５８3,2 オフ状態からオン（導通）状態
になる。リセットトランジスタ５８3, 2 がオン状態であ
るため、駆動トランジスタ５５3,2 のゲート電圧ＶＧが
０Ｖとなる。このため、駆動トランジスタ５５3,2 のゲ
ート・ソース間電圧ＶＧＳは、負の電圧となるため、同
駆動トランジスタ５５3,2 がオフ状態となる。このと
き、寄生容量５７3,2 に蓄積されている電荷は、画素表
示素子５６3,2 を介してグランドライン５２に放電され
る（第１の放電処理）。リセットトランジスタ５８ 3,2
がオン状態導通状になってから十分な時間が経過する
と、寄生容量５７3,2に蓄積していた電荷は全て放電さ
れ、駆動トランジスタ５５3,2 のソース電圧ＶＳが０Ｖ
となる。
【００４９】次に、時刻ｔ２において、選択期間Ｔ２が
開始すると、リセットトランジスタ５８3,2 はオフ状態
になり、選択トランジスタ５３3,2 がオン状態になる。
このとき、信号線Ｘ3 の電圧Ｖｘが０ＶからＶＤＡＴＡ
に遷移し、階調画素データＤが書き込まれる（画素デー
タ書込み処理）。この直後では、駆動トランジスタ５５
3,2 のゲート・ソース間電圧ＶＧＳは、保持コンデンサ
５４3,2 の容量値ＣＨと電流制御素子の寄生容量９の容
量値ＣＬから、 ＶＧＳ＝ＶＤＡＴＡ×ＣＬ／（ＣＨ＋ＣＬ） となる。また、駆動トランジスタ５５3,2 のソース電圧
ＶＳは、 ＶＳ＝ＶＤＡＴＡ×ＣＨ／（ＣＨ＋ＣＬ） となる。このとき、駆動トランジスタ５５3,2 のゲート
・ソース間電圧ＶＧＳは、第１の実施形態の図４に示す
ように、同駆動トランジスタ５５3,2 のしきい値ＶＴよ
りも大きくなっている（すなわち、ＶＧＳ＞ＶＴ）。ま
た、画素表示素子５６3,2 の端子間電圧ＶＬ、すなわち
駆動トランジスタ５５3,2 のソース電圧ＶＳは、第１の
実施形態の図５に示すＶＬ−ＩＬ特性において、電流Ｉ
Ｌが流れ始める電圧ＶＯＦＦよりも小さくなっている
（すなわち、ＶＳ＜ＶＯＦＦ）。これ以降は、第１の実
施形態と同様の動作が行われ、第１の実施形態と同様の
利点がある。
【００５０】第３の実施形態 図１４は、この発明の第３の実施形態である画像表示装
置の電気的構成を示すブロック図であり、第１の実施形
態を示す図１中の要素と共通の要素には共通の符号が付
されている。この形態の画像表示装置では、図１中の制
御回路６０及び表示パネル５０に代えて、異なる機能を
有する制御回路６０Ｃ及び異なる構成の表示パネル５０
Ｃが設けられている。また、図１中のリセット信号線ド
ライバ９０は、削除されている。制御回路６０Ｃは、制
御回路６０とは異なるタイミングで画像入力信号ＶＤを
信号線ドライバ７０に供給する。表示パネル５０Ｃは、
図１中の画素５０i,jに代えて、異なる構成の画素５０
Ｃi,j が設けられている。他は、図１と同様の構成であ
る。
【００５１】図１５は、図１４中の画素５０Ｃi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第１の実施形態を示す図２中の要素と共通の要素に
は共通の符号が付されている。この画素５０Ｃ3,2 で
は、図１５に示すように、図２中のリセットトランジス
タ５８3,2 及びリセット信号線Ｒ2 が削除されている。
他は、図２と同様の構成である。また、画素５０Ｃ3,2
に隣接する画素５０Ｃ2,2 ，５０Ｃ4,2 なども、同様の
構成になっている。
【００５２】図１６は、図１５の画像表示部５０Ｃ3,2
の動作を説明するためのタイムチャートである。この図
１６を参照して、この形態の画像表示装置の表示制御方
法について説明する。非選択期間Ｔ１では、選択トラン
ジスタ５３3,2 はオフ状態であり、時刻ｔ１において選
択期間Ｔ２が開始すると、選択トランジスタ５３3,2 が
オフ状態からオン状態に遷移する。このとき、信号線Ｘ
3 に入力される電圧Ｖｘは、グランドライン５２と同じ
０Ｖであり、かつ選択トランジスタ５３3,2 がオン状態
であるため、保持コンデンサ５４3,2 の電荷の放電が開
始する。また、同時に寄生容量５７3,2 の電荷が画素表
示素子５６3,2 を介して放電される。選択期間Ｔ２が開
始してから十分な時間が経過すると、駆動トランジスタ
５５3,2 のゲート電圧ＶＧとソース電圧ＶＳは０Ｖとな
る。また、駆動トランジスタ５５3,2 のゲート・ソース
間電圧ＶＧＳが０Ｖであるため、同駆動トランジスタ５
５3,2 のドレイン・ソース間には電流は流れない。
【００５３】次に、時刻ｔ２において、信号線Ｘ3 の電
圧Ｖｘが０ＶからＶＤＡＴＡに遷移し、階調画素データ
Ｄが書き込まれる（画素データ書込み処理）。これ以降
は、第１の実施形態と同様の動作が行われ、第１の実施
形態と同様の利点がある。
【００５４】第４の実施形態 図１７は、この発明の第４の実施形態である画像表示装
置の電気的構成を示すブロック図であり、第１の実施形
態を示す図１中の要素、及び第３の実施形態を示す図１
４中の要素と共通の要素には共通の符号が付されてい
る。この形態の画像表示装置では、図１中の制御回路６
０、表示パネル５０、及びリセット信号線ドライバ９０
に代えて、新たな機能が付加された制御回路６０Ｄ、図
１４中の表示パネル５０Ｃ、及び電源線電圧切替回路１
００が設けられている。制御回路６０Ｄは、制御回路６
０の機能に加え、電源線切替制御信号ＶＣを電源線電圧
切替回路１００に供給する機能を有している。電源線電
圧切替回路１００は、電源ライン５１に供給される電圧
を電源線切替制御信号ＶＣに基づいて電源電圧Ｖｃｃ又
はグランドレベル（０Ｖ）に切り替える。
【００５５】図１８は、図１５の画像表示部５０Ｃ3,2
の動作を説明するためのタイムチャートである。この図
１８を参照して、この形態の画像表示装置の制御方法に
ついて説明する。非選択期間Ｔ１では、選択トランジス
タ５３3,2 はオフ状態であり、時刻ｔ１において選択期
間Ｔ２が開始すると、選択トランジスタ５３3,2 がオフ
状態からオン状態に遷移する。このとき、信号線Ｘ3 に
入力される電圧Ｖｘは、駆動トランジスタ５５3,2 がオ
ン状態になるような十分大きい電圧とする。同時に電源
線５１の電圧を０Ｖにする。駆動トランジスタ５５3,2
がオン状態になっているため、寄生容量５７3,2 ９の電
荷が同駆動トランジスタ５５3,2 を介して放電される。
駆動トランジスタ５５3,2 のソース電圧ＶＳが０Ｖとな
った後、信号線Ｘ3に入力される電圧Ｖｘが０Ｖにな
り、かつ選択トランジスタ５３3,2 がオン状態であるた
め、時刻ｔ２において、保持コンデンサ５４3,2 の電荷
が放電されてゲート電圧ＶＧが０Ｖになる。この後、電
源線５１の電圧が電源電圧Ｖｃｃに戻る。駆動トランジ
スタ５５3,2 のゲート・ソース間電圧ＶＧＳが０Ｖであ
るため、同駆動トランジスタ５５3,2 のドレイン・ソー
ス間には電流が流れない。
【００５６】次に、時刻ｔ３において、信号線Ｘ3 の電
圧Ｖｘが０ＶからＶＤＡＴＡに遷移し、階調画素データ
Ｄが書き込まれる（画素データ書込み処理）。これ以降
は、第１の実施形態と同様の動作が行われ、第１の実施
形態と同様の利点がある。
【００５７】第５の実施形態 図１９は、この発明の第５の実施形態である画像表示装
置の電気的構成を示すブロック図であり、第１の実施形
態を示す図１中の要素と共通の要素には共通の符号が付
されている。この形態の画像表示装置では、図１中の表
示パネル５０及びリセット信号線ドライバ９０に代え
て、異なる構成の表示パネル５０Ｅ及び異なる機能を有
するリセット信号線ドライバ９０Ｅが設けられている。
表示パネル５０Ｅは、図１中の画素５０i,j に代えて、
異なる構成の画素５０Ｅi,j が設けられている。リセッ
ト信号線ドライバ９０Ｅは、リセット制御信号ＲＡに基
づいてリセット信号Ｑとは逆位相のリセット信号ＱＥを
各リセット信号線Ｒ1 ，…，Ｒj ，…，Ｒm に印加す
る。表示パネル５０Ｅでは、リセット信号線Ｒ1 ，…，
Ｒj ，…，Ｒm にリセット信号ＱＥが印加される。
【００５８】図２０は、図１９中の画素５０Ｅi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第１の実施形態を示す図２中の要素と共通の要素に
は共通の符号が付されている。この画素５０Ｅ3,2 で
は、図２０に示すように、電源ライン５１と、グランド
ライン５２と、選択トランジスタ１５３3,2 と、保持コ
ンデンサ５４3,2 と、駆動トランジスタ１５５3,2 と、
画素表示素子５６3,2 と、寄生容量５７3,2 と、リセッ
トトランジスタ１５８3,2 とから構成されている。電源
ライン５１には、グランドライン５２を基準として電源
電圧Ｖｃｃが供給される。選択トランジスタ１５３3,2
は、ドレイン電極が信号線Ｘ3 、ソース電極がノードＮ
１、及びゲート電極が走査線Ｙ2 に接続され、走査信号
Ｖに基づいて信号線Ｘ3 とノードＮ１との間の導通状態
をオン／オフ制御する。
【００５９】保持コンデンサ５４3,2 は、ノードＮ１と
ノードＮ２との間に接続され、駆動トランジスタ１５５
3,2 のソース電極とゲート電極との間の電圧を保持す
る。駆動トランジスタ１５５3,2 は、ソース電極がノー
ドＮ２、ドレイン電極がグランドライン５２、及びゲー
ト電極がノードＮ１に接続され、ソース電極とゲート電
極との間の電圧に基づいて制御される出力電流ＩＬをノ
ードＮ２からグランドライン５２へ流す。画素表示素子
５６3,2 は、アノードが電源ライン５１、及びカソード
がノードＮ２に接続されると共に、アノードとカソード
との間に寄生容量５７3,2 を有し、駆動トランジスタ１
５５3,2 の出力電流ＩＬに基づいた階調の画素を表示す
る。リセットトランジスタ１５８3,2 は、ソース電極が
電源ライン５１、ドレイン電極がノードＮ２、及びゲー
ト電極がリセット信号線Ｒ2 に接続され、リセット信号
ＱＥに基づいてノードＮ２と電源ライン５１との間の導
通状態をオン／オフ制御する。また、他の画素５０i,j
も、同様の構成になっている。
【００６０】この形態の画像表示装置では、選択トラン
ジスタ１５３3,2 、駆動トランジスタ１５５3,2 、リセ
ットトランジスタ１５８3,2 が第１の実施形態を示す図
２中の選択トランジスタ５３3,2 、駆動トランジスタ５
５3,2 、リセットトランジスタ５８3,2 の動作に対して
相補的な動作を行い、第１の実施形態と同様の処理が行
われるため、同様の利点がある。
【００６１】第６の実施形態 図２１は、この発明の第６の実施形態である画像表示装
置の電気的構成を示すブロック図であり、第５の実施形
態を示す図１９中の要素と共通の要素には共通の符号が
付されている。この形態の画像表示装置では、図１９中
の制御回路６０及び表示パネル５０Ｅに代えて、異なる
機能を有する制御回路６０Ｆ及び異なる構成の表示パネ
ル５０Ｆが設けられている。制御回路６０Ｆは、図１９
中のリセット制御信号ＲＡとは異なるタイミングのリセ
ット制御信号ＲＦをリセット信号線ドライバ９０Ｅに供
給する。表示パネル５０Ｆは、図１９中の画素５０Ｅ
i,j に代えて、異なる構成の画素５０Ｆi,j が設けられ
ている。他は、図１９と同様の構成である。
【００６２】図２２は、図２１中の画素５０Ｆi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第５の実施形態を示す図２０中の要素と共通の要素
には共通の符号が付されている。この画素５０Ｆ3,2 で
は、図２２に示すように、リセットトランジスタ１５８
3,2 は、ドレイン電極がノードＮ１に接続され、リセッ
ト信号ＱＥに基づいてノードＮ１と電源ライン５１との
間の導通状態をオン／オフ制御する。他は、図２０と同
様の構成である。また、画素５０Ｆ3,2 に隣接する図示
しない画素５０Ｆ 2,2 ，５０Ｆ4,2 なども、同様の構成
になっている。
【００６３】この画像表示装置では、選択トランジスタ
１５３3,2 、駆動トランジスタ１５５3,2 、リセットト
ランジスタ１５８3,2 が第２の実施形態を示す図１２中
の選択トランジスタ５３3,2 、駆動トランジスタ５５
3,2 、リセットトランジスタ５８3,2 の動作に対して相
補的な動作を行い、第２の実施形態と同様の処理が行わ
れるため、同様の利点がある。
【００６４】第７の実施形態 図２３は、この発明の第７の実施形態である画像表示装
置の電気的構成を示すブロック図であり、第５の実施形
態を示す図１９中の要素と共通の要素には共通の符号が
付されている。この形態の画像表示装置では、図１９中
の制御回路６０及び表示パネル５０Ｅに代えて、異なる
機能を有する制御回路６０Ｇ及び異なる構成の表示パネ
ル５０Ｇが設けられている。また、図１９中のリセット
信号線ドライバ９０Ｅは、削除されている。制御回路６
０Ｇは、制御回路６０とは異なるタイミングで画像入力
信号ＶＤを信号線ドライバ７０に供給する。表示パネル
５０Ｇは、図１９中の画素５０Ｅi,j に代えて、異なる
構成の画素５０Ｇi,j が設けられている。他は、図１９
と同様の構成である。
【００６５】図２４は、図２３中の画素５０Ｇi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第５の実施形態を示す図２０中の要素と共通の要素
には共通の符号が付されている。この画素５０Ｇ3,2 で
は、図２４に示すように、図２０中のリセットトランジ
スタ１５８3,2 及びリセット信号線Ｒ2 が削除されてい
る。他は、図２０と同様の構成である。また、画素５０
Ｇ3,2 に隣接する画素５０Ｇ2,2 ，５０Ｇ4,2 なども、
同様の構成になっている。
【００６６】この画像表示装置では、選択トランジスタ
１５３3,2 、駆動トランジスタ１５５3,2 が第３の実施
形態を示す図１５中の選択トランジスタ５３3,2 、駆動
トランジスタ５５3,2 の動作に対して相補的な動作を行
い、第３の実施形態と同様の処理が行われるため、同様
の利点がある。
【００６７】第８の実施形態 図２５は、この発明の第８の実施形態である画像表示装
置の電気的構成を示すブロック図であり、第４の実施形
態を示す図１７中の要素、第５の実施形態を示す図１９
中の要素、及び第７の実施形態を示す図２３中の要素と
共通の要素には共通の符号が付されている。この形態の
画像表示装置では、図１９中の制御回路６０、表示パネ
ル５０Ｅ、及びリセット信号線ドライバ９０Ｅに代え
て、新たな機能が付加された制御回路６０Ｈ、図２３中
の表示パネル５０Ｇ、及び図１７中の電源線電圧切替回
路１００が設けられている。制御回路６０Ｈは、制御回
路６０の機能に加え、電源線切替制御信号ＶＨを電源線
電圧切替回路１００に供給する機能を有している。電源
線電圧切替回路１００は、電源ライン５１に供給される
電圧を電源線切替制御信号ＶＨに基づいて電源電圧Ｖｃ
ｃ又はグランドレベル（０Ｖ）に切り替える。
【００６８】この画像表示装置では、選択トランジスタ
１５３3,2 、駆動トランジスタ１５５3,2 が第４の実施
形態の選択トランジスタ５３3,2 、駆動トランジスタ５
５3, 2 の動作に対して相補的な動作を行い、第４の実施
形態と同様の処理が行われるため、同様の利点がある。
【００６９】第９の実施形態 図２６は、この発明の第９の実施形態である画像表示装
置の電気的構成を示すブロック図であり、第１の実施形
態を示す図１中の要素と共通の要素には共通の符号が付
されている。この形態の画像表示装置では、図１中の制
御回路６０、表示パネル５０、及びリセット信号線ドラ
イバ９０に代えて、新たな機能が付加された制御回路６
０Ｋ、異なる構成の表示パネル５０Ｋ、及び制御線ドラ
イバ１１０，１２０が設けられている。制御回路６０Ｋ
は、制御回路６０の機能に加え、制御信号ＣＡ，ＣＢを
制御線ドライバ１１０，１２０にそれぞれ供給する機能
を有している。表示パネル５０Ｋは、図１中の画素５０
i,j に代えて、異なる構成の画素５０Ｋi,j が設けら
れ、さらに制御線Ｐ1 ，…，Ｐj ，…，Ｐm 及び制御線
Ｑ1 ，…，Ｑj ，…，Ｑm が設けられている。制御線ド
ライバ１１０は、制御信号ＣＡに基づいて制御線駆動信
号αを制御線Ｐ1 ，…，Ｐj ，…，Ｐm に印加する。制
御線ドライバ１２０は、制御信号ＣＢに基づいて制御線
駆動信号βを制御線Ｑ1 ，…，Ｑj，…，Ｑm に印加す
る。
【００７０】図２７は、図２６中の画素５０Ｋi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第１の実施形態を示す図２中の要素と共通の要素に
は共通の符号が付されている。この画素５０Ｋ3,2 で
は、図２７に示すように、電源ライン５１と、グランド
ライン５２と、選択トランジスタ１５３3,2 と、保持コ
ンデンサ５４3,2 と、駆動トランジスタ１５５3,2 と、
画素表示素子５６3,2 と、寄生容量５７3,2 と、制御ト
ランジスタ１５８3,2 と、ｐＭＯＳ１５９3,2 とから構
成されている。選択トランジスタ１５３3,2 は、ドレイ
ン電極が信号線Ｘ3 、ソース電極がノードＮ１、及びゲ
ート電極が走査線Ｙ2 に接続され、走査信号Ｖに基づい
て信号線Ｘ 3 とノードＮ１との間の導通状態をオン／オ
フ制御する。保持コンデンサ５４3, 2 は、ノードＮ１と
電源ライン５１（電源電圧Ｖｃｃ）との間に接続され、
駆動トランジスタ１５５3,2 のソース電極とゲート電極
との間の電圧を保持する。
【００７１】駆動トランジスタ１５５3,2 は、ソース電
極が電源ライン５１、ドレイン電極がノードＮ２、及び
ゲート電極がノードＮ１に接続され、ソース電極とゲー
ト電極との間の電圧に基づいて制御される出力電流ＩＬ
を電源ライン５１からノードＮ２へ流す。画素表示素子
５６3,2 は、寄生容量５７3,2 を有し、アノードがノー
ドＮ３、及びカソードがグランドライン５２に接続さ
れ、駆動トランジスタ１５５3,2 の出力電流ＩＬをｐＭ
ＯＳ１５９3,2 を介して取り込んでグランドライン５２
へ流すことにより、同出力電流ＩＬにに基づいた階調の
画素を表示する。制御トランジスタ１５８3,2 は、ソー
ス電極がノードＮ１、ドレイン電極がノードＮ２、及び
ゲート電極が制御線Ｐ2 に接続され、制御線駆動信号α
に基づいてノードＮ１とノードＮ２との間の導通状態を
オン／オフ制御する。ｐＭＯＳ１５９3,2 は、ソース電
極がノードＮ２、ドレイン電極がノードＮ３、及びゲー
ト電極が制御線Ｑ2 に接続され、制御線駆動信号βに基
づいてノードＮ２とノードＮ３との間の導通状態をオン
／オフ制御する。また、他の画素５０Ｋi,j も、同様の
構成になっている。
【００７２】図２８及び図２９は、図２７の画像表示部
５０Ｋ3,2 の動作を説明するためのタイムチャートであ
る。これらの図を参照して、この形態の画像表示装置の
表示制御方法について説明する。図２８に示すように、
保持期間Ｔ１では、選択トランジスタ１５３3,2 、駆動
トランジスタ、リセットトランジスタ１５８3,2 、ｐＭ
ＯＳ１５９3,2 がオフ状態になっている。時刻ｔ１にお
いて選択期間Ｔ２が開始すると、走査信号Ｖが走査線Ｙ
2 に印加されて選択トランジスタ１５３3,2 がオフ状態
からオン状態になり、信号線Ｘ3 から階調画素データＤ
の信号電荷が保持コンデンサ５４3,2 に蓄積される（画
素データ書込み処理）。
【００７３】次に、時刻ｔｓにおいて、選択トランジス
タ１５３3,2 がオフ状態、及び制御トランジスタ１５８
3,2 がオン状態になり、保持コンデンサ５４3,2 の電荷
の放電が制御トランジスタ１５８3,2 及び駆動トランジ
スタ１５５3,2 を介して開始する。一定時間の放電後、
時刻ｔ２において、制御トランジスタ１５８3,2 がオフ
状態、及びｐＭＯＳ１５９3,2 がオン状態になる（放電
処理）。駆動トランジスタ１５５3,2 のゲート・ソース
間電圧ＶＧＳが保持コンデンサ５４3,2 によって保持さ
れるため（画素データ保持処理）、画素表示素子５６
3,2 に一定の電流ＩＬが流れ続ける。これ以降は、第１
の実施形態と同様に、画素表示素子５６2, 2 ，５
６3,2 ，５６4,2 に流れる電流のばらつきが小さくな
り、同画素表示素子５６2,2 ，５６3,2 ，５６4,2 で表
示される画素の輝度階調のばらつきが小さくなって表示
画面の品位が向上する。
【００７４】また、図２９に示すように、選択期間Ｔ２
において、制御トランジスタ１５８ 3,2 がオン状態にな
り、駆動トランジスタ１５５3,2 のドレイン電極とゲー
ト電極とが接続された状態で信号線Ｘ3 から階調画素デ
ータＤの信号電荷が保持コンデンサ５４3,2 に書き込ま
れる（画素データ書込み処理）。この後、時刻ｔｓにお
いて、選択トランジスタ１５３3,2 がオフ状態になり、
保持コンデンサ５４3, 2 の電荷の放電が制御トランジス
タ１５８3,2 及び駆動トランジスタ１５５3,2を介して
開始する。一定時間の放電後、時刻ｔ２において、制御
トランジスタ１５８3,2 がオフ状態、及びｐＭＯＳ１５
９3,2 がオン状態になる（放電処理）。駆動トランジス
タ１５５3,2 のゲート・ソース間電圧ＶＧＳが保持コン
デンサ５４3,2 によって保持されるため（画素データ保
持処理）、画素表示素子５６3,2に一定の電流ＩＬが流
れ続ける。これ以降は、第１の実施形態と同様に、画素
表示素子５６2,2 ，５６3,2 ，５６4,2 に流れる電流の
ばらつきが小さくなり、同画素表示素子５６2,2 ，５６
3,2 ，５６4,2 で表示される画素の輝度階調のばらつき
が小さくなって表示画面の画質が向上する。
【００７５】第１０の実施形態 図３０は、この発明の第１０の実施形態である画像表示
装置の電気的構成を示すブロック図であり、第９の実施
形態を示す図２６中の要素と共通の要素には共通の符号
が付されている。この形態の画像表示装置では、図２６
中の表示パネル５０Ｋに代えて、異なる構成の表示パネ
ル５０Ｌが設けられている。表示パネル５０Ｌは、図２
６中の画素５０Ｋi,j に代えて、異なる構成の画素５０
Ｌi,j が設けられている。
【００７６】図３１は、図３０中の画素５０Ｌi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第９の実施形態を示す図２７中の要素と共通の要素
には共通の符号が付されている。この画素５０Ｌ3,2 で
は、図３１に示すように、制御トランジスタ１５８3,2
のドレイン電極がノードＮ２に接続され、同ノードＮ２
に駆動トランジスタ１５５3,2 のゲート電極が接続され
ている。また、制御トランジスタ１５８3,2 のソース電
極がノードＮ１に接続され、同ノードＮ１に駆動トラン
ジスタ１５５3,2のドレイン電極が接続されている。制
御トランジスタ１５８3,2 は、制御線駆動信号αに基づ
いてノードＮ１とノードＮ２との間の導通状態をオン／
オフ制御する。他は、図２７と同様の構成である。
【００７７】この画像表示装置では、上記第９の実施形
態の図２９に示す処理と同様の処理が行われ、同様の利
点がある。
【００７８】第１１の実施形態 図３２は、この発明の第１１の実施形態である画像表示
装置の電気的構成を示すブロック図であり、第９の実施
形態を示す図２６中の要素と共通の要素には共通の符号
が付されている。この形態の画像表示装置では、図２６
中の制御回路６０Ｋ及び表示パネル５０Ｋに代えて、異
なる機能を有する制御回路６０Ｍ及び異なる構成の表示
パネル５０Ｍが設けられ、制御線ドライバ１２０が削除
されている。制御回路６０Ｍは、制御回路６０Ｋの機能
から制御信号ＣＢを出力する機能が削除されている。表
示パネル５０Ｍは、図２６中の画素５０Ｋi,j に代え
て、異なる構成の画素５０Ｍ i,j が設けられ、さらに制
御線Ｑ1 ，…，Ｑj ，…，Ｑm が削除されている。
【００７９】図３３は、図３２中の画素５０Ｍi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第１０の実施形態を示す図３１中の要素と共通の要
素には共通の符号が付されている。この画素５０Ｍ3,2
では、図３１の画素５０Ｌ3,2 の構成に加えて入力駆動
トランジスタ２５８3,2 が設けられ、ｐＭＯＳ１５９
3,2 及び制御線Ｑ2 が削除されている。また、駆動トラ
ンジスタ１５５3,2 は、請求項９中の出力駆動トランジ
スタに対応する。入力駆動トランジスタ２５８3,2 は、
ｐＭＯＳで構成され、ソース電極が電源ライン５１、ド
レイン電極がノードＮ１、及びゲート電極がノードＮ３
に接続され、ソース電極とゲート電極との間の電圧に基
づいて制御される出力電流を電源ライン５１からノード
Ｎ１へ流す。出力駆動トランジスタ１５５3,2 のドレイ
ン電極はノードＮ２に接続され、同ノードＮ２に画素表
示素子５６3,2 のアノードが接続されている。出力駆動
トランジスタ１５５3,2 のゲート電極は、ノードＮ３に
接続されている。他は、図３１と同様の構成である。
【００８０】図３４は、図３３の画像表示部５０Ｍ3,2
の動作を説明するためのタイムチャートである。この図
を参照して、この形態の画像表示装置の表示制御方法に
ついて説明する。 図３４に示すように、保持期間Ｔ１
では、選択トランジスタ１５３3,2 、制御トランジスタ
１５８3,2 、ｐＭＯＳ１５９3,2 がオフ状態になってい
る。時刻ｔ１において選択期間Ｔ２が開始すると、走査
信号Ｖが走査線Ｙ2 に印加されて選択トランジスタ１５
３3,2 がオフ状態からオン状態になり、制御線駆動信号
αが制御線Ｐ2 に印加されて制御トランジスタ１５８
3,2 がオフ状態からオン状態になり、信号線Ｘ3 から階
調画素データの信号電荷が保持コンデンサ５４3,2 に蓄
積される（画素データ書込み処理）。
【００８１】次に、時刻ｔｓにおいて、選択トランジス
タ１５３3,2 がオフ状態になり、保持コンデンサ５４
3,2 の電荷の放電が制御トランジスタ１５８3,2 及び入
力駆動トランジスタ２５８3,2 を介して開始する（放電
処理）。一定時間の放電後、時刻ｔ２において、制御ト
ランジスタ１５８3,2 がオフ状態になり、出力駆動トラ
ンジスタ１５５3,2 のゲート電極がフローティングにな
る。出力駆動トランジスタ１５５3,2 のゲート・ソース
間電圧ＶＧＳが保持コンデンサ５４3,2 によって保持さ
れるため（画素データ保持処理）、画素表示素子５６
3,2 に一定の電流ＩＬが流れ続ける。上記放電処理にお
いて、一定時間の放電動作を行うことにより、入力駆動
トランジスタ２５８3,2 及び出力駆動トランジスタ１５
５3,2 のソース・ドレイン間の電流のばらつきが小さく
なり、第９の実施形態と同様の利点がある。
【００８２】第１２の実施形態 図３５は、この発明の第１２の実施形態である画像表示
装置の電気的構成を示すブロック図であり、第１１の実
施形態を示す図３２中の要素と共通の要素には共通の符
号が付されている。この形態の画像表示装置では、図３
２中の表示パネル５０Ｍに代えて、異なる構成の表示パ
ネル５０Ｎが設けられている。表示パネル５０Ｎは、図
３２中の画素５０Ｍi,j に代えて、異なる構成の画素５
０Ｎi,j が設けられている。
【００８３】図３６は、図３５中の画素５０Ｎi,j （例
えば、ｉ＝３，ｊ＝２）の電気的構成を示す回路図であ
り、第１１の実施形態を示す図３３中の要素と共通の要
素には共通の符号が付されている。この画素５０Ｎ3,2
では、入力駆動トランジスタ２５８3,2 のゲート電極が
ノードＮ１に接続されている。入力駆動トランジスタ２
５８3,2 は、ソース電極とゲート電極との間の電圧に基
づいて制御される出力電流を電源ライン５１からノード
Ｎ１へ流す。他は、図３３と同様の構成である。
【００８４】この画像表示装置では、第１１の実施形態
と同様の処理が行われ、同様の利点がある。
【００８５】以上、この発明の実施形態を図面により詳
述してきたが、具体的な構成はこの実施形態に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更などがあっても、この発明に含まれる。例えば、
図２中の選択トランジスタ５３3,2 及びリセットトラン
ジスタ５８3, 2 は、ｐＭＯＳでも良い。ただし、この場
合、ゲート電極に入力する制御信号は、ｎＭＯＳの制御
信号に対して逆位相とする必要がある。同様に、図１２
中の選択トランジスタ５３3,2 及びリセットトランジス
タ５８3,2 、及び図１５中の選択トランジスタ５３3,2
は、ｐＭＯＳでも良い。また、図２０中の選択トランジ
スタ１５３3,2 及びリセットトランジスタ１５８
3,2 は、ｎＭＯＳでも良い。同様に、図２２中の選択ト
ランジスタ１５３3,2 及びリセットトランジスタ１５８
3,2 、及び図２４中の選択トランジスタ１５３3,2 は、
ｎＭＯＳでも良い。
【００８６】第９の実施形態を示す図２７中のｐＭＯＳ
１５９3,2 、及び第１０の実施形態を示す図３１中のｐ
ＭＯＳ１５９3,2 は、省略しても同実施形態とほぼ同様
の作用、効果が得られる。また、走査信号Ｖを走査線Ｙ
1 ，…，Ｙj ，…，Ｙm に印加する順序は、線順次に限
らず、予め設定された任意の順序で良い。また、図２、
図１２、及び図１５中の駆動トランジスタ５５3,2 、図
２０、図２２、図２４中の駆動トランジスタ１５５3,2
のソース電極とノードＮ２との間、又はドレイン電極と
電源ライン５１との間にフィードバック抵抗を挿入する
ことにより、電流のばらつきを低減することもできる。
同様に、図２７、図３１、図３３、及び図３６中の駆動
トランジスタ１５５3,2 のソース電極と電源ライン５１
との間にフィードバック抵抗を挿入することにより、電
流のばらつきをさらに低減することもできる。この発明
における表示パネルは、有機ＥＬの他、例えば発光ダイ
オード（ＬＥＤ）アレイやフィールド・エミッション・
ディスプレイ（ＦＥＤ）など、電流駆動されるものであ
れば、任意のもので良い。
【００８７】
【発明の効果】以上説明したように、請求項１又は１２
記載の発明の構成によれば、選択トランジスタをオン状
態にすることにより、信号線から保持コンデンサへ階調
画素データを書き込み、同保持コンデンサに書き込まれ
た階調画素データの電荷を駆動トランジスタを介して一
定時間放電し、この後、同駆動トランジスタの第２のゲ
ート電極をフローティングにすることにより同保持コン
デンサに蓄積された同階調画素データの電荷を保持する
ようにしたので、同駆動トランジスタに流れる電流のば
らつきが小さくなり、各画素表示素子で表示される画素
の輝度階調のばらつきが小さくなって表示画面の画質を
向上できる。
【００８８】請求項２又は１３記載の発明の構成によれ
ば、リセットトランジスタをオン状態にすることによ
り、保持コンデンサ及び寄生容量を放電させ、この後、
選択トランジスタをオン状態にすることにより、信号線
から同保持コンデンサへ階調画素データを書き込み、同
保持コンデンサに書き込まれた階調画素データの電荷を
駆動トランジスタを介して一定時間放電し、同選択トラ
ンジスタをオフ状態にすることにより、同駆動トランジ
スタの第２のゲート電極をフローティングにして同保持
コンデンサに蓄積された階調画素データの電荷を保持す
るようにしたので、同駆動トランジスタに流れる電流の
ばらつきが小さくなり、画素表示素子で表示される画素
の輝度階調のばらつきが小さくなって表示画面の画質を
向上できる。
【００８９】請求項３又は１４記載の発明の構成によれ
ば、リセットトランジスタをオン状態にすることによ
り、保持コンデンサ及び寄生容量を放電させ、この後、
選択トランジスタをオン状態にすることにより、信号線
から同保持コンデンサへ階調画素データを書き込み、同
保持コンデンサに書き込まれた階調画素データの電荷を
駆動トランジスタを介して一定時間放電し、同選択トラ
ンジスタをオフ状態にすることにより、同駆動トランジ
スタの第２のゲート電極をフローティングにして同保持
コンデンサに蓄積された階調画素データの電荷を保持す
るようにしたので、同駆動トランジスタに流れる電流の
ばらつきが小さくなり、画素表示素子で表示される画素
の輝度階調のばらつきが小さくなって表示画面の画質を
向上できる。
【００９０】請求項４又は１５記載の発明の構成によれ
ば、選択トランジスタをオン状態にすると共に信号線か
らリセット信号電圧を入力することにより、保持コンデ
ンサ及び寄生容量を放電させ、この後、同選択トランジ
スタをオン状態にすることにより、信号線から同保持コ
ンデンサへ階調画素データを書き込み、同保持コンデン
サに書き込まれた階調画素データの電荷を駆動トランジ
スタを介して一定時間放電し、同選択トランジスタをオ
フ状態にすることにより、駆動トランジスタの第２のゲ
ート電極をフローティングにして同保持コンデンサに蓄
積された階調画素データの電荷を保持するようにしたの
で、同駆動トランジスタに流れる電流のばらつきが小さ
くなり、画素表示素子で表示される画素の輝度階調のば
らつきが小さくなって表示画面の画質を向上できる。
【００９１】請求項５又は１６記載の発明の構成によれ
ば、第１の電源電圧をリセット信号電圧とすることによ
り、保持コンデンサ及び寄生容量を放電させ、この後、
選択トランジスタをオン状態にすることにより、信号線
から同保持コンデンサへ階調画素データを書き込み、同
保持コンデンサに書き込まれた階調画素データの電荷を
駆動トランジスタを介して一定時間放電し、同選択トラ
ンジスタをオフ状態にすることにより、駆動トランジス
タの第２のゲート電極をフローティングにして同保持コ
ンデンサに蓄積された階調画素データの電荷を保持する
ようにしたので、同駆動トランジスタに流れる電流のば
らつきが小さくなり、画素表示素子で表示される画素の
輝度階調のばらつきが小さくなって表示画面の画質を向
上できる。
【００９２】請求項６又は１７記載の発明の構成によれ
ば、選択トランジスタをオン状態とし、かつ制御トラン
ジスタをオフ状態とすることにより、信号線から保持コ
ンデンサへ階調画素データを書き込み、同選択トランジ
スタをオフ状態とし、かつ同制御トランジスタをオン状
態とすることにより、同保持コンデンサに書き込まれた
階調画素データの電荷を同駆動トランジスタを介して一
定時間放電し、この後、同制御トランジスタをオフ状態
にすることにより、同駆動トランジスタの第２のゲート
電極をフローティングにして同保持コンデンサに蓄積さ
れた階調画素データの電荷を保持するようにしたので、
同駆動トランジスタに流れる電流のばらつきが小さくな
り、画素表示素子で表示される画素の輝度階調のばらつ
きが小さくなって表示画面の画質を向上できる。
【００９３】請求項７又は１８記載の発明の構成によれ
ば、選択トランジスタをオン状態とし、かつ制御トラン
ジスタをオン状態とすることにより、信号線から保持コ
ンデンサへ階調画素データを書き込み、同選択トランジ
スタをオフ状態とし、かつ同制御トランジスタをオン状
態とすることにより、同保持コンデンサに書き込まれた
階調画素データの電荷を駆動トランジスタを介して一定
時間放電し、この後、同制御トランジスタをオフ状態に
することにより、同駆動トランジスタの第２のゲート電
極をフローティングにして同保持コンデンサに蓄積され
た階調画素データの電荷を保持するようにしたので、同
駆動トランジスタに流れる電流のばらつきが小さくな
り、画素表示素子で表示される画素の輝度階調のばらつ
きが小さくなって表示画面の画質を向上できる。
【００９４】請求項８又は１９記載の発明の構成によれ
ば、選択トランジスタをオン状態とし、かつ制御トラン
ジスタをオン状態とすることにより、信号線から保持コ
ンデンサへ階調画素データを書き込み、同選択トランジ
スタをオフ状態とし、かつ同制御トランジスタをオン状
態とすることにより、同保持コンデンサに書き込まれた
階調画素データの電荷を駆動トランジスタを介して一定
時間放電し、この後、同制御トランジスタをオフ状態に
することにより、同駆動トランジスタの第２のゲート電
極をフローティングにして同保持コンデンサに蓄積され
た階調画素データの電荷を保持するようにしたので、同
駆動トランジスタに流れる電流のばらつきが小さくな
り、画素表示素子で表示される画素の輝度階調のばらつ
きが小さくなって表示画面の画質を向上できる。
【００９５】請求項９又は２０記載の発明の構成によれ
ば、選択トランジスタをオン状態とし、かつ制御トラン
ジスタをオン状態とすることにより、信号線から保持コ
ンデンサへ階調画素データを書き込み、同選択トランジ
スタをオフ状態とし、かつ同制御トランジスタをオン状
態とすることにより、同保持コンデンサに書き込まれた
階調画素データの電荷を入力駆動トランジスタを介して
一定時間放電し、この後、同制御トランジスタをオフ状
態にすることにより、出力駆動トランジスタの第２のゲ
ート電極をフローティングにして同保持コンデンサに蓄
積された階調画素データの電荷を保持するようにしたの
で、同出力駆動トランジスタに流れる電流のばらつきが
小さくなり、画素表示素子で表示される画素の輝度階調
のばらつきが小さくなって表示画面の画質を向上でき
る。
【００９６】請求項１０又は２１記載の発明の構成によ
れば、選択トランジスタをオン状態とし、かつ制御トラ
ンジスタをオン状態とすることにより、信号線から保持
コンデンサへ階調画素データを書き込み、同選択トラン
ジスタをオフ状態とし、かつ同制御トランジスタをオン
状態とすることにより、同保持コンデンサに書き込まれ
た階調画素データの電荷を入力駆動トランジスタを介し
て一定時間放電し、この後、同制御トランジスタをオフ
状態にすることにより、出力駆動トランジスタの第２の
ゲート電極をフローティングにして同保持コンデンサに
蓄積された階調画素データの電荷を保持するようにした
ので、同出力駆動トランジスタに流れる電流のばらつき
が小さくなり、画素表示素子で表示される画素の輝度階
調のばらつきが小さくなって表示画面の画質を向上でき
る。
【００９７】請求項１１又は２２記載の発明の構成によ
れば、請求項１乃至１０記載の発明における画素表示素
子は、有機ＥＬで構成されているので、同画素表示素子
にばらつきの少ない電流が供給され、表示画面の画質が
向上した画像表示装置の表示制御方法を実現できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態である画像表示装置
の電気的構成を示すブロック図である。
【図２】図１中の画素５０i,j 及び隣接する画素５０
i,j の電気的構成を示す回路図である。
【図３】図２の画像表示部５０3,2 の動作を説明するた
めのタイムチャートである。
【図４】駆動トランジスタ５５3,2 のＩＤＳ−ＶＧＳ特
性を示す特性図である。
【図５】画素表示素子５６3,2 のＶＬ−ＩＬ特性を示す
特性図である。
【図６】駆動トランジスタ５５3,2 ，５５2,2 ，５５
4,2 のＩＤＳ−ＶＧＳ特性を示す特性図である。
【図７】駆動トランジスタ５５3,2 ，５５2,2 ，５５
4,2 のＶＧＳの過渡特性を示す特性図である。
【図８】駆動トランジスタ５５3,2 ，５５2,2 ，５５
4,2 のＩＤＳの過渡特性を示す特性図である。
【図９】駆動トランジスタ５５3,2 ，５５2,2 ，５５
4,2 のＩＤＳ−ＶＧＳ特性を示す特性図である。
【図１０】駆動トランジスタ５５3,2 ，５５2,2 ，５５
4,2 のＩＤＳ−ＶＧＳ特性を示す特性図である。
【図１１】この発明の第２の実施形態である画像表示装
置の電気的構成を示すブロック図である。
【図１２】図１１中の画素５０Ｂi,j の電気的構成を示
す回路図である。
【図１３】図１２の画像表示部５０Ｂ3,2 の動作を説明
するためのタイムチャートである。
【図１４】この発明の第３の実施形態である画像表示装
置の電気的構成を示すブロック図である。
【図１５】図１４中の画素５０Ｃi,j の電気的構成を示
す回路図である。
【図１６】図１５の画像表示部５０Ｃ3,2 の動作を説明
するためのタイムチャートである。
【図１７】この発明の第４の実施形態である画像表示装
置の電気的構成を示すブロック図である。
【図１８】図１５の画像表示部５０Ｃ3,2 の動作を説明
するためのタイムチャートである。
【図１９】この発明の第５の実施形態である画像表示装
置の電気的構成を示すブロック図である。
【図２０】図１９中の画素５０Ｅi,j の電気的構成を示
す回路図である。
【図２１】この発明の第６の実施形態である画像表示装
置の電気的構成を示すブロック図である。
【図２２】図２１中の画素５０Ｆi,j の電気的構成を示
す回路図である。
【図２３】この発明の第７の実施形態である画像表示装
置の電気的構成を示すブロック図である。
【図２４】図２３中の画素５０Ｇi,j の電気的構成を示
す回路図である。
【図２５】この発明の第８の実施形態である画像表示装
置の電気的構成を示すブロック図である。
【図２６】この発明の第９の実施形態である画像表示装
置の電気的構成を示すブロック図である。
【図２７】図２６中の画素５０Ｋi,j の電気的構成を示
す回路図である。
【図２８】図２７の画像表示部５０Ｋ3,2 の動作を説明
するためのタイムチャートである。
【図２９】図２７の画像表示部５０Ｋ3,2 の動作を説明
するためのタイムチャートである。
【図３０】この発明の第１０の実施形態である画像表示
装置の電気的構成を示すブロック図である。
【図３１】図３０中の画素５０Ｌi,j の電気的構成を示
す回路図である。
【図３２】この発明の第１１の実施形態である画像表示
装置の電気的構成を示すブロック図である。
【図３３】図３２中の画素５０Ｍi,j の電気的構成を示
す回路図である。
【図３４】図３３の画像表示部５０Ｍ3,2 の動作を説明
するためのタイムチャートである。
【図３５】この発明の第１２の実施形態である画像表示
装置の電気的構成を示すブロック図である。
【図３６】図３５中の画素５０Ｎi,j の電気的構成を示
す回路図である。
【図３７】従来の画像表示装置の電気的構成を示すブロ
ック図である。
【図３８】図３７中の画素１０i,j の電気的構成を示す
回路図である。
【図３９】ｎＭＯＳ１５3,2 ，１５2,2 ，１５4,2 のＩ
ＤＳ−ＶＧＳ特性を示す特性図である。
【符号の説明】
５０，５０Ｂ，５０Ｃ，５０Ｅ，５０Ｆ，５０Ｇ，５０
Ｋ，５０Ｌ，５０Ｍ，５０Ｎ 表示パネル ５０i,j ，５０Ｂi,j ，５０Ｃi,j ，５０Ｅi,j ，５０
Ｆi,j ，５０Ｇi,j ，５０Ｋi,j ，５０Ｌi,j ，５０Ｍ
i,j ，５０Ｎi,j 画素 ５１ 電源ライン ５２ グランドライン ５３3,2 選択トランジスタ ５５3,2 駆動トランジスタ ５８3,2 リセットトランジスタ ５４3,2 保持コンデンサ ５６3,2 画素表示素子 ５７3,2 寄生容量 ６０，６０Ｂ，６０Ｃ，，６０Ｄ，６０Ｆ，６０Ｇ，６
０Ｈ，６０Ｋ，６０Ｍ制御回路（制御手段） ７０ 信号線ドライバ ８０ 走査線ドライバ ９０ リセット信号線ドライバ ９０Ｅ リセット信号線ドライバ １００ 電源線電圧切替回路（電源供給回路） １１０，１２０ 制御線ドライバ １５３3,2 選択トランジスタ １５５3,2 駆動トランジスタ、出力駆動トランジ
スタ １５８3,2 リセットトランジスタ、制御トランジ
スタ ２５８3,2 入力駆動トランジスタ Ｐ1 ，…，Ｐj ，…，Ｐm 制御線 Ｑ1 ，…，Ｑj ，…，Ｑm 制御線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｒ ６２４ ６２４Ｂ ６４１ ６４１Ｄ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB17 DB03 GA00 GA04 5C080 AA06 AA07 AA08 AA18 BB05 DD05 EE17 EE29 FF03 FF11 HH09 HH13 HH17 JJ02 JJ03 JJ04 JJ05 5C094 AA03 BA03 BA27 CA19 DA13 EA10 FB14 HA08

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 該当する階調画素データが印加される複
    数の信号線、設定された順序で走査信号が印加される複
    数の走査線、及び前記各信号線と前記各走査線との交差
    箇所に設けられた複数の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    とを備えてなる画像表示装置であって、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有する画素表示素子とから
    構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記駆動
    トランジスタの前記出力電流に基づいた階調の画素を表
    示する構成とされ、 前記選択トランジスタをオン状態にすることにより、前
    記信号線から前記保持コンデンサへ前記階調画素データ
    を書き込み、前記保持コンデンサに書き込まれた前記階
    調画素データの電荷を前記駆動トランジスタを介して一
    定時間放電し、この後、前記駆動トランジスタの前記第
    ２のゲート電極をフローティングにすることにより前記
    保持コンデンサに蓄積された前記階調画素データの電荷
    を保持する制御手段が設けられていることを特徴とする
    画像表示装置。
  2. 【請求項２】 該当する階調画素データが印加される複
    数の信号線、走査信号が印加される複数の走査線、リセ
    ット信号が印加される複数のリセット信号線、及び前記
    各信号線と前記各走査線との交差箇所に設けられた複数
    の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記リセット信号を前記各リセット信号線に印加するリ
    セット信号線ドライバとを備えてなる画像表示装置であ
    って、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有するリセットトランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記リセットトランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のソース電極に接続され、前記第３のソース電極／第３
    のドレイン電極に第２の電源電圧が印加され、前記第３
    のゲート電極が前記リセット信号線に接続され、前記リ
    セット信号に基づいて前記第２のソース電極と前記第２
    の電源電圧との間の導通状態をオン／オフ制御し、 前記画素表示素子は、 前記第２の電極に前記第２の電源電圧が印加され、前記
    駆動トランジスタの前記出力電流に基づいた階調の画素
    を表示する構成とされ、 前記リセットトランジスタをオン状態にすることによ
    り、前記保持コンデンサ及び寄生容量を放電させ、この
    後、前記選択トランジスタをオン状態にすることによ
    り、前記信号線から前記保持コンデンサへ前記階調画素
    データを書き込み、前記保持コンデンサに書き込まれた
    前記階調画素データの電荷を前記駆動トランジスタを介
    して一定時間放電し、前記選択トランジスタをオフ状態
    にすることにより、前記駆動トランジスタの前記第２の
    ゲート電極をフローティングにして前記保持コンデンサ
    に蓄積された階調画素データの電荷を保持する制御手段
    が設けられていることを特徴とする画像表示装置。
  3. 【請求項３】 該当する階調画素データが印加される複
    数の信号線、走査信号が印加される複数の走査線、リセ
    ット信号が印加される複数のリセット信号線、及び前記
    各信号線と前記各走査線との交差箇所に設けられた複数
    の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記リセット信号を前記各リセット信号線に印加するリ
    セット信号線ドライバとを備えてなる画像表示装置であ
    って、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有するリセットトランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記リセットトランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のゲート電極に接続され、前記第３のソース電極／第３
    のドレイン電極に第２の電源電圧が印加され、前記第３
    のゲート電極が前記リセット信号線に接続され、前記リ
    セット信号に基づいて前記第２のゲート電極と前記第２
    の電源電圧との間の導通状態をオン／オフ制御し、 前記画素表示素子は、 前記第２の電極に前記第２の電源電圧が印加され、前記
    駆動トランジスタの前記出力電流に基づいた階調の画素
    を表示する構成とされ、 前記リセットトランジスタをオン状態にすることによ
    り、前記保持コンデンサ及び寄生容量を放電させ、この
    後、前記選択トランジスタをオン状態にすることによ
    り、前記信号線から前記保持コンデンサへ前記階調画素
    データを書き込み、前記保持コンデンサに書き込まれた
    前記階調画素データの電荷を前記駆動トランジスタを介
    して一定時間放電し、前記選択トランジスタをオフ状態
    にすることにより、前記駆動トランジスタの前記第２の
    ゲート電極をフローティングにして前記保持コンデンサ
    に蓄積された階調画素データの電荷を保持する制御手段
    が設けられていることを特徴とする画像表示装置。
  4. 【請求項４】 該当する階調画素データが印加される複
    数の信号線、走査信号が印加される複数の走査線、及び
    前記各信号線と前記各走査線との交差箇所に設けられた
    複数の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    とを備えてなる画像表示装置であって、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記画素表示素子は、 前記第２の電極に前記第２の電源電圧が印加され、前記
    駆動トランジスタの前記出力電流に基づいた階調の画素
    を表示する構成とされ、 前記選択トランジスタをオン状態にすると共に前記信号
    線からリセット信号電圧を入力することにより、前記保
    持コンデンサ及び寄生容量を放電させ、この後、前記選
    択トランジスタをオン状態にすることにより、前記信号
    線から前記保持コンデンサへ前記階調画素データを書き
    込み、前記保持コンデンサに書き込まれた前記階調画素
    データの電荷を前記駆動トランジスタを介して一定時間
    放電し、前記選択トランジスタをオフ状態にすることに
    より、前記駆動トランジスタの前記第２のゲート電極を
    フローティングにして前記保持コンデンサに蓄積された
    前記階調画素データの電荷を保持する制御手段が設けら
    れていることを特徴とする画像表示装置。
  5. 【請求項５】 該当する階調画素データが印加される複
    数の信号線、走査信号が印加される複数の走査線、及び
    前記各信号線と前記各走査線との交差箇所に設けられた
    複数の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 第１の電源電圧及び第２の電源電圧を前記表示パネルへ
    供給する電源供給回路とを備えてなる画像表示装置であ
    って、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記画素表示素子は、 前記第２の電極に前記第２の電源電圧が印加され、前記
    駆動トランジスタの前記出力電流に基づいた階調の画素
    を表示する構成とされ、 前記第１の電源電圧をリセット信号電圧とすることによ
    り、前記保持コンデンサ及び寄生容量を放電させ、この
    後、前記選択トランジスタをオン状態にすることによ
    り、前記信号線から前記保持コンデンサへ前記階調画素
    データを書き込み、前記保持コンデンサに書き込まれた
    前記階調画素データの電荷を前記駆動トランジスタを介
    して一定時間放電し、前記選択トランジスタをオフ状態
    にすることにより、前記駆動トランジスタの前記第２の
    ゲート電極をフローティングにして前記保持コンデンサ
    に蓄積された前記階調画素データの電荷を保持する制御
    手段が設けられていることを特徴とする画像表示装置。
  6. 【請求項６】 該当する階調画素データが印加される複
    数の信号線、走査信号が印加される複数の走査線、制御
    線駆動信号が印加される複数の制御線、及び前記各信号
    線と前記各走査線との交差箇所に設けられた複数の画素
    を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備えてなる画像表示装置であって、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    出力電流を前記第２のドレイン電極から前記画素表示素
    子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のゲート電極に接続され、前記第３のソース電極／第３
    のドレイン電極が前記第２のドレイン電極に接続され、
    前記第３のゲート電極が前記制御線に接続され、前記制
    御線駆動信号に基づいて前記第２のゲート電極と前記第
    ２のドレイン電極との間の導通状態をオン／オフ制御
    し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記駆動
    トランジスタの前記出力電流に基づいた階調の画素を表
    示する構成とされ、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオフ状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込
    み、前記選択トランジスタをオフ状態とし、かつ前記制
    御トランジスタをオン状態とすることにより、前記保持
    コンデンサに書き込まれた前記階調画素データの電荷を
    前記駆動トランジスタを介して一定時間放電し、この
    後、前記制御トランジスタをオフ状態にすることによ
    り、前記駆動トランジスタの前記第２のゲート電極をフ
    ローティングにして前記保持コンデンサに蓄積された前
    記階調画素データの電荷を保持する制御手段が設けられ
    ていることを特徴とする画像表示装置。
  7. 【請求項７】 該当する階調画素データが印加される複
    数の信号線、走査信号が印加される複数の走査線、制御
    線駆動信号が印加される複数の制御線、及び前記各信号
    線と前記各走査線との交差箇所に設けられた複数の画素
    を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備えてなる画像表示装置であって、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    出力電流を前記第２のドレイン電極から前記画素表示素
    子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のゲート電極に接続され、前記第３のソース電極／第３
    のドレイン電極が前記第２のドレイン電極に接続され、
    前記第３のゲート電極が前記制御線に接続され、前記制
    御線駆動信号に基づいて前記第２のゲート電極と前記第
    ２のドレイン電極との間の導通状態をオン／オフ制御
    し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記駆動
    トランジスタの前記出力電流に基づいた階調の画素を表
    示する構成とされ、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込
    み、前記選択トランジスタをオフ状態とし、かつ前記制
    御トランジスタをオン状態とすることにより、前記保持
    コンデンサに書き込まれた前記階調画素データの電荷を
    前記駆動トランジスタを介して一定時間放電し、この
    後、前記制御トランジスタをオフ状態にすることによ
    り、前記駆動トランジスタの前記第２のゲート電極をフ
    ローティングにして前記保持コンデンサに蓄積された前
    記階調画素データの電荷を保持する制御手段が設けられ
    ていることを特徴とする画像表示装置。
  8. 【請求項８】 該当する階調画素データが印加される複
    数の信号線、走査信号が印加される複数の走査線、制御
    線駆動信号が印加される複数の制御線、及び前記各信号
    線と前記各走査線との交差箇所に設けられた複数の画素
    を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備えてなる画像表示装置であって、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のドレイン電極
    に接続され、前記第１のゲート電極が前記走査線に接続
    され、前記走査信号に基づいて前記信号線と前記第２の
    ドレイン電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    出力電流を前記第２のドレイン電極から前記画素表示素
    子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のゲート電極に接続され、前記第３のソース電極／第３
    のドレイン電極が前記第２のドレイン電極に接続され、
    前記第３のゲート電極が前記制御線に接続され、前記制
    御線駆動信号に基づいて前記第２のゲート電極と前記第
    ２のドレイン電極との間の導通状態をオン／オフ制御
    し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記駆動
    トランジスタの前記出力電流に基づいた階調の画素を表
    示する構成とされ、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込
    み、前記選択トランジスタをオフ状態とし、かつ前記制
    御トランジスタをオン状態とすることにより、前記保持
    コンデンサに書き込まれた前記階調画素データの電荷を
    前記駆動トランジスタを介して一定時間放電し、この
    後、前記制御トランジスタをオフ状態にすることによ
    り、前記駆動トランジスタの前記第２のゲート電極をフ
    ローティングにして前記保持コンデンサに蓄積された前
    記階調画素データの電荷を保持する制御手段が設けられ
    ていることを特徴とする画像表示装置。
  9. 【請求項９】 該当する階調画素データが印加される複
    数の信号線、走査信号が印加される複数の走査線、制御
    線駆動信号が印加される複数の制御線、及び前記各信号
    線と前記各走査線との交差箇所に設けられた複数の画素
    を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備えてなる画像表示装置であって、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する出力駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第４のドレイン電極、第４のソース電極、及び第４のゲ
    ート電極を有する入力駆動トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記制御トランジスタの前記第３のドレイン電極
    ／第３のソース電極に接続され、前記第１のゲート電極
    が前記走査線に接続され、前記走査信号に基づいて前記
    信号線と前記第３のドレイン電極／第３のソース電極と
    の間の導通状態をオン／オフ制御し、 前記出力駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    第１の出力電流を前記第２のドレイン電極から前記画素
    表示素子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第１
    のソース電極／第１のドレイン電極に接続され、前記第
    ３のソース電極／第３のドレイン電極が前記第２のゲー
    ト電極に接続され、前記第３のゲート電極が前記制御線
    に接続され、前記制御線駆動信号に基づいて前記第１の
    ソース電極／第１のドレイン電極と前記第２のゲート電
    極との間の導通状態をオン／オフ制御し、 前記入力駆動トランジスタは、 前記第４のソース電極に第１の電源電圧が印加され、前
    記第４のドレイン電極が前記第１のソース電極／第１の
    ドレイン電極に接続され、前記第４のゲート電極が前記
    第２のゲート電極に接続され、前記第４のソース電極と
    前記第４のゲート電極との間の電圧に基づいて制御され
    る第２の出力電流を前記第４のソース電極から前記第４
    のドレイン電極へ流し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記出力
    駆動トランジスタの前記第１の出力電流に基づいた階調
    の画素を表示する構成とされ、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込
    み、前記選択トランジスタをオフ状態とし、かつ前記制
    御トランジスタをオン状態とすることにより、前記保持
    コンデンサに書き込まれた前記階調画素データの電荷を
    前記入力駆動トランジスタを介して一定時間放電し、こ
    の後、前記制御トランジスタをオフ状態にすることによ
    り、前記出力駆動トランジスタの前記第２のゲート電極
    をフローティングにして前記保持コンデンサに蓄積され
    た前記階調画素データの電荷を保持する制御手段が設け
    られていることを特徴とする画像表示装置。
  10. 【請求項１０】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、制
    御線駆動信号が印加される複数の制御線、及び前記各信
    号線と前記各走査線との交差箇所に設けられた複数の画
    素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備えてなる画像表示装置であって、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する出力駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第４のドレイン電極、第４のソース電極、及び第４のゲ
    ート電極を有する入力駆動トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記制御トランジスタの前記第３のドレイン電極
    ／第３のソース電極に接続され、前記第１のゲート電極
    が前記走査線に接続され、前記走査信号に基づいて前記
    信号線と前記第３のドレイン電極／第３のソース電極と
    の間の導通状態をオン／オフ制御し、 前記出力駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    第１の出力電流を前記第２のドレイン電極から前記画素
    表示素子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第１
    のソース電極／第１のドレイン電極に接続されると共に
    前記第４のゲート電極に接続され、前記第３のソース電
    極／第３のドレイン電極が前記第２のゲート電極に接続
    され、前記第３のゲート電極が前記制御線に接続され、
    前記制御線駆動信号に基づいて前記第１のソース電極／
    第１のドレイン電極と前記第２のゲート電極との間の導
    通状態をオン／オフ制御し、 前記入力駆動トランジスタは、 前記第４のソース電極に第１の電源電圧が印加され、前
    記第４のドレイン電極が前記第１のソース電極／第１の
    ドレイン電極に接続され、前記第４のゲート電極が前記
    第４のドレイン電極に接続され、前記第４のソース電極
    と前記第４のゲート電極との間の電圧に基づいて制御さ
    れる第２の出力電流を前記第４のソース電極から前記第
    ４のドレイン電極へ流し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記出力
    駆動トランジスタの前記第１の出力電流に基づいた階調
    の画素を表示する構成とされ、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込
    み、前記選択トランジスタをオフ状態とし、かつ前記制
    御トランジスタをオン状態とすることにより、前記保持
    コンデンサに書き込まれた前記階調画素データの電荷を
    前記入力駆動トランジスタを介して一定時間放電し、こ
    の後、前記制御トランジスタをオフ状態にすることによ
    り、前記出力駆動トランジスタの前記第２のゲート電極
    をフローティングにして前記保持コンデンサに蓄積され
    た前記階調画素データの電荷を保持する制御手段が設け
    られていることを特徴とする画像表示装置。
  11. 【請求項１１】 前記画素表示素子は、 有機ＥＬ（エレクトロ・ルミネセンス）で構成されてい
    ることを特徴とする請求項１乃至１０記載の画像表示装
    置。
  12. 【請求項１２】 該当する階調画素データが印加される
    複数の信号線、設定された順序で走査信号が印加される
    複数の走査線、及び前記各信号線と前記各走査線との交
    差箇所に設けられた複数の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    とを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有する画素表示素子とから
    構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記駆動
    トランジスタの前記出力電流に基づいた階調の画素を表
    示する構成とされる画像表示装置において、 前記選択トランジスタをオン状態にすることにより、前
    記信号線から前記保持コンデンサへ前記階調画素データ
    を書き込む画素データ書込み処理と、 前記保持コンデンサに書き込まれた前記階調画素データ
    の電荷を前記駆動トランジスタを介して一定時間放電す
    る放電処理と、 前記放電処理の後、前記駆動トランジスタの前記第２の
    ゲート電極をフローティングにすることにより前記保持
    コンデンサに蓄積された前記階調画素データの電荷を保
    持する画素データ保持処理とを行うことを特徴とする制
    御方法。
  13. 【請求項１３】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、リ
    セット信号が印加される複数のリセット信号線、及び前
    記各信号線と前記各走査線との交差箇所に設けられた複
    数の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記リセット信号を前記各リセット信号線に印加するリ
    セット信号線ドライバとを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有するリセットトランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記リセットトランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のソース電極に接続され、前記第３のソース電極／第３
    のドレイン電極に第２の電源電圧が印加され、前記第３
    のゲート電極が前記リセット信号線に接続され、前記リ
    セット信号に基づいて前記第２のソース電極と前記第２
    の電源電圧との間の導通状態をオン／オフ制御し、 前記画素表示素子は、 前記第２の電極に前記第２の電源電圧が印加され、前記
    駆動トランジスタの前記出力電流に基づいた階調の画素
    を表示する構成とされる画像表示装置において、 前記リセットトランジスタをオン状態にすることによ
    り、前記保持コンデンサ及び寄生容量を放電させる第１
    の放電処理と、 前記第１の放電処理の後、前記選択トランジスタをオン
    状態にすることにより、前記信号線から前記保持コンデ
    ンサへ前記階調画素データを書き込む画素データ書込み
    処理と、 前記保持コンデンサに書き込まれた前記階調画素データ
    の電荷を前記駆動トランジスタを介して一定時間放電す
    る第２の放電処理と、 前記選択トランジスタをオフ状態にすることにより、前
    記駆動トランジスタの前記第２のゲート電極をフローテ
    ィングにして前記保持コンデンサに蓄積された階調画素
    データの電荷を保持する画素データ保持処理とを行うこ
    とを特徴とする制御方法。
  14. 【請求項１４】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、リ
    セット信号が印加される複数のリセット信号線、及び前
    記各信号線と前記各走査線との交差箇所に設けられた複
    数の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記リセット信号を前記各リセット信号線に印加するリ
    セット信号線ドライバとを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有するリセットトランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記リセットトランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のゲート電極に接続され、前記第３のソース電極／第３
    のドレイン電極に第２の電源電圧が印加され、前記第３
    のゲート電極が前記リセット信号線に接続され、前記リ
    セット信号に基づいて前記第２のゲート電極と前記第２
    の電源電圧との間の導通状態をオン／オフ制御し、 前記画素表示素子は、 前記第２の電極に前記第２の電源電圧が印加され、前記
    駆動トランジスタの前記出力電流に基づいた階調の画素
    を表示する構成とされる画像表示装置において、 前記リセットトランジスタをオン状態にすることによ
    り、前記保持コンデンサ及び寄生容量を放電させる第１
    の放電処理と、 前記第１の放電処理の後、前記選択トランジスタをオン
    状態にすることにより、前記信号線から前記保持コンデ
    ンサへ前記階調画素データを書き込む画素データ書込み
    処理と、 前記保持コンデンサに書き込まれた前記階調画素データ
    の電荷を前記駆動トランジスタを介して一定時間放電す
    る第２の放電処理と、 前記選択トランジスタをオフ状態にすることにより、前
    記駆動トランジスタの前記第２のゲート電極をフローテ
    ィングにして前記保持コンデンサに蓄積された階調画素
    データの電荷を保持する画素データ保持処理とを行うこ
    とを特徴とする制御方法。
  15. 【請求項１５】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、及
    び前記各信号線と前記各走査線との交差箇所に設けられ
    た複数の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    とを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記画素表示素子は、 前記第２の電極に前記第２の電源電圧が印加され、前記
    駆動トランジスタの前記出力電流に基づいた階調の画素
    を表示する構成とされる画像表示装置において、 前記選択トランジスタをオン状態にすると共に前記信号
    線からリセット信号電圧を入力することにより、前記保
    持コンデンサ及び寄生容量を放電させる第１の放電処理
    と、 前記第１の放電処理の後、前記選択トランジスタをオン
    状態にすることにより、前記信号線から前記保持コンデ
    ンサへ前記階調画素データを書き込む画素データ書込み
    処理と、 前記保持コンデンサに書き込まれた前記階調画素データ
    の電荷を前記駆動トランジスタを介して一定時間放電す
    る第２の放電処理と、 前記選択トランジスタをオフ状態にすることにより、前
    記駆動トランジスタの前記第２のゲート電極をフローテ
    ィングにして前記保持コンデンサに蓄積された前記階調
    画素データの電荷を保持する画素データ保持処理とを行
    うことを特徴とする制御方法。
  16. 【請求項１６】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、及
    び前記各信号線と前記各走査線との交差箇所に設けられ
    た複数の画素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 第１の電源電圧及び第２の電源電圧を前記表示パネルへ
    供給する電源供給回路とを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のドレイン電極に第１の電源電圧が印加され、
    前記第２のソース電極が前記画素表示素子の前記第１の
    電極に接続され、前記保持コンデンサが保持する電圧に
    基づいて制御される出力電流を前記第２のソース電極か
    ら前記第１の電極へ流し、 前記画素表示素子は、 前記第２の電極に前記第２の電源電圧が印加され、前記
    駆動トランジスタの前記出力電流に基づいた階調の画素
    を表示する構成とされる画像表示装置において、 前記第１の電源電圧をリセット信号電圧とすることによ
    り、前記保持コンデンサ及び寄生容量を放電させる第１
    の放電処理と、 前記第１の放電処理の後、前記選択トランジスタをオン
    状態にすることにより、前記信号線から前記保持コンデ
    ンサへ前記階調画素データを書き込む画素データ書込み
    処理と、 前記保持コンデンサに書き込まれた前記階調画素データ
    の電荷を前記駆動トランジスタを介して一定時間放電す
    る第２の放電処理と、 前記選択トランジスタをオフ状態にすることにより、前
    記駆動トランジスタの前記第２のゲート電極をフローテ
    ィングにして前記保持コンデンサに蓄積された前記階調
    画素データの電荷を保持する画素データ保持処理とを行
    うことを特徴とする制御方法。
  17. 【請求項１７】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、制
    御線駆動信号が印加される複数の制御線、及び前記各信
    号線と前記各走査線との交差箇所に設けられた複数の画
    素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    出力電流を前記第２のドレイン電極から前記画素表示素
    子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のゲート電極に接続され、前記第３のソース電極／第３
    のドレイン電極が前記第２のドレイン電極に接続され、
    前記第３のゲート電極が前記制御線に接続され、前記制
    御線駆動信号に基づいて前記第２のゲート電極と前記第
    ２のドレイン電極との間の導通状態をオン／オフ制御
    し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記駆動
    トランジスタの前記出力電流に基づいた階調の画素を表
    示する構成とされる画像表示装置において、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオフ状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込む
    画素データ書込み処理と、 前記選択トランジスタをオフ状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記保持コン
    デンサに書き込まれた前記階調画素データの電荷を前記
    駆動トランジスタを介して一定時間放電する放電処理
    と、 前記放電処理の後、前記制御トランジスタをオフ状態に
    することにより、前記駆動トランジスタの前記第２のゲ
    ート電極をフローティングにして前記保持コンデンサに
    蓄積された前記階調画素データの電荷を保持する画素デ
    ータ保持処理とを行うことを特徴とする制御方法。
  18. 【請求項１８】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、制
    御線駆動信号が印加される複数の制御線、及び前記各信
    号線と前記各走査線との交差箇所に設けられた複数の画
    素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のゲート電極に
    接続され、前記第１のゲート電極が前記走査線に接続さ
    れ、前記走査信号に基づいて前記信号線と前記第２のゲ
    ート電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    出力電流を前記第２のドレイン電極から前記画素表示素
    子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のゲート電極に接続され、前記第３のソース電極／第３
    のドレイン電極が前記第２のドレイン電極に接続され、
    前記第３のゲート電極が前記制御線に接続され、前記制
    御線駆動信号に基づいて前記第２のゲート電極と前記第
    ２のドレイン電極との間の導通状態をオン／オフ制御
    し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記駆動
    トランジスタの前記出力電流に基づいた階調の画素を表
    示する構成とされる画像表示装置において、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込む
    画素データ書込み処理と、 前記選択トランジスタをオフ状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記保持コン
    デンサに書き込まれた前記階調画素データの電荷を前記
    駆動トランジスタを介して一定時間放電する放電処理
    と、 前記放電処理の後、前記制御トランジスタをオフ状態に
    することにより、前記駆動トランジスタの前記第２のゲ
    ート電極をフローティングにして前記保持コンデンサに
    蓄積された前記階調画素データの電荷を保持する画素デ
    ータ保持処理とを行うことを特徴とする制御方法。
  19. 【請求項１９】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、制
    御線駆動信号が印加される複数の制御線、及び前記各信
    号線と前記各走査線との交差箇所に設けられた複数の画
    素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記駆動トランジスタの前記第２のドレイン電極
    に接続され、前記第１のゲート電極が前記走査線に接続
    され、前記走査信号に基づいて前記信号線と前記第２の
    ドレイン電極との間の導通状態をオン／オフ制御し、 前記駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    出力電流を前記第２のドレイン電極から前記画素表示素
    子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第２
    のゲート電極に接続され、前記第３のソース電極／第３
    のドレイン電極が前記第２のドレイン電極に接続され、
    前記第３のゲート電極が前記制御線に接続され、前記制
    御線駆動信号に基づいて前記第２のゲート電極と前記第
    ２のドレイン電極との間の導通状態をオン／オフ制御
    し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記駆動
    トランジスタの前記出力電流に基づいた階調の画素を表
    示する構成とされる画像表示装置において、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込む
    画素データ書込み処理と、 前記選択トランジスタをオフ状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記保持コン
    デンサに書き込まれた前記階調画素データの電荷を前記
    駆動トランジスタを介して一定時間放電する放電処理
    と、 前記放電処理の後、前記制御トランジスタをオフ状態に
    することにより、前記駆動トランジスタの前記第２のゲ
    ート電極をフローティングにして前記保持コンデンサに
    蓄積された前記階調画素データの電荷を保持する画素デ
    ータ保持処理とを行うことを特徴とする制御方法。
  20. 【請求項２０】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、制
    御線駆動信号が印加される複数の制御線、及び前記各信
    号線と前記各走査線との交差箇所に設けられた複数の画
    素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する出力駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第４のドレイン電極、第４のソース電極、及び第４のゲ
    ート電極を有する入力駆動トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記制御トランジスタの前記第３のドレイン電極
    ／第３のソース電極に接続され、前記第１のゲート電極
    が前記走査線に接続され、前記走査信号に基づいて前記
    信号線と前記第３のドレイン電極／第３のソース電極と
    の間の導通状態をオン／オフ制御し、 前記出力駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    第１の出力電流を前記第２のドレイン電極から前記画素
    表示素子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第１
    のソース電極／第１のドレイン電極に接続され、前記第
    ３のソース電極／第３のドレイン電極が前記第２のゲー
    ト電極に接続され、前記第３のゲート電極が前記制御線
    に接続され、前記制御線駆動信号に基づいて前記第１の
    ソース電極／第１のドレイン電極と前記第２のゲート電
    極との間の導通状態をオン／オフ制御し、 前記入力駆動トランジスタは、 前記第４のソース電極に第１の電源電圧が印加され、前
    記第４のドレイン電極が前記第１のソース電極／第１の
    ドレイン電極に接続され、前記第４のゲート電極が前記
    第２のゲート電極に接続され、前記第４のソース電極と
    前記第４のゲート電極との間の電圧に基づいて制御され
    る第２の出力電流を前記第４のソース電極から前記第４
    のドレイン電極へ流し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記出力
    駆動トランジスタの前記第１の出力電流に基づいた階調
    の画素を表示する構成とされる画像表示装置において、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込み
    む画素データ書込み処理と、 前記選択トランジスタをオフ状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記保持コン
    デンサに書き込まれた前記階調画素データの電荷を前記
    入力駆動トランジスタを介して一定時間放電する放電処
    理と、 前記放電処理の後、前記制御トランジスタをオフ状態に
    することにより、前記出力駆動トランジスタの前記第２
    のゲート電極をフローティングにして前記保持コンデン
    サに蓄積された前記階調画素データの電荷を保持する画
    素データ保持処理とを行うことを特徴とする制御方法。
  21. 【請求項２１】 該当する階調画素データが印加される
    複数の信号線、走査信号が印加される複数の走査線、制
    御線駆動信号が印加される複数の制御線、及び前記各信
    号線と前記各走査線との交差箇所に設けられた複数の画
    素を有する表示パネルと、 画像入力信号に基づいて前記階調画素データを前記各信
    号線に印加する信号線ドライバと、 前記走査信号を前記各走査線に印加する走査線ドライバ
    と、 前記制御線駆動信号を前記各制御線に印加する制御線ド
    ライバとを備え、 前記各画素は、 第１のドレイン電極、第１のソース電極、及び第１のゲ
    ート電極を有する選択トランジスタと、 第２のドレイン電極、第２のソース電極、及び第２のゲ
    ート電極を有する出力駆動トランジスタと、 前記第２のゲート電極と前記第２のソース電極との間の
    電圧を保持する保持コンデンサと、 第３のドレイン電極、第３のソース電極、及び第３のゲ
    ート電極を有する制御トランジスタと、 第４のドレイン電極、第４のソース電極、及び第４のゲ
    ート電極を有する入力駆動トランジスタと、 第１の電極及び第２の電極を有すると共に前記第１の電
    極と前記第２の電極との間に寄生容量を有する画素表示
    素子とから構成され、 前記選択トランジスタは、 前記第１のドレイン電極／第１のソース電極が前記信号
    線に接続され、前記第１のソース電極／第１のドレイン
    電極が前記制御トランジスタの前記第３のドレイン電極
    ／第３のソース電極に接続され、前記第１のゲート電極
    が前記走査線に接続され、前記走査信号に基づいて前記
    信号線と前記第３のドレイン電極／第３のソース電極と
    の間の導通状態をオン／オフ制御し、 前記出力駆動トランジスタは、 前記第２のソース電極に第１の電源電圧が印加され、前
    記保持コンデンサが保持する電圧に基づいて制御される
    第１の出力電流を前記第２のドレイン電極から前記画素
    表示素子の前記第１の電極へ流し、 前記制御トランジスタは、 前記第３のドレイン電極／第３のソース電極が前記第１
    のソース電極／第１のドレイン電極に接続されると共に
    前記第４のゲート電極に接続され、前記第３のソース電
    極／第３のドレイン電極が前記第２のゲート電極に接続
    され、前記第３のゲート電極が前記制御線に接続され、
    前記制御線駆動信号に基づいて前記第１のソース電極／
    第１のドレイン電極と前記第２のゲート電極との間の導
    通状態をオン／オフ制御し、 前記入力駆動トランジスタは、 前記第４のソース電極に第１の電源電圧が印加され、前
    記第４のドレイン電極が前記第１のソース電極／第１の
    ドレイン電極に接続され、前記第４のゲート電極が前記
    第４のドレイン電極に接続され、前記第４のソース電極
    と前記第４のゲート電極との間の電圧に基づいて制御さ
    れる第２の出力電流を前記第４のソース電極から前記第
    ４のドレイン電極へ流し、 前記画素表示素子は、 前記第２の電極に第２の電源電圧が印加され、前記出力
    駆動トランジスタの前記第１の出力電流に基づいた階調
    の画素を表示する構成とされる画像表示装置において、 前記選択トランジスタをオン状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記信号線か
    ら前記保持コンデンサへ前記階調画素データを書き込み
    む画素データ書込み処理と、 前記選択トランジスタをオフ状態とし、かつ前記制御ト
    ランジスタをオン状態とすることにより、前記保持コン
    デンサに書き込まれた前記階調画素データの電荷を前記
    入力駆動トランジスタを介して一定時間放電する放電処
    理と、 前記放電処理の後、前記制御トランジスタをオフ状態に
    することにより、前記出力駆動トランジスタの前記第２
    のゲート電極をフローティングにして前記保持コンデン
    サに蓄積された前記階調画素データの電荷を保持する画
    素データ保持処理とを行うことを特徴とする制御方法。
  22. 【請求項２２】 前記画素表示素子は、 有機ＥＬ（エレクトロ・ルミネセンス）で構成されてい
    ることを特徴とする請求項１２乃至２１記載の制御方
    法。
JP2002059553A 2002-03-05 2002-03-05 画像表示装置及び該画像表示装置に用いられる制御方法 Expired - Lifetime JP3750616B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002059553A JP3750616B2 (ja) 2002-03-05 2002-03-05 画像表示装置及び該画像表示装置に用いられる制御方法
US10/506,371 US7876294B2 (en) 2002-03-05 2003-03-05 Image display and its control method
PCT/JP2003/002578 WO2003075256A1 (fr) 2002-03-05 2003-03-05 Affichage d'image et procede de commande
US12/877,068 US20100328294A1 (en) 2002-03-05 2010-09-07 Image display apparatus and control method therefor
US12/976,757 US8519918B2 (en) 2002-03-05 2010-12-22 Image display apparatus and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002059553A JP3750616B2 (ja) 2002-03-05 2002-03-05 画像表示装置及び該画像表示装置に用いられる制御方法

Publications (2)

Publication Number Publication Date
JP2003255897A true JP2003255897A (ja) 2003-09-10
JP3750616B2 JP3750616B2 (ja) 2006-03-01

Family

ID=28669177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002059553A Expired - Lifetime JP3750616B2 (ja) 2002-03-05 2002-03-05 画像表示装置及び該画像表示装置に用いられる制御方法

Country Status (1)

Country Link
JP (1) JP3750616B2 (ja)

Cited By (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004295131A (ja) * 2003-03-04 2004-10-21 James Lawrence Sanford ディスプレイ用駆動回路
JP2005165178A (ja) * 2003-12-05 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2005164891A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
JP2005189643A (ja) * 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005300897A (ja) * 2004-04-12 2005-10-27 Seiko Epson Corp 画素回路の駆動方法、画素回路、電気光学装置および電子機器
JP2005534990A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎｍｏｓトランジスタを備えたピクセルを持つエレクトロルミネセントディスプレイ装置
JP2005338819A (ja) * 2004-05-21 2005-12-08 Seiko Epson Corp 電子回路、電気光学装置、電子装置、及び電子機器
JP2005338428A (ja) * 2004-05-27 2005-12-08 Sony Corp 制御装置および方法、記録媒体、プログラム、並びに入出力装置
JP2006038965A (ja) * 2004-07-23 2006-02-09 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2006084899A (ja) * 2004-09-17 2006-03-30 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2006251631A (ja) * 2005-03-14 2006-09-21 Sony Corp 画素回路及び表示装置
JP2006317600A (ja) * 2005-05-11 2006-11-24 Sony Corp 画素回路
JP2007102046A (ja) * 2005-10-07 2007-04-19 Sony Corp 画素回路及び表示装置
JP2007156460A (ja) * 2005-11-14 2007-06-21 Sony Corp 表示装置及びその駆動方法
JP2008032770A (ja) * 2006-07-26 2008-02-14 Sony Corp 表示装置
JP2008032861A (ja) * 2006-07-27 2008-02-14 Sony Corp 表示装置
JP2008051960A (ja) * 2006-08-23 2008-03-06 Sony Corp 画素回路
US7348944B2 (en) 2004-03-18 2008-03-25 Kyocera Corporation Image display device
JP2008146090A (ja) * 2008-01-11 2008-06-26 Sony Corp 画素回路及びその駆動方法
JP2008164796A (ja) * 2006-12-27 2008-07-17 Sony Corp 画素回路および表示装置とその駆動方法
JP2008225345A (ja) * 2007-03-15 2008-09-25 Sony Corp 表示装置及びその駆動方法と電子機器
JP2008226491A (ja) * 2007-03-08 2008-09-25 Sony Corp 有機エレクトロルミネッセンス表示装置
JP2008233502A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2008276263A (ja) * 2008-08-04 2008-11-13 Sony Corp 画素回路及びその駆動方法と表示装置及びその駆動方法
CN100446065C (zh) * 2004-02-12 2008-12-24 友达光电股份有限公司 电致发光装置的像素装置
JP2009047718A (ja) * 2007-08-13 2009-03-05 Sony Corp 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
JP2009047958A (ja) * 2007-08-21 2009-03-05 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2009122196A (ja) * 2007-11-12 2009-06-04 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置およびその駆動方法
JP2009163275A (ja) * 2009-04-24 2009-07-23 Sony Corp 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP2009169430A (ja) * 2009-04-24 2009-07-30 Sony Corp 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
KR100911980B1 (ko) 2008-03-28 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2009199057A (ja) * 2008-02-22 2009-09-03 Lg Display Co Ltd 有機発光ダイオード表示装置とその駆動方法
JP2009271337A (ja) * 2008-05-08 2009-11-19 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2009288749A (ja) * 2008-06-02 2009-12-10 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009294635A (ja) * 2008-05-08 2009-12-17 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010061172A (ja) * 2009-12-16 2010-03-18 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010085935A (ja) * 2008-10-02 2010-04-15 Sony Corp 表示パネルモジュール、半導体集積回路及び電子機器
JP2010091720A (ja) * 2008-10-07 2010-04-22 Sony Corp 表示装置、表示駆動方法
KR20100098327A (ko) * 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
WO2010134263A1 (ja) * 2009-05-22 2010-11-25 パナソニック株式会社 表示装置及びその駆動方法
JP2011081408A (ja) * 2010-12-03 2011-04-21 Sony Corp 画素回路及び表示装置とこれらの駆動方法
US8149185B2 (en) 2003-05-23 2012-04-03 Sony Corporation Pixel circuit, display unit, and pixel circuit drive method
US8212748B2 (en) 2008-08-08 2012-07-03 Sony Corporation Display panel module and electronic apparatus
US8217868B2 (en) 2008-05-13 2012-07-10 Samsung Electronics Co., Ltd. Display device and method of driving the same
US8284178B2 (en) 2008-09-29 2012-10-09 Sony Corporation Display panel module and electronic apparatus
US8284187B2 (en) 2008-08-08 2012-10-09 Sony Corporation Display panel module and electronic apparatus
KR101200066B1 (ko) * 2004-06-02 2012-11-12 소니 주식회사 화소회로, 액티브 매트릭스 장치 및 표시장치
TWI393098B (zh) * 2007-04-09 2013-04-11 Sony Corp A display device, a driving method of a display device, and an electronic device
US20130100104A1 (en) * 2007-04-09 2013-04-25 Sony Corporation Display, method for driving display, and electronic apparatus
JP2013092791A (ja) * 2012-12-26 2013-05-16 Sony Corp 表示装置
TWI397041B (zh) * 2007-03-26 2013-05-21 Sony Corp A display device, a driving method of a display device, and an electronic device
TWI410927B (zh) * 2008-02-04 2013-10-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子裝置
JP2013228749A (ja) * 2003-08-08 2013-11-07 Semiconductor Energy Lab Co Ltd 発光装置
KR101363380B1 (ko) * 2006-07-03 2014-02-14 세이코 엡슨 가부시키가이샤 발광 장치, 화소 회로의 구동 방법 및 구동 회로
US8654111B2 (en) 2005-11-14 2014-02-18 Sony Corporation Pixel circuit and display apparatus
JP2014074873A (ja) * 2012-07-31 2014-04-24 Sony Corp 表示装置、駆動回路、駆動方法、および電子機器
US8743032B2 (en) 2007-10-26 2014-06-03 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
KR101424693B1 (ko) * 2006-05-22 2014-08-01 소니 주식회사 표시장치 및 그 구동방법
JP2015018261A (ja) * 2008-03-05 2015-01-29 株式会社半導体エネルギー研究所 表示装置
US9825068B2 (en) 2001-11-13 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same

Cited By (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037964B2 (en) 2001-11-13 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US9825068B2 (en) 2001-11-13 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US10128280B2 (en) 2001-11-13 2018-11-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2005534990A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎｍｏｓトランジスタを備えたピクセルを持つエレクトロルミネセントディスプレイ装置
JP2004295131A (ja) * 2003-03-04 2004-10-21 James Lawrence Sanford ディスプレイ用駆動回路
US8149185B2 (en) 2003-05-23 2012-04-03 Sony Corporation Pixel circuit, display unit, and pixel circuit drive method
US8754833B2 (en) 2003-05-23 2014-06-17 Sony Corporation Pixel circuit, display device, and method of driving pixel circuit
US9666130B2 (en) 2003-05-23 2017-05-30 Sony Corporation Pixel circuit, display device, and method of driving pixel circuit
US9947270B2 (en) 2003-05-23 2018-04-17 Sony Corporation Pixel circuit, display device, and method of driving pixel circuit
US8988326B2 (en) 2003-05-23 2015-03-24 Sony Corporation Pixel circuit, display device, and method of driving pixel circuit
US9984625B2 (en) 2003-05-23 2018-05-29 Sony Corporation Pixel circuit, display device, and method of driving pixel circuit
US10475383B2 (en) 2003-05-23 2019-11-12 Sony Corporation Pixel circuit, display device, and method of driving pixel circuit
US8723761B2 (en) 2003-05-23 2014-05-13 Sony Corporation Pixel circuit, display device, and method of driving pixel circuit
US8760373B2 (en) 2003-05-23 2014-06-24 Sony Corporation Pixel circuit, display device, and method of driving pixel circuit
JP2013228749A (ja) * 2003-08-08 2013-11-07 Semiconductor Energy Lab Co Ltd 発光装置
JP2016218480A (ja) * 2003-08-08 2016-12-22 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP2018013804A (ja) * 2003-08-08 2018-01-25 株式会社半導体エネルギー研究所 表示装置
JP2020021097A (ja) * 2003-08-08 2020-02-06 株式会社半導体エネルギー研究所 表示装置
JP2020122981A (ja) * 2003-08-08 2020-08-13 株式会社半導体エネルギー研究所 表示装置
JP2019003225A (ja) * 2003-08-08 2019-01-10 株式会社半導体エネルギー研究所 表示装置
US8937580B2 (en) 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP2005164891A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
JP4552108B2 (ja) * 2003-12-05 2010-09-29 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
JP2005165178A (ja) * 2003-12-05 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2005189643A (ja) * 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
CN100446065C (zh) * 2004-02-12 2008-12-24 友达光电股份有限公司 电致发光装置的像素装置
US7348944B2 (en) 2004-03-18 2008-03-25 Kyocera Corporation Image display device
JP2005300897A (ja) * 2004-04-12 2005-10-27 Seiko Epson Corp 画素回路の駆動方法、画素回路、電気光学装置および電子機器
JP2005338819A (ja) * 2004-05-21 2005-12-08 Seiko Epson Corp 電子回路、電気光学装置、電子装置、及び電子機器
JP4678234B2 (ja) * 2004-05-21 2011-04-27 セイコーエプソン株式会社 電子回路、電気光学装置、電子装置、及び電子機器
JP2009042776A (ja) * 2004-05-21 2009-02-26 Seiko Epson Corp 電子回路、電気光学装置、電子装置、及び電子機器
JP2005338428A (ja) * 2004-05-27 2005-12-08 Sony Corp 制御装置および方法、記録媒体、プログラム、並びに入出力装置
US9454929B2 (en) 2004-06-02 2016-09-27 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus with first and second reference potentials applied to source, and gate of drive transistor
US11183119B2 (en) 2004-06-02 2021-11-23 Sony Group Corporation Display apparatus including pixel circuit with transistors connected to different control lines
KR101200066B1 (ko) * 2004-06-02 2012-11-12 소니 주식회사 화소회로, 액티브 매트릭스 장치 및 표시장치
US9454928B2 (en) 2004-06-02 2016-09-27 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus with first and second reference potentials applied to source, and gate of drive transistor
US8441417B2 (en) 2004-06-02 2013-05-14 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US8823607B2 (en) 2004-06-02 2014-09-02 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus with first and second reference potentials applied to source and gate of drive transistor
US10002567B2 (en) 2004-06-02 2018-06-19 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus with first and second reference potentials applied to gate and other terminal of drive transistor
US10276102B2 (en) 2004-06-02 2019-04-30 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP2006038965A (ja) * 2004-07-23 2006-02-09 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2006084899A (ja) * 2004-09-17 2006-03-30 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP4706288B2 (ja) * 2005-03-14 2011-06-22 ソニー株式会社 画素回路及び表示装置
JP2006251631A (ja) * 2005-03-14 2006-09-21 Sony Corp 画素回路及び表示装置
JP2006317600A (ja) * 2005-05-11 2006-11-24 Sony Corp 画素回路
KR101264386B1 (ko) 2005-10-07 2013-05-14 소니 주식회사 화소회로 및 표시장치
USRE45400E1 (en) 2005-10-07 2015-03-03 Sony Corporation Pixel circuit and display apparatus
JP2007102046A (ja) * 2005-10-07 2007-04-19 Sony Corp 画素回路及び表示装置
USRE44563E1 (en) 2005-10-07 2013-10-29 Sony Corporation Pixel circuit and display apparatus
US10410585B2 (en) 2005-11-14 2019-09-10 Sony Corporation Pixel circuit and display apparatus
JP4636006B2 (ja) * 2005-11-14 2011-02-23 ソニー株式会社 画素回路及び画素回路の駆動方法、表示装置及び表示装置の駆動方法、並びに、電子機器
JP2007156460A (ja) * 2005-11-14 2007-06-21 Sony Corp 表示装置及びその駆動方法
US8654111B2 (en) 2005-11-14 2014-02-18 Sony Corporation Pixel circuit and display apparatus
US11170721B2 (en) 2005-11-14 2021-11-09 Sony Corporation Pixel circuit and display apparatus
KR101424693B1 (ko) * 2006-05-22 2014-08-01 소니 주식회사 표시장치 및 그 구동방법
US9041627B2 (en) 2006-05-22 2015-05-26 Sony Corporation Display apparatus and method of driving same
KR101363380B1 (ko) * 2006-07-03 2014-02-14 세이코 엡슨 가부시키가이샤 발광 장치, 화소 회로의 구동 방법 및 구동 회로
JP2008032770A (ja) * 2006-07-26 2008-02-14 Sony Corp 表示装置
JP2008032861A (ja) * 2006-07-27 2008-02-14 Sony Corp 表示装置
KR101413198B1 (ko) 2006-08-23 2014-06-27 소니 주식회사 화소회로
JP2008051960A (ja) * 2006-08-23 2008-03-06 Sony Corp 画素回路
JP2008164796A (ja) * 2006-12-27 2008-07-17 Sony Corp 画素回路および表示装置とその駆動方法
JP2008226491A (ja) * 2007-03-08 2008-09-25 Sony Corp 有機エレクトロルミネッセンス表示装置
JP2008225345A (ja) * 2007-03-15 2008-09-25 Sony Corp 表示装置及びその駆動方法と電子機器
KR101432768B1 (ko) * 2007-03-15 2014-08-21 소니 주식회사 표시장치 및 그 구동방법과 전자기기
US9653020B2 (en) 2007-03-15 2017-05-16 Joled Inc. Display apparatus, driving method thereof, and electronic system
US8648840B2 (en) 2007-03-15 2014-02-11 Sony Corporation Display apparatus, driving method thereof, and electronic system
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2008233502A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
TWI397041B (zh) * 2007-03-26 2013-05-21 Sony Corp A display device, a driving method of a display device, and an electronic device
US10950168B2 (en) 2007-04-09 2021-03-16 Sony Corporation Display, method for driving display, and electronic apparatus including a holding capacitor formed of parallel connected capacitors
TWI393098B (zh) * 2007-04-09 2013-04-11 Sony Corp A display device, a driving method of a display device, and an electronic device
US8847214B2 (en) 2007-04-09 2014-09-30 Sony Corporation Display, method for driving display, and electronic apparatus having parallel holding capacitors
US9263505B2 (en) 2007-04-09 2016-02-16 Sony Corporation Display, method for driving display, and electronic apparatus having parallel holding capacitors
US9312315B2 (en) 2007-04-09 2016-04-12 Sony Corporation Display, method for driving display, and electronic apparatus
US10354581B2 (en) 2007-04-09 2019-07-16 Sony Corporation Display, method for driving display, and electronic apparatus having parallel holding capacitors
US20130100104A1 (en) * 2007-04-09 2013-04-25 Sony Corporation Display, method for driving display, and electronic apparatus
US10657880B2 (en) 2007-04-09 2020-05-19 Sony Corporation Display, method for driving display, and electronic apparatus having parallel holding capacitors
JP2009047718A (ja) * 2007-08-13 2009-03-05 Sony Corp 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
JP2009047958A (ja) * 2007-08-21 2009-03-05 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
US9653021B2 (en) 2007-10-26 2017-05-16 Joled Inc. Display apparatus, driving method for display apparatus and electronic apparatus
US8743032B2 (en) 2007-10-26 2014-06-03 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
JP2009122196A (ja) * 2007-11-12 2009-06-04 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置およびその駆動方法
JP2008146090A (ja) * 2008-01-11 2008-06-26 Sony Corp 画素回路及びその駆動方法
TWI410927B (zh) * 2008-02-04 2013-10-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子裝置
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2009199057A (ja) * 2008-02-22 2009-09-03 Lg Display Co Ltd 有機発光ダイオード表示装置とその駆動方法
JP2015018261A (ja) * 2008-03-05 2015-01-29 株式会社半導体エネルギー研究所 表示装置
US9824626B2 (en) 2008-03-05 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
KR100911980B1 (ko) 2008-03-28 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US8188947B2 (en) 2008-03-28 2012-05-29 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display device including the same
US8345031B2 (en) 2008-05-08 2013-01-01 Sony Corporation Display device, driving method for display device, and electronic apparatus
US8300038B2 (en) 2008-05-08 2012-10-30 Sony Corporation Display apparatus, display-apparatus driving method and electronic instrument
JP2009271337A (ja) * 2008-05-08 2009-11-19 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009294635A (ja) * 2008-05-08 2009-12-17 Sony Corp 表示装置、表示装置の駆動方法および電子機器
KR101559368B1 (ko) * 2008-05-08 2015-10-12 가부시키가이샤 제이올레드 표시장치, 표시장치의 구동방법 및 전자기기
JP4640443B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
US8217868B2 (en) 2008-05-13 2012-07-10 Samsung Electronics Co., Ltd. Display device and method of driving the same
JP2009288749A (ja) * 2008-06-02 2009-12-10 Sony Corp 表示装置及びその駆動方法と電子機器
JP4640449B2 (ja) * 2008-06-02 2011-03-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
US8593445B2 (en) 2008-06-02 2013-11-26 Sony Corporation Display apparatus, driving methods and electronic instruments
JP4544355B2 (ja) * 2008-08-04 2010-09-15 ソニー株式会社 画素回路及びその駆動方法と表示装置及びその駆動方法
JP2008276263A (ja) * 2008-08-04 2008-11-13 Sony Corp 画素回路及びその駆動方法と表示装置及びその駆動方法
US8212748B2 (en) 2008-08-08 2012-07-03 Sony Corporation Display panel module and electronic apparatus
US8284187B2 (en) 2008-08-08 2012-10-09 Sony Corporation Display panel module and electronic apparatus
US8284178B2 (en) 2008-09-29 2012-10-09 Sony Corporation Display panel module and electronic apparatus
JP2010085935A (ja) * 2008-10-02 2010-04-15 Sony Corp 表示パネルモジュール、半導体集積回路及び電子機器
JP2010091720A (ja) * 2008-10-07 2010-04-22 Sony Corp 表示装置、表示駆動方法
CN101714332B (zh) * 2008-10-07 2012-11-28 索尼株式会社 显示器装置和显示器驱动方法
US8325174B2 (en) 2008-10-07 2012-12-04 Sony Corporation Display apparatus and display driving method
US11387368B2 (en) 2009-02-27 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR101652087B1 (ko) 2009-02-27 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
JP2010224532A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP2021167963A (ja) * 2009-02-27 2021-10-21 株式会社半導体エネルギー研究所 半導体装置の駆動方法
KR20100098327A (ko) * 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US10930787B2 (en) 2009-02-27 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP2015146028A (ja) * 2009-02-27 2015-08-13 株式会社半導体エネルギー研究所 半導体装置の駆動方法、モジュール及び電子機器
JP2009163275A (ja) * 2009-04-24 2009-07-23 Sony Corp 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP2009169430A (ja) * 2009-04-24 2009-07-30 Sony Corp 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP5562327B2 (ja) * 2009-05-22 2014-07-30 パナソニック株式会社 表示装置及びその駆動方法
US8633874B2 (en) 2009-05-22 2014-01-21 Panasonic Corporation Display device and method of driving the same
JPWO2010134263A1 (ja) * 2009-05-22 2012-11-08 パナソニック株式会社 表示装置及びその駆動方法
WO2010134263A1 (ja) * 2009-05-22 2010-11-25 パナソニック株式会社 表示装置及びその駆動方法
JP2010061172A (ja) * 2009-12-16 2010-03-18 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2011081408A (ja) * 2010-12-03 2011-04-21 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2014074873A (ja) * 2012-07-31 2014-04-24 Sony Corp 表示装置、駆動回路、駆動方法、および電子機器
JP2013092791A (ja) * 2012-12-26 2013-05-16 Sony Corp 表示装置

Also Published As

Publication number Publication date
JP3750616B2 (ja) 2006-03-01

Similar Documents

Publication Publication Date Title
JP2003255897A (ja) 画像表示装置及び該画像表示装置に用いられる制御方法
EP1860637B1 (en) Display apparatus and method of driving same
US7876294B2 (en) Image display and its control method
US7639211B2 (en) Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
US7145530B2 (en) Electronic circuit, electro-optical device, method for driving electro-optical device and electronic apparatus
US7576718B2 (en) Display apparatus and method of driving the same
JP5163646B2 (ja) 画像表示装置
TWI261218B (en) Electronic circuit, electro-optic device, driving method of electro-optic device and electronic machine
TWI335567B (en) Unit circuit, control method thereof, electronic device, electro-optical device, and electronic apparatus
EP1744299A2 (en) Electronic device, method of driving the same, electro-optical device, and electronic apparatus
KR100667664B1 (ko) 화소 회로의 구동 방법, 화소 회로 및 전자 기기
JP2006003752A (ja) 表示装置及びその駆動制御方法
TW200402671A (en) Display device and its drive method
WO2006103797A1 (ja) 表示装置およびその駆動方法
US20090002405A1 (en) Display drive apparatus, display apparatus and drive control method thereof
US8810488B2 (en) Display device and method for driving the same
JPWO2007010956A1 (ja) アクティブマトリクス型表示装置
JP2008139520A5 (ja)
JP5392963B2 (ja) 電気光学装置及び電子機器
KR20090078741A (ko) 표시장치 및 전자기기
TW200532621A (en) Driver apparatus, display device and drive control method
JP2013104908A (ja) 表示装置及びその制御方法
JP2013088582A (ja) 表示装置及びその制御方法
JP5927484B2 (ja) 表示装置及びその制御方法
JP2008197516A (ja) 表示装置とその駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3750616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term