JP2009116115A - アクティブマトリクス型表示装置およびその駆動方法 - Google Patents
アクティブマトリクス型表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2009116115A JP2009116115A JP2007290018A JP2007290018A JP2009116115A JP 2009116115 A JP2009116115 A JP 2009116115A JP 2007290018 A JP2007290018 A JP 2007290018A JP 2007290018 A JP2007290018 A JP 2007290018A JP 2009116115 A JP2009116115 A JP 2009116115A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- voltage signal
- signal line
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】表示装置は、複数の画素部の列毎にそれぞれ接続された複数の第1信号線Xおよび第2信号線Zと、第1信号線に複数階調の映像電圧信号を出力し、第2信号線に高階調、低階調に対応する複数電位のリセット電圧信号を出力する信号線駆動回路と、を備えている。各画素部の画素回路は、リセットスイッチISTを通して駆動トランジスタDRTの制御端子の電位をリセットするリセット期間と、駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、第1信号線から供給された階調映像電圧信号を第2保持容量に書き込む信号書き込み期間と、書き込まれた階調映像電圧信号に対応する駆動電流を駆動トランジスタから表示素子に出力する発光期間と、を有し、リセット期間において、階調映像電圧信号の階調に応じて、リセット電圧信号の電位を変更する。
【選択図】 図1
Description
前記各画素回路は、第1端子が電圧電源に接続され第2端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第1端子と制御端子との間に接続された第1保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第2端子との間の接続、非接続を制御する第1スイッチと、前記駆動トランジスタの制御端子と前記第1信号線との間に接続される第2保持容量と、前記第2信号線と前記駆動トランジスタの制御端子との間に接続されたリセットスイッチと、前記第2保持容量と第1信号線との間に接続された画素スイッチと、を備え、
前記第2信号線から前記リセットスイッチを通してリセット電圧信号を供給し前記駆動トランジスタの制御端子の電位をリセットするリセット期間と、前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、前記第1信号線から供給された階調映像電圧信号を前記第2保持容量に書き込む信号書き込み期間と、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力する発光期間と、を有し、前記リセット期間において、前記階調映像電圧信号の階調に応じて、前記リセット電圧信号の電位を変更する。
前記第2信号線から前記リセットスイッチを通して前記駆動トランジスタの制御端子にリセット電圧信号を供給し、前記駆動トランジスタの制御端子の電位をリセットし、前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを導通し、前記駆動トランジスタの前記制御端子電位を閾値キャンセル電位まで変位させ、前記第1信号線から前記第2保持容量に階調映像電圧信号を書き込み、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力し前記表示素子を発光させ、前記リセットの際、前記書き込む階調映像電圧信号の階調に応じて前記リセット電圧信号の電位を変更する駆動方法である。
図1は、有機EL表示装置を概略的に示す平面図である。図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10およびこの有機ELパネル10の動作を制御するコントローラ12を備えている。
駆動トランジスタDRTを構成するPチャネル型の薄膜トランジスタは、絶縁基板8上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極(ソース)Sおよびドレイン電極(ドレイン)Dが設けられている。ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。駆動トランジスタDRTのドレイン電極Dは、層間絶縁膜54上に形成された配線を介して出力スイッチBCTに接続されている。
なお、映像信号の階調を8bitとした場合、Vsig1は8bitの階調、リセット電圧信号Vsig2はVsig1の階調に1対1で対応する8bitの階調としてもよい。
上述したリセット動作、閾値オフセットキャンセル動作、映像電圧信号書き込み動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。なお、本実施形態において、高階調の範囲および低階調の範囲は、任意に選択可能である。
第5の実施形態によれば、基準リセット電圧信号を、リセット電圧信号Vsig2と独立して任意の電位に設定することができる。
14…走査線駆動回路、15…信号線駆動回路、16…有機EL素子、
18…画素回路、34…第1電圧供給部、36…第2電圧供給部、
SST…画素スイッチ、DRT…駆動トランジスタ、TCT…第1スイッチ、
IST…リセットスイッチ、RST…基準リセットスイッチ、BCT…出力スイッチ、
X…第1信号線、Z…第2信号線
Claims (12)
- 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の第1信号線および複数の第2信号線と、
前記第1信号線に複数階調の映像電圧信号を出力するとともに、前記第2信号線に高階調および低階調に対応した複数電位のリセット電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素回路は、第1端子が電圧電源に接続され第2端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第1端子と制御端子との間に接続された第1保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第2端子との間の接続、非接続を制御する第1スイッチと、前記駆動トランジスタの制御端子と前記第1信号線との間に接続される第2保持容量と、前記第2信号線と前記駆動トランジスタの制御端子との間に接続されたリセットスイッチと、前記第2保持容量と第1信号線との間に接続された画素スイッチと、を備え、
前記第2信号線から前記リセットスイッチを通してリセット電圧信号を印加し、前記駆動トランジスタの制御端子の電位をリセットするリセット期間と、前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、前記第1信号線から供給された階調映像電圧信号を前記第2保持容量に書き込む信号書き込み期間と、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力する発光期間と、を有し、前記リセット期間において、前記階調映像電圧信号の階調に応じて、前記リセット電圧信号の電位を可変するアクティブマトリクス型表示装置。 - 前記階調映像電圧信号が高階調になるに従い、前記第2信号線から供給するリセット電圧信号の電位を低電位とする請求項1に記載のアクティブマトリクス型表示装置。
- 前記リセット電圧信号は、ビット数がXビットで、階調映像電圧信号はビット数が階調ビット数−Xビットである請求項2に記載のアクティブマトリクス型表示装置。
- 前記リセット電圧信号のビット数および階調映像電圧信号のビット数が同一である請求項2に記載のアクティブマトリクス型表示装置。
- 前記第1信号線から書き込まれた階調映像電圧信号と前記第2信号線から供給されたリセット電圧信号との和に応じた駆動電流を前記駆動トランジスタから前記表示素子に出力する請求項1に記載のアクティブマトリクス型表示装置。
- 前記リセットスイッチは、トランジスタにより形成され、前記第2信号線に接続された第1端子と、前記駆動トランジスタの制御端子と第2保持容量との間に接続された第2端子と、を有している請求項1に記載のアクティブマトリクス型表示装置。
- トランジスタにより形成され、前記第2信号線に接続された第1端子と、前記画素スイッチと第2保持容量との間に接続された第2端子と、を有し、前記第2保持容量に基準リセット電位を供給する基準リセットスイッチを備えている請求項6に記載のアクティブマトリクス型表示装置。
- 前記リセットスイッチは、トランジスタにより形成され、前記第2信号線に接続された第1端子と、前記第1スイッチの第2端子に接続された第2端子と、を有している請求項1に記載のアクティブマトリクス型表示装置。
- 前記リセットスイッチは、トランジスタにより形成され、前記第2信号線に接続された第1端子と、前記第2保持容量と画素スイッチとの間に接続された第2端子と、を有している請求項1に記載のアクティブマトリクス型表示装置。
- 前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項1ないし8のいずれか1項に記載のアクティブマトリクス型表示装置。
- 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の第1信号線および複数の第2信号線と、
前記第1信号線に複数階調の映像電圧信号を出力するとともに、前記第2信号線に高階調および低階調に対応した複数電位のリセット電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素回路は、第1端子が電圧電源に接続され第2端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第1端子と制御端子との間に接続された第1保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第2端子との間の接続、非接続を制御する第1スイッチと、前記駆動トランジスタの制御端子と前記第1信号線との間に接続される第2保持容量と、前記第2信号線と前記駆動トランジスタの制御端子との間に接続されたリセットスイッチと、前記第2保持容量と第1信号線との間に接続された画素スイッチと、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記第2信号線から前記リセットスイッチを通して前記駆動トランジスタの制御端子にリセット電圧信号を供給し、前記駆動トランジスタの制御端子の電位をリセットし、
前記第1スイッチにより前記駆動トランジスタの制御端子と第2端子とを導通し、前記駆動トランジスタの閾値のオフセットをキャンセルし、
前記第1信号線から前記第2保持容量に階調映像電圧信号を書き込み、
前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力し前記表示素子を発光させ、
前記リセットにおいて、前記書き込む階調映像電圧信号の階調に応じて、前記リセット電圧信号の電位を可変するアクティブマトリクス型表示装置の駆動方法。 - 前記階調映像電圧信号が高階調になるに従い、前記第2信号線から供給するリセット電圧信号の電位を低電位とする請求項11に記載のアクティブマトリクス型表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290018A JP2009116115A (ja) | 2007-11-07 | 2007-11-07 | アクティブマトリクス型表示装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290018A JP2009116115A (ja) | 2007-11-07 | 2007-11-07 | アクティブマトリクス型表示装置およびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009116115A true JP2009116115A (ja) | 2009-05-28 |
Family
ID=40783309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007290018A Pending JP2009116115A (ja) | 2007-11-07 | 2007-11-07 | アクティブマトリクス型表示装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009116115A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011197627A (ja) * | 2010-03-17 | 2011-10-06 | Samsung Mobile Display Co Ltd | 画素及びこれを用いた有機電界発光表示装置 |
KR20110113333A (ko) * | 2010-04-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 구동방법 |
WO2013179847A1 (ja) * | 2012-05-30 | 2013-12-05 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP2015055837A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社ジャパンディスプレイ | 表示装置及びその駆動方法 |
CN104751791A (zh) * | 2013-12-27 | 2015-07-01 | 株式会社日本显示器 | 显示装置 |
JP2019101098A (ja) * | 2017-11-29 | 2019-06-24 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019215534A (ja) * | 2018-06-06 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
WO2022059606A1 (ja) * | 2020-09-18 | 2022-03-24 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、表示装置の駆動方法、及び、電子機器 |
CN115148765A (zh) * | 2021-03-30 | 2022-10-04 | 株式会社日本显示器 | 显示装置 |
WO2023245438A1 (zh) * | 2022-06-21 | 2023-12-28 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
-
2007
- 2007-11-07 JP JP2007290018A patent/JP2009116115A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9299289B2 (en) | 2010-03-17 | 2016-03-29 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device using the same |
US8941567B2 (en) | 2010-03-17 | 2015-01-27 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device using the same |
JP2011197627A (ja) * | 2010-03-17 | 2011-10-06 | Samsung Mobile Display Co Ltd | 画素及びこれを用いた有機電界発光表示装置 |
KR20110113333A (ko) * | 2010-04-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 구동방법 |
KR101671520B1 (ko) * | 2010-04-09 | 2016-11-01 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 구동방법 |
WO2013179847A1 (ja) * | 2012-05-30 | 2013-12-05 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP2015055837A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社ジャパンディスプレイ | 表示装置及びその駆動方法 |
CN104751791A (zh) * | 2013-12-27 | 2015-07-01 | 株式会社日本显示器 | 显示装置 |
JP6999382B2 (ja) | 2017-11-29 | 2022-01-18 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019101098A (ja) * | 2017-11-29 | 2019-06-24 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019215534A (ja) * | 2018-06-06 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
WO2022059606A1 (ja) * | 2020-09-18 | 2022-03-24 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、表示装置の駆動方法、及び、電子機器 |
CN115148765A (zh) * | 2021-03-30 | 2022-10-04 | 株式会社日本显示器 | 显示装置 |
WO2023245438A1 (zh) * | 2022-06-21 | 2023-12-28 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101209055B1 (ko) | 표시 장치 및 그 구동 방법 | |
JP4467910B2 (ja) | アクティブマトリクス型表示装置 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2015125366A (ja) | 表示装置 | |
JP2006221172A (ja) | 表示装置及びその駆動方法 | |
JP2007316510A (ja) | アクティブマトリクス型表示装置 | |
KR20060096857A (ko) | 표시 장치 및 그 구동 방법 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP6116186B2 (ja) | 表示装置 | |
KR20070040149A (ko) | 표시 장치 및 그 구동 방법 | |
JP5548503B2 (ja) | アクティブマトリクス型表示装置 | |
JP2007140276A (ja) | アクティブマトリクス型表示装置 | |
JP2007316513A (ja) | アクティブマトリクス型表示装置 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2008102214A (ja) | アクティブマトリクス型表示装置 | |
US8094110B2 (en) | Active matrix display device | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2004341351A (ja) | アクティブマトリクス型表示装置 | |
JP4550372B2 (ja) | アクティブマトリクス型表示装置 | |
JP5127499B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP2007316512A (ja) | アクティブマトリクス型表示装置 | |
JP2009069514A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120321 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130711 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131001 |