JP5548503B2 - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置 Download PDF

Info

Publication number
JP5548503B2
JP5548503B2 JP2010084064A JP2010084064A JP5548503B2 JP 5548503 B2 JP5548503 B2 JP 5548503B2 JP 2010084064 A JP2010084064 A JP 2010084064A JP 2010084064 A JP2010084064 A JP 2010084064A JP 5548503 B2 JP5548503 B2 JP 5548503B2
Authority
JP
Japan
Prior art keywords
switch
pixel
line
potential power
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010084064A
Other languages
English (en)
Other versions
JP2011215401A (ja
Inventor
一由 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2010084064A priority Critical patent/JP5548503B2/ja
Publication of JP2011215401A publication Critical patent/JP2011215401A/ja
Application granted granted Critical
Publication of JP5548503B2 publication Critical patent/JP5548503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

この発明は、アクティブマトリクス型表示装置に関する。
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、携帯情報機器を始め、種々のディスプレイに利用されている。
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機EL(エレクトロルミネッセンス)表示装置が注目され、盛んに研究開発が行われている。有機EL表示装置は、薄型化及び軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地での使用にも適しているという特徴を備えている。
一般に、有機EL表示装置は、列方向に延びた複数の映像信号線と、行方向に延びた複数の走査線と、複数の映像信号線及び複数の走査線に接続された複数の画素と、を備えている。複数の画素は、複数行、複数列に並んで設けられ表示画面を構成している。
各画素は、自己発光素子である有機EL素子及び有機EL素子に駆動電流を供給する画素回路により構成され、有機EL素子の発光輝度を制御することにより表示動作を行う。画素回路は、有機EL素子に接続された駆動トランジスタと、駆動トランジスタのゲート電極及び映像信号線間に接続された画素トランジスタとを有している。
画素回路の駆動方式としては、電圧信号により行なう方式が知られている(例えば、特許文献1参照)。また、電圧電源をスイッチングし、ハイ及びローに切り換えるとともに、映像信号線から映像信号及び初期化信号の両方を出力することにより、画素の構成素子数と配線数とを削減し、画素のレイアウト面積を小さくすることにより高精細化を図った表示装置が提案されている(例えば、特許文献2参照)。
米国特許第6,229,506号明細書 特開2007−310311号公報
上記のような有機EL表示装置において、各走査線には複数の画素の画素トランジスタが接続されている。上記有機EL表示装置を用いてウィンドウパターン等の表示を行った場合、走査線に生じる容量(寄生容量)の変動が大きくなり、走査線に接続された複数の画素の駆動トランジスタのゲートの電位に悪影響を及ぼしてしまう。
そして、行(横)方向に延びた走査線に接続された複数の画素の表示品位が低下し、表示画面に、横方向に延びた筋状の表示不良が発生してしまう。上記表示不良は、横クロストークと呼ばれる。
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れたアクティブマトリクス型表示装置を提供することにある。
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
複数の映像信号線と、
複数の走査線と、
前記各映像信号線及び各走査線に接続された複数の画素と、を備え、
前記各画素は、
ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、
前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、
トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、
前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びに一方が前記映像信号線に接続され他方が電気的に浮動状態にあるソース電極及びドレイン電極を含んだ他のスイッチと、を有している。
この発明によれば、表示品位に優れたアクティブマトリクス型表示装置を提供することができる。
本発明の実施の形態に係る有機EL表示装置を概略的に示す平面図である。 上記有機EL表示装置における画素の等価回路を示す平面図である。 上記有機EL表示装置の駆動トランジスタ及び有機ELダイオードを示す断面図である。 上記有機EL表示装置の駆動方法における制御信号のオン、オフタイミングを示すタイミングチャートである。 上記有機EL表示装置のリセット動作における画素の等価回路を示す図である。 上記有機EL表示装置のプリオフセットキャンセル動作における画素の等価回路を示す図である。 上記有機EL表示装置のオフセットキャンセル動作における画素の等価回路を示す図である。 上記有機EL表示装置の移動度補正動作における画素の等価回路を示す図である。 上記有機EL表示装置の発光動作における画素の等価回路を示す図である。 上記有機EL表示装置の画素の変形例の等価回路を示す平面図である。
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を有機EL(エレクトロルミネッセンス)表示装置および有機EL表示装置の駆動方法に適用した実施の形態について詳細に説明する。
図1は、本発明の実施の形態に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置が含む画素の等価回路図である。図3は、図1の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図3では、表示装置を、その表示面、すなわち前面又は光出射面が上方を向き、背面が下方を向くように描いている。この表示装置は、アクティブマトリクス型駆動方式を採用した上面発光型の有機EL表示装置である。尚、本実施の形態では、上面発光型の有機EL表示装置であるが、本実施の形態は下面発光型の有機EL表示装置についても容易に適用可能である。
図1に示すように、有機EL表示装置は、2型以上のアクティブマトリクス型表示装置として構成され、表示パネルDPと、表示パネルDPの動作を制御するコントローラ12とを含んでいる。この実施の形態において、表示パネルDPは、有機ELパネルである。
表示パネルDPは、ガラス板等の光透過性を有する絶縁基板SUB、絶縁基板SUBの表示領域R1上にマトリクス状に配列されたm×n個の画素PX、画素PXの行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線Sga(1〜m)乃至第6走査線Sgf(1〜m)、画素PXの列毎に接続されたn本の映像信号線VL(1〜n)を備えている。複数の画素PXが配列する各行において、赤(R)表示用、緑(G)表示用、青(B)表示用の3つの画素PXは、周期的に並んで設けられている。画素PXは、列方向Xにm個、行方向Yにn個並べられている。また、表示パネルDPは、電位PVDDに固定される高電位電源線SLaと、電位PVSSに固定される低電位電源線SLbと、を有している。
表示パネルDPは、第1走査線Sga(1〜m)乃至第6走査線Sgf(1〜m)を画素PXの行毎に順次駆動する走査線駆動回路YDR1、YDR2、複数の映像信号線VL(1〜n)を駆動する信号線駆動回路XDRを備えている。走査線駆動回路YDR1、YDR2及び信号線駆動回路XDRは、絶縁基板SUBの表示領域R1外側の非表示領域R2上に一体的に形成され、コントローラ12とともに駆動部10を構成している。
図2に示すように、各画素PXは、表示素子と、この表示素子に駆動電流を供給する画素回路と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ELダイオードOLED(以下、単にダイオードOLEDという)を用いている。
各画素PXの画素回路は、電圧信号からなる映像信号に応じてダイオードOLEDの発光を制御する電圧信号方式の画素回路であり、画素スイッチとしての第1画素スイッチSST1、第2画素スイッチSST2、駆動トランジスタDRT、オフリークコントロールスイッチOCT、クロストークキャンセルスイッチCCT、第1容量部Cs、第2容量部Cel及び第3容量部Cadを有している。この実施の形態において、第1容量部Cs及び第3容量部Cadは、キャパシタである。第2容量部Celは、ダイオードOLED自体の持つ容量(ダイオードOLEDの寄生容量)である。ダイオードOLEDは、キャパシタとしても機能している。各行の画素PXの少なくとも1つは、出力スイッチBCTを有している。出力スイッチBCTは同一の行の複数の画素PXの画素回路に共有されている。
図1及び図2に示すように、画素PXの画素回路において、例えば緑(G)表示用の画素PXでは、駆動トランジスタDRT及び出力スイッチBCTは、高電位電源線SLaと低電位電源線SLbとの間でダイオードOLEDと直列に接続されている。高電位電源線SLaの電位PVDDは例えば10Vに設定され、低電位電源線SLbの電位PVSSは、例えば1.5Vに設定される。高電位電源線SLa及び低電位電源線SLbは信号線駆動回路XDRに接続され、高電位電源線SLa及び低電位電源線SLbには信号線駆動回路XDRから電源電圧が供給される。
第1画素スイッチSST1、第2画素スイッチSST2、駆動トランジスタDRT、オフリークコントロールスイッチOCT、並びに後述する第1初期化スイッチIST1及びリセットスイッチRSTは、ここでは同一導電型、例えばNチャネル型の薄膜トランジスタにより形成されている。出力スイッチBCTは、例えばPチャネル型の薄膜トランジスタにより形成されている。
クロストークキャンセルスイッチCCTは、第1画素スイッチSST1とは異なる導電形のトランジスタで形成され、ここでは、Pチャネル型の薄膜トランジスタにより形成されている。第2初期化スイッチIST2は、第1初期化スイッチIST1とは異なる導電形のトランジスタで形成され、ここでは、Pチャネル型の薄膜トランジスタにより形成されている。
この実施の形態において、駆動トランジスタおよび各スイッチをそれぞれ形成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
出力スイッチBCTにおいて、ソース電極は高電位電源線SLaに接続され、ドレイン電極は駆動トランジスタDRTのドレイン電極に接続され、ゲート電極は第1走査線Sgaに接続されている。これにより、出力スイッチBCTは、第1走査線Sgaからの制御信号BGによりオン(導通状態)、オフ(非導通状態)制御され、ダイオードOLEDの発光時間を制御する。
駆動トランジスタDRTにおいて、ソース電極は高電位電源線SLa及び低電位電源線SLbの一方に接続され、ドレイン電極は高電位電源線SLa及び低電位電源線SLbの他方に接続されている。この実施の形態において、ソース電極は低電位電源線SLbに間接的に接続され、ドレイン電極は高電位電源線SLaに間接的に接続されている。詳しくは、ドレイン電極は出力スイッチBCTのドレイン電極及び第5走査線Sgeに接続され、ソース電極はダイオードOLEDの一方の電極である後述する画素電極PE(ここでは、陽極)に接続されている。駆動トランジスタDRTは、映像信号に応じた電流量の駆動電流をダイオードOLEDに出力する。
ダイオードOLEDは、高電位電源線SLa及び駆動トランジスタDRT間、又は低電位電源線SLb及び駆動トランジスタDRT間に接続されている。この実施の形態において、ダイオードOLEDは、低電位電源線SLb及び駆動トランジスタDRT間に接続されている。ダイオードOLEDの他方の電極である後述する対向電極CE(陰極)は、低電位電源線SLbに接続されている。
ここで、出力スイッチBCTは複数の画素PXの画素回路に共有されているため、例えば、赤(R)、青(B)の画素PXにおいては、出力スイッチBCTは設けられておらず、駆動トランジスタDRTは、ダイオードOLEDと第5走査線Sgeとの間に接続されている。
第1画素スイッチSST1において、ソース電極は映像信号線VLに接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第2走査線Sgbに接続され、ドレイン電極は駆動トランジスタDRTのゲート電極に間接的に接続されている。第1画素スイッチSST1は、第2走査線Sgbから供給される制御信号SG1によりオン(導通状態)、オフ(非導通状態)制御される。そして、第1画素スイッチSST1は、制御信号SG1に応答して、画素回路と映像信号線VLとの接続、非接続を制御し、対応する映像信号線VLから初期化信号Vip(=VINI)又は階調に対応した映像信号Vsigを画素回路に取り込む。
第2画素スイッチSST2において、ソース電極は第1画素スイッチSST1のドレイン電極に接続され、ドレイン電極は駆動トランジスタDRTのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第3走査線Sgcに接続されている。第2画素スイッチSST2は、第3走査線Sgcから供給される制御信号SG2によりオン、オフ制御される。
オフリークコントロールスイッチOCTにおいて、ドレイン電極は第1画素スイッチSST1のドレイン電極に接続され、ソース電極は第6走査線Sgfに接続され、ゲート電極は第4走査線Sgdに接続されている。オフリークコントロールスイッチOCTは、第4走査線Sgdからの制御信号OGに応じてオン、オフされ、初期化信号VINI又はオフリークコントロール信号VOCTを画素回路に供給する。
クロストークキャンセルスイッチCCTにおいて、ゲート電極は第2走査線Sgbに接続され、ソース電極及びドレイン電極の少なくとも一方が映像信号線VLに接続されている。この実施の形態において、クロストークキャンセルスイッチCCTのソース電極及びドレイン電極は、ともに映像信号線VLに接続されている。上述したように、クロストークキャンセルスイッチCCTは、第1画素スイッチSST1とは異なる導電形のトランジスタで形成されている。
第1容量部Csは、2つの電極を有し、駆動トランジスタDRTのゲート電極及びソース電極間に接続されている。第1容量部Csは、駆動トランジスタDRTのゲート電極及びソース電極間の電位差を保持するものである。
第2容量部Celは、画素電極PE及び対向電極CEで形成されている。
第3容量部Cadは、2つの電極を有し、駆動トランジスタDRTのソース電極と高電位電源線SLa間に接続される。
走査線駆動回路YDR1には、1行毎に、第1初期化スイッチIST1及び第2初期化スイッチIST2が設けられている。
第1初期化スイッチIST1において、ソース電極は第1制御線Sggに接続され、ドレイン電極は第6走査線Sgfに接続され、ゲート電極は第2制御線Sghに接続されている。第1初期化スイッチIST1は、第2制御線Sghからの制御信号IGに応じてオン、オフ制御され、駆動トランジスタDRTのゲート電位を初期化するための初期化信号VINIを画素回路に供給する。
第2初期化スイッチIST2において、ソース電極は第3制御線Sgiに接続され、ドレイン電極は第6走査線Sgfに接続され、ゲート電極は第2制御線Sghに接続されている。第2初期化スイッチIST2は、第2制御線Sghからの制御信号IGに応じてオン、オフ制御され、オフリークコントロール信号VOCTを画素回路に供給する。
走査線駆動回路YDR2には、1行毎にリセットスイッチRSTが設けられている。
リセットスイッチRSTにおいて、ソース電極は第4制御線Sgjに接続され、ドレイン電極は第5走査線Sgeに接続され、ゲート電極は第5制御線Sgkに接続されている。リセットスイッチRSTは、第5制御線Sgkからの制御信号RGに応じてオン、オフ制御され、駆動トランジスタDRTのソース電極の電位を初期化するためのリセット信号VRSTを画素回路に供給する。
一方、コントローラ12は表示パネルDPの外部に配置されたプリント回路基板(図示せず)上に形成され、走査線駆動回路YDR1、YDR2及び信号線駆動回路XDRを制御する。コントローラ12は外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
そして、コントローラ12は、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査線駆動回路YDR1、YDR2及び信号線駆動回路XDRに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号及び初期化信号を信号線駆動回路XDRに供給する。
信号線駆動回路XDRは水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し、初期化信号Vip又は階調に応じた映像信号Vsigを複数の映像信号線VL(1〜n)に並列的に供給する。
走査線駆動回路YDR1、YDR2は、図示しないシフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の画素PXに4種類の制御信号、すなわち、制御信号BG、SG1、SG2、OGと、初期化信号VINIと、オフリークコントロール信号VOCTと、リセット信号VRSTとを供給する。
以下、初期化信号Vipの電圧をVip、映像信号Vsigの電圧をVsig、初期化信号VINIの電圧をVINI、オフリークコントロール信号VOCTの電圧をVOCT、リセット信号VRSTの電圧をVRSTとして説明する。
次に図3を参照して、駆動トランジスタDRT及びダイオードOLEDの構成を詳細に説明する。図3は、ダイオードOLEDを含む画素PXの断面を示している。
駆動トランジスタDRTを形成したNチャネル型の薄膜トランジスタは、半導体層SCを備えている。半導体層SCは、絶縁基板SUB上に形成されたアンダーコート層UC上に形成されている。半導体層SCは、例えば、p型領域とn型領域とを含んだポリシリコン層である。
半導体層SCは、ゲート絶縁膜GIで被覆されている。ゲート絶縁膜GI上には、駆動トランジスタDRTのゲート電極Gが形成されている。ゲート電極Gは半導体層SCと対向している。ゲート絶縁膜GI及びゲート電極G上には層間絶縁膜IIが形成されている。
層間絶縁膜II上には、ソース電極SE及びドレイン電極DEがさらに形成されている。ソース電極SE及びドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに形成されたコンタクトホールを通って半導体層SCのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極SE及びドレイン電極DE上にはパッシベーション膜PSが形成されている。
ダイオードOLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。
パッシベーション膜PS上には、画素電極PEが形成されている。画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを通って、駆動トランジスタDRTのソース電極SEに接続されている。画素電極PEは、この例では光反射性を有する背面電極である。
パッシベーション膜PS上には、さらに、隔壁絶縁層PIが形成されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられているか、或いは、画素電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIは、画素電極PEに対応した位置に貫通孔を有している。
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX間で互いに接続された電極、すなわち共通電極である。また、この例では、対向電極CEは、陰極であり且つ光透過性の前面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを通って、ソース電極SE及びドレイン電極DEと同一の層に形成された電極配線(図示せず)に電気的に接続されている。
このような構造のダイオードOLEDでは、画素電極PEから注入されたホールと、対向電極CEから注入された電子とが有機物層ORGの内部で再結合したときに、有機物層ORGを構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機物層ORGから透明な画素電極PE及び絶縁基板SUBを介して外部へ放出される。
次に、以上のように構成された有機EL表示装置の駆動方法について説明する。
図4は、制御信号IG、SG1、SG2、RG、BG、OGのオン、オフタイミングを示すタイミングチャートである。有機EL表示装置の駆動は、リセット動作、プリオフセットキャンセル(OC)動作、オフセットキャンセル(OC)動作、移動度補正動作、発光動作に分けられる。これら一連の動作は、例えば、1垂直走査期間に行われる。
図1に示すように、走査線駆動回路YDR1、YDR2は、例えば、スタート信号STVとクロック信号CKVとから各水平走査期間Hに対応した1水平走査期間(1H)の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号IG、SG1、SG2、RG、BG、OGとして出力する。
まず、リセット動作について説明する。
リセット動作は、リセット期間P1に行われる。リセット動作は、前の発光動作に続いて行われる。
図5には、リセット期間P1における画素PXを示している。
図1乃至図4、及び図5に示すように、リセット動作では、走査線駆動回路YDR1、YDR2から、第1初期化スイッチIST1をオン状態とし第2初期化スイッチIST2をオフ状態とするレベル(ここでは、ハイレベル)の制御信号IG、第1画素スイッチSST1をオフ状態とするレベル(オフ電位:ここではローレベル)の制御信号SG1、第2画素スイッチSST2をオン状態とするレベル(オン電位:ここではハイレベル)の制御信号SG2、リセットスイッチRSTをオン状態とするレベル(オン電位:ここではハイレベル)の制御信号RG、出力スイッチBCTをオフ状態とするレベル(オフ電位:ここではハイレベル)の制御信号BG、オフリークコントロールスイッチOCTをオン状態とするレベル(オン電位:ここではハイレベル)の制御信号OGが出力されている。
このため、出力スイッチBCT、第1画素スイッチSST1、第2初期化スイッチIST2がそれぞれオフ(非導通状態)、第2画素スイッチSST2、第1初期化スイッチIST1、オフリークコントロールスイッチOCT、リセットスイッチRSTがオン(導通状態)となる。
第1制御線Sggに入力された初期化信号VINIは、第1初期化スイッチIST1、第6走査線Sgf、オフリークコントロールスイッチOCT、第2画素スイッチSST2を通して駆動トランジスタDRTのゲート電極Gに印加される。これにより、駆動トランジスタDRTのゲート電極Gの電位は、初期化信号VINIに対応する電位にリセットされ、前フレームの情報が初期化される。初期化信号VINIは、例えば、2Vに設定されている。
また、第4制御線Sgjに入力されたリセット信号VRSTは、リセットスイッチRST及び第5走査線Sgeを通して駆動トランジスタDRTのソース電極SE、ドレイン電極DEに印加される。これにより、駆動トランジスタDRTのソース電極SE、ドレイン電極DEの電位がリセット信号VRSTに対応する電位、例えば、−2Vにリセットされ、前フレームの情報が初期化される。リセット動作は、概ね1水平期間(1H)行われる。
次に、プリオフセットキャンセル動作について説明する。
プリオフセットキャンセル動作は、リセット期間P1に続くプリオフセットキャンセル期間P2に行われる。
図6には、プリオフセットキャンセル期間P2における画素PXを示している。
図1乃至図4、及び図6に示すように、閾値のプリオフセットキャンセル動作では、走査線駆動回路YDR1、YDR2から、第1初期化スイッチIST1及び第2初期化スイッチIST2にハイレベルの制御信号IGの出力が維持され、第2画素スイッチSST2にオン電位の制御信号SG2の出力が維持され、第1画素スイッチSST1にオン電位の制御信号SG1が出力され、リセットスイッチRSTにオフ電位の制御信号RGが出力され、出力スイッチBCTにオン電位の制御信号BGが出力され、オフリークコントロールスイッチOCTにオフ電位の制御信号OGが出力される。このため、第1画素スイッチSST1及び出力スイッチBCTがオン、リセットスイッチRST及びオフリークコントロールスイッチOCTがオフに切換えられる。
駆動トランジスタDRTのゲート電極Gには、信号線駆動回路XDRから出力された初期化信号Vip(=VINI)が、映像信号線VL、第1画素スイッチSST1及び第2画素スイッチSST2を通して印加され、駆動トランジスタDRTのゲート電極Gの電位が固定される。
また、出力スイッチBCTはオン状態にあり、高電位電源線SLaから駆動トランジスタDRTに電流が流れ込む。駆動トランジスタDRTのソース電極SEの電位は、リセット期間P1に書き込まれた電位VRSTを初期値とし、駆動トランジスタDRTのドレイン電極DE及びソース電極SE間を通って流れ込む電流分を徐々に減少させながら、駆動トランジスタDRTのTFT特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。本実施の形態では、プリオフセットキャンセル期間P2は例えば1μsec程度の時間に設定されている。
次に、オフセットキャンセル動作について説明する。
オフセットキャンセル動作は、プリオフセットキャンセル期間P2に続くオフセットキャンセル期間P3に行われる。
図7には、オフセットキャンセル期間P3における画素PXを示している。
図1乃至図4、及び図7に示すように、閾値のオフセットキャンセル動作では、走査線駆動回路YDR1、YDR2から、第1初期化スイッチIST1及び第2初期化スイッチIST2にハイレベルの制御信号IGの出力が維持され、第2画素スイッチSST2にオン電位の制御信号SG2の出力が維持され、リセットスイッチRSTにオフ電位の制御信号RGの出力が維持され、出力スイッチBCTにオン電位の制御信号BGの出力が維持され、第1画素スイッチSST1にオフ電位の制御信号SG1が出力され、オフリークコントロールスイッチOCTにオン電位の制御信号OGが出力される。このため、オフリークコントロールスイッチOCTがオン、第1画素スイッチSST1がオフに切換えられる。
駆動トランジスタDRTのゲート電極Gには、第1制御線Sggに入力された初期化信号VINIが第1初期化スイッチIST1、第6走査線Sgf、オフリークコントロールスイッチOCT、第2画素スイッチSST2を通して印加され、駆動トランジスタDRTのゲート電極Gの電位は固定される。
また、出力スイッチBCTはオン状態にあり、高電位電源線SLaから駆動トランジスタDRTに電流が流れ込む。駆動トランジスタDRTのソース電極SEの電位は、リセット期間に書き込まれた電位VRSTを初期値とし、駆動トランジスタDRTのドレイン電極DE及びソース電極SE間を通って流れ込む電流分を徐々に減少させながら、駆動トランジスタDRTのTFT特性ばらつきを吸収および補償しつつ、高電位側にシフトしていく。
オフセットキャンセル期間P3終了時点で、駆動トランジスタDRTのソース電極SEの電位は、VINI−Vthとなる。なお、Vthは駆動トランジスタDRTの閾値電圧である。これにより、駆動トランジスタDRTのゲート電極G及びソース電極SE間の電圧は、キャンセル点(Vgs=Vth)に到達し、このキャンセル点に相当する電位差が第1容量部Csに保持(記憶)される。
次に、移動度補正動作について説明する。
移動度補正動作は、オフセットキャンセル期間P3に続く移動度補正期間P4に行われる。
図8には、移動度補正期間P4における画素PXを示している。
図1乃至図4、及び図8に示すように、移動度補正動作では、走査線駆動回路YDR1、YDR2から、第1初期化スイッチIST1及び第2初期化スイッチIST2にハイレベルの制御信号IGの出力が維持され、第2画素スイッチSST2にオン電位の制御信号SG2の出力が維持され、リセットスイッチRSTにオフ電位の制御信号RGの出力が維持され、出力スイッチBCTにオン電位の制御信号BGの出力が維持され、第1画素スイッチSST1にオン電位の制御信号SG1が出力され、オフリークコントロールスイッチOCTにオフ電位の制御信号OGが出力される。このため、第1画素スイッチSST1がオン、オフリークコントロールスイッチOCTがオフに切換えられる。
駆動トランジスタDRTのゲート電極Gには、信号線駆動回路XDRから出力された映像信号Vsigが、映像信号線VL、第1画素スイッチSST1及び第2画素スイッチSST2を通して書き込まれる。
また、高電位電源線SLaから駆動トランジスタDRTを通り、第2容量部Cel(ダイオードOLEDの寄生容量)を経由して低電位電源線SLbに電流が流れる。画素スイッチSSTがオンした直後は、駆動トランジスタDRTのゲート電極Gの電位は、Vsig(R、G、B)、駆動トランジスタDRTのソース電極SEの電位は、VINI−Vth+Cs(Vsig−VINI)/(Cs+Cel+Cad)となる。
その後、第2容量部Celを経由して低電位電源線SLbに電流が流れ、移動度補正期間P4終了時には、駆動トランジスタDRTのゲート電極Gの電位は、Vsig(R,G,B)、駆動トランジスタDRTのソース電極SEの電位は、VINI−Vth+ΔV1+Cs(Vsig−VINI)/(Cs+Cel+Cad)となる。なお、ΔV1は、映像信号Vsigの電圧値に対応したソース電極SEの電位の変位である。
移動度の大きい駆動トランジスタDRTほど、駆動トランジスタDRTに流れる電流は大きいため、ダイオードOLEDの画素電極PE、つまり、駆動トランジスタDRTのソース電極SEの電位上昇が大きい。その時、駆動トランジスタDRTのゲート電極GはVsig電位に固定されているため、移動度の大きい駆動トランジスタDRTほど、駆動トランジスタDRTに印加されるVgs電位が小さくなるため、駆動トランジスタDRTに流れる電流減少率が大きい。上記理由により、移動度補正期間中に移動度ばらつきによる駆動トランジスタDRTに流れる電流値のばらつきが補正されることになる。
これにより、移動度補正動作(階調に対応した映像信号Vsigの書込み動作)が終了する。その後、走査線駆動回路YDR1、YDR2から、第1初期化スイッチIST1及び第2初期化スイッチIST2にハイレベルの制御信号IGの出力が維持され、リセットスイッチRSTにオフ電位の制御信号RGの出力が維持され、出力スイッチBCTにオン電位の制御信号BGの出力が維持され、第1画素スイッチSST1にオフ電位の制御信号SG1が出力され、第2画素スイッチSST2にオフ電位の制御信号SG2が出力され、オフリークコントロールスイッチOCTにオン電位の制御信号OGが出力される。このため、第1画素スイッチSST1、第2画素スイッチSST2及びオフリークコントロールスイッチOCTがオンに切換えられる。
次に、発光動作について説明する。
発光動作は、移動度補正期間P4の終了と同時又はその後に続く発光期間P5に行われる。
図9には、発光期間P5における画素PXを示している。
図1乃至図4、及び図9に示すように、発光動作では、走査線駆動回路YDR1、YDR2から、第1画素スイッチSST1にオン電位の制御信号SG1の出力が維持され、第2画素スイッチSST2にオン電位の制御信号SG2の出力が維持され、リセットスイッチRSTにオフ電位の制御信号RGの出力が維持され、出力スイッチBCTにオン電位の制御信号BGの出力が維持され、オフリークコントロールスイッチOCTにオフ電位の制御信号OGの出力が維持され、第1初期化スイッチIST1及び第2初期化スイッチIST2にローレベルの制御信号IGが出力される。このため、第2初期化スイッチIST2がオン、第1初期化スイッチIST1がオフに切換えられる。
高電位電源線SLaから出力スイッチBCT及び第5走査線Sgeを通して、R、G、Bの各画素PXの駆動トランジスタDRTに駆動電流が流れる。
駆動トランジスタDRTは、第1容量部Csに書込まれたゲート電極G及びソース電極SE間の電位差に対応した電流量の出力電流Ielを出力する。この出力電流IelがダイオードOLEDに供給される。これにより、ダイオードOLEDが出力電流Ielに応じた輝度で発光し、発光動作を行う。ダイオードOLEDは、1フレーム期間後に、再び制御信号BGがオフ電位となるまで発光状態を維持する。
また、このとき、駆動トランジスタDRTのゲート電極Gの電位は、第2画素スイッチSST2のオフ時のリーク電流により変動するが、第2画素スイッチSST2のソース電極には、第2初期化スイッチIST2、第6走査線Sgf及びオフリークコントロールスイッチOCTを経由して、オフリークコントロール信号VOCTが供給されているため、第2画素スイッチSST2のリーク量は、他ラインの映像信号Vsigによらない値となるため、クロストークが発生しない。また、第2画素スイッチSST2のソース電極及びドレイン電極間の電位も|2V|前後の値となり、オフリーク量が低減されるため、フリッカの問題も起こらない。
上述したリセット動作、プリオフセットキャンセル動作、オフセットキャンセル動作、移動度補正動作、発光動作を順次、各画素PXで繰り返し行うことにより、所望の輝度レベルの画像を表示する。
以上のように構成された上記実施の形態に係る有機EL表示装置及び有機EL表示装置の駆動方法によれば、有機EL表示装置は、複数の映像信号線VLと、複数の走査線(第1走査線Sga、第2走査線Sgb、第3走査線Sgc、第4走査線Sgd、第5走査線Sge、第6走査線Sgf)と、各映像信号線VL及び各走査線に接続された複数の画素PXと、を備えている。各画素PXは、駆動トランジスタDRTと、ダイオードOLEDと、第1画素スイッチSST1と、クロストークキャンセルスイッチCCTと、を有している。
第1画素スイッチSST1は、トランジスタで形成され、第2走査線Sgbに接続されたゲート電極、映像信号線VLに接続されたソース電極及び駆動トランジスタDRTのゲート電極Gに接続されたドレイン電極を含んでいる。
クロストークキャンセルスイッチCCTは、第1画素スイッチSST1とは異なる導電形のトランジスタで形成され、第2走査線Sgbに接続されたゲート電極、並びにともに映像信号線VLに接続されたソース電極及びドレイン電極を含んでいる。
クロストークキャンセルスイッチCCTを設けたことにより、映像信号線VLに印加される階調電位に応じて第1画素スイッチSST1に生じる寄生容量差がことなるため、第2走査線Sgbに生じる容量(寄生容量)の変動を低減することができるため、第2走査線Sgbに接続された複数の画素PXの駆動トランジスタDRTのゲート電極Gの電位への影響を低減することができる。これにより、横方向(第2走査線Sgbに沿った方向)に延びたクロストーク(横クロストーク)の発生を抑えることができる。
発光期間P5において、駆動トランジスタDRTの飽和領域の出力電流IelをダイオードOLEDに与え、発光させる。ここで、駆動トランジスタDRTの利得係数をβとすると、出力電流Ielは次の式で表される。
Iel=β×{(Vsig−VINI−ΔV1)×(Cel+Cad)/(Cs+Cel+Cad)}
βは次の式で定義される。
β=μ×Co×W/2L
なお、Wは駆動トランジスタDRTのゲート幅、Lはゲート長、μはキャリア移動度、Coは単位面積当たりのゲート静電容量である。
このため、出力電流Ielは、駆動トランジスタDRTの閾値電圧Vthに依存しない値となり、出力電流Ielへの駆動トランジスタDRTの閾値電圧のばらつきによる影響を排除することができる。
また、上記ΔV1は、駆動トランジスタDRTの移動度μが大きい程、絶対値が大きい値となるため、移動度μの影響も補償することができる。従って、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
以上のことから、横クロストークの発生を抑えることができる表示品位に優れた有機EL表示装置及び有機EL表示装置の駆動方法を得ることができる。また、フリッカの無い、高精細の有機EL表示装置及び有機EL表示装置の駆動方法を得ることができる。
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
例えば、図10に示すように、クロストークキャンセルスイッチCCTのソース電極及びドレイン電極は、一方が映像信号線VLに接続され、他方が電気的に浮動状態にあってもよく、この場合も上述した効果を得ることができる。
制御信号BG、SG1、SG2、OG、初期化信号VINI、オフリークコントロール信号VOCT及びリセット信号VRSTを走査線駆動回路YDR1及び走査線駆動回路YDR2の何れか一方が出力できるよう、走査線駆動回路YDR1及び走査線駆動回路YDR2が形成されていればよい。
第1画素スイッチSST1及びクロストークキャンセルスイッチCCTは互いに異なる導電形のトランジスタで形成されていればよく、この場合、第1画素スイッチSST1、第2画素スイッチSST2、オフリークコントロールスイッチOCT、クロストークキャンセルスイッチCCT、出力スイッチBCT、第1初期化スイッチIST1、第2初期化スイッチIST2及びリセットスイッチRSTは、Nチャネル型及びPチャネル型の何れかのトランジスタで形成されていてもよい。
本発明は、上記有機EL表示装置及び有機EL表示装置の駆動方法に限らず、各種のアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に適用することが可能である。
例えば、(1)特開2003−255897号公報の画像表示装置(2)特開2003−271095号公報の画像表示装置、(3)特開2006−259374号公報の表示装置、(4)特開2007−148128号公報の表示装置、(5)特開2007−171828号公報の表示装置、(6)特開2007−310034号公報の表示装置、(7)特開2007−310311号公報の表示装置にそれぞれクロストークキャンセルスイッチCCTを設けてもよい。
なお、(1)において、画素スイッチは例えば図12及び図20に示す選択トランジスタである。(2)において、画素スイッチは例えば図1、図8及び図10に示す選択ゲートトランジスタである。(3)において、画素スイッチは例えば図1及び図8に示す第1スイッチング素子、並びに図10に示すスイッチング素子である。(4)において、画素スイッチは例えば図5、図14、図24、図33及び図43に示すサンプリングトランジスタである。(5)において、画素スイッチは例えば図2及び図6に示すサンプリングトランジスタである。(6)において、画素スイッチは例えば図1、図4及び図9に示すスイッチング素子である。(7)において、画素スイッチは例えば図3Bに示すサンプリング用トランジスタである。
本発明のアクティブマトリクス型表示装置は、少なくとも、複数の映像信号線と、複数の走査線と、前記各映像信号線及び各走査線に接続された複数の画素と、を備え、前記各画素は、ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びに少なくとも一方が前記映像信号線に接続されたソース電極及びドレイン電極を含んだクロストークキャンセルスイッチと、を有していればよい
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]複数の映像信号線と、
複数の走査線と、
前記各映像信号線及び各走査線に接続された複数の画素と、を備え、
前記各画素は、
ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、
前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、
トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、
前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びに少なくとも一方が前記映像信号線に接続されたソース電極及びドレイン電極を含んだクロストークキャンセルスイッチと、を有しているアクティブマトリクス型表示装置。
[2]前記クロストークキャンセルスイッチのソース電極及びドレイン電極は、一方が前記映像信号線に接続され、他方が電気的に浮動状態にある[1]に記載のアクティブマトリクス型表示装置。
[3]前記クロストークキャンセルスイッチのソース電極及びドレイン電極は、ともに前記映像信号線に接続されている[1]に記載のアクティブマトリクス型表示装置。
[4]前記各画素は、前記駆動トランジスタのゲート電極に接続された容量部をさらに有している[1]に記載のアクティブマトリクス型表示装置。
DP…表示パネル、PX…画素、DRT…駆動トランジスタ、G…ゲート電極、SE…ソース電極、DE…ドレイン電極、SST1…第1画素スイッチ、SST2…第2画素スイッチ、OCT…オフリークコントロールスイッチ、CCT…クロストークキャンセルスイッチ、BCT…出力スイッチ、OLED…ダイオード、Cs…第1容量部、Cel…第2容量部、Cad…第3容量部、SLa…高電位電源線、SLb…低電位電源線、VL…映像信号線、Sga…第1走査線、Sgb…第2走査線、Sgc…第3走査線、Sgd…第4走査線、Sge…第5走査線、Sgf…第6走査線、XDR…信号線駆動回路、YDR1,YDR2…走査線駆動回路、IST1…第1初期化スイッチ、IST2…第2初期化スイッチ、RST…リセットスイッチ、Sgg…第1制御線、Sgh…第2制御線、Sgi…第3制御線、Sgj…第4制御線、Sgk…第5制御線、10…駆動部、12…コントローラ、IG,SG1,SG2,RG,BG,OG…制御信号、VRST…リセット信号、Vip…初期化信号、Vsig…映像信号、VINI…初期化信号、VOCT…オフリークコントロール信号、Iel…出力電流、P1…リセット期間、P2…プリオフセットキャンセル期間、P3…オフセットキャンセル期間、P4…移動度補正期間、P5…発光期間。

Claims (3)

  1. 複数の映像信号線と、
    複数の走査線と、
    前記各映像信号線及び各走査線に接続された複数の画素と、を備え、
    前記各画素は、
    ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、
    前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、
    トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、
    前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びに一方が前記映像信号線に接続され他方が電気的に浮動状態にあるソース電極及びドレイン電極を含んだ他のスイッチと、を有しているアクティブマトリクス型表示装置。
  2. 複数の映像信号線と、
    複数の走査線と、
    前記各映像信号線及び各走査線に接続された複数の画素と、を備え、
    前記各画素は、
    ゲート電極、高電位電源線及び低電位電源線の一方に接続されたソース電極、並びに前記高電位電源線及び低電位電源線の他方に接続されたドレイン電極を含んだ駆動トランジスタと、
    前記高電位電源線及び駆動トランジスタ間、又は前記低電位電源線及び駆動トランジスタ間に接続された表示素子と、
    トランジスタで形成され、走査線に接続されたゲート電極、映像信号線に接続されたソース電極及び前記駆動トランジスタのゲート電極に接続されたドレイン電極を含んだ画素スイッチと、
    前記画素スイッチとは異なる導電形のトランジスタで形成され、前記走査線に接続されたゲート電極、並びにともに前記映像信号線に接続されたソース電極及びドレイン電極を含み、前記映像信号線に並列に接続された他のスイッチと、を有しているアクティブマトリクス型表示装置。
  3. 前記各画素は、前記駆動トランジスタのゲート電極に接続された容量部をさらに有している請求項1又は2に記載のアクティブマトリクス型表示装置。
JP2010084064A 2010-03-31 2010-03-31 アクティブマトリクス型表示装置 Active JP5548503B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010084064A JP5548503B2 (ja) 2010-03-31 2010-03-31 アクティブマトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010084064A JP5548503B2 (ja) 2010-03-31 2010-03-31 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JP2011215401A JP2011215401A (ja) 2011-10-27
JP5548503B2 true JP5548503B2 (ja) 2014-07-16

Family

ID=44945176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010084064A Active JP5548503B2 (ja) 2010-03-31 2010-03-31 アクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JP5548503B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015125366A (ja) * 2013-12-27 2015-07-06 株式会社ジャパンディスプレイ 表示装置
JP6755689B2 (ja) * 2016-03-30 2020-09-16 株式会社Joled 表示装置
JP6706971B2 (ja) * 2016-06-02 2020-06-10 株式会社Joled 表示装置
KR102500205B1 (ko) 2018-01-24 2023-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN110675816A (zh) 2019-07-31 2020-01-10 华为技术有限公司 一种显示模组及其控制方法、显示驱动电路、电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132097B2 (ja) * 2005-07-14 2013-01-30 株式会社半導体エネルギー研究所 表示装置
JP2008083107A (ja) * 2006-09-26 2008-04-10 Sony Corp 表示装置
JP2010008522A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置

Also Published As

Publication number Publication date
JP2011215401A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
US11568810B2 (en) Display apparatus
CN108682366B (zh) 显示装置
US9495905B2 (en) Display apparatus
JP4807366B2 (ja) 表示装置
JP5453121B2 (ja) 表示装置および表示装置の駆動方法
JP5719571B2 (ja) 表示装置および表示装置の駆動方法
JP2009169071A (ja) 表示装置
JP2010008521A (ja) 表示装置
JP2010008523A (ja) 表示装置
JP6153830B2 (ja) 表示装置及びその駆動方法
JP2009271337A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2014085384A (ja) 表示装置及び表示装置の駆動方法
JP2009116115A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2021067901A (ja) 画素回路、及び、表示装置
JP5548503B2 (ja) アクティブマトリクス型表示装置
JP2010128183A (ja) アクティブマトリクス型の表示装置およびその駆動方法
JP6116186B2 (ja) 表示装置
JP2010091682A (ja) アクティブマトリクス型有機el表示装置及びアクティブマトリクス型有機el表示装置の駆動方法
JP2010145893A (ja) 表示装置、表示装置の駆動方法および電子機器
JP6186127B2 (ja) 表示装置
JP2009122196A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP6082563B2 (ja) 表示装置
JP2010145580A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009282191A (ja) 表示装置、表示装置の駆動方法および電子機器
JP6101509B2 (ja) 表示装置及び表示装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140519

R150 Certificate of patent or registration of utility model

Ref document number: 5548503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250