以下、図面を参照しながら第1の実施形態に係る表示装置及び表示装置の駆動方法について詳細に説明する。この実施形態において、表示装置は、アクティブマトリクス型の表示装置であり、より詳しくはアクティブマトリクス型の有機EL(エレクトロルミネッセンス)表示装置である。
図1は、本実施形態に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置の画素の等価回路図である。図3は、図1の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図3では、表示装置を、その表示面、すなわち前面又は光出射面が上方を向き、背面が下方を向くように描いている。この表示装置は、アクティブマトリクス型駆動方式を採用した上面発光型の有機EL表示装置である。尚、本実施形態では、上面発光型の有機EL表示装置であるが、本実施の形態は下面発光型の有機EL表示装置についても容易に適用可能である。
図1に示すように、本実施形態に係る表示装置は、例えば、2型以上のアクティブマトリクス型の表示装置として構成され、表示パネルDPと、表示パネルDPの動作を制御するコントローラ12とを含んでいる。この実施の形態において、表示パネルDPは、有機ELパネルである。
表示パネルDPは、ガラス板等の光透過性を有する絶縁基板SUB、絶縁基板SUBの表示領域R1上にマトリクス状に配列されたm×n個の画素PX、複数本(m/2本)の第1走査線Sga(1〜m/2)と、複数本(m本)の第2走査線Sgb(1〜m)と、複数本(m/2本)の第3走査線Sgc(1〜m/2)と、複数本(m/2本)のリセット配線Sgr(1〜m/2)と、複数本(n本)の映像信号線VL(1〜n)とを備えている。
画素PXは、列方向Yにm個、行方向Xにn個並べられている。第1走査線Sga、第2走査線Sgb及びリセット配線Sgrは、行方向Xに延出して設けられている。リセット配線Sgrは互いに電気的に接続された複数の電極で形成されている。映像信号線VLは、列方向Yに延出して設けられている。
図1及び図2に示すように、表示パネルDPは、高電位Pvddに固定される高電位電源線SLaと、低電位Pvssに固定される低電位電源線SLbと、を有している。高電位電源線SLaは高電位電源に接続され、低電位電源線SLbは低電位電源(基準電位電源)に接続されている。
表示パネルDPは、第1走査線Sga、第2走査線Sgb及び第3走査線Sgcを画素PXの行毎に順に駆動する走査線駆動回路YDR1、YDR2、映像信号線VLを駆動する信号線駆動回路XDRを備えている。走査線駆動回路YDR1、YDR2及び信号線駆動回路XDRは、絶縁基板SUBの表示領域R1外側の非表示領域R2上に一体的に形成され、コントローラ12とともに駆動部10を構成している。
各画素PXは、表示素子と、表示素子に駆動電流を供給する画素回路と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ELダイオードOLED(以下、単にダイオードOLEDという)を用いている。
図2に示すように、各画素PXの画素回路は、電圧信号からなる映像信号に応じてダイオードOLEDの発光を制御する電圧信号方式の画素回路であり、画素スイッチSST、駆動トランジスタDRT、保持容量Cs、及び補助容量Cadを有している。保持容量Cs及び補助容量Cadは、キャパシタである。補助容量Cadは発光電流量を調整する為に設けられる素子であり、場合によっては不要となる場合もある。容量部Celは、ダイオードOLED自体の容量(ダイオードOLEDの寄生容量)である。ダイオードOLEDは、キャパシタとしても機能している。
各画素PXは、出力スイッチBCTを備えている。列方向Yに隣合う複数の画素PXは、出力スイッチBCTを共用している。この実施形態において、行方向X及び列方向Yに隣合う4個又は6個の画素PXは、1つの出力スイッチBCTを共用している。また、走査線駆動回路YDR2(若しくは走査線駆動回路YDR1)には、複数のリセットスイッチRSTが設けられている。リセットスイッチRST及びリセット配線Sgrは一対一で接続されている。
画素スイッチSST、駆動トランジスタDRT、出力スイッチBCT及びリセットスイッチRSTは、ここでは同一導電型、例えばNチャネル型のTFT(薄膜トランジスタ)により構成されている。
本実施形態に係る表示装置において、各駆動トランジスタ及び各スイッチをそれぞれ構成したTFTは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
画素スイッチSST、駆動トランジスタDRT、出力スイッチBCT、及びリセットスイッチRSTの各々は、第1端子、第2端子、及び制御端子を有している。本実施形態では、第1端子をソース電極、第2端子をドレイン電極、制御端子をゲート電極としている。
画素PXの画素回路において、駆動トランジスタDRT及び出力スイッチBCTは、高電位電源線SLaと低電位電源線SLbとの間でダイオードOLEDと直列に接続されている。高電位電源線SLa(高電位Pvdd)は例えば10Vの電位に設定され、低電位電源線SLb(低電位Pvss)は、例えば1.5Vの電位に設定されている。
出力スイッチBCTにおいて、ドレイン電極は高電位電源線SLaに接続され、ソース電極は駆動トランジスタDRTのドレイン電極に接続され、ゲート電極は第1走査線Sgaに接続されている。これにより、出力スイッチBCTは、第1走査線Sgaからの制御信号BG(1〜m/2)によりオン(導通状態)、オフ(非導通状態)制御される。出力スイッチBCTは、制御信号BGに応答して、ダイオードOLEDの発光時間を制御する。
駆動トランジスタDRTにおいて、ドレイン電極は出力スイッチBCTのソース電極及びリセット配線Sgrに接続され、ソース電極はダイオードOLEDの一方の電極(ここでは陽極)に接続されている。ダイオードOLEDの他方の電極(ここでは陰極)は、低電位電源線SLbに接続されている。駆動トランジスタDRTは、映像信号Vsigに応じた電流量の駆動電流をダイオードOLEDに出力する。
画素スイッチSSTにおいて、ソース電極は映像信号線VL(1〜n)に接続され、ドレイン電極は駆動トランジスタDRTのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第2走査線Sgb(1〜m)に接続されている。画素スイッチSSTは、第2走査線Sgbから供給される制御信号SG(1〜m)によりオン、オフ制御される。そして、画素スイッチSSTは、制御信号SG(1〜m)に応答して、画素回路と映像信号線VL(1〜n)との接続、非接続を制御し、対応する映像信号線VL(1〜n)から映像信号Vsigを画素回路に取り込む。
リセットスイッチRSTは、2行毎に、走査線駆動回路YDR2に設けられている。リセットスイッチRSTは、駆動トランジスタDRTのドレイン電極とリセット電源との間に接続されている。リセットスイッチRSTにおいて、ソース電極はリセット電源に接続されたリセット電源線SLcに接続され、ドレイン電極はリセット配線Sgrに接続され、ゲート電極はリセット制御用ゲート配線として機能する第3走査線Sgcに接続されている。上記のように、リセット電源線SLcは、リセット電源に接続され、定電位であるリセット電位Vrstに固定される。
リセットスイッチRSTは、第3走査線Sgcを通して与えられる制御信号RG(1〜m/2)に応じて、リセット電源線SLc及びリセット配線Sgr間を導通状態(オン)又は非導通状態(オフ)に切替える。リセットスイッチRSTがオン状態に切替えられることにより、駆動トランジスタDRTのドレイン電極(ソース電極)の電位が初期化される。
一方、図1に示すコントローラ12は表示パネルDPの外部に配置されたプリント回路基板(図示せず)上に形成され、走査線駆動回路YDR1、YDR2及び信号線駆動回路XDRを制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
そして、コントローラ12は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路YDR1、YDR2及び信号線駆動回路XDRに供給するとともに、水平および垂直走査タイミングに同期してデジタル映像信号及び初期化信号を信号線駆動回路XDRに供給する。
信号線駆動回路XDRは、水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し階調に応じた映像信号Vsigを複数の映像信号線VL(1〜n)に並列的に供給する。また、信号線駆動回路XDRは、初期化信号Viniを映像信号線VLに供給する。
走査線駆動回路YDR1、YDR2は、図示しないシフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の画素PXに3種類の制御信号、すなわち、制御信号BG(1〜m/2)、SG(1〜m)、RG(1〜m/2)を供給する(図2)。なお、画素PXには、制御信号RGが直接供給されないが、制御信号RGに応じた所定のタイミングで、リセット電位Vrstに固定されたリセット電源線SLcから所定の電圧が供給される。
これにより、第1走査線Sga、第2走査線Sgb及び第3走査線Sgcは、それぞれ制御信号BG、SG、RGにより駆動される。
次に図3を参照して、駆動トランジスタDRT及びダイオードOLEDの構成を詳細に説明する。
駆動トランジスタDRTを形成したNチャネル型のTFTは、半導体層SCを備えている。半導体層SCは、絶縁基板SUB上に形成されたアンダーコート層UC上に形成されている。半導体層SCは、例えば、p型領域とn型領域とを含んだポリシリコン層である。
半導体層SCは、ゲート絶縁膜GIで被覆されている。ゲート絶縁膜GI上には、駆動トランジスタDRTのゲート電極Gが形成されている。ゲート電極Gは半導体層SCと対向している。ゲート絶縁膜GI及びゲート電極G上には層間絶縁膜IIが形成されている。
層間絶縁膜II上には、ソース電極SE及びドレイン電極DEがさらに形成されている。ソース電極SE及びドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに形成されたコンタクトホールを通って半導体層SCのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極SE及びドレイン電極DE上にはパッシベーション膜PSが形成されている。
ダイオードOLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。この実施形態において、画素電極PEは陽極であり、対向電極CEは陰極である。
パッシベーション膜PS上には、画素電極PEが形成されている。画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを通って駆動トランジスタDRTのソース電極SEに接続されている。画素電極PEは、この例では光反射性を有する背面電極である。
パッシベーション膜PS上には、さらに、隔壁絶縁層PIが形成されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられているか、或いは、画素電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIは、画素電極PEに対応した位置に貫通孔を有している。
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、青色、又は無彩色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
なお、ダイオードOLEDの発光色は、必ずしも赤色、緑色、青色、又は無彩色に分けられている必要はなく、無彩色のみであってもよい。この場合、ダイオードOLEDは、赤色、緑色及び青色のカラーフィルタと組合わせることにより、赤色、緑色、青色、又は無彩色を発光することができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX間で互いに接続された電極、すなわち共通電極である。また、この例では、対向電極CEは、陰極であり且つ光透過性の前面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを通って、ソース電極SE及びドレイン電極DEと同一の層に形成された電極配線(図示せず)に電気的に接続されている。
このような構造のダイオードOLEDでは、画素電極PEから注入されたホールと、対向電極CEから注入された電子とが有機物層ORGの内部で再結合したときに、有機物層ORGを構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機物層ORGから透明な対向電極CEを介して外部へ放出される。
次に、複数の画素PXの配置構成について説明する。図4は本実施形態に係る実施例1の画素PXの配置構成を示す概略図である。図5は本実施形態に係る実施例2の画素PXの配置構成を示す概略図である。図6は本実施形態に係る実施例3の画素PXの配置構成を示す概略図である。図7は本実施形態に係る実施例3の画素PXの配置構成を示す概略図である。
図4に示すように、画素PXはいわゆるRGBW正方画素である。複数の画素PXは、第1画素と、第1画素に列方向Yに隣合う第2画素と、第1画素に行方向Xに隣合う第3画素と、第2画素に行方向Xに隣合い第3画素に列方向Yに隣合う第4画素とを有している。第1乃至第4画素は、赤色の画像を表示するように構成された画素PX、緑色の画像を表示するように構成された画素PX、青色の画像を表示するように構成された画素PX、及び無彩色の画像を表示するように構成された画素PXである。絵素Pは、第1乃至第4画素を有している。
例えば、偶数行に、赤色、緑色、青色及び無彩色の画素PXの何れか2個が配置され、奇数行に、残りの2個が配置されている。本実施例1では、奇数行に赤色及び緑色の画素PXが配置され、偶数行に無彩色及び青色の画素PXが配置されている。出力スイッチBCTは、第1乃至第4画素で共用されている。
ここでは、出力スイッチBCTは、2k−1行目と2k行目の画素PXで共用され、2k+1行目と2k+2行目の画素PXで共用されている。上記のことから、第1走査線Sga及びリセット配線Sgrの本数はm/2本である。
k段目の出力部30は、k番目の第1走査線Sgaと、k番目のリセット配線Sgrとに接続されている。上記のことから、出力部30の個数はm/2個となっている。なお、k段目の出力部20には、2k−1番目(行目)の第2走査線Sgbと、2k番目(行目)の第2走査線Sgbとが接続されている。出力部20は2本の第2走査線Sgbに接続されているため、出力部20の個数はm/2個である。
図5に示すように、k段目の出力部30は、2k−1番目と2k番目の第1走査線Sgaに接続され、2k−1番目と2k番目のリセット配線Sgrに接続されている。上記のことから、出力部30の個数はm/4個となっている。
k段目の出力部20には、4k−3番目(行目)と4k−2番目(行目)と4k−1番目(行目)と4k番目(行目)の第2走査線Sgbが接続されている。出力部20は4本の第2走査線Sgbに接続されているため、出力部20の個数はm/4個である。
図6に示すように、画素PXはいわゆる縦ストライプ画素である。行方向Xには、赤色の画素PX、緑色の画素PX、青色の画素PX、及び無彩色の画素PXが交互に並べられている。列方向Yには、同一色の画像を表示するように構成された画素PXが並べられている。
赤色(R)の画素PX、緑色(G)の画素PX、青色(B)の画素PX及び無彩色(W)の画素PXは、絵素Pを形成している。本実施例3では、絵素Pは4個(4色)の画素PXを有している。
出力スイッチBCTは、隣合う4個(列方向Yに隣合う2個及び行方向Xに隣合う2個)の画素PXで共用されている。上記のことから、第1走査線Sga及び第3走査線Sgcの本数はm/2本となっている。
図7に示すように、画素PXはいわゆる縦ストライプ画素である。行方向Xには、赤色の画素PX、緑色の画素PX、及び青色の画素PXが交互に並べられている。列方向Yには、同一色の画像を表示するように構成された画素PXが並べられている。
赤色(R)の画素PX、緑色(G)の画素PX及び青色(B)の画素PXは、絵素Pを形成している。本実施例3では、絵素Pは3個(3色)の画素PXを有している。
出力スイッチBCTは、隣合う6個(列方向Yに隣合う2個及び行方向Xに隣合う3個)の画素PXで共用されている。上記のことから、第1走査線Sga及び第3走査線Sgcの本数はm/2本となっている。
次に、切替え回路について説明する。表示装置は、切替え回路をさらに有していてもよい。本実施形態において、上記実施例3及び4の表示装置は切替え回路をさらに有している。なお、上記実施例1及び2の表示装置は切替え回路を有していない。図8は、上記実施例3の表示装置の非表示領域R2を示す拡大平面図であり、切替え回路13を示す回路図である。図9は、上記実施例4の表示装置の非表示領域R2を示す拡大平面図であり、切替え回路13を示す回路図である。
図8に示すように、実施例3において、切替え回路13は、複数の切替え素子群55を有し、切替え素子群55はそれぞれ複数の切替え素子56を有している。切替え素子群55はそれぞれ2個の切替え素子56を有している。切替え回路13は、1/2マルチプレクサ回路である。切替え素子56は、例えばpチャネル型のTFTで形成されているが、nチャネル型のTFTで形成されていてもよい。
切替え回路13は、複数の映像信号線VLに接続されている。また、切替え回路13は、接続配線57を介して信号線駆動回路XDRに接続されている。接続配線57の本数は、映像信号線VLの本数の1/2である。
信号線駆動回路XDRの出力(接続配線57)1個当たり2本の映像信号線VLを時分割駆動するよう、切替え素子56は、制御信号ASW1及びASW2により、オン/オフが切替えられる。これら制御信号ASW1及びASW2は、複数の制御配線58を介して切替え素子56にそれぞれ与えられる。そして、j水平走査期間に、切替え素子56にオンの制御信号ASW1及びASW2を所定のタイミングで複数回与え、行方向Xに並んだ画素PXに初期化信号Vini及び所望の映像信号Vsigを書き込むものである。ここで、上記jは2以上の自然数である。
図9に示すように、上記実施例4において、切替え素子群55はそれぞれ3個の切替え素子56を有している。切替え回路13は、1/3マルチプレクサ回路である。接続配線57の本数は、映像信号線VLの本数の1/3である。
信号線駆動回路XDRの出力(接続配線57)1個当たり3本の映像信号線VLを時分割駆動するよう、切替え素子56は、制御信号ASW1乃至ASW3により、オン/オフが切替えられる。これら制御信号ASW1乃至ASW3は、複数の制御配線58を介して切替え素子56にそれぞれ与えられる。そして、j水平走査期間に、切替え素子56にオンの制御信号ASW1乃至ASW3を所定のタイミングで複数回与え、行方向Xに並んだ画素PXに初期化信号Vini及び所望の映像信号Vsigを書き込むものである。その他、実施例3の切替え回路13は、上記実施例2の切替え回路13と同様に形成されている。
次に、本実施形態に係る画素PXの平面構造について説明する。ここでは、代表例として、RGBW正方配置画素について説明する。図10は、本実施形態に係る実施例1及び2の表示装置の画素PXを示す平面図である。
図10に示すように、4個の画素PX(1絵素P)で出力スイッチBCTを共用している。画素回路内の素子を効率良く配置するため、出力スイッチBCTを共用(共有)する4個の画素PXは、駆動トランジスタDRT、画素スイッチSST、映像信号線VL、保持容量Cs、補助容量Cad、第2走査線Sgbが、出力スイッチBCTを中心として、列方向及び行方向にほぼ線対称となる配置となっている。
ここで、本実施形態において、画素PX、絵素Pの用語で説明したが、画素を副画素と言い換えることが可能である。この場合、絵素が画素である。
なお、絵素P(画素PX)の配置は図10に示す例に限定されるものではなく種々変形可能である。例えば、列方向Yに隣合う2つの画素PXは、コンタクトホールを共用していてもよい。具体的には、列方向Yに隣合う2つの画素PXの画素スイッチSSTは、絶縁膜(ゲート絶縁膜GI、層間絶縁膜II)に形成されたコンタクトホールを共用していてもよい。上記2つの画素PXは、互いに異なる絵素Pを形成している。上記コンタクトホールを利用することにより、映像信号線VLを画素スイッチSSTの半導体層のソース領域に接続させることができる。
次に、上記のように構成された表示装置(有機EL表示装置)の動作について説明する。図11、図12、図13、及び図14は、それぞれ動作表示時の走査線駆動回路YDR1、YDR2の制御信号を示すタイミングチャートである。
図11は、上記第1の実施形態に係る実施例1のRGBW正方画素の配置構成(図4)を採り、2水平走査期間で初期化動作を1回、映像信号書き込み動作を2回とする場合の、走査線駆動回路の制御信号を示すタイミングチャートである。図12は、上記第1の実施形態に係る実施例2のRGBW正方画素の配置構成(図5)を採り、4水平走査期間で初期化動作を1回、映像信号書き込み動作を4回とする場合の、走査線駆動回路の制御信号を示すタイミングチャートである。
図13は、上記第1の実施形態に係る実施例3のRGBW縦ストライプ画素の配置構成(図6)を採り、2水平走査期間で初期化動作を1回、映像信号書き込み動作を4回とする場合の、走査線駆動回路の制御信号を示すタイミングチャートである。図14は、上記第1の実施形態に係る実施例4のRGB縦ストライプ画素の配置構成(図7)を採り、2水平走査期間で初期化動作を1回、映像信号書き込み動作を6回とする場合の、走査線駆動回路の制御信号を示すタイミングチャートである。
上記第1乃至第4実施例の表示装置の駆動方法は、画素PXが画像を表示(発光)するために、オフセットキャンセル動作を2回設けている。但し、上記オフセットキャンセル動作の回数は2回に限定されるものではなく、1回又は3回以上であってもよい。
走査線駆動回路YDR1、YDR2は、例えば、スタート信号(STV1〜STV3)とクロック(CKV1〜CKV3)とから各水平走査期間に対応した1水平走査期間の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号BG、SG、RGとして出力する。ここでは、1水平走査期間を1Hとしている。
画素回路の動作は、ソース初期化期間Pisに行われるソース初期化動作と、ゲート初期化期間Pigに行われるゲート初期化動作と、オフセットキャンセル期間Poに行われるオフセットキャンセル(OC)動作と、映像信号書き込み期間Pwに行われる映像信号書き込み動作と、表示期間Pd(発光期間)に行われる表示動作(発光動作)と、に分けられる。
図11乃至図14、図1及び図2に示すように、まず、駆動部10はソース初期化動作を行う。ソース初期化動作では、走査線駆動回路YDR1、YDR2から、制御信号SGが画素スイッチSSTをオフ状態とするレベル(オフ電位:ここではローレベル)、制御信号BGが出力スイッチBCTをオフ状態とするレベル(オフ電位:ここではローレベル)、制御信号RGがリセットスイッチRSTをオン状態とするレベル(オン電位:ここではハイレベル)に設定される。
出力スイッチBCT、画素スイッチSSTがそれぞれオフ(非導通状態)、リセットスイッチRSTがオン(導通状態)となり、ソース初期化動作が開始される。リセットスイッチRSTがオンすることで、駆動トランジスタDRTのソース電極及びドレイン電極がリセット電源の電位(リセット電位Vrst)と同電位にリセットされ、ソース初期化動作は完了する。ここで、リセット電源(リセット電位Vrst)は、例えば−2Vに設定されている。
次に、駆動部10はゲート初期化動作を行う。ゲート初期化動作では、走査線駆動回路YDR1、YDR2から、制御信号SGが画素スイッチSSTをオン状態とするレベル(オン電位:ここではハイレベル)、制御信号BGが出力スイッチBCTをオフ状態とするレベル、制御信号RGがリセットスイッチRSTをオン状態とするレベルに設定される。出力スイッチBCTがオフ、画素スイッチSST及びリセットスイッチRSTがオンとなり、ゲート初期化動作が開始される。
ゲート初期化期間Pigにおいて、映像信号線VLから出力された初期化信号Vini(初期化電圧)は、画素スイッチSSTを通して駆動トランジスタDRTのゲート電極に印加される。これにより、駆動トランジスタDRTのゲート電極の電位は、初期化信号Viniに対応する電位にリセットされ、前フレームの情報が初期化される。初期化信号Viniの電圧レベルは、例えば、2Vに設定されている。
なお、切替え回路13を有している表示装置において、ゲート初期化期間Pigに、制御信号(ASW1、ASW2、ASW3)により全ての切替え素子56がオンに切替えられる。これにより、全ての映像信号線VLに初期化信号Viniが与えられる。
続いて、駆動部10はオフセットキャンセル動作を行なう。制御信号SGがオン電位、制御信号BGがオン電位(ハイレベル)、制御信号RGがオフ電位(ローレベル)となる。これによりリセットスイッチRSTがオフ、画素スイッチSST及び出力スイッチBCTがオンとなり、閾値のオフセットキャンセル動作が開始される。
オフセットキャンセル期間Poにおいて、駆動トランジスタDRTのゲート電極には映像信号線VL及び画素スイッチSSTを通して初期化信号Viniが与えられ、駆動トランジスタDRTのゲート電極の電位は固定される。なお、オフセットキャンセル期間Poにおいても、切替え回路13を有している表示装置の全ての切替え素子56はオンに切替えられる。
また、出力スイッチBCTはオン状態にあり、高電位電源線SLaから駆動トランジスタDRTに電流が流れ込む。駆動トランジスタDRTのソース電極の電位は、ソース初期化期間Pisに書き込まれた電位(リセット電位Vrst)を初期値とし、駆動トランジスタDRTのドレイン電極−ソース電極間を通って流れ込む電流分を徐々に減少させながら、駆動トランジスタDRTのTFT特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。本実施形態では、オフセットキャンセル期間Poは例えば1μsec程度の時間に設定されている。
オフセットキャンセル期間Po終了時点で、駆動トランジスタDRTのソース電極の電位は、Vini−Vthとなる。なお、Viniは初期化信号Viniの電圧値であり、Vthは駆動トランジスタDRTの閾値電圧である。これにより、駆動トランジスタDRTのゲート電極−ソース電極間の電圧は、キャンセル点(Vgs=Vth)に到達し、このキャンセル点に相当する電位差が保持容量Csに蓄えられる(保持される)。なお、図11乃至図14に示す例のように、オフセットキャンセル期間Poを2回設ける事が可能である。
続いて、映像信号書き込み期間Pwでは、制御信号SGが画素スイッチSSTをオン状態とするレベル、制御信号BGが出力スイッチBCTをオン状態とするレベル、制御信号RGがリセットスイッチRSTをオフ状態とするレベルに設定される。すると、画素スイッチSST及び出力スイッチBCTがオン、リセットスイッチRSTがオフとなり、映像信号書き込み動作が開始される。
映像信号書き込み期間Pwにおいて、映像信号線VLから画素スイッチSSTを通って駆動トランジスタDRTのゲート電極に映像信号Vsigが書き込まれる。また、高電位電源線SLaから出力スイッチBCTを経由して駆動トランジスタDRTに電流が流れる。画素スイッチSSTがオンした直後は、駆動トランジスタDRTのゲート電極の電位は、Vsig(R,G,B,W)、駆動トランジスタDRTのソース電極の電位は、Vini−Vth+Cs(Vsig−Vini)/(Cs+Cel+Cad)となる。
なお、Vsigは映像信号Vsigの電圧値であり、Csは保持容量Csの容量であり、Celは容量部Celの容量であり、Cadは補助容量Cadの容量である。
その後、ダイオードOLEDの容量部Celを経由して低電位電源線SLbに電流が流れ、映像信号書き込み期間Pw終了時には、駆動トランジスタDRTのゲート電極の電位は、Vsig(R,G,B,W)、駆動トランジスタDRTのソース電極の電位は、Vini−Vth+ΔV1+Cs(Vsig−Vini)/(Cs+Cel+Cad)となる。なお、駆動トランジスタDRTに流れる電流Idrtと容量Cs+Cel+Cadの関係は次の式で表され、ΔV1は、次の式から決定される映像信号Vsigの電圧値、映像書き込み期間Pw、トランジスタの移動度に対応したソース電極の電位の変位である。
ここで、
Idrt=β×(Vgs−Vth)2
={(Vsig−Vini)×(Cel+Cad)/(Cs+Cel+Cad)}2
である。
βは次の式で定義される。
β=μ×Cox×W/2L
ここで、Wは駆動トランジスタDRTのチャネル幅、Lは駆動トランジスタDRTのチャネル長、μはキャリア移動度、Coxは単位面積当たりのゲート静電容量である。これにより、駆動トランジスタDRTの移動度のばらつきが補正される。
なお、切替え回路13を有している表示装置において、映像書き込み期間Pwに、制御信号(ASW1、ASW2、ASW3)により各切替え素子群55の切替え素子56が順番にオンに切替えられる。映像信号線VLを時分割駆動することにより、全ての映像信号線VLに映像信号Vsigが順番に与えられる。
最後に、表示期間Pdでは、制御信号SGが画素スイッチSSTをオフ状態とするレベル、制御信号BGが出力スイッチBCTをオン状態とするレベル、制御信号RGがリセットスイッチRSTをオフ状態とするレベルに設定される。出力スイッチBCTがオン、画素スイッチSST及びリセットスイッチRSTがオフとなり、表示動作が開始される。
駆動トランジスタDRTは、保持容量Csに書込まれたゲート制御電圧に対応した電流量の駆動電流Ielを出力する。この駆動電流IelがダイオードOLEDに供給される。これにより、ダイオードOLEDが駆動電流Ielに応じた輝度で発光し、表示動作を行う。ダイオードOLEDは、1フレーム期間後に、再び制御信号BGがオフ電位となるまで発光状態を維持する。
上述したソース初期化動作、ゲート初期化動作、オフセットキャンセル動作、映像信号書き込み動作、及び表示動作を順次、各画素PXで繰り返し行うことにより、所望の画像を表示する。
次に、上記第1乃至第4実施例の表示装置の駆動方法における初期化信号及び映像信号書き込み動作について説明する。
上記第1実施例の表示装置の駆動方法における初期化信号及び映像信号書き込み動作について説明する。
図1、図2、図4及び図11に示すように、上記第1実施例の表示装置の1絵素Pの駆動方法に着目する。ここで、上記1絵素Pは、2k−1及び2k行目であり、i及びi+1列目に位置する4個の画素PXを有している。上記駆動方法は、2水平走査期間で初期化動作を1回行った後、映像信号書き込み動作を2回行う。なお、説明を省略するが、上記2水平走査期間において、行方向Xに並んだ複数の絵素Pが同様に駆動される。
まず、初期化動作において、信号線駆動回路XDRはi及びi+1列目の映像信号線VLに初期化信号Viniを与え、走査線駆動回路YDR1は2k−1及び2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
次いで、信号線駆動回路XDRは、i列目の映像信号線VLに赤色表示用の映像信号Vsigを与え、i+1列目の映像信号線VLに緑色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
その後、信号線駆動回路XDRは、i列目の映像信号線VLに無彩色表示用の映像信号Vsigを与え、i+1列目の映像信号線VLに青色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
上記表示装置の駆動方法を採ることにより、連続する2行の画素PXに初期化信号Viniをまとめて与えることができ、2水平走査期間における初期化動作の回数を1回にすることができる。
上記第2実施例の表示装置の駆動方法における初期化信号及び映像信号書き込み動作について説明する。
図1、図2、図5及び図12に示すように、上記第2実施例の表示装置の2絵素Pの駆動方法に着目する。ここで、上記2絵素Pは、4k−3、4k−2、4k−1及び4k行目であり、i及びi+1列目に位置する8個の画素PXを有している。上記駆動方法は、4水平走査期間で初期化動作を1回行った後、映像信号書き込み動作を4回行う。なお、説明を省略するが、上記4水平走査期間において、行方向Xに並んだ複数の絵素Pが同様に駆動される。
まず、初期化動作において、信号線駆動回路XDRはi及びi+1列目の映像信号線VLに初期化信号Viniを与え、走査線駆動回路YDR1は4k−3、4k−2、4k−1及び4k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
次いで、信号線駆動回路XDRは、i列目の映像信号線VLに赤色表示用の映像信号Vsigを与え、i+1列目の映像信号線VLに緑色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、4k−3行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、4k−2、4k−1及び4k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
続いて、信号線駆動回路XDRは、i列目の映像信号線VLに赤色表示用の映像信号Vsigを与え、i+1列目の映像信号線VLに緑色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、4k−1行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、4k−3、4k−2及び4k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
次いで、信号線駆動回路XDRは、i列目の映像信号線VLに無彩色表示用の映像信号Vsigを与え、i+1列目の映像信号線VLに青色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、4k−2行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、4k−3、4k−1及び4k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
その後、信号線駆動回路XDRは、i列目の映像信号線VLに無彩色表示用の映像信号Vsigを与え、i+1列目の映像信号線VLに青色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、4k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、4k−3、4k−2及び4k−1行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
上記表示装置の駆動方法を採ることにより、連続する4行の画素PXに初期化信号Viniをまとめて与えることができ、4水平走査期間における初期化動作の回数を1回にすることができる。また、映像信号Vsigを順に与える際、同一色の画像を表示する複数の画素PXに映像信号Vsigを続けて与えることができる。
上記第3実施例の表示装置の駆動方法における初期化信号及び映像信号書き込み動作について説明する。
図1、図2、図6、図8及び図13に示すように、上記第3実施例の表示装置の2絵素Pの駆動方法に着目する。ここで、上記2絵素Pは、2k−1及び2k行目であり、i、i+1、i+2及びi+3列目に位置する8個の画素PXを有している。上記駆動方法は、2水平走査期間で初期化動作を1回行った後、映像信号書き込み動作を4回行う。なお、説明を省略するが、上記2水平走査期間において、行方向Xに並んだ複数の絵素Pが同様に駆動される。
まず、初期化動作において、オン状態とする制御信号ASW1及びASW2が切替え素子56に与えられ、i、i+1、i+2及びi+3列目の映像信号線VLに接続された切替え素子56が全てオンに切替えられる。信号線駆動回路XDRはi、i+1、i+2及びi+3列目の映像信号線VLに初期化信号Viniを与え、走査線駆動回路YDR1は2k−1及び2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
次いで、オン状態とする制御信号ASW1及びオフ状態とする制御信号ASW2が切替え素子56に与えられ、i及びi+2列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i+1及びi+3列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i列目の映像信号線VLに赤色表示用の映像信号Vsigを与え、i+2列目の映像信号線VLに青色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
続いて、オフ状態とする制御信号ASW1及びオン状態とする制御信号ASW2が切替え素子56に与えられ、i+1及びi+3列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i及びi+2列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i+1列目の映像信号線VLに緑色表示用の映像信号Vsigを与え、i+3列目の映像信号線VLに無彩色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
次いで、オン状態とする制御信号ASW1及びオフ状態とする制御信号ASW2が切替え素子56に与えられ、i及びi+2列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i+1及びi+3列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i列目の映像信号線VLに赤色表示用の映像信号Vsigを与え、i+2列目の映像信号線VLに青色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
その後、オフ状態とする制御信号ASW1及びオン状態とする制御信号ASW2が切替え素子56に与えられ、i+1及びi+3列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i及びi+2列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i+1列目の映像信号線VLに緑色表示用の映像信号Vsigを与え、i+3列目の映像信号線VLに無彩色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
上記表示装置の駆動方法を採ることにより、連続する2行の画素PXに初期化信号Viniをまとめて与えることができ、2水平走査期間における初期化動作の回数を1回にすることができる。また、制御信号SGの電圧レベルを固定した状態で各絵素Pを駆動することができ得る。
上記第4実施例の表示装置の駆動方法における初期化信号及び映像信号書き込み動作について説明する。
図1、図2、図7、図9及び図14に示すように、上記第4実施例の表示装置の2絵素Pの駆動方法に着目する。ここで、上記2絵素Pは、2k−1及び2k行目であり、i、i+1及びi+2列目に位置する6個の画素PXを有している。上記駆動方法は、2水平走査期間で初期化動作を1回行った後、映像信号書き込み動作を6回行う。なお、説明を省略するが、上記2水平走査期間において、行方向Xに並んだ複数の絵素Pが同様に駆動される。
まず、初期化動作において、オン状態とする制御信号ASW1乃至ASW3が切替え素子56に与えられ、i、i+1及びi+2列目の映像信号線VLに接続された切替え素子56が全てオンに切替えられる。信号線駆動回路XDRはi、i+1及びi+2列目の映像信号線VLに初期化信号Viniを与え、走査線駆動回路YDR1は2k−1及び2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
次いで、オン状態とする制御信号ASW1並びにオフ状態とする制御信号ASW2及びASW3が切替え素子56に与えられ、i列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i+1及びi+2列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i列目の映像信号線VLに赤色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
続いて、オン状態とする制御信号ASW2並びにオフ状態とする制御信号ASW1及びASW3が切替え素子56に与えられ、i+1列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i及びi+2列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i+1列目の映像信号線VLに緑色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
その後、オン状態とする制御信号ASW3並びにオフ状態とする制御信号ASW1及びASW2が切替え素子56に与えられ、i+2列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i及びi+1列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i+2列目の映像信号線VLに青色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与える。
次いで、オン状態とする制御信号ASW1並びにオフ状態とする制御信号ASW2及びASW3が切替え素子56に与えられ、i列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i+1及びi+2列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i列目の映像信号線VLに赤色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
続いて、オン状態とする制御信号ASW2並びにオフ状態とする制御信号ASW1及びASW3が切替え素子56に与えられ、i+1列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i及びi+2列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i+1列目の映像信号線VLに緑色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
その後、オン状態とする制御信号ASW3並びにオフ状態とする制御信号ASW1及びASW2が切替え素子56に与えられ、i+2列目の映像信号線VLに接続された切替え素子56がオンに切替えられ、i及びi+1列目の映像信号線VLに接続された切替え素子56がオフに切替えられる。信号線駆動回路XDRは、i+2列目の映像信号線VLに青色表示用の映像信号Vsigを与える。走査線駆動回路YDR1は、2k−1行目の第2走査線Sgbに画素スイッチSSTをオフ状態とするレベルの制御信号SGを与え、2k行目の第2走査線Sgbに画素スイッチSSTをオン状態とするレベルの制御信号SGを与える。
上記表示装置の駆動方法を採ることにより、連続する2行の画素PXに初期化信号Viniをまとめて与えることができ、2水平走査期間における初期化動作の回数を1回にすることができる。また、制御信号SGの電圧レベルを固定した状態で各絵素Pを駆動することができ得る。
上記のように構成された第1の実施形態に係る表示装置及び表示装置の駆動方法によれば、表示装置は、複数の映像信号線VLと、複数の走査線(第1走査線Sga、第2走査線Sgb、第3走査線Sgc)と、複数のリセット配線Sgrと、複数の画素PXと、を備えている。各画素PXは、駆動トランジスタDRTと、ダイオードOLEDと、画素スイッチSSTと、出力スイッチBCTと、保持容量Csと、補助容量Cadと、を有している。
ダイオードOLEDは、高電位電源線SLa及び低電位電源線SLb間に接続されている。駆動トランジスタDRTは、ダイオードOLEDに接続されたソース電極と、リセット配線Sgrに接続されたドレイン電極と、ゲート電極とを有している。出力スイッチBCTは、高電位電源線SLa及び駆動トランジスタDRTのドレイン電極間に接続され、高電位電源線SLa及び駆動トランジスタDRTのドレイン電極間を導通状態又は非導通状態に切替える。
画素スイッチSSTは、映像信号線VL及び駆動トランジスタDRTのゲート電極間に接続され、映像信号線VLを通して与えられる映像信号Vsigを駆動トランジスタのゲート電極側に取り込むかどうかを切替える。保持容量Csは、駆動トランジスタDRTのソース電極及びゲート電極間に接続されている。
表示装置の駆動方法は、ソース初期化動作と、ゲート初期化動作と、オフセットキャンセル動作と、映像信号書き込み動作と、表示動作(発光動作)とを備えている。上記第1実施例では、2水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、2行分の映像信号Vsigを順に与えることができる。上記第2実施例では、4水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、4行分の映像信号Vsigを順に与えることができる。
上記第3実施例では、2水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、2行分の映像信号Vsigを順に与えることができる。上記第4実施例では、2水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、2行分の映像信号Vsigを順に与えることができる。
上述したように、本実施形態において、j水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、j行分の映像信号Vsigを順に与えることができる。1水平走査期間毎に(1行単位で)初期化信号Viniを与えなくともよい。このため、表示装置の高精細化が進み、1水平走査期間が相対的に短くなっても、映像信号Vsigの書き込みの制限を緩和することができる。例えば、十分な映像信号の書き込み期間を確保することができ、又は映像信号Vsigの書き込み回数を増加することができる。
上記実施例2において、4行分の映像信号Vsigを順に与える際、同一色の画像を表示する2個の画素PXに映像信号Vsigを続けて与えている。このため、映像信号線VLの駆動周波数(映像信号Vsigの周波数)の低減を図ることができる。このため、映像信号線VLの駆動条件を緩和することができ、また、消費電力を削減することができる。
複数の画素PXの中、列方向Yに隣合う複数の画素PXは、出力スイッチBCTを共用している。この実施形態において、4個又は6個の画素PXが1個の出力スイッチBCTを共用している。
各画素PXに出力スイッチBCTを1個ずつ設ける場合に比べ、出力スイッチBCTの個数を1/4又は1/6に低減することができ、第1走査線Sga、第3走査線Sgc及びリセット配線Sgrの本数を1/2に低減することができ、リセットスイッチRSTの個数を1/2に低減することができる。上記実施例2においては、第3走査線Sgcの本数を1/4に低減することができる。このため、表示装置の狭額縁化を図ることができ、高精細な表示装置を得ることができる。
表示期間Pdにおいて、駆動トランジスタDRTの飽和領域の出力電流IelをダイオードOLEDに与え、発光させる。ここで、駆動トランジスタDRTの利得係数をβとすると、出力電流Ielは次の式で表される。
Iel=β×{(Vsig−Vini−ΔV1)×(Cel+Cad)/(Cs+Cel+Cad)}2
βは次の式で定義される。
β=μ×Cox×W/2L
なお、Wは駆動トランジスタDRTのチャネル幅、Lは駆動トランジスタDRTのチャネル長、μはキャリア移動度、Coxは単位面積当たりのゲート静電容量である。
このため、出力電流Ielは、駆動トランジスタDRTの閾値電圧Vthに依存しない値となり、出力電流Ielへの駆動トランジスタDRTの閾値電圧のばらつきによる影響を排除することができる。
また、上記ΔV1は、駆動トランジスタDRTの移動度μが大きい程、絶対値が大きい値となるため、移動度μの影響も補償することができる。従って、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
上記のことから、映像信号Vsigの書き込みの制限を緩和することができる高精細な表示装置の駆動方法を得ることができる。また、狭額縁化を図ることができる表示装置を得ることができる。
次に、第2の実施形態に係る表示装置及び表示装置の駆動方法について説明する。この実施形態において、上述した第1の実施形態と同一機能部分には同一符号を付し、その詳細な説明は省略する。
図15に示すように、表示パネルDPは、複数本(m/2本)の第4走査線Sgd(1〜m/2)を備えている。また、走査線駆動回路YDR2(若しくは走査線駆動回路YDR1)には、複数の他のリセットスイッチとしての複数のリセットスイッチRST2が設けられている。リセットスイッチRST2及びリセット配線Sgrは一対一で接続されている。
なお、リセットスイッチRSTの個数がm/4個、第3走査線Sgcの本数がm/4個となる場合、リセットスイッチRST2の個数もm/4個となり、第4走査線Sgdの本数がm/4個となる。
リセットスイッチRST2は、リセットスイッチRST等と同一導電型、例えばNチャネル型のTFTにより構成され、また、リセットスイッチRST等と同一工程、同一層構造で形成されている。リセットスイッチRST2も、リセットスイッチRST等と同様に、第1端子(ソース電極)、第2端子(ドレイン電極)、及び制御端子(ゲート電極)を有している。
リセットスイッチRST2は、例えば2行毎に、走査線駆動回路YDR2に設けられている。リセットスイッチRST2は、他のリセット電源と、リセット配線Sgrとの間に接続されている。リセットスイッチRST2において、ソース電極は他のリセット電源に接続されたリセット電源線SLdに接続され、ドレイン電極はリセット配線Sgrに接続され、ゲート電極はリセット制御用ゲート配線として機能する第4走査線Sgdに接続されている。上記のように、リセット電源線SLdは、他のリセット電源に接続され、定電位であるリセット電位Vrst2に固定される。なお、リセット電位Vrst2の値は、上記リセット電位Vrstの値と異なる。ここで、他のリセット電源(リセット電位Vrst2)は、例えば5Vに設定されている。
リセットスイッチRST2は、第4走査線Sgdを通して与えられる制御信号RG2(1〜m/2)に応じて、リセット電源線SLd及びリセット配線Sgr間を導通状態又は非導通状態に切替える。リセットスイッチRST2がオン状態に切替えられることにより、駆動トランジスタDRTのドレイン電極(ソース電極)の電位が初期化される。
走査線駆動回路YDR1、YDR2は、図示しないシフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の画素PXに4種類の制御信号、すなわち、制御信号BG(1〜m/2)、SG(1〜m)、RG(1〜m/2)、RG2(1〜m/2)を供給する。
なお、画素PXには、制御信号RGが直接供給されないが、制御信号RGに応じた所定のタイミングで、リセット電位Vrstに固定されたリセット電源線SLcから所定の電圧が供給される。又は、画素PXには、制御信号RG2に応じた所定のタイミングで、リセット電位Vrst2に固定されたリセット電源線SLdから所定の電圧が供給される。
これにより、第1走査線Sga、第2走査線Sgb、第3走査線Sgc及び第4走査線Sgdは、それぞれ制御信号BG、SG、RG、RG2により駆動される。
次に、上記のように構成された表示装置(有機EL表示装置)の動作について説明する。図16、図17、図18、及び図19は、それぞれ動作表示時の走査線駆動回路YDR1、YDR2の制御信号を示すタイミングチャートである。
図16は、上記第2の実施形態に係る実施例1のRGBW正方画素の配置構成を採り、2水平走査期間で初期化動作を1回、映像信号書き込み動作を2回とする場合の、走査線駆動回路の制御信号を示すタイミングチャートである。なお、本実施形態に係る実施例1の表示装置は、上述した第1の実施形態に係る実施例1の表示装置に、リセットスイッチRST2、第4走査線Sgd及びリセット電源線SLdを付加して形成されている。
図17は、上記第2の実施形態に係る実施例2のRGBW正方画素の配置構成を採り、4水平走査期間で初期化動作を1回、映像信号書き込み動作を4回とする場合の、走査線駆動回路の制御信号を示すタイミングチャートである。なお、本実施形態に係る実施例2の表示装置は、上述した第1の実施形態に係る実施例2の表示装置に、リセットスイッチRST2、第4走査線Sgd及びリセット電源線SLdを付加して形成されている。
図18は、上記第2の実施形態に係る実施例3のRGBW縦ストライプ画素の配置構成を採り、2水平走査期間で初期化動作を1回、映像信号書き込み動作を4回とする場合の、走査線駆動回路の制御信号を示すタイミングチャートである。なお、本実施形態に係る実施例3の表示装置は、上述した第1の実施形態に係る実施例3の表示装置に、リセットスイッチRST2、第4走査線Sgd及びリセット電源線SLdを付加して形成されている。
図19は、上記第2の実施形態に係る実施例4のRGB縦ストライプ画素の配置構成を採り、2水平走査期間で初期化動作を1回、映像信号書き込み動作を6回とする場合の、走査線駆動回路の制御信号を示すタイミングチャートである。なお、本実施形態に係る実施例4の表示装置は、上述した第1の実施形態に係る実施例4の表示装置に、リセットスイッチRST2、第4走査線Sgd及びリセット電源線SLdを付加して形成されている。
上記第1乃至第4実施例の表示装置の駆動方法は、画素PXが画像を表示(発光)するために、オフセットキャンセル動作を2回設けている。但し、上記オフセットキャンセル動作の回数は2回に限定されるものではなく、1回又は3回以上であってもよい。
走査線駆動回路YDR1、YDR2は、例えば、スタート信号(STV1〜STV4)とクロック(CKV1〜CKV4)とから各水平走査期間に対応した1水平走査期間の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号BG、SG、RG、RG2として出力する。
画素回路の動作は、ソース初期化期間Pisに行われるソース初期化動作と、ゲート初期化期間Pigに行われるゲート初期化動作と、オフセットキャンセル期間Poに行われる、オフセットキャンセル(OC)動作と、映像信号書き込み期間Pwに行われる映像信号書き込み動作と、表示期間Pd(発光期間)に行われる表示動作(発光動作)と、に分けられる。
図16乃至図19、図1及び図2に示すように、まず、駆動部10はソース初期化動作を行う。ソース初期化動作では、走査線駆動回路YDR1、YDR2から、制御信号SGが画素スイッチSSTをオフ状態とするレベル、制御信号BGが出力スイッチBCTをオフ状態とするレベル、制御信号RGがリセットスイッチRSTをオン状態とするレベル、
制御信号RG2がリセットスイッチRST2をオフ状態とするレベル(オフ電位:ここではローレベル)に設定される。
出力スイッチBCT、画素スイッチSST及びリセットスイッチRST2がそれぞれオフ、リセットスイッチRSTがオンとなり、ソース初期化動作が開始される。リセットスイッチRSTがオンすることで、駆動トランジスタDRTのソース電極及びドレイン電極がリセット電源の電位(リセット電位Vrst)と同電位にリセットされ、ソース初期化動作は完了する。ここで、リセット電源(リセット電位Vrst)は、例えば−2Vに設定されている。
次に、駆動部10はゲート初期化動作を行う。ゲート初期化動作では、走査線駆動回路YDR1、YDR2から、制御信号SGが画素スイッチSSTをオン状態とするレベル、制御信号BGが出力スイッチBCTをオフ状態とするレベル、制御信号RGがリセットスイッチRSTをオン状態とするレベル、制御信号RG2がリセットスイッチRST2をオフ状態とするレベルに設定される。出力スイッチBCT及びリセットスイッチRST2がオフ、画素スイッチSST及びリセットスイッチRSTがオンとなり、ゲート初期化動作が開始される。
ゲート初期化期間Pigにおいて、映像信号線VLから出力された初期化信号Vini(初期化電圧)は、画素スイッチSSTを通して駆動トランジスタDRTのゲート電極に印加される。これにより、駆動トランジスタDRTのゲート電極の電位は、初期化信号Viniに対応する電位にリセットされ、前フレームの情報が初期化される。初期化信号Viniの電圧レベルは、例えば、2Vに設定されている。
なお、切替え回路13を有している表示装置において、ゲート初期化期間Pigに、制御信号(ASW1、ASW2、ASW3)により全ての切替え素子56がオンに切替えられる。これにより、全ての映像信号線VLに初期化信号Viniが与えられる。
続いて、駆動部10はオフセットキャンセル動作を行なう。制御信号SGがオン電位、制御信号BGがオフ電位、制御信号RGがオフ電位、制御信号RG2がオン電位となる。これによりリセットスイッチRST及び出力スイッチBCTがオフ、画素スイッチSST及びリセットスイッチRST2がオンとなり、閾値のオフセットキャンセル動作が開始される。
オフセットキャンセル期間Poにおいて、駆動トランジスタDRTのゲート電極には映像信号線VL及び画素スイッチSSTを通して初期化信号Viniが与えられ、駆動トランジスタDRTのゲート電極の電位は固定される。なお、オフセットキャンセル期間Poにおいても、切替え回路13を有している表示装置の全ての切替え素子56はオンに切替えられる。
また、リセットスイッチRST2はオン状態にあり、他のリセット電源からリセットスイッチRST2及びリセット配線Sgrを通して駆動トランジスタDRTに電流が流れ込む。ここで、他のリセット電源(リセット電位Vrst2)は、例えば5Vに設定されている。駆動トランジスタDRTのソース電極の電位は、ソース初期化期間Pisに書き込まれた電位(リセット電位Vrst)を初期値とし、駆動トランジスタDRTのドレイン電極−ソース電極間を通って流れ込む電流分を徐々に減少させながら、駆動トランジスタDRTのTFT特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。本実施形態では、オフセットキャンセル期間Poは例えば1μsec程度の時間に設定されている。
オフセットキャンセル期間Po終了時点で、駆動トランジスタDRTのソース電極の電位は、Vini−Vthとなる。これにより、駆動トランジスタDRTのゲート電極−ソース電極間の電圧は、キャンセル点(Vgs=Vth)に到達し、このキャンセル点に相当する電位差が保持容量Csに蓄えられる(保持される)。なお、図16乃至図19に示す例のように、オフセットキャンセル期間Poを2回設ける事が可能である。
続いて、映像信号書き込み期間Pwでは、制御信号SGが画素スイッチSSTをオン状態とするレベル、制御信号BGが出力スイッチBCTをオフ状態とするレベル、制御信号RGがリセットスイッチRSTをオフ状態とするレベル、制御信号RG2がリセットスイッチRST2をオン状態とするレベルに設定される。すると、画素スイッチSST及びリセットスイッチRST2がオン、出力スイッチBCT及びリセットスイッチRSTがオフとなり、映像信号書き込み動作が開始される。
映像信号書き込み期間Pwにおいて、映像信号線VLから画素スイッチSSTを通って駆動トランジスタDRTのゲート電極に映像信号Vsigが書き込まれる。また、他のリセット電源からリセットスイッチRST2及びリセット配線Sgrを経由して駆動トランジスタDRTに電流が流れる。画素スイッチSSTがオンした直後は、駆動トランジスタDRTのゲート電極の電位は、Vsig(R、G、B、W)、駆動トランジスタDRTのソース電極の電位は、Vini−Vth+Cs(Vsig−Vini)/(Cs+Cel+Cad)となる。
その後、ダイオードOLEDの容量部Celを経由して低電位電源線SLbに電流が流れ、映像信号書き込み期間Pw終了時には、駆動トランジスタDRTのゲート電極の電位は、Vsig(R,G,B,W)、駆動トランジスタDRTのソース電極の電位は、Vini−Vth+ΔV1+Cs(Vsig−Vini)/(Cs+Cel+Cad)となる。これにより、駆動トランジスタDRTの移動度のばらつきが補正される。
なお、切替え回路13を有している表示装置において、映像書き込み期間Pwに、制御信号(ASW1、ASW2、ASW3)により各切替え素子群55の切替え素子56が順番にオンに切替えられる。映像信号線VLを時分割駆動することにより、全ての映像信号線VLに映像信号Vsigが順番に与えられる。
最後に、表示期間Pdでは、制御信号SGが画素スイッチSSTをオフ状態とするレベル、制御信号BGが出力スイッチBCTをオン状態とするレベル、制御信号RGがリセットスイッチRSTをオフ状態とするレベル、制御信号RG2がリセットスイッチRST2をオフ状態とするレベルに設定される。出力スイッチBCTがオン、画素スイッチSST、リセットスイッチRST及びリセットスイッチRST2がオフとなり、表示動作が開始される。
駆動トランジスタDRTは、保持容量Csに書込まれたゲート制御電圧に対応した電流量の駆動電流Ielを出力する。この駆動電流IelがダイオードOLEDに供給される。これにより、ダイオードOLEDが駆動電流Ielに応じた輝度で発光し、表示動作を行う。ダイオードOLEDは、1フレーム期間後に、再び制御信号BGがオフ電位となるまで発光状態を維持する。
上述したソース初期化動作、ゲート初期化動作、オフセットキャンセル動作、映像信号書き込み動作、及び表示動作を順次、各画素PXで繰り返し行うことにより、所望の画像を表示する。
上記のように構成された第1の実施形態に係る表示装置及び表示装置の駆動方法によれば、表示装置は、複数の映像信号線VLと、複数の走査線(第1走査線Sga、第2走査線Sgb、第3走査線Sgc、第4走査線Sgd)と、複数のリセット配線Sgrと、複数の画素PXと、を備えている。
表示装置の駆動方法は、ソース初期化動作と、ゲート初期化動作と、オフセットキャンセル動作と、映像信号書き込み動作と、表示動作(発光動作)とを備えている。上記第1実施例では、2水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、2行分の映像信号Vsigを順に与えることができる。上記第2実施例では、4水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、4行分の映像信号Vsigを順に与えることができる。
上記第3実施例では、2水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、2行分の映像信号Vsigを順に与えることができる。上記第4実施例では、2水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、2行分の映像信号Vsigを順に与えることができる。
上述したように、本実施形態において、j水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、j行分の映像信号Vsigを順に与えることができる。このため、上述した第1の実施形態と同様の効果を得ることができる。
走査線駆動回路YDR2はリセットスイッチRST2を有している。オフセットキャンセル動作において、リセットスイッチRST2は、他のリセット電源と、駆動トランジスタDRTとを導通状態に切替えることができる。これにより、オフセットキャンセル動作終了時の駆動トランジスタDRTのドレイン電極−ソース電極間の電圧(Vds)の値を、表示動作時(白表示時)の上記電圧(Vds)の値に近づけることができる。このため、本実施形態では、上記第1の実施形態に係る表示装置に比べて表示品位に優れた表示装置を得ることができる。
上記のことから、映像信号Vsigの書き込みの制限を緩和することができる高精細な表示装置の駆動方法を得ることができる。また、狭額縁化を図ることができる表示装置を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、表示装置の駆動方法は、j水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、j行分以上の映像信号Vsigを順に与えることができる。これにより、上述した実施形態の効果を得ることができる。なお、jは2以上の自然数である。
上記第1の実施形態の実施例1乃至4、及び第2の実施形態の実施例1乃至4に示したように、j水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、j行分の映像信号Vsigを順に与えてもよい。
また、上記第1の実施形態の実施例2、及び第2の実施形態の実施例2に示したように、j行分の映像信号Vsigを順に与える際、同一色の画像を表示する複数の画素PXに映像信号Vsigを続けて与えてもよい。
さらにまた、j水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、(2×j)行分の映像信号Vsigを順に与えてもよい。または、j水平走査期間内に、映像信号線VLに初期化信号Viniを与えた後、(3×j)行分の映像信号Vsigを順に与えてもよい。
TFTの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。各スイッチを構成するTFTや駆動トランジスタDRTは、Nチャネル型のTFTに限らず、Pチャネル型のTFTで形成されていてもよい。同様に、リセットスイッチRST、RST2は、Pチャネル型又はNチャネル型のTFTで形成されていればよい。駆動トランジスタDRT及びスイッチの形状、寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。
また、出力スイッチBCTは、4個又は6個の画素PXに1つ設けて共有される構成としたが、これに限らず、必要に応じて、出力スイッチBCTの数を増減可能である。例えば、2行1列に設けられた2個の画素PXが1個の出力スイッチBCTを共用したり、2行4列に設けられた8個の画素PXが1個の出力スイッチBCTを共用したりしていてもよい。
さらに、画素PXを構成する自己発光素子は、ダイオード(有機ELダイオード)OLEDに限定されず自己発光可能な様々な表示素子を適用して形成することが可能である。
補助容量Cadは、駆動トランジスタDRTのソース電極及び定電位の配線間に接続されていればよい。定電位の配線としては、高電位電源線SLaや、低電位電源線SLbや、リセット配線Sgrを挙げることができる。
本発明の実施形態は、表示装置及び表示装置の駆動方法に限らず、各種の表示装置及び表示装置の駆動方法に適用することが可能である。