JP2000356963A

JP2000356963A - 表示装置、回路基板、回路基板の製造方法

Info

Publication number: JP2000356963A
Application number: JP11167555A
Authority: JP
Inventors: Mutsumi Kimura; 睦木村; Hiroshi Maeda; 浩前田; Yojiro Matsueda; 洋二郎松枝; Kiyobumi Kitawada; 清文北和田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-06-14
Filing date: 1999-06-14
Publication date: 2000-12-26
Anticipated expiration: 2019-06-14
Also published as: JP3770368B2

Abstract

(57)【要約】【課題】画素間および画面全体の輝度ムラを生じない
表示装置の回路配置や製造方法を提供する。【解決手段】電界発光層の電源となる給電配線２０３
と電界発光層に電流を供給するための画素電極２０５と
の間に薄膜トランジスタ１２を備える。薄膜トランジス
タ１２は、ゲート電極２０２が長手に形成されている。
また、画素電極２０５と接続するための第１のコンタク
トホール３０３が長手に形成され、給電配線２０３と接
続するための第２のコンタクトホール３０４が長手に形
成されている。これらゲート電極２０２とコンタクトホ
ール３０３および３０４は、長手方向が平行になってお
り、キャリアの流れる方向と長手方向と直角をなしてい
る。このため引出配線無しで最短距離で均一に電流を電
界発光素子１０に供給可能になっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆる電界発光
（以下「ＥＬ」（Electro-Luminescence）という。）素
子を備えた表示装置に係り、特にＥＬ素子を駆動する駆
動回路の配置や製造方法の改良に関する。

【０００２】

【従来の技術】ＥＬ素子を用いた表示装置における基板
配置に関する公知技術としては、本願出願人の発明に係
る特開平１１−２４６０４号公報に記載されるようなも
のがあった。このような回路では、回路の寄生容量を下
げることができていた。

【０００３】ＥＬ素子を駆動するための能動素子に関し
ては、論文”High Resolution Light Emitting Polymer
Display Driven by Low Temperature Polysilicon Thi
n Film Transistor with Integrated Driver”, Asia D
isplay 98, pp217-220,に記載されているように、ポリ
シリコンを利用した薄膜トランジスタが適している。こ
れらＥＬ素子と薄膜トランジスタとの組み合わせを用い
ることにより、軽量化、薄形化、低消費電力化、広い視
角および高速応答が可能になっていた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記公
知技術を利用した表示装置であっても画素間における明
るさの斑（ムラ）、画面全体の輝度傾斜、筋上の斑など
が生じるという問題点があった。

【０００５】画素間における明るさの斑は、ＥＬ素子は
電流駆動形であるため、能動素子であるＴＦＴを介して
ＥＬ薄膜に流れる電流量に差が生じ、電流量の差がその
まま輝度の差に繋がることが原因であった。

【０００６】画面全体の輝度傾斜は、駆動回路から各Ｅ
Ｌ素子に対して電圧降下が生じ、駆動回路から遠いＥＬ
素子である程暗くなることが原因であった。

【０００７】筋状の斑は、給電配線ごとにその電圧降下
が異なることが原因であった。

【０００８】

【課題を解決するための手段】この問題点に鑑み、本発
明の第1の課題は、画素間の輝度斑を排除可能な回路配
置を提供することにより、画素間において均一な明るさ
が得られる表示装置を提供することである。

【０００９】本発明の第２の課題は、給電配線における
電圧降下を防止可能な回路配置を提供することにより、
表示装置においては画面全体において均一な明るさが得
られ、筋状の斑などが発生しない回路基板を提供するこ
とである。

【００１０】本発明の第３の課題は、画素間の輝度斑を
防止するのに適する結晶化方法を提供することにより、
電界発光素子においては画素間において均一な明るさが
得られるような回路基板の製造方法を提供することであ
る。

【００１１】本発明の第１の課題を解決する発明は、電
流が供給されることによって発光する発光層を備える表
示装置において、発光層の電源となる配線と発光層に電
流を供給するための画素電極との間に能動素子を備え、
能動素子と画素電極とを接続する第１のコンタクトホー
ルが長手に形成されていることを特徴とする表示装置で
ある。

【００１２】本発明の他の態様は、電流が供給されるこ
とによって発光する発光層を備える表示装置において、
発光層の電源となる配線と発光層に電流を供給するため
の画素電極との間に能動素子を備え、能動素子と配線と
を接続する第２のコンタクトホールが長手に形成されて
いることを特徴とする表示装置である。

【００１３】上記能動素子は、長手に形成されたゲート
電極を備えていることを特徴とする。

【００１４】上記能動素子において、第１のコンタクト
ホールにおける長手方向、ゲート電極における長手方向
または第２のコンタクトホールにおける長手方向のうち
いずれか二以上が平行に形成されている。

【００１５】本発明の第２の課題を解決する発明は、複
数の導電体層が絶縁層を介して積層されている回路基板
であって、第１の導電体層によって形成されている第１
の配線パターンとは異なる第２の導電体層によって、当
該第１の配線パターンに沿った第２の配線パターンが形
成されており、第１の配線パターンと第２の配線パター
ンとが少なくとも一部でコンタクトホールにより電気的
に接続されていることを特徴とする回路基板である。

【００１６】ここで、上記第１の導電体層または第２の
導電体層のいずれか一方は、複数の導電体層のうち最も
抵抗率の低い材料で形成された導電体層である。

【００１７】本発明は、例えば、上記回路基板における
配線パターンを、発光層に電源を供給するための電源配
線に適用したことを特徴とする表示装置である。

【００１８】本発明の第3の課題を解決する発明は、エ
ネルギーを供給することによって半導体を結晶化させる
工程を備える回路基板の製造方法において、線状にエネ
ルギーを供給して半導体層を結晶化させる場合に、当該
半導体層においてキャリアが流れる方向と略平行な方向
に当該線状に供給されるエネルギーの長手方向を一致さ
せて当該半導体層全体を結晶化させることを特徴とする
回路基板の製造方法である。

【００１９】本発明の他の態様は、エネルギーを供給す
ることによって半導体を結晶化させる工程を備える回路
基板の製造方法において、線状にエネルギーを供給して
半導体層を結晶化させる場合に、当該半導体層に形成す
るゲート電極における長手方向と略直角な方向に当該線
状に供給されるエネルギーの長手方向を一致させて当該
半導体層全体を結晶化させることを特徴とする回路基板
の製造方法である。

【００２０】

【発明の実施の形態】次に本発明の好適な実施の形態
を、図面を参照して説明する。（実施形態1）本発明の実施形態１は、画素間の輝度斑
を解消可能な表示装置の回路配置に関する。

【００２１】図１に本実施形態の表示装置における画素
構造の平面図、図２に図１におけるＡ−Ａ切断面の断面
図を示す。これらの図は一つの画素領域について拡大し
て示したものである。図１は、配線層上の層構造を削除
して示している。

【００２２】表示装置は、図１に示すように、画素領域
１ごとに、電界発光素子１０、制御トランジスタ１１お
よび駆動トランジスタ１２が形成されて構成される。

【００２３】制御トランジスタ１１および駆動トランジ
スタ１２は、薄膜トランジスタ（ＴＦＴ）としての構造
を備えている。

【００２４】制御トランジスタ１１において、第１の半
導体層１０１ａのソース側はコンタクトホール３０１を
介して信号配線２０４（ｓｉｇ）に電気的に接続されて
いる。第１の半導体層１０１ａのドレイン側は、電極２
０７が設けられ、１つのコンタクトホール３０２を介
し、当該コンタクトホール３０２内で駆動トランジスタ
１２のゲート電極２０２に電気的に接続されている。

【００２５】駆動トランジスタ１２においては、図２に
示すように、第２の半導体層１０１ｂのソース側は、コ
ンタクトホール３０４を介して給電配線２０３（ｃｏ
ｍ）に電気的に接続されている。第２の半導体層１０１
ｂのドレイン側は、コンタクトホール３０３を介して画
素電極２０５に電気的に接続されている。

【００２６】また駆動トランジスタ１２部分では、図２
に示すように、基板上に第２の半導体層１０１ｂが形成
され、当該半導体層１０１ｂ上にゲート絶縁膜１０２を
介してゲート電極２０２が形成されている。ゲート絶縁
膜１０２上には層間絶縁膜１０３が形成されている。第
２の半導体層１０１ｂのドレイン側には、層間絶縁膜１
０３上で、かつ、層間絶縁膜１０３に貫通されたコンタ
クトホール３０３を介して画素電極２０５が電気的に接
続して設けられ、当該画素電極の領域に対応して電界発
光素子が設けられる。電界発光素子１０の断面構造は、
図２に示すように、画素電極２０５上に発光層１０５お
よび共通電極２０６が積層された構造となっている。特
にインクジェット法等により画素電極２０５上に選択的
に発光層１０５を形成することができる。発光層１０５
には、後述するような電流で発光する有機発光材料を使
用する。画素電極２０５を陽極、共通電極２０６を陰極
として駆動させる場合、発光層１０５と画素電極２０５
間に必要に応じて正孔注入層を、発光層１０５と画素電
極２０５間に電子輸送層を設けてもよい。層間絶縁膜上
の画素電極の領域以外の駆動トランジスタに対応する領
域に、画素を区画するバンク層１０７を設ける。

【００２７】上記の構造の他に、図９で後述するよう
に、半導体層１０１ｂのドレイン側にドレイン電極を、
層間絶縁膜１０３上に第２の層間絶縁膜（１０４）を、
当該第２の層間絶縁膜（１０４）上に画素電極２０５を
各々設け、当該第２の層間絶縁膜（１０４）に設けたコ
ンタクトホール３０５Ａを介して画素電極２０５とドレ
イン電極とを電気的に接続し、当該画素電極領域におい
て発光層１０５を形成し、第２の層間絶縁膜（１０４）
上の画素電極の領域以外の駆動トランジスタに対応する
領域にバンク層（１０７）を設けることもできる。

【００２８】本実施形態では、特に、能動素子である駆
動トランジスタ１２と画素電極２０５とを接続する第１
のコンタクトホール３０３が長手に形成されている点、
駆動トランジスタ１２と給電配線２０３とを接続する第
２のコンタクトホール３０４が長手に形成されている
点、および駆動トランジスタ１２が長手に形成されたゲ
ート電極を備えている点に特徴を有する。第１のコンタ
クトホール３０４における長手方向、ゲート電極２０２
における長手方向および第２のコンタクトホール３０３
における長手方向が、互いに実質的に平行に形成されて
いる点にも特徴がある。

【００２９】材料に関し、透明基板１００は、光透過性
があり、一定の機械的強度を有するガラス、石英などが
使用される。第１および第２の半導体層１０１ａ，ｂ
は、例えば実施形態３で説明するように、パターン化さ
れたアモルファスシリコンにレーザ光を照射して重合化
したポリシリコンで形成され、ソース・ドレインに不純
物がドーピングされている。ゲート絶縁膜１０２、層間
絶縁膜１０３、バンク層１０４は、酸化珪素、窒化珪
素、ポリイミドなどの絶縁材料で形成されている。ゲー
ト電極２０１，２０２、給電配線２０３、信号配線２０
４、電極層２０７としては、アルミニウム、タンタル、
モリブデン、チタン、タングステン、銅などを使用可能
である。ゲート電極２０１・２０２は、ゲート絶縁膜１
０２上で同時にパターン形成が可能である。共通電極２
０６には、電界発光素子における陰極としてアルミニウ
ムまたはアルミニウムと他の元素（リチウムやカルシウ
ムなど）の合金を使用可能である。画素電極２０５に
は、電界発光素子の陽極として、ＩＴＯなど光透過性と
導電性を有する材料を使用可能である。発光層１０５に
は、低分子または高分子の有機発光材料が用いられる。
有機発光材料としては公知技術の種々の材料を適用可能
である。

【００３０】ここで給電配線２０３や信号配線２０４
は、当該回路基板上に使用する金属層のうち最も抵抗率
の小さい材料（例えばアルミニウム）の層で形成するこ
とが好ましい。給電配線や信号配線は、特に電界発光素
子を用いた表示装置では多くの電流が流れるため、抵抗
率が小さいほど電圧降下を少なくすることができるから
である。電圧降下が少なければ、配線の末端にある画素
領域にも所定の電圧が供給でき、駆動回路に近い画素領
域と同様の明るさで電界発光素子を発光させることが可
能だからである。

【００３１】図３に画素領域１における等価回路を示
す。

【００３２】上記回路基板の配置により、制御トランジ
スタ１１のソースが信号配線２０４、ゲートがゲート電
極２０１（走査配線ｇａｔｅ）、ドレインが駆動トラン
ジスタ１２のゲート電極２０２に接続されている。この
ゲート電極２０２の配線は、図１に示すように給電配線
２０３と重なる延設部を備えることにより電位を保持す
るための保持容量１４を形成している。駆動トランジス
タ１２のソースは給電配線２０３に接続され、ドレイン
は電界発光素子１０のアノード（陽極）に接続されてい
る。電界発光素子１０のカソード（陰極）は共通電極２
０６となり、一定の電位に接地されている。

【００３３】図４に上記画素領域１の集合である表示装
置の全体回路図を示す。

【００３４】当該表示装置は、信号配線ｓｉｇに信号側
駆動回路２および検出回路４が接続され、画像信号を信
号配線ｓｉｇに供給するようになっている。給電配線ｃ
ｏｍには、一定電圧に電流を供給可能に維持されてい
る。走査配線ｇａｔｅには走査側駆動回路３が接続さ
れ、走査信号を走査配線ｇａｔｅに供給するようになっ
ている。信号側駆動回路２および走査側駆動回路３は、
Ｎ型のトランジスタとＰ型のトランジスタとで相補型ト
ランジスタ回路が形成されている。相補型トランジスタ
によって、駆動回路として機能させるためのシフトレジ
スタ、レベルシフタ、アナログスイッチ、ラッチなどの
基本回路が構成されている。

【００３５】上記構成において、走査配線ｇａｔｅを介
して走査信号が制御トランジスタ１１のゲート電極２０
１に供給されると、制御トランジスタ１１がオン状態に
なり、信号配線ｓｉｇを介して画像信号の電位がドレイ
ンに供給される。この電位は保持容量１４において保持
される。画像信号として画素を点灯させる電位が供給さ
れていると、駆動トランジスタ１２がオン状態になり、
ソースを介して画素電極２０５に電源電流が供給される
ようになる。発光層１０５では、画素電極２０５から輸
送された正孔と共通電極２０６から輸送された電子とが
結合して電界発光現象を生じ発光する。発光層１０５か
らの光は透明電極である画素電極２０５を介して透明基
板１００より射出される。

【００３６】このとき、駆動トランジスタ１２のソース
と給電電極２０３を直接コンタクトホールで接続した
り、ドレインと画素電極２０５とを直接コンタクトホー
ルで接続したりしてあるので、能動素子から配線までの
引出配線が無く、給電配線２０３を介して最短距離で画
素電極２０５に電流を供給できる。また第１コンタクト
ホール３０４や第２コンタクトホール３０３が長手に形
成されているので、接触抵抗が少ない。このため電圧降
下を最小限に押さえることができる。コンタクトホール
はゲート電極や給電配線と長手方向が平行に形成されて
おり、引出配線のための面積が不要なので、抵抗をさら
に下げることが可能となり、面積効率がよい。すなわち
画素間、さらには画素内における輝度斑を少なくし、明
るい表示を可能にすることができる。

【００３７】さらに引出配線による電力消費も無くすこ
とができ、発熱を抑制できる。これらの作用により、表
示装置としての画質を向上させることができる。（実施形態２）本発明の実施形態２は、画素間の輝度斑
をさらに低減可能な電界発光素子を用いた表示装置の回
路配置に関する。

【００３８】図５に本実施形態の表示装置における画素
構造の平面図、図６に図５におけるＡ−Ａ切断面の断面
図を示す。これらの図は一つの画素領域について拡大し
て示したものである。図５は、配線層の上の層構造を削
除して示している。

【００３９】当該表示装置は、これらの図に示すよう
に、ほぼ実施形態１と同様の回路配置および層構造を備
えている。ただし、給電配線２０３と駆動トランジスタ
１２とのコンタクトホール部分の構成が異なる。他の構
成は実施形態１と同様であるため同一の符号を付し、そ
の説明を省略する。

【００４０】駆動トランジスタ１２は、図５に示すよう
に、コンタクトホール３０６を介して給電配線２０３に
電気的に接続されている。特に本実施形態では、第１の
導電体層によって形成されている第１の配線パターンと
は異なる第２の導電体層によって、当該第１の配線パタ
ーンに沿った第２の配線パターンが形成されており、第
１の配線パターンと第２の配線パターンとが少なくとも
一部でコンタクトホールにより電気的に接続されている
点に特徴がある。具体的には、第１の導電体層はアルミ
ニウムで形成された給電配線２０３であり、第２の導電
体層は例えばタンタルなどで形成された電極層２０８で
ある。電極層２０８は、薄膜トランジスタのゲート電極
層２０２を形成する際に、全体に形成され、パターニン
グされた電極層である。つまり、上層に形成される給電
配線２０３の部分と平行して、ゲート電極層２０２と同
一の層がパターニングされたものである。コンタクトホ
ール３０５により電極層２０８と給電配線２０３とが電
気的に接続され、コンタクトホール３０６により給電配
線２０３と第２の半導体層１０１ｂとが電気的に接続さ
れている。

【００４１】このような構成では、複数の導電体層が電
気的に接続されることにより、結果的に配線パターンの
断面積を大きくしていることになる。二つの導電体層を
併せた低効率は両者の抵抗率の並列接続に等価なものと
なり、いずれか単独で配線した場合より明らかに抵抗率
が下がる。

【００４２】したがって、このような回路配置および層
構造を備えることによって、当該回路基板は配線におけ
る抵抗値を下げることができる。このため電界発光素子
に多量の電流を流す場合でも給電配線の下流における電
圧降下を最小限に押さえることができ、画素間の輝度斑
を少なくすることができる。

【００４３】また給電配線間の電圧降下の差を低減する
ことにより、筋状の斑を抑制できる。

【００４４】このような作用効果は、その回路基板に形
成されている複数の導電性層を配線のために相互に連結
した回路配置を備えた回路基板で達成される。このよう
な複数の導電体層を並行させる配線は、電流量の多いあ
らゆる配線に適用可能である。例え複数の導電体層を連
結できる領域が断続的であっても、配線の長手方向にお
ける抵抗率を下げることができるため、効果的である。（実施形態３）本発明の実施形態３は、上記実施形態の
ような能動素子に適する回路基板の製造方法に関する。

【００４５】本実施形態は、特に線状にエネルギーを供
給して半導体層を結晶化させる工程において、当該半導
体層に形成するゲート電極における長手方向と略直角な
方向に当該線状に供給されるエネルギーの長手方向を一
致させて当該半導体層全体を結晶化させる点に特徴があ
る。

【００４６】以下、実施形態１に示した表示装置の製造
工程においてこの特徴点について説明する。

【００４７】図７に本実施形態の回路基板の製造方法に
おける特徴を説明する平面図を示す。

【００４８】まず、透明基板１００に対してＴＥＯＳ
（テトラエトキシシラン）や酸素ガスなどを原料ガスと
してプラズマＣＶＤ法を適用し、約２０００〜５０００
オングストロームの下地保護層（図示せず）を形成す
る。次いで透明基板１００の温度を一定に保持し、下地
保護層上にプラズマＣＶＤ法を適用し、約１００〜１０
００オングストロームのアモルファスシリコン層１０１
を形成する。この層は、薄膜トランジスタの半導体層を
構成するものである。次いでこのアモルファスシリコン
層１０１に線状エネルギーを供給する。例えばレーザア
ニール法では、例えば出力強度２００ｍＪ／ｃｍ^２程度
のエキシマレーザを線状に照射し、図７に示すような方
向でアモルファスシリコン層上にレーザ光を照射してい
く。

【００４９】このとき、レーザ光の照射パターンの長手
方向が配線の長手方向と直角、すなわち配線の幅方向に
平行になるようにし、配線の長手方向にレーザ光を走査
する点が重要である。言い換えれば、当該アモルファス
シリコン層においてキャリアが流れる方向と略平行な方
向に当該線状に供給されるエネルギーの長手方向を一致
させて当該半導体層全体を結晶化させるのである。

【００５０】レーザの出力強度がばらつくことは避けら
れないため、このような走査方向を採ることで、製造段
階において結晶化が不十分なレーザ光の照射部が生じた
としても、他のレーザ光の照射部で補償され、寄生抵抗
が均一化され動作不具合を発生する可能性を極めて低く
することができる。その結果として、画素間において均
一な明るさで電界発光素子を発光させることができる。

【００５１】なお、キャリアの流れの方向と必ずしも平
行でなくとも、レーザ光の照射パターンが薄膜トランジ
スタにおけるキャリアの流れを完全に分断しないように
走査していけばよい。線状の走査によりアモルファス状
態のシリコンを結晶化させることが可能な方法であれ
ば、レーザ光に限らず他のエネルギー供給手段を使用し
てもよい。

【００５２】なお、エネルギーが点状に供給されるレー
ザ光を用いることもできる。この場合には、レーザ光の
照射点をキャリアの流れる方向に平行な方向に走査し、
走査ラインを徐々に下げながら全体を走査する。そのと
き上下の走査ラインが一部で重なるように走査する。す
なわち、レーザの照射点におけるレーザ強度のピーク値
の９０％に相当する部分が走査ライン間で重なるように
して走査していく。

【００５３】適正なレーザ光の照射により、アモルファ
ス状態のシリコンが重合し、ポリシリコン層１０５が形
成される。その後は公知技術を適用して表示素子として
の層構造を形成していく。

【００５４】まず半導体層１０１ａ、ｂの形成後、ゲー
ト酸化膜１０２を形成する。次いでアルミニウム、タン
タル、モリブデン、チタン、タングステンなどの金属を
スパッタ法等で蒸着し、ゲート電極２０１、２０２を形
成し、パターニングを行う。この状態でイオンを打ち込
んで自己整合的に駆動トランジスタ１２や制御トランジ
スタ１１にソース・ドレイン領域を形成する。層間絶縁
膜１０３を酸化膜や窒化膜で形成してからコンタクトホ
ールを形成し、配線２０３，２０４、画素電極２０５を
パターン形成する。バンク層１０７を形成した後、電界
発光素子１０を形成する画素領域のみバンク層を除去す
る。蒸着法、スパッタ法、スピンコートなどの塗布法、
スキージ法、インクジェット法等を利用して画素領域に
半導体材料を充填し発光層１０５を形成する。最後に共
通電極２０６を全体的に形成して、回路配線を行えば表
示装置が完成する。（実施例）上記実施形態を実施して電界発光素子を用い
た表示装置を製造した。図８に実施例の表示装置におけ
る一部の画素配置の平面図、図９にそのＡＡ切断面の断
面図、図１０にそのＢＢ切断面の断面図、図１１にＣＣ
切断面の断面図、図１２にそのＤＤ切断面の断面図を示
す。実施形態１と同等な構成には、同様の符号を付して
ある。

【００５５】実施例の表示装置は、図８から判るよう
に、３つの発光素子１０Ａ，１０Ｂおよび１０Ｃで、一
つの画素を表示するように構成されている。このように
複数の発光素子で一つの画素を構成する技術は、輝度の
階調を上げるために採用される。

【００５６】給電配線２０３（ｃｏｍ）、一組の信号配
線２０４Ａ（ｓｉｇＡ）およびＢ（ｓｉｇＢ）並びに走
査配線２０１（ｇａｔｅ）が各画素領域に配線されてい
る。給電配線２０３の近傍には、駆動トランジスタ１２
Ａと１２Ｂとが設けられている。走査配線２０１は複数
のゲート電極２０２ａＡや２０２ａＢがパターニングさ
れ、制御トランジスタ１１Ａと１１Ｂとが設けられてい
る。

【００５７】制御トランジスタ１１Ａと駆動トランジス
タ１２Ａとは発光素子１０Ａおよび１０Ｂを駆動するも
のである。制御トランジスタ１１Ａは、第１の半導体層
１０１ａＡのソースがコンタクトホール３０６Ａを介し
て信号配線２０４Ａに電気的に接続されている。ドレイ
ンが１つのコンタクトホール３０２Ａ内で電極層２０７
Ａを介して駆動トランジスタ１２Ａのゲート電極２０２
ｂＡに接続されている。ゲート電極２０２ｂＡは給電配
線２０３と重なる延設部が設けられており、保持容量を
形成している。駆動トランジスタ１２Ａは、第２の半導
体層１０１ｂＡのソースが給電配線２０３とコンタクト
ホール３０４Ａで電気的に接続され、ドレインが電極層
２０８Ａとコンタクトホール３０３Ａで電気的に接続さ
れている。電極層２０８Ａは、コンタクトホール３０５
Ａで発光素子１０Ａの画素電極２０５Ａと、コンタクト
ホール３０５Ｂで発光素子１０Ｂの画素電極２０５Ｂと
それぞれ電気的に接続されている。

【００５８】制御トランジスタ１１Ｂと駆動トランジス
タ１２Ｂとは発光素子１０Ｃを駆動するものである。制
御トランジスタ１１Ｂは、第１の半導体層１０１ａＢの
ソースがコンタクトホール３０６Ｂを介して信号配線２
０４Ｂに電気的に接続されている。ドレインが１つのコ
ンタクトホール３０２Ｂ内で電極層２０７Ｂを介して駆
動トランジスタ１２Ｂのゲート電極２０２ｂＢに接続さ
れている。ゲート電極２０２ｂＢは給電配線２０３と重
なる延設部が設けられており、保持容量を形成してい
る。駆動トランジスタ１２Ｂは、第２の半導体層１０１
ｂＢのソースが給電配線２０３とコンタクトホール３０
４Ｂで電気的に接続され、ドレインが電極層２０８Ｂと
コンタクトホール３０３Ｂで電気的に接続されている。
電極層２０８Ｂは、コンタクトホール３０５Ｂで発光素
子１０Ｃの画素電極２０５Ｃと電気的に接続されてい
る。

【００５９】本実施例の層構造としては、図９乃至図１
２に示すように、ゲート絶縁膜１０２上に、走査配線２
０１やゲート電極２０２ａや２０２ｂを形成する電極層
がパターニングされて設けられている。その上には、第
１の層間絶縁膜１０３が設けられ、第１の層間絶縁膜１
０３上に配線２０３、２０４Ａ、２０４Ｂ、２０８Ａ、
２０８Ｂ、２０４Ａ、２０４Ｂ、電極層２０７Ａ、２０
７Ｂが設けられている。第2の層間絶縁膜１０４には、
画素電極２０５Ａ、２０５Ｂや画素間を区画するバンク
層１０６，１０７が形成されている。画素電極２０５Ａ
上には発光層１０５Ａが、画素電極２０５Ｂ上には発光
層１０５Ｂが設けられている。なお、本実施例の表示装
置は、例えば発光層１０５Ａや１０５Ｂをスピンコート
により塗布することで、画素領域のみならずバンク上に
も延設されている。

【００６０】上記構成において、発光素子１０Ａおよび
１０Ｂからなる組と発光素子１０Ｃとの発光の有無を制
御することで、４階調を表示可能になっている。すなわ
ち、信号配線２０４ＡおよびＢに画像信号の輝度の階調
に応じた電圧を供給することにより、どの発光素子を点
灯させるかを制御するようになっている。駆動トランジ
スタ１２ＡおよびＢのゲート電極２０２ｂＡ、２０２ｂ
Ｂ、コンタクトホール３０４Ａ、３０３Ａ、３０４Ｂ、
３０３Ｂは、実施形態で説明したような回路配置を備え
ている。このため画素間で輝度斑の無い表示が可能にな
っている。

【００６１】すなわち、本実施例では、実施形態と同様
の作用効果が得られる他、電界発光領域が円形に形成さ
れている点でも特徴がある。（その他の変形例）本発明は、上記実施形態に限定され
ることなく種々に変形して適用することが可能である。

【００６２】例えば、実施形態１における上記駆動トラ
ンジスタにおいて説明したような、ゲート電極、コンタ
クトホール、配線などの回路配置は、比較的大きな電流
を消費するあらゆる回路のための能動素子に適用可能で
ある。

【００６３】同様に、実施形態２における複数の導電体
層による配線は、電界発光素子を利用した表示装置に限
ること無く、比較的大きな電流を消費する回路の配線に
適用可能である。

【００６４】実施形態３における回路基板の製造方法
は、レーザアニールなどを行って半導体層を結晶化させ
るようなあらゆる製造の局面で適用可能である。すなわ
ち半導体などにおけるキャリアの流れる方向を横切らな
いように、キャリアの流れに平行に線状エネルギーの長
手方向を一致させて照射すれば、例え不十分なエネルギ
ー照査の部分が生じても、素子自体が動作不良になるこ
とが少ないからである。

【００６５】

【発明の効果】第１の課題を解決する発明によれば、画
素間の輝度斑を排除可能な回路配置を備えたので、画素
間において均一な明るさが得られる表示装置を提供する
ことが可能である。

【００６６】第２の課題を解決する発明によれば、給電
配線における電圧降下を防止可能な回路配置を備えたの
で、電界発光素子を用いた表示装置においては画面全体
において均一な明るさが得られ、筋状の斑が発生しない
回路基板を提供することが可能である。

【００６７】第３の課題を解決する発明によれば、画素
間の輝度斑を防止するのに適する結晶化方法を備えたの
で、電界発光素子においては画素間において均一な明る
さが得られるような回路基板の製造方法を提供すること
が可能である。

【図面の簡単な説明】

【図１】実施形態1の表示装置の画素構造を説明する平
面図。

【図２】実施形態1の表示装置の画素構造を説明する断
面図。

【図３】画素の等価回路を説明する回路図。

【図４】表示装置の全体回路を説明する回路図。

【図５】実施形態２の表示装置の画素構造を説明する平
面図。

【図６】実施形態２の表示装置の画素構造を説明する断
面図。

【図７】実施形態３の回路基板の製造方法を説明する平
面図。

【図８】実施例の表示素子の画素構造を説明する平面
図。

【図９】Ａ−Ａ切断面における断面図。

【図１０】Ｂ−Ｂ切断面における断面図。

【図１１】Ｃ−Ｃ切断面における断面図。

【図１２】Ｄ−Ｄ切断面における断面図。

【符号の説明】

１０電界発光素子１１制御トランジスタ１２駆動トランジスタ（能動素子）１４キャパシタ（ｃａｐ）１０１ポリシリコン層（ｐ−Ｓｉ）１０２ゲート絶縁膜１０３第１層間絶縁膜１０４第２層間絶縁膜１０６、１０７バンク層１０５発光層（必要に応じてキャリア輸送層含む）２０１走査配線（ｇａｔｅ、Ａｌ）２０２ゲート電極（Ｔａ）２０３給電配線（ｃｏｍ、Ａｌ）２０４信号配線（ｓｉｇ）２０５画素電極（アノード、ＩＴＯ）２０６共通電極（カソード、Ａｌ：Ｌｉ）３０３、３０４コンタクトホール

───────────────────────────────────────────────────── フロントページの続き (72)発明者松枝洋二郎長野県諏訪市大和３丁目３番５号セイコーエプソン株式会社内 (72)発明者北和田清文長野県諏訪市大和３丁目３番５号セイコーエプソン株式会社内Ｆターム(参考） 3K007 AB02 AB06 BA06 BB07 CA01 CB01 CC00 DA01 DB03 EB00 FA01 FA02 5C094 AA04 AA23 AA48 AA55 BA03 BA29 CA19 DA13 DB01 DB04 EA04 EA05 EA07 EB02 FA01 FA02 FB12 GB10 5E317 AA11 AA25 BB01 BB11 BB16 BB17 CC17 CD32 GG11 5F110 BB01 BB02 CC02 DD02 DD03 EE02 EE03 EE04 FF01 FF02 FF03 GG02 GG13 GG25 GG45 HJ13 HL02 HL03 HL04 HL07 HL14 NN02 NN23 NN24 NN27 PP03 PP05 PP24 QQ11

Claims

【特許請求の範囲】

【請求項１】電流が供給されることによって発光する
電界発光層を備える表示装置において、発光層の電源となる配線と発光層に電流を供給するため
の画素電極との間に能動素子を備え、前記能動素子と前記画素電極とを接続する第１のコンタ
クトホールが長手に形成されていることを特徴とする表
示装置。
【請求項２】電流が供給されることによって発光する
発光層を備える表示装置において、発光層の電源となる配線と発光層に電流を供給するため
の画素電極との間に能動素子を備え、前記能動素子と前記配線とを接続する第２のコンタクト
ホールが長手に形成されていることを特徴とする表示装
置。
【請求項３】前記能動素子は、長手に形成されたゲート電極を備えていることを特徴と
する請求項１または請求項２のいずれか一項に記載の表
示装置。
【請求項４】前記第１のコンタクトホールにおける長
手方向、前記ゲート電極における長手方向または前記第
２のコンタクトホールにおける長手方向のうちいずれか
二以上が平行に形成されている請求項３に記載の電界発
光表示装置。
【請求項５】複数の導電体層が絶縁層を介して積層さ
れている回路基板であって、第１の導電体層によって形成されている第１の配線パタ
ーンとは異なる第２の導電体層によって、当該第１の配
線パターンに沿った第２の配線パターンが形成されてお
り、前記第１の配線パターンと前記第２の配線パターン
とが少なくとも一部でコンタクトホールにより電気的に
接続されていることを特徴とする回路基板。
【請求項６】前記第１の導電体層または第２の導電体
層のいずれか一方は、複数の導電体層のうち最も抵抗率
の低い材料で形成された導電体層である請求項５に記載
の回路基板。
【請求項７】請求項５に記載の回路基板における配線
パターンを、発光層に電源を供給するための電源配線に
適用したことを特徴とする表示装置。
【請求項８】エネルギーを供給することによって半導
体を結晶化させる工程を備える回路基板の製造方法にお
いて、線状にエネルギーを供給して半導体層を結晶化させる場
合に、当該半導体層においてキャリアが流れる方向と略
平行な方向に当該線状に供給されるエネルギーの長手方
向を一致させて当該半導体層全体を結晶化させることを
特徴とする回路基板の製造方法。
【請求項９】エネルギーを供給することによって半導
体を結晶化させる工程を備える回路基板の製造方法にお
いて、線状にエネルギーを供給して半導体層を結晶化させる場
合に、当該半導体層に形成するゲート電極における長手
方向と略直角な方向に当該線状に供給されるエネルギー
の長手方向を一致させて当該半導体層全体を結晶化させ
ることを特徴とする回路基板の製造方法。