JP5309854B2 - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
JP5309854B2
JP5309854B2 JP2008257148A JP2008257148A JP5309854B2 JP 5309854 B2 JP5309854 B2 JP 5309854B2 JP 2008257148 A JP2008257148 A JP 2008257148A JP 2008257148 A JP2008257148 A JP 2008257148A JP 5309854 B2 JP5309854 B2 JP 5309854B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
common electrode
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008257148A
Other languages
English (en)
Other versions
JP2009026770A (ja
Inventor
睦 木村
浩 前田
洋二郎 松枝
清文 北和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008257148A priority Critical patent/JP5309854B2/ja
Publication of JP2009026770A publication Critical patent/JP2009026770A/ja
Application granted granted Critical
Publication of JP5309854B2 publication Critical patent/JP5309854B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、いわゆる電界発光(Electro-Luminescence)素子を形成するために適する回路基板の改良に関する。
電界発光素子を用いた表示装置における基板配置に関する公知技術としては、本願出願人の発明に係る特開平11−24604号公報に記載されるようなものがあった。この公報には、電界発光素子の形成領域を取り囲んで、駆動回路を配した回路基板が開示されていた。
電界発光素子は電流を供給して発光させるものであるため、配線の抵抗が高いと電圧降下が大きくなり、輝度が低くなり易い。これに対処するために、従来、技術常識から抵抗率の低い金属を配線層の材料として使用することが必要であった。
しかし、回路基板の全体的な電圧降下の防止について十分に考慮されていなかった。
特に、最も大きな電流が流れるのは、複数の電界発光素子からの電流が流れる共通電極である陰極である。この陰極パターンにおいて、抵抗率が高いと多量の電流により大きな電圧降下を生じ、画像表示全体を暗くしかねない。
そこで本発明は、共通電極における電圧降下を少なくし、明るい画像表示を可能にするための発光素子用回路基板およびその基板を使用した電子機器を提供することを目的とする。
本発明の表示装置は、表示領域において発光による表示を行う表示装置であって、基板と、前記基板上の前記表示領域に配置された複数の画素電極と、前記複数の画素電極に対向して配置された共通電極と、前記画素電極と前記共通電極との間に配置された発光層と、前記基板上に配置された、外部への接続を行うための取出端子と、前記基板上に配置され、前記取出端子に電気的に接続されたコンタクト配線と、前記コンタクト配線と前記共通電極との間に形成された少なくとも一層の層間絶縁膜と、前記共通電極と前記コンタクト配線とを電気的に接続するコンタクトパターンと、を備え、前記コンタクトパターンは、前記層間絶縁膜に設けられたスルーホールを介して前記共通電極と前記コンタクト配線とを電気的に接続し、前記スルーホールには、前記共通電極と前記コンタクト配線との間に、前記画素電極と同一の材料からなる第1の導電性層が配置されていることを特徴とする。
本発明の表示装置は、基板上に、画素電極と、前記画素電極上に設けられた発光層と、前記発光層上に設けられた共通電極と、外部への接続を行うための取出端子と、前記共通電極と前記取出端子とを電気的に接続する第1の導電性層と、を備え、前記画素電極および前記第1の導電性層は、前記基板と前記共通電極との間に設けられた第1の層に設けられており、前記共通電極および前記取出端子は、前記第1の層上に設けられた第2の層に設けられていることを特徴とする。
本発明の表示装置は、基板上に、画素電極と、前記画素電極上に設けられた発光層と、前記発光層上に設けられた共通電極と、外部への接続を行うための取出端子と、前記基板と前記共通電極との間の層に設けられた、前記共通電極と前記取出端子とを電気的に接続する第1の導電性層と、前記基板と前記第1の導電性層との間の層に設けられた、前記第1の導電性層と前記取出端子とを電気的に接続する第2の導電性層と、を備え、前記共通電極と前記第1の導電性層とは、互いに接する部分を有し、前記第1の導電性層と前記第2の導電性層とは、互いに接する部分を有することを特徴とする。
本発明の表示装置は、基板上に、画素電極と、前記画素電極上に設けられた発光層と、前記発光層上に設けられた共通電極と、外部への接続を行うための取出端子と、前記基板と前記共通電極との間の層に設けられた、前記共通電極と前記取出端子とを電気的に接続する第1の導電性層と、前記基板と前記第1の導電性層との間の層に設けられた、前記第1の導電性層と前記取出端子とを電気的に接続する第2の導電性層と、を備え、平面視において、前記共通電極と前記第1の導電性層とは、互いに接して重なる部分を有し、前記第1の導電性層と前記第2の導電性層とは、互いに接する部分を有することを特徴とする。
上記表示装置において、前記画素電極および前記第1の導電性層は、前記基板と前記共通電極との間に設けられた第1の層に設けられていることが好ましい。
上記表示装置において、前記第2の導電性層は、前記第1の導電性層と平面的に重なる第1の部分と、前記基板の端部と前記第1の部分との間に位置するように設けられた第2の部分と、を有することが好ましい。
上記表示装置において、前記第2の導電性層は、前記取出端子と平面的に重なる第3の部分と、を有し、前記第3の部分は、前記第1の部分および前記第2の部分から延在するように設けられていることが好ましい。
上記表示装置において、前記第1の導電性層と、前記共通電極とは、互いに異なる材料からなることが好ましい。
上記表示装置において、前記基板上には、前記画素電極に対応する開口部が設けられたバンク層が設けられており、前記共通電極と前記第1の導電性層とは、前記バンク層に設けられた第1のコンタクトホールを介して電気的に接続されていることが好ましい。
上記表示装置において、前記画素電極及び前記第1の導電性層は、ITOからなることが好ましい。
上記表示装置において、前記基板と前記第1の層との間には、第3の層が設けられており、前記第3の層には、前記第1の導電性層と前記取出端子とを電気的に接続する第2の導電性層が設けられており、前記第1の層と前記第3の層との間には、第1の層間絶縁層が設けられており、前記第1の導電性層と前記第2の導電性層とは、前記第1の層間絶縁層に設けられた第2のコンタクトホールを介して電気的に接続されていることが好ましい。
上記表示装置において、前記基板上には、前記画素電極と電気的に接続されたトランジスタが設けられており、前記第2の導電性層、前記トランジスタのソース電極およびドレイン電極は、前記第3の層に設けられていることが好ましい。
上記表示装置において、前記ソース電極、前記ドレイン電極及び前記第2の導電性層は、アルミニウム、タンタル、モリブデン、チタン、タングステンのうち少なくともいずれか1つを含んで形成されることが好ましい。
上記表示装置において、前記基板と前記第3の層との間には、第4の層が設けられており、前記第4の層には、前記第2の導電性層と前記取出端子とを電気的に接続する第3の導電性層が設けられており、前記第3の層と前記第4の層との間には、第2の層間絶縁層が設けられており、前記第2の導電性層と前記第3の導電性層とは、前記第2の層間絶縁層に設けられた第3のコンタクトホールを介して電気的に接続されていることが好ましい。
上記表示装置において、前記第3の導電性層および前記トランジスタのゲート電極は、前記第4の層に設けられていることが好ましい。
上記表示装置において、前記ゲート電極及び前記第3の導電性層は、タンタルからなることが好ましい。
上記表示装置を備えていることを特徴とする電子機器でもある。
本発明の表示装置は、基板上に、画素電極と、前記画素電極に対向して設けられた共通電極と、前記画素電極と前記共通電極との間に設けられた発光層と、外部への接続を行うための取り出し端子と、前記取り出し端子と電気的に接続されたコンタクト配線と、前記共通電極と前記コンタクト配線とを電気的に接続するコンタクトパターンと、を備え、前記コンタクトパターンは、前記共通電極と前記基板との間に設けられた第1の導電性層を有し、前記第1の導電性層と前記取り出し端子とは、前記コンタクト配線を介して電気的に接続されており、前記第1の導電性層および前記画素電極は、同じ層に設けられていることを特徴とする。
本発明の表示装置は、基板上に、画素電極と、前記画素電極に対向して設けられた共通電極と、前記画素電極と前記共通電極との間に設けられた発光層と、外部への接続を行うための取り出し端子と、前記共通電極と電気的に接続するコンタクトパターンと、を備え、前記コンタクトパターンは、前記共通電極と前記基板との間に設けられた第1の導電性層を有し、前記第1の導電性層と前記取り出し端子とは、電気的に接続されていることを特徴とする。
上記表示装置において、前記画素電極及び前記第1の導電性層は、ITOからなることが好ましい。
上記表示装置において、前記画素電極と電気的に接続されたトランジスタをさらに有し、前記スルーホールには、前記第1の導電性層と前記コンタクト配線との間に、第2の導電性層を有し、前記第2の導電性層、前記トランジスタのソース電極及びドレイン電極は、第2の層に設けられていることが好ましい。
上記表示装置において、前記スルーホールには、平面視において、前記第2の導電性層と前記基板との間に、第3の導電性層を有し、前記第3の導電性層および前記トランジスタのゲート電極は、第3の層に設けられていることが好ましい。
上記表示装置を備えていることを特徴とする電子機器でもある。
上記表示装置において、前記画素電極に接続された薄膜トランジスタをさらに有し、前記スルーホールには、前記第1の導電性層と前記コンタクト配線との間に、前記薄膜トランジスタのソース電極及びドレイン電極と同一の材料からなる第2の導電性層が配置されていることが好ましい。
上記表示装置において、前記ソース電極、前記ドレイン電極及び前記第2の導電性層は、アルミニウム、タンタル、モリブデン、チタン、タングステンのうち少なくともいずれか1つを含んで形成されることが好ましい。
上記表示装置において、前記スルーホールには、前記第2の導電性層と前記コンタクト配線との間に、前記薄膜トランジスタのゲート電極と同一の材料からなる第3の導電性層が配置されていることが好ましい。
上記表示装置において、前記ゲート電極及び前記第3の導電性層は、タンタルからなることが好ましい。
本発明の他の態様は、発光素子の形成に用いられる発光素子用回路基板において、外部への取出端子が当該基板の一辺に集積された取出端子群と、所定の共通電極が配置される領域と前記取出端子群との間に、前記取出端子群の一部の取出端子と前記共通電極とを電気的に接続するコンタクトパターンと、を備えていることを特徴とする発光素子用回路基板である。

「取出端子」は、必ずしも基板の一辺にのみ設けられることを意味しない。「回路基板」は、電界発光素子のように多量に電流を消費する素子の例示であり、回路基板に設けられる回路がこれに限定されることはない。「共通電極」は、後の工程で設けられるものであり、回路基板に共通電極が既に形成されていることに限定されない。「共通電極」が形成されることになるであろう「領域」に対応してコンタクトパターンを設けてあることに意味がある。したがって共通電極などの表示に関わる構造を備えない回路基板のまま流通する態様も考えられる。
例えば、この回路基板は、電流を供給することにより発光する発光素子の形成に用いられ、前記コンタクトパターンは、前記取出端子群の一部と前記発光素子の電流が共通して流れる共通電極とを電気的に接続するように形成される。
また発光素子は、有機電界発光素子などに適用される。
ここでコンタクトパターンは、共通電極の有する面積の10%以上の面積を備えていることが好ましい。「10%」は一応の目安であり、これに限定されることはない。
上記取出端子群は、同一の形状を備えた取出端子を連設されている。同一形態の取出端子であれば、コネクタなどによる基板との接続が規格化でき経済的かつ容易だからである。
形成される共通電極は方形であり、前記共通電極を介して前記コンタクトパターンと対向する領域に、走査配線に走査信号を供給するための走査駆動回路を備えている。
またコンタクトパターンおよび走査駆動回路が設けられる前記共通電極の周辺領域以外の領域に、信号配線に画像信号を供給するための信号駆動回路および/または周辺回路を形成する領域を備えている。信号駆動回路や周辺回路がいずれの辺に位置するかに限定はない。
いずれの回路も設けられてない前記共通電極を形成する領域の四隅にアライメントマークを備えていることは好ましい。共通電極の四周に設けられる回路の間隙を有効利用する趣旨である。
本発明は、本発明の発光素子用回路基板を備えていることを特徴とする電子機器でもある。電子機器に限定はないが、携帯情報端末、ビューファインダ、ヘッドマウントディスプレイ、などを含む。
例えば表示装置である場合、本発明の発光素子用回路基板と、前記回路基板上に各画素に対応して設けられた複数の発光素子と、を備え、前記発光素子に対する制御により画像を表示するように構成される。
このような表示装置では、各画素の発光素子に対応して当該画素の発光素子の駆動制御を行うトランジスタを備える。
発光素子が電流制御型の発光素子である場合、各画素において、前記発光素子の制御用トランジスタと駆動用トランジスタとを備える。
各画素における発光素子は、画素電極と、当該画素電極と前記共通電極との間に少なくとも有機発光材料からなる発光層を備えている。
次に本発明の好適な実施の形態を、図面を参照して説明する。
図1に本実施形態の発光表示素子用回路基板の平面図を示す。本回路基板は、図1に示すように、表示領域1、コンタクトパターン2、信号駆動回路3、走査駆動回路4、周辺回路5、取出端子群6およびアライメントマーク7を備えて構成される。
表示領域1は、複数の画素領域で構成されており、その上面(図面手前)には総ての画素領域を覆って共通した電流が流れる共通電極10が形成されている。
各画素領域に形成される素子に限定はないが、本実施形態では例えば図2に示すような構造の電界発光素子12を例示する。共通電極10は通常の表示装置では、方形に形成されている。
外部端子群6は、外部への取出端子が複数、この基板の一辺に集積されたものである。取出端子群6は、同一の形状を備えた取出端子61を連設することに構成されている。同一形態の取出端子であれば、端子を実装したテープからインサートマシンなどにより纏めて実装することができる。このためコネクタなどによる基板との接続が規格化でき経済的かつ容易だからである。各取出端子61は、導電性の端子が機械的に後付けされるものでも、フォトリソグラフィなどのプロセスで導電性材料を薄膜形成して設けられるものでもよい。
コンタクトパターン2は、本発明に係り、共通電極10と取出端子群6との間に設けられ、コンタクト配線21を介して取出端子群6の一部の取出端子61と共通電極10とを電気的に接続するパターンとなっている。コンタクト配線21は、取出端子61と同じ材料で同一の層にパターニングされている。ただしコンタクトパターン2と各取出端子61とを直接接続してあってもよい。
ここでコンタクトパターン2は、共通電極の有する面積の10%以上の面積を備えていることが好ましい。すなわち、電界発光素子の駆動電流は10mA/cm2程度である。一方コンタクトパターン2の接触抵抗は、5Ω・cm2程度である。全電界発光素子の発光面積をAcm2とし、共通電極10に対するコンタクトパターンの面積比をkとすると、コンタクトパターン2中で生じる電圧降下Vdrop[mV]は、A×10・5/kAとなる。
ここで電界発光素子に適する駆動電圧から考えてコンタクトパターンで許容される電圧降下は0.5V程度までであるので、k>=0.1となり、画素領域の面積に対するコンタクトパターンの面積の割合は、10%程度は必要となるのである。
信号駆動回路3は、表示領域1に配置される信号配線sigに画像信号を供給するための駆動回路である。信号駆動回路3は、バス配線31により取出端子61の幾つかと接続されている。周辺回路5は、表示領域1に配置される給電配線comに電源を供給したり信号配線sigの信号を検出したりするための回路群である。周辺回路5は、バス配線51により取出端子61の幾つかと接続されている。なお信号駆動回路3および周辺回路5の配置はこれに限定されず、信号駆動回路3と周辺回路5との位置が逆に配置されていても構わない。
走査駆動回路4は、表示領域に配置される走査配線gateに走査信号を供給するための駆動回路である。この走査駆動回路4は、共通電極を介してコンタクトパターンと対向する領域に設けられる。走査駆動回路4は、バス配線41により取出端子61の幾つかと接続されている。走査駆動回路4をこの位置に設けるのは、走査配線と信号配線とを比べ信号配線方向に電源供給のための回路をより多く必要とするため基板の信号配線方向の端子となる二辺にその回路を設け、走査配線方向の一辺からコンタクトパターンにより共通電極10の引出配線を配置するようにしたためである。このため信号駆動回路4から取出端子群6までの距離は長くなるが、走査信号の走査周波数が比較的遅いため、配線抵抗の影響を少なくできるからである。また、走査駆動回路4に必要とされるバス配線41の本数はそれほど多くないので、大きな面積を占有されることはない。
アライメントマーク7は、これらの回路が設けられていない共通電極10の四隅に設けられている。電界発光素子では、回路形成工程以降において蒸着、スパッタ、インクジェットプロセス、陰極(共通電極)蒸着やスパッタなどの各工程を経る必要がある。基板の位置決めを正確に行うために、アライメント精度向上のためのアライメントマークを設けることが好ましいのである。電界発光素子の形成工程ではフォトリソグラフィ法が適用され、露光のためのフォトマスクの他に、表示領域1より若干大きいフィジカルマスクを施す。また、当該回路基板では、表示領域1の四周には回路が設けられるが、その四隅は回路が存在していない。アライメントマーク7は、このような表示領域1の四隅であってフィジカルマスクで覆われることのない位置に設けられる。このように配置すれば、基板スペースの効率的利用を図ることができ、マークのために基板外形の寸法を増加することを防止できる。
図2に図1のA−A切断面における断面図を示す。図2は一つの取出端子と画素領域について拡大して示したものである。
当該回路基板の層構造は、図2に示すように、下層から順に、透明基板100、半導体層101、ゲート絶縁膜102、第1層間絶縁膜103、第2層間絶縁膜104、バンク層105および106が形成されている。表示領域1には、さらに発光層107が形成されている。配線に関与する層として、タンタル配線層201、アルミニウム配線層202およびITO層203、陰極層204が形成されている。
材料に関し、透明基板100は、光透過性があり、一定の機械的強度を有するガラス、石英などで形成される。半導体層101は、パターン化されたアモルファスシリコンにエネルギーを加えることで重合化させたポリシリコンで形成され、ソース・ドレインの各領域に不純物がドーピングされている。ゲート絶縁膜102、第1層間絶縁膜103、第2層間絶縁膜104は、酸化珪素または窒化珪素で形成されている。バンク層105および106は、酸化珪素、窒化珪素、ポリイミド当の絶縁膜で形成されている。タンタル配線層201は、主として薄膜トランジスタ(TFT:Thin Film Transistor)のゲート配線に使う他、コンタクトパターン2の構成材料の一つになっている。アルミニウム配線層202は、主としてスルーホールおよび配線に利用される。この層の材料として、アルミニウムの他、タンタル、モリブデン、チタン、タングステンなどを使用可能である。ITO電極203は、ITOなど光透過性と導電性を有する材料で形成される。陰極層204は、共通電極10の配線を担う層であって、エネルギー順位から電界発光素子の陰極として使用可能な材料、アルミニウムまたはアルミニウムと他の元素(リチウムなど)の合金、カルシウムなどで形成される。電界発光層107としては、陽極から輸送された正孔と陰極から輸送された電子とが結合して電界発光現象を生じるような有機発光材料などの材料であり、発光層の他に正孔輸送層および/または電子輸送層を備えていてもよい。電界発光層107は、画素ごとにパターニングされていてもよい。
一つの画素領域11に対しては、電界発光素子12と駆動用トランジスタ13と制御用トランジスタ(制御用トランジスタは図2に図示しない)が設けられている。説明を簡単にするため、制御用トランジスタの図示を省略してある。
電界発光素子12は、画素電極121と陰極層204とで電界発光層107を挟み込んだ構造を備えている。陰極層204は総ての画素領域11に共通した連続した膜として形成されている。画素電極121は陽極となっている。
駆動用トランジスタ13は、薄膜トランジスタであり、不純物導入によりソース領域およびドレイン領域が形成された半導体層101上に、ソース電極131、ドレイン電極132およびゲート電極133を備えて構成されている。ソース電極131およびドレイン電極132はスルーホール301および302の開口中にアルミニウム配線層202を形成して構成される。ゲート電極133は、制御用トランジスタ14のドレインに電気的に接続され、タンタル配線層201で形成されている。
コンタクトパターン2は、層構造上、陰極層204とコンタクト配線21とを、スルーホール303を介して、ITO層203、アルミニウム配線層202およびタンタル配線層201により電気的に相互に接続された構造である。ITO層203は、表示領域1側の電界発光素子の画素電極121、アルミニウム配線層202はソース電極131とドレイン電極132、タンタル配線層201はゲート電極133と同じ材料からなる層であって、これらの電極がパターニングされる際に同時にパターン形成される。陰極層204とコンタクト配線21との接続に用いられているのは、総て導電性層であるため、極めて低抵抗で電気的な接続をすることが可能になっている。また、ITO層203、アルミニウム配線層202、タンタル配線層201のうちいずれかの層が存在しなくてもよい。コンタクト配線21の表示領域1側と反対側の端部は、スルーホール304内でITO層203、アルミニウム配線層202およびタンタル配線層201が積層された構造で、取出端子61実装テープに接続されている。
図3に上記画素領域11の集合である電界発光表示素子全体回路図を示す。
当該電界発光表示装置において、信号配線sigは信号駆動回路3に接続され、バス配線31を介して画像信号を信号配線sigに供給するようになっている。給電配線comは、周辺回路5に接続され一定電圧に電流を給電配線に供給するようになっている。走査配線gateは走査駆動回路4に接続され、バス配線41を介して走査信号を走査配線gateに供給するようになっている。信号駆動回路3および走査駆動回路4は、N型のトランジスタとP型のトランジスタとで相補型トランジスタ回路が形成されている。相補型トランジスタによって、駆動回路として機能させるためのシフトレジスタ、レベルシフタ、アナログスイッチ、ラッチなどの基本回路が構成されている。
信号配線sig、走査配線gateおよび給電配線comで囲まれているのが画素領域11であって、各々が等価回路として、電界発光素子12、駆動用トランジスタ13、制御用トランジスタ14および保持容量capを備えている。
上記構成において、走査配線gateを介して走査信号が制御用トランジスタ14のゲートに供給されると、制御用トランジスタ14がオン状態になり、信号配線sigを介して画像信号の電位がそのドレインに供給される。この電位は保持容量capにおいて保持される。画像信号として画素を点灯させる電位が供給されていると、駆動用トランジスタ13がオン状態になり、ソースを介して画素電極121に電源電流が供給されるようになる。電界発光素子12では、電界発光層107では、画素電極121から輸送された正孔と共通電極10から輸送された電子とが結合して電界発光現象を生じ発光する。電界発光層107からの光は透明電極である画素電極121を介して透明基板100より射出される。
上記構成によれば、電界発光素子12の陰極は、共通電極10となっており、コンタクトパターン2を介して一定数の取出端子61に接続されているので、陰極における抵抗値が低くなり、電圧降下を少なくすることができ、明るい画像表示が可能になる。抵抗値の軽減により、消費電力が少なくなり発熱を抑制できる。
回路数の少ない走査方向の一辺から陰極パターンを引き出し、走査駆動回路をその対向する辺に配置し、他の回路を残された辺に配置したので、電流量が大きい陰極パターンを相対的に短く配線でき、上記した効果を奏する。また給電配線を提供する周辺回路までの配線長を比較的短くできるので、その電圧降下を最小限にとどめることができる。
また、取出端子を同一形状で形成したので、製造の容易化と経済化を図ることができる。その取出端子を基板の一辺に配置したので、他の基板との接続を容易にすることができる。
さらに、回路の隙間になっておりフィジカルマスクの外側に相当する表示領域の四隅にアライメントマークを設けたので、パネル外形を大きくすることなく、回路の隙間を有効利用して適切なアライメント配置を提供でき、スペースの効率的利用を図ることができる。
なお、上記したような発光素子用回路基板は、公知の薄膜プロセスを経て形成することが可能である。つまり、酸化膜類をCVD法で形成し、フォトリソグラフィを適用してスルーホールを開口させ、スパッタ法等で導電性膜を形成し、パターニングするという工程を繰り返すことで製造される。
(その他の変形例)
本発明は、上記実施形態に限定されることなく種々に変形して適用することが可能である。
例えば、上記表示素子は電界発光素子であったが、これに限定なく、比較的大きな電流を消費するあらゆる素子の回路配置に本発明を適用可能である。
また、本発明の発光素子用回路基板は、あらゆる電子機器に適用可能である。
電子機器に限定はないが、小型表示装置、ビューファインダ、ヘッドマウントディスプレイなどを含む。
本発明の発光素子用回路基板によれば、共通電極と引出端子との間にコンタクトパターンを設けたので、電圧降下を極力少なくすることができ、複数の発光素子を備える明るい画像表示を提供する表示装置の基板として使用することが可能になる。
実施形態の発光素子用回路基板の平面図。 実施形態の発光素子用回路基板の断面図。 電界発光素子を用いた表示装置の全体回路図。
符号の説明
1…画素領域、2…コンタクトパターン、3…信号駆動回路、4…走査駆動回路、5…周辺回路、6…取出端子群、61…取出端子、10…共通電極、11…電界発光素子、12…薄膜トランジスタ、101…半導体層(p−Si)、102…ゲート絶縁膜、103,104…層間絶縁膜、105,106…バンク層、107…電界発光層(必要に応じて電子・正孔輸送層含む)、121…画素電極、131…ソース電極、132…ドレイン電極、133…ゲート電極、201…タンタル配線層(Ta)、202…アルミ配線層(Al)、203…ITO層、204…陰極層、301〜304…コンタクトホール。

Claims (12)

  1. 基板上に、
    画素電極と、
    前記画素電極に対応する開口部が設けられたバンク層と、
    前記画素電極上に設けられた発光層と、
    前記発光層上に設けられた共通電極と、
    外部への接続を行うための取出端子と、
    前記基板と前記共通電極との間の層に設けられた、前記共通電極と前記取出端子とを電気的に接続する第1の導電性層と、
    前記基板と前記第1の導電性層との間の層に設けられた、前記第1の導電性層と前記取出端子とを電気的に接続する第2の導電性層と、を備え、
    平面視において、前記共通電極と前記第1の導電性層とは、互いに接して重なる部分を有し、
    前記第1の導電性層と前記第2の導電性層とは、互いに接する部分を有し、
    前記共通電極と前記第1の導電性層とは、前記バンク層に設けられたコンタクトホールを介して電気的に接続されていることを特徴とする表示装置。
  2. 基板上に、
    画素電極と、
    前記画素電極上に設けられた発光層と、
    前記発光層上に設けられた共通電極と、
    外部への接続を行うための取出端子と、
    前記基板と前記共通電極との間の層に設けられた、前記共通電極と前記取出端子とを電気的に接続する第1の導電性層と、
    前記基板と前記第1の導電性層との間の層に設けられた、前記第1の導電性層と前記取出端子とを電気的に接続する第2の導電性層と、を備え、
    前記第1の導電性層と前記第2の導電性層との間には、第1の層間絶縁層が設けられており、
    平面視において、前記共通電極と前記第1の導電性層とは、互いに接して重なる部分を有し、
    前記第1の導電性層と前記第2の導電性層とは、前記第1の層間絶縁層に設けられたコンタクトホールにおいて互いに接して電気的に接続されていることを特徴とする表示装置。
  3. 基板上に、
    画素電極と、
    前記画素電極と電気的に接続されたトランジスタと、
    前記画素電極上に設けられた発光層と、
    前記発光層上に設けられた共通電極と、
    外部への接続を行うための取出端子と、
    前記基板と前記共通電極との間の層に設けられた、前記共通電極と前記取出端子とを電気的に接続する第1の導電性層と、
    前記基板と前記第1の導電性層との間の層に設けられた、前記第1の導電性層と前記取出端子とを電気的に接続する第2の導電性層と、を備え、
    平面視において、前記共通電極と前記第1の導電性層とは、互いに接して重なる部分を有し、
    前記第1の導電性層と前記第2の導電性層とは、互いに接する部分を有し、
    前記トランジスタのソース電極およびドレイン電極は、前記第2の導電性層と同層に設けられていることを特徴とする表示装置。
  4. 基板上に、
    画素電極と、
    前記画素電極上に設けられた発光層と、
    前記発光層上に設けられた共通電極と、
    外部への接続を行うための取出端子と、
    前記基板と前記共通電極との間の層に設けられた、前記共通電極と前記取出端子とを電気的に接続する第1の導電性層と、
    前記基板と前記第1の導電性層との間の層に設けられた、前記第1の導電性層と前記取出端子とを電気的に接続する第2の導電性層と、
    前記基板と前記第2の導電性層との間の層に設けられた、前記第2の導電性層と前記取出端子とを電気的に接続する第3の導電性層と、を備え、
    平面視において、前記共通電極と前記第1の導電性層とは、互いに接して重なる部分を有し、
    前記第1の導電性層と前記第2の導電性層とは、互いに接する部分を有し、
    前記第2の導電性層と前記第3の導電性層との間には、第2の層間絶縁層が設けられており、
    前記第2の導電性層と前記第3の導電性層とは、前記第2の層間絶縁層に設けられたコンタクトホールを介して電気的に接続されていることを特徴とする表示装置。
  5. 前記第2の導電性層は、前記第1の導電性層と平面視で重なる第1の部分と、平面視で前記基板の端部と前記第1の部分との間に位置するように設けられた第2の部分と、を有する請求項1乃至4のいずれか1項に記載の表示装置。
  6. 前記第2の導電性層は、前記取出端子と平面視で重なる第3の部分をさらに有し、
    前記第3の部分は、少なくとも前記第2の部分から延在するように設けられていることを特徴とする請求項に記載の表示装置。
  7. 前記第1の導電性層と、前記共通電極とは、互いに異なる材料からなることを特徴とする請求項1乃至のいずれか1項に記載の表示装置。
  8. 前記画素電極及び前記第1の導電性層は、ITOからなることを特徴とする請求項1乃至のいずれか1項に記載の表示装置。
  9. 前記ソース電極、前記ドレイン電極及び前記第2の導電性層は、アルミニウム、タンタル、モリブデン、チタン、タングステンのうち少なくともいずれか1つを含んで形成されることを特徴とする請求項に記載の表示装置。
  10. 前記トランジスタのゲート電極は、前記第3の導電性層と同層に設けられていることを特徴とする請求項に記載の表示装置。
  11. 前記ゲート電極及び前記第3の導電性層は、タンタルからなることを特徴とする請求項10に記載の表示装置。
  12. 請求項1乃至11のいずれかの表示装置を備えた電子機器。
JP2008257148A 2008-10-02 2008-10-02 表示装置および電子機器 Expired - Lifetime JP5309854B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008257148A JP5309854B2 (ja) 2008-10-02 2008-10-02 表示装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008257148A JP5309854B2 (ja) 2008-10-02 2008-10-02 表示装置および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007278631A Division JP2008034405A (ja) 2007-10-26 2007-10-26 電子機器

Publications (2)

Publication Number Publication Date
JP2009026770A JP2009026770A (ja) 2009-02-05
JP5309854B2 true JP5309854B2 (ja) 2013-10-09

Family

ID=40398350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257148A Expired - Lifetime JP5309854B2 (ja) 2008-10-02 2008-10-02 表示装置および電子機器

Country Status (1)

Country Link
JP (1) JP5309854B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192149A (ja) 2013-03-28 2014-10-06 Japan Display Inc Oled表示パネル及びその製造方法
JP2017027963A (ja) * 2016-11-10 2017-02-02 株式会社ジャパンディスプレイ Oled表示パネル及びその製造方法
CN107742623B (zh) * 2017-11-15 2024-01-23 京东方科技集团股份有限公司 显示基板、有机发光器件及膜层蒸镀检测方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410616Y2 (ja) * 1985-11-15 1992-03-16
JPH01265493A (ja) * 1988-04-18 1989-10-23 Matsushita Electric Ind Co Ltd 薄膜el素子の製造方法
JPH0334289A (ja) * 1989-06-29 1991-02-14 Nec Corp 薄膜elディスプレイパネル
JPH03274694A (ja) * 1990-03-23 1991-12-05 Nec Corp 有機薄膜el素子
JPH1012386A (ja) * 1996-06-24 1998-01-16 Pioneer Electron Corp 有機エレクトロルミネセンス素子
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JPH1187052A (ja) * 1997-09-09 1999-03-30 Futaba Corp 有機エレクトロルミネッセンス素子
JP3423232B2 (ja) * 1998-11-30 2003-07-07 三洋電機株式会社 アクティブ型el表示装置
JP2001052864A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法

Also Published As

Publication number Publication date
JP2009026770A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP4075028B2 (ja) 回路基板、表示装置、および電子機器
CN109728033B (zh) 显示装置及其制造方法
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
TWI386105B (zh) 顯示器面板
KR101781506B1 (ko) 유기전계 발광소자용 기판
CN110047874B (zh) 显示装置
WO2010013626A1 (ja) 表示装置および表示装置の製造方法
JP2007128049A (ja) 表示パネル
WO2019012769A1 (ja) 表示装置、および表示装置の製造方法
KR100560026B1 (ko) 표시 장치
EP2312562A1 (en) Display device and display device manufacturing method
JP2009200336A (ja) 自発光型表示装置
JP2007156494A (ja) 表示装置及びその製造方法
TWI383344B (zh) 顯示單元及其製造方法
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN111009552B (zh) 显示装置
KR101949675B1 (ko) 유기발광 표시장치 및 이의 제조방법
KR101148720B1 (ko) 유기전계발광소자 및 그 제조방법
JP5309854B2 (ja) 表示装置および電子機器
JP5359162B2 (ja) 表示装置および電子機器
KR20150063818A (ko) 유기 발광 표시장치 및 그의 제조방법
JP5212683B2 (ja) トランジスタパネル及びその製造方法
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
JP2008034405A (ja) 電子機器
JP2007026703A (ja) エレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5309854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term