WO2010013626A1 - 表示装置および表示装置の製造方法 - Google Patents

表示装置および表示装置の製造方法 Download PDF

Info

Publication number
WO2010013626A1
WO2010013626A1 PCT/JP2009/063123 JP2009063123W WO2010013626A1 WO 2010013626 A1 WO2010013626 A1 WO 2010013626A1 JP 2009063123 W JP2009063123 W JP 2009063123W WO 2010013626 A1 WO2010013626 A1 WO 2010013626A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
organic
film
display device
metal substrate
Prior art date
Application number
PCT/JP2009/063123
Other languages
English (en)
French (fr)
Inventor
智紀 松室
Original Assignee
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化学株式会社 filed Critical 住友化学株式会社
Priority to EP09802869.9A priority Critical patent/EP2312561A4/en
Priority to US13/055,411 priority patent/US20110127514A1/en
Priority to CN200980129526.7A priority patent/CN102105924B/zh
Publication of WO2010013626A1 publication Critical patent/WO2010013626A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a display device including a semiconductor element and a light emitting element that emits light according to driving of the semiconductor element, and a method for manufacturing the display device.
  • the display device includes a semiconductor element and a light emitting element that emits light in response to driving of the semiconductor element, and displays predetermined image information by controlling light emission of the light emitting element.
  • a display device using, for example, an organic electroluminescence (EL) element as a light emitting element has been put into practical use (see, for example, Patent Document 1).
  • EL organic electroluminescence
  • each pixel includes an organic EL element and a transistor (semiconductor element) that drives the organic EL element.
  • an organic EL element is a current drive element that emits light in response to a current supplied from a power supply line. Therefore, in a display device in which a large number of organic EL elements are integrated, It is necessary to pass a very large drive current through a wiring such as a power supply line connecting the EL element and the power supply. If the resistance value of the wiring through which the drive current flows is large, the voltage drop becomes large. Therefore, it is necessary to increase the drive voltage, resulting in a problem that the power consumption of the display device increases. Therefore, conventionally, the resistance value in the current path from the power supply to the organic EL element has been reduced by increasing the width of the wiring connected to the power supply and the electrode in each element, and further increasing the thickness. .
  • a light emitting layer of an organic EL element generally called a top emission type that takes out light from the side opposite to the transistor element formation substrate is formed on the upper surface of a layer having large irregularities.
  • the light emitting layer of the top emission type organic EL element is formed on a layer above the layer on which wirings, electrodes, and the like are formed, using a film forming technique such as a solution coating process or a vacuum deposition method.
  • the light emitting layer of the organic EL element is within the same pixel under the influence of the unevenness as compared with the vacuum deposition method. Therefore, the film is formed with a non-uniform film thickness. If the thickness of the light emitting layer is not uniform, for example, even within the same pixel, the light emission characteristics of the organic EL element are greatly different due to the influence of the film thickness distribution. For this reason, there is a problem in that the light emission luminance in the pixels with respect to the same drive current becomes non-uniform, resulting in performance degradation of the display device.
  • the present invention has been made in view of the above problems, and suppresses a voltage drop due to wiring resistance, improves the flatness of the film thickness of the element in the same pixel, and varies the emission characteristics in the same pixel. It is an object of the present invention to provide a display device and a display device manufacturing method capable of reducing the above.
  • a semiconductor element including a gate electrode, a source electrode, a drain electrode, and a semiconductor film formed between the source electrode and the drain electrode, and a light emitting element including an electrode and electrically connected to the semiconductor element
  • a metal substrate connected to a power source, the semiconductor element and the light emitting element, an interlayer insulating film provided between the metal substrate and having a contact hole formed therein, and formed in the contact hole
  • a display device comprising: at least one of a source electrode, the drain electrode, and the electrode of the light-emitting element; and an in-contact wiring that electrically connects the metal substrate.
  • a semiconductor element including a gate electrode, a source electrode, a drain electrode, and a semiconductor film formed between the source electrode and the drain electrode, and light emission having the electrode and electrically connected to the semiconductor element
  • a display device comprising: an interlayer insulating film forming step of forming an interlayer insulating film on a metal substrate connected to a power source; and one end of the metal substrate penetrating the interlayer insulating film Forming an in-contact wiring electrically connected to the substrate, and forming the source electrode, the drain electrode, and the light emitting element on the side opposite to the substrate side with respect to the interlayer insulating film.
  • the formation of the gate electrode, the source electrode, and the drain electrode on a flat metal substrate connected to a power source can reduce the surface unevenness of the layer on which the organic EL element is formed. It can reduce that the light emitting layer of the organic EL element formed on this layer becomes a nonuniform film thickness. As a result, variations in the light emission characteristics in the entire device and in the same pixel can be reduced, and as a result, a display device and a method for manufacturing the display device that can improve performance can be realized.
  • FIG. 1 is a diagram showing an example of a block diagram of an organic EL display device according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram corresponding to one pixel of the organic EL display device according to the embodiment of the present invention.
  • FIG. 3 is a diagram showing a cross section of each element constituting one pixel of the organic EL display device according to the embodiment of the present invention.
  • FIG. 4A is a layout diagram of the substrate and the wiring layer shown in FIG.
  • FIG. 4B is a conceptual diagram for explaining a schematic path of current in the layout of the wiring layer shown in FIG.
  • FIG. 4C is a schematic diagram for explaining the layer structure of the AA cross section shown in FIG. FIG.
  • FIG. 5 is a diagram schematically showing a wiring structure of drive signal lines in a conventional organic EL display device.
  • FIG. 6 is a cross-sectional view of a pixel driving transistor and an organic EL element in a conventional organic EL display device.
  • FIG. 7A is a cross-sectional view illustrating a method of manufacturing the pixel shown in FIG.
  • FIG. 7-2 is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG.
  • FIG. 7C is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG. 7-4 is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG.
  • FIG. 7-5 is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG.
  • FIG. 7-6 is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG.
  • FIG. 8 is a diagram showing another example of a cross section of each element constituting one pixel of the organic EL display device according to the embodiment of the present invention.
  • FIG. 9A is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG.
  • FIG. 9-2 is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG.
  • FIG. 9C is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG.
  • FIG. 9D is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG. 9-5 is a cross-sectional view illustrating the method of manufacturing the pixel shown in FIG.
  • FIG. 1 is a diagram showing an example of a block diagram of an organic EL display device according to the present embodiment.
  • the organic EL display device according to the present embodiment controls a display panel 603, a scan driver 604, a data driver 605, a drive voltage generator 607, and the display panel 603 connected thereto.
  • a signal control unit 606 is included.
  • Display panel 603 is connected to the scan driver 604, the scanning signal lines G 1 to transmit a scanning signal Vg, G 2, G 3, ⁇ , is connected to G n, and the data driver 605, the data It is connected to a plurality of signal lines such as data signal lines D 1 , D 2 , D 3 ,..., D m that transmit the signal Vd.
  • Each scanning signal line G 1 to G n extends substantially in the row direction, and each data signal line D 1 to D m extends substantially in the column direction.
  • the display panel 603 includes a plurality of pixels PX arranged in a matrix so as to be connected to the scanning signal lines G 1 to G n and the data signal lines D 1 to D m , respectively.
  • FIG. 2 is a circuit diagram corresponding to one pixel of the organic EL display device according to the present embodiment.
  • the display panel 603 further includes a signal line L ⁇ b> 3 that transmits the drive voltage signal Vp output from the drive voltage generation unit 607.
  • the signal line L3 functions as a power supply line that supplies current.
  • each pixel includes a switching transistor 21 corresponding to a semiconductor element, a driving transistor 22, a capacitor 23, and an organic EL element 24 corresponding to a light emitting element.
  • the signal line L1 shown in FIG. 2 corresponds to the data signal line of this pixel, and the signal line L2 corresponds to the scanning signal line of this pixel.
  • the input terminal of the switching transistor 21 is connected to the signal line L1, the control terminal is connected to the signal line L2, and the output terminal is connected to the control terminal Ng of the drive transistor 22.
  • the switching transistor 21 outputs the data signal Vd applied to the data line L1 to the drive transistor 22 in response to the scanning signal Vg applied to the signal line L2 that is the scanning signal line.
  • the control terminal Ng of the drive transistor 22 is connected to the switching transistor 21, and the output terminal Nd is connected to the organic EL element 24.
  • the input terminal Ns of the drive transistor 22 is connected to the signal line L3.
  • the drive transistor 22 supplies the organic EL element 24 with an output current I whose magnitude is controlled according to the magnitude of the voltage Vgs applied between the control terminal Ng and the input terminal Ns. This output current I is supplied from the signal line L3 functioning as a power supply line via the input terminal Ns.
  • the capacitor 23 is provided between the control terminal Ng of the drive transistor 22 and the input terminal Ns, and charges the data signal Vd applied to the control terminal Ng of the drive transistor 22 and holds it for a certain period.
  • the cathode electrode of the organic EL element 24 is connected to the common voltage Vcom, and the anode electrode is connected to the output terminal Nd of the drive transistor 22.
  • the organic EL element 24 emits light with luminance corresponding to the output current I by driving the driving transistor 22.
  • FIG. 3 is a diagram showing a cross section of each element constituting one pixel of the organic EL display device according to the present embodiment.
  • the pixel 300 of the organic EL display device includes a switching transistor 21, a drive transistor 22, a capacitor 23, and an organic EL element 24.
  • the pixel 300 has high conductivity and is formed over a metal substrate 301 that functions as a power supply line. Note that part of the metal substrate 301 may function as part of the pixel 300 in some cases.
  • the switching transistor 21 includes a source electrode 8a between a gate electrode 5a that functions as a control terminal, a source electrode 8a that functions as an input terminal, a drain electrode 8b that functions as an output terminal, and the source electrode 8a and the drain electrode 8b. And a semiconductor film 9a functioning as a channel layer formed so as to be in contact with and part of each of the drain electrodes 8b.
  • the gate electrode 5a is connected to the signal line L2 in a region not shown, and the source electrode 8a is connected to the signal line L1 in a region not shown.
  • a gate insulating film 6 is formed between the gate electrode 5a and the source electrode 8a, the drain electrode 8b, and the semiconductor film 9a.
  • the drive transistor 22 includes a gate electrode 5b that functions as the control terminal Ng, a source electrode 8d that functions as the input terminal Ns, a drain electrode 8c that functions as the output terminal Nd, and the source electrode 8d and the drain electrode 8c. And a semiconductor film 9b that functions as a channel layer formed so as to be in contact with and part of each of the source electrode 8d and the drain electrode 8c.
  • the gate electrode 5b is connected to the drain electrode 8b of the switching transistor 21 via the in-contact wiring 7a.
  • a gate insulating film 6 is formed between the gate electrode 5b and the source electrode 8d, the drain electrode 8c, and the semiconductor film 9b.
  • the contact wiring 7a includes gate electrodes 5a and 5b (first gate electrode 5a and second gate electrode 5b), source electrodes 8a and 8d (first source electrode 8a and second source electrode 8d), and drain electrode 8b. , 8c (first drain electrode 8b, second drain electrode 8c).
  • the in-contact wiring 7a corresponds to the point P3 shown in FIG.
  • the organic EL element 24 includes an anode electrode 12 connected to the drain electrode 8 c of the driving transistor 22 via the contact wiring 11, an organic film 13 formed on the anode electrode 12, and a cathode formed on the organic film 13.
  • An electrode 14 Furthermore, the organic film 13 includes at least an organic light emitting layer, and emits light with luminance according to the amount of current supplied from the anode electrode 12. In addition, you may provide a positive hole injection layer, a positive hole transport layer, an electron carrying layer, an electron injection layer, a positive hole barrier layer, etc. between the anode electrode 12 and the cathode electrode 14 as needed.
  • the in-contact wiring 11 is provided in the interlayer insulating film 10 formed between the source electrodes 8a and 8d, the drain electrodes 8b and 8c, the semiconductor films 9a and 9b, and the anode electrode 12 of the organic EL element 24.
  • the interlayer insulating film 10 includes, for example, a semiconductor protective film that protects a semiconductor layer of a transistor and a planarization film that is formed for planarization.
  • An interlayer film 15 having an opening provided only in a region where the organic EL element 24 is formed is laminated between the interlayer insulating film 10 and the cathode electrode 14.
  • the in-contact wiring 11 corresponds to the point P4 shown in FIG.
  • the cathode electrode 14 is formed of a transparent film or a semi-transparent film.
  • a protective film 16 formed of a transparent film or a semi-transparent film and an upper substrate 17 that is transparent or semi-transparent are provided.
  • Light emitted from the organic film 13 sequentially passes through the cathode electrode 14, the protective film 16, and the upper substrate 17 and is output to the outside. Therefore, the organic EL element 24 is a so-called top emission type.
  • the switching transistor 21 and the drive transistor 22 as semiconductor elements and the organic EL element 24 as a light emitting element are, for example, one main surface side (for example, the upper surface side) which is an element formation surface of the metal substrate 301.
  • the metal substrate 301 corresponds to the signal line L3 connected to the drive voltage generation unit 607 (see FIG. 1) that functions as a power source. That is, the metal substrate 301 functions as a power supply line connected to a power supply, and supplies current to the organic EL element 24 via the drive transistor 22.
  • the metal substrate 301 is provided with an interlayer insulating film 3 in which contact holes are formed.
  • the metal substrate 301 is a connection film formed in the same layer as the in-contact wiring 4 and the gate electrodes 5 a and 5 b formed in the contact hole of the interlayer insulating film 3, and the connection formed immediately above the in-contact wiring 4.
  • the organic EL element is connected to the source electrode 8d of the driving transistor 22 through the contact wiring 7b in the gate insulating film 6 formed immediately above the film 5c and the connection film 5c.
  • a current is supplied to the 24 anode electrodes 12.
  • the capacitor 23 is formed by a partial region of the metal substrate 301, a partial region of the gate electrode 5b, and a partial region of the interlayer insulating film 3.
  • the metal substrate 301 includes a region 300a in which the organic EL elements 24 are arranged in a matrix as viewed from the thickness direction of the metal substrate 301 (this is a display region). It exists so as to overlap in a state of inclusion. Therefore, the protruding region 300b that protrudes from the overlapping region exists outside the overlapping region of the metal substrate 301 with the display region 300a.
  • the current i flowing into the metal substrate 301 from the power supply terminal 301a provided at the end of the metal substrate 301 flows into the protruding region 300b in the metal substrate 301.
  • the metal substrate 301 is insulated and shielded by an insulating film 318 formed so as to cover the vicinity of the four sides of the metal substrate 301 and the surface opposite to the element formation surface side.
  • the power supply terminal 301a for connecting the metal substrate 301 to the power supply is disposed, for example, on the insulating film 318 covering the outer edge of the metal substrate 301 together with other electrode terminals 301b. Further, the metal substrate 301 and the power supply terminal 301 a are electrically connected by, for example, an in-contact wiring 301 c that penetrates the insulating film 318.
  • FIG. 5 is a diagram schematically showing a wiring structure of drive signal lines in a conventional organic EL display device
  • FIG. 6 is a cross-sectional view of a pixel drive transistor and an organic EL element in the conventional organic EL display device. is there.
  • the drive signal line is formed in the same layer as the scanning signal line or the data signal line, and as shown in FIG. 5, for example, the display panel 603 is viewed from the thickness direction of the substrate K1.
  • a frame-shaped main wiring Lvm arranged so as to surround the display region K2, and a plurality of branch wirings that branch in a column direction from a portion extending in the row direction in the main wiring Lvm and transmit a drive voltage signal to each pixel.
  • Lvb The power supply terminal Ta for electrically connecting the main wiring Lvm and a power supply (not shown) is, for example, on at least one side of the four sides forming the outer end of the substrate K1, together with other electrode terminals Tb. Can be arranged.
  • the input terminal of the drive transistor of each pixel is connected to each branch line Lvb connected to the main line Lvm.
  • the organic EL element is a current driving element that emits light according to a current supplied from a power supply line
  • a power supply line that supplies current to the organic EL element. Therefore, it is necessary to pass a very large current.
  • the space that can be used for the power supply line pattern is limited.
  • the width of at least part of the wiring connected to the power source line and the source electrode 108d of the driving transistor is widened, and at least part of the thickness is made very thick. The resistance of the wire was reduced.
  • the film thickness T108 of the source electrode 108d of the driving transistor is set to about 1 ⁇ m, for example.
  • the wiring and the electrode become thicker, resulting in large irregularities in the upper layer of the wiring and the electrode.
  • the organic film constituting the organic EL element is applied on the film having large unevenness due to the thickening of the wiring and electrodes, so the organic film of the organic EL element is not uniform due to the influence of the unevenness of the base film. It will be applied with a thick film thickness. As a result, characteristic deterioration due to non-uniformity of light emission luminance occurs.
  • the interlayer insulating film 110 formed on the wiring and the electrode has to be formed very thick in order to absorb the unevenness generated by the thickening of the wiring and the electrode.
  • the unevenness is absorbed by forming the interlayer insulating film 110 with a very thick film thickness T110 of 5 to 10 ⁇ m.
  • the depth of the contact hole formed in the interlayer insulating film 110 becomes deep. In the case where the depth of the contact hole is shallow, the in-contact wiring 111 can be formed together with the electrode in the same process as the process of forming the anode electrode 12, but in the conventional configuration, the depth of the contact hole is deep.
  • the metal substrate 301 itself is used as part of the wiring as the power supply line, so that the area of the power supply line pattern can be ensured to the maximum. Therefore, in this embodiment, the resistance of the metal substrate 301 that is part of the power supply line can be sufficiently reduced without increasing the thickness of each electrode, and the voltage drop can be suppressed. As shown in FIG. 3, even when the source electrode 8d is formed with a film thickness T8 smaller than the conventional film thickness T108 (see FIG. 6), the current supply to the organic EL element 24 can be smoothly performed.
  • the thickness of the source electrode and the drain electrode in this embodiment is about 30 nm to 500 nm.
  • the source and drain electrodes are Cr, Au, Pt, Pd, APC (Ag—Pd—Cu), Mo, MoO 3 , PEDOT, ITO (indium tin oxide), Ag, Cu, Al, Ti, Ni, It is comprised by Ir, Fe, W, MoW, and these alloys, these laminated films, etc., Preferably it is comprised by the laminated film of Mo, Mo / Al / Mo, and Ta / Cu / Ta.
  • the metal substrate 301 itself is used as part of the wiring as the power supply line, it is not necessary to separately form a wiring layer as the power supply line. Thereby, the thickness of the display panel can be further reduced, and as a result, the organic EL display device can be further reduced in thickness.
  • the source electrode 8d can be formed with a thinner film thickness than in the prior art. Therefore, in the present embodiment, as shown in FIG. 3, even when the film thickness T10 is smaller than the conventional film thickness T110 (see FIG. 6), it is formed on the wiring and the electrode.
  • the upper surface of the interlayer insulating film 10 can be made to be the same level as the conventional one or a flatter surface. As a result, in the present embodiment, the organic film 13 of the organic EL element 24 formed on the interlayer insulating film 10 can be formed with a more uniform film thickness.
  • the present embodiment it is possible to reduce the formation of the organic film of the organic EL element 24 with a non-uniform film thickness, and to realize more uniform light emission luminance in the entire device and in the same pixel. Further, in the present embodiment, since the interlayer insulating film 10 is thinner than the conventional film, the contact hole in which the contact wiring 11 provided in the interlayer insulating film 10 is formed can be accurately opened by a wet process, and driving Connection failure between the drain electrode 8c of the transistor 22 and the anode electrode 12 of the organic EL element 24 can also be prevented.
  • the connection film 5 c, and the contact wiring 7 b formed in the gate insulating film 6 there is a gap between the metal substrate 301 and the source electrode 8 d of the driving transistor 22.
  • the metal substrate 301 and the source electrode 8d of the drive transistor 22 can be appropriately connected by providing an in-contact wiring or a connection layer as necessary.
  • each branch line Lvb branched from the main line Lvm shown in FIG. 5 is formed in a line pattern, a voltage drop due to wiring resistance may occur. Therefore, in the conventional configuration, there is a case where a large fluctuation occurs in the voltage applied to the organic EL element 24 in proportion to the current consumption. Therefore, in order to correct the luminance fluctuation due to the voltage fluctuation, the voltage drop Since the voltage added with the fluctuation due to is applied to the main wiring Lvm as the power supply voltage to compensate the drain-source voltage, it is difficult to suppress the power consumption of the entire display device.
  • the voltage drop is smaller than that of the conventional one. Therefore, in the present embodiment, the voltage value itself applied to the power supply voltage as a variation due to the voltage drop can be made smaller than before, so that the power consumption of the entire display device can be reduced more than before.
  • a sheet member for heat diffusion is separately attached to the display panel, and the display panel generates the heat. The heat was diffusing.
  • the metal substrate 301 having a high thermal conductivity exists over the entire upper surface of the display panel, heat is diffused throughout the display panel by the metal substrate 301. Therefore, by combining with a heat diffusion sheet member, a higher heat diffusion effect and heat dissipation effect can be expected, so that deterioration of the constituent material of each pixel can be suppressed and long-term reliability of the display device can be improved.
  • the branch line Lvb itself becomes unnecessary, and the wiring area for forming this branch line Lvb is eliminated. Therefore, the aperture ratio can be increased by the wiring area.
  • the branch line Lvb itself is not necessary, higher definition can be achieved.
  • one electrode of the capacitor 23 is configured by a partial region of the metal substrate 301, the other electrode of the capacitor 23 may be on the interlayer insulating film 3 on the metal substrate 301. It can be formed in any region. Therefore, in the present embodiment, the formation region of the capacitor 23 can be flexibly selected.
  • 7-1 to 7-6 are cross-sectional views illustrating a method for manufacturing the pixel 300 shown in FIG. 3 .
  • an interlayer insulating film 3 having a thickness of about 500 nm to 2 ⁇ m is formed on one main surface (this is the upper surface) which is a surface perpendicular to the thickness direction of the metal substrate 301.
  • a metal substrate 301 is formed using a highly conductive metal or an alloy thereof.
  • the interlayer insulating film 3 for example, spin-on-glass (SOG), photoresist, polyimide, SiNx, is formed by a SiO 2, spin coating method, a sputtering method, and is formed by a CVD.
  • a photolithography method in this specification, the “photolithography method” may include a patterning step such as an etching step
  • Contact hole 4a is formed. Further, in the step of forming the contact hole 4a, a contact hole for the in-contact wiring 301c (see FIG. 4-3) for connecting the metal substrate 301 and the power supply terminal 301a at the end of the substrate 301 may be formed.
  • an in-contact wiring 4 is formed by embedding a conductive material in the contact hole 4a.
  • a metal material, a transparent oxide conductive material or the like is applied on the interlayer insulating film 3 and the contact wiring 4 by using a vacuum deposition method, a sputtering method, or a coating method.
  • the gate electrodes 5a and 5b and the connection film 5c are patterned using a photolithography method.
  • the in-contact wiring 4, the gate electrodes 5a and 5b, and the connection film 5c may be collectively formed by patterning by photolithography.
  • the in-contact wiring 4, the gate electrodes 5a and 5b, and the connection film 5c may be formed using an inkjet printing method, a printing method, or the like.
  • an in-contact wiring 301c (see FIG. 4-3) for connecting the metal substrate 301 and the power supply terminal 301a at the end of the substrate 301 may be formed.
  • a gate insulating film 6 is formed using an organic photosensitive resin or the like as a material.
  • the gate insulating film 6 is preferably formed with a dielectric constant of 1.5 or more and 500 nm or less in order to ensure the driving capability of each transistor.
  • the gate insulating film 6 is formed using a method according to the material such as a coating method.
  • contact holes 7c and 7d are formed in the gate insulating film 6 by using a photolithography method, an etching method, or the like.
  • contact wirings 7a and 7b (first contact wiring 7a and second contact wiring 7b) shown in FIG. 7-4 are formed.
  • a metal material, a transparent oxide conductive material, or the like is formed on the entire surface by using a vacuum deposition method, a sputtering method, a coating method, or the like, and then photolithography.
  • the source electrodes 8a and 8d and the drain electrodes 8b and 8c are patterned using a method or an etching method.
  • the metal material or the transparent oxide conductive material is directly used in the contact holes 7c and 7d and the source electrode 8a and 8d and drain electrode 8b and 8c formation regions using the above-described method.
  • the in-contact wirings 7a and 7b, the source electrodes 8a and 8d, and the drain electrodes 8b and 8c may be formed in a lump by forming a material or the like on the entire surface and then patterning by photolithography.
  • the in-contact wirings 7a and 7b, the source electrodes 8a and 8d, and the drain electrodes 8b and 8c may be formed using an inkjet printing method, a printing method, or the like.
  • semiconductor films 9a and 9b are formed between the source electrodes 8a and 8d and the drain electrodes 8b and 8c.
  • the semiconductor films 9a and 9b are made of an inorganic oxide semiconductor material such as ZTO, an organic semiconductor material having a precursor of pentacene or tetrabenzoporphyrin, or an inorganic semiconductor material such as amorphous silicon and polysilicon.
  • the semiconductor films 9a and 9b are formed using a method according to the material such as a vacuum deposition method, a sputtering method, a coating method or a CVD method, and then patterned using a photolithography method.
  • the semiconductor films 9a and 9b may be formed using an ink jet printing method, a printing method, or the like.
  • a protective film (not shown) is formed on the semiconductor films 9a and 9b, the planarization function is performed to absorb the unevenness of the source electrodes 8a and 8d, the drain electrodes 8b and 8c, and the semiconductor films 9a and 9b.
  • An interlayer insulating film 10 having the following is formed.
  • This interlayer insulating film 10 is formed of, for example, a photosensitive resin and has a thickness of about 2 ⁇ m to 10 ⁇ m.
  • a contact hole 11a is formed in the interlayer insulating film 10 by using a photolithography method.
  • the protective film (not shown) preferably has a dielectric constant of 3.5 or less in order to prevent a back channel formed by electrical coupling with the upper electrode, and does not affect the semiconductor characteristics. There must be.
  • the contact wiring 11 is formed by embedding a conductive material in the contact hole 11a.
  • a film made of a metal material, a transparent oxide conductive material, or the like is formed on the entire surface by using a vacuum deposition method, a sputtering method or the like, and then a photolithography method or an etching method.
  • the anode electrode 12 is patterned using, for example.
  • the anode electrode 12 is formed of, for example, a laminated film of ITO / Ag / ITO or ITO / Al / ITO.
  • a film made of a metal material, a transparent oxide conductive material, or the like is directly formed on the entire surface of the contact hole 11a and the anode electrode 12 formation region using the above method without performing the conductive material embedding process.
  • the in-contact wiring 11 and the anode electrode 12 may be collectively formed by patterning using a photolithography method.
  • the cathode electrode 14 is formed of a transparent or translucent metal material or an oxide conductive material.
  • the cathode electrode 14 is formed of, for example, an alloy material of Mg and Ag.
  • the pixel 300 having a bottom gate structure in which the gate electrode is formed on the substrate side below the source electrode and the drain electrode has been described as an example.
  • the pixel 400 may have a top gate structure in which the gate electrodes 5a and 5b are formed on the organic EL element 24 side above the source electrodes 8a and 8d and the drain electrodes 8b and 8c.
  • the pixel 400 includes a switching transistor 21 having a gate electrode 5a, a source electrode 8a, a drain electrode 8b, and a semiconductor film 9a, a gate electrode 5b, a source electrode 8d, and a drain electrode 8c, as in the pixel 300.
  • a driving transistor 22 having a semiconductor film 9b, and an organic EL element 24 having an anode electrode 12, an organic film 13, and a cathode electrode 14.
  • a gate insulating film 6 is formed between the source electrodes 8a and 8d, the drain electrodes 8b and 8c, the semiconductor films 9a and 9b, and the gate electrodes 5a and 5b.
  • the pixel 400 has a top gate structure in which the gate electrodes 5a and 5b are formed on the organic EL element 24 side above the source electrodes 8a and 8d and the drain electrodes 8b and 8c.
  • the substrate on which the switching transistor 21, the drive transistor 22, and the organic EL element 24 are provided is a metal substrate 301 that functions as a power supply line.
  • the metal substrate 301 is connected to the source electrode 8 d of the drive transistor 22 through the in-contact wiring 204 formed in the interlayer insulating film 3.
  • the drain electrode 8c of the driving transistor 22 is a connection film formed in the same layer as the in-contact wiring 207b and the gate electrodes 5a and 5b formed in the gate insulating film 6 and formed immediately above the in-contact wiring 207b.
  • the anode 5 is connected to the anode electrode 12 of the organic EL element 24 via the in-contact wiring 211 in the interlayer insulating film 10 formed immediately above the film 5d and the connection film 5d. Further, the gate electrode 5 b of the drive transistor 22 is connected to the drain electrode 8 b of the switching transistor 21 through the contact wiring 207 a formed in the gate insulating film 6.
  • the capacitor 23 is formed by a partial region of the metal substrate 301, a partial region of the drain electrode 8b, and a partial region of the interlayer insulating film 3.
  • the current is supplied to the organic EL element 24 using the metal substrate 301 existing in the entire display panel 603 without increasing the thickness of each electrode.
  • the resistance of the metal substrate 301 functioning as a power supply line can be sufficiently reduced, and the surface of the interlayer insulating film 10 due to the metal substrate 301 does not cause large unevenness, so that the organic film having a more uniform film thickness 13 can be formed, it is possible to achieve the same effect as the pixel 300 that can achieve uniform emission luminance throughout the device and within the same pixel, as well as reduce power consumption and prevent heat concentration.
  • FIG. 9A to 9E are cross-sectional views illustrating a method for manufacturing the pixel 400 illustrated in FIG.
  • the interlayer insulating film 3 is formed on the metal substrate 301 as in the case shown in FIG.
  • a contact hole 204a is formed at a position corresponding to the source electrode 8d in the interlayer insulating film 3 by using a photolithography method. Then, as shown in FIG.
  • a metal material, a transparent oxide conductive material, or the like is formed using a vacuum deposition method, a sputtering method, a coating method, or the like, and source electrodes 8a and 8d and a drain electrode are formed using a photolithography method, an etching method, or the like. 8b and 8c are patterned.
  • the in-contact wiring 204, the source electrodes 8a and 8d, and the drain electrodes 8b and 8c can be formed in a lump.
  • semiconductor films 9a and 9b are formed between the source electrodes 8a and 8d and the drain electrodes 8b and 8c.
  • a gate insulating film 6 is formed in the same manner as described above.
  • conductive materials are embedded in the contact holes 207c and 207d, thereby forming contact wirings 207a and 207b. To do.
  • a metal material, a transparent oxide conductive material, or the like is applied to the gate insulating film using a vacuum deposition method, a sputtering method, or a coating method in order to form the gate electrodes 5a and 5b and the connection film 5d.
  • 6 and the contact wirings 207a and 207b, the gate electrodes 5a and 5b and the connection film 5d are patterned using a photolithography method as shown in FIG. 9-4.
  • the in-contact wirings 207a and 207b, the gate electrodes 5a and 5b, and the connection film 5d can be collectively formed.
  • a contact hole 211a is formed in the interlayer insulating film 10.
  • the contact wiring 211 is formed by embedding a conductive material in the contact hole 211a, the anode electrode 12 of the organic EL element 24 is formed, and then the organic film of the organic EL element is formed. Coating on the anode electrode 12.
  • the cathode electrode 14 is formed, the protective film 16 for protecting the organic EL element 24 is formed, and then the upper substrate 17 is provided on the protective film 16, whereby the pixel shown in FIG. 400 can be obtained.
  • each electrode of each transistor is formed using a transparent electrode, and a substrate formed using a transparent conductor material instead of the metal substrate 301 may be used.
  • Interlayer insulating film 4 7a, 7b, 11, 111, 204, 207a, 207b, 211 In-contact wiring 4a, 7c, 7d, 11a, 204a, 207c, 207d, 211a Contact hole 5a, 5b Gate electrode 5c, 5d Connection Film 6
  • Semiconductor film 10 110 Interlayer insulating film 12
  • Organic film 14 Cathode electrode 16 Protective film 17 Upper substrate 21 Switching transistor 22 Drive Transistor 23 Capacitor 24

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　半導体素子（２１，２２）および有機ＥＬ素子（２４）が設けられるとともに、電源に接続される金属基板（３０１）と、半導体素子（２１，２２）および有機ＥＬ素子と、金属基板との間に設けられ、コンタクトホール（４ａ）が形成された層間絶縁膜（３）と、コンタクトホール内に形成され、ソース電極（８ａ，８ｄ）、ドレイン電極（８ｂ，８ｃ）および有機ＥＬ素子のアノード電極（１２）のうちの少なくともいずれか一つと、金属基板とを電気的に接続するコンタクト内配線（４）と、を備えた表示装置。

Description

表示装置および表示装置の製造方法
　本発明は、半導体素子と、この半導体素子の駆動に応じて発光する発光素子とを備えた表示装置および表示装置の製造方法に関する。
　表示装置は、半導体素子と、この半導体素子の駆動に応じて発光する発光素子とを含んで構成され、発光素子の発光を制御することによって所定の画像情報を表示する。発光素子として例えば有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ：以下、ＥＬという）素子を用いた表示装置の実用化が進められている（たとえば、特許文献１参照）。有機ＥＬ素子を用いた表示装置では、有機ＥＬ素子と、この有機ＥＬ素子を駆動するトランジスタ（半導体素子）などによって各画素を構成している。
特開２００５－３４６０５５号公報
　有機ＥＬ素子は、電圧駆動素子である液晶表示素子とは異なり、電源線から供給される電流に応じて発光する電流駆動素子であるので、多数の有機ＥＬ素子が集積される表示装置では、有機ＥＬ素子と電源とを接続する電源線などの配線に非常に大きな駆動電流を流す必要がある。駆動電流を流す配線の抵抗値が大きいと、電圧降下が大きくなるので、駆動電圧を高くする必要があり、結果として表示装置の消費電力が増加してしまうという問題が発生する。そこで、従来では、電源に接続する配線や各素子における電極などの幅を広くし、さらに厚みを非常に厚くすることによって、電源から有機ＥＬ素子までの電流経路における抵抗値の低減を図っていた。
　しかしながら、配線や電極などの厚膜化を図った場合、この厚膜化に起因して配線や電極などの上層に形成された層の上面に大きな凹凸が発生することになる。したがって、一般的にトランジスタ素子形成基板と反対側から光を取り出すトップエミッション型と呼ばれる有機ＥＬ素子の発光層は、大きな凹凸が発生した層の上面に形成されることとなる。前記トップエミッション型の有機ＥＬ素子の発光層は、配線や電極などが形成された層よりも上層に、例えば溶液塗布プロセスや真空蒸着法などの成膜技術を用いて形成される。この結果、従来では溶液塗布プロセスによる有機ＥＬ素子の成膜技術を用いた場合、真空蒸着法と比べると顕著に凹凸の影響を受けて有機ＥＬ素子の発光層が同一画素内であるにも関わらず、不均一な膜厚で形成されることとなってしまう。発光層の膜厚が不均一であると、例え、同一画素内であっても膜厚分布の影響を受けて有機ＥＬ素子の発光特性が大きく異なってしまう。このため、同一駆動電流に対する画素内の発光輝度が不均一となり、結果として表示装置の性能劣化が起こってしまうという問題があった。
　そこで本発明は、上記の問題に鑑みてなされたものであり、配線抵抗による電圧降下を小さく抑えるとともに、同一画素内における素子の膜厚の平坦性を向上し、同一画素内の発光特性のばらつきを低減可能な表示装置および表示装置の製造方法を提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明によれば、
［１］ゲート電極とソース電極とドレイン電極と前記ソース電極および前記ドレイン電極の間に形成された半導体膜とを含む半導体素子と、電極を含みかつ前記半導体素子に電気的に接続された発光素子と、電源に接続される金属基板と、前記半導体素子および前記発光素子と、前記金属基板との間に設けられ、コンタクトホールが形成された層間絶縁膜と、前記コンタクトホール内に形成され、前記ソース電極、前記ドレイン電極および前記発光素子の前記電極のうちの少なくともいずれか一つと、前記金属基板とを電気的に接続するコンタクト内配線と、を備える、表示装置。
　［２］前記半導体膜は、無機酸化物半導体材料から構成される、前記［１］に記載の表示装置。
　［３］前記半導体膜は、有機半導体材料から構成される、前記［１］に記載の表示装置。
　［４］前記発光素子は、有機エレクトロルミネッセンス素子である、前記［１］～［３］に記載の表示装置。
　［５］ゲート電極とソース電極とドレイン電極と前記ソース電極および前記ドレイン電極の間に形成された半導体膜とを含む半導体素子と、電極を有しかつ前記半導体素子に電気的に接続された発光素子と、を備えた表示装置の製造方法であって、電源に接続される金属基板上に層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜を貫通し、一端が前記金属基板に電気的に接続されたコンタクト内配線を形成するコンタクト内配線形成工程と、前記層間絶縁膜を基準にして前記基板側とは反対側に、前記ソース電極と前記ドレイン電極と前記発光素子の前記電極とを形成する電極形成工程と、を含み、前記電極形成工程では、前記ソース電極、前記ドレイン電極および前記発光素子の電極のうちの少なくともいずれか一つと、前記コンタクト内配線の他端とが電気的に接続されるように、該ソース電極、該ドレイン電極および該発光素子の電極を形成する、表示装置の製造方法。
が提供される。
　本発明は、電源と接続する平坦な金属基板上にゲート電極、ソース電極およびドレイン電極を形成することによって、有機ＥＬ素子が形成される層の表面の凹凸を低減することが可能となるため、この層上に形成される有機ＥＬ素子の発光層が不均一な膜厚となることを低減することができる。これにより、装置全体及び同一画素内の発光特性のばらつきが低減でき、結果として、性能を向上できる表示装置および表示装置の製造方法を実現することが可能となる。
図１は、本発明の実施の形態にかかる有機ＥＬ表示装置のブロック図の一例を示す図である。 図２は、本発明の実施の形態にかかる有機ＥＬ表示装置の一画素に対応する回路図である。 図３は、本発明の実施の形態にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面を示した図である。 図４－１は、図３に示す基板および配線層のレイアウト図である。 図４－２は、図４－１に示す配線層のレイアウトにおける電流の概略的な経路を説明するための概念図である。 図４－３は、図４－１に示すＡ－Ａ断面の層構造を説明するための概略的な図である。 図５は、従来の有機ＥＬ表示装置における駆動信号線の配線構造を概略的に示した図である。 図６は、従来の有機ＥＬ表示装置における画素の駆動トランジスタと有機ＥＬ素子の断面図である。 図７－１は、図３に示す画素の製造方法を示す断面図である。 図７－２は、図３に示す画素の製造方法を示す断面図である。 図７－３は、図３に示す画素の製造方法を示す断面図である。 図７－４は、図３に示す画素の製造方法を示す断面図である。 図７－５は、図３に示す画素の製造方法を示す断面図である。 図７－６は、図３に示す画素の製造方法を示す断面図である。 図８は、本発明の実施の形態にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面の他の例を示した図である。 図９－１は、図８に示す画素の製造方法を示す断面図である。 図９－２は、図８に示す画素の製造方法を示す断面図である。 図９－３は、図８に示す画素の製造方法を示す断面図である。 図９－４は、図８に示す画素の製造方法を示す断面図である。 図９－５は、図８に示す画素の製造方法を示す断面図である。
　以下、この発明の実施の形態について、図面を参照して説明する。なお、この実施の形態によりこの発明が限定されるものではない。図面の記載において、同一部分には同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
（実施の形態）
　以下、本発明の実施の形態について説明する。図１は、本実施の形態にかかる有機ＥＬ表示装置のブロック図の一例を示す図である。図１に示すように、本実施の形態にかかる有機ＥＬ表示装置は、ディスプレイパネル６０３、およびこれに接続される走査駆動部６０４、データ駆動部６０５、駆動電圧生成部６０７、並びにこれらを制御する信号制御部６０６を有する。ディスプレイパネル６０３は、走査駆動部６０４に接続され、各走査信号Ｖｇを伝達する走査信号線Ｇ１、Ｇ２、Ｇ３、・・・、Ｇｎ、およびデータ駆動部６０５に接続され、各データ信号Ｖｄを伝達するデータ信号線Ｄ１、Ｄ２、Ｄ３、・・・、Ｄｍなどの複数の信号線に接続されている。各走査信号線Ｇ１～Ｇｎは、略行方向に延伸しており、各データ信号線Ｄ１～Ｄｍは、略列方向に延伸している。ディスプレイパネル６０３は、走査信号線Ｇ１～Ｇｎおよび各データ信号線Ｄ１～Ｄｍにそれぞれ接続するように行列状に配列された複数の画素ＰＸを備える。
　図２は、本実施の形態にかかる有機ＥＬ表示装置の一画素に対応する回路図である。図２に示すように、ディスプレイパネル６０３は、駆動電圧生成部６０７から出力される駆動電圧信号Ｖｐを伝達する信号線Ｌ３をさらに含む。この信号線Ｌ３は、電流を供給する電源線として機能する。そして、図２に示すように、各画素は、半導体素子に相当するスイッチングトランジスタ２１、駆動トランジスタ２２、キャパシタ２３および発光素子に相当する有機ＥＬ素子２４を有する。また、図２に示す信号線Ｌ１は、この画素のデータ信号線に対応し、信号線Ｌ２は、この画素の走査信号線に対応する。
　スイッチングトランジスタ２１の入力端子は信号線Ｌ１に接続され、制御端子は信号線Ｌ２に接続されており、出力端子は駆動トランジスタ２２の制御端子Ｎｇに接続されている。スイッチングトランジスタ２１は、走査信号線である信号線Ｌ２に印加される走査信号Ｖｇに応じて、データ線であるＬ１に印加されているデータ信号Ｖｄを駆動トランジスタ２２に出力する。
　駆動トランジスタ２２の制御端子Ｎｇは、スイッチングトランジスタ２１に接続されており、出力端子Ｎｄは、有機ＥＬ素子２４に接続されている。そして、駆動トランジスタ２２の入力端子Ｎｓは、信号線Ｌ３に接続されている。駆動トランジスタ２２は、制御端子Ｎｇと入力端子Ｎｓとの間にかかる電圧Ｖｇｓの大きさに応じて大きさが制御される出力電流Ｉを有機ＥＬ素子２４に供給する。この出力電流Ｉは、電源線として機能する信号線Ｌ３から入力端子Ｎｓを介して供給されたものである。
　キャパシタ２３は、駆動トランジスタ２２の制御端子Ｎｇと入力端子Ｎｓとの間に設けられており、駆動トランジスタ２２の制御端子Ｎｇに印加されるデータ信号Ｖｄを充電して一定の期間保持する。
　有機ＥＬ素子２４のカソード電極は、共通電圧Ｖｃｏｍに接続されており、アノード電極は、駆動トランジスタ２２の出力端子Ｎｄに接続されている。有機ＥＬ素子２４は、駆動トランジスタ２２の駆動によって、出力電流Ｉに応じた輝度で発光する。
　次いで、本実施の形態にかかる有機ＥＬ表示装置の一画素あたりの構造について説明する。図３は、本実施の形態にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面を示した図である。
　図３に示すように、本実施の形態にかかる有機ＥＬ表示装置の画素３００は、スイッチングトランジスタ２１と駆動トランジスタ２２とキャパシタ２３と有機ＥＬ素子２４とを含んで構成される。この画素３００は、導電性が高く、電源線として機能する金属基板３０１上に形成されている。なお金属基板３０１の一部が、画素３００の一部として機能する場合もある。
　スイッチングトランジスタ２１は、制御端子として機能するゲート電極５ａと、入力端子として機能するソース電極８ａと、出力端子として機能するドレイン電極８ｂと、ソース電極８ａおよびドレイン電極８ｂとの間に、ソース電極８ａおよびドレイン電極８ｂのそれぞれ一部分に接触してまたがるように形成されチャネル層として機能する半導体膜９ａとを有する。ゲート電極５ａは、図示しない領域において信号線Ｌ２に接続し、ソース電極８ａは、図示しない領域において信号線Ｌ１に接続する。ゲート電極５ａと、ソース電極８ａ、ドレイン電極８ｂおよび半導体膜９ａとの間には、ゲート絶縁膜６が形成される。
　駆動トランジスタ２２は、制御端子Ｎｇとして機能するゲート電極５ｂと、入力端子Ｎｓとして機能するソース電極８ｄと、出力端子Ｎｄとして機能するドレイン電極８ｃと、ソース電極８ｄおよびドレイン電極８ｃとの間に、ソース電極８ｄおよびドレイン電極８ｃのそれぞれ一部分に接触してまたがるように形成されチャネル層として機能する半導体膜９ｂとを有する。ゲート電極５ｂは、コンタクト内配線７ａを介してスイッチングトランジスタ２１のドレイン電極８ｂと接続する。ゲート電極５ｂと、ソース電極８ｄ、ドレイン電極８ｃおよび半導体膜９ｂとの間には、ゲート絶縁膜６が形成される。また、コンタクト内配線７ａは、ゲート電極５ａ，５ｂ（第１ゲート電極５ａ，第２ゲート電極５ｂ）と、ソース電極８ａ，８ｄ（第１ソース電極８ａ，第２ソース電極８ｄ）およびドレイン電極８ｂ，８ｃ（第１ドレイン電極８ｂ，第２ドレイン電極８ｃ）との間のゲート絶縁膜６に設けられる。なお、コンタクト内配線７ａは、図２に示すポイントＰ３に対応する。
　有機ＥＬ素子２４は、駆動トランジスタ２２のドレイン電極８ｃとコンタクト内配線１１を介して接続するアノード電極１２と、アノード電極１２上に形成される有機膜１３と、有機膜１３上に形成されたカソード電極１４とを備える。さらに、有機膜１３は、少なくとも有機発光層を含んで構成され、アノード電極１２から供給された電流量に応じた輝度で発光する。なお、アノード電極１２とカソード電極１４との間には、必要に応じて正孔注入層、正孔輸送層、電子輸送層、電子注入層および正孔障壁層などを設けてもよい。コンタクト内配線１１は、ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂと、有機ＥＬ素子２４のアノード電極１２との間に形成された層間絶縁膜１０に設けられる。この層間絶縁膜１０は、例えばトランジスタの半導体層を保護する半導体保護膜と、平坦化のために形成される平坦化膜とによって構成される。層間絶縁膜１０とカソード電極１４との間には、有機ＥＬ素子２４が形成される領域にのみ開口部が設けられた層間膜１５が積層される。なお、コンタクト内配線１１は、図２に示すポイントＰ４に対応する。
　カソード電極１４は透明膜または半透明膜で形成される。カソード電極１４上には、透明膜または半透明膜で形成された保護膜１６および透明または半透明である上部基板１７が設けられている。有機膜１３から発せられた光は、カソード電極１４、保護膜１６および上部基板１７を順次透過し、外部に出力される。したがって、この有機ＥＬ素子２４は、いわゆるトップエミッション型である。
　本実施の形態では、半導体素子としてのスイッチングトランジスタ２１および駆動トランジスタ２２と、発光素子としての有機ＥＬ素子２４と、が例えば金属基板３０１の素子形成面である一方の主面側（例えば上面側）に設けられる。金属基板３０１は、電源として機能する駆動電圧生成部６０７（図１参照）と接続された信号線Ｌ３に対応する。すなわち、金属基板３０１は、電源と接続された電源線として機能し、駆動トランジスタ２２を介して、有機ＥＬ素子２４に電流を供給している。この金属基板３０１には、コンタクトホールが形成された層間絶縁膜３が設けられる。金属基板３０１は、層間絶縁膜３のコンタクトホール内に形成されたコンタクト内配線４、ゲート電極５ａ，５ｂと同層で形成された接続膜であってコンタクト内配線４の直上に形成された接続膜５ｃ、および、接続膜５ｃの直上に形成されたゲート絶縁膜６内のコンタクト内配線７ｂを介して、駆動トランジスタ２２のソース電極８ｄと接続し、この駆動トランジスタ２２を介して、有機ＥＬ素子２４のアノード電極１２に電流を供給する。なお、キャパシタ２３は、金属基板３０１の一部領域、ゲート電極５ｂの一部領域および層間絶縁膜３の一部領域によって形成される。
　図４－１のレイアウト図に示すように、金属基板３０１は、金属基板３０１の厚み方向から見て有機ＥＬ素子２４が行列状に配列されて設けられる領域（これを表示領域とする）３００ａを内包する状態で重畳するように存在する。したがって、金属基板３０１における表示領域３００ａと重畳する領域の外側には、この重畳領域からはみ出すはみ出し領域３００ｂが存在する。本実施の形態では、図４－２に示すように、金属基板３０１の端部に設けられた電源端子３０１ａから金属基板３０１に流れ込んだ電流ｉが、金属基板３０１におけるはみ出し領域３００ｂにまわり込んだ後、表示領域３００ａ内に配列された各画素３００へ四方から流れ込む構成となっている。このように金属基板３０１の厚み方向において表示領域３００ａと重畳しないはみ出し領域３００ｂが電源線の主配線部分として機能する構成とすることで、本実施の形態では、電源線を構成する金属基板３０１において生じる電圧降下を抑制することができ、結果として有機ＥＬ表示装置の表示品位を向上でき、かつ、電源マージンを削ることができるため、消費電力を低減することが可能となる。なお、金属基板３０１は、図４－３に示すように、この金属基板３０１の４辺近傍を覆い且つ素子形成面側と反対側の面を覆うように形成された絶縁膜３１８によって絶縁シールドされる。また、金属基板３０１を電源に接続するための電源端子３０１ａは、例えば金属基板３０１の外縁を覆う絶縁膜３１８上に、例えば他の電極端子３０１ｂと共に配置される。さらに、金属基板３０１と電源端子３０１ａとは、例えば絶縁膜３１８を貫通するコンタクト内配線３０１ｃによって電気的に接続される。
　ここで、従来の有機ＥＬ表示装置における駆動信号線の配線構造について説明する。図５は、従来の有機ＥＬ表示装置における駆動信号線の配線構造を概略的に示した図であり、図６は、従来の有機ＥＬ表示装置における画素の駆動トランジスタと有機ＥＬ素子の断面図である。
　従来の有機ＥＬ表示装置においては、駆動信号線は、走査信号線もしくはデータ信号線と同じレイヤーに形成されており、図５に示すように、例えば基板Ｋ１の厚み方向から見てディスプレイパネル６０３の表示領域Ｋ２を囲むように配置された枠状の主配線Ｌｖｍと、主配線Ｌｖｍにおける行方向に延びた部分から、列方向に延びて分岐し各画素に駆動電圧信号を伝達する複数の岐配線Ｌｖｂとによって構成される。なお、主配線Ｌｖｍと電源（不図示）とを電気的に接続するための電源端子Ｔａは、例えば基板Ｋ１の外端を形成する４辺のうち少なくとも１つの辺に、他の電極端子Ｔｂと共に配置することができる。このレイアウトにおいて、従来の有機ＥＬ表示装置では、主配線Ｌｖｍに接続した各岐配線Ｌｖｂに各画素の駆動トランジスタの入力端子が接続されていた。
　ここで、有機ＥＬ素子は、電源線から供給される電流に応じて発光する電流駆動素子であることから、多数の有機ＥＬ素子を集積した発光装置では、有機ＥＬ素子に電流を供給する電源線に非常に大きな電流を流す必要がある。このことから、電源線を構成する岐配線Ｌｖｂの低抵抗化を図るために電源線パターンの面積拡大が望まれているものの、電源線パターンに使用できるスペースは限られている。このため、従来では、図６に示すように、電源線に接続する配線や駆動トランジスタのソース電極１０８ｄの少なくとも一部の幅を広くし、さらに少なくとも一部の厚みを非常に厚くすることによって電源線の低抵抗化を図っていた。具体的には、従来の構成では、駆動トランジスタのソース電極１０８ｄの膜厚Ｔ１０８は、例えば１μｍ程度に設定されていた。
　しかしながら、電源線に接続する配線および駆動トランジスタのソース電極１０８ｄの厚膜化を図った場合には、配線および電極の厚膜化により、配線および電極の上層に大きな凹凸が発生してしまう。有機ＥＬ素子を構成する有機膜は、配線および電極の厚膜化によって大きな凹凸が発生した膜上に塗布されるため、有機ＥＬ素子の有機膜は、下地膜の凹凸の影響を受けて不均一な膜厚で塗布されることとなってしまう。この結果、発光輝度の不均一などに起因する特性劣化が起こってしまう。このため、従来の構成においては、この配線および電極の厚膜化によって発生する凹凸を吸収するため、配線および電極上に形成される層間絶縁膜１１０を非常に厚く形成する必要があった。具体的には、従来の構成では、層間絶縁膜１１０を５～１０μｍもの非常に厚い膜厚Ｔ１１０で形成することによって凹凸を吸収していた。さらに、従来の構成では、層間絶縁膜１１０の膜厚が非常に厚いため、層間絶縁膜１１０に形成されるコンタクトホールの深さが深くなる。コンタクトホールの深さが浅い場合にはアノード電極１２を形成する工程と同一の工程で、電極とともにコンタクト内配線１１１を形成することができるが、従来の構成ではコンタクトホールの深さが深いので、駆動トランジスタのドレイン電極１０８ｃと有機ＥＬ素子２４のアノード電極１２とを適切に接続するコンタクト内配線１１１を形成するために、アノード電極１２を形成する工程とは別に、コンタクトホールに配線材料を埋め込む工程が必要となっていた。
　これに対し、本実施の形態においては、金属基板３０１自体を電源線としての配線の一部として利用しているため、電源線パターンの面積を最大限確保することができる。したがって、本実施の形態においては、各電極の膜厚を厚くせずとも電源線の一部である金属基板３０１の抵抗を十分低下させることができ、電圧降下を抑制することができるので、図３に示すように、従来の膜厚Ｔ１０８（図６参照）よりも薄い膜厚Ｔ８でソース電極８ｄを形成した場合であっても、有機ＥＬ素子２４に対する電流供給を円滑に行なうことができる。本実施の形態におけるソース電極およびドレイン電極の膜厚は、３０ｎｍ～５００ｎｍ程度である。またソース電極およびドレイン電極は、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ、ＡＰＣ（Ａｇ－Ｐｄ－Ｃｕ）、Ｍｏ、ＭｏＯ３、ＰＥＤＯＴ、ＩＴＯ（インジウムスズ酸化物）、Ａｇ、Ｃｕ、Ａｌ、Ｔｉ、Ｎｉ、Ｉｒ、Ｆｅ、Ｗ、ＭｏＷ、およびこれらの合金、並びにこれらの積層膜などによって構成され、好ましくはＭｏやＭｏ／Ａｌ／Ｍｏ、Ｔａ／Ｃｕ／Ｔａの積層膜によって構成される。
　さらに、本実施の形態では、金属基板３０１自体を電源線としての配線の一部として利用しているため、電源線としての配線層を別途形成する必要がない。これにより、ディスプレイパネルの厚さをより低減することが可能となり、結果、有機ＥＬ表示装置をさらに薄型化することが可能となる。
　そして、金属基板３０１における素子形成面である上面は平坦である。さらに、前述したように、本実施の形態においては、従来よりも薄い膜厚でソース電極８ｄを形成できる。このため、本実施の形態においては、図３に示すように、従来の膜厚Ｔ１１０（図６参照）よりも薄い膜厚Ｔ１０で形成した場合であっても、配線および電極上に形成される層間絶縁膜１０の上面を、従来と同程度か、またはより平坦な面とすることができる。この結果、本実施の形態においては、この層間絶縁膜１０上に形成される有機ＥＬ素子２４の有機膜１３をより均一な膜厚で形成できる。したがって、本実施の形態においては、有機ＥＬ素子２４の有機膜が不均一な膜厚で形成されることを低減し、装置全体および同一画素内でより均一な発光輝度を実現できる。さらに、本実施の形態においては、層間絶縁膜１０の膜厚が従来よりも薄いため、層間絶縁膜１０に設けられるコンタクト内配線１１が形成されるコンタクトホールもウェットプロセスで正確に開口でき、駆動トランジスタ２２のドレイン電極８ｃと有機ＥＬ素子２４のアノード電極１２との接続不良も防止することができる。なお、層間絶縁膜３に形成されたコンタクト内配線４、接続膜５ｃおよびゲート絶縁膜６に形成されたコンタクト内配線７ｂのように、金属基板３０１と駆動トランジスタ２２のソース電極８ｄとの間に必要に応じてコンタクト内配線や接続層を設けることによって、金属基板３０１と駆動トランジスタ２２のソース電極８ｄとを適切に接続できる。
　また、従来の構成においては、図５に示す主配線Ｌｖｍから分岐した各岐配線Ｌｖｂがラインパターンで形成されるため、配線抵抗による電圧降下が発生する場合があった。したがって、従来の構成においては、消費電流に比例して有機ＥＬ素子２４に印加される電圧に大きな変動が発生する場合があったので、この電圧の変動による輝度変動を補正するために、電圧降下による変動分を加えた電圧を、電源電圧として主配線Ｌｖｍに印加して、ドレイン－ソース間の電圧を補償していたため、表示装置全体の消費電力を抑制することが困難であった。
　これに対し、本実施の形態においては、電源と接続する電源線にディスプレイパネル６０３全体に亘って存在する金属基板３０１を利用しているため、電圧降下が従来よりも小さい。したがって、本実施の形態では、電圧降下による変動分として電源電圧に加える電圧値自体を従来よりも小さくすることができるため、従来よりも表示装置全体の消費電力を低減することが可能になる。
　また、従来の構成においては、ディスプレイパネルで発生した熱によって各画素を構成する材料が劣化することを防止するために、ディスプレイパネルに熱拡散用のシート部材を別途取り付けて、ディスプレイパネルで発生した熱を拡散させていた。
　これに対し、本実施の形態においては、熱伝導率の大きな金属基板３０１がディスプレイパネルの上面全体に亘って存在するため、この金属基板３０１によってディスプレイパネル全体に熱が拡散する。従って熱拡散用のシート部材と組み合わせることで、より高い熱拡散効果と放熱効果とが期待できることから、各画素の構成材料の劣化を抑制し、表示装置の長期信頼性を向上させることができる。
　また、本実施の形態においては、電源線にディスプレイパネルの上面全体に亘って存在する金属基板３０１を利用しているため、岐配線Ｌｖｂ自体が不要となり、この岐配線Ｌｖｂ形成のための配線面積も確保しなくともよいことから、この配線面積分、開口率を大きくすることができる。また、本実施の形態においては、岐配線Ｌｖｂ自体が不要となることから、より高精細化が可能となる。さらに、本実施の形態においては、キャパシタ２３の一方の電極は、金属基板３０１の一部領域によって構成されるため、キャパシタ２３の他方の電極は、金属基板３０１上の層間絶縁膜３上であればいずれの領域にも形成することができる。したがって、本実施の形態においては、キャパシタ２３の形成領域を柔軟に選択することが可能になる。
　つぎに、図３に示す画素３００の製造方法について説明する。図７－１～図７－６は、図３に示す画素３００の製造方法を示す断面図である。まず、図７－１に示すように、金属基板３０１の厚み方向と垂直な面であって一方の主面（これを上面とする）上に、膜厚が５００ｎｍ～２μｍ程度の層間絶縁膜３を形成する。この際、電源から供給された電流を低抵抗で駆動トランジスタ２２に伝達する必要があるため、金属基板３０１には導電性が高い金属またはその合金を用いて形成された基板を用いる。また、層間絶縁膜３は、例えばスピンオングラス（ＳＯＧ）、フォトレジスト、ポリイミド、ＳｉＮｘ、ＳｉＯ２などによって形成され、スピンコート法、スパッタ法、およびＣＶＤなどによって形成される。次いで、層間絶縁膜３における接続膜５ｃに対応する位置に、フォトリソグラフィ法（本明細書において、「フォトリソグラフィ法」にはエッチング工程のようなパターニング工程が含まれる場合がある。）を用いてコンタクトホール４ａを形成する。またコンタクトホール４ａを形成する工程において、基板３０１の端部における金属基板３０１と電源端子３０１ａとを接続するコンタクト内配線３０１ｃ（図４－３参照）用のコンタクトホールを形成するとよい。
　そして、コンタクトホール４ａ内に導電性材料を埋め込むことによって、コンタクト内配線４を形成する。つぎに、ゲート電極５ａ，５ｂおよび接続膜５ｃの形成のために、真空蒸着法、スパッタ法、塗布法を用いて金属材料、透明酸化物導電材料などを層間絶縁膜３およびコンタクト内配線４上に形成した後、図７－２に示すように、フォトリソグラフィ法を用いてゲート電極５ａ，５ｂおよび接続膜５ｃをパターニングする。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール４ａ内とゲート電極５ａ，５ｂおよび接続膜５ｃの形成領域に前記手法を用いて金属材料や透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法によりパターニングすることによって、コンタクト内配線４と、ゲート電極５ａ，５ｂおよび接続膜５ｃとを一括して形成してもよい。また、インクジェットプリント法、印刷法などを用いてコンタクト内配線４とゲート電極５ａ，５ｂおよび接続膜５ｃを形成してもよい。また、この工程において、基板３０１の端部における金属基板３０１と電源端子３０１ａとを接続するためのコンタクト内配線３０１ｃ（図４－３参照）も形成するとよい。
　次いで、図７－３に示すように、有機感光性樹脂などを材料としてゲート絶縁膜６を形成する。このゲート絶縁膜６は、各トランジスタの駆動能力を確保するために誘電率１．５以上で５００ｎｍ以下の膜厚で形成されることが望ましい。ゲート絶縁膜６は、塗布法など材料に応じた方法を用いて形成される。そして、ゲート絶縁膜６に、フォトリソグラフィ法、エッチング法などを用いてコンタクトホール７ｃ，７ｄ（第１コンタクトホール７ｃ，第２コンタクトホール７ｄ）を形成する。
　つぎに、コンタクトホール７ｃ，７ｄ内に導電性材料を埋め込むことによって、図７－４に示すコンタクト内配線７ａ，７ｂ（第１コンタクト内配線７ａ，第２コンタクト内配線７ｂ）を形成する。そして、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃの形成のために、真空蒸着法、スパッタ法、塗布法などを用いて金属材料、透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法、エッチング法などを用いてソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃをパターニングする。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール７ｃ，７ｄ内とソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃ形成領域に前記手法を用いて金属材料や透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法によりパターニングすることによって、コンタクト内配線７ａ，７ｂと、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとを一括して形成してもよい。また、インクジェットプリント法、印刷法などを用いてコンタクト内配線７ａ，７ｂとソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃを形成してもよい。
　そして、図７－５に示すように、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとの間に半導体膜９ａ，９ｂ（第１半導体膜９ａ，第２半導体膜９ｂ）を形成する。半導体膜９ａ，９ｂは、ＺＴＯなどの無機酸化物半導体材料、または、ペンタセンやテトラベンゾポルフィリンの前駆体を有する有機半導体材料、または、アモルファスシリコンおよびポリシリコンなどの無機半導体材料によって構成される。半導体膜９ａ，９ｂは、真空蒸着法、スパッタ法、塗布法やＣＶＤ法など材料に応じた方法を用いて形成された後、フォトリソグラフィ法を用いてパターニングされる。なお、インクジェットプリント法、印刷法などを用いて半導体膜９ａ，９ｂを形成してもよい。次いで、この半導体膜９ａ，９ｂ上に保護膜（図示せず）を形成した後、ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂの凹凸を吸収するため、平坦化の機能を持つ層間絶縁膜１０を形成する。この層間絶縁膜１０は、たとえば感光性樹脂によって形成され、厚みが２μｍ～１０μｍ程度である。次いで、フォトリソグラフィ法を用いて、層間絶縁膜１０にコンタクトホール１１ａを形成する。また、保護膜（図示せず）は上部電極との電気的結合によって形成されるバックチャネルを防ぐために、誘電率が３．５以下のものが好ましく、さらに、半導体特性に影響を与えないものである必要がある。
　その後、図７－６に示すように、コンタクトホール１１ａ内に導電性材料を埋め込むことによって、コンタクト内配線１１を形成する。そして、有機ＥＬ素子２４のアノード電極１２の形成のために、真空蒸着法、スパッタ法などを用いて金属材料、透明酸化物導電材料などの膜を全面に形成した後、フォトリソグラフィ法、エッチング法などを用いてアノード電極１２をパターニングする。このアノード電極１２は、たとえばＩＴＯ／Ａｇ／ＩＴＯやＩＴＯ／Ａｌ／ＩＴＯの積層膜によって形成される。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール１１ａ内とアノード電極１２形成領域に前記手法を用いて金属材料や透明酸化物導電材料などの膜を全面に形成した後、フォトリソグラフィ法によりパターニングすることによって、コンタクト内配線１１と、アノード電極１２とを一括して形成してもよい。
　次いで、有機ＥＬ素子２４の有機膜をアノード電極１２上に形成した後、透明または半透明の金属材料または酸化物導電材料によってカソード電極１４を形成する。このカソード電極１４は、たとえばＭｇとＡｇとの合金材料によって形成される。そして、有機ＥＬ素子２４保護用の透明膜または半透明膜の保護膜１６を形成した後、上部基板１７を保護膜１６上に設けることによって、図３に示す画素３００を得ることができる。なお、金属基板３０１の裏面と４辺近傍とを覆う絶縁膜３１８および金属基板３０１を電源に接続するための電源端子３０１ａならびに各種配線を外部に接続するための電極端子３０１ｂの各形成工程は、適宜、上記した各工程の前、後または間に挿入される。
　なお、本実施の形態の画素構造として、図３に示すように、ゲート電極がソース電極およびドレイン電極の下方の基板側に形成されるボトムゲート構造を有する画素３００を例に説明したが、もちろん、図８に示すように、ゲート電極５ａ，５ｂがソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃの上方の有機ＥＬ素子２４側に形成されるトップゲート構造を有する画素４００であってもよい。
　図８に示すように、画素４００は、画素３００と同様に、ゲート電極５ａ、ソース電極８ａ、ドレイン電極８ｂおよび半導体膜９ａを有するスイッチングトランジスタ２１と、ゲート電極５ｂ、ソース電極８ｄ、ドレイン電極８ｃおよび半導体膜９ｂを有する駆動トランジスタ２２と、アノード電極１２、有機膜１３およびカソード電極１４を有する有機ＥＬ素子２４とを備える。ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂと、ゲート電極５ａ，５ｂとの間には、ゲート絶縁膜６が形成される。そして、ゲート電極５ａ，５ｂ上には、各電極の凹凸を吸収するための層間絶縁膜１０が形成される。このように、画素４００は、ゲート電極５ａ，５ｂがソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃの上方の有機ＥＬ素子２４側に形成されるトップゲート構造を有する。
　そして、画素４００は、画素３００と同様に、スイッチングトランジスタ２１および駆動トランジスタ２２と、有機ＥＬ素子２４と、が設けられる基板が、電源線として機能する金属基板３０１である。そして、金属基板３０１は、層間絶縁膜３に形成されたコンタクト内配線２０４を介して、駆動トランジスタ２２のソース電極８ｄと接続される。駆動トランジスタ２２のドレイン電極８ｃは、ゲート絶縁膜６に形成されたコンタクト内配線２０７ｂ、ゲート電極５ａ，５ｂと同じ層で形成された接続膜であってコンタクト内配線２０７ｂの直上に形成された接続膜５ｄおよび、接続膜５ｄの直上に形成された層間絶縁膜１０内のコンタクト内配線２１１を介して、有機ＥＬ素子２４のアノード電極１２と接続される。また、駆動トランジスタ２２のゲート電極５ｂは、ゲート絶縁膜６に形成されたコンタクト内配線２０７ａを介して、スイッチングトランジスタ２１のドレイン電極８ｂと接続される。なお、キャパシタ２３は、この金属基板３０１の一部領域、ドレイン電極８ｂの一部領域および層間絶縁膜３の一部領域によって形成される。
　このように、トップゲート構造の画素４００の場合も、ディスプレイパネル６０３全体に存在する金属基板３０１を利用して有機ＥＬ素子２４に対する電流供給を行なうことによって、各電極の膜厚を厚くせずとも電源線として機能する金属基板３０１の抵抗を十分低下させることができ、また、金属基板３０１に起因して層間絶縁膜１０表面に大きな凹凸が生じることがないことからより均一な膜厚の有機膜１３を形成できるため、発光輝度の装置全体及び同一画素内の均一化を実現できるとともに消費電力低減および熱集中防止を実現できるという画素３００と同様の効果を奏することが可能になる。
　つぎに、図８に示す画素４００の製造方法について説明する。図９－１～図９－５は、図８に示す画素４００の製造方法を示す断面図である。まず、図９－１に示すように、図７－１に示す場合と同様に、金属基板３０１上に層間絶縁膜３を形成する。次いで、層間絶縁膜３におけるソース電極８ｄに対応する位置にフォトリソグラフィ法を用いてコンタクトホール２０４ａを形成する。そして、図９－２に示すように、コンタクトホール２０４ａ内に導電性材料を埋め込むことによってコンタクト内配線２０４を形成した後、画素３００の場合と同様に、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃ形成のために、真空蒸着法、スパッタ法、塗布法などを用いて金属材料、透明酸化物導電材料などを形成し、フォトリソグラフィ法、エッチング法などを用いてソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃをパターニングする。なお、コンタクト内配線２０４と、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとは一括形成することも可能である。
　次いで、図９－３に示すように、画素３００の場合と同様に、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとの間に半導体膜９ａ，９ｂを形成し、図７－３に示す場合と同様にゲート絶縁膜６を形成する。そして、このゲート絶縁膜６にコンタクトホール２０７ｃ，２０７ｄを形成した後、図９－４に示すように、コンタクトホール２０７ｃ，２０７ｄ内に導電性材料を埋め込むことによって、コンタクト内配線２０７ａ，２０７ｂを形成する。つぎに、画素３００の場合と同様に、ゲート電極５ａ，５ｂおよび接続膜５ｄ形成のために、真空蒸着法、スパッタ法、塗布法を用いて金属材料、透明酸化物導電材料などをゲート絶縁膜６およびコンタクト内配線２０７ａ，２０７ｂ上に形成した後、図９－４に示すように、フォトリソグラフィ法を用いてゲート電極５ａ，５ｂおよび接続膜５ｄをパターニングする。なお、コンタクト内配線２０７ａ，２０７ｂと、ゲート電極５ａ，５ｂおよび接続膜５ｄとは一括形成することも可能である。
　そして、図９－５に示すように、画素３００の場合と同様に、下層膜の凹凸を吸収するための層間絶縁膜１０を形成した後、層間絶縁膜１０にコンタクトホール２１１ａを形成する。その後、画素３００の場合と同様に、コンタクトホール２１１ａ内に導電性材料を埋め込むことによってコンタクト内配線２１１を形成し、有機ＥＬ素子２４のアノード電極１２を形成した後、有機ＥＬ素子の有機膜をアノード電極１２上に塗布する。そして、画素３００の場合と同様に、カソード電極１４を形成し、有機ＥＬ素子２４保護用の保護膜１６を形成した後、上部基板１７を保護膜１６上に設けることによって、図８に示す画素４００を得ることができる。
　また、本実施の形態においては、いわゆるトップエミッション型の画素３００，４００を例に説明したが、これに限らず、いわゆるボトムエミッション型の構造を有する画素に適用することももちろん可能である。ボトムエミッション型の場合には、各トランジスタの各電極を透明電極で形成するとともに、金属基板３０１に代えて透明な導電体材料を用いて形成された基板を用いればよい。
　３　層間絶縁膜
　４，７ａ，７ｂ，１１，１１１，２０４，２０７ａ，２０７ｂ，２１１　コンタクト内配線
　４ａ，７ｃ，７ｄ，１１ａ，２０４ａ，２０７ｃ，２０７ｄ，２１１ａ　コンタクトホール
　５ａ，５ｂ　ゲート電極
　５ｃ，５ｄ　接続膜
　６　ゲート絶縁膜
　８ａ，８ｄ，１０８ｄ　ソース電極
　８ｂ，８ｃ，１０８ｃ　ドレイン電極
　９ａ，９ｂ　半導体膜
　１０，１１０　層間絶縁膜
　１２　アノード電極
　１３　有機膜
　１４　カソード電極
　１６　保護膜
　１７　上部基板
　２１　スイッチングトランジスタ
　２２　駆動トランジスタ
　２３　キャパシタ
　２４　有機ＥＬ素子
　３００，４００　画素
　３００ａ　表示領域
　３００ｂ　はみ出し領域
　３０１　金属基板
　３１８　絶縁膜
　６０３　ディスプレイパネル
　６０４　走査駆動部
　６０５　データ駆動部
　６０６　信号制御部
　６０７　駆動電圧生成部

Claims (5)

  1. 　ゲート電極とソース電極とドレイン電極と前記ソース電極および前記ドレイン電極の間に形成された半導体膜とを含む半導体素子と、
    　電極を含みかつ前記半導体素子に電気的に接続された発光素子と、
    　電源に接続される金属基板と、
    　前記半導体素子および前記発光素子と、前記金属基板との間に設けられ、コンタクトホールが形成された層間絶縁膜と、
    　前記コンタクトホール内に形成され、前記ソース電極、前記ドレイン電極および前記発光素子の前記電極のうちの少なくともいずれか一つと、前記金属基板とを電気的に接続するコンタクト内配線と、
    　を備える、表示装置。
  2. 　前記半導体膜は、無機酸化物半導体材料から構成される、請求項１に記載の表示装置。
  3. 　前記半導体膜は、有機半導体材料から構成される、請求項１に記載の表示装置。
  4. 　前記発光素子は、有機エレクトロルミネッセンス素子である、請求項１に記載の表示装置。
  5. 　ゲート電極とソース電極とドレイン電極と前記ソース電極および前記ドレイン電極の間に形成された半導体膜とを含む半導体素子と、電極を有しかつ前記半導体素子に電気的に接続された発光素子と、を備えた表示装置の製造方法であって、
    　電源に接続される金属基板上に層間絶縁膜を形成する層間絶縁膜形成工程と、
    　前記層間絶縁膜を貫通し、一端が前記金属基板に電気的に接続されたコンタクト内配線を形成するコンタクト内配線形成工程と、
    　前記層間絶縁膜を基準にして前記基板側とは反対側に、前記ソース電極と前記ドレイン電極と前記発光素子の前記電極とを形成する電極形成工程と、
    　を含み、
    　前記電極形成工程では、前記ソース電極、前記ドレイン電極および前記発光素子の電極のうちの少なくともいずれか一つと、前記コンタクト内配線の他端とが電気的に接続されるように、該ソース電極、該ドレイン電極および該発光素子の電極を形成する表示装置の製造方法。
PCT/JP2009/063123 2008-07-30 2009-07-22 表示装置および表示装置の製造方法 WO2010013626A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP09802869.9A EP2312561A4 (en) 2008-07-30 2009-07-22 DISPLAY DEVICE AND METHOD FOR PRODUCING A DISPLAY DEVICE
US13/055,411 US20110127514A1 (en) 2008-07-30 2009-07-22 Display device and method for manufacturing display device
CN200980129526.7A CN102105924B (zh) 2008-07-30 2009-07-22 显示装置以及显示装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008195773A JP2010032838A (ja) 2008-07-30 2008-07-30 表示装置および表示装置の製造方法
JP2008-195773 2008-07-30

Publications (1)

Publication Number Publication Date
WO2010013626A1 true WO2010013626A1 (ja) 2010-02-04

Family

ID=41610325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/063123 WO2010013626A1 (ja) 2008-07-30 2009-07-22 表示装置および表示装置の製造方法

Country Status (7)

Country Link
US (1) US20110127514A1 (ja)
EP (1) EP2312561A4 (ja)
JP (1) JP2010032838A (ja)
KR (1) KR20110055528A (ja)
CN (1) CN102105924B (ja)
TW (1) TW201013921A (ja)
WO (1) WO2010013626A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
JP5777287B2 (ja) * 2009-09-18 2015-09-09 大塚製薬株式会社 エクオール産生能が維持されたエクオール産生微生物を含む発酵製品、及びその製造方法
WO2011148409A1 (ja) * 2010-05-24 2011-12-01 パナソニック株式会社 薄膜半導体装置、表示装置及び薄膜半導体装置の製造方法
WO2013051236A1 (ja) * 2011-10-05 2013-04-11 パナソニック株式会社 表示装置
US8941148B2 (en) 2012-03-06 2015-01-27 Infineon Technologies Austria Ag Semiconductor device and method
TW201415685A (zh) * 2012-10-12 2014-04-16 Ultimate Image Corp 有機發光二極體照明裝置
FR2999018B1 (fr) * 2012-11-30 2016-01-22 Commissariat Energie Atomique Ecran d'affichage a diodes electroluminescentes organiques
KR102067966B1 (ko) * 2013-08-30 2020-01-20 엘지디스플레이 주식회사 유기발광 다이오드 디스플레이 장치 및 그 제조방법
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
JP6372084B2 (ja) 2014-01-22 2018-08-15 セイコーエプソン株式会社 発光装置、及び電子機器
JP2015175921A (ja) 2014-03-13 2015-10-05 株式会社ジャパンディスプレイ 表示装置
KR102688970B1 (ko) * 2016-09-19 2024-07-25 삼성디스플레이 주식회사 표시 장치
JP2019049595A (ja) * 2017-09-08 2019-03-28 株式会社Ｊｏｌｅｄ 表示装置
CN111886699B (zh) * 2018-03-28 2024-06-14 堺显示器制品株式会社 有机el显示装置及其制造方法
CN111584577A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161095A (ja) * 1996-12-03 1998-06-19 Citizen Watch Co Ltd 液晶表示装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2005346055A (ja) 2004-06-02 2005-12-15 Samsung Electronics Co Ltd 表示装置及びその駆動方法
JP2007310352A (ja) * 2006-03-14 2007-11-29 Seiko Epson Corp 有機エレクトロルミネッセンス装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
KR100635042B1 (ko) * 2001-12-14 2006-10-17 삼성에스디아이 주식회사 전면전극을 구비한 평판표시장치 및 그의 제조방법
JP2005032513A (ja) * 2003-07-10 2005-02-03 Seiko Epson Corp 電気光学装置及び電子機器
JP4997688B2 (ja) * 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
JP4507611B2 (ja) * 2004-01-29 2010-07-21 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、及び電子機器
JP2005294629A (ja) * 2004-04-01 2005-10-20 Canon Inc 表示装置の製造方法
KR100696479B1 (ko) * 2004-11-18 2007-03-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP5106413B2 (ja) * 2005-12-19 2012-12-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機ｌｅｄ素子
JP2007279107A (ja) * 2006-04-03 2007-10-25 Seiko Epson Corp 表示装置および表示装置の製造方法
KR101276662B1 (ko) * 2006-06-30 2013-06-19 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
JP5143410B2 (ja) * 2006-12-13 2013-02-13 出光興産株式会社 スパッタリングターゲットの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161095A (ja) * 1996-12-03 1998-06-19 Citizen Watch Co Ltd 液晶表示装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2005346055A (ja) 2004-06-02 2005-12-15 Samsung Electronics Co Ltd 表示装置及びその駆動方法
JP2007310352A (ja) * 2006-03-14 2007-11-29 Seiko Epson Corp 有機エレクトロルミネッセンス装置及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2312561A4

Also Published As

Publication number Publication date
JP2010032838A (ja) 2010-02-12
CN102105924B (zh) 2014-07-23
KR20110055528A (ko) 2011-05-25
EP2312561A4 (en) 2013-05-22
EP2312561A1 (en) 2011-04-20
CN102105924A (zh) 2011-06-22
TW201013921A (en) 2010-04-01
US20110127514A1 (en) 2011-06-02

Similar Documents

Publication Publication Date Title
WO2010013626A1 (ja) 表示装置および表示装置の製造方法
US10418430B2 (en) Display device
US9287531B2 (en) Organic light-emitting display device and method of manufacturing the same
WO2010013639A1 (ja) 表示装置および表示装置の製造方法
JP4591451B2 (ja) 半導体装置および表示装置
JP3580092B2 (ja) アクティブマトリクス型表示装置
US8007334B2 (en) Display panel and manufacturing method of display panel
KR20040010233A (ko) 전기 광학 장치 및 전자 기기
KR100825317B1 (ko) 유기전계발광소자
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
TWI383344B (zh) 顯示單元及其製造方法
KR20180003363A (ko) 유기발광 표시장치
US7038240B2 (en) Color display device
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR20090119737A (ko) 표시장치
KR100698678B1 (ko) 발광 표시장치 및 그의 제조방법
US8692458B2 (en) Light emitting device and electronic device
JP5309854B2 (ja) 表示装置および電子機器
JP5359162B2 (ja) 表示装置および電子機器
JP4086550B2 (ja) 表示装置
JP2006195255A (ja) ディスプレイパネル
US20220199955A1 (en) Display device and manufactring method thereof
JP2004070289A (ja) 表示装置
JP2005326866A (ja) 表示装置、回路基板、回路基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980129526.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09802869

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13055411

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117002213

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009802869

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE