JP2002032037A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源供給線の配線抵抗による電位降下によっ
て生じる電位のずれを軽減することにより、表示領域内
のムラを軽減し、鮮明な多階調カラー表示が可能なアク
ティブマトリクス型のＥＬ表示装置を提供することを課
題とする。 【解決手段】 電源供給線の引き出し口を複数配置す
る。また、外部入力端子と画素部電源供給線の間の配線
抵抗を、帰還増幅器をもって電源供給線に電位供給する
ことにより、電位補償をおこなう。また、上記構成に加
え、電源供給線をマトリクス状に配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＥＬ（エレクトロル
ミネッセンス）素子を基板上に作り込んで形成された電
子ディスプレイ（電気光学装置）に関する。特に半導体
素子（半導体薄膜を用いた素子）を用いた表示装置に関
する。またＥＬ表示装置を表示部に用いた電子機器に関
する。

【０００２】

【従来の技術】近年、基板上に薄膜トランジスタ（以
下、本明細書中ではＴＦＴと表記する）を形成する技術
が大幅に進歩し、アクティブマトリクス型表示装置への
応用開発が進められている。特に、ポリシリコンなどの
多結晶半導体膜を用いたＴＦＴは、従来のアモルファス
シリコン等の非晶質半導体膜を用いたＴＦＴよりも電界
効果移動度（モビリティともいう）が高いので、高速動
作が可能である。そのため、従来、基板外の駆動回路で
行っていた画素の制御を、画素と同一の基板上に形成し
た駆動回路で行うことが可能となっている。

【０００３】このような多結晶半導体膜を用いたアクテ
ィブマトリクス型表示装置では、同一基板上に、様々な
回路や素子を作り込むことが可能であり、製造コストの
低減、表示装置の小型化、歩留まりの上昇、スループッ
トの低減など、様々な利点が得られる。

【０００４】そしてさらに、自発光型素子としてＥＬ素
子を有したアクティブマトリクス型のＥＬ表示装置の研
究が活発化している。ＥＬ表示装置は、有機ＥＬディス
プレイ（ＯＥＬＤ：Organic EL Display）又は有機ライ
トエミッティングダイオード（ＯＬＥＤ：Organic Ligh
t Emitting Diode）とも呼ばれている。

【０００５】ＥＬ素子は一対の電極（陽極と陰極）間に
ＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、
積層構造となっている。代表的には、コダック・イース
トマン・カンパニーのTangらが提案した「正孔輸送層／
発光層／電子輸送層」という積層構造が挙げられる。こ
の構造は非常に発光効率が高く、現在、研究開発が進め
られているＥＬ表示装置はほとんどこの構造を採用して
いる。

【０００６】また他にも、陽極上に正孔注入層／正孔輸
送層／発光層／電子輸送層、または正孔注入層／正孔輸
送層／発光層／電子輸送層／電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。

【０００７】本明細書において、陰極と陽極との間に設
けられる全ての層を総称してＥＬ層と呼ぶ。よって上述
した正孔注入層、正孔輸送層、発光層、電子輸送層、電
子注入層等は、全てＥＬ層に含まれる。

【０００８】そして、上記構造でなるＥＬ層に、一対の
電極から所定の電圧をかけると、発光層においてキャリ
アの再結合が起こって発光する。なお本明細書において
ＥＬ素子が発光することを、ＥＬ素子が駆動すると呼
ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形
成される発光素子をＥＬ素子と呼ぶ。

【０００９】なお、本明細書中において、ＥＬ素子と
は、一重項励起状態からの発光（蛍光）を利用するもの
と、三重項励起状態からの発光（燐光）を利用するもの
の両方を含むものとする。

【００１０】ＥＬ表示装置の駆動方法として、アナログ
方式の駆動方法（アナログ駆動）が挙げられる。ＥＬ表
示装置のアナログ駆動について、図１８及び図１９を用
いて説明する。

【００１１】図１８に、アナログ駆動のＥＬ表示装置の
画素部１８００の構造を示す。ゲート信号線駆動回路か
らの選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）
は、各画素が有するスイッチング用ＴＦＴ１８０１のゲ
ート電極に接続されている。また各画素の有するスイッ
チング用ＴＦＴ１８０１のソース領域とドレイン領域
は、一方がアナログのビデオ信号を入力するソース信号
線（データ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう一
方が各画素が有する駆動用ＴＦＴ１８０４のゲート電極
及び各画素が有する保持容量１８０８にそれぞれ接続さ
れている。

【００１２】各画素が有する駆動用ＴＦＴ１８０４のソ
ース領域とドレイン領域はそれぞれ、一方は電源供給線
（Ｖ１〜Ｖｘ）に、もう一方はＥＬ素子１８０６に接続
されている。電源供給線（Ｖ１〜Ｖｘ）の電位を電源電
位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が
有する保持容量１８０８に接続されている。

【００１３】ＥＬ素子１８０６は、陽極と、陰極と、陽
極と陰極との間に設けられたＥＬ層とを有する。ＥＬ素
子１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域
またはドレイン領域と接続している場合、ＥＬ素子１８
０６の陽極が画素電極、陰極が対向電極となる。逆にＥ
Ｌ素子１８０６の陰極が駆動用ＴＦＴ１８０４のソース
領域またはドレイン領域と接続している場合、ＥＬ素子
１８０６の陽極が対向電極、陰極が画素電極となる。

【００１４】なお本明細書において、対向電極の電位を
対向電位と呼ぶ。なお対向電極に対向電位を与える電源
を対向電源と呼ぶ。画素電極の電位と対向電極の電位の
電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ
層にかかる。

【００１５】図１８で示したＥＬ表示装置を、アナログ
方式で駆動させた場合のタイミングチャートを図１９に
示す。１つのゲート信号線が選択されてから、その次に
別のゲート信号線が選択されるまでの期間を１ライン期
間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の
画像が表示されるまでの期間が１フレーム期間（Ｆ）に
相当する。図１８のＥＬ表示装置の場合、ゲート信号線
はｙ本あるので、１フレーム期間中にｙ個のライン期間
（Ｌ１〜Ｌｙ）が設けられている。

【００１６】解像度が高くなるにつれて１フレーム期間
中のライン期間の数も増え、駆動回路を高い周波数で駆
動しなければならなくなる。

【００１７】まず電源供給線（Ｖ１〜Ｖｘ）は一定の電
源電位に保たれている。そして対向電極の電位である対
向電位も一定の電位に保たれている。対向電位は、ＥＬ
素子が発光する程度に電源電位との間に電位差を有して
いる。

【００１８】第１のライン期間（Ｌ１）において、ゲー
ト信号線Ｇ１には、ゲート信号線駆動回路からの選択信
号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）
に順にアナログのビデオ信号が入力される。ゲート信号
線Ｇ１に接続された全てのスイッチング用ＴＦＴはオン
の状態になるので、ソース信号線に入力されたアナログ
のビデオ信号は、スイッチング用ＴＦＴを介して駆動用
ＴＦＴのゲート電極に入力される。

【００１９】駆動用ＴＦＴのチャネル形成領域を流れる
電流の量は、そのゲート電圧によって制御される。

【００２０】ここで、駆動用ＴＦＴのソース領域が電源
供給線に接続され、ドレイン領域がＥＬ素子に接続され
ている場合を例に説明する。

【００２１】駆動用ＴＦＴのソース領域は、電源供給線
に接続されてるため、画素部の各画素に同じ電位が入力
されている。このとき、ソース信号線にアナログの信号
が入力されると、この信号電圧の電位と、駆動用ＴＦＴ
のソース領域の電位との差がゲート電圧になる。ＥＬ素
子に流れる電流は、駆動用ＴＦＴのゲート電圧によって
決まる。ここで、ＥＬ素子の発光輝度は、ＥＬ素子の両
電極間を流れる電流に比例する。こうしてＥＬ素子はア
ナログのビデオ信号の電圧に制御されて発光を行う。

【００２２】上述した動作を繰り返し、ソース信号線
（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了
すると、第１のライン期間（Ｌ１）が終了する。なお、
ソース信号線（Ｓ１〜Ｓｘ）への、アナログのビデオ信
号の入力が終了するまでの期間と水平帰線期間とを合わ
せて１つのライン期間としても良い。次に第２のライン
期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力
される。第１のライン期間（Ｌ１）と同様に、ソース信
号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力
される。

【００２３】全てのゲート信号線（Ｇ１〜Ｇｙ）に選択
信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）
が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了す
ると、１フレーム期間が終了する。１フレーム期間中に
おいて全ての画素が表示を行い、１つの画像が形成され
る。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期
間とを合わせて１フレーム期間としても良い。

【００２４】以上のように、アナログのビデオ信号によ
ってＥＬ素子の発光量が制御され、その発光量の制御に
よって階調表示がなされる。この方式は、いわゆるアナ
ログ駆動方法と呼ばれる駆動方式であり、ソース信号線
に入力されるアナログのビデオ信号の電圧の変化で階調
表示が行われる。

【００２５】

【発明が解決しようとする課題】図２０は、駆動用ＴＦ
Ｔの特性を示すグラフであり、４０１はＩｄ−Ｖｇ特性
（又はＩｄ−Ｖｇ曲線）と呼ばれている。ここでＩｄは
ドレイン電流であり、Ｖｇはゲート電圧である。このグ
ラフにより任意のゲート電圧に対して流れる電流量を知
ることができる。

【００２６】通常、ＥＬ素子を駆動するにあたって、上
記Ｉｄ−Ｖｇ特性の点線４０２で示した領域を用いる。
４０２で囲んだ領域は、飽和領域と呼ばれ、ゲート電圧
Ｖｇの変化に対してドレイン電流Ｉｄが大きく変化する
領域である。

【００２７】アナログ方式の駆動方法では、駆動用ＴＦ
Ｔにおいて、飽和領域を用い、そのゲート電圧を変化さ
せることによってドレイン電流を変化させる。

【００２８】スイッチング用ＴＦＴがオンとなり、画素
内に、ソース信号線より入力されたアナログのビデオ信
号は、駆動用ＴＦＴのゲート電極に印加される。こうし
て、駆動用ＴＦＴのゲート電圧が変化する。このとき、
図２０に示したＩｄ−Ｖｇ特性に従い、ゲート電圧に対
してドレイン電流が１対１で決まる。こうして、駆動用
ＴＦＴのゲート電極に入力されるアナログのビデオ信号
の電圧に対応して、所定のドレイン電流がＥＬ素子に流
れ、その電流量に対応した発光量で前記ＥＬ素子が発光
する。

【００２９】以上のように、アナログのビデオ信号によ
ってＥＬ素子の発光量が制御され、その発光量の制御に
よって階調表示がなされる。

【００３０】ここで、各画素の駆動用ＴＦＴのゲート電
圧は、たとえソース信号線から同じ信号が入力されて
も、駆動用ＴＦＴのソース領域の電位が変化すると変化
してしまう。ここで、駆動用ＴＦＴのソース領域の電位
は、電源供給線から与えられている。しかし、電源供給
線の電位は、配線抵抗による電位降下のために、画素部
内部の位置によって変化する。

【００３１】また、画素部内の電源供給線の配線抵抗に
よる電位降下の影響だけではなく、外部からの電源の入
力部（以下、外部入力端子と表記する）より、画素部の
電源供給線までの引き回し部分（以下、電源供給線引き
回し部と表記する）の電位降下も問題となる。

【００３２】つまり、外部入力端子の位置から、画素部
の各電源供給線の位置までの配線引き回しの長さによっ
て、電源供給線の電位にばらつきが生じることになる。

【００３３】ここで、電源供給線の配線抵抗が小さな場
合や、表示装置が、比較的小さな場合、また、電源供給
線に流れる電流が比較的小さな場合は、それほど問題と
ならないが、そうでない場合、特に表示装置が比較的大
きな場合は、この配線抵抗による電源供給線の電位の変
化が大きくなる。

【００３４】特に、表示装置が大きくなるほど、外部入
力端子から画素部の各電源供給線までの距離のばらつき
が大きくなるため、電源供給線引き回し部の配線の長さ
のばらつきが大きくなる。そのため、電源供給線引き回
し部の電位降下による電源供給線の電位の変化が大きく
なる。

【００３５】これらの要因による電源供給線の電位ばら
つきは、各画素のＥＬ素子の発光輝度に影響を与え、表
示輝度を変化させるため表示ムラの原因となる。

【００３６】以下に、電源供給線の電位のばらつきの具
体的な例を示す。

【００３７】図２３に示すように、表示画面中に白また
は黒のボックスを表示させたときには、クロストークと
呼ばれる現象が発生していた。これはボックスの上方ま
たは下方にボックスの横方向と輝度の違いが発生する現
象である。

【００３８】この現象が起こる、従来の表示装置の画素
部の一部の回路図を図４０に、また、その上面図を図４
１に示す。

【００３９】図４１において、図４０と同じ部分は同じ
符号を用いて示し、説明は省略する。

【００４０】各画素は、スイッチング用ＴＦＴ４４０
２、駆動用ＴＦＴ４４０６、保持容量４４１９、ＥＬ素
子４４１４とによって構成される。

【００４１】なお、図４０及び図４１において、スイッ
チング用ＴＦＴ４４０２はダブルゲート構造であるが、
その他の構造であっても良い。

【００４２】クロストークは、ボックスの上方、下方
と、横方向それぞれの画素において、駆動用ＴＦＴ４４
０６に流れる電流に、差分を生じることから起こるもの
である。この差分の原因は、電源供給線Ｖ１、Ｖ２がソ
ース信号線Ｓ１、Ｓ２に平行に配置されているために起
こる。

【００４３】例えば図２３のように、表示画面の一部に
白いボックスを表示した場合、このボックス表示をする
画素に対応する電源供給線において、ボックス表示画素
の駆動用ＴＦＴのソース・ドレイン間を介してＥＬ素子
に電流が流れる分、この電源供給線の配線抵抗による電
位降下は、ボックスを表示しない画素のみにしか電源を
供給しない電源供給線と比べて、大きくなる。そのた
め、ボックスの上下で、ボックス表示をしない他の画素
より暗い部分が発生する。

【００４４】また、従来のアクティブマトリクス型のＥ
Ｌ表示装置は図２４に示すように、電源供給線を表示装
置の一方向から引き出し、この引き出し口より外部から
の電源及び信号等を入力している。

【００４５】ここで、表示装置の表示画面のサイズが小
さい場合には、それでも、問題は発生しなかったが、表
示装置の表示画面のサイズが大きくなると、表示画面の
面積に比例して、消費電流が増加する。

【００４６】４インチの表示画面を有する表示装置と、
２０インチの表示画面を有する表示装置とでは、消費電
流は２５倍となる。

【００４７】そのため、表示画面のサイズが大きい表示
装置では、前述の電位降下の問題が大きな課題となる。

【００４８】また、取り出し口に近い電源供給線（図２
４中ａ）は、さほど電位降下は発生しないが、引き出し
口より遠く離れた電源供給線（図２４中ｂ）は、配線が
長い距離引き回されるため、その配線抵抗による電位降
下が大きく発生しする。そのため、この電源供給線（図
２４中ｂ）に接続された駆動用ＴＦＴを有する画素のＥ
Ｌ素子に加わる電圧が低下し、画質の低下を招いてい
た。

【００４９】例えば、２０インチの表示装置において、
配線長は７００ｍｍ、配線幅１０ｍｍ、シート抵抗０．
１オームとしても、電流が１Ａ程度流れると電位降下は
１０Ｖになってしまい、正常な表示が不可能となる。

【００５０】本発明は、上記問題点を鑑みてなされたも
のであり、鮮明な多階調カラー表示の可能なアクティブ
マトリクス型のＥＬ表示装置を提供することを課題とす
る。そして、そのようなアクティブマトリクス型ＥＬ表
示装置を用いた高性能な電子機器（電子デバイス）を提
供することを課題とする。

【００５１】

【課題を解決するための手段】本発明者は、電源供給線
の配線抵抗による電位低下、特に電源供給線の引き出し
部の配線抵抗による電位低下を軽減する方法を考えた。

【００５２】以下に、本発明の構成について記載する。

【００５３】本発明によって、絶縁表面上に複数のソー
ス信号線と、複数のゲート信号線と、複数の電源供給線
と、マトリクス状に配置された複数の画素とを有し、前
記複数の画素は、スイッチング用薄膜トランジスタと、
駆動用薄膜トランジスタと、ＥＬ素子とによって構成さ
れる表示装置において、複数の引き出し口を有し、前記
複数の電源供給線は、前記複数の引き出し口まで引き回
され、前記複数の引き出し口において、前記複数の電源
供給線に電位が与えられ、前記引き出し口は、前記表示
装置の少なくとも２方向に設けられていることを特徴と
した表示装置が提供される。

【００５４】本発明によって、絶縁表面上に複数のソー
ス信号線と、複数のゲート信号線と、複数の電源供給線
と、マトリクス状に配置された複数の画素とを有し、前
記複数の画素は、スイッチング用薄膜トランジスタと、
駆動用薄膜トランジスタと、ＥＬ素子とによって構成さ
れる表示装置において、引き出し口を有し、前記引出し
口は、複数の外部入力端子を有し、前記複数の電源供給
線は、５本以上５０本以下にまとめられ、前記複数の外
部入力端子まで引き回され、前記複数の外部入力端子に
おいて、前記複数の電源供給線に電位が与えられている
ことを特徴とした表示装置が提供される。

【００５５】本発明によって、絶縁表面上に複数のソー
ス信号線と、複数のゲート信号線と、複数の電源供給線
と、マトリクス状に配置された複数の画素とを有し、前
記複数の画素は、スイッチング用薄膜トランジスタと、
駆動用薄膜トランジスタと、ＥＬ素子とによって構成さ
れる表示装置において、外部入力端子を有し、前記複数
の電源供給線は、前記外部入力端子まで引き回され、帰
還ループの中に有する帰還増幅器により、前記外部入力
端子を介して前記電源供給線に電位を供給することを特
徴とした表示装置が提供される。

【００５６】前記複数の電源供給線は、マトリクス状に
配置されていることを特徴とする表示装置であってもよ
い。

【００５７】前記複数の電源供給線は、前記ソース信号
線と同一の配線層と、前記ゲート信号線と同一の配線層
とによって構成されていることを特徴とした表示装置で
あってもよい。

【００５８】前記複数の電源供給線は、前記ソース信号
線とは異なる配線層と、前記ゲート信号と同一の配線層
とによって構成されていることを特徴とした表示装置で
あってもよい。

【００５９】前記複数の電源供給線は、前記ゲート信号
線とは異なる配線層と、前記ソース信号線と同一の配線
層とによって構成されていることを特徴とした表示装置
であってもよい。

【００６０】前記複数の電源供給線は、前記ゲート信号
線及び前記ソース信号線のいずれとも異なる配線層で構
成されていることを特徴とした表示装置であってもよ
い。

【００６１】前記複数の電源供給線の列方向の本数は、
前記複数の画素の列方向の数より少ないことを特徴とし
た表示装置であってもよい。

【００６２】前記複数の電源供給線の行方向の本数は、
前記画素の行方向の数より少ないことを特徴とした表示
装置であってもよい。

【００６３】前記表示装置の表示部分の対角は２０イン
チ以上であることを特徴とした表示装置であってもよ
い。

【００６４】前記表示装置を用いることを特徴とするパ
ーソナルコンピュータ、テレビ受像機、ビデオカメラ、
画像再生装置、ヘッドマウントディスプレイ、携帯情報
端末であってもよい。

【００６５】

【発明の実施の形態】以下に、本発明の表示装置の構造
について説明する。

【００６６】（第一の実施形態）画素部の電源供給線の
外部への引き出しを一方向だけでなく、複数の方向へ引
き出す。

【００６７】図１を用いて、第一の実施形態について説
明する。

【００６８】図１のように、電源供給線引出し口１及び
電源供給線引出し口２の、２方向から電源供給線を引き
出す。

【００６９】ここで本明細書中では、引出し口とは、複
数の外部入力端子によって構成され、外部より表示装置
に、電源電位や映像信号などが入力される部分を示すも
のとする。

【００７０】このように表示装置の２方向から電源供給
線を引き出すことによって、１方向からの引き出しに比
べて、画素部の各電源供給線から外部入力端子までの配
線の長さを短くし、また、その配線の長さのばらつきを
低減することができる。

【００７１】上記構成によって、画素部周辺の電源供給
線の引き回し部の電位降下の影響を低減することができ
る。

【００７２】（第二の実施形態）本実施の形態では、電
源供給線の引き回し部の配線は、小単位にまとめて、そ
れぞれの引き出し口の、複数の隣接ではない外部入力端
子に引き出される。

【００７３】本実施の形態の構造を図４に示す。

【００７４】これは、図３５の従来例において示した、
画素部の各電源供給線を、ひとつにまとめて、ひとつの
外部入力端子に引き出す場合に比べて、まとめられた電
源供給線毎において、各外部入力端子までの配線の長さ
を短くし、また、その配線長のばらつきを低減すること
ができる。

【００７５】つまり、図４における配線ａと配線ｂの長
さの違いは、図３５における配線ａと配線ｂの長さの違
いと比較して大きく低減されている。

【００７６】上記構成によって、画素部周辺の電源供給
線の引き回し部の電位降下の影響を低減することができ
る。

【００７７】（第三の実施形態）電源供給線に流れる電
流は、前述したように大型の表示装置においては大電流
になり得る。そのような場合に、画素領域から外部入力
端子までの引き回しの配線抵抗による電位降下の影響は
無視できない。

【００７８】この対策として、電位降下を見越して、外
部電源の電位をあらかじめ、上げておくことも考えられ
るが、表示の内容によって流れる電流は変化するので、
一律に外部電源の電位を上げるのは、望ましくない。よ
って、本実施の形態では帰還増幅器を用い、帰還ループ
の中に電位降下を起こす配線を含むことを提案するもの
である。

【００７９】図５に示すように、外部入力端子は帰還増
幅器の出力に接続され、帰還増幅器の非反転入力（＋）
には、電源供給線に加えるべき電圧が入力され、反転入
力端子（−）には画素部の電源供給線の電位をモニタ
し、印加する。帰還増幅器の原理により、非反転入力端
子と反転入力端子は同じ電位になるように動作するた
め、帰還増幅器の出力端子は、電位降下分だけ高い電位
が出力される。上記したように、電位補償が行われ、電
位のずれは解消される。

【００８０】電源供給線引き回し部の配線抵抗をＲと
し、電流をiとするとＲiの電位降下が起こるが、モニタ
端子では電流がほとんど流れないため、電位降下は発生
しない。

【００８１】帰還増幅器はパネル完成後、外付けの基板
上等に、外部ＩＣ等で構成される。

【００８２】（第四の実施形態）図２に本発明の画素部
の構成を示す回路図を示す。

【００８３】画素部の各画素は、スイッチング用ＴＦＴ
４４０２、駆動用ＴＦＴ４４０６、保持容量４４１９、
ＥＬ素子４４１４によって構成されている。電源供給線
（ＶＸ１〜ＶＸｎ、ＶＹ１〜ＶＹｎ）が、ソース信号線
（Ｓ１〜Ｓｎ）と平行方向だけでなく、垂直方向にも配
置されて、それぞれの方向から画素の駆動用ＴＦＴ４４
０６のソース領域もしくはドレイン領域に電圧が供給さ
れている。これによって、ＥＬ素子４４１４を流れる電
流は、ソース信号線Ｓ１〜Ｓｎと平行方向からだけでな
く、垂直方向からも供給されるので、従来例のような、
クロストークの発生を抑制することが可能である。

【００８４】ここで、隣り合う画素同士で、電源供給線
を共有する。これによって、各画素中の電源供給線が占
める面積を低減することができる。そのため、電源供給
線を縦横（マトリクス状）に配置した構造の画素であっ
ても、開口率を上げることができる。

【００８５】第一の実施形態〜第四の実施形態は、自由
に組み合わせて実施することが可能である。

【００８６】

【実施例】以下に、本発明の実施例を説明する。

【００８７】（実施例１）図４は、第二の実施形態にお
いて説明した、電源供給線を小単位で束ねて外部入力端
子に接続した例である。

【００８８】画面の大きさが大きくなると、電位降下も
大きくなるため、出来るだけ短い配線で引き出す必要が
ある。よって本発明では電源供給線を小単位でまとめ
て、近接の外部入力端子へ出力するものである。

【００８９】図４に示す例では、電源供給線を小単位で
まとめ、ドライバ領域を貫通して、外部入力端子に接続
することにより、配線抵抗を低減している。

【００９０】電源供給線は、５本から５０本程度の範囲
でまとめるのが望ましい。

【００９１】（実施例２）本実施例では、発明の実施形
態において図２で示した回路図の画素部の一部（４画素
分）の上面図を図３に示す。

【００９２】なお、図２と同じ部分は、同じ符号を用い
て示す。

【００９３】画素は、スイッチング用ＴＦＴ４４０２、
駆動用ＴＦＴ４４０６、コンデンサ４４１９、ＥＬ素子
４４１４によって構成されている。この実施例では、ゲ
ート信号線Ｇ１、Ｇ２と平行に、ゲート信号線Ｇ１、Ｇ
２と同様の配線材料を用いて、電源供給線ＶＸ１、ＶＸ
２を配置し、従来からあるソース信号線Ｓ１、Ｓ２に平
行な電源供給線ＶＹ１、ＶＹ２とは、コンタクトホール
を介して接続されている。

【００９４】本実施例のように、ゲート信号線に平行な
電源供給線を、ゲート信号線と同様の配線層を用いて形
成した構成を、本発明の画素構造の第一の実施例とよぶ
ことにする。

【００９５】本発明の画素構造の第一の実施例では、従
来例において、図４０及び図４１の画素を実際に構成す
る場合に対して、マスク数を増やすこと無しに、マトリ
クス状の電源供給線を形成することができる。

【００９６】本実施例は、実施例１と自由に組み合わせ
て実施することが可能である。

【００９７】（実施例３）本実施例では、第四の実施形
態において説明した、隣合う画素で電源供給線を共有す
る場合の例について、図１０及び図４２〜図４４を用い
て説明する。

【００９８】なお、本実施例において、Ｇ１〜Ｇ４は、
スイッチング用ＴＦＴ４４０２のゲート配線（ゲート信
号線の一部）、Ｓ１〜Ｓ３はスイッチング用ＴＦＴ４４
０２のソース配線（ソース信号線の一部）、４４０６は
駆動用ＴＦＴ、４４１４はＥＬ素子、ＶＹ１〜ＶＹ２は
ソース配線に平行な電源供給線、ＶＸ１〜ＶＸ２はゲー
ト配線に平行な電源供給線、４４１９は保持容量とす
る。

【００９９】図１０は、隣り合う２つの画素間で電源供
給線ＶＹ１及びＶＸ１を共通とした場合の例である。即
ち、２つの画素が電源供給線ＶＹ１及びＶＸ１を中心に
線対称となるように形成されている点に特徴がある。こ
の場合、電源供給線の本数を減らすことができるため、
表示装置の開口率を増大し、また、画素部を高精細化す
ることができる。

【０１００】また、図１０の上面図を図４２に示す。図
１０と同じ部分は同じ符号を用いて示し、説明は省略す
る。

【０１０１】図４３は本発明の別の実施例である。この
実施例では、Ｘ方向の電源供給線をすべての画素行に対
して配置するのではなく、画素行の１/ｎにした例であ
る。ここでｎは２以上の自然数である。ここでは、ｎが
３の例を示す。

【０１０２】また、図４３の上面図を図４４に示す。図
４２と同じ部分は、同じ符号を用いて示し説明は省略す
る。

【０１０３】本実施例は、実施例１及び実施例２のいず
れとも自由に組み合わせて実施することが可能である。

【０１０４】（実施例４）本発明において、各画素の駆
動用ＴＦＴはｎチャネル型ＴＦＴでもｐチャネル型ＴＦ
Ｔでもどちらでも用いることが可能であるが、ＥＬ素子
の陽極が画素電極で陰極が対向電極の場合、駆動用ＴＦ
Ｔはｐチャネル型ＴＦＴであることが好ましい。また逆
にＥＬ素子の陽極が対向電極で陰極が画素電極の場合、
駆動用ＴＦＴはｎチャネル型ＴＦＴであることが好まし
い。

【０１０５】本実施例は、実施例１〜実施例３のいずれ
とも自由に組み合わせて実施することが可能である。

【０１０６】（実施例５）本実施例では、本発明のＥＬ
表示装置を作製した例について説明する。

【０１０７】図６（Ａ）は本発明を用いたＥＬ表示装置
の上面図である。また、図６（Ａ）をＡ-Ａ'で切断した
断面図を図６（Ｂ）に示す。

【０１０８】図６（Ａ）において、４０１０は基板、４
０１１は画素部、４０１２ａ及び４０１２ｂはソース信
号線駆動回路、４０１３ａ、４０１３ｂはゲート信号線
駆動回路であり、それぞれの駆動回路は配線４０１４
ａ、４０１４ｂ、４０１５、４０１６を経てＦＰＣ４０
１７に至り、外部機器へと接続される。

【０１０９】このとき、少なくとも画素部４０１１、好
ましくは駆動回路４０１２ａ、４０１２ｂ、４０１３
ａ、４０１３ｂ及び画素部４０１１を囲むようにしてカ
バー材６０００、シーリング材（ハウジング材ともい
う）７０００、密封材（第２のシーリング材）７００１
が設けられている。

【０１１０】また、図６（Ｂ）は本実施例のＥＬ表示装
置の断面構造であり、基板４０１０、下地膜４０２１の
上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路
を図示している。）４０２２及び画素部用ＴＦＴ４０２
３（但し、ここではＥＬ素子への電流を制御する駆動用
ＴＦＴだけ図示）が形成されている。これらのＴＦＴは
公知の構造（トップゲート構造またはボトムゲート構
造）を用いれば良い。

【０１１１】駆動回路用ＴＦＴ４０２２、画素部用ＴＦ
Ｔ４０２３が完成したら、樹脂材料でなる層間絶縁膜
（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３の
ドレインと電気的に接続する透明導電膜でなる画素電極
４０２７を形成する。透明導電膜としては、酸化インジ
ウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または
酸化インジウムと酸化亜鉛との化合物を用いることがで
きる。そして、画素電極４０２７を形成したら、絶縁膜
４０２８を形成し、画素電極４０２７上に開口部を形成
する。

【０１１２】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。

【０１１３】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルタを組み合わせた方式、白色発光層
とカラーフィルタを組み合わせた方式があるが、いずれ
の方法を用いても良い。もちろん、単色発光のＥＬ表示
装置とすることもできる。

【０１１４】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例では、マルチチャン
バー方式（クラスターツール方式）の成膜装置を用いる
ことで上述のような成膜を可能とする。

【０１１５】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は、４０３１で示される領
域において配線４０１６に接続される。配線４０１６
は、陰極４０３０に所定の電圧を与えるための電源線で
あり、導電性ペースト材料４０３２を介してＦＰＣ４０
１７に接続される。

【０１１６】４０３１に示された領域において、陰極４
０３０と配線４０１６とを電気的に接続するために、層
間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホー
ルを形成する必要がある。これらは、層間絶縁膜４０２
６のエッチング時（画素電極用コンタクトホールの形成
時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の
開口部の形成時）に形成しておけば良い。また、絶縁膜
４０２８をエッチングする際に、層間絶縁膜４０２６ま
で一括でエッチングしても良い。この場合、層間絶縁膜
４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コ
ンタクトホールの形状を良好なものとすることができ
る。

【０１１７】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。

【０１１８】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材７
０００が設けられ、さらにシーリング材７０００の外側
には密封材（第２のシーリング材）７００１が形成され
る。

【０１１９】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１２０】また、充填材６００４の中にスペーサを含
有させてもよい。このとき、スペーサをＢａＯなどから
なる粒状物質とし、スペーサ自体に吸湿性をもたせても
よい。

【０１２１】スペーサを設けた場合、パッシベーション
膜６００３はスペーサ圧を緩和することができる。ま
た、パッシベーション膜とは別に、スペーサ圧を緩和す
る樹脂膜などを設けてもよい。

【０１２２】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１２３】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１２４】また、配線４０１６は、シーリング材７０
００および密封材７００１と基板４０１０との隙間を通
ってＦＰＣ４０１７に電気的に接続される。なお、ここ
では配線４０１６について説明したが、他の配線４０１
４ａ、４０１４ｂ、４０１５も同様にしてシーリング材
７０００および密封材７００１と基板４０１０との隙間
を通ってＦＰＣ４０１７に電気的に接続される。

【０１２５】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにシーリング材７０００を取り
付けているが、カバー材６０００及びシーリング材７０
００を取り付けてから、充填材６００４を設けても良
い。この場合、基板４０１０、カバー材６０００及びシ
ーリング材７０００で形成されている空隙に通じる充填
材の注入口を設ける。そして前記空隙を真空状態（１０
^-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入
口を浸してから、空隙の外の気圧を空隙の中の気圧より
も高くして、充填材を空隙の中に充填する。

【０１２６】本実施例は、実施例１〜実施例４のいずれ
とも自由に組み合わせて実施することが可能である。

【０１２７】（実施例６）本実施例では、本発明を用い
て実施例５とは異なる形態のＥＬ表示装置を作製した例
について、図７（Ａ）、７（Ｂ）を用いて説明する。図
６（Ａ）、６（Ｂ）と同じ番号のものは同じ部分を指し
ているので説明は省略する。

【０１２８】図７（Ａ）は本実施例のＥＬ表示装置の上
面図であり、図７（Ａ）をＡ-Ａ'で切断した断面図を図
７（Ｂ）に示す。

【０１２９】実施例５に従って、ＥＬ素子の表面を覆っ
てパッシベーション膜６００３までを形成する。

【０１３０】さらに、ＥＬ素子を覆うようにして充填材
６００４を設ける。この充填材６００４は、カバー材６
０００を接着するための接着剤としても機能する。充填
材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１３１】また、充填材６００４の中にスペーサを含
有させてもよい。このとき、スペーサをＢａＯなどから
なる粒状物質とし、スペーサ自体に吸湿性をもたせても
よい。

【０１３２】スペーサを設けた場合、パッシベーション
膜６００３はスペーサ圧を緩和することができる。ま
た、パッシベーション膜とは別に、スペーサ圧を緩和す
る樹脂膜などを設けてもよい。

【０１３３】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１３４】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１３５】次に、充填材６００４を用いてカバー材６
０００を接着した後、充填材６００４の側面（露呈面）
を覆うようにフレーム材６００１を取り付ける。フレー
ム材６００１はシーリング材（接着剤として機能する）
６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましい
が、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良
い。なお、シーリング材６００２はできるだけ水分や酸
素を透過しない材料であることが望ましい。また、シー
リング材６００２の内部に乾燥剤を添加してあっても良
い。

【０１３６】また、配線４０１６はシーリング材６００
２と基板４０１０との隙間を通ってＦＰＣ４０１７に電
気的に接続される。なお、ここでは配線４０１６につい
て説明したが、他の配線４０１４ａ、４０１４ｂ、４０
１５も同様にしてシーリング材６００２と基板４０１０
との隙間を通ってＦＰＣ４０１７に電気的に接続され
る。

【０１３７】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにフレーム材６００１を取り付
けているが、カバー材６０００及びフレーム材６００１
を取り付けてから、充填材６００４を設けても良い。こ
の場合、基板４０１０、カバー材６０００及びフレーム
材６００１で形成されている空隙に通じる充填材の注入
口を設ける。そして前記空隙を真空状態（１０^-2Ｔｏｒ
ｒ以下）にし、充填材の入っている水槽に注入口を浸し
てから、空隙の外の気圧を空隙の中の気圧よりも高くし
て、充填材を空隙の中に充填する。

【０１３８】本実施例は、実施例１〜実施例５のいずれ
とも自由に組み合わせて実施することが可能である。

【０１３９】（実施例７）ここでＥＬ表示装置における
画素部のさらに詳細な断面構造を図８に示す。

【０１４０】なお、本実施例は、ソース信号線と同じ層
にソース信号線に平行な電源供給線を形成し、ゲート信
号線と同じ層に、ゲート信号線に平行な電源供給線を形
成する場合に相当する、本発明の画素構造の第一の実施
例の画素構造を示す。

【０１４１】図８において、基板３５０１上に設けられ
たスイッチング用ＴＦＴ３５０２は公知の方法を用いて
形成されたｎチャネル型ＴＦＴを用いる。本実施例で
は、ゲート電極３９ａと３９ｂを有する、ダブルゲート
構造としている。ダブルゲート構造とすることで、実質
的に２つのＴＦＴが直列接続された構造となり、オフ電
流値を低減することができるという利点がある。なお、
本実施例ではダブルゲート構造としているが、シングル
ゲート構造でも構わないし、トリプルゲート構造やそれ
以上のゲート数を持つマルチゲート構造でも構わない。
また、公知の方法を用いて形成されたｐチャネル型ＴＦ
Ｔを用いても構わない。

【０１４２】また、本実施例では、駆動用ＴＦＴ３５０
３は公知の方法を用いて形成されたｎチャネル型ＴＦＴ
を用いる。駆動用ＴＦＴ３５０３のゲート電極３７は配
線３６によって、スイッチング用ＴＦＴ３５０２のドレ
イン配線３５に電気的に接続されている。また、３４
は、ソース信号線である。

【０１４３】駆動用ＴＦＴは、ＥＬ素子を流れる電流量
を制御するための素子であるため、多くの電流が流れ、
熱による劣化やホットキャリアによる劣化の危険性が高
い素子でもある。そのため、駆動用ＴＦＴのドレイン側
に、ゲート絶縁膜を介してゲート電極に重なるようにＬ
ＤＤ領域を設ける構造は極めて有効である。

【０１４４】また、本実施例では駆動用ＴＦＴ３５０３
をシングルゲート構造で図示しているが、複数のＴＦＴ
を直列接続したマルチゲート構造としても良い。さら
に、複数のＴＦＴを並列につなげて、実質的にチャネル
形成領域を複数に分割し、熱の放射を高い効率で行える
ようにした構造としても良い。このような構造は熱によ
る劣化対策として有効である。

【０１４５】また、ソース配線４０は、ゲート電極３
７、３９が形成された層と同じ層に形成された電源供給
線（電源線）３８に接続され、常に一定の電圧が加えら
れている。ここで、ソース配線４０やソース信号線３４
と同じ層にも電源供給線が形成され、電源供給線３８と
は、コンタクトホールを介して電気的に接続されている
が、ここでは図示していない。

【０１４６】スイッチング用ＴＦＴ３５０２、駆動用Ｔ
ＦＴ３５０３の上には第１パッシベーション膜４１が設
けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成
される。平坦化膜４２を用いてＴＦＴによる段差を平坦
化することは非常に重要である。後に形成されるＥＬ層
は非常に薄いため、段差が存在することによって発光不
良を起こす場合がある。従って、ＥＬ層をできるだけ平
坦面に形成しうるように画素電極を形成する前に平坦化
しておくことが望ましい。

【０１４７】また、４３は反射性の高い導電膜でなる画
素電極（この場合ＥＬ素子の陰極）であり、駆動用ＴＦ
Ｔ３５０３のドレイン領域に電気的に接続される。画素
電極４３としてはアルミニウム合金膜、銅合金膜または
銀合金膜など低抵抗な導電膜またはそれらの積層膜を用
いることが好ましい。もちろん、他の導電膜との積層構
造としても良い。

【０１４８】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４a、４４bにより形成された溝（画素に相
当する）の中に発光層４５が形成される。なお、ここで
は一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の各色に対応した発光層を作り分けても良い。
発光層とする有機ＥＬ材料としてはπ共役ポリマー系材
料を用いる。代表的なポリマー系材料としては、ポリパ
ラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバ
ゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられ
る。

【０１４９】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。

【０１５０】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。

【０１５１】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はない。発光層、電荷輸送層または電荷注入層を自
由に組み合わせてＥＬ層を形成すれば良い。

【０１５２】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。

【０１５３】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造のＥＬ層としてい
る。そして、正孔注入層４６の上には透明導電膜でなる
陽極４７が設けられる。本実施例の場合、発光層４５で
生成された光は上面側に向かって（ＴＦＴが形成された
基板３５０１とは逆の方向に向かって）放射される。こ
こで陽極は、導電性を有し、且つ透光性を有する材料で
形成されていなければならない。この様な透明導電膜と
しては酸化インジウムと酸化スズとの化合物や酸化イン
ジウムと酸化亜鉛との化合物を用いることができるが、
耐熱性の低い発光層や正孔注入層を形成した後で形成す
るため、可能な限り低温で成膜できるものが好ましい。

【０１５４】陽極４７まで形成された時点でＥＬ素子３
５０５が完成する。なお、ここでいうＥＬ素子３５０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成される。画素電極４３を画素の面
積にほぼ一致させているため、画素全体がＥＬ素子とし
て機能する。従って、発光の利用効率が非常に高く、明
るい画像表示が可能となる。

【０１５５】また本実施例では、陽極４７の上にさらに
第２パッシベーション膜４８を設けている。第２パッシ
ベーション膜４８としては、窒化珪素膜または窒化酸化
珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮
断することであり、有機ＥＬ材料の酸化による劣化を防
ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との
両方を併せ持つ。これによりＥＬ表示装置の信頼性が高
められる。

【０１５６】以上のように本発明のＥＬ表示装置は、図
８のような構造の画素からなる画素部を有し、オフ電流
値の十分に低いスイッチング用ＴＦＴと、ホットキャリ
ア注入に強い駆動用ＴＦＴとを有する。従って、高い信
頼性を有し、且つ、良好な画像表示が可能なＥＬ表示装
置が得られる。

【０１５７】本実施例は、実施例１〜実施例６のいずれ
とも自由に組み合わせて実施することが可能である。

【０１５８】（実施例８）本実施例では、実施例７に示
した画素部において、ＥＬ素子３５０５の構造を反転さ
せた構造について説明する。説明には図９を用いる。な
お、図８の構造と異なる点はＥＬ素子３７０１の部分と
駆動用ＴＦＴ３５５３だけであるので、その他の説明は
省略する。

【０１５９】図９において、駆動用ＴＦＴ３５５３は公
知の方法を用いて形成されたｐチャネル型ＴＦＴを用い
る。なお、駆動用ＴＦＴは、ｐチャネル型ＴＦＴに限ら
ずｎチャネル型ＴＦＴでもよい。

【０１６０】本実施例では、画素電極（陽極）５０とし
て透明導電膜を用いる。具体的には酸化インジウムと酸
化亜鉛との化合物でなる導電膜を用いる。勿論、酸化イ
ンジウムと酸化スズとの化合物でなる導電膜を用いても
良い。

【０１６１】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子３７０１が形成さ
れる。

【０１６２】本実施例の場合、発光層５２で発生した光
は、矢印で示されるようにＴＦＴが形成された基板３５
０１の方に向かって放射される。

【０１６３】本実施例は、実施例１〜実施例６のいずれ
とも自由に組み合わせて実施することが可能である。

【０１６４】（実施例９）図２、図３、図１０及び図４
２〜図４４では駆動用ＴＦＴのゲート電極にかかる電圧
を保持するために保持容量を設ける構造としているが、
保持容量を省略することも可能である。

【０１６５】駆動用ＴＦＴとして用いるｎチャネル型Ｔ
ＦＴが、ゲート絶縁膜を介してゲート電極に重なるよう
に設けられたＬＤＤ領域を有している場合、この重なり
合った領域には一般的にゲート容量と呼ばれる寄生容量
が形成されるが、本実施例ではこの寄生容量を、駆動用
ＴＦＴのゲート電極にかかる電圧を保持するためのコン
デンサとして積極的に用いる点に特徴がある。

【０１６６】この寄生容量のキャパシタンスは、上記ゲ
ート電極とＬＤＤ領域とが重なり合った面積によって変
化するため、その重なり合った領域に含まれるＬＤＤ領
域の長さによって決まる。

【０１６７】本実施例は、実施例１〜実施例８のいずれ
とも自由に組み合わせて実施することが可能である。

【０１６８】（実施例１０）本実施例では、本発明のＥ
Ｌ表示装置の画素部とその周辺に設けられる駆動回路部
のＴＦＴを同時に作製する方法について説明する。但
し、説明を簡単にするために、駆動回路に関しては基本
単位であるＣＭＯＳ回路を図示することとする。

【０１６９】まず、図１１（Ａ）に示すように、下地膜
（図示せず）を表面に設けた基板５０１を用意する。本
実施例では結晶化ガラス上に下地膜として１００ｎｍ厚
の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを
積層して用いる。この時、結晶化ガラス基板に接する方
の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿
論、下地膜を設けずに石英基板上に直接素子を形成して
も良い。

【０１７０】次に基板５０１の上に４５ｎｍの厚さのア
モルファスシリコン膜５０２を公知の成膜法で形成す
る。なお、アモルファスシリコン膜に限定する必要はな
く、非晶質構造を含む半導体膜（微結晶半導体膜を含
む）であれば良い。さらに非晶質シリコンゲルマニウム
膜などの非晶質構造を含む化合物半導体膜でも良い。

【０１７１】ここから図１１（Ｃ）までの工程は本出願
人による特開平１０−２４７７３５号公報を完全に引用
することができる。同公報ではＮｉ等の元素を触媒とし
て用いた半導体膜の結晶化方法に関する技術を開示して
いる。

【０１７２】まず、開口部５０３ａ、５０３ｂを有する
保護膜５０４を形成する。本実施例では１５０ｎｍ厚の
酸化珪素膜を用いる。そして、保護膜５０４の上にスピ
ンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ
含有層）５０５を形成する。このＮｉ含有層の形成に関
しては、前記公報を参考にすれば良い。

【０１７３】次に、図１１（Ｂ）に示すように、不活性
雰囲気中で５７０℃１４時間の加熱処理を加え、アモル
ファスシリコン膜５０２を結晶化する。この際、Ｎｉが
接した領域（以下、Ｎｉ添加領域という）５０６ａ、５
０６ｂを起点として、基板と概略平行に結晶化が進行
し、棒状結晶が集まって並んだ結晶構造でなるポリシリ
コン膜５０７が形成される。

【０１７４】次に、図１１（Ｃ）に示すように、保護膜
５０４をそのままマスクとして１５族に属する元素（好
ましくはリン）をＮｉ添加領域５０６a、５０６bに添加
する。こうして高濃度にリンが添加された領域（以下、
リン添加領域という）５０８a、５０８bが形成される。

【０１７５】次に、図１１（Ｃ）に示すように、不活性
雰囲気中で６００℃１２時間の加熱処理を加える。この
熱処理によりポリシリコン膜５０７中に存在するＮｉは
移動し、最終的には殆ど全て、矢印が示すようにリン添
加領域５０８a、５０８bに捕獲される。これはリンによ
る金属元素（本実施例ではＮｉ）のゲッタリング効果に
よる現象であると考えられる。

【０１７６】この工程により、ポリシリコン膜５０９中
に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）に
よる測定値で少なくとも２×１０¹⁷atoms/cm³にまで低
減される。Ｎｉは半導体にとって、ライフタイムキラー
であるが、この程度まで低減されるとＴＦＴ特性には何
ら悪影響を与えることはない。また、この濃度は殆ど現
状のＳＩＭＳ分析の測定限界であるので、実際にはさら
に低い濃度（２×１０ ¹⁷atoms/cm³以下）であると考え
られる。

【０１７７】こうして触媒を用いて結晶化され、且つ、
その触媒がＴＦＴの動作に支障を与えないレベルにまで
低減されたポリシリコン膜５０９が得られる。その後、
このポリシリコン膜５０９のみを用いた活性層５１０〜
５１３をパターニング工程により形成する。また、この
時、後のパターニングにおいてマスク合わせを行うため
のマーカーを、上記ポリシリコン膜を用いて形成すると
良い。（図１１（Ｄ））

【０１７８】次に、図１１（Ｅ）に示すように、５０ｎ
ｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形
成し、酸化雰囲気中で９５０℃１時間の加熱処理を加
え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気
でも良いし、ハロゲン元素を添加した酸素雰囲気でも良
い。

【０１７９】この熱酸化工程では、活性層と上記窒化酸
化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚の
ポリシリコン膜が酸化されて、約３０ｎｍ厚の酸化シリ
コン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン
膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる
８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、
活性層５１０〜５１３の膜厚はこの熱酸化工程によって
３０ｎｍとなる。

【０１８０】次に、図１２（Ａ）に示すように、レジス
トマスク５１５ａ、５１５ｂを形成し、ゲート絶縁膜５
１４を介してｐ型を付与する不純物元素（以下、ｐ型不
純物元素という）を添加する。ｐ型不純物元素として
は、代表的には１３族に属する元素、典型的にはボロン
またはガリウムを用いることができる。この工程（チャ
ネルドープ工程という）は、ＴＦＴのしきい値電圧を制
御するための工程である。

【０１８１】なお、本実施例ではジボラン（Ｂ₂Ｈ₆）を
質量分離しないでプラズマ励起したイオンドープ法でボ
ロンを添加する。勿論、質量分離を行うイオンインプラ
ンテーション法を用いても良い。この工程により１×１
０¹⁵〜１×１０¹⁸atoms/cm³（代表的には５×１０¹⁶〜
５×１０¹⁷atoms/cm³）の濃度でボロンを含む不純物領
域５１６、５１７が形成される。

【０１８２】次に、図１２（Ｂ）に示すように、レジス
トマスク５１９a、５１９bを形成し、ゲート絶縁膜５１
４を介してｎ型を付与する不純物元素（以下、ｎ型不純
物元素という）を添加する。なお、ｎ型不純物元素とし
ては、代表的には１５族に属する元素、典型的にはリン
又は砒素を用いることができる。なお、本実施例ではフ
ォスフィン（ＰＨ₃）を質量分離しないでプラズマ励起
したプラズマドーピング法を用い、リンを１×１０¹⁸at
oms/cm³の濃度で添加する。勿論、質量分離を行うイオ
ンインプランテーション法を用いても良い。

【０１８３】この工程により形成されるｎ型不純物領域
５２０には、ｎ型不純物元素が２×１０¹⁶〜５×１０¹⁹
atoms/cm³（代表的には５×１０¹⁷〜５×１０¹⁸atoms/c
m³）の濃度で含まれるようにドーズ量を調節する。

【０１８４】次に、図１２（Ｃ）に示すように、添加さ
れたｎ型不純物元素及びｐ型不純物元素の活性化工程を
行う。活性化手段を限定する必要はないが、ゲート絶縁
膜５１４が設けられているので、電熱炉を用いたファー
ネスアニール処理が好ましい。また、図１２（Ａ）の工
程でチャネル形成領域となる部分の活性層／ゲート絶縁
膜界面にダメージを与えてしまっている可能性があるた
め、なるべく高い温度で加熱処理を行うことが望まし
い。

【０１８５】本実施例の場合には耐熱性の高い結晶化ガ
ラスを用いているので、活性化工程を８００℃１時間の
ファーネスアニール処理により行う。なお、処理雰囲気
を酸化性雰囲気にして熱酸化を行っても良いし、不活性
雰囲気で加熱処理を行っても良い。

【０１８６】この工程によりｎ型不純物領域５２０の端
部、即ち、ｎ型不純物領域５２０の周囲に存在するｎ型
不純物元素を添加していない領域（図１２（Ａ）の工程
で形成されたｐ型不純物領域）との境界部（接合部）が
明確になる。このことは、後にＴＦＴが完成した時点に
おいて、ＬＤＤ領域とチャネル形成領域とが非常に良好
な接合部を形成しうることを意味する。

【０１８７】次に、２００〜４００ｎｍ厚の導電膜を形
成し、パターニングしてゲート電極５２２〜５２５を形
成する。このゲート電極５２２〜５２５の線幅によって
各ＴＦＴのチャネル長の長さが決定する。

【０１８８】なお、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
導電膜を用いることができる。具体的には、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）か
ら選ばれた元素でなる膜、または前記元素の窒化物でな
る膜（代表的には窒化タンタル膜、窒化タングステン
膜、窒化チタン膜）、または前記元素を組み合わせた合
金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、ま
たは前記元素のシリサイド膜（代表的にはタングステン
シリサイド膜、チタンシリサイド膜）を用いることがで
きる。勿論、単層で用いても積層して用いても良い。

【０１８９】本実施例では、５０ｎｍ厚の窒化タングス
テン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）
膜とでなる積層膜を用いる。これはスパッタ法で形成す
れば良い。また、スパッタガスとしてキセノン（Ｘ
ｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると、応
力による膜はがれを防止することができる。

【０１９０】またこの時、ゲート電極５２３はｎ型不純
物領域５２０の一部とゲート絶縁膜５１４を介して重な
るように形成する。この重なった部分が後にゲート電極
と重なったＬＤＤ領域となる。なお、ゲート電極５２４
a、５２４bは断面では二つに見えるが、実際は電気的に
接続されている。

【０１９１】次に、図１３（Ａ）に示すように、ゲート
電極５２２〜５２５をマスクとして自己整合的にｎ型不
純物元素（本実施例ではリン）を添加する。こうして形
成される不純物領域５２６〜５３３にはｎ型不純物領域
５２０の１／２〜１／１０（代表的には１／３〜１／
４）の濃度でリンが添加されるように調節する。具体的
には、１×１０¹⁶〜５×１０¹⁸atoms/cm³（典型的には
３×１０¹⁷〜３×１０¹⁸atoms/cm³）の濃度が好まし
い。

【０１９２】次に、図１３（Ｂ）に示すように、ゲート
電極等を覆う形でレジストマスク５３４a〜５３４dを形
成し、ｎ型不純物元素（本実施例ではリン）を添加して
高濃度にリンを含む不純物領域５３５〜５３９を形成す
る。ここでもフォスフィン（ＰＨ₃）を用いたイオンド
ープ法で行い、この領域のリンの濃度は１×１０²⁰〜１
×１０²¹atoms/cm³（代表的には２×１０²⁰〜５×１０
²¹atoms/cm³）となるように調節する。

【０１９３】この工程によってｎチャネル型ＴＦＴのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用ＴＦＴは、図１３（Ａ）の工程で形成したｎ型
不純物領域５２８〜５３１の一部が残る。この残された
領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。

【０１９４】次に、図１３（Ｃ）に示すように、レジス
トマスク５３４a〜５３４ｄを除去し、新たにレジスト
マスク５４２を形成する。そして、ｐ型不純物元素（本
実施例ではボロン）を添加し、高濃度にボロンを含む不
純物領域５４０、５４１、５４３、５４４を形成する。
ここではジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法に
より３×１０²⁰〜３×１０²¹atoms/cm³（代表的には５
×１０²⁰〜１×１０²¹atoms/cm³）の濃度となるように
ボロンを添加する。

【０１９５】なお、不純物領域５４０、５４１、５４
３、５４４には既に１×１０²⁰〜１×１０²¹atoms/cm³
の濃度でリンが添加されているが、ここで添加されるボ
ロンはその少なくとも３倍以上の濃度で添加される。そ
のため、予め形成されていたｎ型の不純物領域は完全に
ｐ型に反転し、ｐ型の不純物領域として機能する。

【０１９６】次に、図１３（Ｄ）に示すように、レジス
トマスク５４２を除去した後、第１層間絶縁膜５４６を
形成する。第１層間絶縁膜５４６としては、珪素を含む
絶縁膜を単層で用いるか、その中で組み合わせた積層膜
を用いれば良い。また、膜厚は４００ｎｍ〜１．５μｍ
とすれば良い。本実施例では、２００ｎｍ厚の窒化酸化
珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造
とする。

【０１９７】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化する。活性化手段として
は、ファーネスアニール法が好ましい。本実施例では電
熱炉において窒素雰囲気中、５５０℃、４時間の熱処理
を行う。

【０１９８】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。

【０１９９】なお、水素化処理は第１層間絶縁膜５４６
を形成する前に入れても良い。即ち、２００ｎｍ厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成し
ても構わない。

【０２００】次に、図１４（Ａ）に示すように、第１層
間絶縁膜５４６及びゲート絶縁膜５１４に対してコンタ
クトホールを形成し、ソース配線５４７〜５５０と、ド
レイン配線５５１〜５５３を形成する。なお、本実施例
ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアル
ミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ
法で連続形成した３層構造の積層膜とする。勿論、他の
導電膜でも良い。

【０２０１】次に、５０〜５００ｎｍ（代表的には２０
０〜３００ｎｍ）の厚さで第１パッシベーション膜５５
４を形成する。本実施例では第１パッシベーション膜５
５４として３００ｎｍ厚の窒化酸化シリコン膜を用い
る。これは窒化シリコン膜で代用しても良い。

【０２０２】この時、窒化酸化シリコン膜の形成に先立
ってＨ₂、ＮＨ₃等、水素を含むガスを用いてプラズマ処
理を行うことは有効である。この前処理により励起され
た水素が第１層間絶縁膜５４６に供給され、熱処理を行
うことで、第１パッシベーション膜５５４の膜質が改善
される。それと同時に、第１層間絶縁膜５４６に添加さ
れた水素が下層側に拡散するため、効果的に活性層を水
素化することができる。

【０２０３】次に、図１４（Ｂ）に示すように、有機樹
脂からなる第２層間絶縁膜５５５を形成する。有機樹脂
としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。特に、第２層間絶
縁膜５５５はＴＦＴが形成する段差を平坦化する必要が
あるので、平坦性に優れたアクリル膜が好ましい。本実
施例では２.５μｍの厚さでアクリル膜を形成する。

【０２０４】次に、第２層間絶縁膜５５５、第１パッシ
ベーション膜５５４にドレイン配線５５３に達するコン
タクトホールを形成し、画素電極（陽極）５５６を形成
する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜
を１１０ｎｍの厚さに形成し、パターニングを行って画
素電極とする。また、酸化インジウムに２〜２０％の酸
化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良
い。この画素電極がＥＬ素子２０３の陽極となる。

【０２０５】次に、珪素を含む絶縁膜（本実施例では酸
化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５
６に対応する位置に開口部を形成して第３層間絶縁膜５
５７を形成する。開口部を形成する際、ウェットエッチ
ング法を用いることで容易にテーパー形状の側壁とする
ことができる。開口部の側壁が十分になだらかでないと
段差に起因するＥＬ層の劣化が顕著な問題となってしま
う。

【０２０６】次に、ＥＬ層５５８及び陰極（ＭｇＡｇ電
極）５５９を、真空蒸着法を用いて大気解放しないで連
続形成する。なお、ＥＬ層５５８の膜厚は８０〜２００
ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５９の
厚さは１８０〜３００ｎｍ（典型的には２００〜２５０
ｎｍ）とすれば良い。

【０２０７】この工程では、赤色に対応する画素、緑色
に対応する画素及び青色に対応する画素に対して順次Ｅ
Ｌ層及び陰極を形成する。但し、ＥＬ層は溶液に対する
耐性に乏しいためフォトリソグラフィ技術を用いずに各
色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的に
ＥＬ層及び陰極を形成するのが好ましい。

【０２０８】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
ＥＬ層及び陰極を選択的に形成する。次いで、緑色に対
応する画素以外を全て隠すマスクをセットし、そのマス
クを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠す
マスクをセットし、そのマスクを用いて青色発光のＥＬ
層及び陰極を選択的に形成する。なお、ここでは全て異
なるマスクを用いるように記載しているが、同じマスク
を使いまわしても構わない。また、全画素にＥＬ層及び
陰極を形成するまで真空を破らずに処理することが好ま
しい。

【０２０９】なお、ＥＬ層５５８としては公知の材料を
用いることができる。公知の材料としては、駆動電圧を
考慮すると有機材料を用いるのが好ましい。例えば正孔
注入層、正孔輸送層、発光層及び電子注入層でなる４層
構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素
子２０３の陰極としてＭｇＡｇ電極を用いた例を示す
が、公知の他の材料を用いることが可能である。

【０２１０】また、保護電極５６０としてはアルミニウ
ムを主成分とする導電膜を用いれば良い。保護電極５６
０はＥＬ層及び陰極を形成した時とは異なるマスクを用
いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰
極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。

【０２１１】最後に、窒化珪素膜でなる第２パッシベー
ション膜５６１を３００ｎｍの厚さに形成する。実際に
は保護電極５６０がＥＬ層を水分等から保護する役割を
果たすが、さらに第２パッシベーション膜５６１を形成
しておくことで、ＥＬ素子２０３の信頼性をさらに高め
ることができる。

【０２１２】こうして図１４（Ｃ）に示すような構造の
アクティブマトリクス型のＥＬ表示装置が完成する。２
０１がスイッチング用ＴＦＴ、２０２が駆動用ＴＦＴ、
２０４が駆動回路用ｎチャネル型ＴＦＴ、２０５が駆動
回路用ｐチャネル型ＴＦＴである。

【０２１３】なお、実際には、図１４（Ｃ）まで完成し
たら、さらに外気に曝されないように気密性の高い保護
フィルム（ラミネートフィルム、紫外線硬化樹脂フィル
ム等）やセラミックス製シーリングカンなどのハウジン
グ材でパッケージング（封入）することが好ましい。

【０２１４】（実施例１１）本実施例では、駆動をアナ
ログ階調方式ではなく、デジタル時間階調方式にしたと
きの、ソース信号側駆動回路の構成について説明する。

【０２１５】図１５に本実施例で用いられるソース信号
側駆動回路の一例を回路図で示す。本発明においては、
駆動方法はアナログ階調方式、デジタル時間階調方式、
デジタル面積階調方式などいずれにおいても適応が可能
である。また、それらの階調方式を組み合わせた方式に
ついても可能である。

【０２１６】シフトレジスタ８０１、ラッチ（Ａ）（８
０２）、ラッチ（Ｂ）（８０３）、が図に示すように配
置されている。なお本実施例では、１組のラッチ（Ａ）
（８０２）と１組のラッチ（Ｂ）（８０３）が、４本の
ソース信号線Ｓ＿ａ〜Ｓ＿ｄに対応している。また本実
施例では信号が有する電圧の振幅の幅を変えるレベルシ
フタを設けなかったが、設計者が適宜設けるようにして
も良い。

【０２１７】クロック信号ＣＬＫ、ＣＬＫの極性が反転
したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、
駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配
線からシフトレジスタ８０１に入力される。また外部か
ら入力されるデジタルデータ信号ＶＤは図に示した配線
からラッチ（Ａ）（８０２）に入力される。ラッチ信号
Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡ
Ｔｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０
３）に入力される。

【０２１８】ラッチ（Ａ）（８０２）の詳しい構成につ
いて、ソース信号線Ｓ＿ａに対応するラッチ（Ａ）（８
０２）の一部８０４を例にとって説明する。ラッチ
（Ａ）（８０２）の一部８０４は２つのクロックドイン
バータと２つのインバータを有している。

【０２１９】ラッチ（Ａ）（８０２）の一部８０４の上
面図を図１６に示す。８３１ａ、８３１ｂはそれぞれ、
ラッチ（Ａ）（８０２）の一部８０４が有するインバー
タの１つを形成するＴＦＴの活性層であり、８３６は該
インバータの１つを形成するＴＦＴの共通のゲート電極
である。また８３２ａ、８３２ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのイン
バータを形成するＴＦＴの活性層であり、８３７ａ、８
３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けら
れたゲート電極である。なおゲート電極８３７ａ、８３
７ｂは電気的に接続されている。

【０２２０】８３３ａ、８３３ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するクロックドイン
バータの１つを形成するＴＦＴの活性層である。活性層
８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けら
れており、ダブルゲート構造となっている。また活性層
８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられ
ており、ダブルゲート構造となっている。

【０２２１】８３４ａ、８３４ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのクロ
ックドインバータを形成するＴＦＴの活性層である。活
性層８３４ａ上にはゲート電極８３９、８４０が設けら
れており、ダブルゲート構造となっている。また活性層
８３４ｂ上にはゲート電極８４０、８４１が設けられて
おり、ダブルゲート構造となっている。この様なデジタ
ル階調をおこなったときの階調特性を、図４５に示す。

【０２２２】上述のデジタル時間階調方式を用いれば、
図４５に示すように、６４階調が表現可能である。

【０２２３】本実施例は、実施例１〜実施例１０のいず
れとも自由に組み合わせて実施することが可能である。

【０２２４】（実施例１２）本発明のＥＬ表示装置にお
いて、ＥＬ素子が有するＥＬ層に用いられる材料は、有
機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施
できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が
高いため、そのような駆動電圧に耐えうる耐圧特性を有
するＴＦＴを用いなければならない。

【０２２５】または、将来的にさらに駆動電圧の低い無
機ＥＬ材料が開発されれば、本発明に適用することは可
能である。

【０２２６】本実施例は、実施例１〜実施例１１のいず
れとも自由に組み合わせて実施することが可能である。

【０２２７】（実施例１３）本発明において、ＥＬ層と
して用いる有機物質は低分子系有機物質であってもポリ
マー系（高分子系）有機物質であっても良い。

【０２２８】低分子系有機物質はＡｌｑ₃（トリス−８
−キノリライト−アルミニウム）、ＴＰＤ（トリフェニ
ルアミン誘導体）等を中心とした材料が知られている。
ポリマー系有機物質として、π共役ポリマー系の物質が
挙げられる。代表的には、ＰＰＶ（ポリフェニレンビニ
レン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカー
ボネート等が挙げられる。

【０２２９】ポリマー系（高分子系）有機物質は、スピ
ンコーティング法（溶液塗布法ともいう）、ディッピン
グ法、ディスペンス法、印刷法またはインクジェット法
など簡易な薄膜形成方法で形成でき、低分子系有機物質
に比べて耐熱性が高い。

【０２３０】また本発明のＥＬ表示装置が有するＥＬ素
子において、そのＥＬ素子が有するＥＬ層が、電子輸送
層と正孔輸送層とを有している場合、電子輸送層と正孔
輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶
質のＳｉ_1-xＣ_x等の非晶質半導体で構成しても良い。

【０２３１】非晶質半導体には多量のトラップ準位が存
在し、かつ非晶質半導体が他の層と接する界面において
多量の界面準位を形成する。そのため、ＥＬ素子は低い
電圧で発光させることができるとともに、高輝度化を図
ることもできる。

【０２３２】また有機ＥＬ層にドーパント（不純物）を
添加し、有機ＥＬ層の発光の色を変化させても良い。ド
ーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、
クマリン６、ＴＰＢ、キナクリドン等が挙げられる。

【０２３３】本実施例は、実施例１〜実施例１２と自由
に組み合わせて実施することが可能である。

【０２３４】（実施例１４）本実施例では、本発明のＥ
Ｌ表示装置について図２１（Ａ）、（Ｂ）を用いて説明
する。図２１（Ａ）は、ＥＬ素子の形成されたＴＦＴ基
板において、ＥＬ素子の封入まで行った状態を示す上面
図である。点線で示された６８０１はソース信号側駆動
回路、６８０２ａ、６８０２ｂはゲート信号側駆動回
路、６８０３は画素部である。また、６８０４はカバー
材、６８０５は第１シール材、６８０６は第２シール材
であり、第１シール材６８０５で囲まれた内側のカバー
材とＴＦＴ基板との間には充填材６８０７（図２１
（Ｂ）参照）が設けられる。

【０２３５】なお、６８０８はソース信号側駆動回路６
８０１、ゲート信号側駆動回路６８０２ａ、及び画素部
４０３に入力される信号を伝達するための接続配線であ
り、外部機器との接続端子となるＦＰＣ（フレキシブル
プリントサーキット）４０９からビデオ信号やクロック
信号を受け取る。

【０２３６】ここで、図２１（Ａ）をＡ−Ａ’で切断し
た断面に相当する断面図を図２１（Ｂ）に示す。なお、
図２１（Ａ）、（Ｂ）では同一の部位に同一の符号を用
いている。

【０２３７】図２１（Ｂ）に示すように、基板６８００
上には画素部６８０３、ソース信号側駆動回路６８０１
が形成されており、画素部６８０３はＥＬ素子に流れる
電流を制御するためのＴＦＴ（以下、駆動用ＴＦＴとい
う）６８５１とそのドレインに電気的に接続された画素
電極６８５２を含む複数の画素により形成される。本実
施例では駆動用ＴＦＴ６８５１をｐチャネル型ＴＦＴと
する。また、ソース信号側駆動回路６８０１はｎチャネ
ル型ＴＦＴ６８５３とｐチャネル型ＴＦＴ６８５４とを
相補的に組み合わせたＣＭＯＳ回路を用いて形成され
る。

【０２３８】各画素は画素電極の下にカラーフィルタ
（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５６及びカ
ラーフィルタ（Ｂ）（図示せず）を有している。ここで
カラーフィルタ（Ｒ）とは赤色光を抽出するカラーフィ
ルタであり、カラーフィルタ（Ｇ）は緑色光を抽出する
カラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出
するカラーフィルタである。なお、カラーフィルタ
（Ｒ）６８５５は赤色発光の画素に、カラーフィルタ
（Ｇ）６８５６は緑色発光の画素に、カラーフィルタ
（Ｂ）は青色発光の画素に設けられる。

【０２３９】これらのカラーフィルタを設けた場合の効
果としては、まず発光色の色純度が向上する点が挙げら
れる。例えば赤色発光の画素からはＥＬ素子から赤色光
が放射される（本実施例では画素電極側に向かって放射
される）が、この赤色光を、赤色光を抽出するカラーフ
ィルタに通すことにより赤色の純度を向上させることが
できる。このことは、他の緑色光、青色光の場合におい
ても同様である。

【０２４０】また、従来のカラーフィルタを用いない構
造では、ＥＬ表示装置の外部から侵入した可視光がＥＬ
素子の発光層を励起させてしまい、所望の発色が得られ
ない問題が起こりうる。しかしながら、本実施例のよう
にカラーフィルタを設けることでＥＬ素子には特定の波
長の光しか入らないようになる。即ち、外部からの光に
よりＥＬ素子が励起されてしまうような不具合を防ぐこ
とが可能である。

【０２４１】なお、カラーフィルタを設ける構造は従来
提案されているが、ＥＬ素子は白色発光のものを用いて
いた。この場合、赤色光を抽出するには他の波長の光を
カットしていたため、輝度の低下を招いていた。しかし
ながら、本実施例では、例えばＥＬ素子から発した赤色
光を、赤色光を抽出するカラーフィルタに通すため、輝
度の低下を招くようなことがない。

【０２４２】次に、画素電極６８５２は透明導電膜で形
成され、ＥＬ素子の陽極として機能する。また、画素電
極６８５２の両端には絶縁膜６８５７が形成され、さら
に赤色に発光する発光層６８５８、緑色に発光する発光
層６８５９が形成される。なお、図示しないが隣接する
画素には青色に発光する発光層を設けられ、赤、緑及び
青に対応した画素によりカラー表示が行われる。勿論、
青色の発光層が設けられた画素は青色を抽出するカラー
フィルタが設けられている。

【０２４３】なお、発光層６８５８、６８５９の材料と
して有機材料だけでなく無機材料を用いることができ
る。また、発光層だけでなく電子注入層、電子輸送層、
正孔輸送層または正孔注入層を組み合わせた積層構造と
しても良い。

【０２４４】また、各発光層の上にはＥＬ素子の陰極６
８６０が遮光性を有する導電膜でもって形成される。こ
の陰極６８６０は全ての画素に共通であり、接続配線６
８０８を経由してＦＰＣ６８０９に電気的に接続されて
いる。

【０２４５】次に、第１シール材６８０５をディスペン
サー等で形成し、スペーサ（図示せず）を撒布してカバ
ー材６８０４を貼り合わせる。そして、ＴＦＴ基板、カ
バー材６８０４及び第１シール材６８０５で囲まれた領
域内に充填材６８０７を真空注入法により充填する。

【０２４６】また、本実施例では充填材６８０７に予め
吸湿性物質６８６１として酸化バリウムを添加してお
く。なお、本実施例では吸湿性物質を充填材に添加して
用いるが、塊状に分散させて充填材中に封入することも
できる。また、図示されていないがスペーサの材料とし
て吸湿性物質を用いることも可能である。

【０２４７】次に、充填材６８０７を紫外線照射または
加熱により硬化させた後、第１シール材６８０５に形成
された開口部（図示せず）を塞ぐ。第１シール材６８０
５の開口部を塞いだら、導電性材料６８６２を用いて接
続配線６８０８及びＦＰＣ６８０９を電気的に接続させ
る。さらに、第１シール材６８０５の露呈部及びＦＰＣ
６８０９の一部を覆うように第２シール材６８０６を設
ける。第２シール材６８０６は第１シール材６８０７と
同様の材料を用いれば良い。

【０２４８】以上のような方式を用いてＥＬ素子を充填
材６８０７に封入することにより、ＥＬ素子を外部から
完全に遮断することができ、外部から水分や酸素等の有
機材料の酸化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高いＥＬ表示装置を作製するこ
とができる。

【０２４９】また、本発明を用いることで既存の液晶表
示装置用の製造ラインを転用させることができるため、
整備投資の費用が大幅に削減可能であり、歩留まりの高
いプロセスで１枚の基板から複数の発光装置を生産する
ことができるため、大幅に製造コストを低減しうる。

【０２５０】（実施例１５）本実施例では、実施例１４
に示したＥＬ表示装置において、ＥＬ素子から発する光
の放射方向とカラーフィルタの配置を異ならせた場合の
例について示す。説明には図２２を用いるが、基本的な
構造は図２１（Ｂ）と同様であるので変更部分に新しい
符号を付して説明する。

【０２５１】本実施例では画素部６９０１には駆動用Ｔ
ＦＴ６９０２としてｎチャネル型ＴＦＴが用いられてい
る。また、駆動用ＴＦＴ６９０２のドレインには画素電
極６９０３が電気的に接続され、この画素電極６９０３
は遮光性を有する導電膜で形成されている。本実施例で
は画素電極６９０３がＥＬ素子の陰極となる。

【０２５２】また、本発明を用いて形成された赤色に発
光する発光層６８５８、緑色に発光する発光層６８５９
の上には各画素に共通な透明導電膜６９０４が形成され
る。この透明導電膜６９０４はＥＬ素子の陽極となる。

【０２５３】さらに、本実施例ではカラーフィルタ
（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカ
ラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に
形成されている点に特徴がある。本実施例のＥＬ素子の
構造とした場合、発光層から発した光の放射方向がカバ
ー材側に向かうため、図２２の構造とすればその光の経
路にカラーフィルタを設置することができる。

【０２５４】本実施例のようにカラーフィルタ（Ｒ）６
９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィ
ルタ（Ｂ）（図示せず）をカバー材６８０４に設ける
と、ＴＦＴ基板の工程を少なくすることができ、歩留ま
り及びスループットの向上を図ることができるという利
点がある。

【０２５５】（実施例１６）図３６、図３８は本発明の
画素構造の第二の実施例である。この実施例は、電源供
給線を形成するために、ソース信号線、ゲート信号線と
異なる層の配線層を追加している例である。

【０２５６】なお、図３６において、実施例７において
示した図８と同じ部分は同じ符号を用いて示し、説明は
省略する。

【０２５７】なお、図３８において、実施例８において
示した図９と同じ部分は同じ符号を用いて示し、説明は
省略する。

【０２５８】半導体層の下側に配線層４５０２aを設
け、電源供給線４９aを形成している。このように別の
層を設けることによって、配線追加による開口率の低下
を防止することが可能になる。

【０２５９】図３７、図３９は本発明の第三の実施例で
ある。この実施例では、第二の実施例とは異なる層４５
０２ｂに、電源供給線４９ｂを持ってきている。

【０２６０】なお、図３７において、実施例７において
示した図８と同じ部分は同じ符号をもちいて示し、説明
は省略する。

【０２６１】なお、図３９において、実施例８において
示した図９と同じ部分は同じ符号をもちいて示し、説明
は省略する。

【０２６２】図３７及び図３９では、電源供給線４９ｂ
を信号線３４の上部に形成しているが、この場所ではな
く、ゲート信号線とソース信号線との間の層でも良い
し、ゲート信号の下の層でも良い。

【０２６３】（実施例１７）本実施例では、実施例１０
において、ＥＬ表示装置の光の放射方向を下面（基板
側）方向とし、電源供給線を半導体層の下側に設置する
場合について説明する。但し、説明を簡単にするため
に、駆動回路に関しては基本単位であるＣＭＯＳ回路を
図示することとする。ここで、駆動回路用ＴＦＴについ
ては、実施例１０で述べた作製方法を用いて作製するこ
とが可能であるので、ここでは省略する。

【０２６４】まず、図２５（Ａ）に示すように、基板６
００を用意する。本実施例では結晶化ガラスを用いた。
基板６００上に２００〜４００ｎｍ厚の導電膜を形成
し、レジストマスク６０１によりパターニングし、エッ
チングを行って電源供給線６０２を形成する。エッチン
グはドライエッチングでもウェットエッチングでも良
い。

【０２６５】次に図２５（Ｂ）、（Ｃ）に示すように酸
化膜を形成する。本実施例では１００ｎｍ厚の窒化酸化
珪素膜６０３と２００ｎｍ厚の窒化酸化珪素膜６０４と
を積層して用いる。この時、結晶化ガラス基板に接する
方の窒化酸化珪素膜６０３の窒素濃度を１０〜２５ｗｔ
％としておくと良い。窒化酸化膜６０４を形成後、表面
の平坦化を行う。具体的にはＣＭＰや表面研磨を行う。

【０２６６】次に図２５（Ｄ）に示すように４５ｎｍの
厚さのアモルファスシリコン膜６０５を公知の成膜法で
形成する。なお、アモルファスシリコン膜に限定する必
要はなく、非晶質構造を含む半導体膜（微結晶半導体膜
を含む）であれば良い。さらに非晶質シリコンゲルマニ
ウム膜などの非晶質構造を含む化合物半導体膜でも良
い。

【０２６７】ここから図２６（Ｃ）までの工程は本出願
人による特開平１０−２４７７３５号公報を完全に引用
することができる。同公報ではＮｉ等の元素を触媒とし
て用いた半導体膜の結晶化方法に関する技術を開示して
いる。

【０２６８】まず、図２５（Ｅ）に示すように開口部６
０６ａ、６０６ｂを有する保護膜６０７を形成する。本
実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そし
て、図２６（Ａ）に示すように保護膜６０７の上にスピ
ンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ
含有層）６０８を形成する。このＮｉ含有層の形成に関
しては、前記公報を参考にすれば良い。

【０２６９】次に、図２６（Ｂ）に示すように、不活性
雰囲気中で５７０℃、１４時間の加熱処理を加え、アモ
ルファスシリコン膜６０５を結晶化する。この際、Ｎｉ
が接した領域（以下、Ｎｉ添加領域という）６０９ａ、
６０９ｂを起点として、基板と概略平行に結晶化が進行
し、棒状結晶が集まって並んだ結晶構造でなるポリシリ
コン膜６１０が形成される。

【０２７０】次に、図２６（Ｃ）に示すように、保護膜
６０７をそのままマスクとして１５族に属する元素（好
ましくはリン）をＮｉ添加領域６０９ａ、６０９ｂに添
加する。こうして高濃度にリンが添加された領域（以
下、リン添加領域という）６１１ａ、６１１ｂが形成さ
れる。

【０２７１】次に、図２６（Ｃ）に示すように、不活性
雰囲気中で６００℃、１２時間の加熱処理を加える。こ
の熱処理によりポリシリコン膜６１０中に存在するＮｉ
は移動し、最終的には殆ど全て矢印が示すようにリン添
加領域６１１ａ、６１１ｂに捕獲されてしまう。これは
リンによる金属元素（本実施例ではＮｉ）のゲッタリン
グ効果による現象であると考えられる。

【０２７２】この工程によりポリシリコン膜６１２中に
残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）によ
る測定値で少なくとも２×１０¹⁷atoms/cm³にまで低減
される。Ｎｉは半導体にとってライフタイムキラーであ
るが、この程度まで低減されるとＴＦＴ特性には何ら悪
影響を与えることはない。また、この濃度は殆ど現状の
ＳＩＭＳ分析の測定限界であるので、実際にはさらに低
い濃度（２×１０¹⁷atoms/cm³以下）であると考えられ
る。

【０２７３】こうして触媒を用いて結晶化され、且つ、
その触媒がＴＦＴの動作に支障を与えないレベルにまで
低減されたポリシリコン膜６１２が得られる。その後、
このポリシリコン膜６１２のみを用いた活性層６１３
ａ、６１３ｂをパターニング工程により形成する。ま
た、この時、後のパターニングにおいてマスク合わせを
行うためのマーカーを、上記ポリシリコン膜を用いて形
成すると良い。（図２６（Ｄ））

【０２７４】次に、図２６（Ｅ）に示すように、５０ｎ
ｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形
成し、その上で酸化雰囲気中で９５０℃１時間の加熱処
理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素
雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気
でも良い。

【０２７５】この熱酸化工程では活性層と上記窒化酸化
シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポ
リシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン
膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と
５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜６１４が形成される。また、活性
層６１３ａ、６１３ｂの膜厚はこの熱酸化工程によって
３０ｎｍとなる。

【０２７６】次に、図２７（Ａ）に示すように、レジス
トマスク６１５を形成し、ゲート絶縁膜６１４を介して
ｐ型を付与する不純物元素（以下、ｐ型不純物元素とい
う）を添加する。ｐ型不純物元素としては、代表的には
１３族に属する元素、典型的にはボロンまたはガリウム
を用いることができる。この工程（チャネルドープ工程
という）はＴＦＴのしきい値電圧を制御するための工程
である。

【０２７７】なお、本実施例ではジボラン（Ｂ₂Ｈ₆）を
質量分離しないでプラズマ励起したイオンドープ法でボ
ロンを添加する。勿論、質量分離を行うイオンインプラ
ンテーション法を用いても良い。この工程により１×１
０¹⁵〜１×１０¹⁸atoms/cm³（代表的には５×１０¹⁶〜
５×１０¹⁷atoms/cm³）の濃度でボロンを含む不純物領
域６１６が形成される。

【０２７８】次に、図２７（Ｂ）に示すように、レジス
トマスク６１９を形成し、ゲート絶縁膜６１４を介して
ｎ型を付与する不純物元素（以下、ｎ型不純物元素とい
う）を添加する。なお、ｎ型不純物元素としては、代表
的には１５族に属する元素、典型的にはリン又は砒素を
用いることができる。なお、本実施例ではフォスフィン
（ＰＨ₃）を質量分離しないでプラズマ励起したプラズ
マドーピング法を用い、リンを１×１０¹⁸atoms/cm³の
濃度で添加する。勿論、質量分離を行うイオンインプラ
ンテーション法を用いても良い。

【０２７９】この工程により形成されるｎ型不純物領域
６２０には、ｎ型不純物元素が２×１０¹⁶〜５×１０¹⁹
atoms/cm³（代表的には５×１０¹⁷〜５×１０¹⁸atoms/c
m³）の濃度で含まれるようにドーズ量を調節する。

【０２８０】次に、図２７（Ｃ）に示すように、添加さ
れたｎ型不純物元素及びｐ型不純物元素の活性化工程を
行う。活性化手段を限定する必要はないが、ゲート絶縁
膜６１４が設けられているので電熱炉を用いたファーネ
スアニール処理が好ましい。また、図２７（Ａ）の工程
でチャネル形成領域となる部分の活性層／ゲート絶縁膜
界面にダメージを与えてしまっている可能性があるた
め、なるべく高い温度で加熱処理を行うことが望まし
い。

【０２８１】本実施例の場合には耐熱性の高い結晶化ガ
ラスを用いているので、活性化工程を８００℃、１時間
のファーネスアニール処理により行う。なお、処理雰囲
気を酸化性雰囲気にして熱酸化を行っても良いし、不活
性雰囲気で加熱処理を行っても良い。

【０２８２】次に、２００〜４００ｎｍ厚の導電膜を形
成し、パターニングしてゲート電極６２２、６２３、６
２５及びソース信号電極６２４、電源電極６２６を形成
する。このゲート電極６２２、６２３、６２５の線幅に
よって各ＴＦＴのチャネル長の長さが決定する。（図２
７（Ｄ））

【０２８３】なお、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
導電膜を用いることができる。具体的には、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）か
ら選ばれた元素でなる膜、または前記元素の窒化物でな
る膜（代表的には窒化タンタル膜、窒化タングステン
膜、窒化チタン膜）、または前記元素を組み合わせた合
金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、ま
たは前記元素のシリサイド膜（代表的にはタングステン
シリサイド膜、チタンシリサイド膜）を用いることがで
きる。勿論、単層で用いても積層して用いても良い。

【０２８４】本実施例では、５０ｎｍ厚の窒化タングス
テン（ＷＮ）膜６２２ｂ、６２３ｂ、６２５ｂと、３５
０ｎｍ厚のタングステン（Ｗ）膜６２２ａ、６２３ａ、
６２５ａとでなる積層膜を用いる。これはスパッタ法で
形成すれば良い。また、スパッタガスとしてキセノン
（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると
応力による膜はがれを防止することができる。

【０２８５】なお、ゲート電極６２２ａ(６２２ｂ)と６
２３ａ(６２３ｂ)は断面では二つに見えるが、実際は電
気的に接続されている。

【０２８６】次に、図２８（Ａ）に示すように、ゲート
電極６２２、６２３、６２５、ソース信号電極６２４、
電源電極６２６をマスクとして自己整合的にｎ型不純物
元素（本実施例ではリン）を添加する。こうして形成さ
れる不純物領域６２７〜６３１にはｎ型不純物領域６２
０の１／２〜１／１０（代表的には１／３〜１／４）の
濃度でリンが添加されるように調節する。具体的には、
１×１０¹⁶〜５×１０ ¹⁸atoms/cm³（典型的には３×１
０¹⁷〜３×１０¹⁸atoms/cm³）の濃度が好ましい。

【０２８７】次に、図２８（Ｂ）に示すように、ゲート
電極等を覆う形でレジストマスク６３４a〜６３４ｃを
形成し、ｎ型不純物元素（本実施例ではリン）を添加し
て高濃度にリンを含む不純物領域６３５〜６３７を形成
する。ここでもフォスフィン（ＰＨ₃）を用いたイオン
ドープ法で行い、この領域のリンの濃度は１×１０²⁰〜
１×１０²¹atoms/cm³（代表的には２×１０²⁰〜５×１
０²¹atoms/cm³）となるように調節する。

【０２８８】この工程によってｎチャネル型ＴＦＴのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用ＴＦＴは、図２８（Ａ）の工程で形成したｎ型
不純物領域６２７〜６３１の一部が残る。この残された
領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。

【０２８９】次に、図２８（Ｃ）に示すように、レジス
トマスク６３４ａ〜６３４ｃを除去し、新たにレジスト
マスク６４２を形成する。そして、ｐ型不純物元素（本
実施例ではボロン）を添加し、高濃度にボロンを含む不
純物領域６４３、６４４を形成する。ここではジボラン
（Ｂ₂Ｈ₆）を用いたイオンドープ法により３×１０²⁰〜
３×１０²¹atoms/cm³（代表的には５×１０²⁰〜１×１
０²¹atoms/cm³）の濃度となるようにボロンを添加す
る。

【０２９０】なお、不純物領域６４３、６４４には既に
１×１０²⁰〜１×１０²¹atoms/cm³の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も３倍以上の濃度で添加される。そのため、予め形成さ
れていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。

【０２９１】次に、図２８（Ｄ）に示すように、レジス
トマスク６４２を除去した後、第１層間絶縁膜６４６を
形成する。第１層間絶縁膜６４６としては、珪素を含む
絶縁膜を単層で用いるか、その中で組み合わせた積層膜
を用いれば良い。また、膜厚は４００ｎｍ〜１．５μm
とすれば良い。本実施例では、２００ｎｍ厚の窒化酸化
珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造
とする。

【０２９２】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化する。活性化手段として
は、ファーネスアニール法が好ましい。本実施例では電
熱炉において窒素雰囲気中、５５０℃、４時間の熱処理
を行う。

【０２９３】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。

【０２９４】なお、水素化処理は第１層間絶縁膜６４６
を形成する間に入れても良い。即ち、２００ｎｍ厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成し
ても構わない。

【０２９５】次に、図２９（Ａ）に示すように、第１層
間絶縁膜６４６及びゲート絶縁膜６１４に対してコンタ
クトホールを形成し、ソース配線６４７、６５０と、ド
レイン配線６５２、６５３を形成する。なお、本実施例
ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアル
ミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ
法で連続形成した３層構造の積層膜とする。勿論、他の
導電膜でも良い。

【０２９６】次に、５０〜５００ｎｍ（代表的には２０
０〜３００ｎｍ）の厚さで第１パッシベーション膜６５
４を形成する。本実施例では第１パッシベーション膜６
５４として３００ｎｍ厚の窒化酸化シリコン膜を用い
る。これは窒化シリコン膜で代用しても良い。

【０２９７】この時、窒化酸化シリコン膜の形成に先立
ってＨ₂、ＮＨ₃等水素を含むガスを用いてプラズマ処理
を行うことは有効である。この前処理により励起された
水素が第１層間絶縁膜６４６に供給され、熱処理を行う
ことで、第１パッシベーション膜６５４の膜質が改善さ
れる。それと同時に、第１層間絶縁膜６４６に添加され
た水素が下層側に拡散するため、効果的に活性層を水素
化することができる。

【０２９８】次に、図２９（Ｂ）に示すように、有機樹
脂からなる第２層間絶縁膜６５５を形成する。有機樹脂
としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。特に、第２層間絶
縁膜６５５はＴＦＴが形成する段差を平坦化する必要が
あるので、平坦性に優れたアクリル膜が好ましい。本実
施例では２．５μmの厚さでアクリル膜を形成する。

【０２９９】次に、第２層間絶縁膜６５５、第１パッシ
ベーション膜６５４にドレイン配線６５３に達するコン
タクトホールを形成し、画素電極（陽極）６５６を形成
する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜
を１１０ｎｍの厚さに形成し、パターニングを行って画
素電極とする。また、酸化インジウムに２〜２０％の酸
化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良
い。この画素電極がＥＬ素子の陽極となる。

【０３００】次に樹脂６６１ａ、６６１ｂを５００ｎｍ
の厚さに形成し、画素電極６５６に対応する位置に開口
部を形成する。

【０３０１】次に、ＥＬ層６５８及び陰極（ＭｇＡｇ電
極）６５９を、真空蒸着法を用いて大気解放しないで連
続形成する。なお、ＥＬ層６５８の膜厚は８０〜２００
ｎｍ（典型的には１００〜１２０ｎｍ）、陰極６５９の
厚さは１８０〜３００ｎｍ（典型的には２００〜２５０
ｎｍ）とすれば良い。

【０３０２】この工程では、赤色に対応する画素、緑色
に対応する画素及び青色に対応する画素に対して順次Ｅ
Ｌ層及び陰極を形成する。但し、ＥＬ層は溶液に対する
耐性に乏しいためフォトリソグラフィ技術を用いずに各
色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的に
ＥＬ層及び陰極を形成するのが好ましい。

【０３０３】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
ＥＬ層及び陰極を選択的に形成する。次いで、緑色に対
応する画素以外を全て隠すマスクをセットし、そのマス
クを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠す
マスクをセットし、そのマスクを用いて青色発光のＥＬ
層及び陰極を選択的に形成する。なお、ここでは全て異
なるマスクを用いるように記載しているが、同じマスク
を使いまわしても構わない。また、全画素にＥＬ層及び
陰極を形成するまで真空を破らずに処理することが好ま
しい。

【０３０４】なお、ＥＬ層６５８としては公知の材料を
用いることができる。公知の材料としては、駆動電圧を
考慮すると有機材料を用いるのが好ましい。例えば正孔
注入層、正孔輸送層、発光層及び電子注入層でなる４層
構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素
子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知
の他の材料を用いることが可能である。

【０３０５】また、保護電極６６０としてはアルミニウ
ムを主成分とする導電膜を用いれば良い。保護電極６６
０はＥＬ層及び陰極を形成した時とは異なるマスクを用
いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰
極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。

【０３０６】こうして図２９（Ｃ）に示すような構造の
アクティブマトリクス型のＥＬ表示装置が完成する。

【０３０７】なお、実際には、図２９（Ｃ）まで完成し
たら、さらに外気に曝されないように気密性の高い保護
フィルム（ラミネートフィルム、紫外線硬化樹脂フィル
ム等）やセラミックス製シーリングカンなどのハウジン
グ材でパッケージング（封入）することが好ましい。

【０３０８】（実施例１８）本実施例では、実施例１０
において、ＥＬ表示装置の光の放射方向を下面（基板
側）方向とし、電源供給線を信号線の上部に作製する方
法について説明する。但し、説明を簡単にするために、
駆動回路に関しては基本単位であるＣＭＯＳ回路を図示
することとする。ここで、駆動回路用ＴＦＴについて
は、実施例１０で述べた作製方法を用いて作製すること
が可能であるので、ここでは省略する。

【０３０９】まず、図３０（Ａ）に示すように、下地膜
７０２を表面に設けた基板７０１を用意する。本実施例
では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化
酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを積層し
て用いる。この時、結晶化ガラス基板に接する方の窒素
濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地
膜を設けずに石英基板上に直接素子を形成しても良い。

【０３１０】次に下地膜７０２の上に４５ｎｍの厚さの
アモルファスシリコン膜７０３を公知の成膜法で形成す
る。なお、アモルファスシリコン膜に限定する必要はな
く、非晶質構造を含む半導体膜（微結晶半導体膜を含
む）であれば良い。さらに非晶質シリコンゲルマニウム
膜などの非晶質構造を含む化合物半導体膜でも良い。

【０３１１】ここから図３０（Ｃ）までの工程は本出願
人による特開平１０−２４７７３５号公報を完全に引用
することができる。同公報ではＮｉ等の元素を触媒とし
て用いた半導体膜の結晶化方法に関する技術を開示して
いる。

【０３１２】まず、開口部７０４ａ、７０４ｂ、７０４
ｃを有する保護膜７０５を形成する。本実施例では１５
０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜７０５
の上にスピンコート法によりニッケル（Ｎｉ）を含有す
る層（Ｎｉ含有層）７０６を形成する。このＮｉ含有層
の形成に関しては、前記公報を参考にすれば良い。

【０３１３】次に、図３０（Ｂ）に示すように、不活性
雰囲気中で５７０℃、１４時間の加熱処理を加え、アモ
ルファスシリコン膜７０３を結晶化する。この際、Ｎｉ
が接した領域（以下、Ｎｉ添加領域という）７０７ａ、
７０７ｂ、７０７ｃを起点として、基板と概略平行に結
晶化が進行し、棒状結晶が集まって並んだ結晶構造でな
るポリシリコン膜７０８が形成される。

【０３１４】次に、図３０（Ｃ）に示すように、保護膜
７０５をそのままマスクとして１５族に属する元素（好
ましくはリン）をＮｉ添加領域７０７ａ、７０７ｂ、７
０７ｃに添加する。こうして高濃度にリンが添加された
領域（以下、リン添加領域という）７０９ａ、７０９
ｂ、７０９ｃが形成される。

【０３１５】次に、図３０（Ｃ）に示すように、不活性
雰囲気中で６００℃、１２時間の加熱処理を加える。こ
の熱処理によりポリシリコン膜７０８中に存在するＮｉ
は移動し、最終的には殆ど全て矢印が示すようにリン添
加領域７０９ａ、７０９ｂ、７０９ｃに捕獲されてしま
う。これはリンによる金属元素（本実施例ではＮｉ）の
ゲッタリング効果による現象であると考えられる。

【０３１６】この工程によりポリシリコン膜７１０中に
残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）によ
る測定値で少なくとも２×１０¹⁷atoms/cm³にまで低減
される。Ｎｉは半導体にとってライフタイムキラーであ
るが、この程度まで低減されるとＴＦＴ特性には何ら悪
影響を与えることはない。また、この濃度は殆ど現状の
ＳＩＭＳ分析の測定限界であるので、実際にはさらに低
い濃度（２×１０¹⁷atoms/cm³以下）であると考えられ
る。

【０３１７】こうして触媒を用いた結晶化され、且つ、
その触媒がＴＦＴの動作に支障を与えないレベルにまで
低減されたポリシリコン膜７１０が得られる。その後、
このポリシリコン膜７１０のみを用いた活性層７１１
ａ、７１１ｂをパターニング工程により形成する。ま
た、この時、後のパターニングにおいてマスク合わせを
行うためのマーカーを、上記ポリシリコン膜を用いて形
成すると良い。（図３０（Ｄ））

【０３１８】次に、図３０（Ｅ）に示すように、５０ｎ
ｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形
成し、その上で酸化雰囲気中で９５０℃１時間の加熱処
理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素
雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気
でも良い。

【０３１９】この熱酸化工程では活性層と上記窒化酸化
シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポ
リシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン
膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と
５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜７１２が形成される。また、活性
層７１１a 、７１１ｂの膜厚はこの熱酸化工程によって
３０ｎｍとなる。

【０３２０】次に、図３１（Ａ）に示すように、レジス
トマスク７１３を形成し、ゲート絶縁膜７１２を介して
ｐ型を付与する不純物元素（以下、ｐ型不純物元素とい
う）を添加する。ｐ型不純物元素としては、代表的には
１３族に属する元素、典型的にはボロンまたはガリウム
を用いることができる。この工程（チャネルドープ工程
という）はＴＦＴのしきい値電圧を制御するための工程
である。

【０３２１】なお、本実施例ではジボラン（Ｂ₂Ｈ₆）を
質量分離しないでプラズマ励起したイオンドープ法でボ
ロンを添加する。勿論、質量分離を行うイオンインプラ
ンテーション法を用いても良い。この工程により１×１
０¹⁵〜１×１０¹⁸atoms/cm³（代表的には５×１０¹⁶〜
５×１０¹⁷atoms/cm³）の濃度でボロンを含む不純物領
域７１４が形成される。

【０３２２】次に、図３１（Ｂ）に示すように、レジス
トマスク７１６を形成し、ゲート絶縁膜７１２を介して
ｎ型を付与する不純物元素（以下、ｎ型不純物元素とい
う）を添加する。なお、ｎ型不純物元素としては、代表
的には１５族に属する元素、典型的にはリン又は砒素を
用いることができる。なお、本実施例ではフォスフィン
（ＰＨ₃）を質量分離しないでプラズマ励起したプラズ
マドーピング法を用い、リンを１×１０¹⁸atoms/cm³の
濃度で添加する。勿論、質量分離を行うイオンインプラ
ンテーション法を用いても良い。

【０３２３】この工程により形成されるｎ型不純物領域
７１５には、ｎ型不純物元素が２×１０¹⁶〜５×１０¹⁹
atoms/cm³（代表的には５×１０¹⁷〜５×１０¹⁸atoms/c
m³）の濃度で含まれるようにドーズ量を調節する。

【０３２４】次に、図３１（Ｃ）に示すように、添加さ
れたｎ型不純物元素及びｐ型不純物元素の活性化工程を
行う。活性化手段を限定する必要はないが、ゲート絶縁
膜７１２が設けられているので電熱炉を用いたファーネ
スアニール処理が好ましい。また、図３１（Ａ）の工程
でチャネル形成領域となる部分の活性層／ゲート絶縁膜
界面にダメージを与えてしまっている可能性があるた
め、なるべく高い温度で加熱処理を行うことが望まし
い。

【０３２５】本実施例の場合には耐熱性の高い結晶化ガ
ラスを用いているので、活性化工程を８００℃で１時間
のファーネスアニール処理により行う。なお、処理雰囲
気を酸化性雰囲気にして熱酸化を行っても良いし、不活
性雰囲気で加熱処理を行っても良い。

【０３２６】次に、２００〜４００ｎｍ厚の導電膜を形
成し、パターニングしてゲート電極７１９〜７２４及び
配線７１７、７１８を形成する。このゲート電極７１９
〜７２４の線幅によって各ＴＦＴのチャネル長の長さが
決定する。（図３１（Ｄ））

【０３２７】なお、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
導電膜を用いることができる。具体的には、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）か
ら選ばれた元素でなる膜、または前記元素の窒化物でな
る膜（代表的には窒化タンタル膜、窒化タングステン
膜、窒化チタン膜）、または前記元素を組み合わせた合
金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、ま
たは前記元素のシリサイド膜（代表的にはタングステン
シリサイド膜、チタンシリサイド膜）を用いることがで
きる。勿論、単層で用いても積層して用いても良い。

【０３２８】本実施例では、５０ｎｍ厚の窒化タングス
テン（ＷＮ）膜７２２〜７２４と、３５０ｎｍ厚のタン
グステン（Ｗ）膜７１９〜７２１とでなる積層膜を用い
る。これはスパッタ法で形成すれば良い。また、スパッ
タガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不
活性ガスを添加すると応力による膜はがれを防止するこ
とができる。

【０３２９】ゲート電極７１９(７２２)、７２０(７２
３)は断面では二つに見えるが、実際は電気的に接続さ
れている。

【０３３０】次に、図３２（Ａ）に示すように、ゲート
電極７１９〜７２４及び配線７１７、７１８をマスクと
して自己整合的にｎ型不純物元素（本実施例ではリン）
を添加する。こうして形成される不純物領域７２５〜７
２９には、ｎ型不純物領域７１５の１／２〜１／１０
（代表的には１／３〜１／４）の濃度でリンが添加され
るように調節する。具体的には、１×１０¹⁶〜５×１０
¹⁸atoms/cm³（典型的には３×１０¹⁷〜３×１０¹⁸atoms
/cm³）の濃度が好ましい。

【０３３１】次に、図３２（Ｂ）に示すように、ゲート
電極等を覆う形でレジストマスク７３０a〜７３０ｃを
形成し、ｎ型不純物元素（本実施例ではリン）を添加し
て高濃度にリンを含む不純物領域７３１〜７３３を形成
する。ここでもフォスフィン（ＰＨ₃）を用いたイオン
ドープ法で行い、この領域のリンの濃度は１×１０²⁰〜
１×１０²¹atoms/cm³（代表的には２×１０²⁰〜５×１
０²¹atoms/cm³）となるように調節する。

【０３３２】この工程によってｎチャネル型ＴＦＴのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用ＴＦＴは、図３２（Ａ）の工程で形成したｎ型
不純物領域７２５〜７２７の一部が残る。この残された
領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。

【０３３３】次に、図３２（Ｃ）に示すように、レジス
トマスク７３０a〜７３０ｃを除去し、新たにレジスト
マスク７３４を形成する。そして、ｐ型不純物元素（本
実施例ではボロン）を添加し、高濃度にボロンを含む不
純物領域７３５、７３６を形成する。ここではジボラン
（Ｂ₂Ｈ₆）を用いたイオンドープ法により３×１０²⁰〜
３×１０²¹atoms/cm³（代表的には５×１０²⁰〜１×１
０²¹atoms/cm³）の濃度となるようにボロンを添加す
る。

【０３３４】なお、不純物領域７３５、７３６には既に
１×１０²⁰〜１×１０²¹atoms/cm³の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も３倍以上の濃度で添加される。そのため、予め形成さ
れていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。

【０３３５】次に、図３２（Ｄ）に示すように、レジス
トマスク７３４を除去した後、第１層間絶縁膜７３７を
形成する。第１層間絶縁膜７３７としては、珪素を含む
絶縁膜を単層で用いるか、その中で組み合わせた積層膜
を用いれば良い。また、膜厚は４００ｎｍ〜１．５μm
とすれば良い。本実施例では、２００ｎｍ厚の窒化酸化
珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造
とする。

【０３３６】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化する。活性化手段として
は、ファーネスアニール法が好ましい。本実施例では電
熱炉において窒素雰囲気中、５５０℃、４時間の熱処理
を行う。

【０３３７】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。

【０３３８】なお、水素化処理は第１層間絶縁膜７３７
を形成する間に入れても良い。即ち、２００ｎｍ厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成し
ても構わない。

【０３３９】次に、図３３（Ａ）に示すように、第１層
間絶縁膜７３７及びゲート絶縁膜７１２に対してコンタ
クトホールを形成し、ソース配線７３８、７３９と、ド
レイン配線７４０、７４１を形成する。なお、本実施例
ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアル
ミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ
法で連続形成した３層構造の積層膜とする。勿論、他の
導電膜でも良い。

【０３４０】次に、５０〜５００ｎｍ（代表的には２０
０〜３００ｎｍ）の厚さで第１パッシベーション膜７４
２を形成する。本実施例では第１パッシベーション膜７
４２として３００ｎｍ厚の窒化酸化シリコン膜を用い
る。これは窒化シリコン膜で代用しても良い。

【０３４１】この時、窒化酸化シリコン膜の形成に先立
ってＨ₂、ＮＨ₃等水素を含むガスを用いてプラズマ処理
を行うことは有効である。この前処理により励起された
水素が第１層間絶縁膜７３７に供給され、熱処理を行う
ことで、第１パッシベーション膜７４２の膜質が改善さ
れる。それと同時に、第１層間絶縁膜７３７に添加され
た水素が下層側に拡散するため、効果的に活性層を水素
化することができる。

【０３４２】次に、図３３（Ｂ）に示すように、絶縁膜
７４３を形成する。本実施例では、絶縁膜７４３として
窒化酸化シリコン膜を用いる。その後、絶縁膜７４３及
び第１パッシベーション膜７４２、第１層間絶縁膜７３
７に配線７３９に達するコンタクトホールを形成し、電
源供給線７４４を形成する。なお、本実施例では、電源
供給線７４４を窒化タングステン膜と、タングステン膜
とでなる積層膜とする。勿論、他の導電膜でも良い。

【０３４３】次に、図３３（Ｃ）に示すように、有機樹
脂からなる第２層間絶縁膜７４５を形成する。有機樹脂
としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。特に、第２層間絶
縁膜７４５はＴＦＴが形成する段差を平坦化する必要が
あるので、平坦性に優れたアクリル膜が好ましい。本実
施例では２．５μmの厚さでアクリル膜を形成する。

【０３４４】次に、図３３（Ｄ）に示すように、第２層
間絶縁膜７４５、絶縁膜７４３及び第１パッシベーショ
ン膜７４２にドレイン配線７４１に達するコンタクトホ
ールを形成し、画素電極（陽極）７４６を形成する。本
実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０
ｎｍの厚さに形成し、パターニングを行って画素電極と
する。また、酸化インジウムに２〜２０％の酸化亜鉛
（ＺｎＯ）を混合した透明導電膜を用いても良い。この
画素電極がＥＬ素子の陽極となる。

【０３４５】次に、図３４に示すように、樹脂７４７
a、７４７ｂを５００ｎｍの厚さに形成し、画素電極７
４６に対応する位置に開口部を形成する。

【０３４６】次に、ＥＬ層７４８及び陰極（ＭｇＡｇ電
極）７４９を、真空蒸着法を用いて大気解放しないで連
続形成する。なお、ＥＬ層７４８の膜厚は８０〜２００
ｎｍ（典型的には１００〜１２０ｎｍ）、陰極７４９の
厚さは１８０〜３００ｎｍ（典型的には２００〜２５０
ｎｍ）とすれば良い。

【０３４７】この工程では、赤色に対応する画素、緑色
に対応する画素及び青色に対応する画素に対して順次Ｅ
Ｌ層及び陰極を形成する。但し、ＥＬ層は溶液に対する
耐性に乏しいためフォトリソグラフィ技術を用いずに各
色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的に
ＥＬ層及び陰極を形成するのが好ましい。

【０３４８】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
ＥＬ層及び陰極を選択的に形成する。次いで、緑色に対
応する画素以外を全て隠すマスクをセットし、そのマス
クを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠す
マスクをセットし、そのマスクを用いて青色発光のＥＬ
層及び陰極を選択的に形成する。なお、ここでは全て異
なるマスクを用いるように記載しているが、同じマスク
を使いまわしても構わない。また、全画素にＥＬ層及び
陰極を形成するまで真空を破らずに処理することが好ま
しい。

【０３４９】なお、ＥＬ層７４８としては公知の材料を
用いることができる。公知の材料としては、駆動電圧を
考慮すると有機材料を用いるのが好ましい。例えば正孔
注入層、正孔輸送層、発光層及び電子注入層でなる４層
構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素
子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知
の他の材料を用いることが可能である。

【０３５０】また、保護電極７５０としてはアルミニウ
ムを主成分とする導電膜を用いれば良い。保護電極７５
０はＥＬ層及び陰極を形成した時とは異なるマスクを用
いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰
極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。

【０３５１】こうして図３４に示すような構造のアクテ
ィブマトリクス型のＥＬ表示装置が完成する。

【０３５２】なお、実際には、図３４まで完成したら、
さらに外気に曝されないように気密性の高い保護フィル
ム（ラミネートフィルム、紫外線硬化樹脂フィルム等）
やセラミックス製シーリングカンなどのハウジング材で
パッケージング（封入）することが好ましい。

【０３５３】（実施例１９）本発明を用いて形成された
ＥＬ表示装置は様々な電子機器に用いることができる。
以下に、本発明を用いて形成されたＥＬ表示装置を表示
媒体として組み込んだ電子機器について説明する。

【０３５４】その様な電子機器としては、テレビ受像
機、電話機、ビデオカメラ、デジタルカメラ、ヘッドマ
ウントディスプレイ（ゴーグル型ディスプレイ）、ゲー
ム機、カーナビゲーション、パーソナルコンピュータ、
携帯情報端末（モバイルコンピュータ、携帯電話または
電子書籍等）などが挙げられる。それらの一例を図１７
に示す。

【０３５５】図１７（Ａ）はパーソナルコンピュータで
あり、本体２００１、筐体２００２、表示部２００３、
キーボード２００４等を含む。本発明のＥＬ表示装置
は、パーソナルコンピュータの表示部２００３に用いる
ことができる。

【０３５６】図１７（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明のＥＬ表示装置は、ビデオカメラの
表示部２１０２に用いることができる。

【０３５７】図１７（Ｃ）はヘッドマウントディスプレ
イの一部（右片側）であり、本体２３０１、信号ケーブ
ル２３０２、頭部固定バンド２３０３、表示モニタ２３
０４、光学系２３０５、表示部２３０６等を含む。本発
明のＥＬ表示装置は、ヘッドマウントディスプレイの表
示部２３０６に用いることができる。

【０３５８】図１７（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２４０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、
操作スイッチ２４０３、表示部（ａ）２４０４、表示部
（ｂ）２４０５等を含む。表示部（ａ）は主として画像
情報を表示し、表示部（ｂ）は主として文字情報を表示
するが、本発明のＥＬ表示装置は、記録媒体を備えた画
像再生装置の表示部（ａ）、（ｂ）に用いることができ
る。なお、記録媒体を備えた画像再生装置としては、Ｃ
Ｄ再生装置、ゲーム機器などに本発明を用いることがで
きる。

【０３５９】図１７（Ｅ）は携帯型（モバイル）コンピ
ュータであり、本体２５０１、カメラ部２５０２、受像
部２５０３、操作スイッチ２５０４、表示部２５０５等
を含む。本発明のＥＬ表示装置は、携帯型（モバイル）
コンピュータの表示部２５０５に用いることができる。

【０３６０】図１７（Ｆ）はテレビ受像機であり、本体
２６０４ａ、表示部２６０４ｃ、操作スイッチ２６０４
ｄ等を含む。本発明のＥＬ表示装置は、テレビ受像機の
表示部２６０４ｃに用いることができる。

【０３６１】また、将来的にＥＬ材料の発光輝度が高く
なれば、フロント型もしくはリア型のプロジェクターに
用いることも可能となる。

【０３６２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜１８のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０３６３】

【発明の効果】従来のＥＬ表示装置では、画面サイズを
大きくした場合、それに伴う電流の増加により、電源供
給線において、電位降下が発生し、表示の画質を損う原
因となっていた。

【０３６４】しかし、本発明は上記構成によって、配線
抵抗の影響を低減可能であり、ＥＬ素子に流れる電流が
増加しても、画質を損なわずに表示を行うことができ
る。

【図面の簡単な説明】

【図１】 本発明の表示装置の引き出し口を示す図。

【図２】 本発明の表示装置の画素部の回路構成を示
す図。

【図３】 本発明の表示装置の画素部の上面図。

【図４】 本発明の表示装置の電源供給線の引き回し
部の形状を示す図。

【図５】 本発明の表示装置の駆動方法を示す図。

【図６】 本発明の表示装置の上面図及び断面図。

【図７】 本発明の表示装置の上面図及び断面図。

【図８】 本発明の表示装置の断面図。

【図９】 本発明の表示装置の断面図。

【図１０】 本発明の表示装置の画素部の回路図。

【図１１】 本発明の表示装置の作製工程を示す図。

【図１２】 本発明の表示装置の作製工程を示す図。

【図１３】 本発明の表示装置の作製工程を示す図。

【図１４】 本発明の表示装置の作製工程を示す図。

【図１５】 本発明の表示装置のソース信号側駆動回路
の回路図。

【図１６】 本発明の表示装置のラッチの上面図。

【図１７】 本発明の表示装置を用いた電子機器を示す
図。

【図１８】 従来の表示装置の画素部の回路図。

【図１９】 表示装置の駆動方法を示すタイミングチャ
ートを示す図。

【図２０】 ＴＦＴのＩｄ−Ｖｇ特性を示す図。

【図２１】 本発明の表示装置の上面図及び断面図。

【図２２】 本発明の表示装置の断面図。

【図２３】 クロストークの発生例を示す図。

【図２４】 従来の表示装置の引き出し口を示す図。

【図２５】 本発明の表示装置の作製工程を示す図。

【図２６】 本発明の表示装置の作製工程を示す図。

【図２７】 本発明の表示装置の作製工程を示す図。

【図２８】 本発明の表示装置の作製工程を示す図。

【図２９】 本発明の表示装置の作製工程を示す図。

【図３０】 本発明の表示装置の作製工程を示す図。

【図３１】 本発明の表示装置の作製工程を示す図。

【図３２】 本発明の表示装置の作製工程を示す図。

【図３３】 本発明の表示装置の作製工程を示す図。

【図３４】 本発明の表示装置の作製工程を示す図。

【図３５】 従来の表示装置の電源供給線の引き回し部
の形状を示す図。

【図３６】 本発明の表示装置の断面図。

【図３７】 本発明の表示装置の断面図。

【図３８】 本発明の表示装置の断面図。

【図３９】 本発明の表示装置の断面図。

【図４０】 従来の表示装置の画素部の回路図。

【図４１】 従来の表示装置の画素部の上面図。

【図４２】 本発明の表示装置の画素部の上面図。

【図４３】 本発明の表示装置の画素部の回路図。

【図４４】 本発明の表示装置の画素部の上面図。

【図４５】 本発明の表示装置の階調特性を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｍ ６２４ ６２４Ｂ ６４２ ６４２Ａ ６８０ ６８０Ａ ６８０Ｔ ６８０Ｖ 3/30 3/30 Ｋ Ｈ０５Ｂ 33/04 Ｈ０５Ｂ 33/04 33/06 33/06 33/08 33/08 33/12 33/12 Ｂ 33/14 33/14 Ａ Ｆターム(参考） 3K007 AB02 AB04 AB18 BA06 BB01 BB04 BB05 BB07 CA01 CB01 CC05 DA01 DB03 EB00 GA04 5C080 AA06 BB05 DD05 DD10 EE29 FF11 JJ01 JJ02 JJ04 JJ05 JJ06 KK07 5C094 AA04 AA07 AA08 AA14 AA21 AA48 AA55 AA56 BA03 BA12 BA27 CA19 CA24 CA25 DA09 DA13 DB01 DB03 DB04 EA04 EA05 EA10 EB02 FA01 FB01 FB02 FB12 FB14 FB15 GA10 GB10 HA10 JA08 JA20

Claims (17)

【特許請求の範囲】
1. 【請求項１】絶縁表面上に複数のソース信号線と、複数
   のゲート信号線と、複数の電源供給線と、マトリクス状
   に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタ
   と、駆動用薄膜トランジスタと、ＥＬ素子とによって構
   成される表示装置において、 複数の引き出し口を有し、 前記複数の電源供給線は、前記複数の引き出し口まで引
   き回され、 前記複数の引き出し口において、前記複数の電源供給線
   に電位が与えられ、 前記引き出し口は、前記表示装置の少なくとも２方向に
   設けられていることを特徴とした表示装置。
2. 【請求項２】絶縁表面上に複数のソース信号線と、複数
   のゲート信号線と、複数の電源供給線と、マトリクス状
   に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタ
   と、駆動用薄膜トランジスタと、ＥＬ素子とによって構
   成される表示装置において、 引き出し口を有し、 前記引出し口は、複数の外部入力端子を有し、 前記複数の電源供給線は、５本以上５０本以下にまとめ
   られ、前記複数の外部入力端子まで引き回され、 前記複数の外部入力端子において、前記複数の電源供給
   線に電位が与えられていることを特徴とした表示装置。
3. 【請求項３】絶縁表面上に複数のソース信号線と、複数
   のゲート信号線と、複数の電源供給線と、マトリクス状
   に配置された複数の画素とを有し、 前記複数の画素は、スイッチング用薄膜トランジスタ
   と、駆動用薄膜トランジスタと、ＥＬ素子とによって構
   成される表示装置において、 外部入力端子を有し、 前記複数の電源供給線は、前記外部入力端子まで引き回
   され、 帰還ループの中に有する帰還増幅器により、前記外部入
   力端子を介して前記電源供給線に電位を供給することを
   特徴とした表示装置。
4. 【請求項４】請求項１乃至請求項３のいずれか一項にお
   いて、 前記複数の電源供給線は、マトリクス状に配置されてい
   ることを特徴とする表示装置。
5. 【請求項５】請求項１乃至請求項４のいずれか一項にお
   いて、 前記複数の電源供給線は、前記複数のソース信号線と同
   一の配線層と、前記複数のゲート信号線と同一の配線層
   とによって構成されていることを特徴とした表示装置。
6. 【請求項６】請求項１乃至請求項４のいずれか一項にお
   いて、 前記複数の電源供給線は、前記複数のソース信号線とは
   異なる配線層と、前記複数のゲート信号線と同一の配線
   層とによって構成されていることを特徴とした表示装
   置。
7. 【請求項７】請求項１乃至請求項４のいずれか一項にお
   いて、 前記複数の電源供給線は、前記複数のゲート信号線とは
   異なる配線層と、前記複数のソース信号線と同一の配線
   層とによって構成されていることを特徴とした表示装
   置。
8. 【請求項８】請求項１乃至請求項４のいずれか一項にお
   いて、 前記複数の電源供給線は、前記複数のゲート信号線及び
   前記複数のソース信号線のいずれとも異なる配線層で構
   成されていることを特徴とした表示装置。
9. 【請求項９】請求項４乃至請求項８のいずれか一項にお
   いて、 前記複数の電源供給線の列方向の本数は、前記複数の画
   素の列方向の数より少ないことを特徴とした表示装置。
10. 【請求項１０】請求項４乃至請求項９のいずれか一項に
    おいて、 前記複数の電源供給線の行方向の本数は、前記複数の画
    素の行方向の数より少ないことを特徴とした表示装置。
11. 【請求項１１】請求項１乃至請求項１０のいずれか一項
    において、 前記表示装置の表示部分の対角は２０インチ以上である
    ことを特徴とした表示装置。
12. 【請求項１２】請求項１乃至請求項１０のいずれか一項
    に記載の前記表示装置を用いることを特徴とするパーソ
    ナルコンピュータ。
13. 【請求項１３】請求項１乃至請求項１０のいずれか一項
    に記載の前記表示装置を用いることを特徴とするテレビ
    受像機。
14. 【請求項１４】請求項１乃至請求項１０のいずれか一項
    に記載の前記表示装置を用いることを特徴とするビデオ
    カメラ。
15. 【請求項１５】請求項１乃至請求項１０のいずれか一項
    に記載の前記表示装置を用いることを特徴とする画像再
    生装置。
16. 【請求項１６】請求項１乃至請求項１０のいずれか一項
    に記載の前記表示装置を用いることを特徴とするヘッド
    マウントディスプレイ。
17. 【請求項１７】請求項１乃至請求項１０のいずれか一項
    に記載の前記表示装置を用いることを特徴とする携帯情
    報端末。