JP2011100742A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2011100742A
JP2011100742A JP2011000964A JP2011000964A JP2011100742A JP 2011100742 A JP2011100742 A JP 2011100742A JP 2011000964 A JP2011000964 A JP 2011000964A JP 2011000964 A JP2011000964 A JP 2011000964A JP 2011100742 A JP2011100742 A JP 2011100742A
Authority
JP
Japan
Prior art keywords
substrate
line
wiring
film
pixel portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011000964A
Other languages
English (en)
Other versions
JP5005098B2 (ja
Inventor
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011000964A priority Critical patent/JP5005098B2/ja
Publication of JP2011100742A publication Critical patent/JP2011100742A/ja
Application granted granted Critical
Publication of JP5005098B2 publication Critical patent/JP5005098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8423Metallic sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/179Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8721Metallic sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】狭額縁化を実現しつつ、アノード線もしくはカソード線の電圧降下を防ぐための構造を有した表示装置を提供すること。
【解決手段】表示装置における基板100の額縁領域において多くの面積を占めていた引き回し配線を、FPC106などにより外付けの配線とすること、導電性を有する封止缶で代用すること、対向基板101に形成した導電膜で代用すること等により、狭額縁化および引き回し配線の電圧降下抑制の二つを実現する。
【選択図】図1

Description

本発明は、表示装置に関し、特に薄膜半導体素子で構成された表示装置に関する。
FPD(フラットパネルディスプレイ)と呼ばれる薄型の表示装置は、モバイル機器な
どの携帯される電子機器用のディスプレイととして需要が拡大している。特に有機物を含
む層に電流を流すことにより発光する、電界発光素子を用いたディスプレイは自発光、低
消費電力、高速応答性など有利な点が多いため、実用化が推し進められている。
これら携帯されることが念頭に置かれた電子機器におけるディスプレイには、省電力化
、軽量化、薄型化、小型化、狭額縁化など様々な特性が求められる。この中で狭額縁化と
は、ディスプレイ全体の面積における表示部の占める割合をできるだけ大きくすることで
あり、狭額縁化されると表示部の面積は変えずにディスプレイを小型化することが可能と
なるし、また、ディスプレイの面積を変えずに表示面積を大きくすることが可能となる。
このように、狭額縁化されることによって、表示部の大きさを変えずに、より持ち運び
しやすく、よりスマートでスタイリッシュなモバイル機器を作製することができる。また
、狭額縁化の構成で作製した上でディスプレイの面積と表示部の面積を変化させないとす
れば、あまった額縁部分に様々な機能をもった回路を設けることでより付加価値の高い商
品を提供することが可能となる。これにより、よりユーザーの要求を満たす、嗜好性の高
い商品を提供することができるようになる。これらの理由により、ディスプレイを狭額縁
化するための研究は様々な観点から行われている。(特許文献1参照)
特開平11−288001号公報
このように、様々な方法によって狭額縁化は試みられているが、前述の電界発光素子を
用いたディスプレイにおいて、現状、額縁と呼ばれている領域において多くの面積を専有
してしまっているのが、引き回し配線である。
画素部には複数のアノード線または複数のカソード線がストライプ状に走っているが、
これらには一定の電圧が供給される。パネル内全てにおいてムラのない表示を得るために
はアノード線もしくはカソード線全てが同じ電圧を保持する必要がある。電圧はアノード
線またはカソード線の一端に供給された場合、それらに接続されている画素が電流を消費
するため電圧降下が起き、他端では供給された電圧より低い電圧となってしまう。この電
圧降下が大きすぎると表示にも影響を及ぼしてしまうため、電圧の供給はアノード線、ま
たはカソード線の両端になされていることが多い。なお、本明細書では電界発光素子のア
ノード側、カソード側の電極に接続され、発光に供与する電流を供給する為の配線をアノ
ード線、カソード線という。
そして、その電圧の供給はパネル外部または内部の電源回路より供給される。パネル外
部から供給された電圧はパネルの外部接続部より、配線によってアノード線またはカソー
ド線の一端または両端に供給されるが、外部接続部よりアノード線もしくはカソード線の
両端まで電圧を引っ張ってくる配線を引き回し配線という。表示部は高精細化、高開口率
化のために余分な配線が入る余地は無いため、引き回し配線は、表示部の外側、額縁領域
に形成される。
ところで、前述した電圧降下は画素の消費する電流によるものであったが、電圧降下は
配線抵抗によっても発生する。配線は細くなると抵抗が増加するため、微細な配線パター
ンを形成しなければならない表示装置においては大きな問題となりうる。特に長い距離を
引き回さなければいけない引き回し配線はなるべく太く、抵抗が低くなるようにしなけれ
ばいけない。特に電界発光ディスプレイにおいては、画素による電流の消費があるため電
圧降下の影響が大きく、それを補うために液晶ディスプレイに比較して、引き回し配線を
太くする必要が生じる。結果として、電界発光ディスプレイには広い額縁面積が必要とな
ってしまう。
このように、引き回し配線に供給される電圧の電圧降下を防ぐ為にはなるべく太い、断
面積の大きい引き回し配線を形成する必要があり、それが狭額縁化の妨げになっていた。
これは特に小型のディスプレイに関して大きな問題であった。たとえば、携帯電話サイズ
の表示領域を持つパネルにおいては、引き回し配線の部分は片側約2mm程度、両側にあ
ると4mmにもなってしまう。しかも、レイアウト上、片側2mmしかとれなかっただけ
であって、電圧降下を防止するという観点からみれば本来であればもう少し太くすること
が必要であると言われている。
以上の問題を鑑み、本発明は狭額縁化を実現しつつ、引き回し配線の電圧降下を防ぐた
めの構造を有した表示装置を提供することを課題とする。
本発明では、額縁領域において多くの面積を占めていた引き回し配線を外付けの配線と
することで、狭額縁化と引き回し配線の電圧降下の抑制の二つを実現する。
本発明の構成の一つは、基板上に画素部と、前記画素部にストライプ状に形成された複
数のアノード線またはカソード線と、前記画素部を挟んで形成されている複数の外部接続
部を有し、前記外部接続部は前記アノード線または前記カソード線の両端側にそれぞれ位
置し、前記アノード線または前記カソード線はその両端に前記外部接続部のうち近い位置
にあるものに接続されていることを特徴とする。
本発明の他の構成は、基板上に画素部と、前記画素部にストライプ状に形成された複数
のアノード線またはカソード線と、前記アノード線またはカソード線の一端を全て接続す
る第1の配線と、前記アノード線またはカソード線の他端を全て接続する第2の配線と、
前記画素部を挟んで形成されている複数の外部接続部を有し、前記外部接続部は前記アノ
ード線または前記カソード線の両端側にそれぞれ位置し、前記第1の配線と、前記第2の
配線は、前記外部接続部のうち近い位置にあるものに接続されていることを特徴とする。
本発明の他の構成は前記構成において、前記外部接続部にはFPCに代表されるような
フレキシブル配線基板が取り付けられていることを特徴とする。
本発明の他の構成は前記構成において、前記フレキシブル配線基板は一枚であることを
特徴とする。
本発明の他の構成は前記構成において、前記フレキシブル配線基板は取り付けられてい
る前記外部接続部ごとに異なるフレキシブル配線基板であることを特徴とする。
本発明の他の構成は前記構成において、前記フレキシブル配線基板は前記アノード線
または前記カソード線の一端側と他端側で別に形成されていることを特徴とする。
このように、引き回し配線を外付けの配線とし、外部接続部より電圧を供給すること
で、少なくとも基板上の外部接続部が形成されていない辺の狭額縁化が可能となりディス
プレイ面積の縮小や表示画面の拡大、多様な機能を有する回路などの搭載による付加価値
の増大などの効果が得られる。
本発明の構成の一つは、基板上に画素部と、前記画素部にストライプ状に形成された複
数のアノード線またはカソード線と、前記画素部を封止する導電性を有する封止缶を有し
、前記アノード線または前記カソード線は前記封止缶と電気的に接続されていることを特
徴とする。
本発明の構成の他の構成は、基板上に画素部と、前記画素部にストライプ状に形成され
た複数のアノード線またはカソード線と、前記画素部を封止する導電性を有する封止缶を
有し、前記アノード線または前記カソード線の両端は前記封止缶と電気的に接続されてい
ることを特徴とする。
本発明の他の構成は、基板上に画素部と、前記画素部にストライプ状に形成された複数
のアノード線またはカソード線と、前記アノード線またはカソード線の一端を全て接続す
る第1の配線と、前記アノード線またはカソード線の他端を全て接続する第2の配線と、
前記画素部を封止する導電性を有する封止缶を有し、前記第1の配線と前記第2の配線は
前記封止缶と電気的に接続されていることを特徴とする。
このように、引き回し配線を無くし、封止のための封止缶を利用して電圧を供給する
ことで、少なくとも、いままで引き回し配線が形成されていた部分の狭額縁化が可能とな
りディスプレイ面積の縮小や表示画面の拡大、多様な機能を有する回路などの搭載による
付加価値の増大などの効果が得られる。また、外部接続部及びフレキシブル配線基板(F
PC等)を通してアノード線またはカソード線の電圧を供給しなくて済むため、ピン数の
削減などにも寄与する。
本発明の構成を適用することによって、従来引き回し配線が占めていた額縁領域の一部
を表示領域とすることができるようになり、結果として狭額縁化が実現する。また、配線
抵抗も低減することが可能となるため、電圧降下による影響も起こりにくくなり表示品質
が向上する。これらの効果により、よりユーザーの要求を満たす、付加価値の高い表示装
置を提供することができるようになる。
実施の形態1を表す図。 実施の形態1を表す図。 実施の形態2を表す図。 実施の形態2を表す図。 実施の形態2を表す図。 実施の形態3を表す図。 実施の形態4を表す図。 実施例1を表すプロセス図。 実施例1を表すプロセス図。 本発明を適用した電子機器の一例を示す図。 従来の引き回し配線の図。 実施の形態1を表す図。 実施の形態1を表す図。 実施の形態1を表す図。 実施の形態3を表す図。
(実施の形態1)
本実施の形態では引き回し配線をフレキシブル配線基板で代用する例について図1を参
照しながら説明する。
まず、従来の構造について図11を用いて説明する。100が基板、101が対向(封
止)基板、102が表示部、103が外部接続部、105が駆動回路部、500が引き回
し配線である。このように、従来の構造においては引き回し配線500があるために、表
示部102が基板に比べてかなり小さくなってしまっている。
図1(A)は本発明を適用した電界発光ディスプレイに用いられるパネルである。基板
100上に形成された電界発光素子を対向基板101で封止することによって表示部10
2が形成されている。103、104は外部接続部、105は駆動回路部である。なお、
アノード線またはカソード線は表示部102に形成されており、それらの端部は外部接続
部103及び104側にある。
このようにパネルの対向する2端(アノード線またはカソード線の端部に近い方)に外
部接続部を設けてそれぞれ近い方の外部接続部より電圧を供給することで、従来と比較し
て表示部の面積を大きくしても、大きな電圧降下が起こらず、高品質な表示を得ることが
可能となる。
図1(B)、(C)は外部接続部103、104に接続する配線の例である。本実施の
形態においてはフレキシブル配線基板(FPC等)106を用いて接続を行った例を示し
ている。
図1(B)はトップエミッションの場合の例であり、フレキシブル配線基板106は基
板の裏側を通って外部接続部104に接続している。この構造であると、外部接続部10
3と104に接続するフレキシブル配線基板106は1枚で済む。図1(C)は同様にボ
トムエミッションの例となっている。
なお、外部接続部103、104の形成の仕方はこれに限らず、ストライプ状に形成さ
れたアノード線もしくはカソード線の両端側に形成されていれば、図2に示すように外部
接続部200、201を形成してもよいし、それらに接続する配線(この場合フレキシブ
ル配線基板)は1枚ではなく、図2(B)に示すように2枚(202、203)でもかま
わない。この場合、フレキシブル配線基板202と203両方が表示部102に係らない
ように接続されていれば、両面発光(デュアルエミッション)でも用いることが可能であ
る。
なお、フレキシブル配線基板の代わりに図12(A)〜(C)のように導電性のリボン
2001、2003を用いても良い。この場合は、図示した様にアノード線もしくはカソ
ード線の一端にはフレキシブル配線基板2000、2006から電圧を供給し、もう一端
に導電性のリボン2001、2003を介して電圧を供給する様にしても良いし、また、
図14に示したように外部接続部2009と導電性のリボン2002をさらに設けてアノ
ード線もしくはカソード線の両端に導電性のリボン2001、2002、2003から電
圧を供給する様にしても良い。
図12(A)(B)において導電性のリボン2001は図1(A)〜(C)の外部接続
部103、104に相当する外部接続部2007においてハンダや導電性の粘着剤など導
電性を損なわない物によって適宜接着する。図12(A)は図1(B)に相当し、上面に
光を取り出す構造の際に導電性のリボン2001で引き回し配線を代用した場合の図であ
る。また図12(B)は図1(C)に相当し、下面に光を取り出す構造の際に導電性のリ
ボン2001で引き回し配線を代用した場合の図である。また、図12(C)は図2(B
)に相当し、図2(B)における外部接続部201に相当する外部接続部2008におい
て導電性のリボン2003が電気的に接触しており、アノード線もしくはカソード線の一
端に電圧を供給する。図12(C)におけるフレキシブル配線基板2006は図2(B)
におけるフレキシブル配線基板202に相当する。
導電性のリボン2001には、予め接着面に接着剤が塗布された市販の導電性テープ等
を用いることも可能である。
図13(A)、(B)はフレキシブル配線基板の代わりに導電線2004を用いた例で
ある。この場合も図12(A)〜(C)と同様、アノード線もしくはカソード線の一端に
はフレキシブル配線基板2000から電圧を供給し、もう一端に導電線2004を介して
電圧を供給する様にしても良いし、図示はしていないが図14のように外部接続部と導電
線をさらに設けてアノード線もしくはカソード線の両端に導電線より電圧を供給する様に
しても良い。
導電線2004は図1の外部接続部103、104に相当する外部接続部2005にお
いてハンダなどによって適宜接着すればよい。図13(A)は図1(B)に相当し、上面
に光を取り出す構造の際に導電線2004で引き回し配線を代用した場合の図である。ま
た図13(B)は図1(C)に相当し、下面に光を取り出す構造の際に導電線2004で
引き回し配線を代用した場合の図である。
なお、導電線2004は電気的な接触が必要である部分以外に絶縁被膜が形成されてい
ても良いし、されていなくとも良い。導電線の材料に限定はないが、銅や銀、金、アルミ
ニウムなどの抵抗の低いものでなることが望ましい。
このように引き回し配線の代わりに導電性のリボン2001や導電線2004を用いて
も良い。また、その他の導電体を引き回し配線の代わりに用いても本発明の主旨に反しな
い限り適用可能であることは言うまでも無い。
(実施の形態2)
本実施の形態では引き回し配線を封止缶で代用する例について図3を参照しながら説明
する。
図3(A)の斜視図は本発明の構成を、封止缶を用いて実施した例である。基板300
、フレキシブル配線基板301、封止缶302、表示部303、封止缶への電圧供給部3
04となっている。本構成においてはフレキシブル配線基板301側のアノード線または
カソード線の端部にはフレキシブル配線基板より電圧が供給され、フレキシブル配線基板
301より遠い他端に封止缶を通して電圧が供給されている。
図3(B)、(C)はアノード線またはカソード線へ封止缶302から電圧が供給され
ている部分(斜視図のA−A’)の断面図である。基板300上の表示領域に発光素子3
13を駆動する為の駆動用トランジスタ(Pチャネル型)が形成されており、そのソース
側にアノード線が接続されている。この際、306は発光素子313の陽極、307は有
機化合物を含む発光層、308は発光素子313の陰極となっている。本実施の形態では
306は発光素子313の陽極となっているが、306が陰極である場合は、308が発
光素子の陽極、305はカソード線、駆動用トランジスタはNチャネル型となるが大勢は
同じと考えて良い。そしてこの表示部303の発光素子313を内側に乾燥剤311を取
り付けた封止缶302で封止している。その後、絶縁性の膜314を封止缶上に成膜して
、他部分からのショートなどを防いでいる。
310、312は封止剤である。310は絶縁性の封止剤を用いており、その内側で導
線性の材料309でアノード線305と封止缶302の導通をとっている。導電性の材料
309はアノード線305と封止缶302との導通がとれれば何でもかまわないが、導電
性粒子を分散させた粘性のある液体をインクジェット法などで塗布したり、図4(A)の
ように土手と呼ばれる絶縁膜600にアノード線まで達する開口部601を形成し、その
中にはんだボールなどの導電性粒子602を詰めたり、導電性粒子を分散させた液体を流
し込んだり、図4(B)のように開口部601の中に導電性のフィラー603を立てたり
してアノード線と封止缶の導通を採ることが考えられる。導電性の材料309や導電性粒
子602、フィラー603は弾性を有していると封止缶とアノード線との導通不良が起こ
りにくく好適である。また、封止材312は導電性の封止材であり、図3(C)のように
封止材312を介してアノード線305と封止缶302との導通をとることができる。
また、図5(A)のように封止缶のアノード線との導通を取る部分に弾性を有するバネ
のようなもの700を取り付けて導通をとっても良い。もちろん、弾性を有するバネのよ
うなもの700の形状は図5(A)に示した形状に限定されず、弾性を有し、アノード線
もしくはカソード線と良好な導通がとれるような形状、材質であればどのようなものを用
いてもかまわない。また、これと上記した導通方法と組み合わせるとさらに良い。
封止缶302はステンレスなどが良く用いられるが、Ni/ステンレス鋼クラッドを用
いると、接触抵抗が低くなり、加工性も良くなるので望ましい材料である。もちろんその
他の材料であっても良好に水分など、電界発光素子に悪影響を及ぼす物質を防ぐ材料であ
り、本発明に利用できるような形に加工できるものであれば使用することが可能である。
また、アノード線またはカソード線の両端に封止缶から電圧を供給し、封止缶への電圧
の供給を外部の電源回路より直接行えば、フレキシブル配線基板など外部接続部において
アノード線もしくはカソード線に電圧を供給するために占められていたピンを削減するこ
とができる。
このように、封止缶302を引き回し配線の代わりにアノード線もしくはカソード線に
電圧を供給する配線として使用することで、従来と比較して表示部の面積の割合を大きく
しても、大きな電圧降下が起こらず、高品質な表示を得ることが可能となる。
(実施の形態3)
本実施の形態では、本発明における他の構成について図6を参照しながら説明する。本
実施の形態では引き回し配線の代わりとなる導電膜を対向基板に形成する例について説明
する。
対向基板は電界発光素子を形成した基板を紫外線硬化樹脂などによるシール剤で封止す
る際に使用する。シール剤と対向基板により封止されることで電界発光素子を外部の雰囲
気から遮断することができ、信頼性の向上を図っている。
本実施の形態では、対向基板に引き回し配線の代わりとなる導電膜を形成し、その導電
膜に電圧を供給し、導電膜とアノード線もしくはカソード線の導通をはかることによって
アノード線もしくはカソード線に電圧を供給する。
対向基板に形成する導電膜の形状はどのような形状でもかまわないが、配線抵抗をなる
べく小さくする為には膜厚方向へ切断したと考えた場合の断面積をなるべく大きく取るこ
と、すなわち、膜厚をできるだけ大きく取ること、及びアノード線もしくはカソード線の
ストライプ形状に直交する方向における成膜範囲をなるべく大きく取ることが好ましい。
電界発光表示パネルには大きく分けて3つの表示方法、すなわち素子を形成した基板側
に光を射出する底面発光、対向基板側に光を射出する上面発光及びその両方に光を射出す
る両面発光がある。
底面発光の場合は素子を形成した基板側に光が出るので、対向基板に形成する引き回し
配線の代わりとなる導電膜は透光性を有していなくてもかまわない。アルミニウムや銀な
ど、形成しやすく導電率の高い材料を適宜用いることが可能である。
しかし、上面発光や両面発光では対向基板の方に光が出るため、対向基板に形成する引
き回し配線の代わりとなる導電膜には透光性が求められる。透光性を有し且つ導電性も有
する材料としては、ITO(indium tin oxide)、酸化インジウムに2
〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide
)、酸化インジウムに2〜20%の酸化珪素(SiO2)を混合したITSOなどが挙げ
られる。これらの材料に限らず、使用に十分である透光性と導電率を有する材料であれば
どのような材料を用いてもかまわない。
対向基板に形成された導電膜とアノード線もしくはカソード線を接続する方法としては
、実施の形態2と同様の方法、もしくは公知の方法で接続すればよく実施者の判断にゆだ
ねられる所である。一例として図6に接続を行った様子を示した。対向基板610に形成
された導電膜611には外部電源回路より電圧が供給されている。駆動用トランジスタに
接続されているアノード線305には土手と呼ばれる絶縁膜600に形成されたコンタク
トを介して電界発光素子313の陽極を形成すると同時に引き出し配線612を形成する
。引き出し配線612は導電膜611と導電性を有する粒子613を介して接続され、ア
ノード線305に導電膜611から電圧が供給される。
このように、対向基板610に形成された導電膜611を引き回し配線の代わりにアノ
ード線もしくはカソード線に電圧を供給する配線として使用することで、従来と比較して
表示部の面積の割合を大きくしても、大きな電圧降下が起こらず、高品質な表示を得るこ
とが可能となる。
また、図15に示すように引き回し配線の代わりに用いられる導電膜は対向基板101
における基板100側の面のみでは無く、基板100における素子が形成されている面と
反対の面、もしくは、図示していないが、対向基板101の基板100と反対の面に形成
されていても良い。形状や材料に関する条件は導電膜を対向基板の内側に形成する場合と
同様である。この場合、導電膜をアノード線もしくはカソード線に接続するには、図のよ
うに基板に貫通孔155を設ける。この貫通孔155を設けることによって、導電膜15
1を成膜する際に、導電膜151を成膜する基板の面の反対側の面に導電膜151の材料
が回り込み、基板の反対側において導通を取ることができるようになる。また、実施の形
態1で挙げたような導電性のリボンや導電性テープなどにより導通を得ても良い。
なお、図15において、導電膜151にはフレキシブル配線基板150によって電圧を
供給しているが、導電膜151に電圧を供給する方法に関してはこれに限らず、フレキシ
ブル配線基板ではなくとも何らかの導電体により所望の電圧が供給されていればよい。な
お、対向基板101と基板100はシール材154により固着されており、導電膜151
によって供給された電圧は引き込み配線152により、表示部153のアノード線もしく
はカソード線に供給される。
(実施の形態4)
本実施の形態では、アノード線もしくはカソード線へ電圧を供給する配線について、簡
単に図7を用いて説明する。400は画素部であり、複数のアノード線もしくはカソード
線がストライプ状に形成されている。アノード線もしくはカソード線はその一端が一本の
配線に全て接続されており、他端ももう一本の配線に全て接続されている。また、図7で
はアノード線もしくはカソード線への入力に関係のある配線のみを示した図である。
図7(A)は従来の引き回し配線が形成されているパネルの配線図である。400に画
素部のアノード線、もしくはカソード線がストライプ状に形成されている。アノード線、
もしくはカソード線の端部はフレキシブル配線基板などの外部接続部側とその対辺側にあ
り、それぞれ外部接続部より電圧が供給されている。外部接続部の対辺側には401の引
き回し配線部を通って、引き回し配線が接続されているが、電圧降下の影響を防ぐため、
その幅は大きく取らなければいけない。そのため、画素部として使用できる領域が狭くな
ってしまっている。
図7(B)は本発明の構成の一つを用いて構成されているパネルである。アノード線ま
たはカソード線の両端側に外部接続部が設けられており、各々近い方の外部接続部から電
圧が供給されている。引き回し配線部が不要となるため、表示部の面積の割合が多くなっ
ているのがわかる。また、フレキシブル配線基板などあまり線幅に制約のない配線を用い
て電圧を供給しているため、電圧降下の心配もない。これにより、額縁面積の小さな、高
画質のディスプレイを作製することが可能となる。
図7(C)は本発明の構成の一つを用いて構成されているパネルである。外部接続部が
設けられた側のアノード線またはカソード線の端部は外部接続部から電圧が供給され、他
端には封止缶もしくは対向基板に形成された導電膜を用いて電圧を供給している。402
は封止缶もしくは対向基板に形成された導電膜より電圧が供給される部分である。引き回
し配線部が不要となるため、表示部の面積の割合が多くなっているのがわかる。また、断
面積の大きい封止缶もしくは対向基板に形成された導電膜を配線として用いて電圧を供給
しているため、電圧降下の心配も少ない。これにより、額縁面積の小さな、高画質のディ
スプレイを作製することが可能となる。
図7(D)は本発明の構成の一つを用いて構成されているパネルである。アノード線ま
たはカソード線の両端に封止缶もしくは対向基板に形成された導電膜を用いて電圧を供給
している。402は封止缶もしくは対向基板に形成された導電膜より電圧が供給される部
分である。引き回し配線部が不要となるため、表示部の面積の割合が多くなっているのが
わかる。また、断面積の大きい封止缶もしくは対向基板に形成された導電膜を配線として
用いて電圧を供給しているため、電圧降下の心配もない。さらに、外部接続部より、アノ
ード線もしくはカソード線に電圧を供給しないことになるためピン数の節約になり、レイ
アウトが楽になったり、他の有用な情報をパネル内に供給することができるようになる。
これにより、額縁面積の小さな、高画質のディスプレイを作製することが可能となる。
本実施例では、本発明を使用して薄膜トランジスタ及び容量、そして電界発光装置を作
製する方法について図8〜図9を参照しながら説明する。
まず、基板800上に下地絶縁膜801を形成してから非晶質半導体膜を成膜し、結晶
化を促進する元素を用いて結晶化することで結晶質半導体膜とする。
基板800としてはガラス基板、石英基板、結晶性ガラスなどの絶縁性基板や、セラミ
ック基板、ステンレス基板、金属基板(タンタル、タングステン、モリブデン等)、半導
体基板、プラスチック基板(ポリイミド、アクリル、ポリエチレンテレフタレート、ポリ
カーボネート、ポリアリレート、ポリエーテルスルホン等)等を用いることができるが、
少なくともプロセス中に発生する熱に絶えうる材料を使用する。本実施例においてはガラ
ス基板を使用する。
下地絶縁膜801は基板800中のアルカリ金属やアルカリ土類金属が、結晶性ケイ素
膜中に拡散するのを防ぐ為に設ける。このような元素は結晶性ケイ素膜の半導体特性に悪
影響をおよぼしてしまうためである。材料としては酸化ケイ素、窒化ケイ素、窒化酸化ケ
イ素及び窒化酸化ケイ素などを用いることができ、単層または積層構造とすることにより
形成する。なお、アルカリ金属やアルカリ土類金属の拡散の心配のない基板であれば特に
下地絶縁膜は設ける必要がない。
本実施例においては下地絶縁膜801は積層構造により作製し、1層目の絶縁膜として
窒化酸化ケイ素膜を50nm、2層目の絶縁膜として酸化窒化ケイ素膜を100nmで形
成した。なお、窒化酸化ケイ素膜と酸化窒化ケイ素膜はその窒素と酸素の割合が異なって
いることを意味しており、前者の方がより窒素の含有量が高いことを示している。1層目
の下地膜は、プラズマCVD法により、原料ガスにSiH4、N2O、NH3、H2を使用し
、圧力が0.3Torr、RFパワーが50W、RF周波数が60MHz、基板温度が4
00℃として形成する。2層目の下地膜は同じくプラズマCVD法により、原料ガスにS
iH4、N2Oを用い、圧力が0.3Torr、RFパワーが150W、RF周波数が60
MHz、基板温度が400度の条件で形成する。
続いて下地絶縁膜上に非晶質半導体膜を形成する。本実施例においては非晶質ケイ素膜
を25〜100nm(好ましくは30〜60nm)の膜厚で形成する。作製方法としては
、公知の方法、例えばスパッタ法、減圧CVD法、またはプラズマCVD法等が使用でき
る。本実施例では、プラズマCVD法により膜厚50nmに形成する。
続いて非晶質半導体膜の結晶化を行う。結晶化は非晶質半導体膜の結晶化を促進する元
素を用い、加熱処理を行うことによって行う。結晶化を促進する元素とは、代表的にはニ
ッケルが挙げられ、このような元素を用いることによって用いない場合に比べて低温、短
時間で結晶化が行われるためガラス基板など比較的熱に弱い基板を使用する際に好適に用
いることが可能である。このような結晶化を促進する元素としては、ニッケルの他に鉄、
パラジウム、スズ、鉛、コバルト、白金、銅、金などがある。この中から一種もしくは複
数種を用いればよい。
このような元素の添加方法としては、例えばこのような元素の塩を溶媒に溶かしてスピ
ンコート法やディップ法などで塗布する方法がある。溶媒としては有機溶媒や水などが使
用できるが、半導体膜上に直接触れるため、半導体特性に悪影響を及ぼさないものを選ぶ
ことが肝要である。また、塩についても同様である。
本実施例では、結晶化を促進する元素としてNiを用いる場合の一例を紹介する。Ni
は酢酸塩や硝酸塩を10ppm水溶液として用いると良い。この水溶液をスピンコート法
により非晶質ケイ素膜上に塗布するのだが、ケイ素膜の表面は疎水性であるために均一に
塗布できない可能性があるので、あらかじめオゾン水などで非晶質ケイ素膜表面を処理し
、極薄い酸化膜を形成しておくことが好ましい。
結晶化を促進する元素の非晶質ケイ素膜への導入方法としては他にイオン注入法、Ni
を含有する水蒸気雰囲気中での加熱、ターゲットをNi材料としてのスパッタリングなど
が考えられる。
次いで、加熱処理を行い、非晶質半導体膜を結晶化させる。本実施例では非晶質ケイ素
膜を結晶化するために触媒元素を用い、500〜650度で2〜24時間程度加熱処理を
行えばよい。この結晶化処理により、非晶質ケイ素膜は結晶質ケイ素膜となる。この際、
磁場をかけて、その磁気エネルギーと合わせて結晶化させてもよいし、高出力マイクロ波
を使用しても構わない。本実施例では、非晶質ケイ素膜に縦型炉を用いて500℃で1時
間熱処理後、550度で4時間熱処理を行うことで結晶質ケイ素膜が形成される。
続いて、レーザによる結晶化を行っても良い。結晶質半導体膜中の欠陥を低減させるこ
とにより結晶性を向上させる。レーザ結晶化法は、レーザ発振装置として、パルス発振型
、または連続発振型の気体または固体及び金属レーザ発振装置を用いれば良い。気体レー
ザとしては、エキシマレーザ、Arレーザ、Krレーザ等があり、固体レーザとしては、
YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビー
レーザ、アレキサンドライドレーザ、サファイアレーザ、金属レーザとしては、ヘリウム
カドミウムレーザ、銅蒸気レーザ、金蒸気レーザが挙げられるなどがある。固体レーザの
レーザ媒質である結晶には、Cr3+、Cr4+、Nd3+、Er3+、Ce3+、Co2+、Ti3+
、Yb3+又は、V3+から選択される一種又は複数種が不純物としてドープされている。
レーザ発振装置により発振されたレーザは光学系を用いて線状にして照射を行うと好ま
しい。線状レーザは通常用いられるシリンドリカルレンズや凹型を有するミラーなどを用
いることで得ることができる。照射条件としては、パワー密度が0.01〜100MW/
cm2程度、照射雰囲気としては大気、または酸素濃度を制御した雰囲気、N2雰囲気また
は真空中が挙げられる。また、パルス発振のレーザを用いる場合には、周波数30〜30
0Hzとし、レーザエネルギー密度を100〜1500mJ/cm2(代表的には200
〜500mJ/cm2)とするのが望ましい。このとき、レーザ光をレーザビームのFW
HMで計算して50〜98%オーバーラップさせても良い。なお、本実施例において結晶
化雰囲気は大気中とする。
本実施例において大気中でレーザー照射を行うと、結晶質ケイ素膜上に自然酸化膜であ
る酸化ケイ素膜が形成される。この膜質は制御できないため、除去してしまうことが望ま
しい。
この場合はフッ素を含む液と界面活性を示す物質が含まれた液との混合液を用いると下
層の結晶質ケイ素膜中にニッケル及び/又はニッケルシリサイドの偏析があったとしても
、酸化ケイ素膜のみを選択性良くエッチングできるため、結晶質ケイ素膜に孔が発生する
ことが抑制される。
次に結晶質半導体膜上に酸化ケイ素膜を形成する。酸化ケイ素膜は酸素雰囲気中でのU
V光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等
により形成する。次いでスパッタ法YCVD法にてゲッタリングサイトを形成する。スパ
ッタで形成するときはゲッタリングサイトはアルゴン元素を含む非晶質ケイ素膜を膜厚5
0nm堆積することで形成する。成膜条件は、成膜圧力:0.3Pa、ガス(Ar)流量
:50(sccm)、成膜パワー:3kW、基板温度:150℃とした。なお、上記条件
での非晶質ケイ素膜に含まれるアルゴン元素の原子濃度は、3×1020/cm3〜6×1
20/cm3、酸素の原子濃度は1×1019/cm3〜3×1019/cm3程度である。そ
の後、ラピッドアニール装置を用いて650℃、3分の加熱処理を行いゲッタリングする
加熱処理を行うことで結晶質半導体膜中の結晶化を促進する元素の少なくとも一部をゲ
ッタリングサイトに移動する。この際の加熱処理によりゲッタリングサイト上には酸化ケ
イ素膜よりなる自然酸化膜が形成されている。
この後、フッ素と界面活性を示す物質を含む液により、自然酸化膜を除去し、ゲッタリ
ングサイトをTMAH(Tetra methyl ammonium hydroxi
de)含有水溶液を用いて60度程度に加熱し、エッチングする。
その後、ゲッタリングサイトをエッチングする際にエッチングストッパーとして用いた
酸化ケイ素膜をフッ素と界面活性を示す物質を含む液でエッチングし、除去する。エッチ
ングストッパー膜として用いられた酸化ケイ素膜中にはニッケルが多量に含まれている可
能性があり、その後の処理を行うことで活性層が汚染される心配もあるため、除去するこ
とが望ましい。
続いて、結晶質半導体膜に必要に応じてしきい値をコントロールするための微量の不純
物を添加する、いわゆるチャネルドーピングを行う。要求されるしきい値を得るために、
ボロンもしくはリン等をイオンドーピング法などにより添加する。
その後、図8(A)に示すように、所定の形状にパターニングし、島状の結晶性半導体
層801a〜801dを得る。パターニングは、結晶質半導体膜にフォトレジストを塗布
し、所定の形状を有するマスクを用いて露光し、焼成して、結晶質半導体膜上にマスクを
形成し、このマスクを用いて、ドライエッチング法により結晶質半導体膜をエッチングす
ることで行われる。ドライエッチング法のガスは、CF4と、O2等を用いて行えば良い。
続いて、結晶性半導体層801a〜801dを覆うようにゲート絶縁膜822を形成す
る。ゲート絶縁膜822はプラズマCVD法またはスパッタ法を用い膜厚を40〜150
nmとしてケイ素を含む絶縁膜で形成する。本実施例では、ゲート絶縁膜822はプラズ
マCVD法により酸化窒化珪素膜を115nmの厚さに形成する。
次いで、ゲート絶縁膜上に第1の導電層802として膜厚30nmの窒化タンタル(T
aN)とその上に第2の導電層803として膜厚370nmのタングステン(W)を形成
する。TaN膜、W膜共スパッタ法で形成すればよく、TaN膜はTaのターゲットを用
いて窒素雰囲気中で、W膜はWのターゲットを用いて成膜すれば良い。
なお、本実施例では第1の導電層を膜厚30nmのTaN、第2の導電層を膜厚370
nmのWとしたが、第1の導電層と第2の導電層は共にTa、W、Ti、Mo、Al、C
u、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合
物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代
表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。さらに、そ
の組み合わせも適宜選択すればよい。膜厚は第1の導電層が20〜100nm、第2の導
電層が100〜400nmの範囲で形成すれば良い。また、本実施例では、2層の積層構
造としたが、1層としてもよいし、もしくは3層以上の積層構造としてもよい。
次に、前記導電層をエッチングして電極及び配線を形成するため、フォトリソグラフィ
ーにより露光工程を経てレジストからなるマスクを形成する。第1のエッチング処理では
第1のエッチング条件と第2のエッチング条件でエッチングを行う。レジストによるマス
クを用い、エッチングし、ゲート電極及び配線を形成する。エッチング条件は適宜選択す
れば良い。
本実施例では、ICP(Inductively Coupled Plasma:誘
導結合プラズマ)エッチング法を使用した。第1のエッチング条件として、エッチング用
ガスにCF4、Cl2とO2を用い、それぞれのガス流量比を25/25/10(sccm
)とし、1.0Paの圧力でコイル型電極に500WのRF(13.56MHz)電力を
投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)にも150Wの
RF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。こ
の第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状
とする。
続いて、第2のエッチング条件に移ってエッチングを行う。レジストからなるマスクを
のこしたまま、エッチング用ガスにCF4とCl2を用い、それぞれのガス流量比を30/
30(sccm)、圧力1.0Paでコイル型の電極に500WのRF(13.56MH
z)電力を投入してプラズマを生成して約15秒程度のエッチングを行う。基板側(試料
ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイ
アス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN
膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチン
グするためには、10〜20%程度の割合でエッチング時間を増加させると良い。この第
1のエッチング処理において、電極に覆われていないゲート絶縁膜は20nm〜50nm
程度エッチングされ、基板側に印加されたバイアス電圧の効果により第1の導電層及び第
2の導電層の端部はテーパー状となる。
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。第2のエ
ッチング処理では、エッチング用のガスにSF6とCl2とO2を用い、それぞれのガス流
量比を24/12/24(sccm)とし、1.3Paの圧力でコイル型の電極に700
WのRF(13.56MHz)電力を投入してプラズマを発生して25秒程度エッチング
を行う。基板側(試料ステージ)にも10WのRF(13.56MHz)電力を投入し、
実質的に負の自己バイアス電圧を印加した。このエッチング条件ではW膜が選択的にエッ
チングされ、第2形状の導電層を形成した。このとき第1の導電層はほとんどエッチング
されない。第1、第2のエッチング処理によって第1の導電層802a〜802d、第2
の導電層803a〜803dよりなるゲート電極が形成される。
そして、レジストからなるマスクを除去せず、第1のドーピング処理を行う。これによ
り、結晶性半導体層にN型を付与する不純物が低濃度に添加される。第1のドーピング処
理はイオンドープ法又はイオン注入法で行えば良い。イオンドープ法の条件はドーズ量が
1×1013〜5×1014atoms/cm2、加速電圧が40〜80kVで行えばよい。
本実施例では加速電圧を50kVとして行った。N型を付与する不純物元素としては15
族に属する元素を用いることができ、代表的にはリン(P)または砒素(As)が用いら
れる。本実施例ではリン(P)を使用した。その際、第1の導電層をマスクとして、自己
整合的に低濃度の不純物が添加されている第1の不純物領域(N--領域)を形成した。
続き、レジストからなるマスクを除去する。そして新たにレジストからなるマスクを形
成して第1のドーピング処理よりも高い加速電圧で、第2のドーピング処理を行う。第2
のドーピング処理もN型を付与する不純物を添加する。イオンドープ法の条件はドーズ量
を1×1013〜3×1015atoms/cm2、加速電圧を60〜120kVとすれば良
い。本実施例ではドーズ量を3.0×1015atoms/cm2とし、加速電圧を65k
Vとして行った。第2のドーピング処理は第2の導電層を不純物元素に対するマスクとし
て用い、第1の導電層の下方に位置する半導体層にも不純物元素が添加されるようにドー
ピングを行う。
第2のドーピングを行うと、結晶質半導体層の第1の導電層と重なっている部分のうち
、第2の導電層に重なっていない部分もしくはマスクに覆われていない部分に、第2の不
純物領域(N-領域)が形成される。第2の不純物領域には1×1018〜5×1019at
oms/cm3の濃度範囲でN型を付与する不純物が添加される。また、結晶質半導体層
のうち、第1形状の導電層にもマスクにも覆われておらず、露出している部分(第3の不
純物領域:N+領域)には1×1019〜5×1021atom/cm3の範囲で高濃度にN型
を付与する不純物が添加される。また、半導体層にはN+領域が存在するが、一部マスク
のみに覆われている部分がある。この部分のN型を付与する不純物の濃度は、第1のドー
ピング処理で添加された不純物濃度のままであるので、引き続き第1の不純物領域(N--
領域)と呼ぶことにする。
なお、本実施例では2回のドーピング処理により各不純物領域を形成したが、これに限
定されることは無く、適宜条件を設定して、一回もしくは複数回のドーピングによって所
望の不純物濃度を有する不純物領域を形成すれば良い。
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスクを形成
し、第3のドーピング処理を行う。第3のドーピング処理により、Pチャネル型TFTと
なる半導体層に前記第1の導電型及び前記第2の導電型とは逆の導電型を付与する不純物
元素が添加された第4の不純物領域(P+領域)及び第5の不純物領域(P-領域)が形成
される。
第3のドーピング処理では、レジストからなるマスクに覆われておらず、更に第1の導
電層とも重なっていない部分に、第4の不純物領域(P+領域)が形成され、レジストか
らなるマスクに覆われておらず、且つ第1の導電層と重なっており、第2の導電層と重な
っていない部分に第5の不純物領域(P-領域)が形成される。P型を付与する不純物元
素としては、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)など周期律表第1
3族の元素が知られている。
本実施例では、第4の不純物領域及び第5の不純物領域を形成するP型の不純物元素と
してはホウ素(B)を選択し、ジボラン(B26)を用いたイオンドープ法で形成した。
イオンドープ法の条件としては、ドーズ量を1×1016atoms/cm2とし、加速電
圧を80kVとした。
なお、第3のドーピング処理の際には、Nチャネル型TFTを形成する部分はレジスト
からなるマスクに覆われている。
ここで、第1及び第2のドーピング処理によって、第4の不純物領域(P+領域)及び
第5の不純物領域(P-領域)にはそれぞれ異なる濃度でリンが添加されている。しかし
、第4の不純物領域(P+領域)及び第5の不純物領域(P-領域)のいずれの領域におい
ても、第3のドーピング処理によって、P型を付与する不純物元素の濃度が1×1019
5×1021atoms/cm2となるようにドーピング処理される。そのため、第4の不
純物領域(P+領域)及び第5の不純物領域(P-領域)は、Pチャネル型TFTのソース
領域及びドレイン領域として問題無く機能する。
なお、本実施例では、第3のドーピング一回で、第4の不純物領域(P+領域)及び第
5の不純物領域(P-領域)を形成したが、ドーピング処理の条件によって適宜複数回の
ドーピング処理により第4の不純物領域(P+領域)及び第5の不純物領域(P-領域)を
形成してもよい。
これらのドーピング処理によって、第1の不純物領域(N--領域)804、第2の不純
物領域(N-領域)805、第3の不純物領域(N+領域)806、807、第4の不純物
領域(P+領域)808、809、及び第5の不純物領域(P-領域)810、811が形
成される(図8(B))。
次いで、レジストからなるマスクを除去して第1のパッシベーション膜812を形成す
る。この第1のパッシベーション膜としてはケイ素を含む絶縁膜を100〜200nmの
厚さに形成する。成膜法としてはプラズマCVD法や、スパッタ法を用いればよい。
本実施例では、プラズマCVD法により膜厚100nmの窒素を含む酸化珪素膜を形成
した。窒素を含む酸化珪素膜を用いる場合には、プラズマCVD法でSiH4、N2O、N
3から作製される酸化窒化ケイ素膜、またはSiH4、N2Oから作製される酸化窒化ケ
イ素膜、あるいはSiH4、N2OをArで希釈したガスから形成される酸化窒化ケイ素膜
を形成すれば良い。また、第1のパッシベーション膜としてSiH4、N2O、H2から作
製される酸化窒化水素化ケイ素膜を適用しても良い。もちろん、第1のパッシベーション
膜812は、本実施例のような酸化窒化ケイ素膜の単層構造に限定されるものではなく、
他のケイ素を含む絶縁膜を単層構造、もしくは積層構造として用いても良い。
次いで、第1のパッシベーション膜812上に、層間絶縁膜813を形成する(図8(
C))。層間絶縁膜としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁
膜としては、CVD法により形成された酸化ケイ素膜や、SOG(Spin On Gl
ass)法により塗布された酸化ケイ素膜などを用いることができ、有機絶縁膜としては
ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性
有機樹脂、ネガ型感光性有機樹脂、ケイ素と酸素との結合で骨格構造が構成され、置換基
に少なくとも水素を含む、または置換基にフッ素、アルキル基、または芳香族炭化水素の
うち少なくとも1種を有する材料、いわゆるシロキサンの膜を用いることができる。また
、それらの積層構造を用いても良い。
本実施例では、シロキサンにより層間絶縁膜813を形成する。層間絶縁膜としては、
シロキサン系ポリマーを全面塗布した後、50〜200℃、10分間の熱処理によって乾
燥させ、さらに300〜450℃、1〜12時間の焼成処理を行う。この焼成により、1
μm厚のシロキサンの膜が全面に成膜される。この工程は、シロキサン系ポリマーの焼成
を行うと共に、第1のパッシベーション膜812中の水素によって、半導体層を水素化及
び不純物の活性化をすることが可能であるため、工程数を削減でき、プロセスを簡略化す
ることが可能である。水素化は、第1のパッシベーション膜に含まれる水素によって、半
導体層のダングリングボンドを終端するものである。
シロキサン以外の材料で層間絶縁膜を形成する場合には、水素化及び活性化の為に加熱
処理が必要となる。その場合は層間絶縁膜を形成する前に別に加熱処理(熱処理)を行う
工程が必要となる。熱処理法としては、酸素濃度が1ppm以下、好ましくは0.1pp
m以下の窒素雰囲気中において400〜700℃で行えば良く、本実施例では410℃、
1時間の熱処理で活性化処理を行った。なお、熱処理法の他に、レーザーアニール法、又
はラピッドサーマルアニール法(RTA法)を適用することができる。
また、第1のパッシベーション膜812を形成する前に加熱処理を行ってもよい。但し
、第1の導電層802a〜802d及び第2の導電層803a〜803dを構成する材料
が熱に弱い場合には、本実施例のように配線などを保護するため、第1のパッシベーショ
ン膜812を形成した後で熱処理を行うことが望ましい。さらに、この場合、第1のパッ
シベーション膜がないため、パッシベーション膜に含まれる水素を利用しての水素化は行
うことができない。この場合は、プラズマにより励起された水素を用いる手段(プラズマ
水素化)を用いての水素化や、3〜100%の水素を含む雰囲気中において、300〜4
50℃で1〜12時間の加熱処理による水素化を用いれば良い。
この後、層間絶縁膜813を覆うように、CVD法により窒化酸化珪素膜又は酸化窒化
珪素膜を形成しても良い。この膜は、後に形成される導電膜をエッチングするときに、エ
ッチングストッパーとして働き、層間絶縁膜のオーバーエッチングを防止することができ
る。さらにこの上に、スパッタリング法により窒化珪素膜を形成してもよい。この窒化珪
素膜は、アルカリ金属イオンの移動を抑制する働きがあるため、後に形成される画素電極
からのリチウム、ナトリウム等の金属のイオンが半導体層へ移動するのを抑制することが
できる。
次に、層間絶縁膜のパターニング及びエッチングを行い、結晶性半導体層801a〜8
01dに達するコンタクトホールを形成する。コンタクトホールは、CF4とO2とHeの
混合ガスを用いてシロキサン膜をエッチングし、続いてCHF3のガスによりゲート絶縁
膜である酸化シリコン膜をエッチングし、除去することで形成する。
この際、コンタクトホールを開口することによって結晶性半導体層801a〜801d
の表面が露出した状態となるが、この露出面に自然酸化膜が形成してしまう場合がある(
図示せず)。このような自然酸化膜があると、配線と結晶質ケイ素膜間の抵抗が高くなっ
てしまい、駆動電圧が上がったり、動作しなくなってしまう恐れがあるため、このような
自然酸化膜は配線を形成する前に除去してしまうことが望ましい。
続いて、コンタクトホール中に金属膜を積層し、パターニングしてソース電極及びドレ
イン電極を形成する。本実施例では、窒素原子を含むチタン膜100nm上に、チタン−
アルミニウム合金膜350nmとチタン膜100nmを積層したのち、所望の形状にパタ
ーニング及びエッチングして3層で形成されるソース電極及び/又はドレイン電極814
〜821を形成する。
一層目の窒素原子を含むチタン膜はターゲットをチタンとし、窒素とアルゴンの流量を
1:1としてスパッタリング法により形成する。上記のような窒素原子を含むチタン膜を
、シロキサン系の膜の層間絶縁膜上に形成すると、膜はがれしにくく、且つ結晶性半導体
層と低抵抗接続を有する配線を形成することができる。
ここまでで、薄膜トランジスタや容量などの半導体素子を作成することができた。本実
施例では、結晶化を促進する元素を用いた結晶質半導体膜を用いたトップゲートの薄膜ト
ランジスタを用いたが、非晶質半導体膜を用いたボトムゲート型の薄膜トランジスタを画
素部に用いることも可能である。非晶質半導体は珪素だけではなくシリコンゲルマニウム
も用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.0
1〜4.5atomic%程度であることが好ましい。
また非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半
導体膜を用いてもよい。また0.5nm〜20nmの結晶粒を観察することができる微結
晶はいわゆるマイクロクリスタル(μc)とも呼ばれている。セミアモルファス半導体で
あるセミアモルファスシリコン(SASとも表記する)は、珪化物気体をグロー放電分解
することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その
他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが
できる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選
ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なもの
とすることができる。希釈率は10倍〜1000倍の範囲で珪化物気体を希釈することが
好ましい。グロー放電分解による被膜の反応生成は0.1Pa〜133Paの範囲の圧力
で行えば良い。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは
13MHz〜60MHzの高周波電力を供給すれば良い。基板加熱温度は300度以下が
好ましく、100〜250度の基板加熱温度が好適である。
このようにして形成されたSASはラマンスペクトルが520cm-1よりも低波数側に
シフトしており、X線回折ではSi結晶格子に由来するとされる(111)、(220)
の回折ピークが観測される。未結合手(ダングリングボンド)の中和剤として水素または
ハロゲンを少なくとも1原子%またはそれ以上含ませている。膜中の不純物元素として、
酸素、窒素、炭素などの大気成分の不純物は1×1020cm-1以下とすることが望ましく
、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。
TFTにしたときのμ=1〜10cm2/Vsecとなる。
これまでの工程において、薄膜トランジスタのソース電極、ドレイン電極の形成と同時
に配線も形成されるが、本発明を使用する場合はアノード線もしくはカソード線に接続す
る為に基板の周囲にそれら線に平行して形成される引き回し配線は形成する必要はない。
その代わり、実施の形態1に示したような、外部接続部をアノード線もしくはカソード線
の両端に形成する構成を適用する場合はこれまでの工程と同時に外部接続部も図1、図2
に示したような位置に形成し、アノード線もしくはカソード線の両端は近い方の外部接続
部と接続される。実施の形態2に示したような封止缶を利用する構成を適用する場合、封
止缶と接続する方の端部には他の配線は接続されない。
続いてこれらの半導体素子を用いて発光装置を作成する工程に入る。
本実施例で説明する発光装置は一対の電極間に発光する物質を含む層を挟み込み、電極
間に電流を流すことで発光する素子をマトリクス状に配列させたものである。発光素子の
発光機構は、一対の電極間に有機化合物層を挟んで電圧を印加することにより、陰極から
注入された電子および陽極から注入された正孔が有機化合物層中の発光中心で再結合して
分子励起子を形成し、その分子励起子が基底状態に戻る際にエネルギーを放出して発光す
るといわれている。
励起状態には一重項励起と三重項励起が知られ、発光はどちらの励起状態を経ても可能
であると考えられている。故に、素子の特徴によって一つの発光装置内において、一重項
励起状態の素子あるいは三重項励起状態の素子を混在させても良い。例えばRGBの三色
において、赤に三重項励起状態を取る素子、青と緑に一重項励起状態を取る素子としても
良い。また、三重項励起状態を取る素子は一般に発光効率が良いため、駆動電圧の低下に
も貢献する。
発光素子の材料としては、低分子、高分子、低分子と高分子の間の性質を持つ中分子の
発光材料があるが、本実施例では蒸着法により電界発光層を形成するため、低分子の発光
材料を使用する。高分子材料は溶媒に溶かすことでスピンコートやインクジェット法によ
り塗布することができる。また、有機材料のみではなく、無機材料との複合材料も使用す
ることができる。
前工程によって作製された薄膜トランジスタのドレイン電極と一部重なるようにして、
発光素子の第1の電極901を形成する。第1の電極は発光素子の陽極、または陰極にな
る電極であり、陽極とする場合は仕事関数の大きい金属、合金、電気伝導性化合物、及び
これらの混合物などを用いることが好ましい。仕事関数としては仕事関数4.0eV以上
がだいたいの目安となる。具体例な材料としては、ITO(indium tin ox
ide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(ind
ium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(SiO2
を混合したITSO、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W
)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)
、パラジウム(Pd)、又は金属材料の窒化物(TiN)等を用いることができる。
陰極として用いる場合は、仕事関数の小さい(仕事関数3.8eV以下が目安)金属、
合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材
料としては、元素周期律の1族又は2族に属する元素、すなわちLiやCs等のアルカリ
金属、及びMg、Ca、Sr等のアルカリ土類金属、及びこれらを含む合金(Mg:Ag
、Al:Li)や化合物(LiF、CsF、CaF2)の他、希土類金属を含む遷移金属
を用いて形成することができる。但し、本実施例において第2の電極は透光性を有するた
め、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ITO、IZO、IT
SO又はその他の金属(合金を含む)との積層により形成することができる。
本実施例では第1の電極901は陽極とし、ITSOを用いた。電極としてITSOを
用いた場合は真空ベークを行うと発光装置の信頼性が向上する。
また、本実施例において第1の電極は薄膜トランジスタのソース電極及びドレイン電極
を作製した後に形成されるが、始めに第1の電極を形成しその後薄膜トランジスタの電極
を作製してもかまわない。
図9のように画素部の薄膜トランジスタに接続されている画素電極である第1の電極9
01の端部を覆うように絶縁膜902を形成する。この絶縁膜902は土手や隔壁と呼ば
れるものである。絶縁膜902としては、無機絶縁膜や有機絶縁膜を用いることができる
。無機絶縁膜としては、CVD法により形成された酸化ケイ素膜や、SOG(Spin
On Glass)法により塗布された酸化ケイ素膜などを用いることができ、有機絶縁
膜としては感光性または非感光性のポリイミド、ポリアミド、BCB(ベンゾシクロブテ
ン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂、ケイ素と酸素との
結合で骨格構造が構成され、置換基に少なくとも水素を含む、または置換基にフッ素、ア
ルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料、いわゆるシロキサ
ンの膜を用いることができる。また、それらの積層構造を用いても良い。感光性の有機物
を使用して形成すると、開口部の形状が曲率半径が連続的に変化する形状となり電界発光
層を蒸着する際に段切れなどが起こりにくいものとなり好適である。本実施例では感光性
のポリイミドを使用した。
続いて、蒸着装置を用いて、蒸着源を移動させながら蒸着を行う。例えば、真空度が5
×10-3Torr(0.665Pa)以下、好ましくは10-4〜10-6Torrまで真空
排気された成膜室で蒸着を行う。蒸着の際、抵抗加熱により、予め有機化合物は気化され
ており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化
合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着され、電界
発光層903(第1の電極側から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層)が形成される。なお、電界発光層903の構成はこのような積層でなくとも良く、
単層、混合層で形成されていても良い。
電界発光層903を形成したら、第2の電極904を電界発光層903に接して形成す
る。本実施例では第1の電極901が陽極であるため、第2の電極904は陰極として形
成する。陰極材料は先に述べたような材料を使用すれば良く、本実施例ではLiを含む材
料を薄く形成した後、スパッタリング法によりITSOを成膜することで透明性を有する
第2の電極(陰極)904を形成した。
本実施例では第1の電極901、第2の電極904両方とも透光性を有する材料で形成
されているため、基板の上面、下面両方より光を取り出すことが可能となる。もちろん、
どちらかの電極の透光性を制御したり、電界発光層より基板側に使用される材料によって
は上面のみ、下面のみの発光を得ることも可能である。
図9(B)は上面発光の構成の1例であり、画素電極901と薄膜トランジスタの電極
を異なる層に形成した例である。第1の層間絶縁膜813及び第2の層間絶縁膜902は
図8における層間絶縁膜813と同様の材料で作製することができ、その組み合わせも自
由に行えるが、今回はどちらの層もシロキサンにより形成する。画素電極901は第2の
層間絶縁膜902側からAl−Si\TiN\ITSOと積層して形成したが、もちろん
単層でもかまわないし、2層、あるいは4層以上の積層構造でもかまわない。
ところで、第2の電極904をスパッタリング法により形成する場合、電子注入層の表
面もしくは電子注入層と電子輸送層の界面にスパッタリングによるダメージが入ってしま
うことがある。これは特性に悪影響を及ぼす可能性がある。これを防ぐためには、スパッ
タリングによるダメージを受けにくい材料を第2の電極904に最も近い位置に設けると
よい。このようなスパッタダメージを受けにくい材料で、電界発光層903に用いること
ができる材料としてはMoOxが挙げられる。しかし、MoOxは正孔注入層として好適
な物質であるため、第2の電極904に接して設けるには第2の電極904を陽極とする
必要がある。
そこで、この場合は第1の電極901を陰極として形成し、その後順に、電子注入層、
電子輸送層、発光層、正孔輸送層、正孔注入層(MoOx)、第2の電極(陽極)と形成
し、画素の駆動用薄膜トランジスタはNチャネル型とする必要がある。MoOxは蒸着法
により形成し、x=3以上のものが好適に使用できる。この際、画素部の薄膜トランジス
タはもともとN型であるa−Si:Hを半導体層としたトランジスタを用いると工程が簡
略化されて好適である。駆動回路部が同一基板上に形成されている場合は駆動回路部のみ
レーザ等を照射することで結晶化して用いるとよい。
その後、プラズマCVD法により窒素を含む酸化珪素膜を第2のパッシベーション膜9
05として形成した。窒素を含む酸化珪素膜を用いる場合には、プラズマCVD法でSi
4、N2O、NH3から作製される酸化窒化ケイ素膜、またはSiH4、N2Oから作製さ
れる酸化窒化ケイ素膜、あるいはSiH4、N2OをArで希釈したガスから形成される酸
化窒化ケイ素膜を形成すれば良い。また、第1のパッシベーション膜としてSiH4、N2
O、H2から作製される酸化窒化水素化ケイ素膜を適用しても良い。もちろん、第2のパ
ッシベーション膜905は単層構造に限定されるものではなく、他のケイ素を含む絶縁膜
を単層構造、もしくは積層構造として用いても良い。また、窒化ケイ素膜やダイヤモンド
ライクカーボン膜を窒素を含む酸化珪素膜の代わりに形成してもよい。
続いて電界発光素子を水など劣化を促進する物質から保護するために、表示部の封止を
行う。対向基板を封止に用いる場合は、絶縁性のシール剤により、外部接続部が露出する
ように貼り合わせる。対向基板と素子を形成した基板との間の空間には乾燥した窒素など
の不活性気体を充填しても良いし、シール剤を画素部全面に塗布しそれにより対向基板を
形成しても良い。シール剤には紫外線硬化樹脂などを用いると好適である。シール剤には
乾燥剤や基板間のギャップを一定に保つための粒子を混入しておいても良い。
続いて外部接続部にフレキシブル配線基板を貼り付けることによって、図1や図2に示
したようなパネルが完成する。このようにパネルの対向する2端(アノード線またはカソ
ード線の端部に近い方)に外部接続部を設けてそれぞれ近い方の外部接続部より電圧を供
給することで、従来と比較して表示部の面積を大きくしても、大きな電圧降下が起こらず
、高品質な表示を得ることが可能となる。
封止缶をもちいて封止を行う場合は、絶縁膜902をアノード線またはカソード線の端
部付近で除去してしまうか、それらに達する開口部を形成する。そして実施の形態2のよ
うな方法によって封止缶を接着し、封止缶とアノード線もしくはカソード線の導通を取る
と共に電界発光素子の封止を行う。封止缶に電圧を供給するには、フレキシブル配線基板
から供給しても良いし、電源回路から直接接続しても良い。電源回路より直接電圧を供給
する場合は、フレキシブル配線基板の必要ピン数を削減できるというメリットがある。
その後、他の部分とのショートを防ぐ為に、絶縁性の膜を封止缶を覆って形成する。こ
れはどのような方法であってもかまわないが、塗布法などで行うと簡便に行うことができ
る。このように、断面積の大きい封止缶を配線として用いて電圧を供給しているため、電
圧降下の心配が少ない。さらに、外部接続部より、アノード線もしくはカソード線に電圧
を供給しないことになるためピン数の節約になり、レイアウトが楽になったり、他の有用
な情報をパネル内に供給することができるようになる。これにより、額縁面積の小さな、
高画質のディスプレイを作製することが可能となる。
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディ
スプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カ
ーオーディオ、オーディオコンポ等)、携帯情報端末(モバイルコンピュータ、携帯電話
、携帯型ゲーム機または電子書籍等)などが挙げられる。それらの電子機器の具体例を図
10に示す。
図10(A)はデジタルスチルカメラであり、本体1001、表示部1002、受像部1
003、操作キー1004、外部接続ポート1005、シャッター1006等を含む。本
発明は、表示部1002に適用することができる。狭額縁化されることによって、表示部
を搭載する際に必要な体積が同じであっても表示部1002を従来より大きく取ることが
でき、見やすい画面とすることができる。また、小型化も実現する。さらに、電圧降下に
よる表示のムラも低減される。
図10(B)はモバイルコンピュータであり、本体1101、表示部1102、スイッ
チ1103、操作キー1104、赤外線ポート1105等を含む。本発明は、表示部11
02に適用することができる。狭額縁化されることによって、同表示部面積であれば余分
な額縁部分を削減することが可能となり、携帯するのにより便利になる。さらに、電圧降
下による表示のムラも低減される。
図10(C)は携帯型のゲーム機であり、筐体1201、表示部1202、スピーカー
部1203、操作キー1204、記録媒体挿入部1205等を含む。本発明は表示部12
02に適用することができる。狭額縁化されることによって、同表示部面積であれば余分
な額縁部分を削減することが可能となり、携帯するのにより便利になる。さらに、電圧降
下による表示のムラも低減される。
図10(D)は携帯電話であり、本体1301、筐体1302、表示部1303、音声
入力部1304、音声出力部1305、操作キー1306、アンテナ1308等を含む。
本発明の発光装置をその表示部1303に用いることにより作製される。表示部1303
におけるアノード線またはカソード線はその端部に近い方の外部接続部1309に接続さ
れ、フレキシブル配線基板1310から電圧を供給されているため、電圧降下の心配をす
ることなく、狭額縁化されている。狭額縁化されることによって、表示部を搭載する際に
必要な体積が同じであっても表示部を従来より大きく取ることができ、見やすい画面とす
ることができる。また、小型化も実現する。さらに、電圧降下による表示のムラも低減さ
れる。
500 配線
102 表示部
100 基板
101 対向基板
103 外部接続部
106 フレキシブル配線基板
104 外部接続部
200 外部接続部
202 フレキシブル配線基板
2001 リボン
2000 フレキシブル配線基板
2009 外部接続部
2002 リボン
2007 外部接続部
201 外部接続部
2008 外部接続部
2003 リボン
2006 フレキシブル配線基板
202 フレキシブル配線基板
2004 導電線
2005 外部接続部
300 基板
301 フレキシブル配線基板
302 封止缶
303 表示部
304 電圧供給部
313 発光素子
311 乾燥剤
314 膜
309 材料
305 アノード線
600 絶縁膜
601 開口部
602 導電性粒子
603 フィラー
312 封止材
610 対向基板
611 導電膜
313 電界発光素子
612 配線
613 粒子
100 基板
155 貫通孔
151 導電膜
150 フレキシブル配線基板
154 シール材
152 配線
153 表示部
800 基板
801 下地絶縁膜
801a 結晶性半導体層
822 ゲート絶縁膜
802 第1の導電膜
803 第2の導電膜
802a 導電層
803a 導電層
804 不純物領域(N−−領域)
805 不純物領域(N−領域)
806 不純物領域(N+領域)
808 不純物領域(P+領域)
810 不純物領域(P−領域)
812 パッシベーション膜
813 層間絶縁膜
814 ドレイン電極
901 電極
902 絶縁膜
903 電界発光層
904 電極
905 パッシベーション膜
1001 本体
1002 表示部
1003 受像部
1004 操作キー
1005 外部接続ポート
1006 シャッター
1101 本体
1102 表示部
1103 スイッチ
1104 操作キー
1105 赤外線ポート
1201 筐体
1202 表示部
1203 スピーカー部
1204 操作キー
1205 記録媒体挿入部
1301 本体
1302 筐体
1303 表示部
1304 音声入力部
1305 音声出力部
1306 操作キー
1308 アンテナ
1309 外部接続部
1310 フレキシブル配線基板

Claims (16)

  1. 発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    前記画素部を封止する導電性を有する封止缶とを有し、
    前記アノード線またはカソード線は前記封止缶と電気的に接続されていることを特徴とする表示装置。
  2. 発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    前記画素部を封止する導電性を有する封止缶とを有し、
    前記アノード線またはカソード線の両端は前記封止缶とそれぞれ電気的に接続されていることを特徴とする表示装置。
  3. 発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    前記アノード線またはカソード線の一端が電気的に接続された第1の配線と、
    前記アノード線またはカソード線の他端が電気的に接続された第2の配線と、
    前記画素部を封止する導電性を有する封止缶とを有し、
    前記第1の配線は、前記封止缶と電気的に接続されていることを特徴とする表示装置。
  4. 発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    前記アノード線またはカソード線の一端が電気的に接続された第1の配線と、
    前記アノード線またはカソード線の他端が電気的に接続された第2の配線と、
    前記画素部を封止する導電性を有する封止缶とを有し、
    前記第1の配線と前記第2の配線とは、前記封止缶とそれぞれ電気的に接続されていることを特徴とする表示装置。
  5. 第1の基板と前記第1の基板に対向する第2の基板とを有し、
    前記第1の基板は、
    発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、が設けられ、
    前記第2の基板は、
    導電性を有する膜が設けられ、
    前記アノード線またはカソード線は前記導電性を有する膜と電気的に接続されていることを特徴とする表示装置。
  6. 第1の基板と前記第1の基板に対向する第2の基板とを有し、
    前記第1の基板は、
    発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、が設けられ、
    前記第2の基板は、
    導電性を有する膜が設けられ、
    前記アノード線またはカソード線の両端は前記導電性を有する膜とそれぞれ電気的に接続されていることを特徴とする表示装置。
  7. 第1の基板と前記第1の基板に対向する第2の基板とを有し、
    前記第1の基板は、
    発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    前記アノード線またはカソード線の一端が電気的に接続された第1の配線と、
    前記アノード線またはカソード線の他端が電気的に接続された第2の配線と、が設けられ、
    前記第2の基板は、
    導電性を有する膜が設けられ、
    前記第1の配線は前記導電性を有する膜と電気的に接続されていることを特徴とする表示装置。
  8. 第1の基板と前記第1の基板に対向する第2の基板とを有し、
    前記第1の基板は、
    発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    前記アノード線またはカソード線の一端が電気的に接続された第1の配線と、
    前記アノード線またはカソード線の他端が電気的に接続された第2の配線と、が設けられ、
    前記第2の基板は、
    導電性を有する膜が設けられ、
    前記第1の配線と前記第2の配線とは、前記導電性を有する膜とそれぞれ電気的に接続されていることを特徴とする表示装置。
  9. 発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    基板の両辺に形成された複数の貫通孔と、
    前記基板における前記画素部が形成された面と反対の面に形成された導電性を有する膜とを有し、
    前記アノード線またはカソード線は、前記貫通孔を介して前記導電性を有する膜と電気的に接続されていることを特徴とする表示装置。
  10. 発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    基板の両辺に形成された複数の貫通孔と、
    前記基板における前記画素部が形成された面と反対の面に形成された導電性を有する膜とを有し、
    前記アノード線またはカソード線の両端は、前記貫通孔を介して前記導電性を有する膜とそれぞれ電気的に接続されていることを特徴とする表示装置。
  11. 発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    前記アノード線またはカソード線の一端が電気的に接続された第1の配線と、
    前記アノード線またはカソード線の他端が電気的に接続された第2の配線と、
    基板の両辺に形成された複数の貫通孔と、
    前記基板における前記画素部が形成された面と反対の面に形成された導電性を有する膜とを有し、
    前記第1の配線は、前記貫通孔を介して前記導電性を有する膜と電気的に接続されていることを特徴とする表示装置。
  12. 発光素子を有する画素部と、
    前記画素部に形成されたアノード線またはカソード線と、
    前記アノード線またはカソード線の一端が電気的に接続された第1の配線と、
    前記アノード線またはカソード線の他端が電気的に接続された第2の配線と、
    基板の両辺に形成された複数の貫通孔と、
    前記基板における前記画素部が形成された面と反対の面に形成された導電性を有する膜とを有し、
    前記第1の配線と前記第2の配線とは、前記貫通孔を介して前記導電性を有する膜とそれぞれ電気的に接続されていることを特徴とする表示装置。
  13. 請求項9乃至請求項12のいずれか一項において、
    前記貫通孔は、前記アノード線またはカソード線の両端側に形成されていることを特徴とする表示装置。
  14. 請求項1乃至請求項13のいずれか一項において、
    前記アノード線またはカソード線はストライプ状に設けられていることを特徴とする表示装置。
  15. 請求項1乃至請求項14のいずれか一項において、
    フレキシブル配線基板から前記アノード線またはカソード線を介して前記発光素子への給電を行うことを特徴とする表示装置。
  16. 請求項1乃至請求項15のいずれか一項において、
    前記画素部には前記発光素子を駆動するトランジスタを有することを特徴とする表示装置。
JP2011000964A 2003-11-21 2011-01-06 表示装置 Expired - Fee Related JP5005098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011000964A JP5005098B2 (ja) 2003-11-21 2011-01-06 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003391815 2003-11-21
JP2003391815 2003-11-21
JP2011000964A JP5005098B2 (ja) 2003-11-21 2011-01-06 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004335431A Division JP4780950B2 (ja) 2003-11-21 2004-11-19 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011224523A Division JP5106674B2 (ja) 2003-11-21 2011-10-12 表示装置

Publications (2)

Publication Number Publication Date
JP2011100742A true JP2011100742A (ja) 2011-05-19
JP5005098B2 JP5005098B2 (ja) 2012-08-22

Family

ID=34431620

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011000964A Expired - Fee Related JP5005098B2 (ja) 2003-11-21 2011-01-06 表示装置
JP2011224523A Expired - Fee Related JP5106674B2 (ja) 2003-11-21 2011-10-12 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011224523A Expired - Fee Related JP5106674B2 (ja) 2003-11-21 2011-10-12 表示装置

Country Status (6)

Country Link
US (1) US7576485B2 (ja)
EP (1) EP1533852A3 (ja)
JP (2) JP5005098B2 (ja)
KR (2) KR101176026B1 (ja)
CN (1) CN1620208B (ja)
TW (1) TWI362231B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038625A1 (ja) * 2012-09-10 2014-03-13 株式会社カネカ 有機el装置及びその製造方法
JP2014053251A (ja) * 2012-09-10 2014-03-20 Kaneka Corp 有機el装置
KR20140127632A (ko) * 2013-04-25 2014-11-04 삼성디스플레이 주식회사 유기발광 표시패널의 검사방법, 원장기판 검사장치 및 검사방법
US9501960B2 (en) 2012-09-19 2016-11-22 Samsung Display Co., Ltd. Display panel
WO2017149846A1 (ja) * 2016-03-02 2017-09-08 コニカミノルタ株式会社 発光装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764012B2 (en) * 2004-04-16 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Light emitting device comprising reduced frame portion, manufacturing method with improve productivity thereof, and electronic apparatus
TWI311213B (en) * 2004-12-24 2009-06-21 Au Optronics Corp Crystallizing method for forming poly-si films and thin film transistors using same
WO2007004131A2 (en) * 2005-06-30 2007-01-11 Polymer Vision Limited Bagged rollable display
US8395746B2 (en) * 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1897493B1 (de) * 2006-09-04 2010-11-03 Roche Diagnostics GmbH Stechsystem zur Entnahme einer Körperflüssigkeit
JP4338144B2 (ja) * 2006-12-28 2009-10-07 財団法人山形県産業技術振興機構 有機el発光装置およびその製造方法
CN100452935C (zh) * 2007-04-28 2009-01-14 清华大学 有机电致发光光源
DE102009046755A1 (de) * 2009-11-17 2011-05-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Organisches photoelektrisches Bauelement
KR101193194B1 (ko) * 2010-04-30 2012-10-19 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101860861B1 (ko) * 2011-06-13 2018-05-25 삼성디스플레이 주식회사 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법
KR101917753B1 (ko) 2011-06-24 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103268883A (zh) * 2012-06-29 2013-08-28 上海天马微电子有限公司 Oled显示器及其制造方法
CN102723445A (zh) * 2012-07-02 2012-10-10 广东威创视讯科技股份有限公司 Oled显示单元及带该显示单元的oled拼接显示屏
US9419065B2 (en) 2012-08-07 2016-08-16 Apple Inc. Flexible displays
KR102028505B1 (ko) * 2012-11-19 2019-10-04 엘지디스플레이 주식회사 유기발광 표시패널 및 이의 제조방법
US9504124B2 (en) * 2013-01-03 2016-11-22 Apple Inc. Narrow border displays for electronic devices
US9516743B2 (en) 2013-02-27 2016-12-06 Apple Inc. Electronic device with reduced-stress flexible display
JP6194624B2 (ja) * 2013-04-25 2017-09-13 ミツミ電機株式会社 物理量検出素子及び物理量検出装置
KR20140146953A (ko) 2013-06-18 2014-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102430346B1 (ko) 2014-12-16 2022-08-05 엘지디스플레이 주식회사 유기 발광 표시 장치
US9614168B2 (en) 2015-01-12 2017-04-04 Apple Inc. Flexible display panel with bent substrate
JP6704724B2 (ja) * 2015-12-16 2020-06-03 株式会社ジャパンディスプレイ 表示装置
CN105657967B (zh) * 2016-04-01 2019-05-21 京东方科技集团股份有限公司 柔性电路板和显示装置
CN106370931B (zh) * 2016-11-14 2023-06-23 山东辰宇稀有材料科技有限公司 一种硅材料配料分凝装置及方法
KR102578996B1 (ko) * 2016-11-30 2023-09-14 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
JP7114690B2 (ja) * 2018-03-20 2022-08-08 京セラ株式会社 配線基板
KR20200083775A (ko) 2018-12-28 2020-07-09 삼성디스플레이 주식회사 커버 패널 및 이를 포함하는 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354272A (ja) * 1998-06-08 1999-12-24 Nec Corp 有機薄膜elパネル及びその製造方法
JP2000243555A (ja) * 1999-02-17 2000-09-08 Toyota Motor Corp 有機el表示装置
JP2001236025A (ja) * 1999-12-15 2001-08-31 Semiconductor Energy Lab Co Ltd 発光装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2002040961A (ja) * 2000-07-28 2002-02-08 Nec Corp 表示装置
JP2002108252A (ja) * 2000-09-29 2002-04-10 Sanyo Electric Co Ltd エレクトロルミネセンス表示パネル
JP2002260843A (ja) * 2001-03-01 2002-09-13 Nec Corp 有機発光デバイス
JP2003167523A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 平面表示装置およびエレクトロルミネッセンス表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0617308A1 (en) * 1993-03-22 1994-09-28 NCR International, Inc. Liquid crystal display with integrated electronics
JPH10198285A (ja) 1997-01-13 1998-07-31 Toshiba Corp 平面表示装置
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JPH11288001A (ja) 1998-04-01 1999-10-19 Citizen Watch Co Ltd 液晶表示装置
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP4713010B2 (ja) * 2000-05-08 2011-06-29 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
JP3578110B2 (ja) * 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
JP3501218B2 (ja) * 2000-08-11 2004-03-02 日本電気株式会社 フラットパネル表示モジュール及びその製造方法
KR20020027958A (ko) * 2000-10-06 2002-04-15 구자홍 표시소자의 cof 구조
JP4002112B2 (ja) * 2001-03-22 2007-10-31 シチズンホールディングス株式会社 液晶表示装置
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP2003152299A (ja) * 2001-07-10 2003-05-23 Canon Inc 配線接続構造及びその製造方法
JP3607647B2 (ja) * 2001-08-09 2005-01-05 株式会社東芝 マトリックス型表示パネル
US6861810B2 (en) * 2001-10-23 2005-03-01 Fpd Systems Organic electroluminescent display device driving method and apparatus
JP2003280551A (ja) * 2002-03-22 2003-10-02 Dainippon Printing Co Ltd 画像表示装置
US20030197475A1 (en) * 2002-04-04 2003-10-23 Makoto Takamura Flat-panel display, manufacturing method thereof, and portable terminal
JP4165120B2 (ja) * 2002-05-17 2008-10-15 株式会社日立製作所 画像表示装置
KR100813833B1 (ko) * 2002-08-23 2008-03-17 삼성에스디아이 주식회사 전자 발광 소자와 그 제조방법
KR100846581B1 (ko) * 2002-09-19 2008-07-16 삼성에스디아이 주식회사 듀얼형 유기전자발광소자와 그 제조방법
JP4417027B2 (ja) * 2003-05-21 2010-02-17 株式会社半導体エネルギー研究所 発光装置
JP2004354684A (ja) * 2003-05-29 2004-12-16 Tohoku Pioneer Corp 自発光型表示装置
KR100591798B1 (ko) * 2003-06-27 2006-06-20 엘지.필립스 엘시디 주식회사 능동 구동형 유기 전계발광 소자 패널
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354272A (ja) * 1998-06-08 1999-12-24 Nec Corp 有機薄膜elパネル及びその製造方法
JP2000243555A (ja) * 1999-02-17 2000-09-08 Toyota Motor Corp 有機el表示装置
JP2001236025A (ja) * 1999-12-15 2001-08-31 Semiconductor Energy Lab Co Ltd 発光装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2002040961A (ja) * 2000-07-28 2002-02-08 Nec Corp 表示装置
JP2002108252A (ja) * 2000-09-29 2002-04-10 Sanyo Electric Co Ltd エレクトロルミネセンス表示パネル
JP2002260843A (ja) * 2001-03-01 2002-09-13 Nec Corp 有機発光デバイス
JP2003167523A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 平面表示装置およびエレクトロルミネッセンス表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038625A1 (ja) * 2012-09-10 2014-03-13 株式会社カネカ 有機el装置及びその製造方法
JP2014053251A (ja) * 2012-09-10 2014-03-20 Kaneka Corp 有機el装置
US9373815B2 (en) 2012-09-10 2016-06-21 Kaneka Corporation Sealing layer of organic EL device
US9501960B2 (en) 2012-09-19 2016-11-22 Samsung Display Co., Ltd. Display panel
KR20140127632A (ko) * 2013-04-25 2014-11-04 삼성디스플레이 주식회사 유기발광 표시패널의 검사방법, 원장기판 검사장치 및 검사방법
KR102102353B1 (ko) 2013-04-25 2020-04-21 삼성디스플레이 주식회사 유기발광 표시패널의 검사방법, 원장기판 검사장치 및 검사방법
WO2017149846A1 (ja) * 2016-03-02 2017-09-08 コニカミノルタ株式会社 発光装置
JPWO2017149846A1 (ja) * 2016-03-02 2018-12-27 コニカミノルタ株式会社 発光装置

Also Published As

Publication number Publication date
TW200520620A (en) 2005-06-16
KR101176026B1 (ko) 2012-08-24
JP2012053475A (ja) 2012-03-15
EP1533852A2 (en) 2005-05-25
KR20110126081A (ko) 2011-11-22
CN1620208B (zh) 2012-07-11
JP5106674B2 (ja) 2012-12-26
KR101186918B1 (ko) 2012-10-02
KR20050049384A (ko) 2005-05-25
JP5005098B2 (ja) 2012-08-22
US7576485B2 (en) 2009-08-18
US20050127818A1 (en) 2005-06-16
EP1533852A3 (en) 2010-05-05
TWI362231B (en) 2012-04-11
CN1620208A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
JP5106674B2 (ja) 表示装置
US9627459B2 (en) Display device having sealing material
US7902740B2 (en) Light emitting apparatus
US8003449B2 (en) Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US9048203B2 (en) Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
JP2006332606A (ja) 薄膜トランジスタの作製方法、その薄膜トランジスタを用いた表示装置及びその表示装置が組み込まれた電子機器
JP4780950B2 (ja) 表示装置
JP4498840B2 (ja) 窒化ケイ素膜の作製方法および発光装置の作製方法
JP4342843B2 (ja) 半導体装置の作製方法
JP4267253B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees