JP3607647B2

JP3607647B2 - マトリックス型表示パネル

Info

Publication number: JP3607647B2
Application number: JP2001242370A
Authority: JP
Inventors: 幸治鈴木; 勝二階堂; 孝司西村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-08-09
Filing date: 2001-08-09
Publication date: 2005-01-05
Anticipated expiration: 2021-08-09
Also published as: KR100537118B1; JP2003058074A; EP1416460A1; TW556243B; WO2003017238A1; KR20030041153A; CN1465037A

Description

【０００１】
【発明の属する技術分野】
本発明は、平面型電子源を用いた電子線励起蛍光体表示装置やプラズマディスプレイパネル、更には蛍光体のエレクトロルミネッセンス（ＥＬ）現象を利用した電界励起表示装置などのマトリックス型表示パネルに係わり、特に配線構造の改良をはかったマトリックス型表示パネルに関する。
【０００２】
【従来の技術】
従来より、電子線で蛍光体を励起する表示方式は、応答速度が速く広い視角特性を有し、かつ発光型表示装置であるため、高画質の映像装置としてブラウン管によるテレビジョン装置として広く用いられてきた。しかし、ブラウン管は画面サイズが大きくなるに従い重量，奥行が大きくなり、これまでに４０インチサイズが限界であり、家庭用としては３０インチサイズ以下が一般的であった。一方、映像信号はＮＴＳＣからハイビジョンヘと移行しつつあり、高画質化に伴い大画面の表示装置が望まれている。
【０００３】
このような背景のもと、各種のマトリックス型の薄型平面表示パネルが研究開発されており、一部は実用化されている。
【０００４】
最近注目されてきた大画面薄型ディスプレイとして、平面型電子源を用いた電子線励起蛍光体表示装置がある（Ｅ．Ｙａｍａｇｕｃｈｉ，ｅｔ．ａｌ．，“Ａ１Ｏ−ｉｎ．ＳＣＥ−ｅｍｉｔｔｅｒｄｉｓｐｌａｙ”，ＪｏｕｒｎａｌｏｆＳＩＤ，Ｖｏｌ．５，ｐ３４５，１９９７）。この電子線励起蛍光体表示装置は、平面型電子源としての電子放出素子アレイが印刷技術を用いて形成できること、電子による蛍光体励起発光のためブラウン管と同じ発光原理を用いていること、さらに平面電子源は十数Ｖの電圧で駆動できるため耐圧の低い駆動ＩＣを用いることができる、などのメリットがある。
【０００５】
電界放出型電子源としては、この平面型電子源のほか、電子放出部の形状をコーン型に鋭くさせ電界集中を実現させるいわゆるスピント（Ｓｐｉｎｄｔ）型と呼ばれるものや、ナノメートルサイズの太さのカーボンナノチューブを用いた電子源なども研究開発されている。電界放出された電子をｋＶオーダーの高電圧で加速させて蛍光体を励起発光させるため、ブラウン管と同様な高画質が得られる特徴がある。
【０００６】
大画面ディスプレイの他の例として、印刷方式で配線や画素を形成してローコストで大画面パネルを実現できるプラズマディスプレイパネル（ＰＤＰ）が実用化されている。このＰＤＰは、画素毎の放電により発生する紫外線によりパネル面に形成された蛍光体を発光させて画像を得るため、原理的にはブラウン管と類似した画像生成原理により映像を表示する。ブラウン管との違いは、紫外線により蛍光体を励起発光させるところにある。また、階調表示は放電回数で制御するのが一般的であり、この放電制御には２００Ｖ程度のパルス電圧を印加することで実現している。
【０００７】
この他に、蛍光体のエレクトロルミネッセンス（ＥＬ）現象を利用した、電界励起のマトリックス型表示装置や、電子及び正孔を注入させてこれらキャリアの再結合エネルギーで発光させるＬＥＤ方式のマトリックス型表示装置も開発が進められている。後者の方式では、単分子又は高分子の有機材料が用いられ、赤，緑，青の発光特性を有する材料を画素内に形成することでフルカラー表示ができる。
【０００８】
図１４は、従来のマトリックス型表示パネルの基本構成例を示す図である。表示領域１４１上に、走査線配線１４４（１４４ａ，１４４ｂ，…）と信号線配線１４５（１４５ａ，１４５ｂ，…）が形成され、これらの配線の交点に画素１４６が設けられている。走査線配線１４４は、走査線ドライバ回路１４２の制御パルス電圧を各画素に供給し、信号線配線１４５は、信号線ドライバ回路１４３からの表示信号電圧を各画素に供給する。各画素の構成は、表示パネルの表示方式により異なっている。
【０００９】
図１５は、電界放出型の平面電子源を用いた電子線励起型蛍光体表示パネルの画素に構成された電子源の平面図（ａ）及び表示パネルの断面図（ｂ）を示す。絶縁基板１５５上に電極１５１，１５２、そして導電性薄膜１５３が形成されており、その一部に電子放出部１５４が形成されている。この電子源に対して電極１５１，１５２から電圧を印加すると、電子放出部１５４から真空中に電子１５９が放出される。放出電子は、対向するガラス基板１５８上に形成されたアノード電極１５６に流入する。
【００１０】
アノード電圧が十分高く、アノード電極１５６が十分薄い場合、電子はアノード電極１５６を突き抜けて蛍光体層１５７に注入され、蛍光体１５７を発光させる。電極１５１，１５２に印加される電圧或いは電圧印加時間により電界放出される電子の量が制御できることから、発光輝度を変えることができる。
【００１１】
図１６はより具体的な構成を示すもので、電子源１６３は走査線配線１６１（１６１ａ，１６１ｂ，…）及び信号線配線１６２（１６２ａ，１６２ｂ，…）に接続されている。走査線配線１６１及び信号線配線１６２の各交点に画素１６５が設けられ、各画素毎に電子源１６３が形成される。電子源１６３の電子放出部１６４からの電子の放出の制御は、走査線配線１６１と信号線配線１６２に印加するパルス電圧で制御する。
【００１２】
図１７は、この種の表示パネルの具体的な電圧パルスの印加方法を示す図である。Ｖａ１，Ｖａ２，Ｖａ３，…は走査線配線に印加する電圧波形で、それぞれ１番目，２番目，３番目の走査線配線の電圧波形である。パルス幅Ｔ、電圧値−Ｖｓの電圧波形で、全走査線配線へのパルス電圧印加が終了した後、再度第１番目の走査線からパルス印加が繰り返される。Ｖｂ１，Ｖｂ２，Ｖｂ３，…は信号線配線に印加される表示信号のパルス電圧波形で、それぞれ１番目，２番目，３番目の信号線配線の電圧波形である。走査線パルス電圧と同期して印加され、輝度に応じてパルス幅若しくは電圧振幅値が異なる。この例では、パルス幅で輝度制御を行っている。
【００１３】
信号線配線に印加するパルス電圧の電圧値はＶｍであり、走査線配線の電圧値との差分が平面電子源に印加される。−Ｖｓの電圧が印加されている走査線配線、即ち選択状態にある走査線配線の電子源には、（０−（−Ｖｓ））＝Ｖｓ、及び（Ｖｍ−（−Ｖｓ））＝Ｖｍ＋Ｖｓの２レベルの電圧が印加されるが、それぞれの状態で電子源の電子放出が有り・無しとなるようにＶｓ，Ｖｍを設定すれば、信号線にＶｍの電圧が印加された選択状態の走査線配線にある電子源から電子放出が起こり、この画素に対応する蛍光体が発光する。また、その輝度は信号線配線のパルス電圧のパルス幅に依存する。図１８は、図１７の電圧印加に対応する画素の表示状態を示したものである。
【００１４】
以上では、平面電子源を用いた電子線励起型蛍光体表示パネルについて説明したが、電流駆動型のＬＥＤ発光型表示装置や電界駆動型のエレクトロルミネッセンス型表示装置でも、図１５に示す基本画素の構成は異なるが、走査線配線及び信号線配線に接続される２端子表示素子であり、原理的には図１６〜図１７に示す方法で駆動される。
【００１５】
プラズマ放電による紫外線励起で蛍光体を発光させるプラズマディスプレイでは、図１９に示すような構成となる。走査線配線１９４（１９４ａ，１９４ｂ，…）には走査線ドライバ回路１９１から駆動パルスが印加され、信号線配線１９６（１９６ａ，１９６ｂ，…）には信号線ドライバ回路１９３から駆動パルスが印加される。プラズマディスプレイでは、１回の電圧パルス印加で１回放電し放電が持続しないため、輝度制御のためには複数回放電を発生させる必要がある。最初の放電後に、パルス電圧を印加し続けるとメモリ効果によりパルス印加の回数だけ放電が持続し輝度制御が可能となる。この放電を維持するための配線が１９５（１６５ａ，１６５ｂ，…）であり、維持パルスドライバ回路１９２から電圧が供給される。
【００１６】
また、リセットパルスの印加によりメモリ効果を解消することができる。これら、走査線，信号線，維持電圧用配線の交点に画素１９７が定義される。なお、図中１９８は隣接画素での誤動作による放電を阻止するための隔壁である。
【００１７】
図２０は、プラズマディスプレイの１画素部構成を示す断面図である。ガラス基板２０１上に、走査線配線２０２と維持パルス用配線２０３が形成され、さらに図示はされていないが、誘電体膜などが配線上に形成されている。信号線配線２０６は、対向する基板２０５上に形成されており、その上には蛍光体層２０７が設けられている。
【００１８】
走査線配線２０２にアドレスパルス電圧が印加された時、信号線配線２０６に信号電圧パルスが印加され両電極間の電位差が十分高いとき放電２０８が発生する。その後、直ぐに維持電圧パルスを維持パルス用配線２０３及び走査線配線２０２に交互に印加し続け放電２０８を繰り返すことができる。これは、電極２０２，２０３上の誘電体膜上に蓄積電荷が残りメモリ効果があるためである。リセットパルスの印加でこの壁電荷を解消し、メモリ効果をリセットできる。輝度は放電回数で決まるが、限られた走査時間内に多数の放電を発生させるため、各パルス幅はμ秒或いはそれ以下の短時間となる。
【００１９】
以上述べたように、各種マトリックス型表示パネルは表示原理は異なるものの、その駆動方法は原理的に、互いに直交する走査線配線と信号線配線に駆動パルス電圧を印加することで、階調を含めた任意の画像を表示することができ、従来奥行きと重量で大型化が困難であったブラウン管方式の表示装置に代わる薄型・軽量の大型表示装置として開発・実用化が進んでいる。
【００２０】
【発明が解決しようとする課題】
上述のマトリックス型表示パネルでは、駆動信号を走査線配線及び信号線配線を介して各画素に印加する。特に走査線配線では、選択パルス電圧が印加された時に表示動作の対象となる画素は、走査線配線に沿った全ての画素が対象となるため、ドライバ回路からみた負荷が大きい。即ち、電界放出型の電子線励起型蛍光体表示パネルや電流駆動型のＬＥＤ発光表示パネルでは、多大な電流が走査線に流れるため、配線抵抗による電圧降下が発生する。一方、電界駆動型のエレクトロルミネッセンス発光表示パネルでは、負荷容量と配線抵抗による信号波形の歪が発生する。また、プラズマディスプレイパネルでは短時間のパルス幅電圧を印加し、放電電流を流す必要があるため、電圧波形の歪のほか、瞬間大電流による電圧降下などの問題が発生する。
【００２１】
これらの問題は、図２１（ａ）に示すような輝度傾斜を発生させる。プラズマディスプレイパネルでは、電圧降下による放電発生の電圧マージンが画面の左右で異なる結果となり、動作マージンが小さく大型・高精細化が困難になる。これを回避する方法として、図２１（ｂ）に示すような両側からの駆動が考えられる。この場合は、図２１（ｂ）に示すように画面中央部で輝度が低下するが、低下量は片側駆動時よりも大幅に緩和され、かつ輝度傾斜は左右対称となり表示品位は著しく向上する。
【００２２】
しかしながら、図２１（ｂ）に示す方式では、ドライバ駆動回路が２倍必要となり、コストが上昇する問題があった。また、左右の駆動回路の微妙なタイミングのずれや、印加電圧のずれなどが消費電力の増大やドライバＬＳＩの発熱などの問題を引き起こし、表示パネルの性能にも影響していた。
【００２３】
例えば、電圧駆動となるエレクトロルミネッセンス表示パネルやプラズマディスプレイパネルでは、図２２に示すように、左右のパルス電圧が時間的にずれている期間に左右のＣＭＯＳドライバ回路を介した電流が流れ、本来充電電流だけの動作に対して無効な電力を消費することになる。特に、高周波パルスを多数印加するプラズマディスプレイでは、そもそも回路の発熱が大きいところへ余分な発熱要素が発生することになる。左右のドライバＩＣの電圧のずれもドライバＬＳＩを介した無効電流の発生を招き、ずれ量が極端に大きい場合は、ドライバ回路のトランジスタの基板逆バイアス状態が順バイアス状態になり、多大な電流が流れる問題もあった。
【００２４】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、表示面内の輝度の平均化をはかることができ、且つ製造コストの低減及び消費電力の低減をはかり得るマトリックス型表示パネルを提供することにある。
【００２５】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は次のような構成を採用している。
【００２６】
即ち本発明は、表示パネル本体に、互いに平行な複数本の走査線配線とこれと交差する方向に設けられた互いに平行な複数本の信号線配線を有し、且つこれら走査線配線と信号線配線の各交点で定義される互いに独立な表示画素を有するマトリックス型表示パネルであって、前記表示パネル本体の表示画像が映し出されるパネル表面とは反対側のパネル裏面に、前記走査線配線及び信号線配線の少なくとも一方と前記表示パネル本体の両端部で接続する複数本の裏面配線が設置されていることを特徴とする。
【００２７】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
【００２８】
（１）裏面配線は、選択パルスが印加される走査線配線に接続されること。
【００２９】
（２）パネル裏面のほぼ中央部で裏面配線に駆動用ＩＣの出力を接続し、該裏面配線と接続される表示パネル本体の走査線配線に駆動電圧を印加すること。
【００３０】
（３）表示パネル本体の配線とこれと接続されるパネル裏面に設置された裏面配線が、表示パネル本体の一部を構成する基板に形成されたスルーホールを介して接続されていること。
【００３１】
（４）裏面配線は、Ｃｕ或いはＣｕを主成分とする金属薄膜、又は金属箔から加工形成された配線であること。
【００３２】
（５）裏面配線は、Ａｇを含むスクリーン印刷配線からなること。
【００３３】
（６）裏面配線は、パネル裏面に固定されていること。
【００３４】
（７）裏面配線を構成する金属配線が少なくとも電気メッキにより形成されたＣｕ層を含むこと。
【００３５】
（８）裏面配線の表面が絶縁体で被覆されていること。
【００３６】
（９）裏面配線の形成方向と直交する方向でかつ表示パネル本体の端部に対応する位置に、電磁輻射ノイズを遮断するシールド手段が設けられていること。
【００３７】
また本発明は、表面側に、互いに平行な複数本の走査線配線とこれと直交する方向に設けられた互いに平行な複数本の信号線配線を有し、且つこれら走査線配線と信号線配線の各交点で定義される互いに独立な表示画素を有し、該表示画素には電界放出型の電子源が形成されたアレイ基板と、表面側に電圧印加のためのアノード電極と電子線励起型蛍光体層が形成され、前記アレイ基板と表面同士が対向配置された対向基板とを有し、各々の基板が所定の間隔を保ち、両基板間が真空排気された電界放出型電子源駆動のマトリックス型蛍光体表示パネルであって、前記アレイ基板の裏面側に、前記走査線配線及び信号線配線の少なくとも一方と基板両端部で接続する複数本の裏面配線が設置されていることを特徴とする。
【００３８】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
【００３９】
（１）裏面配線は、選択パルスが印加される走査線配線に接続されること。
【００４０】
（２）アレイ基板の裏面のほぼ中央部で裏面配線に駆動用ＩＣの出力を接続し、該裏面配線と接続される走査線配線に駆動電圧を印加すること。
【００４１】
（３）アレイ基板の表面の配線とこれと接続される基板裏面に設置された裏面配線が、アレイ基板に形成されたスルーホールを介して接続されていること。
【００４２】
（４）裏面配線は、Ｃｕ或いはＣｕを主成分とする金属薄膜、又は金属箔から加工形成された配線であること。
【００４３】
（５）裏面配線は、Ａｇを含むスクリーン印刷配線からなること。
【００４４】
（６）裏面配線は、アレイ基板の裏面に固定されていること。
【００４５】
（７）裏面配線を構成する金属配線が少なくとも電気メッキにより形成されたＣｕ層を含むこと。
【００４６】
（８）裏面配線の表面が絶縁体で被覆されていること。
【００４７】
（９）裏面配線の形成方向と直交する方向でかつ表示パネル本体の端部に対応する位置に、電磁輻射ノイズを遮断するシールド手段が設けられていること。
【００４８】
（１０）電子源は平面型電子源であり、裏面配線は選択パルスが印加される走査線配線に接続されていること。
【００４９】
また本発明は、表面側に互いに平行な複数本の走査線配線が形成された第１の基板と、表面側に互いに平行な複数本の信号線配線が形成された第２の基板とが、各々の配線が互いに直交する位置関係となるように表面同士を対向させ所定の間隔を保って支持され、走査線配線と信号線配線の各交点で定義される互いに独立な表示画素に対応する位置に紫外線励起型の蛍光体層が第２の基板に形成され、両基板間に放電ガスを充填した紫外線励起型のマトリックス型蛍光体表示パネルであって、第２の基板の裏面側に、前記走査線配線及び信号線配線の少なくとも一方と基板両端部で接続する複数本の裏面配線が設置されていることを特徴とする。
【００５０】
また本発明は、基板の表面側に、互いに平行な複数本の走査線配線とこれと直交する方向に設けられた互いに平行な複数本の信号線配線を有し、これら走査線配線と信号線配線の少なくとも一方が可視光を透過する透明電極からなり、両配線の各交点で定義される互いに独立な表示画素を有し、該表示画素には走査線配線と信号線配線により電流若しくは電界駆動される発光層が設置された発光型のマトリックス型表示パネルであって、前記基板の表示画像が映し出される基板表面とは異なる基板裏面に、前記走査線配線及び信号線配線の少なくとも一方と基板両端部で接続する複数本の裏面配線が設置されていることを特徴とする。
【００５１】
（作用）
本発明によれば、走査線配線及び信号線配線の少なくとも一方を裏面配線と基板両端部で接続しているので、裏面配線に接続された配線に対して配線抵抗による電圧降下を低減することができる。そしてこの場合、裏面配線を介して走査線配線等に駆動パルスを印加することにより、片側駆動で発生する輝度傾斜の問題を解決することができる。また、走査線配線の両側に駆動回路を設置するものとは異なり、１つの駆動回路で駆動することができ、両側駆動時のコスト増や消費電力の増大を回避することが可能となる。
【００５２】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００５３】
（第１の実施形態）
図１〜図４は、本発明の第１の実施形態に係わるマトリックス型表示パネルの概略構成を示す平面図である。
【００５４】
図１において、ガラス基板からなる絶縁性基板（アレイ基板）１１の上に、走査線配線１２（１２ａ，１２ｂ，１２ｃ，…）が水平方向に、また信号線配線１４（１４ａ，１４ｂ，１４ｃ，…）が垂直方向に形成されている。それぞれ配線の両端には外部接続用の電極端子１２ａ１，１２ｂ１，１２ｃ１，…，１２ａ２，１２ｂ２，１２ｃ２，…，１４ａ１，１４ｂ１，１４ｃ１，…，１４ａ２，１４ｂ２，１４ｃ２，…が形成されている。走査線配線数は４８０本、信号線配線数は６４０×３本（×３はＲ，Ｇ，Ｂ画素に対応）あり、配線ピッチはそれぞれ９００μｍ及び３００μｍである。
【００５５】
走査線配線１２と信号線配線１４の各交点に画素が定義され、各々の画素に電子放出素子となる平面型電子源１７が設けられている。平面型電子源１７の具体的構成は前記図１５に示した通りであり、その数は、走査線方向に４８０、信号線方向に６４０×３である。走査線配線１２及び信号線配線１４は、Ａｇペーストでスクリーン印刷により形成した。また、両配線は印刷により形成された絶縁層により絶縁されている。
【００５６】
なお、図１中の破線１６で示される位置は、電子源１７が形成されたアレイ基板（リアプレート）１１と蛍光体層及びアノード電極が形成された対向基板（フェースプレート）とを接着する封止領域であり、リアプレート及びフェースプレートが完成後フリットガラスなどで封止接続される。このとき、リアプレートとフェースプレート間は数ｍｍ程度の間隔を持って封止される。また、フェースプレートの内面には、発光波長のピークが赤，緑，青となる蛍光体材料が塗布されており、そのパターンはリアプレート上の各画素に対応したピッチで形成されている。即ち、赤発光，緑発光，青発光の各蛍光体はピッチ９００μｍで走査線方向に４８０、信号線方向に６４０設けてある。
【００５７】
蛍光体層の上には薄膜のアルミニウム層が形成されており、表示動作時には電子を加速するアノード電圧Ｖａが印加される。両プレートを封止後、排気管を表示領域外に設け、排気管を通して表示セル内部が真空排気される。図１の破線１６の封止領域内部が真空領域となる。
【００５８】
図２は、本実施形態で用いた表示パネルの走査線方向の断面図を示すもので、ガラス基板１１上に走査線配線１２、さらに図示されていないが信号線配線、電子源、そして排気管や両基板のギャップを維持するスペーサが設置されている。フェースプレート側は、ガラス基板２７上に蛍光体層及びアノード電極２８が形成され、両基板１１，２７は封止領域２９により真空封止され、内部３０は図示しない排気管を介して真空排気されるようになっている。
【００５９】
ここまでの構成は、従来装置と基本的には変わらないが、本実施形態ではこれに加えて、画面輝度の輝度傾斜を改善するために裏面配線が設けられている。即ち、リアプレート１１の裏面側に複数本の裏面配線２３が形成されており、これらの裏面配線２３は、走査線配線１２の両端にある電極端子１２１，１２２に基板両端部で接続されている。
【００６０】
リアプレート１１の裏面側に駆動ＩＣ３２が設置され、この駆動ＩＣ３２は、表面に導電層を有するテープキャリア３３及び異方性導電膜３１を介して裏面配線２３と接続されている。また、駆動ＩＣ３２はテープキャリア３３を介して回路基板３４と接続されている。そして、駆動ＩＣ３２により走査線配線１２が駆動される。このとき、駆動ＩＣ３２からの駆動パルスは裏面配線２３を介して走査線配線１２に供給され、走査線配線１２はその両端１２１，１２２から駆動される。
【００６１】
図３は、裏面配線用部材の全体を示す平面図である。高分子フィルム上に形成された銅メッキ層をパターニング及びエッチング技術により所望の裏面配線２３を形成する。裏面配線１本当りの配線抵抗は０．１オームであった。そして、高分子フィルムの一部を除去し、２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆの５領域に分割する。これら領域は前記図２に示すようにそれぞれ、リアパネルの配線電極端子１２１，１２２などと接続する部分、リアパネル側面部、リアパネル裏面部に相当するように配置され、裏面配線２３が組立工程中に電気的短絡や、機械的衝撃などで断線するのを防ぐ支持体となる。
【００６２】
駆動ＩＣ３２はベースフィルム２４ｃ，２４ｄのスペース部分に配置され、前記図２に示されるように接続される。なお、接続を容易にするため、接続部の銅配線表面は、金，銀，ニッケル，はんだその他の腐食に強く接続を確実とする導電膜で覆うことが望ましい。本実施形態では、銅／ニッケル／はんだの２層構成で接続部の銅表面を覆った。また、接続には異方性導電膜３１を用い、多数の接続を一括で行った。
【００６３】
図４は、完成したパネルの裏面を示す平面図である。走査線配線は裏面配線２３を介して両端で接続され、これら裏面配線２３は駆動ＩＣ３２（３２ａ，３２ｂ，…）に接続され、駆動ＩＣ３２は制御回路が形成された回路基板３４に接続される。同様に信号線配線もその両端の電極端子が裏面配線４３を介して接続され、駆動ＩＣ５２（５２ａ，５２ｂ，…）より駆動される。これら駆動ＩＣ５２は回路基板５３に接続され信号を受ける。
【００６４】
本実施形態の電子線励起型のマトリックス型蛍光体表示パネルでは、実質的にパネルの両側に駆動ＩＣを配置したのと同様の動作となる。従って、表示パネルの輝度傾斜はほぼ左右対称となり、片側から駆動した場合よりも大幅に表示品位を改善できる。また、両側駆動でありながら１本の配線に対して駆動ＩＣを１つで済ませることができ、両側駆動時のコスト増や消費電力の増大を回避することができる。
【００６５】
（第２の実施形態）
図５は、本発明の第２の実施形態に係わるマトリックス型表示パネルの概略構成を示す平面図である。
【００６６】
基本的なパネルの構成は第１の実施形態と同じであるが、本実施形態では、リアプレート１１の裏面側の裏面配線２３を走査線側だけに設け、かつ駆動ＩＣ３２（３２ａ，３２ｂ，…）の裏面配線接続部を裏面配線の中央部とした。これら駆動ＩＣ３２は制御回路が搭載された回路基板３４に接続されている。２４ｂ〜２４ｅは裏面配線２３のベースとなる高分子フィルムである。信号線配線側の駆動ＩＣの接続は図示していないが、信号線配線の片側の電極端子に駆動ＩＣを接続している。
【００６７】
図６（ａ）は、本パネルの駆動パルス波形である。走査線配線には６１ａ，６１ｂ，…の電圧パルスが順次印加される。ここで、駆動パルスのパルス幅は３０μ秒、周期Ｔｆは１６．６７ｍｓ（６０Ｈｚ）、パルス電圧は−８Ｖである。一方、信号線配線にはそれぞれ６２ａ，６２ｂ，…の電圧パルスが印加される。信号線配線と走査線配線の電圧パルスはそれぞれ同期して印加される。信号線配線の電圧パルスは、パルス幅は最大３０μ秒であり、輝度が暗い場合はパルス幅を狭める。電圧値は８Ｖである。
【００６８】
表示動作は、まず走査線配線に−８Ｖの選択電圧が印加され、信号線配線に表示電圧８Ｖが同時に印加された画素部の電子源には１６Ｖの電圧が印加され、電子源から電子が放出される。放出された電子は、高電圧が印加されたアノード電極（本実施形態では６ｋＶ）に加速され蛍光体層に注入され発光する。一方、０Ｖの電圧パルスが印加された信号線配線に対応する電子源では、−８Ｖの電圧しか印加されないため、電子放出は起こらず発光はしない。また、選択パルス電圧が印加されていない走査線配線に対応した電子源も電子放出に必要な電圧が印加されないため発光することはない。このように、走査線配線，信号線配線に順次電圧パルスを印加することで所望の表示が実現できる。
【００６９】
本実施形態の平面電子源では、選択状態の時（電子源に１６Ｖ印加時）素子に流入する電流は０．２（ｍＡ）である。従って、走査線配線の全電子源が選択状態の時に流れる全電流は、６４０×３×０．２＝３８４（ｍＡ）となる。走査線配線の１本当りの抵抗は約０．６（Ω）であり、走査線配線の一方の電極端子から全電流を流し込む場合は、駆動端とその反対側の電極端子部で０．２３（Ｖ）の電圧差が発生する（単純な抵抗×電流モデルの場合）。一方、電子源の電子放出特性はＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍの非線形特性であるため，０．２３（Ｖ）の電圧降下は、放出電子流で換算すると約３０％の差に対応する。即ち、片側から駆動する場合は本条件の場合画面の左右で３０％の輝度傾斜ができることになる。この様子を図６（ｂ）の６５に示す。
【００７０】
一方、本実施形態の場合は走査線配線の両側から駆動するため、最も電圧降下の影響を受ける画面中央部でも電圧低下は約０．０６（Ｖ）であり、画面左右領域に対する輝度低下は約８％の低下となる（図６（ｂ）の６６）。このように、従来の片側駆動では問題となる輝度傾斜を大幅に低減でき、かつ従来では両側駆動時に片側駆動時の２倍の数の駆動ＩＣが必要であったが、本実施形態では片側駆動と同じ数の駆動ＩＣで両側駆動と同じ良好な表示品位を実現できる。
【００７１】
なお、本実施形態では裏面配線を走査線側だけに設けている。これは、本電子源を用いたマトリックス型表示パネルでは、信号線に流入する電流は選択画素１つ分であるため、１ｍＡ程度以下と小さく配線抵抗の影響を受けないためである。勿論、電子源電流が大きい場合や、非選択時の電子源リーク電流が大きい場合や、配線抵抗が著しく高い場合などは、第１の実施形態と同じように、走査線及び信号線の双方に裏面配線を設けることにより表示画像品位を改善できる。
【００７２】
図６（ｂ）の６７は第１の実施形態における画面内輝度分布を示す図である。駆動ＩＣが裏面配線中央部に設置されていないため、裏面配線の抵抗の影響を受ける。但し、裏面配線抵抗が１本当たり０．１Ωと小さいためその影響はごく僅かで、最大輝度低下も１０％以下であった。裏面配線抵抗がリアパネルの配線に対して無視できない場合は第２の実施形態のように、裏面配線の中央部付近から駆動することが望ましい。具体的には、裏面配線抵抗が接続される走査線若しくは信号線の抵抗よりも大きくなる場合は中央部からの駆動が望ましい。
【００７３】
本発明の別の効果を、図７を用いて説明する。マトリックス型表示パネルでは、１００万オーダーの画素それぞれに表示信号を印加するため、表示のための電気信号は高速で転送される。このため、周辺駆動回路を含め表示パネルからの電磁ノイズの輻射があり、それらを抑制する必要がある。本実施形態の表示パネルでは、各走査線に０．３８Ａのパルス電流が流れるためこれに対応した電磁ノイズの輻射がある。
【００７４】
従来構成のリアプレート（図７（ａ）及び（ｂ））の走査線配線にパルス電圧１５Ｖ、幅３０μｓ、周期６０Ｈｚのパルス電圧を順次印加する。ここで、図７（ａ）は片側駆動、図７（ｂ）は従来構成での両側駆動である。また、図７（ｃ）は本実施形態のリアプレートの駆動を示すもので、同じパルス電圧を裏面配線７４の中央部から印加した。そして、リアプレートの正面７５１、リアプレート平面内で走査線配線と垂直の方向７５２、リアプレート平面内で走査線配線と平行な方向７５３で輻射ノイズを測定した。なお、距離はリアパネル中央部から２ｍの位置とした。
【００７５】
最も輻射ノイズの大きな周波数成分に対してそのエネルギを比較すると、図７（ａ）の正面位置７５１を基準とした相対値で、
位置片側駆動従来両側駆動実施形態
７５１１１０．４
７５２１．５１．４１．８
７５３０．３０．２０．１
となった。リアプレート正面、即ち表示パネルの正面では本実施形態のリアプレートからの輻射ノイズが最も小さい。この理由は、以下のように考えられる。
【００７６】
図８（ｅ）は従来構成のリアプレート断面を示すもので、配線７２に電流７６１（記号は電流方向が紙面の下から上に流れていることを示す）が流れている時、その周囲に磁界７７が発生する。この磁界の空間分布は基本的に同心円的であり、基板７１の垂直及び図の水平方向で同じとなる。
【００７７】
ところが、本実施形態のリアプレートでは図８（ｆ）に示すように、配線系がループを形成していることから、リアプレートの垂直方向では磁界が小さく、基板の水平方向では磁場が２倍の強度になることが分かる。つまり、本実施形態の裏面配線は一種のループアンテナを形成しており、輻射ノイズに指向性が出てくるためである。さらに、平行に設置された配線群がさらにその指向性を増大させるアンテナ系を構成している。従って、本実施形態の構成で、表示パネルの垂直方向の輻射ノイズを大幅に低減できることが分かった。
【００７８】
なお、輻射ノイズが図７（ｄ）の７５２の方向で大きくなってしまうが、これは筐体に電磁ノイズを遮蔽するシールド板などを設けることで抑制することは可能である。一方、表示パネルの観察方向となる図７（ｆ）の７５１方向にはこのようなシールド対策は困難である。本実施形態の表示パネルでは、基板７１と対向するフェースプレートにアノード電極が形成されるが、通常蛍光体層の発光を反射させる厚さ０．１μｍ程度のＡｌの超薄膜であり輻射ノイズのシールドは困難である。
【００７９】
さらに、電界放出型電子現を用いた電子線励起型のマトリックス型蛍光体表示パネルでは、アノード電極に数ｋＶといった高電圧を印加する。パネル内のゴミなどに起因する放電がリアプレートとフェースプレート間で発生する場合がある。このとき、放電電流がマトリックス配線に瞬時に流れる。このインパルス的なノイズは高電圧ということもあり、通常の動作時に発生する輻射ノイズよりも１桁以上大きい。
【００８０】
図８（ｇ）は放電による輻射ノイズの実験方法を示すもので、コンデンサ７８１に高電圧を印加しておき、その電荷をリアプレート上の配線に放電（７８２）させる。このとき発生するノイズを小さなループアンテナで受け、オシロスコープで発生する電圧を測定した。その結果、リアプレートの正面方向に輻射される電磁ノイズの大きさは、従来構成のリアプレート配線構成に比べ、本実施形態のリアプレートでは約１／１０に低減できることが分かった。このように、裏面配線構造で表示パネルから発生する電磁輻射ノイズを大幅に低減できることが分かった。
【００８１】
この電磁輻射ノイズに関しては、高電圧を用いる電子線励起型蛍光体表示パネル、パルス電圧が高いエレクトロルミネッセンス型表示パネル、パルス電圧が高く且つ駆動周波数が高い紫外線励起型蛍光体表示パネル（いわゆるプラズマディスプレイ）などでは特に効果がある。
【００８２】
（第３の実施形態）
図９は、本発明の第３の実施形態に係わるマトリックス型表示パネルの概略構成を示す断面図（ａ）と平面図（ｂ）である。
【００８３】
表示パネルの方式、画素数等は第２の実施形態と同じであるが、本実施形態では、裏面配線を薄膜配線で形成した。即ち、リアプレートとしてのガラス基板９１の表面側に走査線配線９２、図示していないが層間絶縁膜及び信号線配線を形成した後、裏面側にスパッタ法で厚さ０．１μｍのクロム薄膜を成膜し、さらに厚さ２０μｍの銅薄膜、そして厚さ０．１μｍのニッケル薄膜をスパッタ成膜する。しかる後、ホトレジストのパターニングとエッチングにより裏面配線９３を形成する。その後、リアプレート表面に平面電子源を形成し、フェースプレートと位置合わせして封止接着する。そして、図示しない排気管を通して表示セル内部を真空排気する。
【００８４】
次いで、基板端面部で高分子フィルム９４上に形成された銅を主体とする配線９５を用いて、リアプレート表面の走査線配線９２と裏面配線９３を接続する。最後に図示していないが、裏面配線９３に駆動ＩＣを接続し、これを制御回路に接続して表示パネルが完成する。
【００８５】
本実施形態では、裏面配線９３に薄膜配線を用いることにより、裏面配線９３を基板裏面に直接形成でき、部材点数が減ること、パネルを薄型化できるなどの効果がある。
【００８６】
なお、裏面配線の形成方法としてはこの他、銅若しくは銅合金箔をエッチング或いは打ち抜きで形成したものを用いてもよい。この場合、配線を厚くできるため低抵抗の裏面配線が実現できる。この配線を直接リアプレートの裏面に接着して、図９のような基板密着型の裏面配線を形成してもよい。この他、通常の有機絶縁膜被覆の電線や、絶縁材質を表面に塗布したいわゆるエナメル線などを用いてもよい。その場合は、何本かを平面的に接着した状態で使用するのがよい。このいわゆるフラットケーブルを用いると、駆動ＩＣ或いは駆動回路基板との接続が容易である汎用のコネクタを簡易に接続することができ、簡単な工程で確実な接続が可能となる。
【００８７】
（第４の実施形態）
図１０は、本発明の第４の実施形態に係わるマトリックス型表示パネルの概略構成を示す断面図（ａ）と平面図（ｂ）である。
【００８８】
本実施形態のマトリックス型表示パネルでは、発光層にエレクトロルミネッセンス材料を用いた。基本的な構成は前記図１と同じであり、走査線配線数４８０本、信号線配線数６４０本である。画素は走査線配線１０２（１０２ａ，１０２ｂ，…）及び信号線配線１０３（１０３ａ，１０３ｂ，１０３ｃ，…）の配線の交差領域で定義される。即ち、両配線の重なり部分に挟まれた発光層を含む絶縁層に電界を印加することで発光が起こり、この領域全体が表示画素となる。
【００８９】
図１０（ａ）は画素領域の断面図、図１０（ｂ）は平面図を示す。基板１０１の表面側に走査線配線１０２が形成され、その上にＭｇＯ誘電体層１０４及びＺｎＳを主体とする発光層１０５が積層形成され、その上に信号線配線１０３が形成されている。即ち、両配線１０２，１０３に挟まれて、誘電体層１０４及び発光層１０５が設けられている。信号線配線１０３は透明電極（ここではＩＴＯ膜を使用した）で形成されており、発光層１０５からの光を透過する。また、基板表面側の信号線配線１０３は窒化膜（ＳｉＮｘ）１０６で保護されている。
【００９０】
本実施形態では、蛍光体層に単色発光のＺｎＳを用いているが、画素毎に赤発光，緑発光，青発光の蛍光体材料を形成することでフルカラー表示も可能である。また本実施形態では、第２の実施形態と同じく高分子フィルムをベースとした銅を主成分とする裏面配線を走査線配線の両端で接続して裏面に設置した。さらに、駆動ＩＣは裏面配線の中央部に配置した。
【００９１】
エレクトロルミネッセンス表示パネルでは、両配線間に誘電体が形成された状態であり、基本的には容量負荷の配線と見なせる。従って、駆動ＩＣの出力端の回路構成は前記図２２に示すようなＣＭＯＳ構成が望ましく、配線をチャージアップして所定の電位になったところで駆動ＩＣからの電流供給は止まる。従来のエレクトロルミネッセンス表示パネルを片側駆動する場合は、大きな配線容量のため配線の信号遅延が発生し、駆動端側及びそれと反対側の領域で輝度差が発生しやすかった。
【００９２】
本実施形態では、走査線にクロム薄膜を用いており、配線抵抗は約１０ｋΩ、また配線容量は６００ｐＦあり、単純な配線時定数は６μ秒と走査線の選択パルス幅３０μ秒に対して無視できない値である。この輝度傾斜を防止するためには配線の両端に駆動ＩＣを接続することで表示むらは改善するが、図２２に示すように、配線両側の駆動ＩＣのパルス電圧の位相ズレの期間ｔｄで駆動ＩＣを貫通して流れる損失電流があり、消費電力の増大や、駆動ＩＣの発熱などの問題があった。
【００９３】
これ対し本実施形態では、駆動ＩＣは１つでありこのような不具合は発生しない。即ち、本実施形態のエレクトロルミネッセンス表示パネルでは、従来の片側駆動と同じ最小の駆動ＩＣ数で、両側駆動が可能となり、かつ輝度傾斜がなく、均一性にすぐれた表示を実現でき、余分な消費電力の発生も抑えられるという効果が確認できた。
【００９４】
（第５の実施形態）
図１１は、本発明の第５の実施形態に係わるマトリックス型表示パネルの概略構成を示す断面図（ａ）と平面図（ｂ）である。
【００９５】
表示パネルの方式、画素数等は第３の実施形態と同じであるが、本実施形態では、裏面配線とこれに接続されるリアプレート上の配線を基板に設けた導電性のスルーホールを介して接続している。
【００９６】
即ち、リアプレートとしてのガラス基板１１１の走査線配線が形成される位置に、まず超音波加工によりスルーホールを形成する。このスルーホール１１６のガラス面に銀ペーストで導電部１１６（１１６ａ，１１６ｂ）を形成し、残りの空洞部をフリットガラス１１７（１１７ａ，１１７ｂ）で埋め、焼成する。本実施形態では、各走査線配線に２個の導電性スルーホールを形成した。また、孔の位置は、図１１（ｂ）に示すように、互いに隣接配線部でその位置がずれるようにし、基板の特定位置に応力が集中して基板破損が発生しにくいように配置した。
【００９７】
次いで、走査線配線１１２、図示していないが層間絶縁膜、信号線配線を形成した後、裏面側にスパッタ法で厚さ０．１μｍのクロム薄膜を成膜し、さらに厚さ２０μｍの銅薄膜、そして厚さ０．１μｍのニッケル薄膜をスパッタ成膜する。しかる後、ホトレジストのパターニングとエッチングにより裏面配線１１３を形成する。ここで、裏面配線１１３は対応する走査線配線のスルーホールと一致する位置に形成した。その後、リアプレート表面に平面電子源を形成し、フェースプレートと位置合わせして封止接着する。そして、図示しない排気管を通して表示セル内部を真空排気する。
【００９８】
次いで、基板端面部で高分子フィルム１１４上に形成された銅を主体とする配線１１５を用いて、リアプレート表面の走査線配線１１２と裏面配線１１３を接続する。最後に図示していないが、裏面配線１１３に駆動ＩＣを接続し、これを制御回路に接続して表示パネルが完成する。
【００９９】
本実施形態では、リアプレート１１１の裏面側に裏面配線１１３を設け、これを走査線配線１１２の両端部に接続しているので、走査線配線１１２の配線抵抗による電圧降下を低減することができる。しかも、走査線配線１１２の中央部へはスルーホールを介して裏面配線１１３側から駆動パルス電圧を印加できるので、電圧降下をさらに低減できる。このため、表示の均一性をさらに向上できる。具体的には、表示の輝度のばらつきを２％以下に改善できた。
【０１００】
（第６の実施形態）
図１２は、本発明の第６の実施形態に係わるマトリックス型表示パネルの概略構成を示す平面図である。本実施形態は、プラズマ放電による紫外線励起で蛍光体を発光させるプラズマディスプレイの例である。
【０１０１】
走査線配線１２４（１２４ａ，１２４ｂ，１２４ｃ，…）には図示しない走査線ドライバ回路から駆動パルスが印加され、信号線配線１２６（１２６ａ，１２６ｂ，１２６ｃ，…）には図示しない信号線ドライバ回路から駆動パルスが印加される。プラズマディスプレイでは、１回の電圧パルス印加で１回放電し、放電が持続しないため、輝度制御のためには複数回放電を発生させる必要がある。最初の放電後に、パルス電圧を印加し続けるとメモリ効果によりパルス印加の回数だけ放電が持続し輝度制御が可能となる。この放電を維持するための配線が１２５（１２５ａ，１２５ｂ，１２５ｃ，…）であり、図示しない維持パルスドライバ回路から電圧が供給される。
【０１０２】
また、リセットパルスの印加によりメモリ効果を解消することができる。これら、走査線，信号線，維持電圧用配線の交点に画素１２７が定義される。なお、図中１２８は隣接画素での誤動作による放電を阻止するための隔壁である。
【０１０３】
図１３は、プラズマディスプレイパネルの断面を示す図であり、ガラス基板（第１の基板）１３１の表面側に、走査線配線１２４、維持パルス用配線１２５（図では見えていない）が形成されている。さらに、図示されていないが、この他に誘電体膜などが配線上に形成されている。ガラス基板１３１と表面同士を対向して対向基板（第２の基板）１３５が設置され、この記銀１３５の表面側に信号線配線１２６が形成され、その上には蛍光体層１３７が設けられている。
【０１０４】
基板１３１，１３５は、各々の配線１２４，１２６が互いに直交する方向になる位置関係で所定の間隔を保って支持され、両基板間には放電ガスが充填されるようになっている。第２の基板１３５の裏面側に裏面配線１３９が設けられ、該裏面配線１３９は第２の基板１３５の両側に延在して設けられ、第１の基板１３１側の走査線配線１２４と基板両端部で接続されている。
【０１０５】
走査線配線１２４にアドレスパルス電圧が印加された時、信号線配線１２６に信号電圧パルスが印加され両電極間の電位差が十分高いとき放電が発生する。その後、直ぐに維持電圧パルスを維持パルス用配線１２５及び走査線配線１２４に交互に印加し続け放電を繰り返すことができる。これは、配線１２４，１２５上の誘電体膜上に蓄積電荷が残りメモリ効果があるためである。リセットパルス印加でこの壁電荷を解消しメモリ効果をリセットできる。輝度は放電回数で決まるが、限られた走査時間内に多数の放電を発生させるため、各パルス幅はμ秒或いはそれ以下の短時間となる。
【０１０６】
本実施形態においては、第１の基板１３１側に設けた走査線配線１２４に対して、その両端部で第２の基板１３５側に設けた裏面配線１３９を接続することにより、走査線配線１２４の配線抵抗による電圧降下を低減し、輝度の不均一化を抑制することができる。
【０１０７】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、平面型電子源による電子線励起型表示パネルやエレクトロルミネッセンス型表示パネルについて説明したが、これに限らず他の電子線励起型表示パネル、例えばＳｐｉｎｄｔ型電子源やカーボンナノチューブを用いた電子源による方式でもよい。また、他の表示パネル、例えば有機材料を用いたＬＥＤ型の発光素子による表示パネルや、プラズマ放電と紫外線励起型による蛍光体表示パネルでもよい。要するに、画素がマトリックス状に配置され、それぞれの画素が実質的に互いに直交する方向に形成された走査線及び信号線で駆動される発光型表示パネルであればその効果を発揮することができる。
【０１０８】
また、裏面配線をＡｇペーストを用いたスクリーン印刷で形成してもよい。特に、基板の走査線配線若しくは信号線配線がＡｇペースト配線で形成されている場合、熱膨張によるガラス基板のそりを非常に小さくできる効果がある。
【０１０９】
その他、本発明はその要旨を逸脱しない範囲で、種々変形して実施することができる。
【０１１０】
【発明の効果】
以上詳述したように本発明によれば、走査線配線及び信号線配線の少なくとも一方に対して、その両端を接続する裏面配線を設ける構成としたことにより、従来の片側駆動と同じ最小の駆動ＩＣ数で、表示均一性の優れた両側駆動と同じ良好な画質が実現でき、且つ消費電力を最小に抑え、電磁輻射ノイズの少ない安定な動作を実現することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わるマトリックス型表示パネルの概略構成を示す平面図。
【図２】第１の実施形態で用いた表示パネルの走査線方向の断面図。
【図３】裏面配線用部材の全体構成を示す平面図。
【図４】完成したパネルの裏面を示す平面図。
【図５】第２の実施形態に係わるマトリックス型表示パネルの概略構成を示す平面図。
【図６】第２の実施形態における駆動パルス電圧及び発光輝度分布を示す図。
【図７】第２の実施形態における表示パネルの電磁輻射ノイズの評価及び実験法を説明するための模式図。
【図８】第２の実施形態における表示パネルの電磁輻射ノイズの評価及び実験法を説明するための模式図。
【図９】第３の実施形態に係わるマトリックス型表示パネルの概略構成を示す断面図と平面図。
【図１０】第４の実施形態に係わるマトリックス型表示パネルの概略構成を示す断面図と平面図。
【図１１】第５の実施形態に係わるマトリックス型表示パネルの概略構成を示す断面図と平面図。
【図１２】第６の実施形態に係わるマトリックス型表示パネルの概略構成を示す平面図。
【図１３】第６の実施形態に係わるマトリックス型表示パネルの概略構成を示す断面図。
【図１４】従来のマトリックス型表示パネルの構成例を示す図。
【図１５】表示パネルの画素に構成された電子源の平面図と表示パネルの断面図。
【図１６】図１４のより具体的な構成例を示す図。
【図１７】電子線励起型蛍光体表示パネルにおける電圧パルスの印加方法を示す図。
【図１８】図１７の電圧印加に対応する画素の表示状態を示す図。
【図１９】プラズマディスプレイパネルの構成例を示す図。
【図２０】プラズマディスプレイパネルの１画素構成を示す図。
【図２１】表示パネルにおいて輝度傾斜が生じる様子を示す図。
【図２２】表示パネルの左右に駆動回路を設けた場合の問題点を説明するための図。
【符号の説明】
１１，１１１…アレイ基板（リアプレート）
１２，９２，１０２，１１２，１２４…走査線配線
１４，１０３，１２６…信号線配線
１６…真空封止部
１７…平面型電子源
２３，４３，９３，１１３，１３９…裏面配線
２４…ベースフィルム
２７…対向基板（フェースプレート）
２８…蛍光体層及びアノード電極
２９…封止領域
３１…異方性導電膜
３２…駆動ＩＣ
３３…テープキャリア
３４…制御回路基板
１０１…基板
１０４…ＭｇＯ誘電体層
１０５…ＺｎＳ発光層
１０６…ＳｉＮｘ保護膜
１１６…銀ペーストによる導電部
１１７…フリットガラス
１２５…維持パルス用配線
１３１…ガラス基板（第１の基板）
１３５…対向基板（第２の基板）
１３７…蛍光体層
１３９…裏面配線

Claims

表示パネル本体に、互いに平行な複数本の走査線配線とこれと交差する方向に設けられた互いに平行な複数本の信号線配線を有し、且つこれら走査線配線と信号線配線の各交点で定義される互いに独立な表示画素を有するマトリックス型表示パネルであって、
前記表示パネル本体の表示画像が映し出されるパネル表面とは反対側のパネル裏面に、前記走査線配線及び信号線配線の少なくとも一方と前記表示パネル本体の両端部で接続する複数本の裏面配線が設置されていることを特徴とするマトリックス型表示パネル。
前記パネル裏面のほぼ中央部で前記裏面配線に駆動用ＩＣの出力を接続し、該裏面配線と接続される前記表示パネル本体の走査線配線に駆動電圧を印加することを特徴とする請求項１記載のマトリックス型表示パネル。
前記裏面配線は、Ｃｕを含む金属薄膜若しくは金属箔から加工形成された配線、又はＡｇを含むスクリーン印刷配線からなることを特徴とする請求項１記載のマトリックス型表示パネル。
前記裏面配線は、前記パネル裏面に固定されていることを特徴とする請求項３記載のマトリックス型表示パネル。
前記裏面配線の形成方向と直交する方向で且つ前記表示パネル本体の端部に対応する位置に、電磁輻射ノイズを遮断するためのシールド手段が設けられていることを特徴とする請求項１記載のマトリックス型表示パネル。
表面側に、互いに平行な複数本の走査線配線とこれと直交する方向に設けられた互いに平行な複数本の信号線配線を有し、且つこれら走査線配線と信号線配線の各交点で定義される互いに独立な表示画素を有し、該表示画素には電界放出型の電子源が形成されたアレイ基板と、表面側に電圧印加のためのアノード電極と電子線励起型蛍光体層が形成され、前記アレイ基板と表面同士が対向配置された対向基板とを有し、各々の基板が所定の間隔を保ち、両基板間が真空排気された電界放出型電子源駆動のマトリックス型蛍光体表示パネルであって、
前記アレイ基板の裏面側に、前記走査線配線及び信号線配線の少なくとも一方と基板両端部で接続する複数本の裏面配線が設置されていることを特徴とするマトリックス型蛍光体表示パネル。
前記電子源は平面型電子源であり、前記裏面配線は選択パルスが印加される走査線配線に接続されていることを特徴とする請求項６記載のマトリックス型蛍光体表示パネル。
表面側に互いに平行な複数本の走査線配線が形成された第１の基板と、表面側に互いに平行な複数本の信号線配線が形成された第２の基板とが、各々の配線が互いに直交する位置関係となるように表面同士を対向させ所定の間隔を保って支持され、走査線配線と信号線配線の各交点で定義される互いに独立な表示画素に対応する位置に紫外線励起型の蛍光体層が第２の基板に形成され、両基板間に放電ガスを充填した紫外線励起型のマトリックス型蛍光体表示パネルであって、
第２の基板の裏面側に、前記走査線配線及び信号線配線の少なくとも一方と基板両端部で接続する複数本の裏面配線が設置されていることを特徴とするマトリックス型蛍光体表示パネル。
基板の表面側に、互いに平行な複数本の走査線配線とこれと直交する方向に設けられた互いに平行な複数本の信号線配線を有し、これら走査線配線と信号線配線の少なくとも一方が可視光を透過する透明電極からなり、両配線の各交点で定義される互いに独立な表示画素を有し、該表示画素には走査線配線と信号線配線により電流若しくは電界駆動される発光層が設置された発光型のマトリックス型表示パネルであって、
前記基板の表示画像が映し出される基板表面とは異なる基板裏面に、前記走査線配線及び信号線配線の少なくとも一方と基板両端部で接続する複数本の裏面配線が設置されていることを特徴とするマトリックス型表示パネル。
前記パネル表面上に形成された配線と前記パネル裏面上に形成された配線が、前記表示パネル本体に形成されたスルーホールを介して接続されていることを特徴とする請求項１記載のマトリックス型表示パネル。