JP2003058074A

JP2003058074A - マトリックス型表示パネル

Info

Publication number: JP2003058074A
Application number: JP2001242370A
Authority: JP
Inventors: Koji Suzuki; 幸治鈴木; Masaru Nikaido; 勝二階堂; Koji Nishimura; 孝司西村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-08-09
Filing date: 2001-08-09
Publication date: 2003-02-28
Anticipated expiration: 2021-08-09
Also published as: KR100537118B1; EP1416460A1; CN1465037A; TW556243B; WO2003017238A1; JP3607647B2; KR20030041153A

Abstract

(57)【要約】【課題】マトリックス型表示パネルの片側駆動で発生
する輝度傾斜問題や、両側駆動時の駆動ＩＣ数の増大及
び消費電力増大問題を解決する。【解決手段】表面側に、複数本の走査線配線１２とこ
れと直交する複数本の信号線配線を有し、且つこれら走
査線配線１２と信号線配線の各交点で定義される表示画
素に電界放出型の電子源が形成されたアレイ基板１１
と、このアレイ基板１１の表面側に対向配置され、蛍光
体層及びアノード電極２８が形成された対向基板２７と
を有し、各々の基板１１，２７が所定の間隔を保ち、両
基板間が真空排気された電界放出型電子源駆動のマトリ
ックス型蛍光体表示パネルにおいて、アレイ基板１１の
裏面側に、走査線配線１２と基板両端部で接続する複数
本の裏面配線２３が設置した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、平面型電子源を用
いた電子線励起蛍光体表示装置やプラズマディスプレイ
パネル、更には蛍光体のエレクトロルミネッセンス（Ｅ
Ｌ）現象を利用した電界励起表示装置などのマトリック
ス型表示パネルに係わり、特に配線構造の改良をはかっ
たマトリックス型表示パネルに関する。

【０００２】

【従来の技術】従来より、電子線で蛍光体を励起する表
示方式は、応答速度が速く広い視角特性を有し、かつ発
光型表示装置であるため、高画質の映像装置としてブラ
ウン管によるテレビジョン装置として広く用いられてき
た。しかし、ブラウン管は画面サイズが大きくなるに従
い重量，奥行が大きくなり、これまでに４０インチサイ
ズが限界であり、家庭用としては３０インチサイズ以下
が一般的であった。一方、映像信号はＮＴＳＣからハイ
ビジョンヘと移行しつつあり、高画質化に伴い大画面の
表示装置が望まれている。

【０００３】このような背景のもと、各種のマトリック
ス型の薄型平面表示パネルが研究開発されており、一部
は実用化されている。

【０００４】最近注目されてきた大画面薄型ディスプレ
イとして、平面型電子源を用いた電子線励起蛍光体表示
装置がある（E.Yamaguchi,et.al.,“A 1O-in. SCE-emit
terdisplay”，Journal of SID, Vol.5, p345,1997）。
この電子線励起蛍光体表示装置は、平面型電子源として
の電子放出素子アレイが印刷技術を用いて形成できるこ
と、電子による蛍光体励起発光のためブラウン管と同じ
発光原理を用いていること、さらに平面電子源は十数Ｖ
の電圧で駆動できるため耐圧の低い駆動ＩＣを用いるこ
とができる、などのメリットがある。

【０００５】電界放出型電子源としては、この平面型電
子源のほか、電子放出部の形状をコーン型に鋭くさせ電
界集中を実現させるいわゆるスピント（Spindt）型と呼
ばれるものや、ナノメートルサイズの太さのカーボンナ
ノチューブを用いた電子源なども研究開発されている。
電界放出された電子をｋＶオーダーの高電圧で加速させ
て蛍光体を励起発光させるため、ブラウン管と同様な高
画質が得られる特徴がある。

【０００６】大画面ディスプレイの他の例として、印刷
方式で配線や画素を形成してローコストで大画面パネル
を実現できるプラズマディスプレイパネル（ＰＤＰ）が
実用化されている。このＰＤＰは、画素毎の放電により
発生する紫外線によりパネル面に形成された蛍光体を発
光させて画像を得るため、原理的にはブラウン管と類似
した画像生成原理により映像を表示する。ブラウン管と
の違いは、紫外線により蛍光体を励起発光させるところ
にある。また、階調表示は放電回数で制御するのが一般
的であり、この放電制御には２００Ｖ程度のパルス電圧
を印加することで実現している。

【０００７】この他に、蛍光体のエレクトロルミネッセ
ンス（ＥＬ）現象を利用した、電界励起のマトリックス
型表示装置や、電子及び正孔を注入させてこれらキャリ
アの再結合エネルギーで発光させるＬＥＤ方式のマトリ
ックス型表示装置も開発が進められている。後者の方式
では、単分子又は高分子の有機材料が用いられ、赤，
緑，青の発光特性を有する材料を画素内に形成すること
でフルカラー表示ができる。

【０００８】図１４は、従来のマトリックス型表示パネ
ルの基本構成例を示す図である。表示領域１４１上に、
走査線配線１４４（144a,144b,…）と信号線配線１４５
（145a,145b,…）が形成され、これらの配線の交点に画
素１４６が設けられている。走査線配線１４４は、走査
線ドライバ回路１４２の制御パルス電圧を各画素に供給
し、信号線配線１４５は、信号線ドライバ回路１４３か
らの表示信号電圧を各画素に供給する。各画素の構成
は、表示パネルの表示方式により異なっている。

【０００９】図１５は、電界放出型の平面電子源を用い
た電子線励起型蛍光体表示パネルの画素に構成された電
子源の平面図（ａ）及び表示パネルの断面図（ｂ）を示
す。絶縁基板１５５上に電極１５１，１５２、そして導
電性薄膜１５３が形成されており、その一部に電子放出
部１５４が形成されている。この電子源に対して電極１
５１，１５２から電圧を印加すると、電子放出部１５４
から真空中に電子１５９が放出される。放出電子は、対
向するガラス基板１５８上に形成されたアノード電極１
５６に流入する。

【００１０】アノード電圧が十分高く、アノード電極１
５６が十分薄い場合、電子はアノード電極１５６を突き
抜けて蛍光体層１５７に注入され、蛍光体１５７を発光
させる。電極１５１，１５２に印加される電圧或いは電
圧印加時間により電界放出される電子の量が制御できる
ことから、発光輝度を変えることができる。

【００１１】図１６はより具体的な構成を示すもので、
電子源１６３は走査線配線１６１（161a,161b,…）及び
信号線配線１６２（162a,162b,…）に接続されている。
走査線配線１６１及び信号線配線１６２の各交点に画素
１６５が設けられ、各画素毎に電子源１６３が形成され
る。電子源１６３の電子放出部１６４からの電子の放出
の制御は、走査線配線１６１と信号線配線１６２に印加
するパルス電圧で制御する。

【００１２】図１７は、この種の表示パネルの具体的な
電圧パルスの印加方法を示す図である。Ｖａ１，Ｖａ
２，Ｖａ３，…は走査線配線に印加する電圧波形で、そ
れぞれ１番目，２番目，３番目の走査線配線の電圧波形
である。パルス幅Ｔ、電圧値−Ｖｓの電圧波形で、全走
査線配線へのパルス電圧印加が終了した後、再度第１番
目の走査線からパルス印加が繰り返される。Ｖｂ１，Ｖ
ｂ２，Ｖｂ３，…は信号線配線に印加される表示信号の
パルス電圧波形で、それぞれ１番目，２番目，３番目の
信号線配線の電圧波形である。走査線パルス電圧と同期
して印加され、輝度に応じてパルス幅若しくは電圧振幅
値が異なる。この例では、パルス幅で輝度制御を行って
いる。

【００１３】信号線配線に印加するパルス電圧の電圧値
はＶｍであり、走査線配線の電圧値との差分が平面電子
源に印加される。−Ｖｓの電圧が印加されている走査線
配線、即ち選択状態にある走査線配線の電子源には、
（０−（−Ｖｓ））＝Ｖｓ、及び（Ｖｍ−（−Ｖｓ））
＝Ｖｍ＋Ｖｓの２レベルの電圧が印加されるが、それぞ
れの状態で電子源の電子放出が有り・無しとなるように
Ｖｓ，Ｖｍを設定すれば、信号線にＶｍの電圧が印加さ
れた選択状態の走査線配線にある電子源から電子放出が
起こり、この画素に対応する蛍光体が発光する。また、
その輝度は信号線配線のパルス電圧のパルス幅に依存す
る。図１８は、図１７の電圧印加に対応する画素の表示
状態を示したものである。

【００１４】以上では、平面電子源を用いた電子線励起
型蛍光体表示パネルについて説明したが、電流駆動型の
ＬＥＤ発光型表示装置や電界駆動型のエレクトロルミネ
ッセンス型表示装置でも、図１５に示す基本画素の構成
は異なるが、走査線配線及び信号線配線に接続される２
端子表示素子であり、原理的には図１６〜図１７に示す
方法で駆動される。

【００１５】プラズマ放電による紫外線励起で蛍光体を
発光させるプラズマディスプレイでは、図１９に示すよ
うな構成となる。走査線配線１９４（194a,194b,…）に
は走査線ドライバ回路１９１から駆動パルスが印加さ
れ、信号線配線１９６（196a,196b,…）には信号線ドラ
イバ回路１９３から駆動パルスが印加される。プラズマ
ディスプレイでは、１回の電圧パルス印加で１回放電し
放電が持続しないため、輝度制御のためには複数回放電
を発生させる必要がある。最初の放電後に、パルス電圧
を印加し続けるとメモリ効果によりパルス印加の回数だ
け放電が持続し輝度制御が可能となる。この放電を維持
するための配線が１９５（165a,165b,…）であり、維持
パルスドライバ回路１９２から電圧が供給される。

【００１６】また、リセットパルスの印加によりメモリ
効果を解消することができる。これら、走査線，信号
線，維持電圧用配線の交点に画素１９７が定義される。
なお、図中１９８は隣接画素での誤動作による放電を阻
止するための隔壁である。

【００１７】図２０は、プラズマディスプレイの１画素
部構成を示す断面図である。ガラス基板２０１上に、走
査線配線２０２と維持パルス用配線２０３が形成され、
さらに図示はされていないが、誘電体膜などが配線上に
形成されている。信号線配線２０６は、対向する基板２
０５上に形成されており、その上には蛍光体層２０７が
設けられている。

【００１８】走査線配線２０２にアドレスパルス電圧が
印加された時、信号線配線２０６に信号電圧パルスが印
加され両電極間の電位差が十分高いとき放電２０８が発
生する。その後、直ぐに維持電圧パルスを維持パルス用
配線２０３及び走査線配線２０２に交互に印加し続け放
電２０８を繰り返すことができる。これは、電極２０
２，２０３上の誘電体膜上に蓄積電荷が残りメモリ効果
があるためである。リセットパルスの印加でこの壁電荷
を解消し、メモリ効果をリセットできる。輝度は放電回
数で決まるが、限られた走査時間内に多数の放電を発生
させるため、各パルス幅はμ秒或いはそれ以下の短時間
となる。

【００１９】以上述べたように、各種マトリックス型表
示パネルは表示原理は異なるものの、その駆動方法は原
理的に、互いに直交する走査線配線と信号線配線に駆動
パルス電圧を印加することで、階調を含めた任意の画像
を表示することができ、従来奥行きと重量で大型化が困
難であったブラウン管方式の表示装置に代わる薄型・軽
量の大型表示装置として開発・実用化が進んでいる。

【００２０】

【発明が解決しようとする課題】上述のマトリックス型
表示パネルでは、駆動信号を走査線配線及び信号線配線
を介して各画素に印加する。特に走査線配線では、選択
パルス電圧が印加された時に表示動作の対象となる画素
は、走査線配線に沿った全ての画素が対象となるため、
ドライバ回路からみた負荷が大きい。即ち、電界放出型
の電子線励起型蛍光体表示パネルや電流駆動型のＬＥＤ
発光表示パネルでは、多大な電流が走査線に流れるた
め、配線抵抗による電圧降下が発生する。一方、電界駆
動型のエレクトロルミネッセンス発光表示パネルでは、
負荷容量と配線抵抗による信号波形の歪が発生する。ま
た、プラズマディスプレイパネルでは短時間のパルス幅
電圧を印加し、放電電流を流す必要があるため、電圧波
形の歪のほか、瞬間大電流による電圧降下などの問題が
発生する。

【００２１】これらの問題は、図２１（ａ）に示すよう
な輝度傾斜を発生させる。プラズマディスプレイパネル
では、電圧降下による放電発生の電圧マージンが画面の
左右で異なる結果となり、動作マージンが小さく大型・
高精細化が困難になる。これを回避する方法として、図
２１（ｂ）に示すような両側からの駆動が考えられる。
この場合は、図２１（ｂ）に示すように画面中央部で輝
度が低下するが、低下量は片側駆動時よりも大幅に緩和
され、かつ輝度傾斜は左右対称となり表示品位は著しく
向上する。

【００２２】しかしながら、図２１（ｂ）に示す方式で
は、ドライバ駆動回路が２倍必要となり、コストが上昇
する問題があった。また、左右の駆動回路の微妙なタイ
ミングのずれや、印加電圧のずれなどが消費電力の増大
やドライバＬＳＩの発熱などの問題を引き起こし、表示
パネルの性能にも影響していた。

【００２３】例えば、電圧駆動となるエレクトロルミネ
ッセンス表示パネルやプラズマディスプレイパネルで
は、図２２に示すように、左右のパルス電圧が時間的に
ずれている期間に左右のＣＭＯＳドライバ回路を介した
電流が流れ、本来充電電流だけの動作に対して無効な電
力を消費することになる。特に、高周波パルスを多数印
加するプラズマディスプレイでは、そもそも回路の発熱
が大きいところへ余分な発熱要素が発生することにな
る。左右のドライバＩＣの電圧のずれもドライバＬＳＩ
を介した無効電流の発生を招き、ずれ量が極端に大きい
場合は、ドライバ回路のトランジスタの基板逆バイアス
状態が順バイアス状態になり、多大な電流が流れる問題
もあった。

【００２４】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、表示面内の輝度の平均
化をはかることができ、且つ製造コストの低減及び消費
電力の低減をはかり得るマトリックス型表示パネルを提
供することにある。

【００２５】

【課題を解決するための手段】（構成）上記課題を解決
するために本発明は次のような構成を採用している。

【００２６】即ち本発明は、表示パネル本体に、互いに
平行な複数本の走査線配線とこれと交差する方向に設け
られた互いに平行な複数本の信号線配線を有し、且つこ
れら走査線配線と信号線配線の各交点で定義される互い
に独立な表示画素を有するマトリックス型表示パネルで
あって、前記表示パネル本体の表示画像が映し出される
パネル表面とは反対側のパネル裏面に、前記走査線配線
及び信号線配線の少なくとも一方と前記表示パネル本体
の両端部で接続する複数本の裏面配線が設置されている
ことを特徴とする。

【００２７】ここで、本発明の望ましい実施態様として
は次のものが挙げられる。

【００２８】(1) 裏面配線は、選択パルスが印加される
走査線配線に接続されること。

【００２９】(2) パネル裏面のほぼ中央部で裏面配線に
駆動用ＩＣの出力を接続し、該裏面配線と接続される表
示パネル本体の走査線配線に駆動電圧を印加すること。

【００３０】(3) 表示パネル本体の配線とこれと接続さ
れるパネル裏面に設置された裏面配線が、表示パネル本
体の一部を構成する基板に形成されたスルーホールを介
して接続されていること。

【００３１】(4) 裏面配線は、Ｃｕ或いはＣｕを主成分
とする金属薄膜、又は金属箔から加工形成された配線で
あること。

【００３２】(5) 裏面配線は、Ａｇを含むスクリーン印
刷配線からなること。

【００３３】(6) 裏面配線は、パネル裏面に固定されて
いること。

【００３４】(7) 裏面配線を構成する金属配線が少なく
とも電気メッキにより形成されたＣｕ層を含むこと。

【００３５】(8) 裏面配線の表面が絶縁体で被覆されて
いること。

【００３６】(9) 裏面配線の形成方向と直交する方向で
かつ表示パネル本体の端部に対応する位置に、電磁輻射
ノイズを遮断するシールド手段が設けられていること。

【００３７】また本発明は、表面側に、互いに平行な複
数本の走査線配線とこれと直交する方向に設けられた互
いに平行な複数本の信号線配線を有し、且つこれら走査
線配線と信号線配線の各交点で定義される互いに独立な
表示画素を有し、該表示画素には電界放出型の電子源が
形成されたアレイ基板と、表面側に電圧印加のためのア
ノード電極と電子線励起型蛍光体層が形成され、前記ア
レイ基板と表面同士が対向配置された対向基板とを有
し、各々の基板が所定の間隔を保ち、両基板間が真空排
気された電界放出型電子源駆動のマトリックス型蛍光体
表示パネルであって、前記アレイ基板の裏面側に、前記
走査線配線及び信号線配線の少なくとも一方と基板両端
部で接続する複数本の裏面配線が設置されていることを
特徴とする。

【００３８】ここで、本発明の望ましい実施態様として
は次のものが挙げられる。

【００３９】(1) 裏面配線は、選択パルスが印加される
走査線配線に接続されること。

【００４０】(2) アレイ基板の裏面のほぼ中央部で裏面
配線に駆動用ＩＣの出力を接続し、該裏面配線と接続さ
れる走査線配線に駆動電圧を印加すること。

【００４１】(3) アレイ基板の表面の配線とこれと接続
される基板裏面に設置された裏面配線が、アレイ基板に
形成されたスルーホールを介して接続されていること。

【００４２】(4) 裏面配線は、Ｃｕ或いはＣｕを主成分
とする金属薄膜、又は金属箔から加工形成された配線で
あること。

【００４３】(5) 裏面配線は、Ａｇを含むスクリーン印
刷配線からなること。

【００４４】(6) 裏面配線は、アレイ基板の裏面に固定
されていること。

【００４５】(7) 裏面配線を構成する金属配線が少なく
とも電気メッキにより形成されたＣｕ層を含むこと。

【００４６】(8) 裏面配線の表面が絶縁体で被覆されて
いること。

【００４７】(9) 裏面配線の形成方向と直交する方向で
かつ表示パネル本体の端部に対応する位置に、電磁輻射
ノイズを遮断するシールド手段が設けられていること。

【００４８】(10)電子源は平面型電子源であり、裏面配
線は選択パルスが印加される走査線配線に接続されてい
ること。

【００４９】また本発明は、表面側に互いに平行な複数
本の走査線配線が形成された第１の基板と、表面側に互
いに平行な複数本の信号線配線が形成された第２の基板
とが、各々の配線が互いに直交する位置関係となるよう
に表面同士を対向させ所定の間隔を保って支持され、走
査線配線と信号線配線の各交点で定義される互いに独立
な表示画素に対応する位置に紫外線励起型の蛍光体層が
第２の基板に形成され、両基板間に放電ガスを充填した
紫外線励起型のマトリックス型蛍光体表示パネルであっ
て、第２の基板の裏面側に、前記走査線配線及び信号線
配線の少なくとも一方と基板両端部で接続する複数本の
裏面配線が設置されていることを特徴とする。

【００５０】また本発明は、基板の表面側に、互いに平
行な複数本の走査線配線とこれと直交する方向に設けら
れた互いに平行な複数本の信号線配線を有し、これら走
査線配線と信号線配線の少なくとも一方が可視光を透過
する透明電極からなり、両配線の各交点で定義される互
いに独立な表示画素を有し、該表示画素には走査線配線
と信号線配線により電流若しくは電界駆動される発光層
が設置された発光型のマトリックス型表示パネルであっ
て、前記基板の表示画像が映し出される基板表面とは異
なる基板裏面に、前記走査線配線及び信号線配線の少な
くとも一方と基板両端部で接続する複数本の裏面配線が
設置されていることを特徴とする。

【００５１】（作用）本発明によれば、走査線配線及び
信号線配線の少なくとも一方を裏面配線と基板両端部で
接続しているので、裏面配線に接続された配線に対して
配線抵抗による電圧降下を低減することができる。そし
てこの場合、裏面配線を介して走査線配線等に駆動パル
スを印加することにより、片側駆動で発生する輝度傾斜
の問題を解決することができる。また、走査線配線の両
側に駆動回路を設置するものとは異なり、１つの駆動回
路で駆動することができ、両側駆動時のコスト増や消費
電力の増大を回避することが可能となる。

【００５２】

【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。

【００５３】（第１の実施形態）図１〜図４は、本発明
の第１の実施形態に係わるマトリックス型表示パネルの
概略構成を示す平面図である。

【００５４】図１において、ガラス基板からなる絶縁性
基板（アレイ基板）１１の上に、走査線配線１２（12a,
12b,12c,…）が水平方向に、また信号線配線１４（14a,
14b,14c,…）が垂直方向に形成されている。それぞれ配
線の両端には外部接続用の電極端子12a1，12b1，12c1，
…，12a2，12b2，12c2，…，14a1，14b1，14c1，…，14
a2，14b2，14c2，…が形成されている。走査線配線数は
４８０本、信号線配線数は６４０×３本（×３はＲ，
Ｇ，Ｂ画素に対応）あり、配線ピッチはそれぞれ９００
μｍ及び３００μｍである。

【００５５】走査線配線１２と信号線配線１４の各交点
に画素が定義され、各々の画素に電子放出素子となる平
面型電子源１７が設けられている。平面型電子源１７の
具体的構成は前記図１５に示した通りであり、その数
は、走査線方向に４８０、信号線方向に６４０×３であ
る。走査線配線１２及び信号線配線１４は、Ａｇペース
トでスクリーン印刷により形成した。また、両配線は印
刷により形成された絶縁層により絶縁されている。

【００５６】なお、図１中の破線１６で示される位置
は、電子源１７が形成されたアレイ基板（リアプレー
ト）１１と蛍光体層及びアノード電極が形成された対向
基板（フェースプレート）とを接着する封止領域であ
り、リアプレート及びフェースプレートが完成後フリッ
トガラスなどで封止接続される。このとき、リアプレー
トとフェースプレート間は数ｍｍ程度の間隔を持って封
止される。また、フェースプレートの内面には、発光波
長のピークが赤，緑，青となる蛍光体材料が塗布されて
おり、そのパターンはリアプレート上の各画素に対応し
たピッチで形成されている。即ち、赤発光，緑発光，青
発光の各蛍光体はピッチ９００μｍで走査線方向に４８
０、信号線方向に６４０設けてある。

【００５７】蛍光体層の上には薄膜のアルミニウム層が
形成されており、表示動作時には電子を加速するアノー
ド電圧Ｖａが印加される。両プレートを封止後、排気管
を表示領域外に設け、排気管を通して表示セル内部が真
空排気される。図１の破線１６の封止領域内部が真空領
域となる。

【００５８】図２は、本実施形態で用いた表示パネルの
走査線方向の断面図を示すもので、ガラス基板１１上に
走査線配線１２、さらに図示されていないが信号線配
線、電子源、そして排気管や両基板のギャップを維持す
るスペーサが設置されている。フェースプレート側は、
ガラス基板２７上に蛍光体層及びアノード電極２８が形
成され、両基板１１，２７は封止領域２９により真空封
止され、内部３０は図示しない排気管を介して真空排気
されるようになっている。

【００５９】ここまでの構成は、従来装置と基本的には
変わらないが、本実施形態ではこれに加えて、画面輝度
の輝度傾斜を改善するために裏面配線が設けられてい
る。即ち、リアプレート１１の裏面側に複数本の裏面配
線２３が形成されており、これらの裏面配線２３は、走
査線配線１２の両端にある電極端子１２１，１２２に基
板両端部で接続されている。

【００６０】リアプレート１１の裏面側に駆動ＩＣ３２
が設置され、この駆動ＩＣ３２は、表面に導電層を有す
るテープキャリア３３及び異方性導電膜３１を介して裏
面配線２３と接続されている。また、駆動ＩＣ３２はテ
ープキャリア３３を介して回路基板３４と接続されてい
る。そして、駆動ＩＣ３２により走査線配線１２が駆動
される。このとき、駆動ＩＣ３２からの駆動パルスは裏
面配線２３を介して走査線配線１２に供給され、走査線
配線１２はその両端１２１，１２２から駆動される。

【００６１】図３は、裏面配線用部材の全体を示す平面
図である。高分子フィルム上に形成された銅メッキ層を
パターニング及びエッチング技術により所望の裏面配線
２３を形成する。裏面配線１本当りの配線抵抗は０．１
オームであった。そして、高分子フィルムの一部を除去
し、２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆ
の５領域に分割する。これら領域は前記図２に示すよう
にそれぞれ、リアパネルの配線電極端子１２１，１２２
などと接続する部分、リアパネル側面部、リアパネル裏
面部に相当するように配置され、裏面配線２３が組立工
程中に電気的短絡や、機械的衝撃などで断線するのを防
ぐ支持体となる。

【００６２】駆動ＩＣ３２はベースフィルム２４ｃ，２
４ｄのスペース部分に配置され、前記図２に示されるよ
うに接続される。なお、接続を容易にするため、接続部
の銅配線表面は、金，銀，ニッケル，はんだその他の腐
食に強く接続を確実とする導電膜で覆うことが望まし
い。本実施形態では、銅／ニッケル／はんだの２層構成
で接続部の銅表面を覆った。また、接続には異方性導電
膜３１を用い、多数の接続を一括で行った。

【００６３】図４は、完成したパネルの裏面を示す平面
図である。走査線配線は裏面配線２３を介して両端で接
続され、これら裏面配線２３は駆動ＩＣ３２（32a,32b,
…）に接続され、駆動ＩＣ３２は制御回路が形成された
回路基板３４に接続される。同様に信号線配線もその両
端の電極端子が裏面配線４３を介して接続され、駆動Ｉ
Ｃ５２（52a,52b,…）より駆動される。これら駆動ＩＣ
５２は回路基板５３に接続され信号を受ける。

【００６４】本実施形態の電子線励起型のマトリックス
型蛍光体表示パネルでは、実質的にパネルの両側に駆動
ＩＣを配置したのと同様の動作となる。従って、表示パ
ネルの輝度傾斜はほぼ左右対称となり、片側から駆動し
た場合よりも大幅に表示品位を改善できる。また、両側
駆動でありながら１本の配線に対して駆動ＩＣを１つで
済ませることができ、両側駆動時のコスト増や消費電力
の増大を回避することができる。

【００６５】（第２の実施形態）図５は、本発明の第２
の実施形態に係わるマトリックス型表示パネルの概略構
成を示す平面図である。

【００６６】基本的なパネルの構成は第１の実施形態と
同じであるが、本実施形態では、リアプレート１１の裏
面側の裏面配線２３を走査線側だけに設け、かつ駆動Ｉ
Ｃ３２（32a,32b,…）の裏面配線接続部を裏面配線の中
央部とした。これら駆動ＩＣ３２は制御回路が搭載され
た回路基板３４に接続されている。２４ｂ〜２４ｅは裏
面配線２３のベースとなる高分子フィルムである。信号
線配線側の駆動ＩＣの接続は図示していないが、信号線
配線の片側の電極端子に駆動ＩＣを接続している。

【００６７】図６（ａ）は、本パネルの駆動パルス波形
である。走査線配線には６１ａ，６１ｂ，…の電圧パル
スが順次印加される。ここで、駆動パルスのパルス幅は
３０μ秒、周期Ｔｆは１６．６７ｍｓ（６０Ｈｚ）、パ
ルス電圧は−８Ｖである。一方、信号線配線にはそれぞ
れ６２ａ，６２ｂ，…の電圧パルスが印加される。信号
線配線と走査線配線の電圧パルスはそれぞれ同期して印
加される。信号線配線の電圧パルスは、パルス幅は最大
３０μ秒であり、輝度が暗い場合はパルス幅を狭める。
電圧値は８Ｖである。

【００６８】表示動作は、まず走査線配線に−８Ｖの選
択電圧が印加され、信号線配線に表示電圧８Ｖが同時に
印加された画素部の電子源には１６Ｖの電圧が印加さ
れ、電子源から電子が放出される。放出された電子は、
高電圧が印加されたアノード電極（本実施形態では６ｋ
Ｖ）に加速され蛍光体層に注入され発光する。一方、０
Ｖの電圧パルスが印加された信号線配線に対応する電子
源では、−８Ｖの電圧しか印加されないため、電子放出
は起こらず発光はしない。また、選択パルス電圧が印加
されていない走査線配線に対応した電子源も電子放出に
必要な電圧が印加されないため発光することはない。こ
のように、走査線配線，信号線配線に順次電圧パルスを
印加することで所望の表示が実現できる。

【００６９】本実施形態の平面電子源では、選択状態の
時（電子源に１６Ｖ印加時）素子に流入する電流は０．
２（ｍＡ）である。従って、走査線配線の全電子源が選
択状態の時に流れる全電流は、６４０×３×０．２＝３
８４（ｍＡ）となる。走査線配線の１本当りの抵抗は約
０．６（Ω）であり、走査線配線の一方の電極端子から
全電流を流し込む場合は、駆動端とその反対側の電極端
子部で０．２３（Ｖ）の電圧差が発生する（単純な抵抗
×電流モデルの場合）。一方、電子源の電子放出特性は
Fowler-Nordheim の非線形特性であるため，０．２３
（Ｖ）の電圧降下は、放出電子流で換算すると約３０％
の差に対応する。即ち、片側から駆動する場合は本条件
の場合画面の左右で３０％の輝度傾斜ができることにな
る。この様子を図６（ｂ）の６５に示す。

【００７０】一方、本実施形態の場合は走査線配線の両
側から駆動するため、最も電圧降下の影響を受ける画面
中央部でも電圧低下は約０．０６（Ｖ）であり、画面左
右領域に対する輝度低下は約８％の低下となる（図６
（ｂ）の６６）。このように、従来の片側駆動では問題
となる輝度傾斜を大幅に低減でき、かつ従来では両側駆
動時に片側駆動時の２倍の数の駆動ＩＣが必要であった
が、本実施形態では片側駆動と同じ数の駆動ＩＣで両側
駆動と同じ良好な表示品位を実現できる。

【００７１】なお、本実施形態では裏面配線を走査線側
だけに設けている。これは、本電子源を用いたマトリッ
クス型表示パネルでは、信号線に流入する電流は選択画
素１つ分であるため、１ｍＡ程度以下と小さく配線抵抗
の影響を受けないためである。勿論、電子源電流が大き
い場合や、非選択時の電子源リーク電流が大きい場合
や、配線抵抗が著しく高い場合などは、第１の実施形態
と同じように、走査線及び信号線の双方に裏面配線を設
けることにより表示画像品位を改善できる。

【００７２】図６（ｂ）の６７は第１の実施形態におけ
る画面内輝度分布を示す図である。駆動ＩＣが裏面配線
中央部に設置されていないため、裏面配線の抵抗の影響
を受ける。但し、裏面配線抵抗が１本当たり０．１Ωと
小さいためその影響はごく僅かで、最大輝度低下も１０
％以下であった。裏面配線抵抗がリアパネルの配線に対
して無視できない場合は第２の実施形態のように、裏面
配線の中央部付近から駆動することが望ましい。具体的
には、裏面配線抵抗が接続される走査線若しくは信号線
の抵抗よりも大きくなる場合は中央部からの駆動が望ま
しい。

【００７３】本発明の別の効果を、図７を用いて説明す
る。マトリックス型表示パネルでは、１００万オーダー
の画素それぞれに表示信号を印加するため、表示のため
の電気信号は高速で転送される。このため、周辺駆動回
路を含め表示パネルからの電磁ノイズの輻射があり、そ
れらを抑制する必要がある。本実施形態の表示パネルで
は、各走査線に０．３８Ａのパルス電流が流れるためこ
れに対応した電磁ノイズの輻射がある。

【００７４】従来構成のリアプレート（図７（ａ）及び
（ｂ））の走査線配線にパルス電圧１５Ｖ、幅３０μ
ｓ、周期６０Ｈｚのパルス電圧を順次印加する。ここ
で、図７（ａ）は片側駆動、図７（ｂ）は従来構成での
両側駆動である。また、図７（ｃ）は本実施形態のリア
プレートの駆動を示すもので、同じパルス電圧を裏面配
線７４の中央部から印加した。そして、リアプレートの
正面７５１、リアプレート平面内で走査線配線と垂直の
方向７５２、リアプレート平面内で走査線配線と平行な
方向７５３で輻射ノイズを測定した。なお、距離はリア
パネル中央部から２ｍの位置とした。

【００７５】最も輻射ノイズの大きな周波数成分に対し
てそのエネルギを比較すると、図７（ａ）の正面位置７
５１を基準とした相対値で、位置片側駆動従来両側駆動実施形態７５１１１０．４７５２１．５１．４１．８７５３０．３０．２０．１となった。リアプレート正面、即ち表示パネルの正面で
は本実施形態のリアプレートからの輻射ノイズが最も小
さい。この理由は、以下のように考えられる。

【００７６】図８（ｅ）は従来構成のリアプレート断面
を示すもので、配線７２に電流７６１（記号は電流方向
が紙面の下から上に流れていることを示す）が流れてい
る時、その周囲に磁界７７が発生する。この磁界の空間
分布は基本的に同心円的であり、基板７１の垂直及び図
の水平方向で同じとなる。

【００７７】ところが、本実施形態のリアプレートでは
図８（ｆ）に示すように、配線系がループを形成してい
ることから、リアプレートの垂直方向では磁界が小さ
く、基板の水平方向では磁場が２倍の強度になることが
分かる。つまり、本実施形態の裏面配線は一種のループ
アンテナを形成しており、輻射ノイズに指向性が出てく
るためである。さらに、平行に設置された配線群がさら
にその指向性を増大させるアンテナ系を構成している。
従って、本実施形態の構成で、表示パネルの垂直方向の
輻射ノイズを大幅に低減できることが分かった。

【００７８】なお、輻射ノイズが図７（ｄ）の７５２の
方向で大きくなってしまうが、これは筐体に電磁ノイズ
を遮蔽するシールド板などを設けることで抑制すること
は可能である。一方、表示パネルの観察方向となる図７
（ｆ）の７５１方向にはこのようなシールド対策は困難
である。本実施形態の表示パネルでは、基板７１と対向
するフェースプレートにアノード電極が形成されるが、
通常蛍光体層の発光を反射させる厚さ０．１μｍ程度の
Ａｌの超薄膜であり輻射ノイズのシールドは困難であ
る。

【００７９】さらに、電界放出型電子現を用いた電子線
励起型のマトリックス型蛍光体表示パネルでは、アノー
ド電極に数ｋＶといった高電圧を印加する。パネル内の
ゴミなどに起因する放電がリアプレートとフェースプレ
ート間で発生する場合がある。このとき、放電電流がマ
トリックス配線に瞬時に流れる。このインパルス的なノ
イズは高電圧ということもあり、通常の動作時に発生す
る輻射ノイズよりも１桁以上大きい。

【００８０】図８（ｇ）は放電による輻射ノイズの実験
方法を示すもので、コンデンサ７８１に高電圧を印加し
ておき、その電荷をリアプレート上の配線に放電（７８
２）させる。このとき発生するノイズを小さなループア
ンテナで受け、オシロスコープで発生する電圧を測定し
た。その結果、リアプレートの正面方向に輻射される電
磁ノイズの大きさは、従来構成のリアプレート配線構成
に比べ、本実施形態のリアプレートでは約１／１０に低
減できることが分かった。このように、裏面配線構造で
表示パネルから発生する電磁輻射ノイズを大幅に低減で
きることが分かった。

【００８１】この電磁輻射ノイズに関しては、高電圧を
用いる電子線励起型蛍光体表示パネル、パルス電圧が高
いエレクトロルミネッセンス型表示パネル、パルス電圧
が高く且つ駆動周波数が高い紫外線励起型蛍光体表示パ
ネル（いわゆるプラズマディスプレイ）などでは特に効
果がある。

【００８２】（第３の実施形態）図９は、本発明の第３
の実施形態に係わるマトリックス型表示パネルの概略構
成を示す断面図（ａ）と平面図（ｂ）である。

【００８３】表示パネルの方式、画素数等は第２の実施
形態と同じであるが、本実施形態では、裏面配線を薄膜
配線で形成した。即ち、リアプレートとしてのガラス基
板９１の表面側に走査線配線９２、図示していないが層
間絶縁膜及び信号線配線を形成した後、裏面側にスパッ
タ法で厚さ０．１μｍのクロム薄膜を成膜し、さらに厚
さ２０μｍの銅薄膜、そして厚さ０．１μｍのニッケル
薄膜をスパッタ成膜する。しかる後、ホトレジストのパ
ターニングとエッチングにより裏面配線９３を形成す
る。その後、リアプレート表面に平面電子源を形成し、
フェースプレートと位置合わせして封止接着する。そし
て、図示しない排気管を通して表示セル内部を真空排気
する。

【００８４】次いで、基板端面部で高分子フィルム９４
上に形成された銅を主体とする配線９５を用いて、リア
プレート表面の走査線配線９２と裏面配線９３を接続す
る。最後に図示していないが、裏面配線９３に駆動ＩＣ
を接続し、これを制御回路に接続して表示パネルが完成
する。

【００８５】本実施形態では、裏面配線９３に薄膜配線
を用いることにより、裏面配線９３を基板裏面に直接形
成でき、部材点数が減ること、パネルを薄型化できるな
どの効果がある。

【００８６】なお、裏面配線の形成方法としてはこの
他、銅若しくは銅合金箔をエッチング或いは打ち抜きで
形成したものを用いてもよい。この場合、配線を厚くで
きるため低抵抗の裏面配線が実現できる。この配線を直
接リアプレートの裏面に接着して、図９のような基板密
着型の裏面配線を形成してもよい。この他、通常の有機
絶縁膜被覆の電線や、絶縁材質を表面に塗布したいわゆ
るエナメル線などを用いてもよい。その場合は、何本か
を平面的に接着した状態で使用するのがよい。このいわ
ゆるフラットケーブルを用いると、駆動ＩＣ或いは駆動
回路基板との接続が容易である汎用のコネクタを簡易に
接続することができ、簡単な工程で確実な接続が可能と
なる。

【００８７】（第４の実施形態）図１０は、本発明の第
４の実施形態に係わるマトリックス型表示パネルの概略
構成を示す断面図（ａ）と平面図（ｂ）である。

【００８８】本実施形態のマトリックス型表示パネルで
は、発光層にエレクトロルミネッセンス材料を用いた。
基本的な構成は前記図１と同じであり、走査線配線数４
８０本、信号線配線数６４０本である。画素は走査線配
線１０２（102a,102b,…）及び信号線配線１０３（103
a,103b,103c,…）の配線の交差領域で定義される。即
ち、両配線の重なり部分に挟まれた発光層を含む絶縁層
に電界を印加することで発光が起こり、この領域全体が
表示画素となる。

【００８９】図１０（ａ）は画素領域の断面図、図１０
（ｂ）は平面図を示す。基板１０１の表面側に走査線配
線１０２が形成され、その上にＭｇＯ誘電体層１０４及
びＺｎＳを主体とする発光層１０５が積層形成され、そ
の上に信号線配線１０３が形成されている。即ち、両配
線１０２，１０３に挟まれて、誘電体層１０４及び発光
層１０５が設けられている。信号線配線１０３は透明電
極（ここではＩＴＯ膜を使用した）で形成されており、
発光層１０５からの光を透過する。また、基板表面側の
信号線配線１０３は窒化膜（ＳｉＮｘ）１０６で保護さ
れている。

【００９０】本実施形態では、蛍光体層に単色発光のＺ
ｎＳを用いているが、画素毎に赤発光，緑発光，青発光
の蛍光体材料を形成することでフルカラー表示も可能で
ある。また本実施形態では、第２の実施形態と同じく高
分子フィルムをベースとした銅を主成分とする裏面配線
を走査線配線の両端で接続して裏面に設置した。さら
に、駆動ＩＣは裏面配線の中央部に配置した。

【００９１】エレクトロルミネッセンス表示パネルで
は、両配線間に誘電体が形成された状態であり、基本的
には容量負荷の配線と見なせる。従って、駆動ＩＣの出
力端の回路構成は前記図２２に示すようなＣＭＯＳ構成
が望ましく、配線をチャージアップして所定の電位にな
ったところで駆動ＩＣからの電流供給は止まる。従来の
エレクトロルミネッセンス表示パネルを片側駆動する場
合は、大きな配線容量のため配線の信号遅延が発生し、
駆動端側及びそれと反対側の領域で輝度差が発生しやす
かった。

【００９２】本実施形態では、走査線にクロム薄膜を用
いており、配線抵抗は約１０ｋΩ、また配線容量は６０
０ｐＦあり、単純な配線時定数は６μ秒と走査線の選択
パルス幅３０μ秒に対して無視できない値である。この
輝度傾斜を防止するためには配線の両端に駆動ＩＣを接
続することで表示むらは改善するが、図２２に示すよう
に、配線両側の駆動ＩＣのパルス電圧の位相ズレの期間
ｔｄで駆動ＩＣを貫通して流れる損失電流があり、消費
電力の増大や、駆動ＩＣの発熱などの問題があった。

【００９３】これ対し本実施形態では、駆動ＩＣは１つ
でありこのような不具合は発生しない。即ち、本実施形
態のエレクトロルミネッセンス表示パネルでは、従来の
片側駆動と同じ最小の駆動ＩＣ数で、両側駆動が可能と
なり、かつ輝度傾斜がなく、均一性にすぐれた表示を実
現でき、余分な消費電力の発生も抑えられるという効果
が確認できた。

【００９４】（第５の実施形態）図１１は、本発明の第
５の実施形態に係わるマトリックス型表示パネルの概略
構成を示す断面図（ａ）と平面図（ｂ）である。

【００９５】表示パネルの方式、画素数等は第３の実施
形態と同じであるが、本実施形態では、裏面配線とこれ
に接続されるリアプレート上の配線を基板に設けた導電
性のスルーホールを介して接続している。

【００９６】即ち、リアプレートとしてのガラス基板１
１１の走査線配線が形成される位置に、まず超音波加工
によりスルーホールを形成する。このスルーホール１１
６のガラス面に銀ペーストで導電部１１６（116a，116
b）を形成し、残りの空洞部をフリットガラス１１７（1
17a，117b）で埋め、焼成する。本実施形態では、各走
査線配線に２個の導電性スルーホールを形成した。ま
た、孔の位置は、図１１（ｂ）に示すように、互いに隣
接配線部でその位置がずれるようにし、基板の特定位置
に応力が集中して基板破損が発生しにくいように配置し
た。

【００９７】次いで、走査線配線１１２、図示していな
いが層間絶縁膜、信号線配線を形成した後、裏面側にス
パッタ法で厚さ０．１μｍのクロム薄膜を成膜し、さら
に厚さ２０μｍの銅薄膜、そして厚さ０．１μｍのニッ
ケル薄膜をスパッタ成膜する。しかる後、ホトレジスト
のパターニングとエッチングにより裏面配線１１３を形
成する。ここで、裏面配線１１３は対応する走査線配線
のスルーホールと一致する位置に形成した。その後、リ
アプレート表面に平面電子源を形成し、フェースプレー
トと位置合わせして封止接着する。そして、図示しない
排気管を通して表示セル内部を真空排気する。

【００９８】次いで、基板端面部で高分子フィルム１１
４上に形成された銅を主体とする配線１１５を用いて、
リアプレート表面の走査線配線１１２と裏面配線１１３
を接続する。最後に図示していないが、裏面配線１１３
に駆動ＩＣを接続し、これを制御回路に接続して表示パ
ネルが完成する。

【００９９】本実施形態では、リアプレート１１１の裏
面側に裏面配線１１３を設け、これを走査線配線１１２
の両端部に接続しているので、走査線配線１１２の配線
抵抗による電圧降下を低減することができる。しかも、
走査線配線１１２の中央部へはスルーホールを介して裏
面配線１１３側から駆動パルス電圧を印加できるので、
電圧降下をさらに低減できる。このため、表示の均一性
をさらに向上できる。具体的には、表示の輝度のばらつ
きを２％以下に改善できた。

【０１００】（第６の実施形態）図１２は、本発明の第
６の実施形態に係わるマトリックス型表示パネルの概略
構成を示す平面図である。本実施形態は、プラズマ放電
による紫外線励起で蛍光体を発光させるプラズマディス
プレイの例である。

【０１０１】走査線配線１２４（124a，124b，124c，
…）には図示しない走査線ドライバ回路から駆動パルス
が印加され、信号線配線１２６（126a，126b，126c，
…）には図示しない信号線ドライバ回路から駆動パルス
が印加される。プラズマディスプレイでは、１回の電圧
パルス印加で１回放電し、放電が持続しないため、輝度
制御のためには複数回放電を発生させる必要がある。最
初の放電後に、パルス電圧を印加し続けるとメモリ効果
によりパルス印加の回数だけ放電が持続し輝度制御が可
能となる。この放電を維持するための配線が１２５（12
5a，125b，125c，…）であり、図示しない維持パルスド
ライバ回路から電圧が供給される。

【０１０２】また、リセットパルスの印加によりメモリ
効果を解消することができる。これら、走査線，信号
線，維持電圧用配線の交点に画素１２７が定義される。
なお、図中１２８は隣接画素での誤動作による放電を阻
止するための隔壁である。

【０１０３】図１３は、プラズマディスプレイパネルの
断面を示す図であり、ガラス基板（第１の基板）１３１
の表面側に、走査線配線１２４、維持パルス用配線１２
５（図では見えていない）が形成されている。さらに、
図示されていないが、この他に誘電体膜などが配線上に
形成されている。ガラス基板１３１と表面同士を対向し
て対向基板（第２の基板）１３５が設置され、この記銀
１３５の表面側に信号線配線１２６が形成され、その上
には蛍光体層１３７が設けられている。

【０１０４】基板１３１，１３５は、各々の配線１２
４，１２６が互いに直交する方向になる位置関係で所定
の間隔を保って支持され、両基板間には放電ガスが充填
されるようになっている。第２の基板１３５の裏面側に
裏面配線１３９が設けられ、該裏面配線１３９は第２の
基板１３５の両側に延在して設けられ、第１の基板１３
１側の走査線配線１２４と基板両端部で接続されてい
る。

【０１０５】走査線配線１２４にアドレスパルス電圧が
印加された時、信号線配線１２６に信号電圧パルスが印
加され両電極間の電位差が十分高いとき放電が発生す
る。その後、直ぐに維持電圧パルスを維持パルス用配線
１２５及び走査線配線１２４に交互に印加し続け放電を
繰り返すことができる。これは、配線１２４，１２５上
の誘電体膜上に蓄積電荷が残りメモリ効果があるためで
ある。リセットパルス印加でこの壁電荷を解消しメモリ
効果をリセットできる。輝度は放電回数で決まるが、限
られた走査時間内に多数の放電を発生させるため、各パ
ルス幅はμ秒或いはそれ以下の短時間となる。

【０１０６】本実施形態においては、第１の基板１３１
側に設けた走査線配線１２４に対して、その両端部で第
２の基板１３５側に設けた裏面配線１３９を接続するこ
とにより、走査線配線１２４の配線抵抗による電圧降下
を低減し、輝度の不均一化を抑制することができる。

【０１０７】（変形例）なお、本発明は上述した各実施
形態に限定されるものではない。実施形態では、平面型
電子源による電子線励起型表示パネルやエレクトロルミ
ネッセンス型表示パネルについて説明したが、これに限
らず他の電子線励起型表示パネル、例えばSpindt型電子
源やカーボンナノチューブを用いた電子源による方式で
もよい。また、他の表示パネル、例えば有機材料を用い
たＬＥＤ型の発光素子による表示パネルや、プラズマ放
電と紫外線励起型による蛍光体表示パネルでもよい。要
するに、画素がマトリックス状に配置され、それぞれの
画素が実質的に互いに直交する方向に形成された走査線
及び信号線で駆動される発光型表示パネルであればその
効果を発揮することができる。

【０１０８】また、裏面配線をＡｇペーストを用いたス
クリーン印刷で形成してもよい。特に、基板の走査線配
線若しくは信号線配線がＡｇペースト配線で形成されて
いる場合、熱膨張によるガラス基板のそりを非常に小さ
くできる効果がある。

【０１０９】その他、本発明はその要旨を逸脱しない範
囲で、種々変形して実施することができる。

【０１１０】

【発明の効果】以上詳述したように本発明によれば、走
査線配線及び信号線配線の少なくとも一方に対して、そ
の両端を接続する裏面配線を設ける構成としたことによ
り、従来の片側駆動と同じ最小の駆動ＩＣ数で、表示均
一性の優れた両側駆動と同じ良好な画質が実現でき、且
つ消費電力を最小に抑え、電磁輻射ノイズの少ない安定
な動作を実現することができる。

【図面の簡単な説明】

【図１】第１の実施形態に係わるマトリックス型表示パ
ネルの概略構成を示す平面図。

【図２】第１の実施形態で用いた表示パネルの走査線方
向の断面図。

【図３】裏面配線用部材の全体構成を示す平面図。

【図４】完成したパネルの裏面を示す平面図。

【図５】第２の実施形態に係わるマトリックス型表示パ
ネルの概略構成を示す平面図。

【図６】第２の実施形態における駆動パルス電圧及び発
光輝度分布を示す図。

【図７】第２の実施形態における表示パネルの電磁輻射
ノイズの評価及び実験法を説明するための模式図。

【図８】第２の実施形態における表示パネルの電磁輻射
ノイズの評価及び実験法を説明するための模式図。

【図９】第３の実施形態に係わるマトリックス型表示パ
ネルの概略構成を示す断面図と平面図。

【図１０】第４の実施形態に係わるマトリックス型表示
パネルの概略構成を示す断面図と平面図。

【図１１】第５の実施形態に係わるマトリックス型表示
パネルの概略構成を示す断面図と平面図。

【図１２】第６の実施形態に係わるマトリックス型表示
パネルの概略構成を示す平面図。

【図１３】第６の実施形態に係わるマトリックス型表示
パネルの概略構成を示す断面図。

【図１４】従来のマトリックス型表示パネルの構成例を
示す図。

【図１５】表示パネルの画素に構成された電子源の平面
図と表示パネルの断面図。

【図１６】図１４のより具体的な構成例を示す図。

【図１７】電子線励起型蛍光体表示パネルにおける電圧
パルスの印加方法を示す図。

【図１８】図１７の電圧印加に対応する画素の表示状態
を示す図。

【図１９】プラズマディスプレイパネルの構成例を示す
図。

【図２０】プラズマディスプレイパネルの１画素構成を
示す図。

【図２１】表示パネルにおいて輝度傾斜が生じる様子を
示す図。

【図２２】表示パネルの左右に駆動回路を設けた場合の
問題点を説明するための図。

【符号の説明】

１１，１１１…アレイ基板（リアプレート）１２，９２，１０２，１１２，１２４…走査線配線１４，１０３，１２６…信号線配線１６…真空封止部１７…平面型電子源２３，４３，９３，１１３，１３９…裏面配線２４…ベースフィルム２７…対向基板（フェースプレート）２８…蛍光体層及びアノード電極２９…封止領域３１…異方性導電膜３２…駆動ＩＣ３３…テープキャリア３４…制御回路基板１０１…基板１０４…ＭｇＯ誘電体層１０５…ＺｎＳ発光層１０６…ＳｉＮｘ保護膜１１６…銀ペーストによる導電部１１７…フリットガラス１２５…維持パルス用配線１３１…ガラス基板（第１の基板）１３５…対向基板（第２の基板）１３７…蛍光体層１３９…裏面配線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/30 ３６５Ｇ０９Ｆ 9/30 ３６５Ｚ 9/313 9/313 ＺＨ０１Ｊ 31/12 Ｈ０１Ｊ 31/12 Ｃ (72)発明者西村孝司埼玉県深谷市幡羅町一丁目９番地２株式会社東芝深谷工場内Ｆターム(参考） 5C036 EF01 EF06 EG02 EG33 EG34 EG41 EG45 EG48 EG50 5C094 AA04 AA07 AA13 AA21 AA22 AA24 AA48 AA53 BA27 BA31 BA32 BA34 CA19 DB03 DB04 EA10 EB02 EB10 FA01 FA02 FB12 GB10 5G435 AA01 AA16 AA18 BB02 BB05 BB06 CC09 EE34 EE36 EE41 GG33 HH06 HH12 KK05

Claims

【特許請求の範囲】

【請求項１】表示パネル本体に、互いに平行な複数本の
走査線配線とこれと交差する方向に設けられた互いに平
行な複数本の信号線配線を有し、且つこれら走査線配線
と信号線配線の各交点で定義される互いに独立な表示画
素を有するマトリックス型表示パネルであって、前記表示パネル本体の表示画像が映し出されるパネル表
面とは反対側のパネル裏面に、前記走査線配線及び信号
線配線の少なくとも一方と前記表示パネル本体の両端部
で接続する複数本の裏面配線が設置されていることを特
徴とするマトリックス型表示パネル。
【請求項２】前記パネル裏面のほぼ中央部で前記裏面配
線に駆動用ＩＣの出力を接続し、該裏面配線と接続され
る前記表示パネル本体の走査線配線に駆動電圧を印加す
ることを特徴とする請求項１記載のマトリックス型表示
パネル。
【請求項３】前記裏面配線は、Ｃｕを含む金属薄膜若し
くは金属箔から加工形成された配線、又はＡｇを含むス
クリーン印刷配線からなることを特徴とする請求項１記
載のマトリックス型表示パネル。
【請求項４】前記裏面配線は、前記パネル裏面に固定さ
れていることを特徴とする請求項３記載のマトリックス
型表示パネル。
【請求項５】前記裏面配線の形成方向と直交する方向で
且つ前記表示パネル本体の端部に対応する位置に、電磁
輻射ノイズを遮断するためのシールド手段が設けられて
いることを特徴とする請求項１記載のマトリックス型表
示パネル。
【請求項６】表面側に、互いに平行な複数本の走査線配
線とこれと直交する方向に設けられた互いに平行な複数
本の信号線配線を有し、且つこれら走査線配線と信号線
配線の各交点で定義される互いに独立な表示画素を有
し、該表示画素には電界放出型の電子源が形成されたア
レイ基板と、表面側に電圧印加のためのアノード電極と
電子線励起型蛍光体層が形成され、前記アレイ基板と表
面同士が対向配置された対向基板とを有し、各々の基板
が所定の間隔を保ち、両基板間が真空排気された電界放
出型電子源駆動のマトリックス型蛍光体表示パネルであ
って、前記アレイ基板の裏面側に、前記走査線配線及び信号線
配線の少なくとも一方と基板両端部で接続する複数本の
裏面配線が設置されていることを特徴とするマトリック
ス型蛍光体表示パネル。
【請求項７】前記電子源は平面型電子源であり、前記裏
面配線は選択パルスが印加される走査線配線に接続され
ていることを特徴とする請求項６記載のマトリックス型
蛍光体表示パネル。
【請求項８】表面側に互いに平行な複数本の走査線配線
が形成された第１の基板と、表面側に互いに平行な複数
本の信号線配線が形成された第２の基板とが、各々の配
線が互いに直交する位置関係となるように表面同士を対
向させ所定の間隔を保って支持され、走査線配線と信号
線配線の各交点で定義される互いに独立な表示画素に対
応する位置に紫外線励起型の蛍光体層が第２の基板に形
成され、両基板間に放電ガスを充填した紫外線励起型の
マトリックス型蛍光体表示パネルであって、第２の基板の裏面側に、前記走査線配線及び信号線配線
の少なくとも一方と基板両端部で接続する複数本の裏面
配線が設置されていることを特徴とするマトリックス型
蛍光体表示パネル。
【請求項９】基板の表面側に、互いに平行な複数本の走
査線配線とこれと直交する方向に設けられた互いに平行
な複数本の信号線配線を有し、これら走査線配線と信号
線配線の少なくとも一方が可視光を透過する透明電極か
らなり、両配線の各交点で定義される互いに独立な表示
画素を有し、該表示画素には走査線配線と信号線配線に
より電流若しくは電界駆動される発光層が設置された発
光型のマトリックス型表示パネルであって、前記基板の表示画像が映し出される基板表面とは異なる
基板裏面に、前記走査線配線及び信号線配線の少なくと
も一方と基板両端部で接続する複数本の裏面配線が設置
されていることを特徴とするマトリックス型表示パネ
ル。
【請求項１０】前記パネル表面上に形成された配線と前
記パネル裏面上に形成された配線が、前記表示パネル本
体に形成されたスルーホールを介して接続されているこ
とを特徴とする請求項１記載のマトリックス型表示パネ
ル。