JP4417027B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP4417027B2
JP4417027B2 JP2003144190A JP2003144190A JP4417027B2 JP 4417027 B2 JP4417027 B2 JP 4417027B2 JP 2003144190 A JP2003144190 A JP 2003144190A JP 2003144190 A JP2003144190 A JP 2003144190A JP 4417027 B2 JP4417027 B2 JP 4417027B2
Authority
JP
Japan
Prior art keywords
barrier film
film
layer
emitting device
formation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003144190A
Other languages
English (en)
Other versions
JP2004347822A (ja
JP2004347822A5 (ja
Inventor
潤 小山
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003144190A priority Critical patent/JP4417027B2/ja
Priority to US10/848,144 priority patent/US7271411B2/en
Publication of JP2004347822A publication Critical patent/JP2004347822A/ja
Publication of JP2004347822A5 publication Critical patent/JP2004347822A5/ja
Application granted granted Critical
Publication of JP4417027B2 publication Critical patent/JP4417027B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、一対の電極間に電界発光層を挟んでなる電界発光素子を有する発光装置およびその作製方法に関する。特に、発光装置の回路配置及び封止構造に関する。
【0002】
【従来の技術】
最近、電界発光素子を利用したディスプレイパネルの研究が盛んに進められている。電界発光素子は一対の電極(陽極と陰極)に挟まれた電解発光層よりなり、電極間に電圧をかけることで電解発光層が光を発する。この電界発光素子を用いたディスプレイは、電極間に挟んだ電解発光層そのものが発光するため、従来のものより、一層の小型薄型化の可能性が見込まれている。
【0003】
この小型軽量化のさまたげとして、外付け回路の存在が挙げられる。外付けで回路を形成すると、その回路の実装だけではなく、回路と画素部を形成する基板とをつなぐFPC(フレキシブルプリント配線)等の配線も必要となり、小型薄型化は困難となる。
【0004】
従来のアモルファスシリコンによるTFT(薄膜トランジスタ)では移動度が低く、画素部と同じ基板上に信号線駆動回路や、信号処理回路などの形成は困難であった。しかし、低温ポリシリコンなど比較的低い温度で移動度の高い半導体層が形成できるようになった現在は、これら回路を画素部と同じ基板上に形成することも行われるようになってきている。例えば図9に示したように、FPC904が接続された基板905上に信号線駆動回路901、902、信号処理回路903が形成さている。907は電界発光素子を封止するためのシール材であり、908は封止基板である。このように画素部906と同一基板上にこれら回路を作り込むことによって、外付け部品が不要となり、より一層の小型薄型化が可能となる。
【0005】
ところで、これだけ小型薄型化が見込まれる電界発光素子を利用したディスプレイパネルであるため、当然のごとく携帯端末用としての使用が見込まれている。しかし、携帯端末用のディスプレイでの使用は雨天の屋外での使用や落下の危険性など、据え置きのディスプレイより過酷な条件下におかれることが予想される。よって、そのような過酷な条件下においても劣化や故障の少ないより高い信頼性が、小型薄型化されたディスプレイには要求されることとなる。
【0006】
ところが、電界発光素子は、電解発光層が有機材料や有機材料の一部に無機材料を使用しているために水分や酸素等により劣化しやすく、それによりダークスポットやシュリンクが発生してしまうことがある。
【0007】
このような問題を防ぐ方法として、絶縁退場に形成された電界発光素子をその周辺に形成されたシール材及びカバー材で囲まれた密閉空間に備え、その密閉空間やカバー材周辺に樹脂などの充填材を設け外部からの水分や酸素の進入を防ぐという方法も知られている(例えば特許文献1参照)。
【0008】
【特許文献1】
特開平13−203076号公報
【0009】
しかし、このような方法を用いても未だ要求に応えることが可能な信頼性を確保するまでには至っていない。
【0010】
【発明が解決しようとする課題】
そこで、本発明ではより小型化が可能な発光装置の構造及びその小型化された発光装置に要求される信頼性を満足させることが可能であるような発光装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
そこで、本発明は、電界発光素子を有する発光装置において、基板上に形成されたTFT、配線及び電界発光素子が外部からの水分や酸素の進入を防ぐ機能を有するバリア膜で覆われ、さらに薄膜素子で形成された信号処理回路の少なくとも一部がFPCなどの配線接続部が形成されている領域が前記基板の一辺に沿って伸長した領域に配置されることを特徴とする表示装置を提供する。
【0012】
本発明の構成は、基板上にバリア膜で覆われた発光素子を有する発光装置であって、前記発光装置には前記基板上に配線接続部が形成されており、前記配線接続部が形成されている領域を前記基板の一辺に沿って伸長した領域に薄膜素子で構成された信号処理回路の少なくとも一部が形成されていることを特徴としている。
【0013】
なお、上記構成によって、バリア膜により水分や酸素が進入することを防ぐことができ信頼性を大幅に向上させることが可能となる。さらにデッドスペースであった配線接続部脇のスペースを使用することで発光装置の額縁領域を小さくすることが可能となり発光装置の小型化が可能となり結果、非常に携帯端末に最適な構成となる。また、信号処理回路をバリア膜の外側に設けることで、封止部分を横切る配線の数を減らすことができ、配線とバリア膜の境目より進入する水分や酸素の量を減らすことができるため、さらに信頼性を増すことが可能となる。
【0014】
本発明の構成は、基板上に形成された配線接続部と、前記基板上に形成された第1のバリア膜と前記第1のバリア膜上に形成されたTFT形成層と、前記TFT形成層上に形成された第2のバリア膜と、前記第2のバリア膜上に形成された配線形成層と、前記配線形成層状に形成された第3のバリア膜と前記第3のバリア膜上に形成された電界発光素子形成層と、前記電界発光素子形成層状に形成された第4のバリア膜とを有し、前記第2のバリア膜は前記TFT形成層の一部に形成された第1の開口部において前記第1のバリア膜と接し、前記配線接続部が形成されている領域を前記基板の一辺に沿って伸長した領域に薄膜素子で構成された信号処理回路の少なくとも一部が形成されており、前記信号処理回路は前記第2のバリア膜が前記第1のバリア膜と接している場所より基板の外周側に形成されていることを特徴とした発光装置である。
【0015】
なお、上記構成において、第1の開口部を形成した後、第2のバリア膜を形成することによって、第1のバリア膜と接した構造を得ることができるので、TFTを有するTFT形成層に外部から水分や酸素が進入するのを防ぐことができる。さらに第1の開口部に形成される第2のバリア膜は、基板面(横方向)に対して縦方向に形成されることから、横方向からの水分や酸素の進入を防ぐのに非常に効果的である。また、さらにデッドスペースであった配線接続部脇のスペースを使用することで発光装置の額縁領域を小さくすることが可能となり発光装置の小型化が可能となり結果、非常に携帯端末に最適な構成となる。また、信号処理回路をバリア膜の外側に設けることで、封止部分となる第1のバリア膜と第2のバリア膜が接している場所を横切る配線の数を減らすことができ、配線とバリア膜の境目より進入する水分や酸素の量を減らすことができるため、さらに信頼性を増すことが可能となる。
【0016】
さらに上記構成において、前記第3のバリア膜は、前記配線形成層の一部であって、前記TFT形成層との積層部分に形成された第2の開口部において、前記第1のバリア膜及び第2のバリア膜とそれぞれ接し、かつ、前記TFT形成層は前記第1のバリア膜及び前記第3のバリア膜に挟まれた空間に備えられており、前記信号処理回路は前記第3のバリア膜が前記第1のバリア膜と接している場所及び前記第3のバリア膜が前記第2のバリア膜と接している場所より基板の外周側に形成されていることを特徴とした発光装置であるいることを特徴とする。
【0017】
なお、この場合において、第2の開口部を形成した後、第3のバリア膜を形成することによって、第3のバリア膜が第1のバリア膜だけでなく、第2のバリア膜と接した構造を得ることができるので、TFTと電界発光素子を電気的に接続する配線が形成された配線形成層に外部から水分や酸素が進入するのを防ぐことができる。さらに、第2の開口部に形成される第3のバリア膜は、基板面(横方向)に対して縦方向に形成されることから、横方向からの水分や酸素の進入を防ぐのに非常に効果的である。
【0018】
さらに、上記各構成において、前記第4のバリア膜は、前記第3のバリア膜と接し、かつ、前記電界発光素子形成層は、前記第3のバリア膜及び前記第4のバリア膜に挟まれており、前記第4のバリア膜が前記第3のバリア膜と接している場所より基板の外周側に形成されていることを特徴とする。
【0019】
また、本発明の別の構成は、基板上に形成された配線接続部と、前記基板上に形成された第1のバリア膜と、前記第1のバリア膜上に形成されたTFT形成層前記TFT形成層上に形成された第2のバリア膜と、前記第2のバリア膜状に形成された配線形成層と、前記配線形成層状に形成された第3のバリア膜と、前記第3のバリア膜上に形成された電界発光素子形成層と、前記電界発光素子形成層上に形成された第4のバリア膜とを有し、前記TFT形成層は、前記第1のバリア膜及び前記第2のバリア膜に覆われ、前記配線接続部が形成されている領域を前記基板の一辺に沿って伸長した領域に薄膜素子で構成された信号処理回路の少なくとも一部が形成されており、前記信号処理回路は前記第2のバリア膜が前記第1のバリア膜と接している場所より基板の外周側に形成されていることを特徴とした発光装置である。
【0020】
なお、上記構成において、前記配線形成層は、前記第2のバリア膜及び前記第3のバリア膜に覆われており、また前記電界発光素子形成層は、前記第3のバリア膜及び前記第4のバリア膜に覆われていて、前記信号処理回路は前記第3のバリア膜が前記第2のバリア膜と接している場所及び前記第4のバリア膜が前記第3のバリア膜と接している場所より基板の外周側に形成されていることをを特徴とする。
【0021】
なお、本発明において、前記第1のバリア膜、前記第2のバリア膜、前記第3のバリア膜、及び前記第4のバリア膜は、それぞれ窒化珪素膜、窒化酸化珪素膜、または窒素含有炭素膜から選ばれた一種、または複数種からなることを特徴とする。なお、上述の窒化珪素膜、窒化酸化珪素膜、または窒素含有炭素膜はスパッタリング法により形成されることが望ましい。
【0022】
【発明の実施の形態】
(実施の形態1)
図1(A)は本発明の発光装置の上面である。本実施形態は図1に示すように絶縁基板101上にTFTで構成された画素部108、ソース信号線駆動回路105、ゲート信号線駆動回路106、シール材104、封止基板102によって構成されている。発光装置を駆動する電気信号は配線103より入力され、配線接続部の横にアライメントマーク110、111、が配置されている
【0023】
従来例と異なるのは信号処理回路112をシール材の外側に出し、配線接続部が形成されている領域を画素部が形成されていない方向に拡張した領域、すなわち本実施の形態では配線接続部の横に配置していることである。
【0024】
尚、本明細書で記載する信号処理回路は音声信号処理回路、画像信号処理回路、コントローラ回路、CPU、メモリ回路など様々な回路が可能である。
【0025】
次に、本発明におけるバリア膜の構造について図1(A)A−A'における断面図である図1(B―1)を用いて説明する。基板110上には、第1のバリア膜131が形成され、その上に駆動回路部及び画素部がTFT(薄膜トランジスタ)により形成されている。ここでは、駆動回路部であるソース側駆動回路105と、画素部108が示されている。
【0026】
そして、これらのTFTを覆って形成される層間絶縁膜140上には、第2のバリア膜132が形成されている。第2のバリア膜は層間絶縁膜140の端部付近に開けられた第1のバリア膜に達する開口部を覆って形成されており、開口部の底部で第1のバリア膜と第2のバリア膜は接触している。
【0027】
さらに、第2のバリア膜132上にTFTのソース領域、もしくはドレイン領域と電気的に接続される配線を覆って形成される層間絶縁膜141上には、第3のバリア膜133が形成されている。第3のバリア膜は層間絶縁膜141の端部付近に開けられた第1のバリア膜に達する開口部を覆って形成されており、開口部の底部で第1のバリア膜と第3のバリア膜は接触している。
【0028】
画素部102は、スイッチング用TFT111と、電流制御用TFT112とそのドレインに電気的に接続された第1の電極113とを含む複数の画素により形成される。なお、第3のバリア膜133上に形成される第1の電極113の端部を覆って絶縁物114が形成されている。
【0029】
第1の電極113上には、電界発光層116、および第2の電極117がそれぞれ形成されている。本実施例では、第1の電極113が陽極として機能し、第2の電極117が陰極として機能する。さらに、第2の電極117と絶縁物114を覆って第4のバリア膜134が形成される。
【0030】
第1のシール剤104および第2のシール剤150で封止基板102を素子基板101と貼り合わせることにより、電界発光素子118が内部に備えられた封止構造を完成させることができる。
【0031】
また、封止構造の異なる構成について図1(B―2)を用いて説明する。図1(B―2)も図1(A)A−A'における断面図である。
【0032】
図1(B―2)に示す構造は、基板上に形成されるTFTや、TFTと電気的に接続される電界発光素子の構造は図1(B―1)に示したものと同様であるため、図1(B―1)において説明したのと同じ名称である場合には、図1(B―2)においても同様であるので説明は省略することとする。
【0033】
なお、図1(B―2)に示すような形状とすることにより、第1のバリア膜231と第2のバリア膜232とが一部で接して形成されるので、TFT形成層を完全に覆った構造を形成することができる。また、第2のバリア膜232と第3のバリア膜233とが一部で接して形成されるので、配線形成層を完全に覆った構造とすることができる。さらに、第3のバリア膜233と第4のバリア膜234とが一部で接して形成されるので、電界発光素子形成層を完全に覆われた構造とすることができ、これらの層に外部(特に横方向)から水分や酸素が侵入するのを防ぐことができる。
【0034】
このように、従来はデッドスペースになりがちであった配線接続部が形成されている領域を画素部が形成されていない方向に拡張した領域に信号処理回路を配置することによって、シール材104の内側の面積を縮小することが可能であり、発光装置の大きさを小さくすることが可能になる。このように小型化された発光装置に対して上述したようなバリア膜を設けることでこれらの層に外部(特に横方向)から水分や酸素が侵入するのを防ぐことができ、大幅に信頼性を増すことが可能となり、携帯端末のディスプレイとして好適に用いることが可能となる。また、信号処理回路をシール材、及び封止部の外側に設けることで、信号処理回路に入る配線はシール部及び封止部を横切ることが無く、バリア膜と配線の接触部から進入する水分及び酸素を低減させることが可能となり、より一層信頼性が増すこととなる。
【0035】
【実施例】
(実施例1)
本発明に用いられる信号処理回路の一例を示す。信号処理回路の一例として、
図7に音声信号処理回路を示す。図7にはD/A変換回路からスピーカー駆動端子までを記述している。音声信号処理回路はD/A変換回路501、D/A変換バッファ回路1002、プリアンプ1003、スピーカー駆動用非反転アンプ1004、スピーカー駆動用反転アンプ1005、スピーカー駆動端子1006、1007、カップリングコンデンサ1008、1009、、平滑コンデンサ1031、1032、1033,1034、プリアンプ帰還抵抗1016、スピーカー駆動用アンプ利得設定抵抗1017〜1020、D/A変換回路電源1021、アナログデジタル切り換えスイッチ1023、アナログ信号入力端子1024より構成される。
【0036】
以下、その動作を説明する。パラレルデジタル音声信号はD/A変換回路1001によってアナログに変換され、バッファ回路1002を介してスイッチ1023に入力される。一方アナログ音声信号は入力端子1024よりコンデンサ1009を通してプリアンプ1003に入力される。プリアンプ1003は抵抗1016と抵抗1015の比によって利得が決定され増幅をおこなう。次に、プリアンプの出力信号はスイッチ1023に入力される。スイッチ1023はD/Aの出力もしくはアナログ入力信号を選択し、選択した信号をコンデンサ1010を介してスピーカー駆動用非反転駆動アンプ504及びスピーカー駆動用反転アンプ505で増幅し、スピーカー駆動端子1006、1007に出力する。
【0037】
このような、音声信号処理回路に代表される信号処理回路を配線接続部を基板の一辺に沿って伸長した領域に形成することによって外付けの部品を減らすことができ、製品の小型化及び信頼性の向上に貢献する。さらに、電界発光表示装置における額縁領域を狭くすることができるため、より一層の小型化が実現される。
(実施例2)
本発明の実施の一例について図2を用いて説明する。本発明における発光装置の封止構造について、図2(A)(B)を用いて説明する。
【0038】
図2(A)において、基板301上に第1のバリア膜302が形成されている。なお、第1のバリア膜302を形成する材料としては、窒化珪素膜、窒化酸化珪素膜、または窒素含有炭素膜から選ばれた一種、または複数種を用いることができ、スパッタリング法やCVD法等により50〜500nmの膜厚で形成すればよい。
【0039】
そして、第1のバリア膜302上には、複数のTFT(薄膜トランジスタ)が層間絶縁膜に覆われてなるTFT形成層303が形成されている。なお、ここでいうTFTは、公知の方法を用いて形成された、公知の構造を有するものであれば、特に限定されることなく用いることができる。TFT形成層303の一部には第1の開口部320が形成され、TFT形成層303および第1の開口部320(露出したTFT形成層303の側面を含む)を覆って第2のバリア膜304が形成される。なお、第2のバリア膜304を形成する材料としては、窒化珪素膜、窒化酸化珪素膜、または窒素含有炭素膜から選ばれた一種、または複数種を用いることができ、スパッタリング法やCVD法等により50〜500nmの膜厚で形成すればよい。
【0040】
次に、第2のバリア膜304上に配線形成層305が形成される。なお、配線形成層305には、絶縁材料で形成された絶縁膜の一部に導電性の材料からなる配線が形成されている。配線形成層305の一部には第2の開口部321が形成され、配線形成層305、および第1の開口部320(露出した配線形成層305、およびTFT形成層303の側面を含む)を覆って第3のバリア膜306が形成される。なお、第3のバリア膜306を形成する材料としては、窒化珪素膜、窒化酸化珪素膜、または窒素含有炭素膜から選ばれた一種、または複数種を用いることができ、スパッタリング法やCVD法等により50〜500nmの膜厚で形成すればよい。
【0041】
次に、第3のバリア膜306上に電界発光素子を含む電界発光素子形成層307が形成される。なお、電界発光素子は、一対の電極間に電界発光層を挟んでなる構造を有する。
【0042】
また、電界発光素子形成層307に形成された電界発光素子は、配線形成層305に形成された配線を介して、TFT形成層303に形成されたTFTの一部と電気的に接続されている。なお、ここでTFTと接続される電界発光素子の一方の電極を第1の電極と呼び、第1の電極上に電界発光層を挟んで形成される他方の電極を第2の電極と呼ぶ。本発明において、第1の電極、第2の電極のどちらが陽極、もしくは陰極であっても良く、また、第1の電極、第2の電極のいずれか一方が透光性、もしくは両方が透光性を有する構造とすることもできる。
【0043】
陽極を形成する場合に用いる陽極材料としては、仕事関数の大きい(仕事関数4.0eV以上)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。なお、陽極材料の具体例としては、ITO(indium tin oxide)、酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、または金属材料の窒化物(TiN)等を用いることができる。
【0044】
一方、陰極を形成する場合に用いる陰極材料としては、仕事関数の小さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。なお、陰極材料の具体例としては、元素周期律の1族または2族に属する元素、すなわちLiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、CaF2)の他、希土類金属を含む遷移金属を用いて形成することができるが、Al、Ag、ITO等の金属(合金を含む)との積層により形成することもできる。
【0045】
なお、上述した陽極材料及び陰極材料は、蒸着法、スパッタリング法等により形成することができ、その膜厚は、10〜500nmとするのが好ましい。
【0046】
また、本発明の電界発光層には公知の材料を用いることができ、低分子系材料および高分子系材料のいずれを用いることもできる。さらに、有機化合物材料のみから成るものだけでなく、無機化合物を一部に含めることもできる。
【0047】
なお、本発明における電界発光素子の構成としては、例えば1)陽極/発光層/陰極、2)陽極/正孔輸送層/発光層/陰極、3)陽極/正孔輸送層/発光層/電子輸送層/陰極、4)陽極/正孔注入層/正孔輸送層/発光層/電子輸送層/陰極、5)陽極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/陰極、6)陽極/正孔注入層/正孔輸送層/発光層/ホールブロッキング層(正孔阻止層)/電子輸送層/陰極、7)陽極/正孔注入層/正孔輸送層/発光層/ホールブロッキング層(正孔阻止層)/電子輸送層/電子注入層/陰極等が挙げられる。
【0048】
本実施の形態に示す電界発光素子形成層307は、第3のバリア膜306と完全に重なることなく小さく形成されている。すなわち、電界発光素子形成層307を形成した後も第3のバリア膜306が表面に露出した構造となる。これは、図2(A)の封止基板310側から素子形成層311を見たとき、電界発光素子形成層307の周辺に第3のバリア膜306が露出する構造となる。
【0049】
次に、第4のバリア膜308が形成される。この時、第4のバリア膜308は、図2(A)に示す領域323において、第3のバリア膜306と接して形成される。このような構造とすることにより、電界発光素子形成層307は、第3のバリア膜306と第4のバリア膜308とにより完全に覆われた構造を形成することができる。なお、第4のバリア膜308を形成する材料としては、窒化珪素膜、窒化酸化珪素膜、または窒素含有炭素膜から選ばれた一種、または複数種を用いることができ、スパッタリング法やCVD法等により50nm〜3μmの膜厚で形成すればよい。
【0050】
以上により、基板上に第1のバリア膜302、TFT形成層303、第2のバリア膜304、配線形成層305、第3のバリア膜306、電界発光素子形成層307、第4のバリア膜308を含む素子形成層311が形成される。このような構造とすることにより、素子形成層311の各層に外部から水分や酸素が侵入するのを防ぐことができる。
【0051】
次に、素子形成層311上にシール剤を形成する。本実施の形態では、基板301上の素子形成層311と重ならない位置(外側)に第1のシール剤309を形成し、第1のシール剤309で覆われた領域(内側)に第2のシール剤312を形成する。
【0052】
なお、第1のシール剤309は、基板間隔を保持するギャップ材(フィラー、微粒子など)を含み、第2のシール剤312よりも粘度が高い紫外線硬化型樹脂もしくは熱硬化型樹脂等を用いることが好ましい。具体的には、エポキシ系樹脂を用いることができる。また、第2のシール剤312は、透明性を有する紫外線硬化型樹脂や、熱硬化型樹脂等を用いることとし、内部に紫外線吸収剤を分散させたものを用いるのが好ましい。具体的には、エポキシ系樹脂や、アクリレート系(ウレタンアクリレート)の樹脂を用いることができる。
【0053】
さらに、第2のシール剤に分散される紫外線吸収剤としては、ベンゾトリアゾール系、ベンゾフェノン系、サリシレート系の化合物が挙げられる。
【0054】
ベンゾトリアゾール系の化合物としては、2−(5−メチル−2−ヒドロキシフェニル)ベンゾトリアゾール、2−[2−ヒドロキシ−3,5−ビス(α,α−ジメチルベンジル)フェニル]−2H−ベンゾトリアゾール、2−(3,5−ジ−t−ブチル−2−ヒドロキシフェニル)ベンゾトリアゾール、2−(3−t−ブチル−5−メチル−2−ヒドロキシフェニル)−5−クロロベンゾトリアゾール、2−(3,5−ジ−t−ブチル−2−ヒドロキシフェニル)−5−クロロベンゾトリアゾール、2−(3,5−ジ−t−アシル−2−ヒドロキシフェニル)ベンゾトリアゾール、2−(2’−ヒドロキシ5’−t−オクチルフェニル)ベンゾトリアゾール等を用いることができる。
【0055】
また、ベンゾフェノン系の化合物としては、2,4−ジヒドトキシベンゾフェノン、2−ヒドロキシ−4−メトキシベンゾフェノン、2−ヒドロキシ−4−メトキシベンゾフェノン、2−ヒドロキシ−4−オクチルベンゾフェノン、4−ドデシルオキシ−2−ヒドロキシベンゾフェノン、4−ベンジルオキシ−2−ヒドロキシベンゾフェノン、2,2’,4,4’−テトラヒドロキシベンゾフェノン、2,2’−ジヒドロキシ−4,4’−ジメトキシベンゾフェノン等を用いることができる。
【0056】
また、サリシレート系の化合物としては、フェニルサリシレート、4−t−ブチルフェニルサリシレート等を用いることができる。
【0057】
その他にもベンゾエート系の化合物である2,4−ジ−t−ブチルフェニル−3’,5’−ジ−t−ブチル−4−ヒドロキシベンゾエートや、トリアジン系の化合物である2−[4−[(2−ヒドロキシ−3−ドデシルオキシプロピル)オキシ]−2−ヒドロキシフェニル]−4,6−ビス(2,4−ジメチルフェニル)1,3,5−トリアジン等を用いることもできる。
【0058】
なお、本発明においては、第1のシール剤309はあってもなくても良いが、均一な封止形状を得るためには、第1のシール剤を用いた方が好ましい。
【0059】
以上のように、シール剤を介して基板301と封止基板310とを貼り合わせることにより、図2(A)に示す封止構造を完成させることができる。
【0060】
また、本発明では、図2(A)に示す構造の他に図2(B)に示す構造とすることもできる。
【0061】
図2(B)の構造の場合には、素子形成層411に含まれるTFT形成層403、配線形成層405、および電界発光素子形成層407の形状が図2(A)に示す構造と異なっている。それに伴い第1のバリア膜402、第2のバリア膜404、第3のバリア膜406、第4のバリア膜408の形状も図2(B)に示すようにそれぞれ異なっている。図2(B)に示す基板401、TFT形成層403、配線形成層405、電界発光素子形成層407、第1のバリア膜402、第2のバリア膜404、第3のバリア膜406、第4のバリア膜408、シール剤409、および封止基板410における構成や、これらを形成する材料は、図2(A)において説明したものと同様であるので、省略することとする。
【0062】
図4(B)に示すような形状とすることにより、第1のバリア膜402と第2のバリア膜404とが領域423で接して形成されるのでTFT形成層403を完全に覆った構造を形成することができる。また、第2のバリア膜404と第3のバリア膜406とが領域421で接して形成されるので配線形成層405を完全に覆った構造とすることができる。さらに、第3のバリア膜406と第4のバリア膜408とが領域420で接して形成されるので電界発光素子形成層407を完全に覆われた構造とすることができ、これらの層に外部(特に横方向)から水分や酸素が侵入するのを防ぐことができる。
【0063】
本実施例は実施の形態及び実施例1と組み合わせることが可能であり、それによりより一層の信頼性向上がえられ、形態端末におけるディスプレイとしてより好適な電界発光表示装置を作成することができる。
【0064】
(実施例3)
以下に、封止部分の構造及び作製方法について図8(A)(B)を用いて詳しく説明する。
【0065】
図8(A)は、実施の形態において、図2(A)で示した構造を有する場合の好ましい実施例について説明する。
【0066】
図8(A)において、基板801上に第1のバリア膜802が形成される。本実施例では、スパッタリング法により窒化珪素膜を100nmの膜厚で形成する。
【0067】
次に、第1のバリア膜802上にTFT803が形成される。なお、TFT803は、不純物領域(ソース領域、ドレイン領域)、チャネル形成領域、ゲート絶縁膜、およびゲート電極を少なくとも有している。また、TFT形成層811には、複数のTFTが形成されるが、図8(A)に示すTFT803は、後で形成される電界発光素子の第1の電極と電気的に接続されるTFT(電流制御用TFTともいう)を示している。そして、TFT803を覆って、第1の層間絶縁膜815が形成されている。なお、ここで形成される第1の層間絶縁膜815は、絶縁材料を用いて単層で形成することもできるが、複数の絶縁材料を用いた積層構造とすることもできる。絶縁材料としては、具体的には、無機材料(酸化珪素、窒化珪素、酸化窒化珪素など)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンまたはSOG)等の材料を用いることができるが、本実施例では、窒化珪素膜を100nmの膜厚で形成した第1の層とアクリルを1.00μmの膜厚で形成した第2の層との積層構造で形成される。このようにして、TFT形成層811が形成される。
【0068】
次に、TFT形成層811の一部に開口部が形成される。ここでは、第1の層間絶縁膜815、およびゲート絶縁膜の一部に開口部が形成される。
【0069】
そして、開口部を含むTFT形成層811上に第2のバリア膜804が形成される。本実施例では、スパッタリング法により窒化珪素膜を100nmの膜厚で形成する。この時、第2のバリア膜804は、第1のバリア膜802の一部と接して形成されるため、TFT形成層811が、第1のバリア膜802および第2のバリア膜804で覆われた構造とすることができる。
【0070】
次に、第2のバリア膜804、第1の層間絶縁膜815、およびゲート絶縁膜の一部にTFT803の不純物領域に到達する開口部を形成した後、導電膜の成膜およびパターニングを行うことにより、配線805が形成される。配線材料としては、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することができるが、本実施例では、膜厚30nmの窒化タンタル膜と膜厚370nmのタングステン膜を順次積層してなる膜を用いることとする。そして、配線805を覆って、第2の層間絶縁膜816が形成される。なお、ここで形成される第2の層間絶縁膜816は、絶縁材料を用いて単層で形成することもできるが、複数の絶縁材料を用いた積層構造とすることもできる。絶縁材料としては、具体的には、無機材料(酸化珪素、窒化珪素、酸化窒化珪素など)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテン、SOG)等の材料を用いることができるが、本実施例における第2の層間絶縁膜816は、アクリルを用いて1.00μmの膜厚で形成される。このようにして、配線形成層812が形成される。
【0071】
次に、配線形成層812およびTFT形成層811の一部に開口部が形成される。ここでは、第2の層間絶縁膜816、第2のバリア膜804、第1の層間絶縁膜815、およびゲート絶縁膜の一部に開口部が形成される。
【0072】
そして、開口部を含む配線形成層812上に第3のバリア膜806が形成される。本実施例では、スパッタリング法により窒化珪素膜を100nmの膜厚で形成する。この時、第3のバリア膜806は、第2のバリア膜804の一部と接して形成されるため、配線形成層812が、第2のバリア膜804および第3のバリア膜806で覆われた構造とすることができる。
【0073】
次に、第3のバリア膜806、および第2の層間絶縁膜816の一部に配線805に到達する開口部を形成した後、導電膜の成膜およびパターニングを行うことにより、第1の電極807が形成される。なお、本実施例の場合には、第1の電極807は透明導電膜を用いて形成される。具体的には、ITOを用い、スパッタリング法により110nmの膜厚で形成する。
【0074】
そして、第1の電極807の端部を覆って、絶縁層(バンク、隔壁、障壁、土手などと呼ばれる)817が形成される。なお、ここで形成される絶縁層817は、絶縁材料を用いて単層で形成することもできるが、複数の絶縁材料を用いた積層構造とすることもできる。絶縁材料としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素など)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテン、SOG)等を用いることができるが、ここでは感光性の有機樹脂であるアクリルを用い、1.45μmの膜厚で形成する。
【0075】
ここで、絶縁層817は、第3のバリア膜806と完全に重なることなく小さく形成されている。すなわち、電界発光素子形成層813を形成した後も第3のバリア膜806が表面に露出した構造となる。
【0076】
次に、第1の電極807上に電界発光層808が形成される。電界発光層808は、発光層のみの単層構造とすることもできるが、複数の材料を用いた積層構造とすることもできる。なお、本実施例では、Cu−Pcからなる正孔注入層、α−NPDからなる正孔輸送層、および発光層であるAlq3を積層して得られる電界発光層808を用いることとする。
【0077】
次に、電界発光層808上に第2の電極809が形成される。なお、ここでは、メタルマスクを用いて導電膜をパターニングすることにより、第2の電極809を形成する。本実施例の場合、第2の電極809は陰極であることから、第2の電極809の材料としては、Mg:Ag、Mg:In、Al:Li、CaF2、CaNなどの合金、または周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した導電膜を用いることができる。本実施例では、第2の電極809側からも光を通過させる構造とするため、1nm〜10nmのアルミニウム膜、もしくはLiを微量に含むアルミニウム膜を用いることとする。また、1nm〜10nmのアルミニウム膜を形成する前に陰極バッファー層としてCaF2、MgF2、またはBaF2からなる透光性を有する層(膜厚1nm〜5nm)を形成してもよい。このようにして、電界発光素子形成層813が形成される。
【0078】
そして、電界発光素子形成層813上に第4のバリア膜810が形成される。本実施例では、スパッタリング法により窒化珪素膜を100nmの膜厚で形成する。
【0079】
この時、第4のバリア膜810は、第3のバリア膜806の一部と接して形成されるため、電界発光素子形成層813が、第3のバリア膜806および第4のバリア膜810で覆われた構造とすることができる。
【0080】
以上の様な構造とすることにより、基板上に形成されたTFT形成層811、配線形成層812、および電界発光素子形成層813の各層に対して外部(特に横方向)から水分や酸素が侵入するのを防ぐ封止構造を形成することができる。
【0081】
また、図8(B)には、実施の形態において、図2(B)で示した構造を有する場合の好ましい実施例について示す。
【0082】
図8(B)に示す構造は、基板上に形成されるTFTや、TFTと電気的に接続される電界発光素子の構造が図8(A)に示したものと同様であるが、TFT形成層825、配線形成層826、および電界発光素子形成層827の構造が異なるため、第2のバリア膜823、第3のバリア膜824、および第4のバリア膜825の形状が異なっている。
【0083】
具体的には、基板上に形成されたTFT形成層826よりも配線形成層827が小さく形成されており、配線形成層827の周辺には、TFT形成層826の上に形成された第2のバリア膜823が露出している。また、配線形成層827よりも電界発光素子形成層828が小さく形成されており、電界発光素子形成層828の周辺には、配線形成層827の上に形成された第3のバリア膜824が露出している。
【0084】
なお、図8(B)に示すような形状とすることにより、第1のバリア膜822と第2のバリア膜823とがTFT形成層826の周辺で接して形成されるので、TFT形成層826を完全に覆った構造を形成することができる。また、第2のバリア膜823と第3のバリア膜824とが配線形成層827の周辺で接して形成されるので、配線形成層827を完全に覆った構造とすることができる。さらに、第3のバリア膜824と第4のバリア膜825とが電界発光素子形成層828の周辺で接して形成されるので、電界発光素子形成層828を完全に覆われた構造とすることができ、これらの層に外部(特に横方向)から水分や酸素が侵入するのを防ぐことができる。本実施例は実施の形態及び実施例1、実施例2と組み合わせて使用することができる。さらに組み合わせることでより高い信頼性を得ることができる。
【0085】
(実施例4)
本実施例では、同一基板上に画素部と、画素部の周辺に形成される駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)が形成される発光装置の構成と封止構造について、図3〜図6を用いて説明する。
【0086】
なお、信号処理回路は実施の形態1の図1(A)のようなFPCの横の位置に形成することとし、TFT作製工程と同時に形成すればよい。多層配線化などする場合は必要に応じてプロセスを加えればよい。
【0087】
まず、基板600上に第1のバリア膜601を形成する。
【0088】
基板600としては、ガラス基板、石英基板、セラミック基板などを用いることができる。第1のバリア膜601としては、酸化珪素、窒化珪素、酸化窒化珪素の単層膜、もしくはこれらを組み合わせた積層膜を用いることができる。また、第1のバリア膜601は、スパッタリング法により形成された膜であっても良いし、CVD法により形成された膜であっても良い。
【0089】
本実施例では、スパッタリング法により形成された膜厚100nmの窒化珪素膜を用いる。ターゲットには珪素を用い、スパッタガスにN2およびArとを用い、それぞれのガスの流量比を20/20(sccm)とする。また、成膜時の圧力は0.4Pa、成膜電力は800Wで、半径6inchの円型ターゲットを用いる。なお、成膜温度は、室温〜200℃程度で行うことができるが、本実施例では.200℃で成膜を行う。
【0090】
次に、第1のバリア膜601上に複数のTFTを形成する。なお、ここで形成されるTFTは、画素部だけでなく、駆動回路部にも同時に形成される。
【0091】
本発明におけるTFTおよびその作製方法は、特に限定されることはなく、公知の方法を用いて形成することができる。
【0092】
本発明に用いることができるTFTの構造は、図3(B)に示すとおりである。まず、非晶質構造を有する半導体膜(ここではアモルファスシリコン膜)を形成し、この半導体膜を固相成長法やレーザー結晶化法等の公知の結晶化技術を用いて結晶化させた後、結晶構造を有する半導体膜をパターニングすることにより、島状に分離された半導体層を形成する。
【0093】
次に、半導体層を覆うゲート絶縁膜607をプラズマCVD法により、膜厚を40〜150nmとして珪素を含む絶縁膜で形成する。
【0094】
次に、ゲート絶縁膜607上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層形成する。第1の導電膜及び第2の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することができるが、本実施例では、第1の導電膜として膜厚30nmの窒化タンタル膜、第2の導電膜として膜厚370nmのタングステン膜を順次積層する。
【0095】
次に、第1の導電膜、および第2の導電膜を順次エッチングすることにより、TFTのゲート電極(621〜624)を形成する。なお、これらのゲート電極(621〜624)は、それぞれ第1の導電層(621a〜624a)と第2の導電層(621b〜624b)との積層構造を有している。
【0096】
次に、先に形成した半導体層に不純物を添加することにより、不純物領域が形成される。なお、半導体に対してp型を付与する不純物元素には、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)など周期律第13族元素が知られている。なお、半導体に対してn型を付与する不純物元素としては周期律15族に属する元素、典型的にはリン(P)または砒素(As)が知られている。
【0097】
第1の不純物領域630には1×1016〜1×1017/cm3の濃度範囲でn型を付与する不純物元素が添加されている。ここでは、第1の不純物領域630と同じ濃度範囲の領域をn--領域とも呼ぶ。
【0098】
第2の不純物領域634、635には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素が添加されている。ここでは、第2の不純物領域と同じ濃度範囲の領域をn+領域とも呼ぶ。
【0099】
第3の不純物領域637には、1×1018〜1×1019/cm3の濃度範囲でn型を付与する不純物元素が添加されている。ここでは、第3の不純物領域637と同じ濃度範囲の領域をn-領域とも呼ぶ。
【0100】
第4の不純物領域641、642には1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加されている。ここでは、第4の不純物領域641、642と同じ濃度範囲の領域をp+領域とも呼ぶ。
【0101】
第5の不純物領域643、644には1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されている。ここでは、第5の不純物領域と同じ濃度範囲の領域をp-領域とも呼ぶ。
【0102】
なお、不純物領域でない半導体層の一部(501〜504)をチャネル形成領域と呼ぶこととする。
【0103】
以上のようにTFTを形成した後、TFTを覆う絶縁膜を形成する。本実施例では、無機材料からなる絶縁膜を形成し、これを第1の層間絶縁膜645とよぶ。具体的には、プラズマCVD法により膜厚100nmの窒化珪素膜を形成する。勿論、この絶縁膜は窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0104】
次に、第1の層間絶縁膜645上に有機絶縁材料からなる第2の層間絶縁膜646を形成する。本実施例では、塗布法によりアクリルからなる膜を1.0〜2.0μmの膜厚に形成する。
【0105】
このように、第2の層間絶縁膜646を有機材料で形成することにより、表面を良好に平坦化させることができる。また、有機材料646は一般に誘電率が低いので、寄生容量を低減することができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜645として形成した酸化珪素膜、酸化窒化珪素膜、窒化珪素膜などと組み合わせて用いると良い。
【0106】
次に、図4(A)に示すように第2の層間絶縁膜646、第1の層間絶縁膜645、およびゲート絶縁膜607の一部をエッチングすることにより、開口部(1)647を形成する。
【0107】
まず、第2の層間絶縁膜646のエッチングを行う。この場合には、CF4とO2とHeとを原料ガスに用いることにより、第2の層間絶縁膜646のエッチングを行う。
【0108】
次に、第1の層間絶縁膜645のエッチングを行う。この場合には、第1の条件でCF4とO2とHeとを原料ガスに用い、第2の条件でCHF3を原料ガスに用いたエッチングを行うことにより、第1の層間絶縁膜645のエッチングを行う。
【0109】
さらに、ゲート絶縁膜607のエッチングを行う。この場合には、CHF3とを原料ガスに用いることにより、ゲート絶縁膜607のエッチングを行う。以上のようにして、開口部(1)647が形成される。
【0110】
なお、本発明において、開口部(1)647を形成する場合には、上述したエッチング法のみならず、インクジェット法を用いて、エッチング液を所望の位置に塗布することにより、所望の位置に開口部を(1)647を形成するという方法を用いることもできる。
【0111】
その他の方法として、エッチングにより開口部を(1)647を形成するのではなく、先に形成されるゲート絶縁膜607、第1の層間絶縁膜645、および第2の層間絶縁膜646のそれぞれを絶縁材料(例えば、無機材料(酸化珪素、窒化珪素、酸化窒化珪素などを溶媒中に分散させた溶液)や、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンまたはSOG等))を塗布液とするインクジェット法を用いて所望の位置に形成することにより、上述したようなエッチング法を用いたパターニング工程を省略することも可能である。
【0112】
次に、図4(B)に示すように第2のバリア膜648を形成する。第2のバリア膜648としては、酸化珪素、窒化珪素、酸化窒化珪素の単層膜、もしくはこれらを組み合わせた積層膜を用いることができる。また、第2のバリア膜648は、スパッタリング法により形成された膜であっても良いし、CVD法により形成された膜であっても良い。本実施例では、スパッタリング法により形成された膜厚100nmの窒化珪素膜を用いる。
【0113】
次に、それぞれのTFTが有するソース領域またはドレイン領域に達するコンタクトホールを形成する。なお、コンタクトホールの形成にはドライエッチング法を用い、以下に示す条件で第2のバリア膜648、第2の層間絶縁膜646、第1の層間絶縁膜645、およびゲート絶縁膜607をエッチングすることにより形成する。
【0114】
まず、第2のバリア膜648のエッチングを行う。この場合には、CF4とO2とHeとを原料ガスに用いることにより、第2のバリア膜648のエッチングを行う。
【0115】
次に、第2の層間絶縁膜646、第1の層間絶縁膜645、ゲート絶縁膜607のエッチングを順次行う。この場合のエッチング条件は、先に第2の層間絶縁膜646、第1の層間絶縁膜645、ゲート絶縁膜607のエッチングをエッチングした場合の条件と同様の条件を用いればよいので省略する。
【0116】
その後、Al、Ti、Mo、Wなどを用いて配線を形成する。これらの電極及び画素電極の材料は、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性に優れた材料を用いることが望ましい。こうして、配線651〜658が形成される(図4(C))。
【0117】
次に、有機絶縁材料からなる第3の層間絶縁膜660を形成する。本実施例では、塗布法によりアクリルからなる膜を1.0〜5.0μmの膜厚に形成する。
【0118】
次に、図5(A)に示すように第3の層間絶縁膜660、第2のバリア膜648、第2の層間絶縁膜646、第1の層間絶縁膜645、およびゲート絶縁膜607の一部をエッチングすることにより、開口部(2)661を形成する。
【0119】
まず、第3の層間絶縁膜660のエッチングを行う。この場合には、CF4とO2とHeとを原料ガスに用いたエッチングを行うことにより、第3の層間絶縁膜660のエッチングを行う。
【0120】
次に、第2のバリア膜648、第2の層間絶縁膜646、第1の層間絶縁膜645、ゲート絶縁膜607のエッチングを順次行う。この場合のエッチング条件は、先に第2のバリア膜648、第2の層間絶縁膜646、第1の層間絶縁膜645、ゲート絶縁膜607のエッチングをエッチングした場合の条件と同様の条件を用いればよいので省略する。
【0121】
なお、本発明において、開口部(2)661を形成する場合には、上述したエッチング法のみならず、インクジェット法を用いて、エッチング液を所望の位置に塗布することにより、所望の位置に開口部を(2)661を形成するという方法を用いることもできる。
【0122】
その他の方法として、エッチングにより開口部(2)661を形成するのではなく、先に形成されるゲート絶縁膜607、第1の層間絶縁膜645、第2の層間絶縁膜646、および第3の層間絶縁膜660のそれぞれを絶縁材料(例えば、無機材料(酸化珪素、窒化珪素、酸化窒化珪素などを溶媒中に分散させた溶液)や、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンまたはSOG等))を塗布液とするインクジェット法を用いて所望の位置に形成することにより、上述したようなエッチング法を用いたパターニング工程を省略することも可能である。
【0123】
次に、図5(B)に示すように第3のバリア膜662を形成する。第3のバリア膜662としては、酸化珪素、窒化珪素、酸化窒化珪素の単層膜、もしくはこれらを組み合わせた積層膜を用いることができる。また、第3のバリア膜662は、スパッタリング法により形成された膜であっても良いし、CVD法により形成された膜であっても良い。本実施例では、スパッタリング法により形成された膜厚100nmの窒化珪素膜を用いる。
【0124】
次に、一部のTFTが有する配線に達する開口部(3)663を形成する。なお、開口部(3)663の形成にはドライエッチング法を用い、以下に示す条件で第3のバリア膜662、および第3の層間絶縁膜660をエッチングすることにより形成する。
【0125】
まず、第3のバリア膜662のエッチングを行う。この場合には、CF4とO2とHeとを原料ガスに用いたエッチングを行うことにより、第3のバリア膜662のエッチングを行う。
【0126】
次に、第3の層間絶縁膜660のエッチングを順次行う。この場合のエッチング条件は、先に第3の層間絶縁膜660のエッチングをエッチングした場合の条件と同様の条件を用いればよいので省略する。
【0127】
次に、第3のバリア膜662上に透光性の透明導電膜を形成する。透明導電膜を形成する材料としては、酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いることができ、本実施例では、ITOをスパッタリング法により110nmの膜厚で形成する。
【0128】
そして、ITOからなる透明導電膜上にレジストからなるマスクを形成した後、これを酸系のエッチャントを用いたウエットエッチング法によりエッチングして第1の電極664を形成する(図5(C))。
【0129】
次に有機材料からなる絶縁層665を形成する。具体的には、感光性アクリルを用いてスピンコーティング法により膜厚1.45μmで成膜した後、フォトリソグラフィ−法によりパターニングを行った後で、第1の電極(陽極)664と重なる位置、および基板上の端部であって第3のバリア膜662に開口部(4)(610、611)を形成するようにエッチング処理を行い、絶縁層665を形成する(図6(A))。
【0130】
なお、この場合のエッチング条件としては、CF4とO2とHeとを原料ガスに用い、エッチングを行う。
【0131】
なお、本発明において、開口部(4)(670、671)を形成する場合には、上述したエッチング法のみならず、インクジェット法を用いて、エッチング液を所望の位置に塗布することにより、所望の位置に開口部(4)(670、671)を形成するという方法を用いることもできる。
【0132】
その他の方法として、エッチングにより開口部(4)(670、671)を形成するのではなく、先に形成される絶縁層665のそれぞれを絶縁材料(例えば、無機材料(酸化珪素、窒化珪素、酸化窒化珪素などを溶媒中に分散させた溶液)や、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンまたはSOG等))を塗布液とするインクジェット法インクジェット法を用いて所望の位置に形成することにより、上述したようなエッチング法を用いたパターニング工程を省略することも可能である。
【0133】
次に、絶縁層665の開口部に露出している第1の電極(陽極)664上に電界発光層666を形成する(図6(B))。なお、電界発光層666は、少なくとも発光層を含み、正孔注入層、正孔輸送層、ブロッキング層、電子輸送層、および電子注入層といったキャリアに対する機能の異なる層のいずれか一つ、もしくは複数を組み合わせて積層することにより形成される。
【0134】
また、電界発光層666を形成する材料としては、低分子系、高分子系の公知の有機化合物を用いることができる。
【0135】
なお、電界発光層666を形成する材料として、具体的には以下に示すような材料を用いることができる。
【0136】
正孔注入層を形成する正孔注入材料としては、有機化合物であればポルフィリン系の化合物が有効であり、フタロシアニン(以下、H2−Pcと示す)、銅フタロシアニン(以下、Cu−Pcと示す)などがある。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(以下、PSSと示す)をドープしたポリエチレンジオキシチオフェン(以下、PEDOTと示す)や、ポリアニリン、ポリビニルカルバゾール(以下、PVKと示す)などが挙げられる。
【0137】
正孔輸送層を形成する正孔輸送材料としては、芳香族アミン系(すなわち、ベンゼン環−窒素の結合を有するもの)の化合物が好適である。広く用いられている材料として、例えば、先に述べたTPDの他、その誘導体である4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(以下、「α−NPD」と記す)や、4,4',4''−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(以下、「TDATA」と記す)、4,4',4''−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(以下、「MTDATA」と記す)などのスターバースト型芳香族アミン化合物が挙げられる。
【0138】
発光層を形成する発光材料としては、具体的には、トリス(8−キノリノラト)アルミニウム(以下、Alq3と示す)、トリス(4−メチル−8−キノリノラト)アルミニウム(以下、Almq3と示す)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(以下、BeBq2と示す)、ビス(2−メチル−8−キノリノラト)−(4−ヒドロキシ−ビフェニリル)−アルミニウム(以下、BAlqと示す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(以下、Zn(BOX)2と示す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(以下、Zn(BTZ)2と示す)などの金属錯体の他、各種蛍光色素が有効である。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料としては、トリス(2−フェニルピリジン)イリジウム(以下、Ir(ppy)3と示す)、2,3,7,8,12,13,17,18−オクタエチル−21H,23H−ポルフィリン−白金(以下、PtOEPと示す)などが知られている。
【0139】
電子輸送層を形成する電子輸送材料としては、金属錯体がよく用いられ、先に述べたAlq3、Almq3、BeBq2などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体や、混合配位子錯体であるBAlqなどが好適である。また、Zn(BOX)2、Zn(BTZ)2などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(以下、PBDと示す)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(以下、OXD−7と示す)などのオキサジアゾール誘導体、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(以下、TAZと示す)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(以下、p−EtTAZと示す)などのトリアゾール誘導体、バソフェナントロリン(以下、BPhenと示す)、バソキュプロイン(以下、BCPと示す)などのフェナントロリン誘導体が電子輸送性を有する。
【0140】
その他、ブロッキング層を含める場合には、ブロッキング層を形成する正孔阻止材料として、上で述べたBAlq、OXD−7、TAZ、p−EtTAZ、BPhen、BCPなどが、励起エネルギーレベルが高いため有効である。
【0141】
以上に示した材料を組み合わせて用い、第1の電極(陽極)上に形成することにより電界発光層666を形成することができる。
【0142】
次に、図6(B)に示すように電界発光層666を覆って、第2の電極(陰極)667を形成する。なお、本実施例では、電界発光層666と接して形成されるフッ化カルシウム(CaF2)もしくはフッ化バリウム(BaF2)からなる陰極バッファー層(図示せず)とアルミニウムからなる導電膜を積層することにより第2の電極(陰極)667を形成する。具体的には、陰極バッファー層としてフッ化カルシウムからなる膜を1nmの膜厚で形成し、アルミニウムを100nmの膜厚で形成することにより、第2の電極(陰極)667を形成する。
【0143】
なお、第2の電極667を形成するための陰極材料としては、仕事関数の小さい導電膜であれば、公知の他の材料を用いることもできる。
【0144】
さらに、第2の電極667上に第4のバリア膜669を形成する。第4のバリア膜669としては、酸化珪素、窒化珪素、酸化窒化珪素の単層膜、もしくはこれらを組み合わせた積層膜を用いることができる。また、第4のバリア膜669は、スパッタリング法により形成された膜であっても良いし、CVD法により形成された膜であっても良い。本実施例では、スパッタリング法により形成された膜厚100nmの窒化珪素膜を用いる。
【0145】
以上の様にして、nチャネル型TFT701、pチャネル型TFT702を有する駆動回路705と、nチャネル型TFTからなるスイッチング用TFT703、pチャネル型TFTからなる電流制御用TFT704とを有する画素部706を同一基板上に備え、かつ、外部(特に横方向)から水分や酸素が侵入するのを防ぐ構造を形成することができ信頼性が向上する。また信号処理回路がFPC横のデッドスペースに形成されているため、小型化も可能である上、シール部、封止部を横切る配線が信号処理回路の分減るため、シール部、封止部と配線の接続部より進入する水分や酸素の量を減らすことができ、ますます信頼性が向上することとなる(図6(B))。本実施例は実施の形態及び実施例1〜3と組み合わせて使用することができる。
【0146】
(実施例5)
本実施例では、本発明の電界発光素子を有する発光装置を用いて完成させた様々な電気器具について説明する。
【0147】
本発明の発光装置を用いて作製された電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置)などが挙げられる。これらの電気器具の具体例を図10に示す。
【0148】
図10(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の発光装置をその表示部2003に用いることにより作製される。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
【0149】
図10(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の発光装置をその表示部2203に用いることにより作製される。
【0150】
図10(C)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の発光装置をその表示部2302に用いることにより作製される。
【0151】
図10(D)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の発光装置をこれら表示部A、B2403、2404に用いることにより作製される。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0152】
図10(E)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の発光装置をその表示部2502に用いることにより作製される。
【0153】
図10(F)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明の発光装置をその表示部2602に用いることにより作製される。
【0154】
ここで図10(G)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明の発光装置をその表示部2703に用いることにより作製される。
【0155】
【発明の効果】
本発明によって、バリア膜により水分や酸素が進入することを防ぐことができ信頼性を大幅に向上させることが可能となる。さらにデッドスペースであった配線接続部脇のスペースを使用することで発光装置の額縁領域を小さくすることが可能となり発光装置の小型化が可能となり結果、非常に携帯端末に最適な構成となる。また、信号処理回路をバリア膜の外側に設けることで、封止部分を横切る配線の数を減らすことができ、配線とバリア膜の境目より進入する水分や酸素の量を減らすことができるため、さらに信頼性を増すことが可能となる。
【図面の簡単な説明】
【図1】 実施の形態1を表す図。
【図2】 実施例2を表す図。
【図3】 実施例4を表す図。
【図4】 実施例4を表す図。
【図5】 実施例4を表す図。
【図6】 実施例4を表す図。
【図7】 実施例1を表す図。
【図8】 実施例3を表す図。
【図9】 従来の形態を示す図。
【図10】 実施例5を表す図。

Claims (10)

  1. 基板上に形成された配線接続部、及び薄膜素子で形成された信号処理回路を有する発光装置であって、
    前記基板上に形成された第1のバリア膜と、
    前記第1のバリア膜上に形成された薄膜トランジスタ形成層と、
    前記薄膜トランジスタ形成層上に形成された第2のバリア膜と、
    前記第2のバリア膜上に形成された配線形成層と、
    前記配線形成層上に形成された第3のバリア膜と、
    前記第3のバリア膜上に形成された電界発光素子形成層と、
    前記電界発光素子形成層上に形成された第4のバリア膜とを有し、
    前記第2のバリア膜は、前記薄膜トランジスタ形成層の端部付近を囲むように形成された第1の開口部において前記第1のバリア膜と接し
    前記第3のバリア膜は、前記薄膜トランジスタ形成層及び前記配線形成層の端部付近を囲むように形成された第2の開口部において前記第1のバリア膜及び前記第2のバリア膜とそれぞれ接し
    前記第4のバリア膜は、前記薄膜トランジスタ形成層、前記配線形成層、及び前記電界発光素子形成層を覆っており、
    前記配線接続部が形成されている領域を前記基板の一辺に沿って伸長した領域に、前記信号処理回路の少なくとも一部が形成されており、
    前記信号処理回路は、前記第4のバリア膜の外側に設けられていることを特徴とする発光装置。
  2. 請求項において、前記第4のバリア膜は、前記電界発光素子形成層の周辺において前記第3のバリア膜と接していることを特徴とする発光装置。
  3. 請求項1または2において、前記薄膜トランジスタ形成層は前記第1のバリア膜及び前記第2のバリア膜に挟まれていることを特徴とする発光装置。
  4. 請求項1乃至3のいずれか一において、前記配線形成層は前記第2のバリア膜及び前記第3のバリア膜に挟まれていることを特徴とする発光装置。
  5. 請求項1乃至4のいずれか一において、前記電界発光素子形成層は前記第3のバリア膜及び前記第4のバリア膜に挟まれていることを特徴とする発光装置。
  6. 請求項乃至のいずれか一において、前記第1のバリア膜は窒化珪素膜、窒化酸化珪素膜、もしくは窒素含有炭素膜から選ばれた一種、または複数種からなることを特徴とする発光装置。
  7. 請求項乃至のいずれか一において、前記第2のバリア膜は窒化珪素膜、窒化酸化珪素膜、もしくは窒素含有炭素膜から選ばれた一種、または複数種からなることを特徴とする発光装置。
  8. 請求項乃至のいずれか一において、前記第3のバリア膜は窒化珪素膜、窒化酸化珪素膜、もしくは窒素含有炭素膜から選ばれた一種、または複数種からなることを特徴とする発光装置。
  9. 請求項乃至のいずれか一において、前記第4のバリア膜は窒化珪素膜、窒化酸化珪素膜、もしくは窒素含有炭素膜から選ばれた一種、または複数種からなることを特徴とする発光装置。
  10. 請求項1乃至のいずれか一において、前記信号処理回路は音声信号処理回路、画像信号処理回路、コントローラ回路、CPU、またはメモリ回路であることを特徴とする発光装置。
JP2003144190A 2003-05-21 2003-05-21 発光装置 Expired - Fee Related JP4417027B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003144190A JP4417027B2 (ja) 2003-05-21 2003-05-21 発光装置
US10/848,144 US7271411B2 (en) 2003-05-21 2004-05-19 Light emitting device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003144190A JP4417027B2 (ja) 2003-05-21 2003-05-21 発光装置

Publications (3)

Publication Number Publication Date
JP2004347822A JP2004347822A (ja) 2004-12-09
JP2004347822A5 JP2004347822A5 (ja) 2006-06-15
JP4417027B2 true JP4417027B2 (ja) 2010-02-17

Family

ID=33447522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003144190A Expired - Fee Related JP4417027B2 (ja) 2003-05-21 2003-05-21 発光装置

Country Status (2)

Country Link
US (1) US7271411B2 (ja)
JP (1) JP4417027B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US7928654B2 (en) * 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4188807B2 (ja) * 2003-11-20 2008-12-03 三菱電機株式会社 表示装置および表示装置の製造方法
TWI362231B (en) * 2003-11-21 2012-04-11 Semiconductor Energy Lab Display device
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US7183147B2 (en) * 2004-03-25 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method for manufacturing thereof and electronic appliance
JP4211710B2 (ja) * 2004-08-04 2009-01-21 セイコーエプソン株式会社 ラインヘッドモジュールおよび画像形成装置
KR100685845B1 (ko) 2005-10-21 2007-02-22 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR101235135B1 (ko) * 2005-12-19 2013-02-20 삼성디스플레이 주식회사 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
WO2007074499A1 (ja) * 2005-12-26 2007-07-05 Toyo Ink Mfg. Co., Ltd. 有機電界発光素子
US7999372B2 (en) 2006-01-25 2011-08-16 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method of fabricating the same
JP2009037809A (ja) * 2007-07-31 2009-02-19 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス装置およびその製造方法
TW201002129A (en) * 2008-02-20 2010-01-01 Fuji Electric Holdings Organic el display and manufacturing method thereof
EP2346020A4 (en) 2008-10-02 2014-12-31 Sharp Kk DISPLAY DEVICE SUBSTRATE, DISPLAY DEVICE SUBSTRATE MANUFACTURING METHOD, DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY (LCD) DEVICE, LCD PRODUCTION METHOD AND ORGANIC ELECTROLUMINESCENCE DISPLAY DEVICE
CN102203841B (zh) * 2008-11-26 2014-01-22 夏普株式会社 显示装置
BRPI0922269A2 (pt) 2008-12-05 2018-10-23 Sharp Kk substrato para dispositivo de exibição e dispositivo de exibição
TR201909059T4 (tr) * 2009-02-05 2019-07-22 Koninklijke Philips Nv Kapsüllenen elektro-ışıldayan cihaz.
KR102138213B1 (ko) 2010-11-24 2020-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 광 디바이스 및 유기 광 디바이스의 보호 부재
JP5970198B2 (ja) 2011-02-14 2016-08-17 株式会社半導体エネルギー研究所 照明装置
US8764504B2 (en) 2011-02-25 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Lighting device and method for manufacturing the same
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102093393B1 (ko) * 2013-08-14 2020-03-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US9876064B2 (en) 2013-08-30 2018-01-23 Lg Display Co., Ltd. Flexible organic electroluminescent device and method for fabricating the same
JP2015216072A (ja) * 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機el装置及びその製造方法
JP2016062874A (ja) * 2014-09-22 2016-04-25 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法、並びに画像表示装置の検査方法
CN104409656B (zh) * 2014-11-27 2017-02-22 京东方科技集团股份有限公司 一种有机电致发光器件及其制备方法、显示装置
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
KR102517446B1 (ko) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN105552247B (zh) * 2015-12-08 2018-10-26 上海天马微电子有限公司 复合基板、柔性显示装置及其制备方法
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP6830011B2 (ja) * 2017-03-01 2021-02-17 株式会社ジャパンディスプレイ 有機el表示装置
JP6433629B1 (ja) * 2017-12-22 2018-12-05 堺ディスプレイプロダクト株式会社 表示装置および表示装置の製造方法
KR20210025738A (ko) * 2019-08-27 2021-03-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110854287A (zh) * 2019-10-23 2020-02-28 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法、显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US664732A (en) * 1898-10-28 1900-12-25 William Hale Driggs Gun-mount.
JPH06267656A (ja) * 1993-03-15 1994-09-22 Fuji Electric Co Ltd 電場発光素子
JP3954152B2 (ja) * 1997-04-25 2007-08-08 シチズンホールディングス株式会社 パネルの基板とフレキシブル配線板の接続構成及びそれを用いた液晶表示装置
JPH11352516A (ja) * 1998-06-09 1999-12-24 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示パネル
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP2001052864A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3858135B2 (ja) * 1999-08-17 2006-12-13 カシオ計算機株式会社 半導体装置の接合構造
US7112115B1 (en) 1999-11-09 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2001144295A (ja) * 1999-11-12 2001-05-25 Toshiba Corp 通信装置
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2002131772A (ja) * 2000-10-20 2002-05-09 Rohm Co Ltd 液晶表示装置の構造
US6664732B2 (en) 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP4024510B2 (ja) * 2001-10-10 2007-12-19 株式会社半導体エネルギー研究所 記録媒体、および基材
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
US7164155B2 (en) * 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7230271B2 (en) * 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
JP4188188B2 (ja) * 2003-05-21 2008-11-26 株式会社半導体エネルギー研究所 液晶表示装置

Also Published As

Publication number Publication date
US20040232418A1 (en) 2004-11-25
JP2004347822A (ja) 2004-12-09
US7271411B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
JP4417027B2 (ja) 発光装置
JP7389181B2 (ja) 発光装置
JP6891210B2 (ja) 表示装置
US7476908B2 (en) Light emitting device
JP4417026B2 (ja) 発光装置
JP2004178981A6 (ja) 発光装置
JP2006128099A (ja) 表示装置及びその作製方法
JP5409854B2 (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees