JP2002131772A - 液晶表示装置の構造 - Google Patents
液晶表示装置の構造Info
- Publication number
- JP2002131772A JP2002131772A JP2000321440A JP2000321440A JP2002131772A JP 2002131772 A JP2002131772 A JP 2002131772A JP 2000321440 A JP2000321440 A JP 2000321440A JP 2000321440 A JP2000321440 A JP 2000321440A JP 2002131772 A JP2002131772 A JP 2002131772A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- liquid crystal
- crystal display
- display device
- protruding portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶を封入して貼り合わせた二枚透明基板の
うち一方の透明基板１に、他方の透明基板２における一
つの側面２ａより突出するはみ出し部１ａを設けて、こ
の表面に、半導体チップ３を搭載するとともに、複数個
の接続用端子電極４を形成して成る液晶表示装置におい
て、その小型・軽量化を図る。 【解決手段】 前記半導体チップ３と、各接続用端子電
極４とを、前記はみ出し部１ａの長手方向に並べること
により、前記はみ出し部１ａの突出寸法Ｌを小さくす
る。
うち一方の透明基板１に、他方の透明基板２における一
つの側面２ａより突出するはみ出し部１ａを設けて、こ
の表面に、半導体チップ３を搭載するとともに、複数個
の接続用端子電極４を形成して成る液晶表示装置におい
て、その小型・軽量化を図る。 【解決手段】 前記半導体チップ３と、各接続用端子電
極４とを、前記はみ出し部１ａの長手方向に並べること
により、前記はみ出し部１ａの突出寸法Ｌを小さくす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、二枚の透明基板
を、その間に液晶を封入して貼り合わせて成る液晶表示
装置のうち、この液晶表示装置を駆動・制御するための
半導体チップを、前記両透明基板のうち一方の透明基板
に搭載して成る液晶表示装置の構造に関するものであ
る。
を、その間に液晶を封入して貼り合わせて成る液晶表示
装置のうち、この液晶表示装置を駆動・制御するための
半導体チップを、前記両透明基板のうち一方の透明基板
に搭載して成る液晶表示装置の構造に関するものであ
る。
【０００２】
【従来の技術】最近、二枚の透明基板をその間に液晶を
封入して貼り合わせて成る表示部を有する液晶表示装置
は、図４に示すように、二枚の透明基板１，２のうち一
方の透明基板１に、他方の透明基板２における少なくと
も一つの側面２ａより適宜寸法Ｌだけ外向きに突出する
はみ出し部１ａ（一般には、このはみ出し部を額縁と称
する）を一体的に設け、このはみ出し部１ａの表面に、
駆動・制御用の半導体チップ３を搭載するという構成に
することが行われている。
封入して貼り合わせて成る表示部を有する液晶表示装置
は、図４に示すように、二枚の透明基板１，２のうち一
方の透明基板１に、他方の透明基板２における少なくと
も一つの側面２ａより適宜寸法Ｌだけ外向きに突出する
はみ出し部１ａ（一般には、このはみ出し部を額縁と称
する）を一体的に設け、このはみ出し部１ａの表面に、
駆動・制御用の半導体チップ３を搭載するという構成に
することが行われている。
【０００３】なお、図４において、二点鎖線で囲った部
分が、液晶表示装置における表示部である（以下同
様）。
分が、液晶表示装置における表示部である（以下同
様）。
【０００４】しかし、この構成による従来の液晶表示装
置は、前記半導体チップ３から前記両透明基板１，２に
おける各画素用透明電極への多数本のパターン配線６を
避けるために、前記はみ出し部１ａの表面のうち前記半
導体チップ３の外側の部位に、外部に対する接続用端子
電極４の複数個を形成し、この各接続用端子電極４に、
フレキシブルフラットケーブル５等を接続するという構
成にしているから、以下に述べるような問題があった。
置は、前記半導体チップ３から前記両透明基板１，２に
おける各画素用透明電極への多数本のパターン配線６を
避けるために、前記はみ出し部１ａの表面のうち前記半
導体チップ３の外側の部位に、外部に対する接続用端子
電極４の複数個を形成し、この各接続用端子電極４に、
フレキシブルフラットケーブル５等を接続するという構
成にしているから、以下に述べるような問題があった。
【０００５】
【発明が解決しようとする課題】すなわち、前記一方の
透明基板１におけるはみ出し部１ａの表面のうち、これ
に搭載される半導体チップ３の外側の部位に各接続用端
子電極４を形成するという構成にした場合、前記半導体
チップ３と各接続用端子電極４とは、前記はみ出し部１
ａにおける他方の透明基板２の一側面２ａから突出する
方向に並ぶことにより、前記はみ出し部１ａにおける幅
寸法、つまり、他方の透明基板２における一つの側面２
ａからの突出寸法Ｌを、前記半導体チップ３及び各接続
用端子電極４を幅方向に並べて設ける分だけ大きくしな
ければならないから、表示部以外の部分を小型化するこ
とかできず、また、表示部以外の部分が大きいことによ
り、この分だけ重量及び価格のアップを招来するのであ
った。
透明基板１におけるはみ出し部１ａの表面のうち、これ
に搭載される半導体チップ３の外側の部位に各接続用端
子電極４を形成するという構成にした場合、前記半導体
チップ３と各接続用端子電極４とは、前記はみ出し部１
ａにおける他方の透明基板２の一側面２ａから突出する
方向に並ぶことにより、前記はみ出し部１ａにおける幅
寸法、つまり、他方の透明基板２における一つの側面２
ａからの突出寸法Ｌを、前記半導体チップ３及び各接続
用端子電極４を幅方向に並べて設ける分だけ大きくしな
ければならないから、表示部以外の部分を小型化するこ
とかできず、また、表示部以外の部分が大きいことによ
り、この分だけ重量及び価格のアップを招来するのであ
った。
【０００６】本発明は、この問題を解消し、表示部以外
の部分の小型・軽量化を図ることを技術的課題とするも
のである。
の部分の小型・軽量化を図ることを技術的課題とするも
のである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「二枚の透明基板をその間に液晶を封
入して貼り合わせ、この両透明基板のうち一方の透明基
板に、他方の透明基板における少なくとも一つの側面よ
り突出するはみ出し部を設け、このはみ出し部の表面
に、少なくとも一つの半導体チップを搭載するととも
に、外部に対する接続用端子電極の複数個を形成して成
る液晶表示装置において、前記半導体チップと、各接続
用端子電極とを、前記はみ出し部の長手方向に並べて設
ける。」という構成にした。
るため本発明は、「二枚の透明基板をその間に液晶を封
入して貼り合わせ、この両透明基板のうち一方の透明基
板に、他方の透明基板における少なくとも一つの側面よ
り突出するはみ出し部を設け、このはみ出し部の表面
に、少なくとも一つの半導体チップを搭載するととも
に、外部に対する接続用端子電極の複数個を形成して成
る液晶表示装置において、前記半導体チップと、各接続
用端子電極とを、前記はみ出し部の長手方向に並べて設
ける。」という構成にした。
【０００８】
【発明の作用・効果】このように、半導体チップと、各
接続用端子電極とを、一方の透明基板におけるはみ出し
部の表面に、このはみ出し部の長手方向に並べて設ける
ことにより、前記はみ出し部における幅寸法、つまり、
他方の透明基板における一つの側面からの突出寸法を、
従来のように、これら半導体チップ及び各接続用端子電
極をはみ出し部の幅方向に並べて設ける場合よりも大幅
に小さくすることができるから、液晶表示装置のうち表
示部以外の部分の小型・軽量化と、低価格化とを確実に
図ることができるのである。
接続用端子電極とを、一方の透明基板におけるはみ出し
部の表面に、このはみ出し部の長手方向に並べて設ける
ことにより、前記はみ出し部における幅寸法、つまり、
他方の透明基板における一つの側面からの突出寸法を、
従来のように、これら半導体チップ及び各接続用端子電
極をはみ出し部の幅方向に並べて設ける場合よりも大幅
に小さくすることができるから、液晶表示装置のうち表
示部以外の部分の小型・軽量化と、低価格化とを確実に
図ることができるのである。
【０００９】特に、この液晶表示装置を、携帯電話器に
おける各種押しボタンとスピーカとの間の部位に設けた
場合、この液晶表示装置における表示部と各種押しボタ
ンとの間隔、又は液晶表示装置における表示部とスピー
カとの間隔を、前記はみ出し部の幅寸法を小さくできる
分だけ狭くできるから、携帯電話器の小型・軽量を達成
できるのである。
おける各種押しボタンとスピーカとの間の部位に設けた
場合、この液晶表示装置における表示部と各種押しボタ
ンとの間隔、又は液晶表示装置における表示部とスピー
カとの間隔を、前記はみ出し部の幅寸法を小さくできる
分だけ狭くできるから、携帯電話器の小型・軽量を達成
できるのである。
【００１０】この場合、前記半導体チップを、請求項２
に記載したように、複数個の半導体チップに構成するこ
とにより、この各半導体チップと各画素用透明電極とを
繋ぐパターン配線（透明電極膜による）を短くできるか
ら、このパターン配線における電気的抵抗値を小さくで
きるばかりか、この各半導体チップのうち前記他方の透
明基板における一つの側面と直角の方向における幅寸法
を、当該半導体チップを一つにした場合より狭くするこ
とができ、ひいては、これらを搭載する前記はみ出し部
における幅寸法をより小さくできるから、前記した小型
・軽量化を更に助長できる利点がある。
に記載したように、複数個の半導体チップに構成するこ
とにより、この各半導体チップと各画素用透明電極とを
繋ぐパターン配線（透明電極膜による）を短くできるか
ら、このパターン配線における電気的抵抗値を小さくで
きるばかりか、この各半導体チップのうち前記他方の透
明基板における一つの側面と直角の方向における幅寸法
を、当該半導体チップを一つにした場合より狭くするこ
とができ、ひいては、これらを搭載する前記はみ出し部
における幅寸法をより小さくできるから、前記した小型
・軽量化を更に助長できる利点がある。
【００１１】また、半導体チップを複数個に構成する場
合には、請求項３に記載したように、各接続用端子電極
を、各半導体チップの間に配設することにより、これら
の相互間を電気的に接続するパターン配線（透明電極膜
による）を短くできるから、抵抗値及びインピーダンス
を下げることができる利点を有する。
合には、請求項３に記載したように、各接続用端子電極
を、各半導体チップの間に配設することにより、これら
の相互間を電気的に接続するパターン配線（透明電極膜
による）を短くできるから、抵抗値及びインピーダンス
を下げることができる利点を有する。
【００１２】ところで、前記はみ出し部に半導体チップ
を搭載する場合、この半導体チップは、両透明基板にお
ける多数本の画素用透明電極を表示駆動するためのドラ
イバアナログ回路と、これを制御する制御回路及び／又
は記憶回路等とからなるロジック回路とを形成したもの
に構成される。
を搭載する場合、この半導体チップは、両透明基板にお
ける多数本の画素用透明電極を表示駆動するためのドラ
イバアナログ回路と、これを制御する制御回路及び／又
は記憶回路等とからなるロジック回路とを形成したもの
に構成される。
【００１３】前記ドライバアナログ回路は、一般に素子
の数が少ないが高い電圧を必要とするために、回路の微
細度は低く構成されるが、ロジック回路は、素子の数が
遥かに多いが低電圧にできるので、その回路の微細度は
前者のドライバアナログ回路よりも遥かに高いものを用
いることができる。
の数が少ないが高い電圧を必要とするために、回路の微
細度は低く構成されるが、ロジック回路は、素子の数が
遥かに多いが低電圧にできるので、その回路の微細度は
前者のドライバアナログ回路よりも遥かに高いものを用
いることができる。
【００１４】一方、前記半導体チップは、これに液晶表
示装置における多数本の画素用透明電極を接続すること
のために、接続用のパッド数により小型化することがで
きないこともある。このため半導体チップに、前記ロジ
ック回路及びドライバアナログ回路を同時に形成するこ
とは、この半導体チップの全体における回路の微細度
を、ロジック回路を形成することに合わせて、高くしな
ければならなず、換言すると、ドライバアナログ回路の
ような微細度が低くしなければならない部分までも微細
度を高くして製造しなれけばならいから、価格のアップ
を招来することになる。
示装置における多数本の画素用透明電極を接続すること
のために、接続用のパッド数により小型化することがで
きないこともある。このため半導体チップに、前記ロジ
ック回路及びドライバアナログ回路を同時に形成するこ
とは、この半導体チップの全体における回路の微細度
を、ロジック回路を形成することに合わせて、高くしな
ければならなず、換言すると、ドライバアナログ回路の
ような微細度が低くしなければならない部分までも微細
度を高くして製造しなれけばならいから、価格のアップ
を招来することになる。
【００１５】これに対して、本発明は、請求項４に記載
したように、はみ出し部に搭載する半導体チップを、ド
ライバアナログ回路を有する第１半導体チップと、ロジ
ック回路を有する第２半導体チップとにすることを提案
する。
したように、はみ出し部に搭載する半導体チップを、ド
ライバアナログ回路を有する第１半導体チップと、ロジ
ック回路を有する第２半導体チップとにすることを提案
する。
【００１６】このように構成することにより、前記第１
半導体チップを、これに液晶表示装置における多数本の
画素用透明電極を接続するためにパッドの数が変わらな
いとしても、この第１半導体チップには、これにドライ
バアナログ回路を形成するだけで良いことになるから、
この第１半導体チップは、これにロジック回路を設けな
い分だけ小型化できるとともに、その回路の微細度を低
くして、低コストで製造することができる。
半導体チップを、これに液晶表示装置における多数本の
画素用透明電極を接続するためにパッドの数が変わらな
いとしても、この第１半導体チップには、これにドライ
バアナログ回路を形成するだけで良いことになるから、
この第１半導体チップは、これにロジック回路を設けな
い分だけ小型化できるとともに、その回路の微細度を低
くして、低コストで製造することができる。
【００１７】一方、前記第２半導体チップは、これにロ
ジック回路を形成することのために回路の微細度を高く
して製造するものの、その大きさを十分に小型化するこ
とができて、一枚の半導体ウエハーから製造することが
できる個数が多くなり、この第２半導体チップも、低コ
ストで製造できる。一つの半導体チップにした場合より
安価になるとともに、表示部以外の部分の材料を節減で
きることになるので、液晶表示装置の一層の低価格化を
図ることができるのである。
ジック回路を形成することのために回路の微細度を高く
して製造するものの、その大きさを十分に小型化するこ
とができて、一枚の半導体ウエハーから製造することが
できる個数が多くなり、この第２半導体チップも、低コ
ストで製造できる。一つの半導体チップにした場合より
安価になるとともに、表示部以外の部分の材料を節減で
きることになるので、液晶表示装置の一層の低価格化を
図ることができるのである。
【００１８】更にまた、この請求項４においては、請求
項５に記載したように、前記第２半導体チップを、前記
第１半導体チップと、前記各接続用端子電極との間の部
位に配設することにより、これら相互間を電気的に接続
するパターン配線（透明電極膜による）を、第２半導体
チップと各接続用端子電極との間に第１半導体チップを
配設したり、或いは、両半導体チップの間に各接続用端
子電極を配設した場合よりも短くできるから、抵抗値及
びインピーダンスを下げることができる利点を有する。
項５に記載したように、前記第２半導体チップを、前記
第１半導体チップと、前記各接続用端子電極との間の部
位に配設することにより、これら相互間を電気的に接続
するパターン配線（透明電極膜による）を、第２半導体
チップと各接続用端子電極との間に第１半導体チップを
配設したり、或いは、両半導体チップの間に各接続用端
子電極を配設した場合よりも短くできるから、抵抗値及
びインピーダンスを下げることができる利点を有する。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
について説明する。
について説明する。
【００２０】先ず、図１は、第１の実施の形態を示す。
【００２１】この第１の実施の形態は、液晶を封入する
ように互いに貼り合わせて成る二枚の透明基板１，２の
うち、一方の透明基板１に、他方の透明基板２における
少なくとも一つの側面２ａより外向きに適宜寸法Ｌだけ
突出するはみ出し部１ａを一体的に設けて成る液晶表示
装置において、前記はみ出し部１ａの表面に、半導体チ
ップ３を搭載するとともに、この半導体チップ３に対す
る電源、グランド及び各種制御系の外部に対する接続用
端子電極４の複数個を形成する場合に、前記半導体チッ
プ３と、前記各接続用端子電極４とを、前記はみ出し部
１ａの長手方向にに並べて設けるという構成にしたもの
である。
ように互いに貼り合わせて成る二枚の透明基板１，２の
うち、一方の透明基板１に、他方の透明基板２における
少なくとも一つの側面２ａより外向きに適宜寸法Ｌだけ
突出するはみ出し部１ａを一体的に設けて成る液晶表示
装置において、前記はみ出し部１ａの表面に、半導体チ
ップ３を搭載するとともに、この半導体チップ３に対す
る電源、グランド及び各種制御系の外部に対する接続用
端子電極４の複数個を形成する場合に、前記半導体チッ
プ３と、前記各接続用端子電極４とを、前記はみ出し部
１ａの長手方向にに並べて設けるという構成にしたもの
である。
【００２２】なお、前記半導体チップ３には、図示して
いないが、両透明基板１，２における多数本の画素用透
明電極（図示せず）を表示駆動するためのドライバアナ
ログ回路と、これに対する制御回路及び／又は記憶回路
等から成るロジック回路とが形成されていることはいう
までもない。また、前記各接続用端子電極４には、図に
二点鎖線で示すように、フレキシブルフラットケーブル
５が接続される。更にまた、前記はみ出し部１ａには、
前記半導体チップ３と両透明基板１，２におけに各画素
用透明電極とを接続する多数本のパターン配線６が形成
されている。
いないが、両透明基板１，２における多数本の画素用透
明電極（図示せず）を表示駆動するためのドライバアナ
ログ回路と、これに対する制御回路及び／又は記憶回路
等から成るロジック回路とが形成されていることはいう
までもない。また、前記各接続用端子電極４には、図に
二点鎖線で示すように、フレキシブルフラットケーブル
５が接続される。更にまた、前記はみ出し部１ａには、
前記半導体チップ３と両透明基板１，２におけに各画素
用透明電極とを接続する多数本のパターン配線６が形成
されている。
【００２３】このように、はみ出し部１ａの表面に、半
導体チップ３と各接続用端子電極４とを、当該はみ出し
部１ａの長手方向にに並べて設けることにより、前記は
み出し部１ａにおける幅寸法、つまり、他方の透明基板
２における一つの側面２ａからの突出寸法Ｌを、従来の
ように、これら半導体チップ及び各接続用端子電極をは
み出し部の幅方向に並べて設ける場合よりも大幅に小さ
くすることができる。
導体チップ３と各接続用端子電極４とを、当該はみ出し
部１ａの長手方向にに並べて設けることにより、前記は
み出し部１ａにおける幅寸法、つまり、他方の透明基板
２における一つの側面２ａからの突出寸法Ｌを、従来の
ように、これら半導体チップ及び各接続用端子電極をは
み出し部の幅方向に並べて設ける場合よりも大幅に小さ
くすることができる。
【００２４】次に、図２は、第２の実施の形態を示す。
【００２５】この第２の実施の形態は、前記第１の実施
の形態と同様に、液晶を封入するように互いに貼り合わ
せて成る二枚の透明基板１，２のうち、一方の透明基板
１に、他方の透明基板２における少なくとも一つの側面
２ａより外向きに適宜寸法Ｌだけ突出するはみ出し部１
ａを一体的に設けて成る液晶表示装置において、前記は
み出し部１ａの表面に、半導体チップを搭載するととも
に、接続用端子電極４の複数個を形成する場合に、前記
半導体チップを、液晶表示装置における半分を駆動表示
する第１半導体チップ３ａと、液晶表示装置における残
りの半分を駆動表示する第２半導体チップ３ｂとの二つ
に構成して、この二つの半導体３ａ，３ｂと、前記各接
続用端子電極４とを、前記はみ出し部１ａの長手方向に
並べて設けるという構成にしたものである。
の形態と同様に、液晶を封入するように互いに貼り合わ
せて成る二枚の透明基板１，２のうち、一方の透明基板
１に、他方の透明基板２における少なくとも一つの側面
２ａより外向きに適宜寸法Ｌだけ突出するはみ出し部１
ａを一体的に設けて成る液晶表示装置において、前記は
み出し部１ａの表面に、半導体チップを搭載するととも
に、接続用端子電極４の複数個を形成する場合に、前記
半導体チップを、液晶表示装置における半分を駆動表示
する第１半導体チップ３ａと、液晶表示装置における残
りの半分を駆動表示する第２半導体チップ３ｂとの二つ
に構成して、この二つの半導体３ａ，３ｂと、前記各接
続用端子電極４とを、前記はみ出し部１ａの長手方向に
並べて設けるという構成にしたものである。
【００２６】なお、この両半導体チップ３ａ，３ｂに
は、前記第１の実施の形態における一つの半導体チップ
に形成される各種の回路が、半分に分けて形成されてい
ることはいうまでもない。また、前記はみ出し部１ａに
は、前記両半導体チップ３ａ，３ｂと両透明基板１，２
における各画素用透明電極とを接続する多数本のパター
ン配線６ａ，６ｂが形成されている。
は、前記第１の実施の形態における一つの半導体チップ
に形成される各種の回路が、半分に分けて形成されてい
ることはいうまでもない。また、前記はみ出し部１ａに
は、前記両半導体チップ３ａ，３ｂと両透明基板１，２
における各画素用透明電極とを接続する多数本のパター
ン配線６ａ，６ｂが形成されている。
【００２７】この構成によっても、前記はみ出し部１ａ
における幅寸法、つまり、他方の透明基板２における一
つの側面２ａからの突出寸法Ｌを、従来の場合よりも大
幅に小さくすることができる。
における幅寸法、つまり、他方の透明基板２における一
つの側面２ａからの突出寸法Ｌを、従来の場合よりも大
幅に小さくすることができる。
【００２８】これに加えて、第１半導体チップ３ａと、
第２半導体チップ３ｂとの二つに構成したことにより、
この各半導体チップ３ａ，３ｂに形成される各種回路が
半分になり、その分だけ小型化できるので、この各半導
体チップ３ａ，３ｂのうち前記他方の透明基板２におけ
る一つの側面２ａと直角の方向における幅寸法を、一つ
の半導体チップに構成する場合より狭くすることができ
るから、前記はみ出し部における幅寸法をより小さくで
きる。
第２半導体チップ３ｂとの二つに構成したことにより、
この各半導体チップ３ａ，３ｂに形成される各種回路が
半分になり、その分だけ小型化できるので、この各半導
体チップ３ａ，３ｂのうち前記他方の透明基板２におけ
る一つの側面２ａと直角の方向における幅寸法を、一つ
の半導体チップに構成する場合より狭くすることができ
るから、前記はみ出し部における幅寸法をより小さくで
きる。
【００２９】この第２の実施の形態においては、図示し
たように、各半導体チップ３ａ，３ｂの間に、各接続用
端子電極４を配設することにより、この各接続用端子電
極４から各半導体チップ３ａ，３ｂまでの間におけるパ
ターン配線を短くすることができるとともに、この各半
導体チップ３ａ，３ｂから各画素用透明電極に至るパタ
ーン配線６ａ，６ｂを短くできるから、低抵抗化と低イ
ンピーダンス化とを図ることができる。
たように、各半導体チップ３ａ，３ｂの間に、各接続用
端子電極４を配設することにより、この各接続用端子電
極４から各半導体チップ３ａ，３ｂまでの間におけるパ
ターン配線を短くすることができるとともに、この各半
導体チップ３ａ，３ｂから各画素用透明電極に至るパタ
ーン配線６ａ，６ｂを短くできるから、低抵抗化と低イ
ンピーダンス化とを図ることができる。
【００３０】そして、図３は、第３の実施の形態を示
す。
す。
【００３１】この第３の実施の形態は、前記第１の実施
の形態と同様に、液晶を封入するように互いに貼り合わ
せて成る二枚の透明基板１，２のうち、一方の透明基板
１に、他方の透明基板２における少なくとも一つの側面
２ａより外向きに適宜寸法Ｌだけ突出するはみ出し部１
ａを一体的に設けて成る液晶表示装置において、前記は
み出し部１ａの表面に、半導体チップを搭載するととも
に、接続用端子電極４の複数個を形成する場合に、前記
半導体チップを、液晶表示装置の全体に対するドライバ
アナログ回路のみを形成した第１半導体チップ３ｃと、
この第１半導体チップ３ｃを制御するロジック回路のみ
を形成した第２半導体チップ３ｄとに構成し、前記第１
半導体チップ３ｃ、第２半導体チップ３ｄ及び各接続用
端子電極４の三者を、この並び順序で、前記はみ出し部
１ａの長手方向に並べて設けるという構成にしたもので
ある。
の形態と同様に、液晶を封入するように互いに貼り合わ
せて成る二枚の透明基板１，２のうち、一方の透明基板
１に、他方の透明基板２における少なくとも一つの側面
２ａより外向きに適宜寸法Ｌだけ突出するはみ出し部１
ａを一体的に設けて成る液晶表示装置において、前記は
み出し部１ａの表面に、半導体チップを搭載するととも
に、接続用端子電極４の複数個を形成する場合に、前記
半導体チップを、液晶表示装置の全体に対するドライバ
アナログ回路のみを形成した第１半導体チップ３ｃと、
この第１半導体チップ３ｃを制御するロジック回路のみ
を形成した第２半導体チップ３ｄとに構成し、前記第１
半導体チップ３ｃ、第２半導体チップ３ｄ及び各接続用
端子電極４の三者を、この並び順序で、前記はみ出し部
１ａの長手方向に並べて設けるという構成にしたもので
ある。
【００３２】この構成によっても、前記はみ出し部１ａ
における幅寸法、つまり、他方の透明基板２における一
つの側面２ａからの突出寸法Ｌを、従来の場合よりも大
幅に小さくすることができる。
における幅寸法、つまり、他方の透明基板２における一
つの側面２ａからの突出寸法Ｌを、従来の場合よりも大
幅に小さくすることができる。
【００３３】また、半導体チップを、ドライバアナログ
回路のみを形成した第１半導体チップ３ｃと、ロジック
回路のみを形成した第２半導体チップ３ｄとにしたこと
により、大きい第１半導体チップ３ｃは、回路の微細度
を低くして製造できる一方、小さい第２半導体チップ３
ｄを回路の微細度を高くして製造できるから、製造コス
トの低減と、半導体チップの小型化とを図ることかでき
る。
回路のみを形成した第１半導体チップ３ｃと、ロジック
回路のみを形成した第２半導体チップ３ｄとにしたこと
により、大きい第１半導体チップ３ｃは、回路の微細度
を低くして製造できる一方、小さい第２半導体チップ３
ｄを回路の微細度を高くして製造できるから、製造コス
トの低減と、半導体チップの小型化とを図ることかでき
る。
【００３４】この第３の実施の形態においては、前記第
２半導体チップ３ｄを、前記第１半導体チップ３ｃと、
前記各接続用端子電極４との間に部位に配設したことに
より、これら相互間を電気的に接続するパターン配線
（透明電極膜による）を、第２半導体チップ３ｄと各接
続用端子電極４との間に第１半導体チップ３ｃを配設し
たり、或いは、両半導体チップ３ｃ，３ｄの間に各接続
用端子電極４を配設した場合よりも短くできる。
２半導体チップ３ｄを、前記第１半導体チップ３ｃと、
前記各接続用端子電極４との間に部位に配設したことに
より、これら相互間を電気的に接続するパターン配線
（透明電極膜による）を、第２半導体チップ３ｄと各接
続用端子電極４との間に第１半導体チップ３ｃを配設し
たり、或いは、両半導体チップ３ｃ，３ｄの間に各接続
用端子電極４を配設した場合よりも短くできる。
【図１】本発明における第１の実施の形態を示す斜視図
である。
である。
【図２】本発明における第２の実施の形態を示す斜視図
である。
である。
【図３】本発明における第３の実施の形態を示す斜視図
である。
である。
【図４】従来の例を示す斜視図である。
１ 一方の透明基板 １ａ はみ出し部 ２ 他方の透明基板 ２ａ 一つの側面 ３ 半導体チップ ３ａ，３ｃ 第１半導体チップ ３ｂ，３ｄ 第４半導体チップ ４ 接続用端子電極 ５ フレキシブルフラットケーブル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 秀紀 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 生藤 義弘 京都市右京区西院溝崎町21番地 ローム株 式会社内 Ｆターム(参考） 2H092 GA50 GA60 NA25 NA28 PA06 5G435 AA00 AA16 AA18 BB12 EE33 EE37 EE41 EE47 GG21 LL07
Claims (5)
- 【請求項１】二枚の透明基板をその間に液晶を封入して
貼り合わせ、この両透明基板のうち一方の透明基板に、
他方の透明基板における少なくとも一つの側面より突出
するはみ出し部を設け、このはみ出し部の表面に、少な
くとも一つの半導体チップを搭載するとともに、外部に
対する接続用端子電極の複数個を形成して成る液晶表示
装置において、 前記半導体チップと、各接続用端子電極とを、前記はみ
出し部の長手方向に並べて設けたことを特徴とする液晶
表示装置の構造。 - 【請求項２】前記請求項１の記載において、前記半導体
チップを、複数個の半導体チップに構成したことを特徴
とする液晶表示装置の構造。 - 【請求項３】前記請求項２の記載において、各接続用端
子電極を、各半導体チップの間に配設したことを特徴と
する液晶表示装置の構造。 - 【請求項４】前記請求項１又は２の記載において、前記
半導体チップを、ドライバアナログ回路を有する第１半
導体チップと、制御回路及び／又は記憶回路等とから成
るロジック回路を有する第２半導体チップとにしたこと
を特徴とする液晶表示装置の構造。 - 【請求項５】前記請求項４の記載において、前記第２半
導体チップを、前記第１半導体チップと、前記各接続用
端子電極との間の部位に配設したことを特徴とする液晶
表示装置の構造。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000321440A JP2002131772A (ja) | 2000-10-20 | 2000-10-20 | 液晶表示装置の構造 |
| KR10-2001-0064420A KR100436085B1 (ko) | 2000-10-20 | 2001-10-18 | 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법 |
| US09/981,800 US6680773B2 (en) | 2000-10-20 | 2001-10-19 | Liquid crystal display device and method of making semiconductor chips for liquid crystal display device |
| TW090125984A TW554224B (en) | 2000-10-20 | 2001-10-19 | Liquid crystal display device and method of making semiconductor chips for liquid crystal display device |
| CNB011366133A CN1212535C (zh) | 2000-10-20 | 2001-10-22 | 液晶显示装置及用于液晶显示装置的半导体芯片制作方法 |
| US10/704,776 US7221427B2 (en) | 2000-10-20 | 2003-11-12 | Method of making semiconductor chips for liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000321440A JP2002131772A (ja) | 2000-10-20 | 2000-10-20 | 液晶表示装置の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002131772A true JP2002131772A (ja) | 2002-05-09 |
Family
ID=18799562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000321440A Pending JP2002131772A (ja) | 2000-10-20 | 2000-10-20 | 液晶表示装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002131772A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004347822A (ja) * | 2003-05-21 | 2004-12-09 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP2005301205A (ja) * | 2004-03-15 | 2005-10-27 | Nec Corp | 表示装置及びこれを用いた携帯端末 |
| US7483109B2 (en) | 2004-04-12 | 2009-01-27 | Nec Corporation | Space saving on peripheral rim outside display pixel region in display device |
-
2000
- 2000-10-20 JP JP2000321440A patent/JP2002131772A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004347822A (ja) * | 2003-05-21 | 2004-12-09 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP2005301205A (ja) * | 2004-03-15 | 2005-10-27 | Nec Corp | 表示装置及びこれを用いた携帯端末 |
| US7088050B2 (en) | 2004-03-15 | 2006-08-08 | Nec Corporation | Display device and portable terminal using the same |
| JP4737367B2 (ja) * | 2004-03-15 | 2011-07-27 | 日本電気株式会社 | 表示装置及びこれを用いた携帯端末 |
| US7483109B2 (en) | 2004-04-12 | 2009-01-27 | Nec Corporation | Space saving on peripheral rim outside display pixel region in display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7251010B2 (en) | Semiconductor chip and display device using the same | |
| JP2003172944A5 (ja) | ||
| JP4780638B2 (ja) | フレキシブル回路基板およびこれを用いた液晶表示装置 | |
| JP3580207B2 (ja) | 表示装置 | |
| JP2002131772A (ja) | 液晶表示装置の構造 | |
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| JP3779083B2 (ja) | 半導体回路基板 | |
| JP3858135B2 (ja) | 半導体装置の接合構造 | |
| US5654730A (en) | Liquid crystal display device | |
| JP2920843B2 (ja) | 液晶表示装置 | |
| JP2004184884A (ja) | 表示装置 | |
| JP3994637B2 (ja) | 液晶表示装置 | |
| JP2001215893A (ja) | 表示装置 | |
| JP2003207800A (ja) | Ｌｃｄ電極端子の接続構造 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JPH11109403A (ja) | 液晶表示装置 | |
| JP2002132222A (ja) | 液晶表示装置の構造 | |
| JP2001057375A (ja) | 半導体装置の接合構造 | |
| JPH1116948A (ja) | 半導体装置 | |
| JP4135478B2 (ja) | 液晶表示装置 | |
| JP2002169176A (ja) | 液晶表示装置の構造 | |
| JP2823031B2 (ja) | 平面実装構造 | |
| JP2005250114A (ja) | 表示装置 | |
| US20080128877A1 (en) | Semiconductor device | |
| JP2002139739A (ja) | 液晶表示装置とこれに使用する半導体チップの製造方法 |