JPH1116948A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1116948A JPH1116948A JP16704997A JP16704997A JPH1116948A JP H1116948 A JPH1116948 A JP H1116948A JP 16704997 A JP16704997 A JP 16704997A JP 16704997 A JP16704997 A JP 16704997A JP H1116948 A JPH1116948 A JP H1116948A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- protruding electrode
- electrical connection
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置、特に液晶を駆動する装置の突起電
極に関する。フェースダウンボンディングにおいて、半
導体チップの出力端子側と入力端子側の突起電極の面積
比が大きい場合、半導体チップが均一にガラス基板に実
装されず、突起電極の密度が低いところでは半導体チッ
プがへこむ、たわむといった現象が起きていた。 【解決手段】任意の場所に半導体チップ内部との電気的
接続を行わない突起電極を集積回路の上に絶縁膜を介し
て配置する。半導体内部との電気的接続を持たない突起
電極５は、配線金属や外部接続端子との接触を持たず、
絶縁保護膜７の上に配置されている。また半導体チップ
内部との電気的接続を持たない突起電極１３は、半導体
チップ内部に電気的接続を持たない配線金属１２の上に
配置している。
極に関する。フェースダウンボンディングにおいて、半
導体チップの出力端子側と入力端子側の突起電極の面積
比が大きい場合、半導体チップが均一にガラス基板に実
装されず、突起電極の密度が低いところでは半導体チッ
プがへこむ、たわむといった現象が起きていた。 【解決手段】任意の場所に半導体チップ内部との電気的
接続を行わない突起電極を集積回路の上に絶縁膜を介し
て配置する。半導体内部との電気的接続を持たない突起
電極５は、配線金属や外部接続端子との接触を持たず、
絶縁保護膜７の上に配置されている。また半導体チップ
内部との電気的接続を持たない突起電極１３は、半導体
チップ内部に電気的接続を持たない配線金属１２の上に
配置している。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特に液
晶を駆動する装置の突起電極に関する。
晶を駆動する装置の突起電極に関する。
【０００２】
【従来の技術】従来の半導体装置の突起電極は、特開５
２−７６７６にあるように、配線金属で外部接続端子を
形成しその上に突起電極を設ける構造、あるいは特開５
７−８７１４５のように、金属配線を多層化して集積回
路上に外部接続端子を形成し突起電極を設ける構造であ
った。
２−７６７６にあるように、配線金属で外部接続端子を
形成しその上に突起電極を設ける構造、あるいは特開５
７−８７１４５のように、金属配線を多層化して集積回
路上に外部接続端子を形成し突起電極を設ける構造であ
った。
【０００３】
【発明が解決しようとする課題】従来のガラス基板への
半導体チップの実装において、特にフェースダウンボン
ディングにおいては、半導体チップ長辺の一辺が出力端
子もう一辺が入力端子である半導体チップの出力端子側
と入力端子側の突起電極の面積比が大きい場合、半導体
チップが均一にガラス基板に実装されず、突起電極の密
度が低いところでは半導体チップがへこむ、たわむとい
った現象が起きていた。また、半導体チップを小さくし
ようとすると、入力端子電極間に集積回路を配置するこ
とになり、入力端子側に設ける突起電極面積が少なくな
り、入力端子側の突起電極の密度が低くなり、より入力
端子側と出力端子側の面積比を大きくするという課題を
有していた。
半導体チップの実装において、特にフェースダウンボン
ディングにおいては、半導体チップ長辺の一辺が出力端
子もう一辺が入力端子である半導体チップの出力端子側
と入力端子側の突起電極の面積比が大きい場合、半導体
チップが均一にガラス基板に実装されず、突起電極の密
度が低いところでは半導体チップがへこむ、たわむとい
った現象が起きていた。また、半導体チップを小さくし
ようとすると、入力端子電極間に集積回路を配置するこ
とになり、入力端子側に設ける突起電極面積が少なくな
り、入力端子側の突起電極の密度が低くなり、より入力
端子側と出力端子側の面積比を大きくするという課題を
有していた。
【０００４】
【課題を解決するための手段】記述項１に記載する半導
体装置は、半導体基板上に集積回路を有する半導体装置
であり、任意の場所に半導体チップ内部との電気的接続
を行わない突起電極を前記集積回路の上に絶縁保護膜を
介して配置し、ガラス基板への実装することを特長とす
る。
体装置は、半導体基板上に集積回路を有する半導体装置
であり、任意の場所に半導体チップ内部との電気的接続
を行わない突起電極を前記集積回路の上に絶縁保護膜を
介して配置し、ガラス基板への実装することを特長とす
る。
【０００５】記述項２に記載する半導体装置は、前記半
導体チップ長辺の出力端子側および入力端子側の２辺に
沿って配置された突起電極のそれぞれの辺の突起電極の
総面積の差が５％以内であることを特長とする。
導体チップ長辺の出力端子側および入力端子側の２辺に
沿って配置された突起電極のそれぞれの辺の突起電極の
総面積の差が５％以内であることを特長とする。
【０００６】請求項３に記載する半導体装置は、半導体
チップ内部との電気的接続のない配線金属で形成した外
部接続端子の上に、突起電極を配置することを特長とす
る。
チップ内部との電気的接続のない配線金属で形成した外
部接続端子の上に、突起電極を配置することを特長とす
る。
【０００７】請求項４に記載する半導体装置は、配線金
属との接点を持たない突起電極を配置することを特長と
する。
属との接点を持たない突起電極を配置することを特長と
する。
【０００８】
【作用】従来のガラス基板への半導体チップの実装にお
いては、従来例に示すような突起電極を用いていたため
前記の課題を有していたが、本発明の半導体装置では任
意の場所に電気的接続を持たない突起電極を配置した半
導体装置とした。
いては、従来例に示すような突起電極を用いていたため
前記の課題を有していたが、本発明の半導体装置では任
意の場所に電気的接続を持たない突起電極を配置した半
導体装置とした。
【０００９】
【発明の実施の形態】以下に本発明の一実施例を詳細に
説明する。
説明する。
【００１０】（１）第１の実施例 図１に本発明による半導体装置の一例を示す。図１は５
個の入力端子、１３個の出力端子と、外部との電気的接
続を持たない突起電極を４個持つ液晶駆動装置の平面を
示した図である。
個の入力端子、１３個の出力端子と、外部との電気的接
続を持たない突起電極を４個持つ液晶駆動装置の平面を
示した図である。
【００１１】外部との電気的接続を持つ入力端子４は、
半導体チップ基板１の上に配線金属で外部接続端子を設
けその上に突起電極を配置したものである。この入力端
子４は、液晶駆動装置へのデータ信号、クロック信号、
制御信号および外部電源などが供給される端子である。
出力端子２も、入力端子４と同様に外部との電気的接続
を持ち、半導体チップ基板１の上に配線金属で外部接続
端子を半導体チップ長辺とほぼ並行に１列に並べ、その
外部接続端子を全て同じ面積で設け、その上に突起電極
を配置している。この出力端子２は、液晶駆動のための
信号を出力する。集積回路領域３は、入力端子４と出力
端子２の間、および入力端子４間に配置され、入力回
路、シフトレジスタ、レベルシフタ、液晶駆動トランジ
スタなどが含まれる。半導体チップ内部との電気的接続
を持たない突起電極５は、入力端子４と入力端子４の間
の集積回路の上に、配線金属の外部接続端子を設けずに
絶縁保護膜上に形成されている。次に図２に、入力端子
側の半導体チップ内部との電気的接続を持たない突起電
極５と半導体チップ内部との電気的接続を持つ入力端子
４の断面図を示す。半導体チップ内部との電気的接続を
持つ入力端子４は、配線金属で形成された外部接続端子
６の上に配置されている。絶縁保護膜７は、トランジス
タのソース、ドレイン１１ならびにゲート電極９、配線
金属１０の上に設けられている。半導体内部との電気的
接続を持たない突起電極５は、配線金属や外部接続端子
６との接触を持たず、絶縁保護膜７の上に配置されてい
る。配線金属で形成された外部接続端子６は、集積回路
部領域でない半導体チップ基板の上に構成されている。
以上のように本実施例は、絶縁保護膜の上に電気的接続
のない突起電極をもつ半導体装置を実現している。この
とき、半導体チップ内部との電気的接続を持たない突起
電極５は、集積回路部の上に絶縁保護膜を介して形成さ
れると限定されるものではなく、図３のように集積回路
部以外の領域に絶縁保護膜を介して突起電極を形成する
ことも可能である。このように、半導体チップ内部との
電気的接続を持たない突起電極を絶縁保護膜の上に設け
ることにより、配置場所の制限がなくなり任意の場所に
任意の大きさで突起電極を配置することが可能である。
半導体チップ基板１の上に配線金属で外部接続端子を設
けその上に突起電極を配置したものである。この入力端
子４は、液晶駆動装置へのデータ信号、クロック信号、
制御信号および外部電源などが供給される端子である。
出力端子２も、入力端子４と同様に外部との電気的接続
を持ち、半導体チップ基板１の上に配線金属で外部接続
端子を半導体チップ長辺とほぼ並行に１列に並べ、その
外部接続端子を全て同じ面積で設け、その上に突起電極
を配置している。この出力端子２は、液晶駆動のための
信号を出力する。集積回路領域３は、入力端子４と出力
端子２の間、および入力端子４間に配置され、入力回
路、シフトレジスタ、レベルシフタ、液晶駆動トランジ
スタなどが含まれる。半導体チップ内部との電気的接続
を持たない突起電極５は、入力端子４と入力端子４の間
の集積回路の上に、配線金属の外部接続端子を設けずに
絶縁保護膜上に形成されている。次に図２に、入力端子
側の半導体チップ内部との電気的接続を持たない突起電
極５と半導体チップ内部との電気的接続を持つ入力端子
４の断面図を示す。半導体チップ内部との電気的接続を
持つ入力端子４は、配線金属で形成された外部接続端子
６の上に配置されている。絶縁保護膜７は、トランジス
タのソース、ドレイン１１ならびにゲート電極９、配線
金属１０の上に設けられている。半導体内部との電気的
接続を持たない突起電極５は、配線金属や外部接続端子
６との接触を持たず、絶縁保護膜７の上に配置されてい
る。配線金属で形成された外部接続端子６は、集積回路
部領域でない半導体チップ基板の上に構成されている。
以上のように本実施例は、絶縁保護膜の上に電気的接続
のない突起電極をもつ半導体装置を実現している。この
とき、半導体チップ内部との電気的接続を持たない突起
電極５は、集積回路部の上に絶縁保護膜を介して形成さ
れると限定されるものではなく、図３のように集積回路
部以外の領域に絶縁保護膜を介して突起電極を形成する
ことも可能である。このように、半導体チップ内部との
電気的接続を持たない突起電極を絶縁保護膜の上に設け
ることにより、配置場所の制限がなくなり任意の場所に
任意の大きさで突起電極を配置することが可能である。
【００１２】（２）第２の実施例 次に図４に本発明による半導体装置の第２の例を示す。
図４の例における基本的な構成の中で、図１、図２、図
３の実施例と共通する部分についての説明は省略する。
図４は、入力端子、出力端子、半導体チップ内部との電
気的接続を持たない突起電極を持つ半導体装置の平面を
示した図である。出力端子２、入力端子４と半導体内部
との電気的接続を持たない突起電極５は、半導体チップ
長辺方向の２辺に配置されている。出力端子２の突起電
極数はｎ個であり、その１つあたりの突起電極面積はＳ
１である。入力端子４の突起電極数はｍ個であり、その
１つあたりの突起電極面積はＳ２である。半導体チップ
内部との電気的接続をもたない突起電極５の突起電極数
はｋ個であり、その突起電極面積はＳ３である。このと
き、出力端子側の突起電極の総面積つまり（Ｓ１×ｎ）
と、入力端子側の突起電極の総面積つまり（Ｓ２×ｍ）
＋（Ｓ３×ｋ）の面積比は１：１プラスマイナス５％以
内になっている。以上のように本実施例は、出力端子側
の突起電極面積と入力端子側突起電極面積の面積比が
１：１プラスマイナス５％以内の突起電極をもつ半導体
装置を実現している。これにより、入力端子側と出力端
子側の突起電極の面積比が極めて小さくなるため、ガラ
ス基板へ半導体チップを実装したとき半導体チップがガ
ラス基板に均一に密着される。
図４の例における基本的な構成の中で、図１、図２、図
３の実施例と共通する部分についての説明は省略する。
図４は、入力端子、出力端子、半導体チップ内部との電
気的接続を持たない突起電極を持つ半導体装置の平面を
示した図である。出力端子２、入力端子４と半導体内部
との電気的接続を持たない突起電極５は、半導体チップ
長辺方向の２辺に配置されている。出力端子２の突起電
極数はｎ個であり、その１つあたりの突起電極面積はＳ
１である。入力端子４の突起電極数はｍ個であり、その
１つあたりの突起電極面積はＳ２である。半導体チップ
内部との電気的接続をもたない突起電極５の突起電極数
はｋ個であり、その突起電極面積はＳ３である。このと
き、出力端子側の突起電極の総面積つまり（Ｓ１×ｎ）
と、入力端子側の突起電極の総面積つまり（Ｓ２×ｍ）
＋（Ｓ３×ｋ）の面積比は１：１プラスマイナス５％以
内になっている。以上のように本実施例は、出力端子側
の突起電極面積と入力端子側突起電極面積の面積比が
１：１プラスマイナス５％以内の突起電極をもつ半導体
装置を実現している。これにより、入力端子側と出力端
子側の突起電極の面積比が極めて小さくなるため、ガラ
ス基板へ半導体チップを実装したとき半導体チップがガ
ラス基板に均一に密着される。
【００１３】（３）第３の実施例 次に図５に本発明による半導体装置の第３の例を示す。
図４の例における基本的な構成の中で、図１、図２、図
３、図４の実施例と共通する部分についての説明は省略
する。図５は、半導体チップ内部との電気的接続を持た
ない突起電極５と、同じく半導体チップ内部との電気的
接続を持たない突起電極１３の断面図を示す。突起電極
１３は、半導体チップ内部に電気的接続を持たない配線
金属１２の上に配置している。以上のように本実施例
は、半導体チップ内部に電気的接続を持たない配線金属
の上に突起電極をもつ半導体装置と、配線金属との接触
がなく絶縁保護膜の上に突起電極を設けた半導体装置を
実現している。このように、配線金属の上に突起電極を
設けることにより、突起電極の高さが均一化されるだけ
でなく、突起電極の半導体装置への密着度が上がる。
図４の例における基本的な構成の中で、図１、図２、図
３、図４の実施例と共通する部分についての説明は省略
する。図５は、半導体チップ内部との電気的接続を持た
ない突起電極５と、同じく半導体チップ内部との電気的
接続を持たない突起電極１３の断面図を示す。突起電極
１３は、半導体チップ内部に電気的接続を持たない配線
金属１２の上に配置している。以上のように本実施例
は、半導体チップ内部に電気的接続を持たない配線金属
の上に突起電極をもつ半導体装置と、配線金属との接触
がなく絶縁保護膜の上に突起電極を設けた半導体装置を
実現している。このように、配線金属の上に突起電極を
設けることにより、突起電極の高さが均一化されるだけ
でなく、突起電極の半導体装置への密着度が上がる。
【００１４】
【発明の効果】本発明による半導体装置を使用すれば、
以下の効果が得られる。
以下の効果が得られる。
【００１５】半導体チップの任意の場所に突起電極を配
置することが可能になり、少ない半導体チップ面積でガ
ラス基板への実装が実現でき、コストダウンがはかれ
る。
置することが可能になり、少ない半導体チップ面積でガ
ラス基板への実装が実現でき、コストダウンがはかれ
る。
【００１６】また、半導体チップの出力端子側と入力端
子側の突起電極の面積比を限りなく近づけることによ
り、ガラス基板への突起電極の密着強度が増すだけでな
くモールド剤の付きも良くなり、実装強度が増すという
優位性がある。
子側の突起電極の面積比を限りなく近づけることによ
り、ガラス基板への突起電極の密着強度が増すだけでな
くモールド剤の付きも良くなり、実装強度が増すという
優位性がある。
【００１７】本発明の半導体装置を用いることにより、
半導体チップサイズを大きくすることなく、任意の場所
に突起電極を設けガラス基板への実装強度を増すことが
でき、従来の半導体装置に比べて安価で高性能な半導体
装置を実現できる。
半導体チップサイズを大きくすることなく、任意の場所
に突起電極を設けガラス基板への実装強度を増すことが
でき、従来の半導体装置に比べて安価で高性能な半導体
装置を実現できる。
【図１】本発明の半導体装置の第１の実施例を示す図で
ある。
ある。
【図２】本発明の半導体装置の、入力端子側突起電極の
断面図である。
断面図である。
【図３】本発明の半導体装置の第１の実施例を説明する
ための図である。
ための図である。
【図４】本発明の半導体装置の第２の実施例を示す図で
ある。
ある。
【図５】本発明の半導体装置の第３の実施例を示す図で
ある。
ある。
１ 半導体チップ基板 ２ 出力端子の突起電極 ３ 集積回路領域 ４ 入力端子の突起電極 ５、１３ 半導体内部との電気的接続を持たない突起
電極 ６、１２ 配線金属の外部接続端子 ７ 絶縁保護膜 ８ 絶縁膜 ９ ゲート １０ 配線金属 １１ ソース、ドレイン
電極 ６、１２ 配線金属の外部接続端子 ７ 絶縁保護膜 ８ 絶縁膜 ９ ゲート １０ 配線金属 １１ ソース、ドレイン
Claims (4)
- 【請求項１】半導体基板上に集積回路を有する半導体装
置において、任意の場所に半導体チップ内部との電気的
接続を行わない突起電極を前記集積回路の上に絶縁保護
膜を介して配置し、ガラス基板への実装することを特長
とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、前記
半導体チップ長辺の出力端子側および入力端子側の２辺
に沿って配置された突起電極のそれぞれの辺の突起電極
の総面積の差が５％以内であることを特長とする半導体
装置。 - 【請求項３】請求項１記載の半導体装置において、配線
金属との接点を持たない突起電極を配置することを特長
とする半導体装置。 - 【請求項４】請求項１記載の半導体装置において、半導
体チップ内部との電気的接続のない配線金属で形成した
外部接続端子の上に、突起電極を配置することを特長と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16704997A JPH1116948A (ja) | 1997-06-24 | 1997-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16704997A JPH1116948A (ja) | 1997-06-24 | 1997-06-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116948A true JPH1116948A (ja) | 1999-01-22 |
Family
ID=15842456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16704997A Withdrawn JPH1116948A (ja) | 1997-06-24 | 1997-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313849A (ja) * | 2001-04-11 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2006098496A (ja) * | 2004-09-28 | 2006-04-13 | Kyocera Corp | 表示装置 |
-
1997
- 1997-06-24 JP JP16704997A patent/JPH1116948A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313849A (ja) * | 2001-04-11 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4528459B2 (ja) * | 2001-04-11 | 2010-08-18 | パナソニック株式会社 | 半導体装置 |
| JP2006098496A (ja) * | 2004-09-28 | 2006-04-13 | Kyocera Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737053A (en) | Wire substrate having branch lines perpendicular to the main lines in which the branch lines connect to driving circuits on a display device | |
| JPH05160290A (ja) | 回路モジュール | |
| JPH11305681A (ja) | 表示装置 | |
| JP2730536B2 (ja) | 液晶表示装置 | |
| JPH10148840A (ja) | 液晶表示装置 | |
| JPH1116948A (ja) | 半導体装置 | |
| JP3779083B2 (ja) | 半導体回路基板 | |
| JPH05107551A (ja) | 液晶デイスプレイパネルの配線構造 | |
| JP3747484B2 (ja) | フィルム配線基板およびその接続構造 | |
| KR19990016915A (ko) | 더미돌출패드를 구비한 액정구동칩의 칩온글라스 패키지 구조 및 그에 따른 패드형성방법 | |
| JP2001056479A (ja) | 半導体装置及びその接合構造 | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JP3649050B2 (ja) | 半導体装置の接合構造 | |
| JP2920843B2 (ja) | 液晶表示装置 | |
| JP3264103B2 (ja) | 液晶表示装置 | |
| JPH07263485A (ja) | Ｉｃチップおよびそれと基板との接続構造 | |
| JP3994637B2 (ja) | 液晶表示装置 | |
| JP2823031B2 (ja) | 平面実装構造 | |
| JP2002131772A (ja) | 液晶表示装置の構造 | |
| JPH06110071A (ja) | 液晶表示装置 | |
| JP2810571B2 (ja) | 液晶表示装置 | |
| JP2568822B2 (ja) | 半導体装置 | |
| JPH04176183A (ja) | 配線接続構造および電気光学装置 | |
| JPH07263831A (ja) | 表示パネルとｉｃチップの接続構造 | |
| JPH04181985A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031215 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040106 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20040304 Free format text: JAPANESE INTERMEDIATE CODE: A761 |