JP2006098496A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2006098496A
JP2006098496A JP2004281667A JP2004281667A JP2006098496A JP 2006098496 A JP2006098496 A JP 2006098496A JP 2004281667 A JP2004281667 A JP 2004281667A JP 2004281667 A JP2004281667 A JP 2004281667A JP 2006098496 A JP2006098496 A JP 2006098496A
Authority
JP
Japan
Prior art keywords
input
driving
electrode
control circuit
signal control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004281667A
Other languages
English (en)
Other versions
JP4748963B2 (ja
Inventor
Kenichi Komurasaki
賢一 小紫
Akio Nishino
昭夫 西野
Hiroyuki Ono
浩幸 大野
Shinji Asakura
信次 朝倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004281667A priority Critical patent/JP4748963B2/ja
Priority to CN2008101441468A priority patent/CN101329483B/zh
Priority to CNB2005101249169A priority patent/CN100416351C/zh
Priority to KR1020050090421A priority patent/KR101056031B1/ko
Publication of JP2006098496A publication Critical patent/JP2006098496A/ja
Priority to KR1020110045941A priority patent/KR101100091B1/ko
Application granted granted Critical
Publication of JP4748963B2 publication Critical patent/JP4748963B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant

Abstract

【課題】 バンプ配置密度の不均一性に起因する駆動用ICの接続不良やダメージを低減し、かつ外形寸法を小さくでき、もって信頼性の高く、小型化可能な表示装置を提供する。
【解決手段】
本発明は、表示制御を行うフリップチップ方式の駆動用IC7を有する表示装置であり、駆動用IC7は、入力用配線導体81に接続する突出した入力電極72と、出力用配線導体に接続する突出した出力電極73を具備し、且つ入力電極72の近傍に形成された入力信号制御回路部75と、出力電極73の近傍に形成された出力信号制御回路部76とを具備するとともに、前記入力信号制御回路部75と出力信号制御回路部76との間に、ダミーバンプ74を設けた。
【選択図】 図7

Description

本発明は液晶表示装置、ELディスプレイなどの表示装置に関し、特に、表示駆動させるフリップチップ方式の駆動用ICの実装構造に関するものである。
代表的な表示装置である液晶装置は、ガラス等からなる透明基板上に表示画素を形成する表示電極、配向膜を順次形成した一対の基板間に、スペーサを分散させて、液晶注入口が形成された熱硬化性シール部材で貼り合わせ、この一対の基板間に液晶を注入し、注入口を封止していた。即ち、2つの基板の間には、表示部材層である液晶層が存在する。
そして、一方基板の表示電極と他方基板の表示電極とが対向して、表示画素が形成され、この表示画素が縦横に配列された表示領域を構成する。
表示領域で表示駆動させるためには、所定表示電極に所定信号を供給する必要があるが、この所定信号は駆動用ICによって制御される。
駆動用ICは、その表示駆動させるものであり、たとえば一方基板及び他方基板に接続するケーブルに実装していた。すなわち、一方基板及び他方基板の表示電極が、配線導体を介して一方基板の端部に延出され、この延出された配線導体にケーブルを接続していたこのような方式では、たとえば一方基板の周囲にケーブルを外付けする必要があり、これらの回路によっては、表示領域と一方の基板の外枠の間の領域(通常、額縁と称している)の占める面積が大きくなってしまうとともに、駆動用ICの構成・配置が複雑になり、液晶表示装置の外形寸法の小型化に限界があった。
また、別の駆動用ICは、一方基板の周囲に延出した所定配線導体にバンプを介して直接実装する構成があった(チップ・オン・ガラス(COG)方式)。
このCOG方式によれば、駆動用ICの下面には、入力電極、出力電極が形成されており、この電極に金などからなるバンプを設けていた。そして、これらのバンプに対応するように、基板には配線導体が形成されており、バンプと配線導体とを異方性導電膜(ACF)を用いて加熱圧着して、電気的接続及び機械的な接合を行っていた。
ところで、駆動用ICの下面には、所定回路部、たとえば入力信号制御回路部と接続する入力電極にバンプが形成されているが、複数個のバンプが駆動用ICの下面に対して均一に配置形成されているとは限らない。一般に、駆動用ICの電極は、外部の制御回路から画像信号やクロックなどのタイミング信号、電源電圧信号などが入力される入力電極と、表示電極に所定表示信号を出力する出力電極とを具備している。そして、入力電極の近傍には、外部の制御回路から供給される信号を処理する入力信号制御回路部が形成され、また、出力電極の近傍には入力信号制御回路部から供給される各種内部信号を処理して出力電極に表示電圧を供給する出力信号制御回路部が形成されている。
このような構成の駆動用ICにおいては、入力電極上のバンプと、入力電極が形成される他方辺と対向する一方辺に形成された出力電極上のバンプとでは、バンプの数及びそれらに対応する配線導体に接触する総面積(実質的に各電極の面積の総和)の差が大きくばらついてしまう。
即ち、駆動用ICの下面において、対向しあう一対の辺でバンプ配置密度の不均一となり、この駆動用ICを基板上に実装すべく、異方性導電膜を介して圧着した時には、バンプ毎にかかる圧力が不均一となり、駆動用ICの電気的接続不良を招いたり、応力歪みにより、駆動用ICがダメージを受け破損してしまうという問題があった。
そこで、入力電極上のバンプと出力電極のバンプとのバラツキを緩和するために、入力電極のバンプ列に、ダミーバンプを形成して、均等となるよう設定していた。これにより、駆動用ICと基板との電気的ならびに機械的な接続ばらつきを解消する方法が提案されている。
特開平9−68715号公報
しかしながら、上述した従来の駆動用ICは、電気的接続に関与するバンプ列に電気的に関与しないダミーバンプを設けたため、駆動用ICの面積が総じて増加することとなり、駆動用ICが大きくなってしまう。この結果、チップのウェハ面積当りの取り数が減少し、コストが高くなる。また、駆動用ICの実装面積が大きくなってしまうことで、表示装置全体の外形寸法も大きくなってしまい、COG方式でメリットである狭額縁化が達成できなくなってしまう。
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、バンプ配置密度の不均一性に起因する駆動用ICの接続不良やダメージを低減し、かつ外形寸法を小さくでき、もって信頼性の高く、小型化可能な表示装置を提供することにある。
本発明は、表示電極が形成された一対の透明基板と、該一対の透明基板間に介在された表示部材層と、前記透明基板の一方の基板の主面端部に前記表示電極に接続される出力用配線導体及び外部制御回路の信号が供給される入力用配線導体と、前記入力用配線導体及び出力用配線導体の一部にバンプを介して接合される駆動用ICとから成る表示装置である。そして、前記駆動用ICは、入力用配線導体に接続する突出した入力電極と、出力用配線導体に接続する突出した出力電極とを具備し、且つ入力電極の近傍に形成された入力信号制御回路部と、出力電極の近傍に形成された出力信号制御回路部とを具備するとともに、前記入力信号制御回路部と出力信号制御回路部との間に、突出したダミーバンプを設けたことを特徴とする。
また、前記駆動用ICの出力電極は、該駆動用ICの下面の一対の辺の一方辺に沿って配列されているとともに、入力電極は、前記一方辺に対向する他方辺に沿って配列されていることを特徴とする。
また、前記入力信号制御回路部は、他方辺にそって配列された入力電極を、分断するようには配置されている。
また、入力電極及びバンプの平面状の面積の合計を、出力電極の平面状の面積に対して70〜130%に設定した。
また、複数のダミーバンプは、隣接するダミーバンプとの間隔が1mm以下となるように設定した。
本発明では、駆動用ICは入力用配線導体に接続する突出した入力電極と、出力用配線導体に接続する突出した出力電極を具備し、且つ入力電極の近傍に形成された入力信号制御回路部と、出力電極の近傍に形成された出力信号制御回路部とを具備するとともに、前記入力信号制御回路部と出力信号制御回路部との間に、突出したダミーバンプを設けている。即ち、ダミーバンプを、入力信号制御回路部と出力信号制御回路部との間に形成することにより、従来のように駆動用ICの外周、たとえば、他方辺に沿って形成する必要がないため、駆動用ICの大型化を防止することができる。これにより、所定面積のウェハから抽出できる駆動用ICの取り数が増加し、低コスト化が可能となる。これにより、小型で安価な表示装置が実現できる。
しかも、ダミーバンプを設けたため、出力電極に形成したバンプと、入力電極に形成バンプ及びダミーバンプとの不均一性が解消され、駆動用ICを基板に実装するにあたり加圧時の応力に対しても電気的な接続不良や破損なども解消でき、もって信頼性の高い表示装置となる。
尚、この表示装置に用いられる駆動用ICは、入力信号制御回路部が入力電極の近傍に形成され、しかも入力信号制御回路を構成する領域が、出力電極の近傍に形成された出力信号制御回路部を構成する領域に比較して非常に小さく構成でき、また、前記駆動用ICの出力電極が駆動用ICの下面の一対の辺の一方辺に沿って配列されているとともに、入力電極が他方辺に沿って配列されているため、この他方辺側に入力信号制御回路部を形成できるという背景がある。
また、入力信号制御回路部は、駆動用ICの小型化のため、駆動用ICの他方辺にそって配列された入力電極を、分断するようには配置されている。このように、2つ分断することは、たとえば、出力信号から同一電圧レベルの信号が出力された時、電圧降下により、出力信号のレベルにばらつきが考えられる。このようなばらつきを解消するために、特に、入力電源電圧を駆動用ICに2系統供給する。すなわち、2系統供給される入力電源電圧を、入力信号制御回路で2分された両側にそれぞれ配置することができ、各入力電源電圧が供給される入力電極から入力信号制御回路までの間を最短距離に設定できるため、非常に好都合である。
また、出力電極の平面状の面積に対して、入力電極及びダミーバンプの平面状上の面積の合計を70〜130%に設定した。これにより、特に、駆動用ICの一方辺側と他方辺側でのバンプの存在度合いによるバラツキを防止でき、実装時の加圧応力による信頼性が大きく向上する。
また、複数のダミーバンプは、隣接するダミーバンプとの間隔が1mm以下となるように設定した。これにより、ダミーパンプを高密度で配置することができる。
以下、本発明の表示装置を図面に基づいて詳説する。尚、説明にあたり、表示装置としては、2枚の電極間に表示部材層として液晶層を介在させた液晶表示装置を用いて説明するが、表示部材層有機または無機EL層からなる発光層を介在させたEL表示装置であっても構わない。
本発明の液晶表示装置は、図1、図2に示すように、液晶表示パネルLC、バックライトBL、液晶表示パネルLC及びバックライトBLを収容する筐体P1、P2とから主に構成されている。
液晶表示パネル1は、図3に示す透明な部材からなる第1の基板1と、同じく透明な部材からなる第2の基板2と、この第1の基板1及び第2の基板2との間に介在された液晶層3とから構成されている。尚、第1基板1と第2の基板2とは、液晶層3を取り囲むようにシール部材4によって貼り合わされ、その間に液晶層3が配置されている。
尚、第1の基板1の内面(液晶層3側の面)側には、例えば、表示電極、配向膜などが形成されており、また、第2の基板2内面側には表示電極、配向膜が形成されている。尚、図3においては第1の基板1の内面側の構造物を単に符号5で示し、また、第2の基板2の内面側の構造物を単に符号6で示している。
この第1の基板1の内部構造物5を構成する表示電極と第2の基板2の内部構造物6を構成する表示電極は、互いに対向してマトリックス状に配列された表示画素領域を形成している。
なお、各表示画素領域を構成する1画素は、たとえば透過型液晶表示装置においては、表示電極が全て透明電極で構成されてバックライトBLの光を透過しえる光透光部となり、半透過型液晶表示装置においては、一部が反射金属膜で構成された光反射部と、一部がバックライトの光を透過しえる光透過部を並設している。即ち、この半透過型液晶表示装置では、表示面側から入射した外部の光を利用して、画素領域の光反射部で反射し表示面側に戻すとともに、また、バックライトBLの光を透過させてその光を表示面側に与えている。これにより、外光が強い場合には、反射型モードで表示して、外光が弱い時には、透過型モードで表示を行っている。
また、第1基板1及び第2の基板2の外面には、図では省略しているが、偏光板、位相差板、必要に応じて散乱板が配置されている。
また、カラー表示を達成するために、第1の基板1の内部構造物5または第2の基板2の内部構造物6のいずれかの各画素領域に対応したカラーフィルタを形成してもよい。
また、表示駆動方式によっては、第2の基板2の内部構造物6の各画素領域にスイッチング手段(TFT素子)を形成し、画素領域ごとに表示を制御するようにしてもよい。
また、第2の基板2は、第1の基板1に比較して、形状が大きな基板となっており、第2の基板2の外周領域には、駆動用IC(符号C)が実装されている。このとき、第2の基板2の内部構造体6としては、表示電極やスイッチング素子に接続する配線導体、第1の基板1の表示電極に接続する配線導体、駆動用ICに所定電圧やデジタル画像信号を供給する配線導体が形成される。
なお、第1の基板1の表示電極と、第2の基板2の配線導体との接続構造Sは、たとえば、シール部材4に導電性粒子を添加しておき、このシール部材4を介して第1の基板1の表示電極と第2の基板2の所定配線導体とを対向させて電気的な接続を行う。また、別の接続方法としては、第1の基板1の表示電極に接続する配線導体と、第2の基板2の配線導体とを互いに対向させて、その間に接続バンプ(接続転位点)を設けて接続しても構わない。
第1の基板1や第2の基板2は、ガラス、透光性プラスチックなどが例示できる。また、内部構造物5、6を構成する表示電極は、たとえば透明導電材料であるITOや酸化錫などで形成され、また、反射部を構成する反射金属膜はアルミニウムやチタンなどで構成されている。また、配向膜はラビング処理したポリイミド樹脂からなる。また、カラーフィルタを形成する場合には樹脂に染料や顔料など添加して、画素領域ごとに赤、緑、青の各色のフィルタを形成し、さらに各フィルタ間や画素領域の周囲を遮光目的で黒色樹脂を用いてもよい。
このような第1の基板1や第2の基板2は、シール部材4を介して貼り合わせており、そのシール部材4の一部の開口よりネマチック液晶などからなる液晶材を注入し、しかる後に、その注入口を封止部材41で封止する。尚、この2枚の基板1、2を貼り合わせるにあたり、両基板1、2のギャップを制御するギャップ材(スペーサー)が添加されている。また、両透明基板1、2に形成された表示電極は、互いに対向して、画素領域を形成し、この画素領域が集合して表示領域Hとなる。
このようにして、液晶表示パネル1が構成されている。この液晶表示パネル1の第1の基板1の外部側には、バックライトBLが配置されている。尚、バックライトBLは、LEDモジュール、冷陰極管などの光源L、導光板Dとからなり、導光板Dの一方の側面から入射された光が、主面(光が出射される面)に均一に出射され、液晶表示パネル1の表示領域に光が照射されるようになっている。
このような液晶表示パネルLC、バックライトBLは、2つの筐体P1、2からなる容器に収容・配置されている。
図4は、駆動用IC7が搭載している状態の液晶表示パネルの平面図である。尚、駆動用ICを符号7で説明する。また、図5は本発明の要部である駆動用IC実装部分の断面図であり、図6は、駆動用ICの実装領域の平面図であり、図7は駆動用ICの下面側の平面図である。
この第2の基板2の駆動用IC7の実装領域には、たとえば2種類の配線導体81、82が形成されている。1つ目の配線導体81は、外部の制御回路からの信号が駆動用IC7に供給される入力用の配線導体81である。2つ目の配線導体82は、表示電極に接続する出力用の配線導体82であり、駆動用IC7で処理された信号を表示内容に応じて出力するものである。
この配線導体81、82は、駆動用IC7の入力形状に応じて、駆動用IC7の実装領域の一部にまで延出して形成されている。
駆動用IC7は、表示制御の動作を行うものであり、第2の基板2の上述の駆動用IC実装領域にバンプ71を介して接続される。
また、駆動用IC7の下面には、3種類の電極72、73が形成されている。すなわち、入力電極72であり、出力電極73であり、また、ダミー電極である。尚、これらの電極72〜74の表面には、たとえば、金のメッキなどによるバンプ71が形成されている。
即ち、入力電極72はバンプ71が形成されて突出した入力電極と言え、また、出力電極73もバンプ71を形成した突出した出力電極と言える。これに対してタミー電極は回路的に何ら動作することがないため、以下、ダミー電極とダミー電極上に形成されたバンプを合わせてダミーバンプ74という。尚、図5においては、入力電極、出力電極などを省略して、単に、電極部分をバンプ71で示している。また、図7の平面ではバンプを省略して、単に電極72〜74で示している。この平面図においては、各電極が形成された領域には、実質的に電極の平面形状と同一のバンプ71が形成されている。
また、駆動用IC7には、大きく2種類の回路部75、76を有している。すなわち、入力信号制御回路部75と出力信号制御回路部76である。
ここで、入力信号制御回路部75は、入力電極72から供給される電源電圧やクロック信号、画像信号を受けて処理するものであり、出力信号制御回路部76に内部信号として供給する。
出力信号制御回路部76は、各出力電極73に接続して、クロック信号をベースに形成された表示タイミング信号、画像信号に基づいて、所定表示電極に供給する所定電位の表示信号を作成処理して、タイミング信号に基づいて所定出力電極73を介して表示電極に表示信号を供給するものである。尚、2つの制御回路部の駆動用IC7中に占める割合は、出力信号制御回路部76が圧倒的に大きな面積を有している。そして、上述の各機能により、入力電極72と入力信号制御回路部75と、出力電極73と出力信号制御回路部76とが近接されて配置されている。
また、駆動用IC7の下面には図7に示されるように、入力電極72は、矩形状の駆動用IC7の図面の下側の辺に沿って形成されている。また、出力電極73は、入力電極72が沿って形成された辺と対向する図面の上側の辺に沿って形成されている。
まず、図7において、斜線部で示す領域は、回路部が形成されている領域を示している。尚、回路部の下面側の表面には、当然、シリカや窒化珪素などの絶縁層膜で覆われており、下面に露出していない。
そして、出力信号制御回路部76は、駆動用IC7の略中央領域に形成され、各出力電極73に内部配線パターンを介して接続している。
また、入力信号制御回路部75は、駆動用IC7の図面の下側の辺の近傍で中央部付近に形成されている。そして、入力電極72とこの入力信号制御回路部75とは、内部配線パターンによって接続されている。尚、入力信号制御回路75と出力信号制御回路部76とは、内部の配線パターンに互いに接続されている。
ここで、本発明では、図7に示されるように、駆動用ICの図面の下側の辺に形成された入力電極72が、中央部付近に形成された入力信号制御回路部75によって左右に分断されて入力電極72が配置されていることである。この入力電極72が、入力信号制御回路部75によって2つに分断されるのは、駆動用ICを小型化するためである。従来、この下側の辺に必要な数の入力電極を均等に配置していたが、これでは下側の辺のデットスペースが大きくなってしまう。そこで、従来、下側の辺の近傍にまで形成されることがなかった入力信号制御回路部75を、あえて下側の辺の近傍に配置することにより、下側の辺の近傍に発生するデッドスペースを削減して、駆動用IC7の小型化を図っている。また、入力電極72に供給される信号に電源電圧がある。出力信号が一斉に動作すると出力信号の電圧が変動してしまい、表示むらが発生してしまう。そこで、入力電源電圧を2系統形成して、電圧降下を抑えている。この入力電源電圧2系統を、入力信号制御回路部75を挟んで両側にそれぞれ1系統ずつ形成することで、この入力電極72から入力信号制御回路部75への配線パターンの引回しが最短且つ容易になり、パターン設計が非常に簡単になる。
また、本発明では、図7の図面の下側の辺で入力信号制御回路部75を辺の中央部付近に形成したため、駆動用IC7を第2の基板2に実装する際に加わる応力によって、中央部が下に凸状態で撓みが発生して、入力電極72と配線導体81との接続状態が不安定になったり、また、駆動用IC7の中央部付近が破損してしまう。これを解消するため、入力信号制御回路部75と出力信号制御回路部76との隙間領域に、入力電極72や出力電極73に形成されるバンプと実質的に同一または、若干低いダミーバンプ74を形成している。このダミーバンプ74の形状は、平面形状が円形であっても、横長の円形であっても、正方形であっても、横長の長方形でであっても、横長の菱形であっても構わない。そして、バンプ数は、その形状に応じて、入力信号制御回路部76によって生じた中央部付近の非バンプ形成領域を充足する程度に形成する。
目安として、図7の図面上辺側の辺に沿って形成される出力電極72上のバンプ71の最大平面形状の面積の合計(実質的には出力電極の合計面積)を100として時、入力電極72上のバンプ71及びダミーバンプ74の最大平面形状の面積の合計(実質的には入力電極及びダミー電極の合計面積)が、70〜130の比率になるように設定することが望ましい。これにより、駆動用IC7を第2の基板2に実装する際、駆動用IC7の上部から加圧した時の応力が、互いに対向しあう上辺側と下辺側に略均等になり、駆動用IC7が安定して実装できる。または入力電極72と配線導体81との接続信頼性が確保できる。
実際には、入力電極72や出力電極73に形成されたバンプ71は、基板2の配線導体81、82上に接触するのに対して、ダミーバンプ74は、配線導体に電気的に接続される必要はなく、基板2上にダミー配線導体を形成しなければ、配線導体の厚み分だけ、ダミーバンプ74が基板2から浮いてしまうことになる。しかし、配線導体が形成されていないような場合であっても、駆動用IC7の中央部が撓んだときにダミーバンプ74が全体を支え、撓み量を抑えるため、接続信頼性の確保や駆動用ICの破損を有効に防止できることになる。
しかも、接続においては、バンプ71と配線導体81、82との間には、異方性導電樹脂部材9の導電粒子が介在されることになるため、ダミーバンプ74にも同じく異方性導電樹脂部材9が介在されるため、最大平面形状の面積で、出力電極73のバンプ71と入力電極72のバンプ71及びダミーバンプ74とを比較して、バンプ71とダミーバンプ74を規定することができる。
尚、複数のダミーバンプ74は、隣接するダミーバンプとの間隔が1mm以下となるように設定した。これにより、ダミーパンプ74を高密度に形成することができる。
以上のように、駆動用ICの下面で、一対の他方辺の近傍に形成された入力信号制御回路部と、中央領域から一方辺側に形成された出力信号制御回路部との間(デッドスペースの隙間)にダミーバンプ74を形成することにより、ダミーバンプ配置用のスペースを増加させることなく、バンプの配置ばらつきを改善することができる。この結果、駆動用ICのウェハからの取り数を損なうことがないため、安価で小型な駆動用ICを使用することが可能となり、これにより表示装置の小型化できる。さらに、バンプ71、74配置密度の不均一性に起因する電気的ならびに機械的な接続ばらつきを低減でき、信頼性の高いフリップチップ方式の表示装置を提供できる。

本発明の表示装置の一例である液晶表示装置の断面図ある。 本発明の表示装置の一例である液晶表示装置の外観斜視図である。 本発明の表示装置の一例である液晶表示装置の液晶表示パネルの断面図である。 駆動用ICが実装されている状態の液晶表示パネルの平面図である。 本発明の要部である駆動用IC実装部分の断面図である。 駆動用ICの実装領域の配線導体の平面図である。 駆動用ICの下面側の平面図である。
符号の説明
1・・・第1の基板
2・・・第2の基板
3・・・表示部材層(液晶層)
4・・・シール部材
7・・・駆動用IC
71・・バンプ
72・・入力電極
73・・出力電極
74・・ダミーバンプ
75・・入力信号制御回路部
76・・出力信号制御回路部
81、82・・・配線導体
9・・・異方性導電樹脂部材
10・・・保護樹脂

Claims (5)

  1. 表示電極が形成された一対の透明基板と、該一対の透明基板間に介在された表示部材層と、前記透明基板の一方の基板の主面端部に前記表示電極に接続される出力用配線導体及び外部制御回路の信号が供給される入力用配線導体と、前記入力用配線導体及び出力用配線導体の一部にバンプを介して接合される駆動用ICとから成る表示装置において、
    前記駆動用ICは、入力用配線導体に接続する突出した入力電極と、出力用配線導体に接続する突出した出力電極とを具備し、且つ入力電極の近傍に形成された入力信号制御回路部と、出力電極の近傍に形成された出力信号制御回路部とを具備するとともに、前記入力信号制御回路部と出力信号制御回路部との間に、突出したダミーバンプを設けたことを特徴とする表示装置。
  2. 前記駆動用ICの出力電極は、該駆動用ICの下面の一対の辺の一方辺に沿って配列されているとともに、入力電極は、前記一方辺に対向する他方辺に沿って配列されていることを特徴とする請求項1記載の表示装置。
  3. 前記入力信号制御回路部は、他方辺に沿って配列された入力電極を、分断するようには配置されていることを特徴とする請求項1記載の表示装置。
  4. 前記入力電極及びバンプの平面状の面積の合計は、前記出力電極の面積に対して、70〜130%に設定したことを特徴とする請求項1記載の表示装置。
  5. 複数のダミーバンプは、隣接するダミーバンプとの間隔が1mm以下となるように設定したことを特徴とする請求項1記載の表示装置。
JP2004281667A 2004-09-28 2004-09-28 表示装置 Expired - Fee Related JP4748963B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004281667A JP4748963B2 (ja) 2004-09-28 2004-09-28 表示装置
CN2008101441468A CN101329483B (zh) 2004-09-28 2005-09-26 驱动用集成电路、显示面板以及显示装置
CNB2005101249169A CN100416351C (zh) 2004-09-28 2005-09-26 显示装置
KR1020050090421A KR101056031B1 (ko) 2004-09-28 2005-09-28 표시장치
KR1020110045941A KR101100091B1 (ko) 2004-09-28 2011-05-16 구동용 집적회로, 표시패널 및 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004281667A JP4748963B2 (ja) 2004-09-28 2004-09-28 表示装置

Publications (2)

Publication Number Publication Date
JP2006098496A true JP2006098496A (ja) 2006-04-13
JP4748963B2 JP4748963B2 (ja) 2011-08-17

Family

ID=36238412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004281667A Expired - Fee Related JP4748963B2 (ja) 2004-09-28 2004-09-28 表示装置

Country Status (3)

Country Link
JP (1) JP4748963B2 (ja)
KR (2) KR101056031B1 (ja)
CN (2) CN101329483B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229584A (ja) * 2012-03-28 2013-11-07 Semiconductor Energy Lab Co Ltd 駆動回路、駆動回路を備える信号処理装置、信号処理装置の作製方法および表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120080789A1 (en) * 2009-06-16 2012-04-05 Sharp Kabushiki Kaisha SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
JP2014053597A (ja) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd チップ型電子部品及び接続構造体
KR102540732B1 (ko) 2018-07-20 2023-06-08 주식회사 엘엑스세미콘 소스 드라이브 ic 및 이를 포함하는 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342166A (ja) * 1993-06-01 1994-12-13 Casio Comput Co Ltd 液晶表示装置
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
JPH1116948A (ja) * 1997-06-24 1999-01-22 Seiko Epson Corp 半導体装置
JPH11274232A (ja) * 1998-03-25 1999-10-08 Sharp Corp 半導体チップおよびそれを備えるテープキャリアパッケージ
JP2002278494A (ja) * 2001-03-14 2002-09-27 Texas Instr Japan Ltd 駆動回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482826B2 (ja) * 1997-08-01 2004-01-06 セイコーエプソン株式会社 Ic実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置
JP2002217237A (ja) * 2001-01-17 2002-08-02 Toshiba Corp 平面表示装置
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342166A (ja) * 1993-06-01 1994-12-13 Casio Comput Co Ltd 液晶表示装置
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
JPH1116948A (ja) * 1997-06-24 1999-01-22 Seiko Epson Corp 半導体装置
JPH11274232A (ja) * 1998-03-25 1999-10-08 Sharp Corp 半導体チップおよびそれを備えるテープキャリアパッケージ
JP2002278494A (ja) * 2001-03-14 2002-09-27 Texas Instr Japan Ltd 駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229584A (ja) * 2012-03-28 2013-11-07 Semiconductor Energy Lab Co Ltd 駆動回路、駆動回路を備える信号処理装置、信号処理装置の作製方法および表示装置
US9812217B2 (en) 2012-03-28 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device

Also Published As

Publication number Publication date
KR101056031B1 (ko) 2011-08-10
KR20060051747A (ko) 2006-05-19
CN1758096A (zh) 2006-04-12
KR20110057115A (ko) 2011-05-31
CN101329483A (zh) 2008-12-24
CN100416351C (zh) 2008-09-03
KR101100091B1 (ko) 2011-12-29
JP4748963B2 (ja) 2011-08-17
CN101329483B (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
US9360719B2 (en) Display device
CN100511364C (zh) 电光装置、其检查方法及电子装置
US20200320939A1 (en) Liquid crystal display
JP2008177170A (ja) バックライトアセンブリ及びこれを備えた表示装置
US20210294137A1 (en) Display device comprising a flip chip film connected to a connecting surface of a plurality of bonding pins and manufacturing method thereof
WO2021027007A1 (zh) 一种液晶显示面板及其制备方法
CN104345491B (zh) 用于显示器的光单元和包括该光单元的液晶显示器
US10768495B2 (en) Display device having a first electrode with an opening overlapping with a second electrode
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
KR101100091B1 (ko) 구동용 집적회로, 표시패널 및 표시장치
JP2008177456A (ja) 電気光学装置、電気光学装置用基板、及び実装構造体、並びに電子機器
US20190162994A1 (en) Electronic device
JPH11288001A (ja) 液晶表示装置
KR20130024163A (ko) 기판에 발광소자가 부착된 액정표시소자
US8773630B2 (en) Display device
JP2008203484A (ja) 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器
KR102102703B1 (ko) Led 패키지, 그 제조 방법, led 패키지를 포함하는 백라이트 유닛 및 액정표시장치
JP2007256586A (ja) 表示装置及び電子機器
KR102544404B1 (ko) 백라이트 유닛 및 이를 포함하는 액정표시장치
US20240160062A1 (en) Display panel and electronic device
KR20210036687A (ko) 가이드 패널 및 이를 포함하는 표시장치
JP4036004B2 (ja) 電気光学パネル、電気光学パネルの製造方法、表示装置及び電子機器
KR20100072970A (ko) 백라이트 및 이를 구비한 액정표시소자
JP2008026771A (ja) 電気光学装置及び電子機器
JP2005049567A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Ref document number: 4748963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees