CN1758096A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN1758096A CN1758096A CNA2005101249169A CN200510124916A CN1758096A CN 1758096 A CN1758096 A CN 1758096A CN A2005101249169 A CNA2005101249169 A CN A2005101249169A CN 200510124916 A CN200510124916 A CN 200510124916A CN 1758096 A CN1758096 A CN 1758096A
- Authority
- CN
- China
- Prior art keywords
- electrode
- integrated circuit
- control circuit
- input
- signal control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
Abstract
本发明涉及一种具有用于对显示部件层进行显示驱动的驱动用集成电路(7)的显示装置。驱动用集成电路(7),具有:与形成在透明基板(2)上的输入用布线导体(81)相连的输入电极极板(72);以及,与输出用布线导体(82)相连的输出电极极板(73),并且内置有:形成在输入电极极板(72)的附近的输入信号控制电路部(75);以及,形成在输出电极极板(73)的附近的输出信号控制电路部(76)。在驱动用集成电路(7)的装设面上,在上述输入信号控制电路部(75)和输出信号控制电路部(76)之间的位置上,设置伪凸起(94)。
Description
技术领域
本发明涉及液晶显示装置、EL显示器等的显示装置,尤其涉及对该显示装置进行显示驱动的驱动用集成电路的组装结构。
背景技术
作为显示装置的一种的液晶装置的液晶显示板,是这样形成的:即在由玻璃等制成的2张透明基板上,分别将形成显示像素的显示电极、取向膜依次形成,在这2张基板之间分散隔离物(spacer),用热固化性密封部件贴合。然后将液晶通过液晶注入口注入到上述一对基板之间,随后密封住该注入口。
另外,作为显示装置的另一种的EL装置的显示板,也具有与上述液晶显示板相同的结构。然而与该液晶显示板的不同之处在于,在2张基板之间不夹设液晶层,而是设置由有机或无机EL层构成的发光层。
然而,因为在2张基板之间存在参与显示的层这一点是相同的,所以,将这样的层统称为“显示部件层”。
夹设有上述显示部件层的2张基板上,由分别平行的多条布线组成的显示电极,设置为彼此呈直角的角度。
另外,一个基板的显示电极与另一个基板的显示电极对置来形成显示像素,该显示像素被纵横地排列来构成显示像素区域。
为了在显示像素区域上实现显示驱动,有必要将给定的信号供给到给定显示电极,而该给定的信号是通过驱动用集成电路生成的。
驱动用集成电路用于驱动显示电极,公知有如下结构:道通过凸起来对一个透明基板的周围延出的给定布线导体直接装设驱动用集成电路(玻璃载芯片(COG)方式)。
利用该COG方式,在驱动用集成电路的装设面上,形成有将来自外部控制电路的图像信号和时钟等定时信号、以及电源电压信号等输入的输入电极极板(pad),和将给定显示信号输出到显示电极上的输出电极极板。在这些电极极板上,形成有由金等构成的凸起。
以下,将形成有凸起的电极极板仅称作“电极”。
然后,对应着这些的电极,在基板上形成布线导体,将电极和布线导体通过各向异性导电膜(ACF)加热压接,实施电连接以及机械连接。
再在输入电极的附近,形成用于处理从外部控制电路供给的信号的输入信号控制电路部。另外,在输出电极的附近,形成输出信号控制电路部,该输出信号控制电路部,用于处理来自输入信号控制电路的各种内部信号来将显示电压供给到输出电极。
在这样结构的驱动用集成电路中,输入电极和输出电极,形成在驱动用集成电路的装设面的对置的边上。
然而,在驱动用集成电路中,输入电极数和输出电极数大不相同。
因此,难以在驱动用集成电路的装设面上,均匀地配置形成多个电极。即在驱动用集成电路的装设面上,对置的一对边上电极配置密度是不均匀的。
因此,存在下述问题,要将驱动用集成电路安装在基板上,并通过各向异性导电膜进行压接时,施加到每个凸起上的压力不均匀,导致驱动用集成电路的电连接不良,并且因应力不正,驱动用集成电路会受到损坏而破损。
因此,为了缓和输入电极极板上的凸起和输出电极极板上的凸起的配置位置偏移,提出有如下结构,即在输入电极极板上的凸起列中,夹设伪凸起(辅助凸起),从而均匀地设置(参照文献[1])。
[1]特开平9-68715号公报
然而,因为上述现有的驱动用集成电路,是在参与电连的凸起列中,同列增设不参与电连接的伪凸起,所以,驱动用集成电路的面积总体上增加,驱动用集成电路会变大。
结果是,驱动用集成电路(芯片)的平均晶片面积的利用率减少,成本变高。另外,因为驱动用集成电路的装设面积变大,显示装置整体的外形尺寸也会变大,作为COG方式的优点的窄相框化也会无法实现。
本发明的目的在于,提供这样一种显示装置,其可降低因凸起配置密度不均匀而造成的驱动用集成电路的接触不良和损坏,并且能够减小外形尺寸,此外可靠性高且可实现小型化。
发明内容
本发明的显示装置,具有:形成有第1显示电极的第1基板;形成有第2显示电极的第2基板;夹设在上述第1、第2基板之间的显示部件层;形成在上述第2基板上、与上述第2显示电极相连的输出用布线导体;形成在上述第2基板上、供给外部控制电路的信号的输入用布线导体;以及,安装在上述第2基板上、与上述输入用布线导体和输出用布线导体相接合的驱动用集成电路。
上述驱动用集成电路,在朝向该第2基板的装设面上具有:与上述输入用布线导体相连的输入电极;与输出用布线导体相连的输出电极;形成在输入电极附近的输入信号控制电路部;形成在输出电极附近的输出信号控制电路部,并且在上述驱动用集成电路的装设面上,在上述的输入信号控制电路部和输出信号控制电路部之间的位置上,形成有具有给定高度的伪凸起。
在本发明的构成中,因为能够利用输入信号控制电路部和输出信号控制电路部之间的间隙空间来设置伪凸起,所以能够防止驱动用集成电路的大型化。
这样,从给定面积的晶片中取出的驱动用集成电路的取数增加,可实现低成本化。因此,可实现小型且价格低廉的显示装置。
另外,由于设有伪凸起,消除了形成在输出电极极板上的凸起和形成在输入电极极板上的凸起的配置的不均匀性,即使面对将驱动用集成电路设置在基板上的加压时的应力,也能够消除电连接不良和破损等问题,从而提供一种可靠性高的显示装置。
另外,如果构成为上述驱动用集成电路的输出电极沿着该驱动用集成电路的对置的一对边的其中一个边排列,同时,输入电极沿着另一个边排列,则可将输入信号控制电路部形成在输入电极的附近。
如果上述输入信号控制电路部构成为,将沿着上述另一边排列的输入电极,配置在两个分隔开的位置上,那么具有下述效果。例如从输出信号中输出相同电压电平的信号时,因电压下降,输出信号的电平发生偏差。为了消除这种偏差,可特别将输入电源电压分成两个系统而供给到驱动用集成电路。即将2系统供给的输入电源电压,分别配置在被输入信号控制电路一分为二的两侧,从而能将从供给各个输入电源电压的输入电极到输入信号控制电路之间的距离设定为最短。
优选上述输入电极和伪凸起的平面状的面积之和,设定为上述输出电极的面积的70~130%。这样,能够使得上述输入电极的凸起和伪凸起接触布线等导体或基板表面的总面积、和上述输出电极的凸起接触布线导体的总面积不存在差别,能够防止驱动用集成电路的一个边和另一个边的凸起的配置的偏差。因此,由安装时的加压应力带来的可靠性大大提高。
上述的伪凸起设有多个,如果毗邻的伪凸起间的间隔设定为1mm以下,那么,能够高密度地设置伪凸起。
下面,通过参照附图对实施方式予以说明,本发明中的上述或其他优点、特征以及效果将更加明了。
附图说明
图1为作为本发明的显示装置的一例的液晶显示装置的概略截面图。
图2为液晶显示装置的外观立体图。
图3为一截面图,用于表示液晶显示装置中的液晶显示板。
图4为一平面图,用于表示装设有驱动用集成电路状态下的液晶显示板。
图5为将形成在基板上的驱动用集成电路装设区域内的布线导体放大表示的平面图。
图6为表示驱动用集成电路的装设面的平面图。
图7为将液晶显示板的驱动用集成电路装设部分放大表示的侧截面图。
图8为表示液晶显示板的驱动用集成电路装设部分的侧面图。
图中:1-第1基板,2-第2基板,3-显示部件层(液晶层),4-密封部件,7-驱动用集成电路,71-凸起,72-输入电极极板,73-输出电极极板,74-伪凸起,75-输入信号控制电路部,76-输出信号控制电路部,81、82-布线导体,9-各向异性导电性树脂部件,10-保护树脂。
具体实施方式
在下面的说明中,以将液晶层夹设在2个电极之间的液晶显示装置作为本发明的显示装置,来进行说明。
<整体结构>
图1为本发明的液晶显示装置的概略截面图,图2为液晶显示装置的外观立体图。
本发明的液晶显示装置,主要由以下部分构成:包含有作为第1基板的透明基板1和作为第2基板的透明基板2的液晶显示板LC;在其下侧含有导光板D和光源L的背光BL;以及,容纳上述液晶显示板LC和背光BL用的由上侧箱体P1和下侧箱体P2组成的容器。
背光BL,由LED模块、冷阴极管等光源L和导光板D构成,从导光板D的一个侧面入射的光均匀地出射到液晶显示板LC上,并形成光照射在液晶显示板LC的显示像素区域上。
上述的液晶显示板LC和背光BL,容纳·设置在由两个箱体P1、P2组成的容器中。
上侧箱体P1,用于支承液晶显示板LC,下侧箱体P2用于保护背光BL,并还兼作将热量向外部释放的散热基板。
<液晶显示板>
图3为本发明的液晶显示装置中使用的液晶显示板的截面图。
如图3所示,液晶显示板LC具有:第1基板即透明基板1、第2基板即透明基板2、以及夹设在两个透明基板1和2之间液晶层3。透明基板1和透明基板2,通过密封部件4粘接为包围住液晶层3,并在其间设置液晶层3。
另外,在透明基板1的内侧面(与液晶层3相接触的面)上,形成有例如显示电极、取向膜等的内部构造物5,另外,透明基板2的内侧面上也形成有显示电极、取向膜等的内部构造物6。
构成该透明基板1的内部构造物5的显示电极、和构成该透明基板2的内部构造物6的显示电极,彼此对置地呈矩阵状地排列,由此形成显示像素区域。
另外,在透明基板1和透明基板2的内侧面以外的部位上,尽管图中未示,但是设置有偏振片、相位差薄膜、扩散薄膜(根据必要)等。
另外,在该液晶显示装置为透过型液晶显示装置的情况下,显示电极全部由透明电极构成,显示像素区域使得来自背光BL的光透过到显示面侧。
在为半透过型液晶显示装置的情况下,显示像素区域由两部分构成,其中一部分是由反射金属膜构成的光反射部,一部分是可透过背光BL的光的光透过部。
在该半透过型液晶显示装置中,从显示面侧入射的外部的光,由像素区域的光反射部反射并返回到显示面侧,同时,让背光BL的光透过光透过部。
这样,可在外光强度较大时,用反射型模式进行显示,而当外光强度较小时,用透过型模式进行显示。
另外,为实现彩色显示,可在透明基板2或透明基板1之一的像素区域上,设有彩色滤光片。
另外,根据显示驱动方式,在透明基板2的内部构造物6的各个像素区域中形成开关装置(TFT元件),从而可对每个像素区域控制显示。
另外,透明基板2与透明基板1相比,为形状大的基板,在透明基板2的外围区域上,设有驱动用集成回路7。此时,作为透明基板2的内部构造体6,形成与显示电极和开关元件相连的布线导体、与透明基板1的显示电极相连的布线导体、以及将给定电压和数字图像信号供给到驱动用集成电路上的布线导体。
另外,透明基板1的显示电极和透明基板2的布线导体之间的连接构造S如下,例如,在密封部件4中添加导电性粒子,通过该密封部件4来将透明基板1的显示电极和透明基板2的给定布线导体对置来电连接。另外,作为其它的连接方法,也可将连接到透明基板1的显示电极上的布线导体、和透明基板2的布线导体彼此对置,在其间设置连接凸起(连接移位点)来相连。
另外,没有形成布线图形一侧的基板、例如透明基板1的显示电极,可通过配置在两个基板1、2之间的外周上的导电性填料,来与上述布线图形相连。
透明基板2和透明基板1的材料,可采用玻璃、透光性塑料等。内部构造物5、6的显示电极,由透明导电材料ITO或氧化锡等形成。另外,构成光反射部的反射金属膜,由铝或钛等构成。另外,取向膜由摩擦处理过的聚酰亚胺树脂形成。在设置彩色滤光片的情况下,在树脂中添加染料或颜料等,对每个像素区域形成红、绿、蓝的各种颜色的滤光片。再有,为了达到遮光的目的,各个滤光片之间和像素区域的周围上可使用黑色树脂。
将这种透明基板2和透明基板1,隔着密封部件4贴合后压接,通过该密封部件4的一部分的开口,将由向列液晶等构成的液晶材料注入,然后,密封住上述的注入口41。另外,在将上述的2张基板1、2贴合时,添加用于控制两个极板1、2的间隙的间隙材料(隔离物)。
在上述的贴合时,使排列在两个透明基板1、2上的双方的内部构造物5、6的显示电极,呈正交设置。显示电极的交叉部分成为各个像素区域,该像素区域聚集成显示像素区域。
这样,就构成了液晶显示板LC。
<驱动用集成电路>
图4为液晶显示板的平面图,用于表示装设有进行液晶显示控制动作的驱动用集成电路7的状态。
另外,图5为一平面图,用于表示透明基板2上的、驱动用集成电路7的装设区域。
图6为观察驱动用集成电路7的装设面的平面图。在图6中,用斜线部分表示的区域,表示形成有控制电路部的区域。
参照图4,驱动用集成电路7,分别设置在透明基板2的下侧区域和左侧区域(除了与透明基板1相连接的区域外)上。
而且,驱动用集成电路7与靠近透明基板2的下端形成的输入用布线导体81、和与形成在透明基板2的图像区域上的显示电极连接的布线导体82相连。
布线导体81,为用于将来自外部控制电路的信号供给到驱动用集成电路7上的信号输入用布线导体。
布线导体82,为用于连接到显示电极上的输出信号输送用布线导体,将驱动用集成电路7处理后的信号根据显示内容输出。
如图5所示,根据驱动用集成电路7的形状,在透明基板2上,这些布线导体81、82延出至驱动用集成电路7的装设区域的一部分来形成。
驱动用集成电路7大体分,具有两种电路部,即输入信号控制电路部75和输出信号控制电路部76。
如图6所示,在驱动用集成电路7的图面的下侧(布线导体81侧)的边V的附近,中央附近形成有输入信号控制电路部75。
输出信号控制电路部76,形成在驱动用集成电路7的大约中央区域上。配置为占据驱动用集成电路7的大部分。
两个控制电路部75、76在驱动用集成电路7中所占的面积比例中,输出信号控制电路部76具有压倒性的较大面积。
输入信号控制电路部75和输出信号控制电路部76,与内部的布线图形相互连接。
另外,如图6所示,在驱动用集成电路7的装设面的、被二氧化硅和氮化硅等的绝缘层膜覆盖的表面上,形成有两种电极极板72、73、以及用于形成伪凸起的金属导体,例如用铬、铝形成的区域(以下称为“伪电极极板”)74。
输入电极极板72与布线导体81相连,而输出电极极板73与布线导体82相连。
输入电极极板72,为通过内部布线图形连接到输入信号控制电路部75上的电极。在驱动用集成电路7的装设面中,该输入电极极板72沿着矩形状的驱动用集成电路7的图面的下侧的边V形成。
输出电极极板73,为通过内部布线图形连接到输出信号控制电路部76上的电极。该输出电极极板73沿着与输入电极极板72的配置侧相反侧的边U来设置。
输入信号控制电路部75,用于接收从输入电极极板72供给的电源电压和时钟信号、图像信号并进行处理,将处理后的结果即输出信号作为内部信号供给到输出信号控制电路部76。
输出信号控制电路部76,根据以时钟信号为基准形成的显示定时信号以及图像信号,对给定电位的显示信号实施生成处理,根据定时信号将该显示信号输出到输出电极极板73。通过布线导体82,该显示信号被供给到液晶显示板的显示电极。
另一方面,伪电极极板74,为用于形成伪凸起94的区域。既不与输入信号控制电路部75相连,也不与输出信号控制电路部76相连。因此,属于在电路中不做任何动作的电极。
如图6所示,伪电极极板74设置在驱动用集成电路7的图面的下侧的边V的中央部、且位于输入信号控制电路部75和输出信号控制电路部76之间的间隙区域中。
因此,能够利用位于输入信号控制电路部75和输出信号控制电路部76之间的间隙的空间,来设置伪凸起94。因此,能够实现驱动用集成电路7的小型化设计。
另外,如图6中所示,形成在驱动用集成电路7的图面下侧的边V处的输入电极极板72配置为,被形成在中央部附近的输入信号控制电路部75,分隔成左右两部分。
此输入电极极板72,被输入信号控制电路部75分隔成两部分这一措施,有利于实现驱动用集成电路的小型化。
以往,在该下侧的边V上均匀地设置必要数量的输入电极极板,而这会使得下侧的边V的无用区域变大。因此,通过将以往没有形成至下侧边V附近的输入信号控制电路部75,特意地设置在下侧的边V的附近,从而可减少下侧边V的附近产生的无用空间,实现驱动用集成电路7的小型化。
另外,供给到输入电极极板72的其中一路信号中有电源电压。输出信号一同动作时,输出信号的电压会发生改变,会产生显示花斑。
因此,通过将输入电源电压形成为两个系统,从各个系统供给电源,来抑制电压下降。通过将这输入电源电压的2个系统,夹着输入信号控制电路部75来在两侧上各设置1个系统,从而,从该输入电极极板72去往输入信号控制电路部75的布线图形的走线最短且容易,图形设计变得很简单。
图7为将驱动用集成电路装设部分C放大表示的截面图。
图8为从图7的B方向观察到的侧面图,用于表示设置在透明基板2上的驱动用集成电路。
驱动用集成电路7,隔着通过镀金等形成的凸起92、93,设置在透明基板2上。换句话说,驱动用集成电路7的输入电极极板72、输出电极极板73以及布线导体81、82,通过凸起92、93相连。在用凸起连接的内部空间中,填充有各向异性导电性树脂部件9,再有,驱动用集成电路7的全部被保护树脂10覆盖。
另外,在图8中,没有表示出各向异性导电性树脂部件9、保护树脂10。
在此,对设置在驱动用集成电路7的装设面上的伪电极极板74予以说明。
伪电极极板74,位于驱动用集成电路7的装设面上靠近输入信号控制电路部75的位置,为用于形成伪凸起94的区域。
与输入电极极板72和输出电极极板73一样,在这个伪电极极板74上也形成利用镀金等形成的伪凸起94。形成伪凸起94的理由如下。
如上所述,在本发明中,因为将输入信号控制电路部75设置在图6的图面下侧的边V的中央部附近,所以若没有伪凸起94,在将驱动用集成电路7安装到透明基板2上时施加的应力的作用下,驱动用集成电路7的中央部,可能会发生以向下凸出状态弯曲的现象。
一旦发生弯曲,则输入电极极板72和布线导体81之间的连接状态变得不稳定。另外,驱动用集成电路7的中央位置附近会发生破损。
为解决上述问题,在输入信号控制电路部75和输出信号控制电路部76之间的间隙区域上,形成高度与在输入电极极板72和输出电极极板73上形成的凸起实际上相同或略低的伪凸起94。
这个伪凸起94的平面形状,可以为圆形、横向长的圆形、正方形、横向长的长方形或横向长的菱形。在图6和图8中,表示的是平面形状为横向长的长方形的例子。
而且,伪凸起94的个数,为根据其形状,能充满输入信号控制电路部75和输出信号控制电路部76之间的间隙的数量。
作为凸起个数的标准,理想的设定方式如下:当将沿着图6的图面上边侧的边U形成的输出电极极板73上的凸起93的平面形状的面积之和(实际上是输出电极极板73的合计面积)设定为100时,输入电极极板72上的凸起91以及伪电极极板74上的伪凸起94的平面形状的面积之和(实际上是输入电极极板72和伪电极极板74的合计面积),为70~130的比率。
这样,将驱动用集成电路7安装在透明基板2上时,从驱动用集成电路7的上部施加压力时所产生的应力,在彼此对置的上边U侧和下边V侧上大体上相等,从而能够保证驱动用集成电路7稳定安装。还能够确保输入电极极板72和布线导体81之间的连接可靠性。
另外,与在输入电极极板72和输出电极极板73上形成的凸起92、93和基板2的布线导体81、82相接不同,形成在伪电极极板74上的伪凸起94,不与布线导体电连接。因此,伪凸起94会从基板2浮出布线导体厚度那么多的高度。
因此,考虑在透明基板2上,形成伪布线导体这样的结构。这样,与输入电极极板72和输出电极极板73同样,伪电极极板74也能够固定在透明基板2上。
然而,伪布线导体也不是绝对必要的,即使在透明基板2上不形成伪布线导体的情况下,驱动用集成电路7的中央部发生弯曲时,因伪凸起94压接在基板2上,抑制了驱动用集成电路7的弯曲量,所以仍可确保连接可靠性,有效地防止驱动用集成电路的破损。
另外,多个伪凸起94可设定为,彼此相邻的间隔为1mm以下。这样,能够高密度地形成伪凸起94。
如上所述,通过在驱动用集成电路7的装设面中,在输入信号控制电路部75和输出信号控制电路部76之间(无用空间的间隙),形成具有伪凸起94的伪电极极板74,从而即使不留出伪凸起配置用的空间,也能够改善凸起的配置的偏差。
其结果,不会损害驱动用集成电路的晶片的利用率,可使用价格低廉且小型的驱动用集成电路,因此可实现显示装置的小型化。
再有,可降低因凸起配置密度的不均匀所引起的电连接以及机械连接的偏差,能够提供可靠性高的倒装片(flip chip)方式的显示装置。
以上,虽然对本发明的实施例作了说明,但是本发明并不限于上述方式中所限定的情形。例如,虽然至此以在2个电极之间夹设液晶层作为显示部件层的液晶显示装置,作为显示装置对实施例进行了说明,但是,夹设由有机或无机EL层构成的发光层作为显示部件层的EL显示装置,也能应用本发明。
Claims (5)
1、一种显示装置,其中,
具备:形成有第1显示电极的第1基板;
形成有第2显示电极的第2基板;
夹设在所述第1、第2基板之间的显示部件层;
形成在所述第2基板上,与所述第2显示电极相连的输出用布线导体;
形成在所述第2基板上,供给外部控制电路的信号的输入用布线导体;以及,
安装在所述第2基板上,与所述输入用布线导体和输出用布线导体相接合的驱动用集成电路,
所述驱动用集成电路,其装设面上具有:与所述输入用布线导体相连的输入电极;形成在输入电极的附近的输入信号控制电路部;与输出用布线导体相连的输出电极;以及,形成在输出电极的附近的输出信号控制电路部,
在所述驱动用集成电路的装设面上,在所述输入信号控制电路部和输出信号控制电路部之间的位置上,形成有具有给定高度的伪凸起。
2、根据权利要求1所述的显示装置,其中,
所述驱动用集成电路的输出电极,沿着该驱动用集成电路的对置的一对边的其中一个边排列,同时,输入电极沿着所述对置的一对边的另一个边排列。
3、根据权利要求2所述的显示装置,其中,
所述输入信号控制电路部,将沿着所述另一个边排列的输入电极,配置在两个分隔开的位置上。
4、根据权利要求1所述的显示装置,其中,
所述输入电极和伪凸起的平面状的面积之和,被设定为所述输出电极的面积的70~130%。
5、根据权利要求1~4的任一项所述的显示装置,其中,
所述伪凸起设有多个,相邻的伪凸起间的间隔被设定为1mm以下。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004281667A JP4748963B2 (ja) | 2004-09-28 | 2004-09-28 | 表示装置 |
JP2004281667 | 2004-09-28 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101441468A Division CN101329483B (zh) | 2004-09-28 | 2005-09-26 | 驱动用集成电路、显示面板以及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1758096A true CN1758096A (zh) | 2006-04-12 |
CN100416351C CN100416351C (zh) | 2008-09-03 |
Family
ID=36238412
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101249169A Active CN100416351C (zh) | 2004-09-28 | 2005-09-26 | 显示装置 |
CN2008101441468A Active CN101329483B (zh) | 2004-09-28 | 2005-09-26 | 驱动用集成电路、显示面板以及显示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101441468A Active CN101329483B (zh) | 2004-09-28 | 2005-09-26 | 驱动用集成电路、显示面板以及显示装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4748963B2 (zh) |
KR (2) | KR101056031B1 (zh) |
CN (2) | CN100416351C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102460668A (zh) * | 2009-06-16 | 2012-05-16 | 夏普株式会社 | 半导体芯片及其安装结构 |
CN103579164A (zh) * | 2012-08-09 | 2014-02-12 | 日立化成株式会社 | 连接结构体 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9324449B2 (en) | 2012-03-28 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device |
KR102540732B1 (ko) | 2018-07-20 | 2023-06-08 | 주식회사 엘엑스세미콘 | 소스 드라이브 ic 및 이를 포함하는 디스플레이 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3237038B2 (ja) * | 1993-06-01 | 2001-12-10 | カシオ計算機株式会社 | 液晶表示装置 |
JPH0968715A (ja) * | 1995-09-01 | 1997-03-11 | Hitachi Ltd | 液晶表示装置 |
JPH1116948A (ja) * | 1997-06-24 | 1999-01-22 | Seiko Epson Corp | 半導体装置 |
JP3482826B2 (ja) * | 1997-08-01 | 2004-01-06 | セイコーエプソン株式会社 | Ic実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置 |
JP3548682B2 (ja) * | 1998-03-25 | 2004-07-28 | シャープ株式会社 | 半導体チップおよびそれを備えるテープキャリアパッケージ |
JP2002217237A (ja) * | 2001-01-17 | 2002-08-02 | Toshiba Corp | 平面表示装置 |
JP4747426B2 (ja) * | 2001-03-14 | 2011-08-17 | 日本テキサス・インスツルメンツ株式会社 | 駆動回路 |
KR100857494B1 (ko) * | 2002-04-30 | 2008-09-08 | 삼성전자주식회사 | 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치 |
-
2004
- 2004-09-28 JP JP2004281667A patent/JP4748963B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-26 CN CNB2005101249169A patent/CN100416351C/zh active Active
- 2005-09-26 CN CN2008101441468A patent/CN101329483B/zh active Active
- 2005-09-28 KR KR1020050090421A patent/KR101056031B1/ko active IP Right Grant
-
2011
- 2011-05-16 KR KR1020110045941A patent/KR101100091B1/ko active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102460668A (zh) * | 2009-06-16 | 2012-05-16 | 夏普株式会社 | 半导体芯片及其安装结构 |
CN102460668B (zh) * | 2009-06-16 | 2014-11-19 | 夏普株式会社 | 半导体芯片的安装结构 |
CN103579164A (zh) * | 2012-08-09 | 2014-02-12 | 日立化成株式会社 | 连接结构体 |
Also Published As
Publication number | Publication date |
---|---|
KR101100091B1 (ko) | 2011-12-29 |
CN100416351C (zh) | 2008-09-03 |
JP4748963B2 (ja) | 2011-08-17 |
KR20060051747A (ko) | 2006-05-19 |
KR20110057115A (ko) | 2011-05-31 |
CN101329483A (zh) | 2008-12-24 |
KR101056031B1 (ko) | 2011-08-10 |
CN101329483B (zh) | 2012-04-25 |
JP2006098496A (ja) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113703211B (zh) | 拼接显示装置 | |
CN109739040B (zh) | 一种调光片、背光模组、显示装置及其驱动方法 | |
CN104412315B (zh) | 显示装置 | |
US10324346B2 (en) | Display device | |
US10036909B2 (en) | Display device | |
TW201443516A (zh) | 顯示面板及顯示裝置 | |
EP3799121A1 (en) | Display apparatus | |
CN101144919A (zh) | 液晶显示器 | |
KR20150116024A (ko) | 표시 장치 | |
US10353253B2 (en) | Mounting substrate and display device | |
US20220085000A1 (en) | Light-emitting module and manufacturing method thereof and display device | |
CN1573442A (zh) | 液晶显示装置 | |
CN1758096A (zh) | 显示装置 | |
US11392007B2 (en) | Display apparatus with a micro lite-emmitting diode panel overlapped with a reflective display panel | |
WO2015064252A1 (ja) | 透明液晶表示装置 | |
US20190162994A1 (en) | Electronic device | |
CN108241235B (zh) | 光源模块及包括该光源模块的背光单元和液晶显示装置 | |
KR102102703B1 (ko) | Led 패키지, 그 제조 방법, led 패키지를 포함하는 백라이트 유닛 및 액정표시장치 | |
US9995977B2 (en) | Circuit board, display panel, and display device | |
KR102480108B1 (ko) | 표시 장치 | |
JP2007219300A (ja) | 表示装置 | |
KR20100127893A (ko) | 발광다이오드 어레이와 이를 이용한 액정표시장치 | |
KR102067418B1 (ko) | 발광다이오드 및 이를 포함한 액정표시장치 | |
US11852857B2 (en) | Display device | |
KR20230098959A (ko) | 복합 표시 패널 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |